JP4986337B2 - Method for manufacturing semiconductor device - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと言う）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。また、前記装置の作製方法に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【０００２】
【従来の技術】
近年、ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、レーザアニールを施して、結晶化させたり、結晶性を向上させる技術が広く研究されている。上記非晶質半導体膜には珪素がよく用いられる。
【０００３】
ガラス基板は、従来よく使用されてきた合成石英ガラス基板と比較し、安価で加工性に富んでおり、大面積基板を容易に作製できる利点を持っている。これが上記研究の行われる理由である。また、結晶化に好んでレーザが使用されるのは、ガラス基板の融点が低いからである。レーザは基板の温度を余り上昇させずに、非晶質半導体膜のみに高いエネルギーを与えることが出来る。
【０００４】
結晶質半導体膜は多くの結晶粒から形成されているため、多結晶半導体膜とも呼ばれる。レーザアニールを施して形成された結晶質半導体膜は、高い移動度を有するため、この結晶質半導体膜を用いてＴＦＴを形成し、例えば、１枚のガラス基板上に、画素部用と駆動回路用のＴＦＴを作製する、モノリシック型の液晶電気光学装置等に盛んに利用されている。
【０００５】
また、出力の大きい、エキシマレーザ等のパルスレーザビームを、被照射面において、数ｃｍ角の四角いスポットや、長さ１０ｃｍ以上の線状となるように光学系にて成形し、レーザビームを走査させて(あるいはレーザビームの照射位置を被照射面に対し相対的に移動させて)、レーザアニールを行う方法が生産性が高く工業的に優れているため、広く用いられている。
【０００６】
特に、線状ビームを用いると、前後左右の走査が必要なスポット状のレーザビームを用いた場合とは異なり、線状ビームの長尺方向に直角な方向だけの走査で被照射面全体にレーザ照射を行うことが出来るため、生産性が高い。長尺方向に直角な方向に走査するのは、それが最も効率の良い走査方向であるからである。この高い生産性により、現在レーザアニール法にはパルス発振のエキシマレーザのレーザビームを適当な光学系で成形した線状ビームを使用することが、ＴＦＴを用いる液晶表示装置の製造技術の主流になりつつある。その技術は１枚のガラス基板上に画素部を形成するＴＦＴ（画素ＴＦＴ）と、画素部の周辺に設けられる駆動回路のＴＦＴを形成したモノシリック型の液晶表示装置を可能とした。
【０００７】
しかし、レーザアニール法で作製される結晶質半導体膜は複数の結晶粒が集合して形成され、その結晶粒の位置と大きさはランダムなものであった。ガラス基板上に作製されるＴＦＴは素子分離のために、前記結晶質半導体膜を島状のパターニングにより分離して形成している。その場合において、結晶粒の位置や大きさを指定して形成する事はできなかった。結晶粒内と比較して、結晶粒の界面（結晶粒界）には非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心が無数に存在している。この捕獲中心にキャリアがトラップされると、結晶粒界のポテンシャルが上昇し、キャリアに対して障壁となるため、キャリアの電流輸送特性を低下することが知られている。チャネル形成領域の半導体膜の結晶性は、ＴＦＴの特性に重大な影響を及ぼすが、結晶粒界の影響を排除して単結晶の半導体膜で前記チャネル形成領域を形成することはほとんど不可能であった。
【０００８】
このような問題を解決するために、レーザアニール法において、位置制御され、しかも大粒径の結晶粒を形成する様々な試みがなされている。ここではまず、半導体膜にレーザビームを照射した後の前記半導体膜の固化過程について説明する。
【０００９】
レーザビームの照射によって完全溶融した半導体膜中に結晶核が生成するまでにはある程度の時間が掛かり、完全溶融領域において均一（あるいは不均一）に無数の結晶核が生成し、結晶成長することで、完全溶融した前記半導体膜の固化過程は終了する。この場合に得られる結晶粒の位置と大きさはランダムなものとなる。
【００１０】
また、レーザビームの照射によって前記半導体膜が完全溶融することなく、固相半導体領域が部分的に残存している場合には、レーザビームの照射後、直ちに前記固相半導体領域から結晶成長が始まる。既に述べたように、完全溶融領域において結晶核が生成するにはある程度時間が掛かる。そのため、完全溶融領域において結晶核が生成するまでの間に、前記半導体膜の膜面に対する平行方向（以下、ラテラル方向と呼ぶ）に結晶成長の先端である固液界面（固相半導体領域と完全溶融領域との界面を指す。）が移動することで、結晶粒は膜厚の数十倍もの長さに成長する。このような成長は、完全溶融領域において均一（あるいは不均一）に無数の結晶核が生成し、結晶成長することで終了する。以下、この現象をスーパーラテラル成長と言う。
【００１１】
非晶質半導体膜や多結晶半導体膜においても、前記スーパーラテラル成長が実現するレーザビームのエネルギー領域は存在する。しかし、前記エネルギー領域は非常に狭く、また、大粒径の結晶粒の得られる位置については制御できなかった。さらに、大粒径の結晶粒以外の領域は結晶核が無数に生成した微結晶領域、もしくは非晶質領域であった。
【００１２】
以上に説明したように、半導体膜が完全溶融するレーザビームのエネルギー領域でラテラル方向の温度勾配を制御する（ラテラル方向への熱流を生じさせる）ことが出来れば、結晶粒の成長位置および成長方向を制御することが出来る。この方法を実現するために様々な試みがなされている。
【００１３】
例えば、「R.Ishihara and A.Burtsev: AM-LCD '98.,p153-p156,1998」では、基板と下地の酸化珪素膜との間に高融点金属膜を形成し、前記高融点金属膜の上方に非晶質珪素膜を形成し、エキシマレーザのレーザビームを基板の表面側（本明細書中では膜が形成されている面と定義する）と裏面側（本明細書中では膜が形成されている面と反対側の面と定義する）の両側から照射するレーザアニール法についての報告がある。基板の表面側から照射されるレーザビームは、珪素膜に吸収されて熱に変わる。一方、基板の裏面側から照射されるレーザビームは前記高融点金属膜に吸収されて熱に変わり、前記高融点金属膜を高温で加熱する。加熱された前記高融点金属膜と珪素膜の間の前記酸化珪素膜が、熱の蓄積層として働くため、溶融している珪素膜の冷却速度を遅くする事ができる。ここでは、高融点金属膜を任意の場所に形成することにより、任意の場所に最大で直径６．４μｍの結晶粒を得ることができることが報告されている。
【００１４】
また、コロンビア大のJames S. Im氏らは、任意の場所にスーパーラテラル成長を実現させることの出来るSequential Lateral Solidification method（以下、ＳＬＳ法と言う。）を示した。ＳＬＳ法は、１ショット毎にスリット状のマスクをスーパーラテラル成長が行なわれる距離程度（約０．７５μｍ）移動させて、結晶化を行うものである。
【００１５】
さらに、東工大の松村正清氏らは、第４７回応用物理学関係連合講演会において、位置制御された大粒径の結晶粒を形成する方法について発表している。その方法は、図５（Ｃ）に示すように、非晶質珪素膜中に上面形状が四角形で、かつ前記四角形の少なくとも１つの頂点の角度が６０度である絶縁層を埋め込み、さらに、前記非晶質珪素膜上に絶縁膜を形成する。レーザビームを照射する際には位相シフトマスク（図５（Ａ））を用いて、前記レーザビームのエネルギーに勾配を持たせる(図５（Ｂ）)。このようにして、前記非晶質珪素膜中に温度勾配を形成すれば、前記絶縁層の下方の非晶質珪素膜中に結晶核が生成されるので、位置制御された大粒径の結晶粒を形成するというものである。
【００１６】
【発明が解決しようとする課題】
R. Ishihara氏らの方法により形成された半導体膜を活性層としてトップゲート型のＴＦＴを作製することは構造的には可能である。しかしながら、半導体膜と高融点金属膜との間に設けられた酸化珪素膜により寄生容量が発生するので、消費電力が増加し、ＴＦＴの高速動作を実現することは困難となる。一方、高融点金属膜をゲート電極とすることにより、ボトムゲート型または逆スタガ型のＴＦＴに対しては有効に適用でき得ると考えられる。しかしながら、基板上に酸化珪素膜を形成し、前記酸化珪素膜上に高融点金属膜を形成し、前記高融点金属膜上に非晶質珪素膜を形成する構造において、非晶質珪素膜の膜厚を除いて考えたとしても、高融点金属膜と酸化珪素膜の膜厚は、結晶化工程において適した膜厚と、ＴＦＴ素子としての特性のおいて適した膜厚とは必ずしも一致しない。そのため、結晶化工程における最適設計と素子構造の最適設計とを両方同時に満足することができない。
【００１７】
また、透光性のない高融点金属膜をガラス基板の全面に形成すると、透過型の液晶表示装置を作製することは不可能になってしまう。高融点金属材料として使用されるクロム（Ｃｒ）膜やチタン（Ｔｉ）膜は内部応力が高いので、ガラス基板との密着性に問題が生じる可能性が高い。さらに、内部応力の影響はこの上層に形成する半導体膜へも及び、形成された結晶質半導体膜に歪みを与える力として作用する可能性が高い。
【００１８】
一方、ＴＦＴにおいて重要なパラメータである閾値電圧（以下、Ｖthと記す。）を所定の範囲内に制御するためには、チャネル形成領域の荷電子制御のほかに、活性層に密接して絶縁膜で形成する下地膜やゲート絶縁膜の荷電欠陥密度を低減させることや、その内部応力のバランスを考慮する必要がある。このような要求に対して、酸化珪素膜や酸化窒化珪素膜などの珪素を構成元素として含む材料が適していた。したがって、基板と下地膜との間に高融点金属膜を設けることは、そのバランスを崩してしまうことが懸念される。
【００１９】
また、ＳＬＳ法は、マスクと基板との相対的な位置決めの技術にミクロン単位の精密な制御が必要であり、通常のレーザ照射装置と比較して複雑な装置になってしまう。さらに、大面積領域を有する液晶ディスプレイに適用されるＴＦＴの作製に用いるにはスループットに問題がある。
【００２０】
さらに、松村氏らの発表による方法では、レーザビームのエネルギー勾配を作るための位相シフトマスクを用いる必要性がある。そのため、位相シフトマスクと埋め込み絶縁層との相対的な位置決めの技術にミクロン単位の精密な制御が必要であり、通常のレーザ照射装置と比較して複雑な装置になる。また、レーザビームを照射して半導体膜が溶融状態から冷却するとき、埋め込み絶縁層の上面形状は四角形であり、前記四角形の少なくとも１つの頂点の角度は６０度と広いため、前記頂点付近の下方に存在する前記半導体膜中で結晶核が多数生成される。そのため、成長する結晶粒同士が衝突し合い、大粒径の結晶粒の形成される確率が低いと言う問題点があった。
【００２１】
本発明はこれらのような問題点を解決するための技術であり、結晶粒の位置とその大きさを制御した結晶質半導体膜を作製し、さらに前記結晶質半導体膜をＴＦＴのチャネル形成領域に用いることにより、高速動作が可能なＴＦＴを実現する。さらにそのようなＴＦＴを透過型の液晶表示装置やエレクトロルミネッセンス材料を用いた表示装置などのさまざまな半導体装置に適用できる技術を提供することを目的とする。
【００２２】
【課題を解決するための手段】
半導体膜上に絶縁膜を形成し、前記絶縁膜側からレーザビームを照射したときの反射率について説明する。ここでは、半導体膜として非晶質珪素膜を、絶縁膜として酸化珪素膜を、レーザビームの波長として３０８ｎｍおよび５３２ｎｍを例に挙げて説明するが、本発明において、半導体膜、絶縁膜およびレーザビームの波長は特にこれらに限定されるものではない。
【００２３】
図１（Ａ）に酸化珪素膜の膜厚をパラメータとし、前記酸化珪素膜にＸｅＣｌエキシマレーザ（波長３０８ｎｍ）を照射したときの反射率の変化を示す。前記酸化珪素膜の膜厚によって、前記酸化珪素膜に対するＸｅＣｌエキシマレーザの反射率は２６〜５６％の間を周期的に変化していることが分かる。
【００２４】
また、半導体膜上に部分的に絶縁層を形成し、前記半導体膜に対してレーザビームの実効的な照射強度を変化させたい場合は、前記半導体膜の反射率についても考慮する必要が生じる。
【００２５】
図１（Ｂ）に非晶質珪素膜の膜厚をパラメータとし、前記非晶質珪素膜にＸｅＣｌエキシマレーザ（波長３０８ｎｍ）を照射したときの反射率の変化を示す。前記非晶質珪素膜の膜厚が５ｎｍ程度までの反射率は、前記酸化珪素膜の膜厚を変化させて該酸化珪素膜にＸｅＣｌエキシマレーザを照射したときに得られる最も低い反射率（２６％）より低い。また、前記非晶質珪素膜の膜厚が５〜１２ｎｍの場合の反射率は、前記酸化珪素膜の膜厚を変化させて該酸化珪素膜にＸｅＣｌエキシマレーザを照射したときに得られる反射率と同じ範囲（２６〜５６％）となる。そのため、前記非晶質珪素膜に対してＸｅＣｌエキシマレーザの実効的な照射強度を変化させる場合には、前記非晶質珪素膜の膜厚に応じて前記酸化珪素膜の膜厚を選ぶ必要がある。前記非晶質珪素膜の膜厚が１２ｎｍより厚い場合の反射率は、前記酸化珪素膜の膜厚を変化させて該酸化珪素膜にＸｅＣｌエキシマレーザを照射したときに得られる最も高い反射率（５６％）と同程度か、５６％より高い反射率になる。
【００２６】
次に、波長５３２ｎｍのレーザビームを照射したときの反射率の変化を示す。図２（Ａ）に酸化珪素膜の膜厚をパラメータとし、前記酸化珪素膜にＹＡＧレーザの第２高調波（波長５３２ｎｍ）を照射したときの反射率の変化を示し、図２（Ｂ）に非晶質珪素膜の膜厚をパラメータとし、前記非晶質珪素膜にＹＡＧレーザの第２高調波を照射したときの反射率の変化を示す。表１に示すように、波長５３２ｎｍのレーザビームは、波長３０８ｎｍのレーザビームより非晶質珪素膜に対する減衰係数が低いため、酸化珪素膜に対して照射したときの反射率は前記酸化珪素膜の下方に存在する非晶質珪素膜の膜厚によって異なる。図２（Ａ）では非晶質珪素膜の膜厚を５８ｎｍとした。
【００２７】
【表１】

【００２８】
図２（Ａ）においては、図１（Ａ）と同様に、反射率が周期的に変化している。図２（Ｂ）においては、非晶質珪素膜の膜厚が厚くなるにつれて、反射率は周期的に変化しながら収束する傾向がある。また、図２（Ａ）および図２（Ｂ）から波長５３２ｎｍに対する酸化珪素膜の反射率は非晶質珪素膜の反射率と同程度かそれ以下であることがわかる。
【００２９】
つまり、半導体膜上に絶縁膜を形成する際、前記絶縁膜の膜厚をレーザビームの反射率の低い膜厚にすれば、前記レーザビームを照射したときに前記絶縁膜は反射防止効果および保熱効果を有するので、前記半導体膜の溶融状態を長く保つことが出来る。また、半導体膜上に部分的に絶縁層を形成する場合に、前記半導体膜に対してレーザビームの実効的な照射強度を変化させるときは、前記半導体膜および前記絶縁層の反射率を考慮した膜厚にする必要がある。さらに、レーザビームの波長によっても反射率は変化するので、前記レーザビームの波長に応じた膜厚にする必要がある。ここで、本明細書中における保熱効果について説明する。半導体膜上に絶縁膜を形成してレーザビームを照射したときに、前記絶縁膜に接する半導体膜の溶融時間は、前記絶縁膜が形成されていない半導体膜の溶融時間より長くなる。これは、前記絶縁膜が形成されていることにより、半導体膜における熱の流出速度が緩やかになるためである。そこで、本明細書中では熱の流出速度を緩やかにする効果を保熱効果とする。
【００３０】
また、半導体膜中に、上面形状が四角形であり、かつ前記四角形の少なくとも１つの頂点の角度が６０度である絶縁層（埋め込み絶縁層）が存在する構造を図５（Ｃ）で示した。しかしながら、前記頂点の角度が６０度と広いため、レーザビームを照射したときに前記頂点付近の下方に存在する半導体膜中では、結晶核が多数生成される。そのため、成長する結晶粒同士が衝突し合い、大粒径の結晶粒が形成される確率が低くなっていた。つまり、大粒径の結晶粒を形成するためには、前記埋め込み絶縁層を上面から見たときに少なくとも１つの頂点の角度が６０度未満であれば、その頂点の下方における結晶核の生成密度が低くなり、成長する結晶粒同士が衝突することを低減できる。
【００３１】
以上のことから、本発明において、半導体膜中の埋め込み絶縁層の上面形状は、少なくとも１つの頂点の角度が６０度未満である多角形であるとする。さらに、半導体膜上に絶縁膜を形成し、前記絶縁膜において前記埋め込み絶縁層と重なる領域をエッチングして絶縁層を形成し、該絶縁層をレーザビームを照射したときの反射防止効果および保熱効果として作用させて、位置制御された大粒径の結晶粒を有する結晶質半導体膜を形成することを目的とする。但し、レーザビームの照射は基板の表面側から、または、基板の表面側および裏面側の両側から行うものとする。
【００３２】
【発明の実施の形態】
本発明の実施の形態について図３〜４の断面図を用いて説明する。但し、図３（Ｂ）および図４（Ｄ）においては断面図と同時に上面図も記載した。
【００３３】
図３（Ａ）において基板１１には、合成石英ガラス基板、バリウムホウケイ酸ガラスアルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板、またはＰＣ（ポリカーボネート）、ＰＡｒ（ポリアリレート）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＴ（ポリエチレンテレフタラート）と言った透明フィルムを用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。
【００３４】
前記基板１１の上に下地絶縁膜１２を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。下地絶縁膜１２はここでは単層構造である例を示しているが、単層構造に限らず、２層以上の積層構造としてもよい。
【００３５】
前記下地絶縁膜１２上に、図３（Ａ）に示す第１の半導体膜１３を、プラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）の厚さに形成する。但し、前記第１の半導体膜１３としては、非晶質半導体膜や微結晶半導体膜、多結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００３６】
前記第１の半導体膜１３上に、第１の絶縁膜１４を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法、熱処理等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。第１の絶縁膜１４の膜厚は、後工程で形成される第２の絶縁膜１８の膜厚と同じ膜厚か、薄い方が望ましい。このようにするのは、レーザビームを照射したときに、半導体膜中での温度勾配を生じやすくするためである。前記第１の絶縁膜１４を形成した後、フォトリソグラフィーの技術を用いてレジストマスクを形成し、不要な部分をエッチングして、絶縁層１５を形成する。
【００３７】
前記絶縁層１５の上面形状は多角形であり、かつ前記多角形の少なくとも１つの頂点の角度が６０度未満であるとする。以下、角度が６０度未満である頂点を頂点Ａとする。前記頂点Ａの角度を６０度未満とするのは、レーザビームを照射したとき、前記頂点Ａ付近の下方に存在する半導体膜中での結晶核の生成密度を低くし、成長する結晶粒同士が衝突し合うのを防ぐためである。
【００３８】
前記エッチングにはフッ素系のガスを用いたドライエッチング法を用いても良いし、フッ素系の水溶液を用いたウエットエッチング法を用いても良い。前記ウエットエッチング法を選択する場合には、例えば、フッ化水素アンモニウム（ＮＨ₄ＨＦ₂）を７．１３％とフッ化アンモニウム（ＮＨ₄Ｆ）を１５．４％含む混合液（ステラケミファ社製、商品名ＬＡＬ５００）でエッチングしても良い。
【００３９】
次に、第２の半導体膜１６をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）の厚さに形成する。以下、第１の半導体膜１３および第２の半導体膜１６に挟まれた絶縁層１５を改めて埋め込み絶縁層１５と呼ぶことにする。
【００４０】
前記第２の半導体膜１６に沿って、第２の絶縁膜１７を公知の手段（ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。前記第２の絶縁膜１７の膜厚は図１（Ａ）および図２（Ａ）に示したように、レーザアニールの際に用いるレーザビームの波長に対して反射率が低い膜厚にするのが望ましい。このようにすることで、前記第２の絶縁膜１７は反射防止膜および保熱効果用の膜として有効に作用する。
【００４１】
前記第２の絶縁膜１７を形成した後、フォトリソグラフィーの技術を用いてレジストマスクを形成し、不要な部分をエッチングして、絶縁層１８を形成する。前記絶縁層１８は、前記第２の絶縁膜１７において前記埋め込み絶縁層と重なる領域のみをエッチングして形成しても良いし、図３（Ｄ）に示すように前記埋め込み絶縁層１５とは重ならず、かつ前記第２の半導体膜１６を介して前記頂点Ａと前記絶縁層１８の端面を一致させて形成しても良い。
【００４２】
図４（Ａ）は基板の表面側から、図４（Ｂ）は基板の表面側および裏面側の両側からレーザビームを照射する結晶化工程を説明する図である。本発明においては、いずれかの方法を用いることとする。レーザアニール法による結晶化は、まず半導体膜が含有する水素を放出させておくことが望ましく、４００〜５００℃で窒素雰囲気に１時間程度曝して、含有する水素量を５atom％以下にしておくと良い。これにより、膜の耐レーザ性が著しく向上する。
【００４３】
レーザアニール法において用いるレーザ発振器について説明する。エキシマレーザは大出力で、現状で３００Ｈｚ程度の高周波パルスを発振出来るため、良く用いられている。また、パルス発振のエキシマレーザだけでなく、連続発振のエキシマレーザや、Ａｒレーザ、ＹＡＧレーザ、ＹＶＯ₄レーザ、ＹＡｌＯ₃レーザ、ＹＬＦレーザ等も用いることが出来る。また、レーザビームの照射は真空中、大気中、窒素雰囲気中などで行うことが出来る。さらに、レーザビームを照射する際に基板を５００度程度まで加熱しても良い。こうすることで半導体膜における熱の流出速度の低下が期待され、結晶粒の粒径を拡大することが出来る。
【００４４】
前述のいずれかのレーザ発振器を用い、また、いずれかの雰囲気中で、図４（Ａ）または図４（Ｂ）に示すいずれかの照射方法でレーザビームを照射し、前記第１の半導体膜１３および第２の半導体膜１７の結晶化を行う。
【００４５】
ここで、図４（Ｃ）および（Ｄ）に示すように、埋め込み絶縁層１５の両端を境界とし、絶縁層１８を含む領域を領域Ａ、埋め込み絶縁層１５を含む領域を領域Ｂ、半導体膜の上部に絶縁層が存在しない領域を領域Ｃとする。
【００４６】
レーザビームが照射されることにより、第１の半導体膜１３および第２の半導体膜１６は溶融状態になる。ここで、レーザビームが照射された第１の半導体膜１３を１９ａで、レーザビームが照射された第２の半導体膜１６を１９ｂで示すこととする。前記第１の半導体膜１９ａは、前記第２の半導体膜１９ｂや埋め込み絶縁層１５等を介してレーザビームが照射されるため、直接レーザビームが照射される第２の半導体膜１９ｂに比べ、早く冷却する。そのため、まず前記第１の半導体膜１９ａ中に結晶核２０が生成する。（図４（Ｃ））
【００４７】
その中でも、半導体膜上に絶縁層１８が存在しない領域Ｃの第１の半導体膜１９ａおよび第２の半導体膜１９ｂが冷却され、結晶核２０が多数生成し、領域Ｃは微結晶領域となる。
【００４８】
また、領域Ｂの第１の半導体膜１９ａは埋め込み絶縁層１５と下地絶縁膜１２に挟まれており、前記埋め込み絶縁層１５と前記下地絶縁膜１２の保熱効果のため、冷却速度が遅くなる。しかし時間が経過するにしたがって、第１の半導体膜１９ａは冷却され、結晶核が生成する。このとき、領域Ｂの第１の半導体膜１９ａには、埋め込み絶縁層１５の形状に応じた結晶核２０の分布が生じる。特に、前記埋め込み絶縁層１５の頂点Ａの角度が６０度未満と狭いため、前記頂点Ａ付近の下方に存在する第１の半導体膜中１３では、結晶核２０の生成密度が低くなる。
【００４９】
一方、領域Ａの第１の半導体膜１９ａおよび第２の半導体膜１９ｂは、レーザビームの反射率の低く、かつ保熱効果を有する絶縁層１８および保熱効果を有する下地絶縁膜１２に挟まれているため、領域Ｃおよび領域Ｂより溶融状態が長く保たれる。そのため、領域Ａと領域Ｂにおいて温度勾配が生じ、温度の低い領域Ｂから温度の高い領域Ａへと結晶成長の先端である固液界面が移動する。このようにして、埋め込み絶縁層１５の頂点Ａ付近の下方に存在する第１の半導体膜中で生成した結晶核は領域Ａへと結晶成長し、領域Ａにおいて大粒径の結晶粒を得ることが出来る。
【００５０】
また、レーザビームの照射によって領域Ｂにおける第１の半導体膜１９ａが完全溶融することなく、固相半導体領域が部分的に残存している場合は、レーザビームの照射後、直ちに前記固相半導体領域から半導体層の内部に生じた温度勾配を利用して領域Ａに向かって結晶成長が進行する。そのため、やはり領域Ａにおいて大粒径の結晶粒を得ることが出来る。
【００５１】
レーザビームを照射して形成された前記結晶質半導体膜２１は、前記第１の半導体膜および前記第２の半導体膜よりも粒径の大きな結晶粒を有している。前記結晶質半導体膜は、３〜１００％の水素を含む雰囲気中で３００〜４５０℃の加熱処理、あるいは、プラズマによって生成された水素を含む雰囲気中で２００〜４５０℃の加熱処理によって、残留する欠陥を中和することができる。
【００５２】
このようにして作製された結晶質半導体膜２１において、図４（Ｄ）の上面図に示すように、大粒径の結晶粒が形成された領域２２をチャネル形成領域や活性領域として、ＴＦＴを作製することにより、前記ＴＦＴの電気的特性を向上させることが出来る。
【００５３】
【実施例】
［実施例１］
本発明の実施例について、図３〜４の断面図を用いて説明する。ただし、図３（Ｂ）および図４（Ｄ）において断面図と同時に上面図も記載した。
【００５４】
図３（Ａ）において基板１１には、合成石英ガラス基板、バリウムホウケイ酸ガラスアルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板、またはＰＣ（ポリカーボネート）、ＰＡｒ（ポリアリレート）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＴ（ポリエチレンテレフタラート）と言った透明フィルムを用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。
【００５５】
前記基板１１の上に下地絶縁膜１２を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などを１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）形成する。本実施例では膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【００５６】
前記下地絶縁膜１２上に、図３（Ａ）に示す第１の半導体膜１３を、プラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）の厚さに形成する。但し、前記第１の半導体膜１３としては、非晶質半導体膜や微結晶半導体膜、多結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。
【００５７】
前記第１の半導体膜１３上に、第１の絶縁膜１４を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などを１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）形成する。第１の絶縁膜１４の膜厚は、後工程で形成される第２の絶縁膜１８の膜厚と同じ膜厚か、薄い方が望ましい。このようにするのは、レーザビームを照射したときに、半導体膜中での温度勾配を生じやすくするためである。本実施例では膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。前記第１の絶縁膜１４を形成した後、フォトリソグラフィーの技術を用いてレジストマスクを形成し、不要な部分をエッチングして、絶縁層１５を形成する。
【００５８】
前記絶縁膜１５の上面形状は多角形であり、かつ前記多角形の少なくとも１つの頂点の角度が６０度未満であるとする。以下、角度が６０度未満の頂点を頂点Ａとする。前記頂点Ａの角度を６０度未満とするのは、レーザビームを照射したとき、前記頂点Ａ付近の下方に存在する半導体膜中での結晶核の生成密度を低くし、成長する結晶粒同士が衝突し合うのを防ぐためである。本実施例において前記絶縁層１５の上面形状は三角形とし、前記三角形は角度が３０度の頂点を有するものとする（図３（Ｂ））。
【００５９】
前記エッチングにはフッ素系のガスを用いたドライエッチング法を用いても良いし、フッ素系の水溶液を用いたウエットエッチング法を用いても良い。前記ウエットエッチング法を選択する場合には、例えば、フッ化水素アンモニウム（ＮＨ₄ＨＦ₂）を７．１３％とフッ化アンモニウム（ＮＨ₄Ｆ）を１５．４％含む混合液（ステラケミファ社製、商品名ＬＡＬ５００）でエッチングしても良い。
【００６０】
次に、第２の半導体膜１６をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）の厚さに形成する。本実施例ではプラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。以下、第１の半導体膜１３および第２の半導体膜１６に挟まれた絶縁層１５を改めて埋め込み絶縁層１５と呼ぶことにする。
【００６１】
前記第２の半導体膜１６に沿って、第２の絶縁膜１７を公知の手段（ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。前記第２の絶縁膜１７の膜厚は図１（Ａ）および図２（Ａ）に示したように、レーザアニールの際に用いるレーザビームの波長に対して反射率が低い膜厚にするのが望ましい。このようにすることで、前記第２の絶縁膜１７は反射防止膜および保熱効果用の膜として有効に作用する。本実施例では膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【００６２】
前記第２の絶縁膜１７を形成した後、フォトリソグラフィーの技術を用いてレジストマスクを形成し、不要な部分をエッチングして、絶縁層１８を形成する。前記絶縁層１８は、前記第２の絶縁膜１７において前記埋め込み絶縁層と重なる領域のみをエッチングして形成しても良いし、図３（Ｄ）に示すように前記埋め込み絶縁層１５とは重ならず、かつ前記第２の半導体膜１６を介して前記頂点Ａと前記絶縁層１８の端面を一致させて形成しても良い。
【００６３】
図４（Ａ）は基板の表面側から、図４（Ｂ）は基板の表面側および裏面側の両側からレーザビームを照射する結晶化工程を説明する図である。本発明においては、いずれかの方法を用いることとする。レーザアニール法による結晶化は、まず半導体膜が含有する水素を放出させておくことが望ましく、４００〜５００℃で窒素雰囲気に１時間程度曝して、含有する水素量を５atom％以下にしておくと良い。これにより、膜の耐レーザ性が著しく向上する。
【００６４】
レーザアニール法において用いるレーザ発振器について説明する。エキシマレーザは大出力で、現状で３００Ｈｚ程度の高周波パルスを発振出来るため、良く用いられている。また、パルス発振のエキシマレーザだけでなく、連続発振のエキシマレーザや、Ａｒレーザ、ＹＡＧレーザ、ＹＶＯ₄レーザ、ＹＡｌＯ₃レーザ、またはＹＬＦレーザ等も用いることが出来る。また、レーザビームの照射は真空中、大気中、窒素雰囲気中などで行うことが出来る。さらに、レーザビームを照射する際に基板を５００度程度まで加熱しても良い。こうすることで半導体膜における熱の流出速度の低下が期待され、結晶粒の粒径を拡大することが出来る。
【００６５】
本実施例においては、パルス発振のＸｅＣｌエキシマレーザを用い、基板の温度は室温とし、大気中で、図４（Ａ）に示す基板の表面側からレーザビームを照射して、前記第１の半導体膜１３および第２の半導体膜１６の結晶化を行った。
【００６６】
ここで、図４（Ｃ）および（Ｄ）に示すように、埋め込み絶縁層１５の両端を境界とし、絶縁層１８を含む領域を領域Ａ、埋め込み絶縁層１５を含む領域を領域Ｂ、第１の半導体膜１３または第２の半導体膜１６の上方に絶縁層が存在しない領域を領域Ｃとする。
【００６７】
レーザビームが照射されることにより、第１の半導体膜１３および第２の半導体膜１６は溶融状態になる。ここで、レーザビームが照射された第１の半導体膜１３を１９ａで、レーザビームが照射された第２の半導体膜１６を１９ｂで示すこととする。前記第１の半導体膜１９ａは、前記第２の半導体膜１９ｂや埋め込み絶縁層１５等を介してレーザビームが照射されるため、直接レーザビームが照射される第２の半導体膜１９ｂに比べ、早く冷却する。そのため、まず前記第１の半導体膜１９ａ中に結晶核２０が生成する。（図４（Ｃ））
【００６８】
その中でも、半導体膜上に絶縁層１８が存在しない領域Ｃの第１の半導体膜１９ａおよび第２の半導体膜１９ｂが冷却され、結晶核２０が多数生成し、領域Ｃは微結晶領域となる。
【００６９】
また、領域Ｂの第１の半導体膜１９ａは埋め込み絶縁層１５と下地絶縁膜１２に挟まれており、前記埋め込み絶縁層１５と前記下地絶縁膜１２の保熱効果のため、冷却速度が遅くなる。しかし時間が経過するにしたがって、第１の半導体膜１９ａは冷却され、結晶核が生成する。このとき、領域Ｂの第１の半導体膜１９ａには、埋め込み絶縁層１５の形状に応じた結晶核２０の分布が生じる。特に、前記埋め込み絶縁層１５の頂点Ａの角度が６０度未満と狭いため、前記頂点Ａ付近の下方に存在する第１の半導体膜中１３では、結晶核２０の生成密度が低くなる。
【００７０】
一方、領域Ａの第１の半導体膜１９ａおよび第２の半導体膜１９ｂは、レーザビームの反射率の低く、かつ保熱効果を有する絶縁層１８および保熱効果を有する下地絶縁膜１２に挟まれているため、領域Ｃおよび領域Ｂより溶融状態が長く保たれる。そのため、領域Ａと領域Ｂにおいて温度勾配が生じ、温度の低い領域Ｂから温度の高い領域Ａへと結晶成長の先端である固液界面が移動する。このようにして、埋め込み絶縁層１５の頂点Ａ付近の下方に存在する第１の半導体膜中で生成した結晶核は領域Ａへと結晶成長し、領域Ａにおいて大粒径の結晶粒を得ることが出来る。
【００７１】
また、レーザビームの照射によって領域Ｂにおける第１の半導体膜１９ａが完全溶融することなく、固相半導体領域が部分的に残存している場合は、レーザビームの照射後、直ちに前記固相半導体領域から半導体層の内部に生じた温度勾配を利用して領域Ａに向かって結晶成長が進行する。そのため、やはり領域Ａにおいて大粒径の結晶粒を得ることが出来る。
【００７２】
レーザビームを照射して形成された前記結晶質半導体膜２１は、３〜１００％の水素を含む雰囲気中で３００〜４５０℃の加熱処理、あるいは、プラズマによって生成された水素を含む雰囲気中で２００〜４５０℃の加熱処理によって、残留する欠陥を中和することができる。
【００７３】
このようにして作製された結晶質半導体膜２１において、図４（Ｄ）の上面図に示すように、大粒径の結晶粒が形成された領域２２をチャネル形成領域や活性領域として、ＴＦＴを作製することにより、前記ＴＦＴの電気的特性を向上させることが出来る。
【００７４】
［実施例２］
ここでは、半導体膜を熱処理によって部分的に結晶化させたのち、レーザアニールを行う方法について図６〜７の断面図を用いて説明する。ただし、図６（Ｂ）および図７（Ｄ）においては断面図および上面図を記載した。
【００７５】
図６（Ａ）において基板３１には、合成石英ガラス基板、バリウムホウケイ酸ガラスアルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板、またはＰＣ（ポリカーボネート）、ＰＡｒ（ポリアリレート）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＴ（ポリエチレンテレフタラート）と言った透明フィルムを用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。
【００７６】
前記基板３１の上に下地絶縁膜３２を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などを１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）形成する。本実施例では膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【００７７】
前記下地絶縁膜３２上に、図６（Ａ）に示す第１の半導体膜３３を、プラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）の厚さに形成する。但し、前記第１の半導体膜３３としては、非晶質半導体膜や微結晶半導体膜、多結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。
【００７８】
前記第１の半導体膜３３上に、第１の絶縁膜３４を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などを１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）形成する。第１の絶縁膜３４の膜厚は、後工程で形成される第２の絶縁膜３９の膜厚と同じ膜厚か、薄い方が望ましい。このようにするのは、レーザビームを照射したときに、半導体膜中での温度勾配を生じやすくするためである。本実施例では膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。前記第１の絶縁膜３４を形成した後、フォトリソグラフィーの技術を用いてレジストマスクを形成し、不要な部分をエッチングして、絶縁層３５を形成する。
【００７９】
前記絶縁層３５の上面形状は多角形であり、かつ前記多角形の少なくとも１つの頂点の角度が６０度未満であるとする。以下、角度が６０度未満の頂点を頂点Ａとする。前記頂点Ａの角度を６０度未満とするのは、レーザビームを照射したとき、前記頂点Ａ付近の下方に存在する半導体膜中での結晶核の生成密度を低くし、成長する結晶粒同士が衝突し合うのを防ぐためである。本実施例において前記絶縁膜３５の上面形状は三角形とし、前記三角形は角度が３０度の頂点を有するものとする（図６（Ｂ））。
【００８０】
前記エッチングにはフッ素系のガスを用いたドライエッチング法を用いても良いし、フッ素系の水溶液を用いたウエットエッチング法を用いても良い。前記ウエットエッチング法を選択する場合には、例えば、フッ化水素アンモニウム（ＮＨ₄ＨＦ₂）を７．１３％とフッ化アンモニウム（ＮＨ₄Ｆ）を１５．４％含む混合液（ステラケミファ社製、商品名ＬＡＬ５００）でエッチングしても良い。
【００８１】
次に、第２の半導体膜３６をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）の厚さに形成する。本実施例ではプラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。以下、第１の半導体膜３３および第２の半導体膜３６に挟まれた絶縁層３５を改めて埋め込み絶縁層３５と呼ぶことにする。
【００８２】
次に、特開平７−１８３５４０号公報に記載されている方法により、前記第１の半導体膜および第２の半導体膜を部分的に結晶化させる。ここで、前記方法を簡単に説明する。まず、半導体膜にニッケルまたは、パラジウム、または鉛等の元素を微量に添加する。添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。前記添加の後、例えば５５０℃の窒素雰囲気に４時間、半導体膜を置くと、特性の良好な結晶質半導体膜が得られる。結晶化に最適な加熱温度や加熱時間等は、前記元素の添加量や、非晶質半導体膜の状態による。本実施例では、溶液塗布法を適用し、溶液に酢酸ニッケル溶液を用いて、重量換算で濃度１０ｐｐｍのものを５ｍｌ、スピンコート法により膜上全面に塗布して、金属含有層３７を形成する。次に、基板に対し、温度５００℃の窒素雰囲気に１時間、更に連続的に、温度５５０℃の窒素雰囲気に４時間の加熱を行って、部分的に結晶化した第１の結晶質半導体膜３８を得る。
【００８３】
前記第１の結晶質半導体膜３８に沿って、第２の絶縁膜３９を公知の手段（ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。前記第２の絶縁膜３９の膜厚は図１（Ａ）および図２（Ａ）に示したように、レーザアニールの際に用いるレーザビームの波長に対して反射率が低い膜厚にするのが望ましい。このようにすることで、前記第２の絶縁膜３９は反射防止膜および保熱効果用の膜として有効に作用する。本実施例では膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【００８４】
前記第２の絶縁膜３９を形成した後、フォトリソグラフィーの技術を用いてレジストマスクを形成し、不要な部分をエッチングして、絶縁層４０を形成する。前記絶縁層４０は、前記第２の絶縁膜３９において前記埋め込み絶縁層と重なる領域のみをエッチングして形成しても良いし、図７（Ａ）に示すように前記埋め込み絶縁層３５とは重ならず、かつ前記第１の結晶質半導体膜３８を介して前記頂点Ａと前記絶縁層４０の端面を一致させて形成しても良い。
【００８５】
レーザアニール法による結晶化は、まず半導体膜が含有する水素を放出させておくことが望ましく、４００〜５００℃で窒素雰囲気に１時間程度曝して、含有する水素量を５atom％以下にしておくと良い。これにより、膜の耐レーザ性が著しく向上する。
【００８６】
レーザアニール法において用いるレーザ発振器について説明する。エキシマレーザは大出力で、現状で３００Ｈｚ程度の高周波パルスを発振出来るため、良く用いられている。また、パルス発振のエキシマレーザだけでなく、連続発振のエキシマレーザや、Ａｒレーザ、ＹＡＧレーザ、ＹＶＯ₄レーザ、ＹＡｌＯ₃レーザ、またはＹＬＦレーザ等も用いることが出来る。また、レーザビームの照射は真空中、大気中、窒素雰囲気中などで行うことが出来る。さらに、レーザビームを照射する際に基板を５００度程度まで加熱しても良い。こうすることで半導体膜における熱の流出速度の低下が期待され、結晶粒の粒径を拡大することが出来る。
【００８７】
本実施例においては、パルス発振のＸｅＣｌエキシマレーザを用い、基板の温度は室温とし、大気中で、図７（Ｂ）に示す基板の表面側からレーザビームを照射して、前記第１の結晶質半導体膜３８の結晶化を行った。図示しないが、レーザビームは基板の表面側および裏面側の両面から照射してもよい。
【００８８】
ここで、図７（Ｃ）に示すように、埋め込み絶縁層３５の両端を境界とし、絶縁層４０を含む領域を領域Ａ、埋め込み絶縁層３５を含む領域を領域Ｂ、半導体膜の上部に絶縁層が存在しない領域を領域Ｃとする。
【００８９】
レーザビームが照射されることにより、第１の半導体膜３３および第２の半導体膜３６は溶融状態になる。ここで、レーザビームが照射された第１の半導体膜３３を４１ａで、レーザビームが照射された第２の半導体膜３６を４１ｂで示すこととする。前記第１の半導体膜４１ａは、前記第２の半導体膜４１ｂや埋め込み絶縁層３５等を介してレーザビームが照射されるため、直接レーザビームが照射される第２の半導体膜４１ｂに比べ、早く冷却する。そのため、まず前記第１の半導体膜４１ａ中に結晶核４２が生成する（図７（Ｃ））。
【００９０】
その中でも、半導体膜上に絶縁層４０が存在しない領域Ｃの第１の半導体膜４１ａおよび第２の半導体膜４１ｂが冷却され、結晶核４２が多数生成し、領域Ｃは微結晶領域となる。
【００９１】
また、領域Ｂの第１の半導体膜４１ａは埋め込み絶縁層３５と下地絶縁膜３２に挟まれており、前記埋め込み絶縁層３５と前記下地絶縁膜３２の保熱効果のため、冷却速度が遅くなる。しかし時間が経過するにしたがって、第１の半導体膜４１ａは冷却され、結晶核が生成する。このとき、領域Ｂの第１の半導体膜４１ａには、埋め込み絶縁層３５の形状に応じた結晶核４２の分布が生じる。特に、前記埋め込み絶縁層３５の頂点Ａの角度が６０度未満と狭いため、前記頂点Ａ付近の下方に存在する第１の半導体膜中３３では、結晶核４２の生成密度が低くなる。
【００９２】
一方、領域Ａの第１の半導体膜４１ａおよび第２の半導体膜４１ｂは、レーザビームの反射率の低く、かつ保熱効果を有する絶縁層４０および保熱効果を有する下地絶縁膜３２に挟まれているため、領域Ｃおよび領域Ｂより溶融状態が長く保たれる。そのため、領域Ａと領域Ｂにおいて温度勾配が生じ、温度の低い領域Ｂから温度の高い領域Ａへと結晶成長の先端である固液界面が移動する。このようにして、埋め込み絶縁層３５の頂点Ａ付近の下方に存在する第１の半導体膜４１ａ中で生成した結晶核は領域Ａへと結晶成長し、領域Ａにおいて大粒径の結晶粒を得ることが出来る。
【００９３】
また、レーザビームの照射によって領域Ｂにおける第１の半導体膜４１ａが完全溶融することなく、固相半導体領域が部分的に残存している場合は、レーザビームの照射後、直ちに前記固相半導体領域から半導体層の内部に生じた温度勾配を利用して領域Ａに向かって結晶成長が進行する。そのため、やはり領域Ａにおいて大粒径の結晶粒を得ることが出来る。
【００９４】
レーザビームを照射して形成された第２の結晶質半導体膜４３は、３〜１００％の水素を含む雰囲気中で３００〜４５０℃の加熱処理、あるいは、プラズマによって生成された水素を含む雰囲気中で２００〜４５０℃の加熱処理によって、残留する欠陥を中和することができる。
【００９５】
このようにして作製された結晶質半導体膜４３において、図７（Ｄ）の上面図に示すように、大粒径の結晶粒が形成された領域４４をチャネル形成領域や活性領域として、ＴＦＴを作製することにより、前記ＴＦＴの電気的特性を向上させることが出来る。
【００９６】
［実施例３］
本発明の実施例について、図８〜９の断面図を用いて説明する。ただし、図８（Ｂ）および図９（Ｃ）において断面図と同時に上面図も記載した。
【００９７】
図８（Ａ）において基板５１には、合成石英ガラス基板、バリウムホウケイ酸ガラスアルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板、またはＰＣ（ポリカーボネート）、ＰＡｒ（ポリアリレート）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＴ（ポリエチレンテレフタラート）と言った透明フィルムを用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。
【００９８】
前記基板５１の上に下地絶縁膜５２を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などを１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）形成する。本実施例では膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【００９９】
前記下地絶縁膜５２上に、図８（Ａ）に示す第１の半導体膜５３を、プラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）の厚さに形成する。但し、前記第１の半導体膜５３としては、非晶質半導体膜や微結晶半導体膜、多結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。
【０１００】
前記第１の半導体膜５３上に、第１の絶縁膜５４を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などを１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）形成する。第１の絶縁膜５４の膜厚は、後工程で形成される第２の絶縁膜５８の膜厚と同じ膜厚か、薄い方が望ましい。このようにするのは、レーザビームを照射したときに、半導体膜中での温度勾配を生じやすくするためである。本実施例では膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。前記第１の絶縁膜５４を形成した後、フォトリソグラフィーの技術を用いてレジストマスクを形成し、不要な部分をエッチングして、絶縁層５５を形成する。
【０１０１】
前記絶縁層５５の上面形状は多角形であり、かつ前記多角形の少なくとも１つの頂点の角度が６０度未満であるとする。以下、角度が６０度未満の頂点を頂点Ａとする。前記頂点Ａの角度を６０度未満とするのは、レーザビームを照射したとき、前記頂点Ａ付近の下方に存在する半導体膜中での結晶核の生成密度を低くし、成長する結晶粒同士が衝突し合うのを防ぐためである。本実施例において前記絶縁層５５の上面形状は四角形とし、前記四角形は角度が４５度の頂点を２つ有するものとした。
【０１０２】
前記エッチングにはフッ素系のガスを用いたドライエッチング法を用いても良いし、フッ素系の水溶液を用いたウエットエッチング法を用いても良い。前記ウエットエッチング法を選択する場合には、例えば、フッ化水素アンモニウム（ＮＨ₄ＨＦ₂）を７．１３％とフッ化アンモニウム（ＮＨ₄Ｆ）を１５．４％含む混合液（ステラケミファ社製、商品名ＬＡＬ５００）でエッチングしても良い。
【０１０３】
次に、第２の半導体膜５６をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは１０〜１００ｎｍ）の厚さに形成する。本実施例ではプラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。以下、第１の半導体膜５３および第２の半導体膜５６に挟まれた絶縁層５５を改めて埋め込み絶縁層５５と呼ぶことにする。
【０１０４】
前記第２の半導体膜５６に沿って、第２の絶縁膜５７を公知の手段（ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。前記第２の絶縁膜５７の膜厚は図１（Ａ）または図２（Ａ）に示したように、レーザアニールの際に用いるレーザビームの波長に対して反射率が低い膜厚にするのが望ましい。このようにすることで、前記第２の絶縁膜５７は反射防止膜および保熱効果用の膜として有効に作用する。本実施例では膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【０１０５】
前記第２の絶縁膜５７を形成した後、フォトリソグラフィーの技術を用いてレジストマスクを形成し、不要な部分をエッチングして、絶縁層５８を形成する。前記絶縁層５８は、前記第２の絶縁膜５７において前記埋め込み絶縁層と重なる領域をエッチングして形成しても良いし、図８（Ｄ）に示すように、前記埋め込み絶縁層５５と重ならず、かつ前記第２の半導体膜５６を介して前記埋め込み絶縁層５５の頂点Ａまたは頂点Ａ‘と前記絶縁層５８の端面を一致させて形成しても良い。
【０１０６】
図９（Ａ）は基板の表面側からレーザビームを照射する結晶化工程を説明する図である。本発明においては、いずれかの方法を用いることとする。レーザアニール法による結晶化は、まず半導体膜が含有する水素を放出させておくことが望ましく、４００〜５００℃で窒素雰囲気に１時間程度曝して、含有する水素量を５atom％以下にしておくと良い。これにより、膜の耐レーザ性が著しく向上する。
【０１０７】
レーザアニール法において用いるレーザ発振器について説明する。エキシマレーザは大出力で、現状で３００Ｈｚ程度の高周波パルスを発振出来るため、良く用いられている。また、パルス発振のエキシマレーザだけでなく、連続発振のエキシマレーザや、Ａｒレーザ、ＹＡＧレーザ、ＹＶＯ₄レーザ、ＹＡｌＯ₃レーザ、またはＹＬＦレーザ等も用いることが出来る。また、レーザビームの照射は真空中、大気中、窒素雰囲気中などで行うことが出来る。さらに、レーザビームを照射する際に基板を５００度程度まで加熱しても良い。こうすることで半導体膜における熱の流出速度の低下が期待され、結晶粒の粒径を拡大することが出来る。
【０１０８】
本実施例においては、パルス発振のＸｅＣｌエキシマレーザを用い、基板の温度は室温とし、大気中で、図９（Ａ）に示す基板の表面側からレーザビームを照射して、前記第１の半導体膜５３および第２の半導体膜５６の結晶化を行った。
【０１０９】
ここで、図９（Ｃ）および（Ｄ）に示すように、埋め込み絶縁層５５の両端を境界とし、絶縁層５８を含む領域を領域Ａおよび領域Ａ’、埋め込み絶縁層５５を含む領域を領域Ｂとする。
【０１１０】
レーザビームが照射されることにより、第１の半導体膜５３および第２の半導体膜５６は溶融状態になる。ここで、レーザビームが照射された第１の半導体膜５３を５９ａで、レーザビームが照射された第２の半導体膜５６を５９ｂで示すこととする。前記第１の半導体膜５９ａは、前記第２の半導体膜５９ｂや埋め込み絶縁層５５等を介してレーザビームが照射されるため、直接レーザビームが照射される第２の半導体膜５９ｂに比べ、早く冷却する。そのため、まず前記第１の半導体膜５９ａ中に結晶核６０が生成する（図９（Ｃ））。
【０１１１】
また、領域Ｂの第１の半導体膜５９ａは埋め込み絶縁層５５と下地絶縁膜５２に挟まれており、前記埋め込み絶縁層５５と前記下地絶縁膜５２の保熱効果のため、冷却速度が遅くなる。しかし時間が経過するにしたがって、第１の半導体膜５９ａは冷却され、結晶核が生成する。このとき、領域Ｂの第１の半導体膜５９ａには、埋め込み絶縁層５５の形状に応じた結晶核６０の分布が生じる。特に、前記埋め込み絶縁層５５の頂点Ａおよび頂点Ａ’の角度が６０度未満と狭いため、前記頂点Ａおよび頂点Ａ’付近の下方に存在する第１の半導体膜中５３では、結晶核６０の生成密度が低くなる。
【０１１２】
一方、領域Ａおよび領域Ａ’の第１の半導体膜５９ａおよび第２の半導体膜５９ｂは、レーザビームの反射率の低く、かつ保熱効果を有する絶縁層５８および保熱効果を有する下地絶縁膜５２に挟まれているため、領域Ｂより溶融状態が長く保たれる。そのため、領域Ａおよび領域Ｂ、または領域Ａ’および領域Ｂにおいて温度勾配が生じ、温度の低い領域Ｂから温度の高い領域Ａまたは領域Ａ’へと結晶成長の先端である固液界面が移動する。このようにして、埋め込み絶縁層５５の頂点Ａ付近の下方に存在する第１の半導体膜５９ａ中で生成した結晶核は領域Ａへと結晶成長し、領域Ａにおいて大粒径の結晶粒を得ることが出来る。同様に、埋め込み絶縁層５５の頂点Ａ’付近の下方に存在する第１の半導体膜５９ａ中で生成した結晶核は領域Ａ’へと結晶成長し、領域Ａ’において大粒径の結晶粒を得ることが出来る。
【０１１３】
また、レーザビームの照射によって領域Ｂにおける第１の半導体膜５９ａが完全溶融することなく、固相半導体領域が部分的に残存している場合は、レーザビームの照射後、直ちに前記固相半導体領域から半導体層の内部に生じた温度勾配を利用して領域Ａまたは領域Ａ’に向かって結晶成長が進行する。そのため、やはり領域Ａおよび領域Ａ’において大粒径の結晶粒を得ることが出来る。
【０１１４】
レーザビームを照射して形成された前記結晶質半導体膜６１は、３〜１００％の水素を含む雰囲気中で３００〜４５０℃の加熱処理、あるいは、プラズマによって生成された水素を含む雰囲気中で２００〜４５０℃の加熱処理によって、残留する欠陥を中和することができる。
【０１１５】
このようにして作製された結晶質半導体膜６１において、図９（Ｃ）の上面図に示すように、大粒径の結晶粒が形成された領域６２Ａおよび６２Ａ’をチャネル形成領域や活性領域として、ＴＦＴを作製することにより、前記ＴＦＴの電気的特性を向上させることが出来る。
【０１１６】
［実施例４］
ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に図１０〜図１３を用いて説明する。本明細書では駆動回路と、画素ＴＦＴ及び保持容量とを有する画素部を同一基板上に形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【０１１７】
実施例１、実施例２または実施例３のいずれかの方法により、図１０（Ａ）で示す結晶質半導体膜を得る。本実施例では、図１０（Ａ）の断面と、図４（Ｄ）、図７（Ｄ）または図９（Ｃ）の鎖線Ａ―Ａ’で切断した断面を対応させてＴＦＴを作製する方法について説明するが、実施例１、実施例２または実施例３で結晶質半導体膜を形成する際に用いた断面と同じ断面を用いてＴＦＴを作製することもできる。
【０１１８】
まず、前記結晶質半導体膜を所望の形状にパターニングして形成する。本実施例では、前記結晶質半導体膜に対しフォトリソグラフィー法を用いたパターニング処理によって、半導体層４０２〜４０６を形成した。
【０１１９】
また、半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【０１２０】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜として、既に半導体膜上に形成した絶縁膜を利用しても良い。前記絶縁膜の膜厚がゲート絶縁膜としての所望の膜厚であるときはそのまま利用し、所望の膜厚より厚い場合はエッチングにより膜厚を薄くする。また、所望の膜厚より薄い場合はエッチングを行ない、所望の膜厚であるゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、既に形成した絶縁層（符号１８または４０または４８）をエッチングし、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１２１】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm²で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【０１２２】
次いで、図１０（Ａ）に示すように、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【０１２３】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜４０８をタンタル（Ｔａ）膜で形成し、第２の導電膜４０９をＷ膜とする組み合わせ、第１の導電膜４０８を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜４０９をＷ膜とする組み合わせ、第１の導電膜４０８を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜４０９をＡｌ膜とする組み合わせ、第１の導電膜４０８を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜４０９をＣｕ膜とする組み合わせとしてもよい。
【０１２４】
次に、フォトリソグラフィー法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
【０１２５】
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【０１２６】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
【０１２７】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する（図１０（Ｂ））。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０¹³〜５×１０¹⁵ａｔｏｍｓ／ｃｍ²とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０¹⁵ａｔｏｍｓ／ｃｍ²とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層４１７〜４２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域４２３〜４２７が形成される。高濃度不純物領域４２３〜４２７には１×１０²⁰〜１×１０²¹ａｔｏｍｓ／ｃｍ³の濃度範囲でｎ型を付与する不純物元素を添加する。
【０１２８】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチングガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第１の導電層４２８ｂ〜４３３ｂを形成する。一方、第２の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の導電層４２８ａ〜４３３ａを形成する。次いで、第２のドーピング処理を行って図１０（Ｃ）の状態を得る。ドーピングは第２の導電層４１７ａ〜４２２ａを不純物元素に対するマスクとして用い、第１の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。こうして、第１の導電層と重なる不純物領域４３４〜４３８を形成する。この不純物領域へ添加されたリン（Ｐ）の濃度は、第１の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、不純物領域４２３〜４２７にも不純物元素が添加され、不純物領域４３９〜４４３を形成する。
【０１２９】
次いで、レジストからなるマスクを除去せずに第３のエッチング処理を行う（図１１（Ａ））。この第３のエッチング処理では第１の導電層のテーパー部を部分的にエッチングして、半導体層と重なる領域を縮小するために行われる。第３のエッチングは、エッチングガスにＣＨＦ₃を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチングにより、第１の導電層４４４〜４４９が形成される。この時、同時に絶縁膜４１６もエッチングされて、絶縁膜４５０ａ〜４５０ｄ、４５１が形成される。
【０１３０】
上記第３のエッチングによって、第１の導電層４４４〜４４８と重ならない不純物領域（ＬＤＤ領域）４３４ａ〜４３８ａが形成される。なお、不純物領域（ＧＯＬＤ領域）４３４ｂ〜４３８ｂは、第１の導電層４４４〜４４８と重なったままである。
【０１３１】
このようにすることで、本実施例は、第１の導電層４４４〜４４８と重なる不純物領域（ＧＯＬＤ領域）４３４ｂ〜４３８ｂにおける不純物濃度と、第１の導電層４４４〜４４８と重ならない不純物領域（ＬＤＤ領域）４３４ａ〜４３８ａにおける不純物濃度との差を小さくすることができ、信頼性を向上させることができる。
【０１３２】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４５２〜４５４を形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４５５〜４６０を形成する。第２の導電層４２８ａ〜４３２ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域４５５〜４６０はジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成する（図１１（Ｂ））この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４５２〜４５４で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域４５５〜４６０にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０²⁰〜２×１０²¹ａｔｏｍｓ／ｃｍ³となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素（ボロン）を添加しやすい利点を有している。
【０１３３】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【０１３４】
次いで、レジストからなるマスク４５２〜４５４を除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。もちろん、第１の層間絶縁膜４６１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１３５】
次いで、図１１（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【０１３６】
なお、実施例２において得られた結晶質半導体膜を用いた場合、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域４３９、４４１、４４２、４５５、４５８にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１３７】
また、第１の層間絶縁膜４６１を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【０１３８】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は第１の層間絶縁膜４６１に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１３９】
また、活性化処理としてレーザアニール法を用いる場合には、上記水素化を行った後、エキシマレーザやＹＡＧレーザ等のレーザビームを照射することが望ましい。
【０１４０】
次いで、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成したが、粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面に凸凹が形成されるものを用いた。
【０１４１】
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第２の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、ＴＦＴの形成と同じフォトマスクで行うことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びＴＦＴ部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。
【０１４２】
また、第２の層間絶縁膜４６２として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
【０１４３】
そして、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６３〜４６７を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【０１４４】
また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。（図１２）この接続電極４６８によりソース配線（４４３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、画素ＴＦＴ５０４のゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴ５０４のドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７１としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【０１４５】
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【０１４６】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４７１、ゲート電極の一部を構成する第１の導電層４４４と重なる低濃度不純物領域４３４ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される低濃度不純物領域４３４ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４３９を有している。このｎチャネル型ＴＦＴ５０１と電極４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４７２、ゲート電極と重なる不純物領域４５７、ゲート電極の外側に形成される不純物領域４５８、ソース領域またはドレイン領域として機能する高濃度不純物領域４５５を有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４７３、ゲート電極の一部を構成する第１の導電層４４６と重なる低濃度不純物領域４３６ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される低濃度不純物領域４３７ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４４１を有している。
【０１４７】
画素部の画素ＴＦＴ５０４にはチャネル形成領域４７４、ゲート電極の一部を構成する第１の導電層４４７と重なる低濃度不純物領域４３７ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される低濃度不純物領域４３７ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４４３を有している。また、保持容量５０５の一方の電極として機能する半導体層４５８〜４６０には、それぞれｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４５１を誘電体として、電極（４４８と４３２ｂの積層）と、半導体層４５８〜４６０とで形成している。
【０１４８】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【０１４９】
本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１３に示す。なお、図１０〜図１２に対応する部分には同じ符号を用いている。図１２中の鎖線Ｂ−Ｂ’は図１３中の鎖線Ｂ−Ｂ’で切断した断面図に対応している。また、図１２中の鎖線Ｃ−Ｃ’は図１３中の鎖線Ｃ―Ｃ’で切断した断面図に対応している。
【０１５０】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の作製に必要なフォトマスクの数を５枚とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【０１５１】
［実施例５］
本実施例では、実施例４で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図１４を用いる。
【０１５２】
まず、実施例４に従い、図１１（ｃ）の状態のアクティブマトリクス基板を得た後、図１１（ｃ）のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜４７１を形成しラビング処理を行う。なお、本実施例では配向膜４７１を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示しない）を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１５３】
次いで、対向基板４８１を用意する。次いで、対向基板４８１上に着色層４７２、４７３、平坦化膜４７４を形成する。赤色の着色層４７２と青色の着色層４７３とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【０１５４】
本実施例では、実施例４に示す基板を用いている。従って、実施例４の画素部の上面図を示す図１３では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【０１５５】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【０１５６】
次いで、平坦化膜４７４上に透明導電膜からなる対向電極４７５を少なくとも画素部に形成し、対向基板の全面に配向膜４７６を形成し、ラビング処理を施した。
【０１５７】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材４７７で貼り合わせる。シール材４７７にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料４７８を注入し、封止剤（図示せず）によって完全に封止する。液晶材料４７８には公知の液晶材料を用いれば良い。このようにして図１４に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１５８】
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【０１５９】
［実施例６］
本発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレイ、アクティブマトリクス型ＥＬディスプレイ）に用いることが出来る。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施出来る。
【０１６０】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１５、図１６及び図１７に示す。
【０１６１】
図１５（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。本発明を画像入力部３００２、表示部３００３やその他の信号制御回路に適用することが出来る。
【０１６２】
図１５（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。本発明を表示部３１０２やその他の信号制御回路に適用することが出来る。
【０１６３】
図１５（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む。本発明は表示部３２０５やその他の信号制御回路に適用出来る。
【０１６４】
図１５（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。本発明は表示部３３０２やその他の信号制御回路に適用することが出来る。
【０１６５】
図１５（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことが出来る。本発明は表示部３４０２やその他の信号制御回路に適用することが出来る。
【０１６６】
図１５（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。本発明を表示部３５０２やその他の信号制御回路に適用することが出来る。
【０１６７】
図１６（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。本発明は投射装置３６０１の一部を構成する液晶表示装置３８０８やその他の信号制御回路に適用することが出来る。
【０１６８】
図１６（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。本発明は投射装置３７０２の一部を構成する液晶表示装置３８０８やその他の信号制御回路に適用することが出来る。
【０１６９】
なお、図１６（Ｃ）は、図１６（Ａ）及び図１６（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１６（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７０】
また、図１６（Ｄ）は、図１６（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図１６（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７１】
ただし、図１６に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【０１７２】
図１７（Ａ）は携帯電話であり、本体３９０１、音声出力部３９０２、音声入力部３９０３、表示部３９０４、操作スイッチ３９０５、アンテナ３９０６等を含む。本発明を音声出力部３９０２、音声入力部３９０３、表示部３９０４やその他の信号制御回路に適用することが出来る。
【０１７３】
図１７（Ｂ）は携帯書籍（電子書籍）であり、本体４００１、表示部４００２、４００３、記憶媒体４００４、操作スイッチ４００５、アンテナ４００６等を含む。本発明は表示部４００２、４００３やその他の信号回路に適用することが出来る。
【０１７４】
図１７（Ｃ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３等を含む。本発明は表示部４１０３に適用することが出来る。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１７５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜５のどのような組み合わせからなる構成を用いても実現することが出来る
【０１７６】
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
（ａ）従来のＴＦＴの作製プロセスに適合した、簡単な構造である。
（ｂ）スリットなどの位置決めのために、レーザ照射装置に特別なミクロン単位での精密な位置決め技術は不要であり、通常のレーザ照射装置をそのまま利用できる。
（ｃ）反射防止効果および保熱効果として用いた絶縁層をそのままゲート絶縁膜として利用することもできる。
（ｄ）以上の利点を満たした上で、位置制御した単結晶を作製できる方法である。
【図面の簡単な説明】
【図１】 （Ａ）酸化珪素膜の膜厚をパラメータとし、波長３０８ｎｍのレーザビームを照射したときの酸化珪素膜に対する反射率を示す図。
（Ｂ）非晶質半導体膜の膜厚をパラメータとし、波長３０８ｎｍのレーザビームを照射したときの非晶質珪素膜に対する反射率を示す図。
【図２】 （Ａ）酸化珪素膜の膜厚をパラメータとし、波長５３２ｎｍのレーザビームを照射したときの酸化珪素膜に対する反射率を示す図。
（Ｂ）非晶質半導体膜の膜厚をパラメータとし、波長５３２ｎｍのレーザビームを照射したときの非晶質珪素膜に対する反射率を示す図。
【図３】 本発明が開示する大粒径で位置制御された結晶粒を形成する方法の例を示す図。
【図４】 本発明が開示する大粒径で位置制御された結晶粒を形成する方法の例を示す図。
【図５】 （Ａ）位相シフトマスクの例を示す図。
（Ｂ）位相シフトマスクを経たレーザビームの強度分布を示す図。
（Ｃ）従来の大粒径で位置制御された結晶粒を形成する例を示す図。
【図６】 本発明が開示する大粒径で位置制御された結晶粒を形成する方法の例を示す図。
【図７】 本発明が開示する大粒径で位置制御された結晶粒を形成する方法の例を示す図。
【図８】 本発明が開示する大粒径で位置制御された結晶粒を形成する方法の例を示す図。
【図９】 本発明が開示する大粒径で位置制御された結晶粒を形成する方法の例を示す図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１３】 画素ＴＦＴの構成を示す断面図。
【図１４】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１５】 半導体装置の例を示す図。
【図１６】 半導体装置の例を示す図。
【図１７】 半導体装置の例を示す図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device having a circuit including thin film transistors (hereinafter referred to as TFTs). For example, the present invention relates to an electro-optical device typified by a liquid crystal display device and a configuration of an electric apparatus in which the electro-optical device is mounted as a component. Further, the present invention relates to a method for manufacturing the device. Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and the electro-optical device and the electric appliance are also included in the category.
[0002]
[Prior art]
In recent years, a technique for crystallizing an amorphous semiconductor film formed on an insulating substrate such as glass by laser annealing to improve crystallinity has been widely studied. Silicon is often used for the amorphous semiconductor film.
[0003]
The glass substrate is cheaper and more workable than the synthetic quartz glass substrate that has been often used in the past, and has an advantage that a large-area substrate can be easily manufactured. This is the reason for the above research. In addition, the reason why lasers are used favorably for crystallization is that the melting point of the glass substrate is low. The laser can give high energy only to the amorphous semiconductor film without significantly increasing the temperature of the substrate.
[0004]
Since the crystalline semiconductor film is formed of many crystal grains, it is also called a polycrystalline semiconductor film. Since the crystalline semiconductor film formed by laser annealing has high mobility, a TFT is formed using this crystalline semiconductor film. For example, a pixel circuit and a driving circuit are formed on one glass substrate. It is actively used in monolithic type liquid crystal electro-optical devices and the like for manufacturing TFTs for use in the field.
[0005]
Also, a pulse laser beam such as an excimer laser with a large output is shaped by an optical system so that it becomes a square spot of several centimeters square or a length of 10 cm or more on the surface to be irradiated, and the laser beam is scanned. Therefore, a method of performing laser annealing by moving the laser beam irradiation position relative to the irradiated surface is widely used because it is highly productive and industrially excellent.
[0006]
In particular, when a linear beam is used, the laser beam is scanned over the entire irradiated surface by scanning only in the direction perpendicular to the longitudinal direction of the linear beam, unlike the case of using a spot laser beam that requires front-rear and left-right scanning. Productivity is high because irradiation can be performed. The reason for scanning in the direction perpendicular to the longitudinal direction is that it is the most efficient scanning direction. Due to this high productivity, the current laser annealing method uses a pulsed excimer laser beam beam shaped by an appropriate optical system as the mainstream of manufacturing technology for liquid crystal display devices using TFTs. It's getting on. The technology enables a monolithic liquid crystal display device in which a TFT (pixel TFT) for forming a pixel portion on one glass substrate and a TFT for a driving circuit provided around the pixel portion are formed.
[0007]
However, the crystalline semiconductor film manufactured by the laser annealing method is formed by aggregating a plurality of crystal grains, and the positions and sizes of the crystal grains are random. A TFT manufactured on a glass substrate is formed by separating the crystalline semiconductor film by island patterning for element isolation. In that case, the position and size of the crystal grains could not be specified and formed. Compared with the inside of a crystal grain, there are innumerable recombination centers and capture centers due to an amorphous structure, crystal defects, and the like at an interface (crystal grain boundary) of crystal grains. It is known that when carriers are trapped in this trapping center, the grain boundary potential rises and becomes a barrier against the carriers, so that the current transport characteristics of the carriers are reduced. The crystallinity of the semiconductor film in the channel formation region has a significant effect on the characteristics of the TFT, but it is almost impossible to form the channel formation region with a single crystal semiconductor film by eliminating the influence of crystal grain boundaries. there were.
[0008]
In order to solve such a problem, various attempts have been made to form crystal grains having a large grain size in which the position is controlled in the laser annealing method. Here, first, a solidification process of the semiconductor film after the semiconductor film is irradiated with a laser beam will be described.
[0009]
It takes a certain amount of time for crystal nuclei to form in a completely melted semiconductor film by laser beam irradiation, and an infinite number of crystal nuclei are generated uniformly (or non-uniformly) in a completely melted region. The solidification process of the completely melted semiconductor film ends. In this case, the position and size of the crystal grains obtained are random.
[0010]
Further, in the case where the semiconductor film is not completely melted by the laser beam irradiation and the solid phase semiconductor region partially remains, crystal growth starts from the solid phase semiconductor region immediately after the laser beam irradiation. . As already described, it takes some time for crystal nuclei to be generated in the complete melting region. For this reason, the solid-liquid interface (the solid-phase semiconductor region and the complete solid-state semiconductor region), which is the tip of crystal growth, is parallel to the film surface of the semiconductor film (hereinafter referred to as the lateral direction) until crystal nuclei are generated in the complete melting region. The crystal grain grows to a length of several tens of times the film thickness. Such growth is terminated when a number of crystal nuclei are generated uniformly (or non-uniformly) in the complete melting region and the crystal grows. Hereinafter, this phenomenon is referred to as super lateral growth.
[0011]
Even in an amorphous semiconductor film or a polycrystalline semiconductor film, there is an energy region of a laser beam that realizes the super lateral growth. However, the energy range is very narrow, and the position where large crystal grains are obtained cannot be controlled. Further, the region other than the large crystal grains was a microcrystalline region or an amorphous region in which an infinite number of crystal nuclei were generated.
[0012]
As explained above, if the temperature gradient in the lateral direction can be controlled in the energy region of the laser beam in which the semiconductor film is completely melted (a heat flow in the lateral direction is generated), the growth position and growth direction of the crystal grains Can be controlled. Various attempts have been made to realize this method.
[0013]
For example, in “R. Ishihara and A. Burtsev: AM-LCD '98., P153-p156, 1998”, a refractory metal film is formed between a substrate and an underlying silicon oxide film. An amorphous silicon film is formed above the substrate, and the laser beam of the excimer laser is defined as the surface side of the substrate (in this specification, the surface on which the film is formed) and the back side (in this specification, the film is There is a report on a laser annealing method that irradiates from both sides of a surface (defined as a surface opposite to a surface that is formed). The laser beam irradiated from the surface side of the substrate is absorbed by the silicon film and changed into heat. On the other hand, the laser beam irradiated from the back side of the substrate is absorbed by the refractory metal film and converted into heat, and the refractory metal film is heated at a high temperature. Since the heated silicon oxide film between the refractory metal film and the silicon film functions as a heat accumulation layer, the cooling rate of the molten silicon film can be reduced. Here, it has been reported that by forming a refractory metal film at an arbitrary location, crystal grains having a maximum diameter of 6.4 μm can be obtained at the desired location.
[0014]
In addition, James S. Im and others of Columbia University have shown a Sequential Lateral Solidification method (hereinafter referred to as SLS method) that can achieve super lateral growth in any place. In the SLS method, crystallization is performed by moving a slit-shaped mask about a distance (about 0.75 μm) at which super lateral growth is performed for each shot.
[0015]
Furthermore, Mr. Masayoshi Matsumura of Tokyo Institute of Technology presented a method for forming crystal grains with position-controlled large grains at the 47th Applied Physics Relations Conference. In the method, as shown in FIG. 5C, an amorphous silicon film is embedded with an insulating layer having a quadrangular top surface and an angle of at least one vertex of the quadrilateral being 60 degrees. An insulating film is formed on the amorphous silicon film. When irradiating a laser beam, a phase shift mask (FIG. 5A) is used to give a gradient to the energy of the laser beam (FIG. 5B). Thus, if a temperature gradient is formed in the amorphous silicon film, crystal nuclei are generated in the amorphous silicon film below the insulating layer. It is to form grains.
[0016]
[Problems to be solved by the invention]
It is structurally possible to fabricate a top gate type TFT using a semiconductor film formed by the method of R. Ishihara et al. As an active layer. However, parasitic capacitance is generated by the silicon oxide film provided between the semiconductor film and the refractory metal film, so that power consumption increases and it is difficult to realize high-speed operation of the TFT. On the other hand, by using a refractory metal film as a gate electrode, it is considered that the present invention can be effectively applied to a bottom gate type or an inverted stagger type TFT. However, in a structure in which a silicon oxide film is formed on a substrate, a refractory metal film is formed on the silicon oxide film, and an amorphous silicon film is formed on the refractory metal film, the amorphous silicon film Even if the film thickness is excluded, the film thickness of the refractory metal film and the silicon oxide film does not necessarily match the film thickness suitable for the crystallization process and the film thickness suitable for the characteristics as the TFT element. . Therefore, both the optimum design in the crystallization process and the optimum design of the element structure cannot be satisfied at the same time.
[0017]
In addition, if a refractory metal film having no translucency is formed on the entire surface of the glass substrate, it becomes impossible to manufacture a transmissive liquid crystal display device. Since the chromium (Cr) film and the titanium (Ti) film used as the refractory metal material have high internal stress, there is a high possibility that a problem occurs in adhesion to the glass substrate. Further, the influence of the internal stress extends to the semiconductor film formed in the upper layer, and it is highly likely that the internal stress acts as a force that distorts the formed crystalline semiconductor film.
[0018]
On the other hand, in order to control the threshold voltage (hereinafter referred to as Vth), which is an important parameter in the TFT, within a predetermined range, in addition to controlling the valence electrons in the channel formation region, the insulating film is in close contact with the active layer. Therefore, it is necessary to reduce the density of charged defects in the base film and the gate insulating film formed in step (1) and to balance the internal stress. In response to such a demand, a material containing silicon as a constituent element, such as a silicon oxide film or a silicon oxynitride film, was suitable. Therefore, there is a concern that the provision of a refractory metal film between the substrate and the base film will break the balance.
[0019]
In addition, the SLS method requires precise control in units of microns for the relative positioning technique between the mask and the substrate, and becomes a complicated apparatus as compared with a normal laser irradiation apparatus. Further, there is a problem in throughput when used for manufacturing a TFT applied to a liquid crystal display having a large area.
[0020]
Furthermore, in the method disclosed by Matsumura et al., It is necessary to use a phase shift mask for creating an energy gradient of the laser beam. For this reason, the relative positioning technique between the phase shift mask and the buried insulating layer requires precise control in units of microns, which is a complicated device as compared with a normal laser irradiation device. Further, when the semiconductor film is cooled from the molten state by irradiating the laser beam, the shape of the upper surface of the buried insulating layer is a quadrangle, and the angle of at least one vertex of the quadrangle is as wide as 60 degrees. A large number of crystal nuclei are generated in the semiconductor film. For this reason, the growing crystal grains collide with each other, and there is a problem that the probability of forming large-sized crystal grains is low.
[0021]
The present invention is a technique for solving these problems. A crystalline semiconductor film in which the position and size of crystal grains are controlled is fabricated, and the crystalline semiconductor film is further used as a channel formation region of a TFT. By using it, a TFT capable of high-speed operation is realized. It is another object of the present invention to provide a technique in which such TFT can be applied to various semiconductor devices such as a transmissive liquid crystal display device and a display device using an electroluminescent material.
[0022]
[Means for Solving the Problems]
The reflectance when an insulating film is formed over the semiconductor film and a laser beam is irradiated from the insulating film side will be described. Here, an amorphous silicon film is used as the semiconductor film, a silicon oxide film is used as the insulating film, and the wavelength of the laser beam is 308 nm and 532 nm. In the present invention, the semiconductor film, the insulating film, and the laser beam are used. These wavelengths are not particularly limited to these.
[0023]
FIG. 1A shows changes in reflectance when the silicon oxide film is irradiated with a XeCl excimer laser (wavelength 308 nm) using the thickness of the silicon oxide film as a parameter. It can be seen that the reflectivity of the XeCl excimer laser with respect to the silicon oxide film periodically changes between 26% and 56% depending on the thickness of the silicon oxide film.
[0024]
Further, in the case where an insulating layer is partially formed on the semiconductor film and it is desired to change the effective irradiation intensity of the laser beam on the semiconductor film, it is necessary to consider the reflectance of the semiconductor film.
[0025]
FIG. 1B shows a change in reflectance when the amorphous silicon film is irradiated with a XeCl excimer laser (wavelength 308 nm) using the thickness of the amorphous silicon film as a parameter. The reflectance of the amorphous silicon film up to about 5 nm is the lowest reflectance (26 obtained when the silicon oxide film is irradiated with a XeCl excimer laser while changing the thickness of the silicon oxide film. %) Lower. The reflectance when the amorphous silicon film has a thickness of 5 to 12 nm is obtained when the thickness of the silicon oxide film is changed and the silicon oxide film is irradiated with a XeCl excimer laser. And the same range (26 to 56%). Therefore, when changing the effective irradiation intensity of the XeCl excimer laser to the amorphous silicon film, it is necessary to select the thickness of the silicon oxide film according to the thickness of the amorphous silicon film. is there. The reflectance when the thickness of the amorphous silicon film is greater than 12 nm is the highest reflectance (when the thickness of the silicon oxide film is changed and the silicon oxide film is irradiated with a XeCl excimer laser ( 56%) or higher than 56%.
[0026]
Next, a change in reflectance when a laser beam having a wavelength of 532 nm is irradiated is shown. FIG. 2A shows the change in reflectance when the thickness of the silicon oxide film is used as a parameter, and the silicon oxide film is irradiated with the second harmonic (wavelength: 532 nm) of a YAG laser, and FIG. The change in reflectance when the amorphous silicon film is irradiated with the second harmonic of a YAG laser is shown with the film thickness of the amorphous silicon film as a parameter. As shown in Table 1, since the laser beam with a wavelength of 532 nm has a lower attenuation coefficient with respect to the amorphous silicon film than the laser beam with a wavelength of 308 nm, the reflectance when irradiated to the silicon oxide film is the same as that of the silicon oxide film. It depends on the film thickness of the amorphous silicon film present below. In FIG. 2A, the thickness of the amorphous silicon film is 58 nm.
[0027]
[Table 1]

[0028]
In FIG. 2 (A), the reflectance changes periodically similarly to FIG. 1 (A). In FIG. 2B, the reflectance tends to converge while periodically changing as the thickness of the amorphous silicon film increases. 2A and 2B that the reflectance of the silicon oxide film with respect to the wavelength of 532 nm is comparable to or less than that of the amorphous silicon film.
[0029]
In other words, when the insulating film is formed on the semiconductor film, if the insulating film has a thickness with low laser beam reflectivity, the insulating film has an antireflection effect and a protective effect when the laser beam is irradiated. Since it has a thermal effect, the molten state of the semiconductor film can be kept long. In addition, when an insulating layer is partially formed on the semiconductor film, the reflectivity of the semiconductor film and the insulating layer is taken into consideration when changing the effective irradiation intensity of the laser beam on the semiconductor film. It is necessary to make the film thickness. Further, since the reflectivity also changes depending on the wavelength of the laser beam, it is necessary to set the film thickness according to the wavelength of the laser beam. Here, the heat retention effect in the present specification will be described. When an insulating film is formed over the semiconductor film and irradiated with a laser beam, the melting time of the semiconductor film in contact with the insulating film is longer than the melting time of the semiconductor film where the insulating film is not formed. This is because the heat outflow rate in the semiconductor film becomes slow due to the formation of the insulating film. Therefore, in this specification, the effect of slowing the heat outflow rate is referred to as a heat retaining effect.
[0030]
Further, FIG. 5C illustrates a structure in which an insulating layer (buried insulating layer) in which a top surface shape is a quadrangle and an angle of at least one vertex of the quadrangle is 60 degrees in the semiconductor film is illustrated. However, since the angle of the apex is as wide as 60 degrees, a large number of crystal nuclei are generated in the semiconductor film existing below the apex when the laser beam is irradiated. For this reason, the growing crystal grains collide with each other, and the probability that a large crystal grain is formed is low. In other words, in order to form a crystal grain having a large grain size, if the angle of at least one vertex is less than 60 degrees when the buried insulating layer is viewed from the top, the density of crystal nuclei formed below the vertex And the collision of growing crystal grains can be reduced.
[0031]
From the above, in the present invention, it is assumed that the top surface shape of the buried insulating layer in the semiconductor film is a polygon in which the angle of at least one vertex is less than 60 degrees. Further, an insulating film is formed on the semiconductor film, and an insulating layer is formed by etching a region overlapping with the buried insulating layer in the insulating film, and the antireflection effect and heat retention when the insulating layer is irradiated with a laser beam. An object of the present invention is to form a crystalline semiconductor film having crystal grains with a large grain size whose position is controlled by acting as an effect. However, laser beam irradiation is performed from the front surface side of the substrate or from both the front surface side and the back surface side of the substrate.
[0032]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described with reference to cross-sectional views of FIGS. However, in FIGS. 3B and 4D, a top view is shown at the same time as the cross-sectional view.
[0033]
In FIG. 3A, the substrate 11 includes a synthetic quartz glass substrate, a glass substrate called alkali-free glass such as barium borosilicate glass aluminoborosilicate glass, PC (polycarbonate), PAr (polyarylate), PES (polyester). A transparent film such as ether sulfone or PET (polyethylene terephthalate) may be used. For example, Corning 7059 glass or 1737 glass can be suitably used.
[0034]
A base insulating film 12 is formed on the substrate 11 by a known means (LPCVD method, plasma CVD method, etc.) using a silicon nitride film, a silicon oxynitride film, a silicon oxide film, or the like. Although the example in which the base insulating film 12 has a single-layer structure is shown here, the base insulating film 12 is not limited to a single-layer structure and may have a stacked structure of two or more layers.
[0035]
A first semiconductor film 13 shown in FIG. 3A is formed on the base insulating film 12 to a thickness of 10 to 200 nm (preferably 10 to 100 nm) by a known means such as a plasma CVD method or a sputtering method. To do. However, as the first semiconductor film 13, there are an amorphous semiconductor film, a microcrystalline semiconductor film, a polycrystalline semiconductor film, and the like, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film is applied. You may do it.
[0036]
A first insulating film 14 is formed on the first semiconductor film 13 by a known means (LPCVD method, plasma CVD method, heat treatment, etc.) using a silicon nitride film, a silicon oxynitride film, a silicon oxide film, or the like. The film thickness of the first insulating film 14 is desirably the same as or thinner than the film thickness of the second insulating film 18 formed in a later step. This is because the temperature gradient in the semiconductor film is easily generated when the laser beam is irradiated. After the first insulating film 14 is formed, a resist mask is formed by using a photolithography technique, and unnecessary portions are etched to form the insulating layer 15.
[0037]
The top surface shape of the insulating layer 15 is a polygon, and the angle of at least one vertex of the polygon is less than 60 degrees. Hereinafter, a vertex having an angle of less than 60 degrees is referred to as a vertex A. The angle of the apex A is less than 60 degrees because when the laser beam is irradiated, the generation density of crystal nuclei in the semiconductor film existing near the apex A is lowered, and the growing crystal grains This is to prevent collisions.
[0038]
For the etching, a dry etching method using a fluorine-based gas may be used, or a wet etching method using a fluorine-based aqueous solution may be used. When the wet etching method is selected, for example, ammonium hydrogen fluoride (NH _Four HF ₂ ) 7.13% and ammonium fluoride (NH _Four F) may be etched with a mixed solution containing 15.4% (product name: LAL500, manufactured by Stella Chemifa).
[0039]
Next, the second semiconductor film 16 is formed to a thickness of 10 to 200 nm (preferably 10 to 100 nm) by a known means such as plasma CVD or sputtering. Hereinafter, the insulating layer 15 sandwiched between the first semiconductor film 13 and the second semiconductor film 16 will be referred to as a buried insulating layer 15 again.
[0040]
A second insulating film 17 is formed of a silicon nitride film, a silicon oxynitride film, a silicon oxide film, or the like along the second semiconductor film 16 by a known means (LPCVD method, plasma CVD method or the like). As shown in FIGS. 1A and 2A, the thickness of the second insulating film 17 is set so that the reflectance is low with respect to the wavelength of the laser beam used in laser annealing. Is desirable. By doing in this way, the said 2nd insulating film 17 acts effectively as a film | membrane for an antireflection film and a heat retention effect.
[0041]
After the second insulating film 17 is formed, a resist mask is formed using a photolithography technique, and unnecessary portions are etched to form the insulating layer 18. The insulating layer 18 may be formed by etching only the region of the second insulating film 17 that overlaps the buried insulating layer, or may overlap with the buried insulating layer 15 as shown in FIG. Alternatively, the apex A and the end face of the insulating layer 18 may be formed to coincide with each other through the second semiconductor film 16.
[0042]
4A is a view for explaining a crystallization process in which a laser beam is irradiated from the front surface side of the substrate, and FIG. 4B is a view for irradiating the laser beam from both the front surface side and the back surface side of the substrate. In the present invention, any method is used. In the crystallization by the laser annealing method, it is desirable to first release hydrogen contained in the semiconductor film. When the semiconductor film is exposed to a nitrogen atmosphere at 400 to 500 ° C. for about 1 hour, the amount of contained hydrogen is set to 5 atom% or less. good. This significantly improves the laser resistance of the film.
[0043]
A laser oscillator used in the laser annealing method will be described. Excimer lasers are widely used because they have a high output and can oscillate high-frequency pulses of about 300 Hz at present. In addition to pulsed excimer lasers, continuous wave excimer lasers, Ar lasers, YAG lasers, YVOs _Four Laser, YAlO _Three A laser, a YLF laser, or the like can also be used. Laser beam irradiation can be performed in a vacuum, in the air, in a nitrogen atmosphere, or the like. Further, the substrate may be heated to about 500 degrees when the laser beam is irradiated. By doing so, a decrease in the heat outflow rate in the semiconductor film is expected, and the grain size of the crystal grains can be increased.
[0044]
Using any one of the laser oscillators described above, and in any atmosphere, the first semiconductor film is irradiated with a laser beam by any one of the irradiation methods shown in FIG. 4 (A) or FIG. 4 (B). 13 and the second semiconductor film 17 are crystallized.
[0045]
Here, as shown in FIGS. 4C and 4D, the region including the insulating layer 18 is defined as the region A, the region including the embedded insulating layer 15 is defined as the region B, and the semiconductor film is formed at both ends of the embedded insulating layer 15 as boundaries. A region C in which no insulating layer is present is defined as a region C.
[0046]
By irradiation with the laser beam, the first semiconductor film 13 and the second semiconductor film 16 are in a molten state. Here, the first semiconductor film 13 irradiated with the laser beam is denoted by 19a, and the second semiconductor film 16 irradiated with the laser beam is denoted by 19b. Since the first semiconductor film 19a is irradiated with a laser beam through the second semiconductor film 19b, the buried insulating layer 15, and the like, the first semiconductor film 19a is faster than the second semiconductor film 19b that is directly irradiated with the laser beam. Cooling. Therefore, first, crystal nuclei 20 are generated in the first semiconductor film 19a. (Fig. 4 (C))
[0047]
Among them, the first semiconductor film 19a and the second semiconductor film 19b in the region C where the insulating layer 18 does not exist on the semiconductor film are cooled, a large number of crystal nuclei 20 are generated, and the region C becomes a microcrystalline region.
[0048]
Further, the first semiconductor film 19a in the region B is sandwiched between the buried insulating layer 15 and the base insulating film 12, and the cooling rate is slow due to the heat retention effect of the buried insulating layer 15 and the base insulating film 12. . However, as time passes, the first semiconductor film 19a is cooled and crystal nuclei are generated. At this time, the distribution of crystal nuclei 20 corresponding to the shape of the buried insulating layer 15 occurs in the first semiconductor film 19a in the region B. In particular, since the angle of the vertex A of the buried insulating layer 15 is as narrow as less than 60 degrees, the generation density of crystal nuclei 20 is low in the first semiconductor film 13 existing below the vertex A.
[0049]
On the other hand, the first semiconductor film 19a and the second semiconductor film 19b in the region A are sandwiched between the insulating layer 18 having a low laser beam reflectivity and a heat retaining effect and the base insulating film 12 having the heat retaining effect. Therefore, the melted state is kept longer than the region C and the region B. Therefore, a temperature gradient occurs in the regions A and B, and the solid-liquid interface that is the tip of crystal growth moves from the region B having a low temperature to the region A having a high temperature. In this way, crystal nuclei generated in the first semiconductor film existing below the apex A of the buried insulating layer 15 grow into the region A, and crystal grains having a large grain size are obtained in the region A. I can do it.
[0050]
Further, in the case where the first semiconductor film 19a in the region B is not completely melted by irradiation with the laser beam and the solid phase semiconductor region partially remains, the solid phase semiconductor region immediately after the laser beam irradiation. The crystal growth proceeds toward region A using a temperature gradient generated in the semiconductor layer. Therefore, crystal grains having a large grain size can also be obtained in the region A.
[0051]
The crystalline semiconductor film 21 formed by irradiating a laser beam has crystal grains having a larger grain size than the first semiconductor film and the second semiconductor film. The crystalline semiconductor film remains by heat treatment at 300 to 450 ° C. in an atmosphere containing 3 to 100% hydrogen, or heat treatment at 200 to 450 ° C. in an atmosphere containing hydrogen generated by plasma. Defects can be neutralized.
[0052]
In the crystalline semiconductor film 21 thus manufactured, as shown in the top view of FIG. 4D, the TFT 22 is formed using the region 22 in which large crystal grains are formed as a channel formation region or an active region. By manufacturing, the electrical characteristics of the TFT can be improved.
[0053]
【Example】
[Example 1]
An embodiment of the present invention will be described with reference to cross-sectional views of FIGS. 3B and 4D, a top view is shown at the same time as the cross-sectional view.
[0054]
In FIG. 3A, the substrate 11 includes a synthetic quartz glass substrate, a glass substrate called alkali-free glass such as barium borosilicate glass aluminoborosilicate glass, PC (polycarbonate), PAr (polyarylate), PES (polyester). A transparent film such as ether sulfone or PET (polyethylene terephthalate) may be used. For example, Corning 7059 glass or 1737 glass can be suitably used.
[0055]
A base insulating film 12 is formed on the substrate 11 by a known means (LPCVD method, plasma CVD method, etc.) to form a silicon nitride film, a silicon oxynitride film, a silicon oxide film, or the like in a thickness of 10 to 200 nm (preferably 10 to 100 nm). . In this embodiment, a 50 nm thick silicon oxynitride film (composition ratio Si = 32%, O = 27%, N = 24%, H = 17%) was formed.
[0056]
A first semiconductor film 13 shown in FIG. 3A is formed on the base insulating film 12 to a thickness of 10 to 200 nm (preferably 10 to 100 nm) by a known means such as a plasma CVD method or a sputtering method. To do. However, as the first semiconductor film 13, there are an amorphous semiconductor film, a microcrystalline semiconductor film, a polycrystalline semiconductor film, and the like, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film is applied. You may do it. In this example, a 55 nm amorphous silicon film was formed by plasma CVD.
[0057]
A first insulating film 14 is formed on the first semiconductor film 13 by a known means (LPCVD method, plasma CVD method, etc.), and a silicon nitride film, a silicon oxynitride film, or a silicon oxide film is formed to 10 to 200 nm (preferably 10 to 100 nm). The film thickness of the first insulating film 14 is desirably the same as or thinner than the film thickness of the second insulating film 18 formed in a later step. This is because the temperature gradient in the semiconductor film is easily generated when the laser beam is irradiated. In this embodiment, a 50 nm thick silicon oxynitride film (composition ratio Si = 32%, O = 27%, N = 24%, H = 17%) was formed. After the first insulating film 14 is formed, a resist mask is formed by using a photolithography technique, and unnecessary portions are etched to form the insulating layer 15.
[0058]
It is assumed that the upper surface shape of the insulating film 15 is a polygon and the angle of at least one vertex of the polygon is less than 60 degrees. Hereinafter, a vertex having an angle of less than 60 degrees is referred to as a vertex A. The angle of the apex A is less than 60 degrees because when the laser beam is irradiated, the generation density of crystal nuclei in the semiconductor film existing near the apex A is lowered, and the growing crystal grains This is to prevent collisions. In this embodiment, the upper surface shape of the insulating layer 15 is a triangle, and the triangle has a vertex having an angle of 30 degrees (FIG. 3B).
[0059]
For the etching, a dry etching method using a fluorine-based gas may be used, or a wet etching method using a fluorine-based aqueous solution may be used. When the wet etching method is selected, for example, ammonium hydrogen fluoride (NH _Four HF ₂ ) 7.13% and ammonium fluoride (NH _Four F) may be etched with a mixed solution containing 15.4% (product name: LAL500, manufactured by Stella Chemifa).
[0060]
Next, the second semiconductor film 16 is formed to a thickness of 10 to 200 nm (preferably 10 to 100 nm) by a known means such as plasma CVD or sputtering. In this embodiment, a 55 nm amorphous silicon film was formed by plasma CVD. Hereinafter, the insulating layer 15 sandwiched between the first semiconductor film 13 and the second semiconductor film 16 will be referred to as a buried insulating layer 15 again.
[0061]
A second insulating film 17 is formed of a silicon nitride film, a silicon oxynitride film, a silicon oxide film, or the like along the second semiconductor film 16 by a known means (LPCVD method, plasma CVD method or the like). As shown in FIGS. 1A and 2A, the thickness of the second insulating film 17 is set so that the reflectance is low with respect to the wavelength of the laser beam used in laser annealing. Is desirable. By doing in this way, the said 2nd insulating film 17 acts effectively as a film | membrane for an antireflection film and a heat retention effect. In this embodiment, a 50 nm thick silicon oxynitride film (composition ratio Si = 32%, O = 27%, N = 24%, H = 17%) was formed.
[0062]
After the second insulating film 17 is formed, a resist mask is formed using a photolithography technique, and unnecessary portions are etched to form the insulating layer 18. The insulating layer 18 may be formed by etching only the region of the second insulating film 17 that overlaps the buried insulating layer, or may overlap with the buried insulating layer 15 as shown in FIG. Alternatively, the apex A and the end face of the insulating layer 18 may be formed to coincide with each other through the second semiconductor film 16.
[0063]
4A is a view for explaining a crystallization process in which a laser beam is irradiated from the front surface side of the substrate, and FIG. 4B is a view for irradiating the laser beam from both the front surface side and the back surface side of the substrate. In the present invention, any method is used. In the crystallization by the laser annealing method, it is desirable to first release hydrogen contained in the semiconductor film. When the semiconductor film is exposed to a nitrogen atmosphere at 400 to 500 ° C. for about 1 hour, the amount of contained hydrogen is set to 5 atom% or less. good. This significantly improves the laser resistance of the film.
[0064]
A laser oscillator used in the laser annealing method will be described. Excimer lasers are widely used because they have a high output and can oscillate high-frequency pulses of about 300 Hz at present. In addition to pulsed excimer lasers, continuous wave excimer lasers, Ar lasers, YAG lasers, YVOs _Four Laser, YAlO _Three A laser, a YLF laser, or the like can also be used. Laser beam irradiation can be performed in a vacuum, in the air, in a nitrogen atmosphere, or the like. Further, the substrate may be heated to about 500 degrees when the laser beam is irradiated. By doing so, a decrease in the heat outflow rate in the semiconductor film is expected, and the grain size of the crystal grains can be increased.
[0065]
In this embodiment, a pulsed XeCl excimer laser is used, the temperature of the substrate is set to room temperature, and the laser beam is irradiated from the surface side of the substrate shown in FIG. The film 13 and the second semiconductor film 16 were crystallized.
[0066]
Here, as shown in FIGS. 4C and 4D, the region including the insulating layer 18 is defined as the region A, the region including the embedded insulating layer 15 is defined as the region B, with both ends of the embedded insulating layer 15 as the boundary. A region where no insulating layer exists above the semiconductor film 13 or the second semiconductor film 16 is defined as a region C.
[0067]
By irradiation with the laser beam, the first semiconductor film 13 and the second semiconductor film 16 are in a molten state. Here, the first semiconductor film 13 irradiated with the laser beam is denoted by 19a, and the second semiconductor film 16 irradiated with the laser beam is denoted by 19b. Since the first semiconductor film 19a is irradiated with a laser beam through the second semiconductor film 19b, the buried insulating layer 15, and the like, the first semiconductor film 19a is faster than the second semiconductor film 19b that is directly irradiated with the laser beam. Cooling. Therefore, first, crystal nuclei 20 are generated in the first semiconductor film 19a. (Fig. 4 (C))
[0068]
Among them, the first semiconductor film 19a and the second semiconductor film 19b in the region C where the insulating layer 18 does not exist on the semiconductor film are cooled, a large number of crystal nuclei 20 are generated, and the region C becomes a microcrystalline region.
[0069]
Further, the first semiconductor film 19a in the region B is sandwiched between the buried insulating layer 15 and the base insulating film 12, and the cooling rate is slow due to the heat retention effect of the buried insulating layer 15 and the base insulating film 12. . However, as time passes, the first semiconductor film 19a is cooled and crystal nuclei are generated. At this time, the distribution of crystal nuclei 20 corresponding to the shape of the buried insulating layer 15 occurs in the first semiconductor film 19a in the region B. In particular, since the angle of the vertex A of the buried insulating layer 15 is as narrow as less than 60 degrees, the generation density of crystal nuclei 20 is low in the first semiconductor film 13 existing below the vertex A.
[0070]
On the other hand, the first semiconductor film 19a and the second semiconductor film 19b in the region A are sandwiched between the insulating layer 18 having a low laser beam reflectivity and a heat retaining effect and the base insulating film 12 having the heat retaining effect. Therefore, the melted state is kept longer than the region C and the region B. Therefore, a temperature gradient occurs in the regions A and B, and the solid-liquid interface that is the tip of crystal growth moves from the region B having a low temperature to the region A having a high temperature. In this way, crystal nuclei generated in the first semiconductor film existing below the apex A of the buried insulating layer 15 grow into the region A, and crystal grains having a large grain size are obtained in the region A. I can do it.
[0071]
Further, in the case where the first semiconductor film 19a in the region B is not completely melted by irradiation with the laser beam and the solid phase semiconductor region partially remains, the solid phase semiconductor region immediately after the laser beam irradiation. The crystal growth proceeds toward region A using a temperature gradient generated in the semiconductor layer. Therefore, crystal grains having a large grain size can also be obtained in the region A.
[0072]
The crystalline semiconductor film 21 formed by laser beam irradiation is heated in an atmosphere containing 3 to 100% hydrogen at 300 to 450 ° C. or in an atmosphere containing hydrogen generated by plasma. Residual defects can be neutralized by heat treatment at ˜450 ° C.
[0073]
In the crystalline semiconductor film 21 thus manufactured, as shown in the top view of FIG. 4D, the TFT 22 is formed using the region 22 in which large crystal grains are formed as a channel formation region or an active region. By manufacturing, the electrical characteristics of the TFT can be improved.
[0074]
[Example 2]
Here, a method for performing laser annealing after partially crystallizing a semiconductor film by heat treatment will be described with reference to cross-sectional views of FIGS. Note that FIG. 6B and FIG. 7D are a cross-sectional view and a top view.
[0075]
In FIG. 6A, the substrate 31 includes a synthetic quartz glass substrate, a glass substrate called alkali-free glass such as barium borosilicate glass aluminoborosilicate glass, PC (polycarbonate), PAr (polyarylate), PES (polyester). A transparent film such as ether sulfone or PET (polyethylene terephthalate) may be used. For example, Corning 7059 glass or 1737 glass can be suitably used.
[0076]
A base insulating film 32 is formed on the substrate 31 by a known means (LPCVD method, plasma CVD method, etc.) to form a silicon nitride film, a silicon oxynitride film, a silicon oxide film, or the like in a thickness of 10 to 200 nm (preferably 10 to 100 nm). . In this embodiment, a 50 nm thick silicon oxynitride film (composition ratio Si = 32%, O = 27%, N = 24%, H = 17%) was formed.
[0077]
A first semiconductor film 33 shown in FIG. 6A is formed on the base insulating film 32 to a thickness of 10 to 200 nm (preferably 10 to 100 nm) by a known means such as a plasma CVD method or a sputtering method. To do. However, as the first semiconductor film 33, there are an amorphous semiconductor film, a microcrystalline semiconductor film, a polycrystalline semiconductor film, and the like, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film is applied. You may do it. In this example, a 55 nm amorphous silicon film was formed by plasma CVD.
[0078]
A first insulating film 34 is formed on the first semiconductor film 33 by a known means (LPCVD method, plasma CVD method, etc.) so that a silicon nitride film, a silicon oxynitride film, a silicon oxide film, or the like is 10 to 200 nm (preferably 10 to 100 nm). The film thickness of the first insulating film 34 is desirably the same as or thinner than the film thickness of the second insulating film 39 formed in a later step. This is because the temperature gradient in the semiconductor film is easily generated when the laser beam is irradiated. In this embodiment, a 50 nm thick silicon oxynitride film (composition ratio Si = 32%, O = 27%, N = 24%, H = 17%) was formed. After the first insulating film 34 is formed, a resist mask is formed using a photolithography technique, and unnecessary portions are etched to form the insulating layer 35.
[0079]
The top surface shape of the insulating layer 35 is a polygon, and the angle of at least one vertex of the polygon is less than 60 degrees. Hereinafter, a vertex having an angle of less than 60 degrees is referred to as a vertex A. The angle of the apex A is less than 60 degrees because when the laser beam is irradiated, the generation density of crystal nuclei in the semiconductor film existing near the apex A is lowered, and the growing crystal grains This is to prevent collisions. In this embodiment, the upper surface shape of the insulating film 35 is a triangle, and the triangle has a vertex having an angle of 30 degrees (FIG. 6B).
[0080]
For the etching, a dry etching method using a fluorine-based gas may be used, or a wet etching method using a fluorine-based aqueous solution may be used. When the wet etching method is selected, for example, ammonium hydrogen fluoride (NH _Four HF ₂ ) 7.13% and ammonium fluoride (NH _Four F) may be etched with a mixed solution containing 15.4% (product name: LAL500, manufactured by Stella Chemifa).
[0081]
Next, the second semiconductor film 36 is formed to a thickness of 10 to 200 nm (preferably 10 to 100 nm) by a known means such as a plasma CVD method or a sputtering method. In this embodiment, a 55 nm amorphous silicon film was formed by plasma CVD. Hereinafter, the insulating layer 35 sandwiched between the first semiconductor film 33 and the second semiconductor film 36 will be referred to as a buried insulating layer 35 again.
[0082]
Next, the first semiconductor film and the second semiconductor film are partially crystallized by the method described in JP-A-7-183540. Here, the method will be briefly described. First, a trace amount of an element such as nickel, palladium, or lead is added to the semiconductor film. As the addition method, a plasma treatment method, a vapor deposition method, an ion implantation method, a sputtering method, a solution coating method, or the like may be used. After the addition, for example, when the semiconductor film is placed in a nitrogen atmosphere at 550 ° C. for 4 hours, a crystalline semiconductor film with good characteristics can be obtained. The optimum heating temperature, heating time, etc. for crystallization depend on the amount of the element added and the state of the amorphous semiconductor film. In this example, a solution coating method is applied, a nickel acetate solution is used as the solution, 5 ml of a 10 ppm concentration in terms of weight is applied to the entire surface of the film by a spin coating method, and the metal-containing layer 37 is formed. . Next, the substrate is heated in a nitrogen atmosphere at a temperature of 500 ° C. for 1 hour, and further continuously in a nitrogen atmosphere at a temperature of 550 ° C. for 4 hours, thereby partially crystallizing the first crystalline semiconductor film. 38 is obtained.
[0083]
A second insulating film 39 is formed of a silicon nitride film, a silicon oxynitride film, a silicon oxide film, or the like along the first crystalline semiconductor film 38 by a known means (LPCVD method, plasma CVD method, or the like). . As shown in FIGS. 1A and 2A, the film thickness of the second insulating film 39 is set to a film thickness that has a low reflectance with respect to the wavelength of the laser beam used in laser annealing. Is desirable. By doing so, the second insulating film 39 effectively acts as an antireflection film and a heat retention effect film. In this embodiment, a 50 nm thick silicon oxynitride film (composition ratio Si = 32%, O = 27%, N = 24%, H = 17%) was formed.
[0084]
After the second insulating film 39 is formed, a resist mask is formed using a photolithography technique, and unnecessary portions are etched to form the insulating layer 40. The insulating layer 40 may be formed by etching only a region of the second insulating film 39 that overlaps the buried insulating layer, or may overlap with the buried insulating layer 35 as shown in FIG. Alternatively, the apex A and the end face of the insulating layer 40 may be formed to coincide with each other with the first crystalline semiconductor film 38 interposed therebetween.
[0085]
In the crystallization by the laser annealing method, it is desirable to first release hydrogen contained in the semiconductor film. When the semiconductor film is exposed to a nitrogen atmosphere at 400 to 500 ° C. for about 1 hour, the amount of contained hydrogen is set to 5 atom% or less. good. This significantly improves the laser resistance of the film.
[0086]
A laser oscillator used in the laser annealing method will be described. Excimer lasers are widely used because they have a high output and can oscillate high-frequency pulses of about 300 Hz at present. In addition to pulsed excimer lasers, continuous wave excimer lasers, Ar lasers, YAG lasers, YVOs _Four Laser, YAlO _Three A laser, a YLF laser, or the like can also be used. Laser beam irradiation can be performed in a vacuum, in the air, in a nitrogen atmosphere, or the like. Further, the substrate may be heated to about 500 degrees when the laser beam is irradiated. By doing so, a decrease in the heat outflow rate in the semiconductor film is expected, and the grain size of the crystal grains can be increased.
[0087]
In this embodiment, a pulsed XeCl excimer laser is used, the temperature of the substrate is room temperature, and the first crystal is irradiated with a laser beam from the surface side of the substrate shown in FIG. The crystalline semiconductor film 38 was crystallized. Although not shown, the laser beam may be irradiated from both the front surface side and the back surface side of the substrate.
[0088]
Here, as shown in FIG. 7C, with the both ends of the buried insulating layer 35 as a boundary, the region including the insulating layer 40 is insulated from the region A, the region containing the buried insulating layer 35 is insulated from the region B, and the upper part of the semiconductor film. A region where no layer exists is referred to as a region C.
[0089]
By irradiation with the laser beam, the first semiconductor film 33 and the second semiconductor film 36 are in a molten state. Here, the first semiconductor film 33 irradiated with the laser beam is denoted by 41a, and the second semiconductor film 36 irradiated with the laser beam is denoted by 41b. Since the first semiconductor film 41a is irradiated with a laser beam through the second semiconductor film 41b, the buried insulating layer 35, or the like, the first semiconductor film 41a is faster than the second semiconductor film 41b that is directly irradiated with the laser beam. Cooling. Therefore, first, crystal nuclei 42 are generated in the first semiconductor film 41a (FIG. 7C).
[0090]
Among them, the first semiconductor film 41a and the second semiconductor film 41b in the region C where the insulating layer 40 does not exist on the semiconductor film are cooled, a large number of crystal nuclei 42 are generated, and the region C becomes a microcrystalline region.
[0091]
Further, the first semiconductor film 41 a in the region B is sandwiched between the buried insulating layer 35 and the base insulating film 32, and the cooling rate becomes slow due to the heat retention effect of the buried insulating layer 35 and the base insulating film 32. . However, as time passes, the first semiconductor film 41a is cooled and crystal nuclei are generated. At this time, a distribution of crystal nuclei 42 corresponding to the shape of the buried insulating layer 35 is generated in the first semiconductor film 41 a in the region B. In particular, since the angle of the vertex A of the buried insulating layer 35 is as narrow as less than 60 degrees, the generation density of crystal nuclei 42 is low in the first semiconductor film 33 existing below the vertex A.
[0092]
On the other hand, the first semiconductor film 41a and the second semiconductor film 41b in the region A are sandwiched between the insulating layer 40 having a low laser beam reflectivity and having a heat retaining effect and the base insulating film 32 having a heat retaining effect. Therefore, the melted state is kept longer than the region C and the region B. Therefore, a temperature gradient occurs in the regions A and B, and the solid-liquid interface that is the tip of crystal growth moves from the region B having a low temperature to the region A having a high temperature. In this way, crystal nuclei generated in the first semiconductor film 41a existing below the apex A of the buried insulating layer 35 grow into the region A, and crystal grains having a large grain size are obtained in the region A. I can do it.
[0093]
Further, in the case where the first semiconductor film 41a in the region B is not completely melted by the laser beam irradiation and the solid phase semiconductor region partially remains, the solid phase semiconductor region immediately after the laser beam irradiation. The crystal growth proceeds toward region A using a temperature gradient generated in the semiconductor layer. Therefore, crystal grains having a large grain size can also be obtained in the region A.
[0094]
The second crystalline semiconductor film 43 formed by laser beam irradiation is heated in an atmosphere containing 3 to 100% hydrogen at 300 to 450 ° C. or in an atmosphere containing hydrogen generated by plasma. The remaining defects can be neutralized by heat treatment at 200 to 450 ° C.
[0095]
In the crystalline semiconductor film 43 manufactured in this way, as shown in the top view of FIG. 7D, a TFT is formed using the region 44 in which large crystal grains are formed as a channel formation region or an active region. By manufacturing, the electrical characteristics of the TFT can be improved.
[0096]
[Example 3]
An embodiment of the present invention will be described with reference to cross-sectional views of FIGS. Note that a top view and a cross-sectional view are also shown in FIGS. 8B and 9C.
[0097]
In FIG. 8A, a substrate 51 includes a synthetic quartz glass substrate, a glass substrate called alkali-free glass such as barium borosilicate glass aluminoborosilicate glass, PC (polycarbonate), PAr (polyarylate), PES (polyester). A transparent film such as ether sulfone or PET (polyethylene terephthalate) may be used. For example, Corning 7059 glass or 1737 glass can be suitably used.
[0098]
A silicon nitride film, a silicon oxynitride film, a silicon oxide film, or the like is formed on the substrate 51 by a known means (LPCVD method, plasma CVD method, or the like) on the substrate 51 by 10 to 200 nm (preferably 10 to 100 nm). . In this embodiment, a 50 nm thick silicon oxynitride film (composition ratio Si = 32%, O = 27%, N = 24%, H = 17%) was formed.
[0099]
A first semiconductor film 53 shown in FIG. 8A is formed on the base insulating film 52 to a thickness of 10 to 200 nm (preferably 10 to 100 nm) by a known means such as a plasma CVD method or a sputtering method. To do. However, as the first semiconductor film 53, there are an amorphous semiconductor film, a microcrystalline semiconductor film, a polycrystalline semiconductor film, and the like, and a compound semiconductor film having an amorphous structure such as an amorphous silicon germanium film is applied. You may do it. In this example, a 55 nm amorphous silicon film was formed by plasma CVD.
[0100]
A first insulating film 54 is formed on the first semiconductor film 53 by a known means (LPCVD method, plasma CVD method, or the like) so that a silicon nitride film, a silicon oxynitride film, a silicon oxide film, or the like is 10 to 200 nm (preferably 10 to 100 nm). The thickness of the first insulating film 54 is desirably the same as or thinner than the thickness of the second insulating film 58 formed in a later step. This is because the temperature gradient in the semiconductor film is easily generated when the laser beam is irradiated. In this embodiment, a 50 nm thick silicon oxynitride film (composition ratio Si = 32%, O = 27%, N = 24%, H = 17%) was formed. After the first insulating film 54 is formed, a resist mask is formed using a photolithography technique, and unnecessary portions are etched to form the insulating layer 55.
[0101]
The top surface shape of the insulating layer 55 is a polygon, and the angle of at least one vertex of the polygon is less than 60 degrees. Hereinafter, a vertex having an angle of less than 60 degrees is referred to as a vertex A. The angle of the apex A is less than 60 degrees because when the laser beam is irradiated, the generation density of crystal nuclei in the semiconductor film existing near the apex A is lowered, and the growing crystal grains This is to prevent collisions. In this embodiment, the upper surface shape of the insulating layer 55 is a rectangle, and the rectangle has two vertices having an angle of 45 degrees.
[0102]
For the etching, a dry etching method using a fluorine-based gas may be used, or a wet etching method using a fluorine-based aqueous solution may be used. When the wet etching method is selected, for example, ammonium hydrogen fluoride (NH _Four HF ₂ ) 7.13% and ammonium fluoride (NH _Four F) may be etched with a mixed solution containing 15.4% (product name: LAL500, manufactured by Stella Chemifa).
[0103]
Next, the second semiconductor film 56 is formed to a thickness of 10 to 200 nm (preferably 10 to 100 nm) by a known means such as a plasma CVD method or a sputtering method. In this embodiment, a 55 nm amorphous silicon film was formed by plasma CVD. Hereinafter, the insulating layer 55 sandwiched between the first semiconductor film 53 and the second semiconductor film 56 is referred to as a buried insulating layer 55 again.
[0104]
A second insulating film 57 is formed of a silicon nitride film, a silicon oxynitride film, a silicon oxide film, or the like along the second semiconductor film 56 by a known means (LPCVD method, plasma CVD method, or the like). As shown in FIG. 1A or 2A, the film thickness of the second insulating film 57 is set to a film thickness that has a low reflectivity with respect to the wavelength of the laser beam used in laser annealing. Is desirable. By doing in this way, the said 2nd insulating film 57 acts effectively as a film | membrane for an antireflection film and a heat retention effect. In this embodiment, a 50 nm thick silicon oxynitride film (composition ratio Si = 32%, O = 27%, N = 24%, H = 17%) was formed.
[0105]
After the second insulating film 57 is formed, a resist mask is formed using a photolithography technique, and unnecessary portions are etched to form an insulating layer 58. The insulating layer 58 may be formed by etching a region of the second insulating film 57 that overlaps with the buried insulating layer. If the insulating layer 58 overlaps with the buried insulating layer 55 as shown in FIG. Further, the apex A or the apex A ′ of the buried insulating layer 55 and the end face of the insulating layer 58 may be formed to coincide with each other through the second semiconductor film 56.
[0106]
FIG. 9A illustrates a crystallization process in which a laser beam is irradiated from the surface side of the substrate. In the present invention, any method is used. In the crystallization by the laser annealing method, it is desirable to first release hydrogen contained in the semiconductor film. When the semiconductor film is exposed to a nitrogen atmosphere at 400 to 500 ° C. for about 1 hour, the amount of contained hydrogen is set to 5 atom% or less. good. This significantly improves the laser resistance of the film.
[0107]
A laser oscillator used in the laser annealing method will be described. Excimer lasers are widely used because they have a high output and can oscillate high-frequency pulses of about 300 Hz at present. In addition to pulsed excimer lasers, continuous wave excimer lasers, Ar lasers, YAG lasers, YVOs _Four Laser, YAlO _Three A laser, a YLF laser, or the like can also be used. Laser beam irradiation can be performed in a vacuum, in the air, in a nitrogen atmosphere, or the like. Further, the substrate may be heated to about 500 degrees when the laser beam is irradiated. By doing so, a decrease in the heat outflow rate in the semiconductor film is expected, and the grain size of the crystal grains can be increased.
[0108]
In this embodiment, a pulsed XeCl excimer laser is used, the temperature of the substrate is set to room temperature, and the laser beam is irradiated from the surface side of the substrate shown in FIG. The film 53 and the second semiconductor film 56 were crystallized.
[0109]
Here, as shown in FIGS. 9C and 9D, the regions including the insulating layer 58 are defined as regions A and A ′, and the region including the buried insulating layer 55 is defined as the region, with both ends of the embedded insulating layer 55 as boundaries. B.
[0110]
By irradiation with the laser beam, the first semiconductor film 53 and the second semiconductor film 56 are in a molten state. Here, the first semiconductor film 53 irradiated with the laser beam is denoted by 59a, and the second semiconductor film 56 irradiated with the laser beam is denoted by 59b. Since the first semiconductor film 59a is irradiated with a laser beam through the second semiconductor film 59b, the buried insulating layer 55, etc., the first semiconductor film 59a is faster than the second semiconductor film 59b that is directly irradiated with the laser beam. Cooling. Therefore, first, crystal nuclei 60 are generated in the first semiconductor film 59a (FIG. 9C).
[0111]
Further, the first semiconductor film 59a in the region B is sandwiched between the buried insulating layer 55 and the base insulating film 52, and the cooling rate is slowed due to the heat retention effect of the buried insulating layer 55 and the base insulating film 52. . However, as time passes, the first semiconductor film 59a is cooled and crystal nuclei are generated. At this time, distribution of crystal nuclei 60 corresponding to the shape of the buried insulating layer 55 occurs in the first semiconductor film 59a in the region B. In particular, since the angle between the vertex A and the vertex A ′ of the buried insulating layer 55 is as narrow as less than 60 degrees, in the first semiconductor film 53 existing below the vertex A and the vertex A ′, the crystal nucleus 60 The production density is lowered.
[0112]
On the other hand, the first semiconductor film 59a and the second semiconductor film 59b in the region A and the region A ′ have a low reflectance of the laser beam and have an insulating layer 58 having a heat retaining effect and a base insulating film having a heat retaining effect. Since it is sandwiched by 52, the molten state is kept longer than the region B. Therefore, a temperature gradient is generated in the region A and the region B or the region A ′ and the region B, and the solid-liquid interface that is the tip of crystal growth moves from the region B having a low temperature to the region A or the region A ′ having a high temperature. . In this way, crystal nuclei generated in the first semiconductor film 59a existing below the apex A of the buried insulating layer 55 grow into the region A, and crystal grains having a large grain size are obtained in the region A. I can do it. Similarly, crystal nuclei generated in the first semiconductor film 59a existing under the vicinity of the vertex A ′ of the buried insulating layer 55 grow into a region A ′, and a crystal grain having a large grain size is formed in the region A ′. Can be obtained.
[0113]
In addition, in the case where the first semiconductor film 59a in the region B is not completely melted by the laser beam irradiation and the solid phase semiconductor region partially remains, the solid phase semiconductor region immediately after the laser beam irradiation. The crystal growth proceeds toward the region A or the region A ′ using the temperature gradient generated in the semiconductor layer. Therefore, crystal grains having a large grain size can be obtained in the region A and the region A ′.
[0114]
The crystalline semiconductor film 61 formed by irradiation with a laser beam is heated in an atmosphere containing 3 to 100% hydrogen at 300 to 450 ° C. or in an atmosphere containing hydrogen generated by plasma. Residual defects can be neutralized by heat treatment at ˜450 ° C.
[0115]
In the crystalline semiconductor film 61 thus manufactured, as shown in the top view of FIG. 9C, the regions 62A and 62A ′ in which large crystal grains are formed are used as channel forming regions and active regions. By manufacturing a TFT, the electrical characteristics of the TFT can be improved.
[0116]
[Example 4]
Here, a method for simultaneously manufacturing a pixel portion and TFTs (n-channel TFT and p-channel TFT) of a driver circuit provided around the pixel portion on the same substrate will be described in detail with reference to FIGS. . In this specification, a substrate in which a driver circuit and a pixel portion having a pixel TFT and a storage capacitor are formed over the same substrate is referred to as an active matrix substrate for convenience.
[0117]
The crystalline semiconductor film shown in FIG. 10A is obtained by any of the methods of Embodiment 1, Embodiment 2, and Embodiment 3. In this embodiment, a method of manufacturing a TFT by associating the cross section of FIG. 10A with the cross section taken along the chain line AA ′ of FIG. 4D, FIG. 7D, or FIG. However, a TFT can also be manufactured using the same cross section as that used when forming the crystalline semiconductor film in Example 1, Example 2, or Example 3.
[0118]
First, the crystalline semiconductor film is formed by patterning into a desired shape. In this example, the semiconductor layers 402 to 406 were formed on the crystalline semiconductor film by a patterning process using a photolithography method.
[0119]
Further, after forming the semiconductor layers 402 to 406, a small amount of impurity element (boron or phosphorus) may be doped in order to control the threshold value of the TFT.
[0120]
Next, a gate insulating film 407 covering the semiconductor layers 402 to 406 is formed. An insulating film already formed over the semiconductor film may be used as the gate insulating film. When the film thickness of the insulating film is a desired film thickness as the gate insulating film, it is used as it is, and when it is thicker than the desired film thickness, the film thickness is reduced by etching. If the thickness is smaller than the desired thickness, etching is performed to form a gate insulating film 407 having a desired thickness. The gate insulating film 407 is formed of an insulating film containing silicon with a thickness of 40 to 150 nm by plasma CVD or sputtering. In this embodiment, the already formed insulating layer (reference numeral 18 or 40 or 48) is etched, and a silicon oxynitride film (composition ratio Si = 32%, O = 59%, N = 7%, H = 2%). Needless to say, the gate insulating film is not limited to the silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.
[0121]
When a silicon oxide film is used, TEOS (Tetraethyl Orthosilicate) and O ₂ The reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., and the high frequency (13.56 MHz) power density is 0.5 to 0.8 W / cm. ² And can be formed by discharging. The silicon oxide film thus manufactured can obtain good characteristics as a gate insulating film by thermal annealing at 400 to 500 ° C. thereafter.
[0122]
Next, as illustrated in FIG. 10A, a first conductive film 408 with a thickness of 20 to 100 nm and a second conductive film 409 with a thickness of 100 to 400 nm are stacked over the gate insulating film 407. In this embodiment, a first conductive film 408 made of a TaN film with a thickness of 30 nm and a second conductive film 409 made of a W film with a thickness of 370 nm are stacked. The TaN film was formed by sputtering, and was sputtered in a nitrogen-containing atmosphere using a Ta target. The W film was formed by sputtering using a W target. In addition, tungsten hexafluoride (WF ₆ It can also be formed by a thermal CVD method using In any case, in order to use as a gate electrode, it is necessary to reduce the resistance, and the resistivity of the W film is desirably 20 μΩcm or less. The resistivity of the W film can be reduced by increasing the crystal grains. However, when there are many impurity elements such as oxygen in the W film, the crystallization is hindered and the resistance is increased. Therefore, in this embodiment, a sputtering method using a target of high purity W (purity 99.9999%) is used, and the W film is formed with sufficient consideration so that impurities are not mixed in from the gas phase during film formation. By forming, a resistivity of 9 to 20 μΩcm could be realized.
[0123]
In this embodiment, the first conductive film 408 is TaN and the second conductive film 409 is W. However, there is no particular limitation, and all of them are Ta, W, Ti, Mo, Al, Cu, Cr, Nd. You may form with the element selected from these, or the alloy material or compound material which has the said element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Further, an AgPdCu alloy may be used. The first conductive film 408 is formed using a tantalum (Ta) film, the second conductive film 409 is formed using a W film, the first conductive film 408 is formed using a titanium nitride (TiN) film, and the second The conductive film 409 is a combination of W films, the first conductive film 408 is formed of a tantalum nitride (TaN) film, the second conductive film 409 is an Al film, and the first conductive film 408 is a tantalum nitride film. (TaN) film may be used, and the second conductive film 409 may be a Cu film.
[0124]
Next, resist masks 410 to 415 are formed by photolithography, and a first etching process for forming electrodes and wirings is performed. The first etching process is performed under the first and second etching conditions. In this embodiment, an ICP (Inductively Coupled Plasma) etching method is used as the first etching condition, and CF is used as an etching gas. _Four And Cl ₂ And O ₂ Each gas flow rate ratio was 25/25/10 (sccm), and 500 W of RF (13.56 MHz) power was applied to the coil-type electrode at a pressure of 1 Pa to generate plasma and perform etching. . Here, a dry etching apparatus (Model E645- □ ICP) using ICP manufactured by Matsushita Electric Industrial Co., Ltd. was used. 150 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. The W film is etched under this first etching condition so that the end portion of the first conductive layer is tapered. Under the first etching conditions, the etching rate with respect to W is 200.39 nm / min, the etching rate with respect to TaN is 80.32 nm / min, and the selection ratio of W with respect to TaN is about 2.5. Further, the taper angle of W is about 26 ° under this first etching condition.
[0125]
Thereafter, the resist masks 410 to 415 are not removed and the second etching condition is changed, and the etching gas is changed to CF. _Four And Cl ₂ Each gas flow ratio is set to 30/30 (sccm), and plasma is generated by applying 500 W RF (13.56 MHz) power to the coil type electrode at a pressure of 1 Pa, and etching is performed for about 30 seconds. Went. 20 W RF (13.56 MHz) power is also applied to the substrate side (sample stage), and a substantially negative self-bias voltage is applied. CF _Four And Cl ₂ Under the second etching condition in which is mixed, the W film and the TaN film are etched to the same extent. Note that in order to perform etching without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%.
[0126]
In the first etching process, the shape of the mask made of resist is made suitable, and the end portions of the first conductive layer and the second conductive layer are tapered due to the effect of the bias voltage applied to the substrate side. It becomes. The angle of this taper portion is 15 to 45 °. Thus, the first shape conductive layers 417 to 422 (the first conductive layers 417 a to 422 a and the second conductive layers 417 b to 422 b) composed of the first conductive layer and the second conductive layer by the first etching treatment. Form. Reference numeral 416 denotes a gate insulating film, and a region not covered with the first shape conductive layers 417 to 422 is etched and thinned by about 20 to 50 nm.
[0127]
Then, a first doping process is performed without removing the resist mask, and an impurity element imparting n-type conductivity is added to the semiconductor layer (FIG. 10B). The doping process may be performed by ion doping or ion implantation. The condition of the ion doping method is a dose of 1 × 10 ¹³ ~ 5x10 ¹⁵ atoms / cm ² The acceleration voltage is set to 60 to 100 keV. In this embodiment, the dose is 1.5 × 10 ¹⁵ atoms / cm ² The acceleration voltage was 80 keV. As an impurity element imparting n-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As), is used here, but phosphorus (P) is used. In this case, the conductive layers 417 to 421 serve as a mask for the impurity element imparting n-type, and the high concentration impurity regions 423 to 427 are formed in a self-aligning manner. The high concentration impurity regions 423 to 427 have 1 × 10 ²⁰ ~ 1x10 ^{twenty one} atoms / cm ^Three An impurity element imparting n-type is added in a concentration range of.
[0128]
Next, a second etching process is performed without removing the resist mask. Here, CF is used as an etching gas. _Four And Cl ₂ And O ₂ Then, the W film is selectively etched. At this time, the first conductive layers 428b to 433b are formed by the second etching process. On the other hand, the second conductive layers 417a to 422a are hardly etched, and the second conductive layers 428a to 433a are formed. Next, a second doping process is performed to obtain the state of FIG. Doping is performed using the second conductive layers 417a to 422a as a mask for the impurity element so that the impurity element is added to the semiconductor layer below the tapered portion of the first conductive layer. In this manner, impurity regions 434 to 438 overlapping with the first conductive layer are formed. The concentration of phosphorus (P) added to the impurity region has a gentle concentration gradient according to the thickness of the tapered portion of the first conductive layer. Note that in the semiconductor layer overlapping the tapered portion of the first conductive layer, the impurity concentration is slightly lower from the end of the tapered portion of the first conductive layer to the inside, but the concentration is almost the same. . Impurity elements are also added to the impurity regions 423 to 427 to form impurity regions 439 to 443.
[0129]
Next, a third etching process is performed without removing the resist mask (FIG. 11A). In the third etching process, the tapered portion of the first conductive layer is partially etched to reduce a region overlapping with the semiconductor layer. In the third etching, CHF is used as an etching gas. _Three And using a reactive ion etching method (RIE method). By the third etching, first conductive layers 444 to 449 are formed. At this time, the insulating film 416 is also etched to form insulating films 450a to 450d and 451.
[0130]
By the third etching, impurity regions (LDD regions) 434a to 438a that do not overlap with the first conductive layers 444 to 448 are formed. Note that the impurity regions (GOLD regions) 434 b to 438 b remain overlapped with the first conductive layers 444 to 448.
[0131]
Thus, in this embodiment, the impurity concentration in the impurity regions (GOLD regions) 434b to 438b overlapping with the first conductive layers 444 to 448 and the impurity region not overlapping with the first conductive layers 444 to 448 ( The difference from the impurity concentration in the LDD regions 434a to 438a can be reduced, and the reliability can be improved.
[0132]
Next, after removing the resist mask, new resist masks 452 to 454 are formed, and a third doping process is performed. By this third doping treatment, impurity regions 455 to 460 are formed in which an impurity element imparting a conductivity type opposite to the one conductivity type is added to the semiconductor layer that becomes the active layer of the p-channel TFT. The second conductive layers 428a to 432a are used as masks against the impurity element, and an impurity element imparting p-type is added to form an impurity region in a self-aligning manner. In this embodiment, the impurity regions 455 to 460 are diborane (B ₂ H ₆ (FIG. 11B) In this third doping process, the semiconductor layer for forming the n-channel TFT is covered with masks 452-454 made of resist. . By the first doping process and the second doping process, phosphorus is added to the impurity regions 455 to 460 at different concentrations, and the concentration of the impurity element imparting p-type in each of the regions is 2 ×. 10 ²⁰ ~ 2x10 ^{twenty one} atoms / cm ^Three By performing the doping treatment so as to become, no problem arises because it functions as the source region and drain region of the p-channel TFT. In this embodiment, since a part of the semiconductor layer serving as an active layer of the p-channel TFT is exposed, there is an advantage that an impurity element (boron) can be easily added.
[0133]
Through the above steps, impurity regions are formed in the respective semiconductor layers.
[0134]
Next, the resist masks 452 to 454 are removed, and a first interlayer insulating film 461 is formed. The first interlayer insulating film 461 is formed of an insulating film containing silicon with a thickness of 100 to 200 nm using a plasma CVD method or a sputtering method. In this embodiment, a silicon oxynitride film having a thickness of 150 nm is formed by a plasma CVD method. Needless to say, the first interlayer insulating film 461 is not limited to a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure.
[0135]
Next, as shown in FIG. 11C, a step of activating the impurity element added to each semiconductor layer is performed. This activation process is performed by a thermal annealing method using a furnace annealing furnace. As the thermal annealing method, it may be performed at 400 to 700 ° C., typically 500 to 550 ° C. in a nitrogen atmosphere having an oxygen concentration of 1 ppm or less, preferably 0.1 ppm or less. The activation treatment was performed by heat treatment. In addition to the thermal annealing method, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied.
[0136]
Note that when the crystalline semiconductor film obtained in Example 2 is used, simultaneously with the activation treatment, impurity regions 439, 441, 442, in which nickel used as a catalyst during crystallization contains high-concentration phosphorus, The nickel concentration in the semiconductor layer which is gettered to 455 and 458 and mainly serves as a channel formation region is reduced. A TFT having a channel formation region manufactured in this manner has a low off-current value and good crystallinity, so that high field-effect mobility can be obtained and good characteristics can be achieved.
[0137]
Further, an activation treatment may be performed before the first interlayer insulating film 461 is formed. However, when the wiring material used is weak against heat, it is activated after an interlayer insulating film (insulating film containing silicon as a main component, for example, a silicon nitride film) is formed to protect the wiring as in this embodiment. It is preferable to perform the conversion treatment.
[0138]
Furthermore, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen to perform a step of hydrogenating the semiconductor layer. In this embodiment, heat treatment was performed at 410 ° C. for 1 hour in a nitrogen atmosphere containing about 3% hydrogen. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the first interlayer insulating film 461. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.
[0139]
In the case where a laser annealing method is used as the activation treatment, it is desirable to irradiate a laser beam such as an excimer laser or a YAG laser after the hydrogenation.
[0140]
Next, a second interlayer insulating film 462 made of an inorganic insulating film material or an organic insulating material is formed over the first interlayer insulating film 461. In this example, an acrylic resin film having a film thickness of 1.6 μm was formed, but a film having a viscosity of 10 to 1000 cp, preferably 40 to 200 cp, and having an uneven surface formed.
[0141]
In this embodiment, in order to prevent specular reflection, the surface of the pixel electrode is formed with the unevenness by forming the second interlayer insulating film having the unevenness on the surface. In addition, a convex portion may be formed in a region below the pixel electrode in order to make the surface of the pixel electrode uneven to achieve light scattering. In that case, since the convex portion can be formed using the same photomask as that of the TFT, it can be formed without increasing the number of steps. In addition, this convex part should just be suitably provided on the board | substrate of pixel part area | regions other than wiring and a TFT part. Thus, irregularities are formed on the surface of the pixel electrode along the irregularities formed on the surface of the insulating film covering the convex portions.
[0142]
Alternatively, a film whose surface is planarized may be used as the second interlayer insulating film 462. In that case, after forming the pixel electrode, adding a step such as a known sandblasting method or etching method to make the surface uneven, prevent specular reflection, and increase the whiteness by scattering the reflected light Is preferred.
[0143]
In the driver circuit 506, wirings 463 to 467 that are electrically connected to the impurity regions are formed. Note that these wirings are formed by patterning a laminated film of a Ti film having a thickness of 50 nm and an alloy film (alloy film of Al and Ti) having a thickness of 500 nm.
[0144]
In the pixel portion 507, a pixel electrode 470, a gate wiring 469, and a connection electrode 468 are formed. (FIG. 12) With this connection electrode 468, the source wiring (stack of 443b and 449) is electrically connected to the pixel TFT. Further, the gate wiring 469 is electrically connected to the gate electrode of the pixel TFT 504. In addition, the pixel electrode 470 is electrically connected to the drain region 442 of the pixel TFT 504, and is further electrically connected to the semiconductor layer 458 functioning as one electrode forming a storage capacitor. Further, as the pixel electrode 471, it is desirable to use a highly reflective material such as a film containing Al or Ag as a main component or a laminated film thereof.
[0145]
As described above, a CMOS circuit including an n-channel TFT 501 and a p-channel TFT 502, a driver circuit 506 having an n-channel TFT 503, and a pixel portion 507 having a pixel TFT 504 and a storage capacitor 505 are formed over the same substrate. can do. Thus, the active matrix substrate is completed.
[0146]
The n-channel TFT 501 of the driver circuit 506 includes a channel formation region 471, a low concentration impurity region 434 b (GOLD region) overlapping with the first conductive layer 444 that forms part of the gate electrode, and a low concentration formed outside the gate electrode. An impurity region 434a (LDD region) and a high-concentration impurity region 439 functioning as a source region or a drain region are provided. The p-channel TFT 502, which is connected to the n-channel TFT 501 and the electrode 466 to form a CMOS circuit, has a channel formation region 472, an impurity region 457 overlapping with the gate electrode, an impurity region 458 formed outside the gate electrode, and a source region Alternatively, a high concentration impurity region 455 which functions as a drain region is provided. The n-channel TFT 503 includes a channel formation region 473, a low concentration impurity region 436 b (GOLD region) that overlaps with the first conductive layer 446 that forms part of the gate electrode, and a low concentration impurity formed outside the gate electrode. A region 437a (LDD region) and a high concentration impurity region 441 functioning as a source region or a drain region are provided.
[0147]
The pixel TFT 504 in the pixel portion includes a channel formation region 474, a low concentration impurity region 437 b (GOLD region) that overlaps with the first conductive layer 447 constituting a part of the gate electrode, and a low concentration impurity region formed outside the gate electrode. 437a (LDD region) and a high concentration impurity region 443 functioning as a source region or a drain region. In addition, an impurity element imparting p-type conductivity is added to each of the semiconductor layers 458 to 460 functioning as one electrode of the storage capacitor 505. The storage capacitor 505 is formed of an electrode (stack of 448 and 432b) and semiconductor layers 458 to 460 using the insulating film 451 as a dielectric.
[0148]
In the pixel structure of this embodiment, the end of the pixel electrode overlaps with the source wiring so that the gap between the pixel electrodes is shielded from light without using a black matrix.
[0149]
A top view of a pixel portion of an active matrix substrate manufactured in this embodiment is shown in FIG. In addition, the same code | symbol is used for the part corresponding to FIGS. A chain line BB ′ in FIG. 12 corresponds to a cross-sectional view taken along the chain line BB ′ in FIG. Further, a chain line CC ′ in FIG. 12 corresponds to a cross-sectional view taken along the chain line CC ′ in FIG.
[0150]
Further, according to the steps shown in this embodiment, the number of photomasks necessary for manufacturing the active matrix substrate can be five. As a result, the process can be shortened, and the manufacturing cost can be reduced and the yield can be improved.
[0151]
[Example 5]
In this embodiment, a process of manufacturing a reflective liquid crystal display device from the active matrix substrate manufactured in Embodiment 4 will be described below. FIG. 14 is used for the description.
[0152]
First, after obtaining an active matrix substrate in the state of FIG. 11C according to the fourth embodiment, an alignment film 471 is formed on at least the pixel electrode 470 on the active matrix substrate of FIG. . In this embodiment, before forming the alignment film 471, an organic resin film such as an acrylic resin film is patterned to form columnar spacers (not shown) for maintaining the substrate interval at a desired position. Further, instead of the columnar spacers, spherical spacers may be scattered over the entire surface of the substrate.
[0153]
Next, a counter substrate 481 is prepared. Next, colored layers 472 and 473 and a planarization film 474 are formed over the counter substrate 481. The red colored layer 472 and the blue colored layer 473 are overlapped to form a light shielding portion. Further, the light shielding portion may be formed by partially overlapping the red colored layer and the green colored layer.
[0154]
In this example, the substrate shown in Example 4 is used. Therefore, in FIG. 13 showing a top view of the pixel portion of Example 4, at least the gap between the gate wiring 469 and the pixel electrode 470, the gap between the gate wiring 469 and the connection electrode 468, and the gap between the connection electrode 468 and the pixel electrode 470 are shown. It is necessary to shield the light. In this example, the respective colored layers were arranged so that the light-shielding portions formed by the lamination of the colored layers overlapped at the positions where light shielding should be performed, and the counter substrate was bonded.
[0155]
As described above, the number of steps can be reduced by shielding the gap between the pixels with the light shielding portion formed by the lamination of the colored layers without forming a light shielding layer such as a black mask.
[0156]
Next, a counter electrode 475 made of a transparent conductive film was formed over the planarization film 474 in at least the pixel portion, an alignment film 476 was formed over the entire surface of the counter substrate, and a rubbing process was performed.
[0157]
Then, the active matrix substrate on which the pixel portion and the driver circuit are formed and the counter substrate are attached to each other with a sealant 477. A filler is mixed in the sealing material 477, and two substrates are bonded to each other with a uniform interval by the filler and the columnar spacer. Thereafter, a liquid crystal material 478 is injected between both substrates and completely sealed with a sealant (not shown). A known liquid crystal material may be used for the liquid crystal material 478. In this way, the reflection type liquid crystal display device shown in FIG. 14 is completed. If necessary, the active matrix substrate or the counter substrate is divided into a desired shape. Further, a polarizing plate (not shown) was attached only to the counter substrate. And FPC was affixed using the well-known technique.
[0158]
The liquid crystal display panel manufactured as described above can be used as a display portion of various electronic devices.
[0159]
[Example 6]
The CMOS circuit and the pixel portion formed by implementing the present invention can be used for various electro-optical devices (active matrix liquid crystal display, active matrix EC display, active matrix EL display). That is, the present invention can be implemented in all electronic devices in which these electro-optical devices are incorporated in the display unit.
[0160]
Such electronic devices include video cameras, digital cameras, projectors (rear type or front type), head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, personal digital assistants (mobile computers, mobile phones) Or an electronic book). Examples of these are shown in FIGS. 15, 16 and 17.
[0161]
FIG. 15A shows a personal computer, which includes a main body 3001, an image input portion 3002, a display portion 3003, a keyboard 3004, and the like. The present invention can be applied to the image input unit 3002, the display unit 3003, and other signal control circuits.
[0162]
FIG. 15B illustrates a video camera, which includes a main body 3101, a display portion 3102, an audio input portion 3103, operation switches 3104, a battery 3105, an image receiving portion 3106, and the like. The present invention can be applied to the display portion 3102 and other signal control circuits.
[0163]
FIG. 15C illustrates a mobile computer, which includes a main body 3201, a camera portion 3202, an image receiving portion 3203, operation switches 3204, a display portion 3205, and the like. The present invention can be applied to the display portion 3205 and other signal control circuits.
[0164]
FIG. 15D illustrates a goggle-type display, which includes a main body 3301, a display portion 3302, an arm portion 3303, and the like. The present invention can be applied to the display portion 3302 and other signal control circuits.
[0165]
FIG. 15E shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded, and includes a main body 3401, a display portion 3402, a speaker portion 3403, a recording medium 3404, an operation switch 3405, and the like. This player uses a DVD (Digital Versatile Disc), CD, or the like as a recording medium, and can perform music appreciation, movie appreciation, games, and the Internet. The present invention can be applied to the display portion 3402 and other signal control circuits.
[0166]
FIG. 15F illustrates a digital camera, which includes a main body 3501, a display portion 3502, an eyepiece portion 3503, an operation switch 3504, an image receiving portion (not shown), and the like. The present invention can be applied to the display portion 3502 and other signal control circuits.
[0167]
FIG. 16A illustrates a front type projector, which includes a projection device 3601, a screen 3602, and the like. The present invention can be applied to a liquid crystal display device 3808 constituting a part of the projection device 3601 and other signal control circuits.
[0168]
FIG. 16B shows a rear projector, which includes a main body 3701, a projection device 3702, a mirror 3703, a screen 3704, and the like. The present invention can be applied to the liquid crystal display device 3808 constituting a part of the projection device 3702 and other signal control circuits.
[0169]
Note that FIG. 16C is a diagram illustrating an example of the structure of the projection devices 3601 and 3702 in FIGS. 16A and 16B. The projection devices 3601 and 3702 include a light source optical system 3801, mirrors 3802 and 3804 to 3806, a dichroic mirror 3803, a prism 3807, a liquid crystal display device 3808, a phase difference plate 3809, and a projection optical system 3810. The projection optical system 3810 is composed of an optical system including a projection lens. Although the present embodiment shows a three-plate type example, it is not particularly limited, and for example, a single-plate type may be used. Further, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, an IR film, or the like in the optical path indicated by an arrow in FIG. Good.
[0170]
FIG. 16D illustrates an example of the structure of the light source optical system 3801 in FIG. In this embodiment, the light source optical system 3801 includes a reflector 3811, a light source 3812, lens arrays 3813 and 3814, a polarization conversion element 3815, and a condenser lens 3816. Note that the light source optical system illustrated in FIG. 16D is an example and is not particularly limited. For example, the practitioner may appropriately provide an optical system such as an optical lens, a film having a polarization function, a film for adjusting a phase difference, or an IR film in the light source optical system.
[0171]
However, the projector shown in FIG. 16 shows a case in which a transmissive electro-optical device is used, and an application example in a reflective electro-optical device is not shown.
[0172]
FIG. 17A illustrates a mobile phone, which includes a main body 3901, an audio output portion 3902, an audio input portion 3903, a display portion 3904, operation switches 3905, an antenna 3906, and the like. The present invention can be applied to the audio output unit 3902, the audio input unit 3903, the display unit 3904, and other signal control circuits.
[0173]
FIG. 17B illustrates a portable book (electronic book), which includes a main body 4001, display portions 4002 and 4003, a storage medium 4004, operation switches 4005, an antenna 4006, and the like. The present invention can be applied to the display portions 4002 and 4003 and other signal circuits.
[0174]
FIG. 17C illustrates a display, which includes a main body 4101, a support base 4102, a display portion 4103, and the like. The present invention can be applied to the display portion 4103. The display of the present invention is particularly advantageous when the screen is enlarged, and is advantageous for displays having a diagonal of 10 inches or more (particularly 30 inches or more).
[0175]
As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields. Moreover, the electronic apparatus of a present Example is realizable even if it uses the structure which consists of what combination of Examples 1-5.
[0176]
【Effect of the invention】
By adopting the configuration of the present invention, the following basic significance can be obtained.
(A) A simple structure suitable for a conventional TFT manufacturing process.
(B) For positioning the slit or the like, the laser irradiation apparatus does not require a special precise positioning technique in units of microns, and a normal laser irradiation apparatus can be used as it is.
(C) The insulating layer used for the antireflection effect and the heat retaining effect can be used as it is as the gate insulating film.
(D) It is a method capable of producing a single crystal with controlled position while satisfying the above advantages.
[Brief description of the drawings]
FIG. 1A is a graph showing reflectivity for a silicon oxide film when a laser beam having a wavelength of 308 nm is irradiated with the thickness of the silicon oxide film as a parameter.
FIG. 5B is a graph showing the reflectance with respect to an amorphous silicon film when a laser beam with a wavelength of 308 nm is irradiated with the thickness of the amorphous semiconductor film as a parameter.
FIG. 2A is a graph showing reflectivity for a silicon oxide film when a laser beam having a wavelength of 532 nm is irradiated with the thickness of the silicon oxide film as a parameter.
FIG. 5B is a graph showing the reflectance with respect to an amorphous silicon film when a laser beam with a wavelength of 532 nm is irradiated with the thickness of the amorphous semiconductor film as a parameter.
FIG. 3 is a diagram showing an example of a method for forming crystal grains whose position is controlled with a large grain size disclosed in the present invention;
FIG. 4 is a diagram showing an example of a method for forming crystal grains whose position is controlled with a large grain size disclosed in the present invention.
FIG. 5A is a diagram showing an example of a phase shift mask.
(B) The figure which shows intensity distribution of the laser beam which passed through the phase shift mask.
(C) The figure which shows the example which forms the crystal grain position-controlled by the conventional large grain size.
FIG. 6 is a diagram showing an example of a method for forming crystal grains whose position is controlled with a large grain size disclosed in the present invention.
FIG. 7 is a diagram showing an example of a method for forming crystal grains whose position is controlled with a large grain size disclosed in the present invention;
FIG. 8 is a view showing an example of a method for forming crystal grains whose position is controlled with a large grain size disclosed in the present invention;
FIG. 9 is a diagram showing an example of a method for forming crystal grains whose position is controlled with a large grain size disclosed in the present invention;
FIG. 10 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.
FIG. 11 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit.
12 is a cross-sectional view illustrating a manufacturing process of a pixel TFT and a TFT of a driver circuit. FIG.
FIG. 13 is a cross-sectional view illustrating a configuration of a pixel TFT.
FIG. 14 is a cross-sectional view illustrating a manufacturing process of an active matrix liquid crystal display device.
FIG 15 illustrates an example of a semiconductor device.
FIG 16 illustrates an example of a semiconductor device.
FIG 17 illustrates an example of a semiconductor device.

Claims (8)

絶縁表面上に第１の半導体膜を形成する工程と、
前記第１の半導体膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜をエッチングして、上面形状が多角形であり、かつ前記多角形の少なくとも１つの頂点の角度を６０度未満とする工程と、
前記第１の半導体膜及び前記第１の絶縁膜を覆って第２の半導体膜を形成する工程と、
前記第２の半導体膜と重なりかつ前記第１の絶縁膜と重ならない第２の絶縁膜を形成する工程と、
前記第１の半導体膜および前記第２の半導体膜にレーザビームを照射して結晶性半導体膜を形成する工程とを有し、
前記第１の絶縁膜が形成された領域と前記第２の絶縁膜が形成された領域とは隣接しており、
前記第２の絶縁膜の膜厚は前記レーザビームの反射率の低い膜厚であることを特徴とする半導体装置の作製方法。Forming a first semiconductor film on the insulating surface;
Forming a first insulating film on the first semiconductor film;
Etching the first insulating film so that the shape of the top surface is a polygon and the angle of at least one vertex of the polygon is less than 60 degrees;
Forming a second semiconductor film so as to cover the first semiconductor film and the first insulating film;
Forming a second insulating film that overlaps with the second semiconductor film and does not overlap with the first insulating film;
Irradiating a laser beam to the first semiconductor film and the second semiconductor film to form a crystalline semiconductor film ,
The region where the first insulating film is formed and the region where the second insulating film is formed are adjacent to each other,
A method for manufacturing a semiconductor device, wherein the second insulating film has a thickness with low reflectance of the laser beam . 絶縁表面上に第１の半導体膜を形成する工程と、
前記第１の半導体膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜をエッチングして、上面形状が多角形であり、かつ前記多角形の少なくとも１つの頂点の角度を６０度未満とする工程と、
前記第１の半導体膜及び前記第１の絶縁膜を覆って第２の半導体膜を形成する工程と、
前記第２の半導体膜と重なりかつ前記第１の絶縁膜と重ならない第２の絶縁膜を形成する工程と、
前記第１の半導体膜および前記第２の半導体膜にレーザビームを照射して結晶性半導体膜を形成する工程と、
前記結晶性半導体膜をチャネル形成領域として用いて薄膜トランジスタを形成する工程とを有し、
前記第１の絶縁膜が形成された領域と前記第２の絶縁膜が形成された領域とは隣接しており、
前記第２の絶縁膜の膜厚は前記レーザビームの反射率の低い膜厚であることを特徴とする半導体装置の作製方法。Forming a first semiconductor film on the insulating surface;
Forming a first insulating film on the first semiconductor film;
Etching the first insulating film so that the shape of the top surface is a polygon and the angle of at least one vertex of the polygon is less than 60 degrees;
Forming a second semiconductor film so as to cover the first semiconductor film and the first insulating film;
Forming a second insulating film that overlaps with the second semiconductor film and does not overlap with the first insulating film;
Irradiating a laser beam to the first semiconductor film and the second semiconductor film to form a crystalline semiconductor film;
And a step of forming a thin film transistor using the crystalline semiconductor film as a channel formation region,
The region where the first insulating film is formed and the region where the second insulating film is formed are adjacent to each other,
A method for manufacturing a semiconductor device, wherein the second insulating film has a thickness with low reflectance of the laser beam . 基板上に下地絶縁膜を形成する工程と、
前記下地絶縁膜上に第１の半導体膜を形成する工程と、
前記第１の半導体膜上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜をエッチングして、上面形状が多角形であり、かつ前記多角形の少なくとも１つの頂点の角度を６０度未満とする工程と、
前記第１の半導体膜及び前記第１の絶縁膜を覆って第２の半導体膜を形成する工程と、
前記第２の半導体膜と重なりかつ前記第１の絶縁膜と重ならない第２の絶縁膜を形成する工程と、
前記第１の半導体膜および前記第２の半導体膜にレーザビームを照射して結晶性半導体膜を形成する工程とを有し、
前記第１の絶縁膜が形成された領域と前記第２の絶縁膜が形成された領域とは隣接しており、
前記第２の絶縁膜の膜厚は前記レーザビームの反射率の低い膜厚であることを特徴とする半導体装置の作製方法。Forming a base insulating film on the substrate;
Forming a first semiconductor film on the base insulating film;
Forming a first insulating film on the first semiconductor film;
Etching the first insulating film so that the shape of the top surface is a polygon and the angle of at least one vertex of the polygon is less than 60 degrees;
Forming a second semiconductor film so as to cover the first semiconductor film and the first insulating film;
Forming a second insulating film that overlaps with the second semiconductor film and does not overlap with the first insulating film;
Irradiating a laser beam to the first semiconductor film and the second semiconductor film to form a crystalline semiconductor film,
The region where the first insulating film is formed and the region where the second insulating film is formed are adjacent to each other,
A method for manufacturing a semiconductor device, wherein the second insulating film has a thickness with low reflectance of the laser beam . 請求項１乃至請求項３のいずれか一において、
前記第１の絶縁膜の膜厚は、前記第２の絶縁膜の膜厚より薄いことを特徴とする半導体装置の作製方法。In any one of Claim 1 thru | or 3,
A method for manufacturing a semiconductor device, wherein the thickness of the first insulating film is smaller than the thickness of the second insulating film. 請求項１又は請求項４のいずれか一において、
前記頂点と前記第２の絶縁膜の端面とが一致していることを特徴とする半導体装置の作製方法。In any one of Claim 1 or Claim 4,
A method for manufacturing a semiconductor device, wherein the apex and an end face of the second insulating film coincide with each other. 請求項１乃至請求項５のいずれか一において、
前記レーザビームを、前記第１の半導体膜及び前記第２の半導体膜の表面側から照射することを特徴とする半導体装置の作製方法。In any one of Claims 1 thru | or 5,
A method for manufacturing a semiconductor device, wherein the laser beam is irradiated from a surface side of the first semiconductor film and the second semiconductor film. 請求項１乃至請求項５のいずれか一において、
前記レーザビームを、前記第１の半導体膜及び前記第２の半導体膜の表面側及び裏面側から照射することを特徴とする半導体装置の作製方法。In any one of Claims 1 thru | or 5,
A method for manufacturing a semiconductor device, wherein the laser beam is irradiated from a front surface side and a back surface side of the first semiconductor film and the second semiconductor film. 請求項１乃至請求項７のいずれか一において、
前記レーザビームは、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＡｌＯ_３レーザ、またはＹＬＦレーザから射出されたレーザビームであることを特徴とする半導体装置の作製方法。In any one of Claims 1 thru | or 7,
The method for manufacturing a semiconductor device, wherein the laser beam is a laser beam emitted from an excimer laser, a YAG laser, a YVO ₄ laser, a YAlO ₃ laser, or a YLF laser.

Images