JP4984230B2 - 光近接効果補正方法 - Google Patents

光近接効果補正方法 Download PDF

Info

Publication number
JP4984230B2
JP4984230B2 JP2007046340A JP2007046340A JP4984230B2 JP 4984230 B2 JP4984230 B2 JP 4984230B2 JP 2007046340 A JP2007046340 A JP 2007046340A JP 2007046340 A JP2007046340 A JP 2007046340A JP 4984230 B2 JP4984230 B2 JP 4984230B2
Authority
JP
Japan
Prior art keywords
mask pattern
pitch
dimension
mask
wafer surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007046340A
Other languages
English (en)
Other versions
JP2008209663A (ja
Inventor
友一 稲月
登山  伸人
泰考 森川
俊 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2007046340A priority Critical patent/JP4984230B2/ja
Publication of JP2008209663A publication Critical patent/JP2008209663A/ja
Application granted granted Critical
Publication of JP4984230B2 publication Critical patent/JP4984230B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

本発明は、投影レンズを介してフォトマスク(以後、マスクと記す)のマスクパタンをウェハ面上に転写したとき、ウェハ面上で目的寸法が得られるように転写の忠実度を向上させる光近接効果補正方法に関する。
LSIの高集積化、微細化に伴い、マスクパタンをウェハ面上に転写したとき、パタンの寸法制御性の低下やパタン形状の変形などのパタン転写の忠実度の劣化が問題となっている。その劣化を防ぐ方法として、あらかじめマスクにウェハ面上への転写時の補正分を見込んだ設計が取り入れられている。このような処理を光近接効果補正(Optical Proximity Correction;以後、OPCとも記す) と呼ぶ。光近接効果補正の手法としては、大きく分けて、図5に示すように、予め求めておいた補正ルールに基づき補正を行ういわゆるルールベースOPC手法と、図6に示すように、露光プロセスに伴う現象をモデル化したシミュレータを用いるモデルベースOPC手法とがある。
ウェハ面上での線幅が65nm以降のLSIにおいては、光学現象をシミュレーションで表現して補正分を算出するモデルベースOPCが主流とされているが、フルチップに光学シミュレーションを適応するため、高速処理が可能な簡易化されたシミュレーションモデルが採用されている。このシミュレーションの大きな特徴は、マスクパタンを透過率と位相差のみで表現する平面モデルとして取り扱う手法を採用している2次元シミュレーションであり、例えば、キルヒホッフ(Kirchhoff)法などが用いられる。
しかし、現在主流のArFエキシマレーザを用いたリソグラフィでは、マスクパタン寸法が光源波長193nmと同等以下となることで、マスク立体構造が無視できないほど大きな影響を与えるようになってきている。そのため、マスクの立体構造を考慮した3次元シミュレーションも一部で用いられている。3次元シミュレーションは、例えば、マスク内の光伝播をマクスウェル方程式の近似式を用いて導くものであり、FDTD法(時間領域差分法、有限差分時間領域法とも称する)などが用いられている(例えば、特許文献1、特許文献2参照)。
図7は、マスクの立体構造を考慮しない従来の平面モデルの2次元シミュレーション(キルヒホッフ法;Kirchhoff)で処理して得られたOPCのバイアス値(補正値)を含むマスクパタン寸法であるマスクCD(Critical Dimension)を示す図である。図7においては、45nmノード(最小ハーフピッチ65nm)のマスクのパタンピッチを横軸、OPC処理後のマスクの重要寸法であるマスクCDを縦軸に示し、パタンピッチごとにマスクCDを変え、パタンピッチが大きくなるほどマスクCDを太らせている。以降、本明細書においては、全ての寸法表記はウェハスケールで示す。
図8は、シミュレーションにより、上記のOPC処理したマスクを用い、ウェハ面上にパタン転写したときのウェハの重要寸法であるウェハCD(縦軸)を示す図であり、横軸はパタンピッチである。2次元シミュレーション(以後、2Dとも記す)を用いた場合(図8の上側の直線;2D)には、シミュレーション上では、ウェハCDはパタンピッチに依存せずにほぼ一定であるかのように見て取れる。しかし、実際の転写においては、OPCの精度が低下するという問題を生じてしまう。一方、より厳密な3次元シミュレーション(以後、3Dとも記す)を用いた場合(図8の下側の直線;3D)には、ウェハCDの2次元シミュレーションと3次元シミュレーションとでは、最大5nmもの誤差が生じている。この誤差は、マスクの立体構造に起因するものであり、2次元シミュレーションは計算が速くてパラメータが少なくても済むという利点はあるものの、65nmノード以降の微細パタンを有するマスク転写においてはマスクの立体構造に起因するOPCエラーが相当に大きくなり、無視し得なという問題によるものである。そこで、OPCの精度向上のため、マスクの立体構造の影響を組み込んだOPC手法が必要とされている。
特開2006−39594号公報 特開2006−292941号公報
しかしながら、従来の3次元シミュレーションは高精度で、マスクの立体構造にも対応できるという利点はあるが、たとえ今後のシミュレーション装置の処理能力向上を考慮したとしても、LSIのフルチップ全てに3次元シミュレーションを採用しOPC処理するということは、パラメータの増加と膨大な処理時間を必要とするために不可能に近いという問題がある。
また、一方、上記のOPCエラーを補正する他の方法として、実転写との比較実験を併用する解決策も提案されているが、実転写を行うと、エラー分にプロセスによるエラーも含まれてしまい、その収束の難しさから光学モデルの精度低下が最終的なOPCの精度低下につながってしまうという問題がある。
本発明は上記の問題点に鑑みてなされたもので、その目的とするところは、2次元シミュレーションに近い高速を維持しつつ、マスクの立体構造の影響を考慮でき、3次元シミュレーションに近い高精度が得られる光近接効果補正方法を提供することにある。
上記の課題を解決するために、請求項1の発明に係る光近接効果補正方法は、投影レンズを介してマスクパタンをウェハ面上に転写したとき、前記ウェハ面上で目的寸法が得られるように転写の忠実度を向上させる光近接効果補正方法において、a)3次元シミュレーションにより、前記ウェハ面上で前記マスクパタンの特定ピッチにおいて前記目的寸法が得られる前記ウェハ面上の光強度の閾値と、該光強度の閾値における前記マスクパタンの特定ピッチにおけるマスクパタン寸法(マスクパタン寸法1)とを求めるステップと、 b)3次元シミュレーションにより、前記特定ピッチで前記マスクパタン寸法1における、前記投影レンズが取り込める全回折光の光強度の和を求めるステップと、c)2次元シミュレーションにより、前記特定ピッチと同一ピッチでマスクパタン寸法を変化させたとき、前記投影レンズが取り込める全回折光の光強度の和を求めるステップと、d)前記マスクパタン寸法1における前記ステップb)の全回折光の光強度の和と前記ステップc)の全回折光の光強度の和とが等しくなる前記2次元シミュレーションのマスクパタン寸法(マスクパタン寸法2)を求めるステップと、e)前記マスクパタン寸法2と前記マスクパタン寸法1との寸法差をバイアス値とするステップと、を含み、前記バイアス値を前記マスクパタンの前記特定ピッチにおける前記マスクパタン寸法1に用いて光近接効果補正の補正ルールとすることを特徴とするものである。
請求項2の発明に係る光近接効果補正方法は、請求項1に記載の光近接効果補正方法において、f)前記マスクパタン寸法2で前記目的寸法を得られる前記ウェハ面上の光強度の閾値を新たに設定するステップと、g)前記ステップf)で設定した光強度の閾値を基準として2次元シミュレーションを行い、前記マスクパタンに使用されている各ピッチ全体に対して前記目的寸法が得られるように前記各ピッチにおけるマスクパタン寸法を決定するステップと、h)前記ステップg)で決定されたマスクパタン寸法全体に前記ステップe)の前記バイアス値を一律に施すステップと、を含むことを特徴とするものである。
請求項3の発明に係る光近接効果補正方法は、請求項1または請求項2に記載の光近接効果補正方法において、前記特定ピッチが、前記ウェハ面上で最も製造条件が厳しいピッチ、または多用されるピッチであることを特徴とするものである。
本発明の請求項1に記載の光近接効果補正方法によれば、高速な2次元シミュレーションを用いたままマスク立体構造の影響を考慮するための、マスクの立体構造の影響を考慮した3次元シミュレーションに近い高精度が得られる光近接効果補正を行うための補正ルールを見つけることができる。
本発明の請求項2に記載の光近接効果補正方法によれば、高速な2次元シミュレーションを用いたままマスク立体構造の影響を考慮することができ、マスクパタンのピッチ全体にわたり、目的寸法が得られる高精度の光近接効果補正を高速に行うことが可能となる。
本発明の請求項3に記載の光近接効果補正方法によれば、マスクパタンのOPC処理の主対象をウェハ面上で最も製造条件が厳しいピッチ、または多用されるピッチをとすることにより、必要とするピッチのOPC処理を高速、高精度で的確に行うことができる。
以下、図面に基づいて、本発明の実施形態に係る光近接効果補正方法について詳細に説明する。
(第1の実施形態)
図1は、本発明のOPC処理を行なうマスク概念図(図1−1)と、このマスクを用いてウェハ面上に転写したときのウェハ面上の光強度を示す説明図(図1−2)である。図1−1は、マスクパタンの平面図であり、パタン寸法1のパタン(斜線部)が特定ピッチで配置されている状態を示す。図1−2は、ウェハ面上のパタン位置(横軸)に対するウェハ面上の光強度(縦軸)を示す。
本発明の光近接効果補正方法は、まず3次元シミュレーションにより、図1−2に示すように、マスクパタンの特定ピッチにおいて被転写体であるウェハ面上で目的とする寸法(以後、目的寸法と記す)が得られるように、目的寸法となるウェハ面上の光強度の閾値を求める。図1−2に示すように、ウェハ面上の光強度は、マスクパタン寸法から一意に定まり、閾値を大きくするとウェハ面上の寸法は大きくなり、閾値を小さくするとウェハ面上の寸法は小さくなる。そこで、光強度をある閾値で切ると目的寸法となるように光強度の閾値を定め、この光強度の閾値におけるマスクパタンの特定ピッチにおけるマスクパタン寸法(本発明において、マスクパタン寸法1と称する)とを求める(ステップa))。このとき、求めたマスクパタン寸法が実際のプロセスで製造可能な寸法かどうかの確認も合わせて行う。あるいは、求めたマスク寸法を利用することがウェハ面上でのプロセスで有利かどうかの判定も行なうことがある。シミュレーション上は、上記の光強度の閾値とマスクパタン寸法1とはほぼ同時に求めることができる。
マスクパターン寸法1を定めた後の一般的な光近接効果補正の一例として、マスクパタンの特定ピッチが130nmのとき、ウェハ面上で目的寸法65nmとなる光強度の閾値を求める。このときのマスクパタン寸法(マスクパタン寸法1)は65nmとし、ウェハ面上で目的寸法が得られるよう光強度の閾値を設定する。しかし、マスクパタンのピッチが260nmと大きくなると、上記と同じマスクパタン寸法と光強度の閾値では、ウェハ面上の寸法は33nmと小さくなってしまい目的寸法が得られなくなる。このピッチ260nmの場合には、マスクパタン寸法を調整することにより、上記と同じ光強度の閾値で、ウェハ面上で目的寸法65nmが得られるマスクパタン寸法は95nmとなる。上記のように、シミュレーション上で、閾値による一定スライスレベルにより様々なピッチのマスク寸法が調整される。
図2は、特定ピッチでマスクパタン寸法(マスクCD)を変化させたとき、投影レンズが取り込める全回折光の光強度の和を3次元シミュレーションにより求めた図であり、また、2次元シミュレーションにより、上記の特定ピッチと同一ピッチでマスクパタン寸法(マスクCD)を変化させたとき、投影レンズが取り込める全回折光の光強度の和を求めた図でもある。
図2では、一例として、特定ピッチが100nmのときのマスクCD(横軸)と全回折光の光強度の和(縦軸)を示し、下側の点線が3次元シミュレーションにおける全回折光の光強度の和を示し、上側の直線が2次元シミュレーションにおける全回折光の光強度の和を示す。全回折光は0次光と1次光としている。
本実施形態の一例として、図2に基づき、マスクパタン寸法1が40nmの場合について説明する。3次元シミュレーションにより、上記の特定ピッチかつマスクパタン寸法1において、投影レンズが取り込める全回折光の光強度の和を求める(ステップb))。マスクパタン寸法1(マスクCDが40nmの破線)と全回折光の光強度の和を示す直線(3D)との交点(P点)が、マスクパタン寸法1が40nmにおける全回折光の光強度の和を示す。図2では、説明の便宜上、上記の特定ピッチでマスクパタン寸法を変化させたときの投影レンズが取り込める全回折光の光強度の和を求めているが、本実施形態の場合にはマスクパタン寸法1だけを求めればよい。
上記のステップa)、ステップb)における3次元シミュレーションとしては、例えば、シミュレーション・ソフトウェアとしてEM−Suite(商品名:Panoramic Technology社製)を用い、3次元シミュレーションにTEMPESTpr2(EM−Suiteオプション)によるFDTD法(時間領域差分法、有限差分時間領域法とも称する)などを用いることができる。
次に、2次元シミュレーションにより、上記の特定ピッチと同一ピッチでマスクパタン寸法を変化させたとき、投影レンズが取り込める全回折光の光強度の和を求める(ステップc))。図2における上側の直線(2D)が2次元シミュレーションにおける全回折光の光強度の和を示し、この場合も全回折光は0次光と1次光としている。
上記のステップc)における2次元シミュレーションとしては、例えば、シミュレーション・ソフトウェアとしてEM−Suite(商品名:Panoramic Technology社製)を用い、その2次元シミュレーションを用いることができる。
次に、上記のマスクパタン寸法1におけるステップb)の全回折光の光強度の和とステップc)の全回折光の光強度の和とが等しくなる2次元シミュレーションのマスクパタン寸法(マスクパタン寸法2)を求める(ステップd))。すなわち、図2において、P点と全回折光の光強度が等しい2次元シミュレーションによる全回折光の光強度の和を示すQ点を求め、そのときのマスクパタン寸法2(マスクCDが48nm)を求める。
次に、マスクパタン寸法1(40nm)のマスクパタン寸法2(48nm)に対する寸法差(−8nm)をOPCのバイアス値とする(ステップe))。上記の様にして、2次元シミュレーションで、パタンピッチ100nmでマスクCDを48nmとすることによりOPCの補正ルールとして構築することができる。
上記のように、本実施形態においては、特定ピッチのマスクパタン寸法の2次元シミュレーションの全回折光の光強度の和と3次元シミュレーションの全回折光の光強度の和を同じにすることにより、すなわち回折光強度を合わせることでマスクパターン寸法2を見つけることにより、2次元シミュレーションに近い高速を維持しつつ、マスクの立体構造の影響を考慮した3次元シミュレーションに近い高精度が得られる光近接効果補正を行うための補正ルールを見つけることができる。本実施形態では、3次元シミュレーションはパタン寸法として1点(上記の例では40nm)のみに適用すればよいので、3次元シミュレーションによる負荷は小さく、OPC処理の高速性は維持される。
(第2の実施形態)
上記の第1の実施形態ではマスクの特定ピッチにおけるOPC補正ルールの構築について説明したが、第2の実施形態として、マスクの他のパタンピッチも含めた使用されるピッチ全体にわたるスルーピッチの場合の光近接効果補正方法について説明する。
本実施形態においては、2次元シミュレーションを行い、上記特定ピッチの上記マスクパタン寸法2で目的寸法が得られるウェハ面上の光強度の閾値を新たに設定する(ステップf))。
次に、上記のステップf)で設定した光強度の閾値を基準として2次元シミュレーションを行い、マスクパタンに使用されている各ピッチ全体に対して上記の目的寸法が得られるように各ピッチにおけるマスクパタン寸法を決定する(ステップg))。この処理は、上記の第一の実施形態の段落(0019)で示した一例と同様の処理が用いられる。
本実施形態においては、ステップf)、ステップg)は、上記のマスクパタン寸法2を含む十分に広い範囲に対して計算を行うが、必ずしもステップe)の続きではなくステップd)の続きで行い、ステップf)、ステップg)の後にステップe)を行っても良い。
図3は、マスクのパタンピッチを変えた場合のマスクパタン寸法(マスクCD)を示す図であり、上側の実線(2D)が2次元シミュレーションにより求めたものである。パタンピッチ100nmのときは、上記の第1の実施形態におけるマスクパタン寸法2を示している。下側の点線(3D)はOPCの精度検証のために同時に掲載した3次元シミュレーションにより求めたマスクCDであり、パタンピッチ100nmのときは、上記の第1の実施形態におけるマスクパタン寸法1を示している。図3に示されるように、2次元シミュレーションにより求めた各ピッチ毎のマスクCDの傾向は、3次元シミュレーションにより求めたマスクCDと近似している。
次に、図4に示すように、上記の図3に示す2次元シミュレーションにより得られたマスクパタン寸法全体に上記ステップe)で得られたバイアス値を一律に施し(ステップh))、OPC処理を行う。図4では、バイアス値を−8nmとして、パタン寸法全体を8nm細くしている。
図4に示すように、2次元シミュレーションを主体とした本発明の光近接効果補正方法は、3次元シミュレーションによる光近接効果補正の処理とほぼ一致し、各パタンピッチにおけるマスクパタン寸法を決定する高精度のOPC処理がなされていることが検証される。
(第3の実施形態)
上記のように、本発明の光近接効果補正方法において、上記の3次元シミュレーションを行う箇所は、1点のみであってもよい。そのため、高速に光近接効果補正を行うことができる。
本発明では、上記の特定ピッチとして任意のピッチを選ぶことができるが、第3の実施形態としては、ウェハ面上で最も製造条件が厳しいピッチ、または多用されるピッチを選ぶのが好ましい。例えば、特定ピッチとして製造条件が最も厳しいピッチを選び、基準となるマスクパタン寸法1を設定する。これに対して、上記の(第1の実施形態)または(第2の実施形態)に述べた光近接効果補正方法を同様に行うことで、ウェハ製造性が良くかつ高精度なOPC処理を実現することができる。あるいは、特定ピッチとして設計上最も多用されているピッチを定め、マスクパタン寸法1を設定することでも、製造効率を向上させることが期待できる。
本発明のOPC処理を行うマスク概念図(図1−1)と、このマスクを用いてウェハ面上に転写したときのウェハ面上の光強度を示す説明図(図1−2)である。 本発明の3次元シミュレーションと2次元シミュレーションとによる全回折光の光強度の和の調整を示す図である。 本発明のOPC処理を行いマスクのパタンピッチを変えた場合のマスクパタン寸法(マスクCD)を示す図である。 図3に示す2次元シミュレーションにより得られたマスクパタン寸法全体に上記のバイアス値を一律に施したOPC処理結果を示す図である。 従来のルールベースOPC手法を示す模式図である。 従来のモデルベースOPC手法を示す模式図である。 従来の平面モデルの2次元シミュレーションで得られたパタンピッチごとのOPCのバイアス値(補正値)を含むマスクCDを示す図である。 図7に示すOPC処理したマスクを用い、ウェハ面上にパタン転写したときのシミュレーションによるパタンピッチごとのウェハCDを示す図である。
符号の説明
2D 2次元シミュレーション
3D 3次元シミュレーション
Kirchhoff 2次元シミュレーションの一方法
Rigorous 3次元シミュレーションの一方法
P点 3Dによるマスクパタン寸法1における全回折光の光強度の和
Q点 2DによるP点と等しい全回折光の光強度の和

Claims (3)

  1. 投影レンズを介してマスクパタンをウェハ面上に転写したとき、前記ウェハ面上で目的寸法が得られるように転写の忠実度を向上させる光近接効果補正方法において、
    a)3次元シミュレーションにより、前記ウェハ面上で前記マスクパタンの特定ピッチにおいて前記目的寸法が得られる前記ウェハ面上の光強度の閾値と、該光強度の閾値における前記マスクパタンの特定ピッチにおけるマスクパタン寸法(マスクパタン寸法1)とを求めるステップと、
    b)3次元シミュレーションにより、前記特定ピッチで前記マスクパタン寸法1における、前記投影レンズが取り込める全回折光の光強度の和を求めるステップと、
    c)2次元シミュレーションにより、前記特定ピッチと同一ピッチでマスクパタン寸法を変化させたとき、前記投影レンズが取り込める全回折光の光強度の和を求めるステップと、
    d)前記マスクパタン寸法1における前記ステップb)の全回折光の光強度の和と前記ステップc)の全回折光の光強度の和とが等しくなる前記2次元シミュレーションのマスクパタン寸法(マスクパタン寸法2)を求めるステップと、
    e)前記マスクパタン寸法2と前記マスクパタン寸法1との寸法差をバイアス値とするステップと、
    を含み、前記バイアス値を前記マスクパタンの前記特定ピッチにおける前記マスクパタン寸法1に用いて光近接効果補正の補正ルールとすることを特徴とする光近接効果補正方法。
  2. 前記請求項1に記載の光近接効果補正方法において、
    f)前記マスクパタン寸法2で前記目的寸法を得られる前記ウェハ面上の光強度の閾値を新たに設定するステップと、
    g)前記ステップf)で設定した光強度の閾値を基準として2次元シミュレーションを行い、前記マスクパタンに使用されている各ピッチ全体に対して前記目的寸法が得られるように前記各ピッチにおけるマスクパタン寸法を決定するステップと、
    h)前記ステップg)で決定されたマスクパタン寸法全体に前記ステップe)の前記バイアス値を一律に施すステップと、
    を含むことを特徴とする光近接効果補正方法。
  3. 前記特定ピッチが、前記ウェハ面上で最も製造条件が厳しいピッチ、または多用されるピッチであることを特徴とする請求項1または請求項2に記載の光近接効果補正方法。
JP2007046340A 2007-02-27 2007-02-27 光近接効果補正方法 Active JP4984230B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007046340A JP4984230B2 (ja) 2007-02-27 2007-02-27 光近接効果補正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007046340A JP4984230B2 (ja) 2007-02-27 2007-02-27 光近接効果補正方法

Publications (2)

Publication Number Publication Date
JP2008209663A JP2008209663A (ja) 2008-09-11
JP4984230B2 true JP4984230B2 (ja) 2012-07-25

Family

ID=39786023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007046340A Active JP4984230B2 (ja) 2007-02-27 2007-02-27 光近接効果補正方法

Country Status (1)

Country Link
JP (1) JP4984230B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8230369B2 (en) 2008-02-27 2012-07-24 Kabushiki Kaisha Toshiba Simulation method and simulation program
JP2009204823A (ja) * 2008-02-27 2009-09-10 Toshiba Corp シミュレーション方法及びシミュレーション用のプログラム
CN101893820B (zh) * 2009-05-22 2012-06-27 中芯国际集成电路制造(北京)有限公司 光学邻近修正的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3954216B2 (ja) * 1997-09-30 2007-08-08 株式会社東芝 マスクデータ設計方法
JP4043774B2 (ja) * 2001-12-11 2008-02-06 大日本印刷株式会社 位相シフトマスク用データ補正方法
JP2006292941A (ja) * 2005-04-08 2006-10-26 Sony Corp 光近接効果補正方法およびその装置

Also Published As

Publication number Publication date
JP2008209663A (ja) 2008-09-11

Similar Documents

Publication Publication Date Title
JP4464365B2 (ja) 近傍の影響を考慮した光学的近接効果補正を実行する装置、方法およびコンピュータ・プログラム
JP4102728B2 (ja) 自動光近接補正(opc)ルール作成
CN105425532B (zh) 光源掩模协同优化方法
CN106468853B (zh) 觉知周围环境的opc
KR101757743B1 (ko) 플레어 보정방법 및 euv 마스크 제조방법
JP2003215780A (ja) 2次元フィーチャ・モデルの較正および最適化方法
JP2005234485A (ja) マスクデータの補正方法、フォトマスク、マスクデータの補正プログラム、光学像の予測方法、レジストパターンの形状予測方法、光学像の予測プログラム、及びレジストパターンの形状予測プログラム
JP4068531B2 (ja) Opcを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム
KR101833017B1 (ko) 포토 마스크의 제조 방법
JP2006292941A (ja) 光近接効果補正方法およびその装置
US20080304029A1 (en) Method and System for Adjusting an Optical Model
TWI385546B (zh) 用以最佳化形成於基板上之設計的方法及程式產品
JP4568341B2 (ja) シミュレーションモデル作成方法、マスクデータ作成方法、及び半導体装置の製造方法
JP2007305972A (ja) 露光条件設定方法及び半導体デバイスの製造方法
US8352891B2 (en) Layout decomposition based on partial intensity distribution
US7930654B2 (en) System and method of correcting errors in SEM-measurements
TWI752278B (zh) 光罩製造方法
KR102570888B1 (ko) 마스크 레이아웃의 보정 방법 및 이를 이용한 반도체 소자의 제조방법
JP4984230B2 (ja) 光近接効果補正方法
KR100881525B1 (ko) 포토마스크의 판정 방법, 및 반도체 장치의 제조 방법
Arisawa et al. EUV flare correction for the half-pitch 22nm node
JP4621485B2 (ja) パタンデータ検証方法、パタンデータ作成方法、露光用マスクの製造方法およびプログラム
US20150213161A1 (en) Optical model employing phase transmission values for sub-resolution assist features
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
Hung et al. Pushing the lithography limit: Applying inverse lithography technology (ILT) at the 65nm generation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120412

R150 Certificate of patent or registration of utility model

Ref document number: 4984230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3