JP4979809B2 - 高オーバサンプリング型のデジタル処理に基づいた低遅延の信号処理 - Google Patents

Description

本発明は、概して信号処理装置および方法に関する。より具体的には、低いスループット遅延を達成するための、高オーバサンプリング型のデジタル処理に基づいた低遅延の信号処理システムおよび方法に関する。

当業者に概して公知であるように、低遅延を有するオーディオフィルタリングは、アナログドメインにおいて従来は実行されてきた（すなわち、アナログ信号処理）。しかしながら、アナログ信号処理（オーディオフィルタリング）は、多くの不利益をこうむる。例えば、１つの問題は、高精度または高精密度を有するアナログフィルタの構成要素を実装することの困難さである。換言すると、アナログフィルタリングは、特に、集積化されたアナログフィルタにおいては、概して厳密に整合され得ない構成要素の使用を必要とする。さらに、アナログフィルタ回路は、特に、高次のアナログフィルタシステムが実装されるときには、信号ドリフトおよび環境騒音の増大に影響され易い。

さらに、アナログフィルタ回路は、雑音を低く保つ必要があるときには、大量の電力を消費し得る。また、これらの回路は、高い直線性を維持することが困難であるという欠点を有する。それにもかかわらず、アナログ信号処理は、最小限の遅延が要求されるフィルタリングの用途において、なおもしばしば用いられる。そのようなフィルタは、能動的雑音消去またはフィードバック消去の用途に対して、リアルタイム制御システムにおいて用いられる。

例えば、図１Ａに例示されるように、能動的フィードバック消去が用いられる、低遅延の信号処理に対する１つの用途が、補聴器システム１０において存在する。補聴器システム１０は、耳１４内に配置されたスピーカ１２と、補聴器１８の外側に配列されたマイクロホン１６とを含む。スピーカ１２からマイクロホン１６に戻る、補聴器１８の周囲での漏出を有する線２０に沿った音響経路が存在する。この漏出は、補聴器に、ハウリングまたは「吹鳴（ｗｈｉｓｔｌｉｎｇ）」音を作り出すフィードバックをもたらす。この「吹鳴」が発生するときには、フィードバック経路のモデルを用いて、電子的に消去または減算することによって除去され得る。このフィードバック経路は、非常に高速であることが所望される。従って、本発明は、低遅延を有するフィードバック経路を提供することにおいて有用であり得、任意のハウリングを回避する。

図１Ｂは、本発明を利用する、図１Ａの補聴器システム１０の簡単化したブロック図を示す。補聴器システム１０は、信号処理フィードバック消去ブロック２２を含み、該信号処理フィードバック消去ブロック２２は、フィードバック経路の伝達関数をモデル化するように設計されることにより、システムに固有の音響漏出を消去する。加算器２４は、システム１０の音響漏出を表すフィードバック経路モデル信号２６を、マイクロホン１６から到来するライン２８上のオーディオ入力から減算する。差分信号３０は次いで、オーディオ信号プロセッサブロック３２によって処理され、オーディオ出力信号３４をスピーカ１２に生成する。オーディオ出力信号３４はまた、フィードバック消去ブロック２２にフィードバックされる。

図２は、図１Ｂの補聴器システム１０のより詳細なブロック図である。補聴器システム１０は、デルタシグマ変調器３６を含み、該デルタシグマ変調器３６の入力が、マイクロホン１６からアナログのオーディオ信号を受信するように接続され、該デルタシグマ変調器３６の出力が、加算器２４の第一の入力に接続されている。加算器２４の出力は、デシメーション（ｄｅｃｉｍａｔｉｏｎ）フィルタ３８に供給され、該デシメーションフィルタ３８は、信号処理プロセッサブロック３９に接続される出力を有する。信号処理プロセッサブロック３９の出力は、補間フィルタ４０に供給され、該補間フィルタ４０は、デルタシグマ変調器４２に接続される出力を有する。変調器４２の出力は、スピーカ１２に接続される。

信号処理フィードバック消去ブロック２２は、補聴器のオーバサンプリングされたモデルブロック４４と調整可能な遅延ブロック４６とを含む。補間フィルタ４０の出力は、オーバサンプリングされたモデルブロック４４の入力に接続される。ブロック４４の出力は、調整可能な遅延ブロック４６を介して加算器２４の第二の入力に供給される。

図３に描かれるように、能動的雑音消去を用いる別の用途が、ヘッドホンシステム４８において存在する。ヘッドホンシステム４８は、耳５４に向けられたスピーカ５２と耳当ての外側に配列されたマイクロホン５６とを有する耳当て５０（１つだけが図示される）を含む。耳当て５０の周囲での漏出を有する線５８に沿った音響経路が存在する。ヘッドホンシステムは、フィードフォワード型の雑音消去を用いることにより、ヘッドホンを着用するユーザによって聞かれる雑音を低減する。この雑音消去は、耳当ての外側にマイクロホンを配置することによって、フィードフォワード経路をモデリングすることを介して達成される。漏出と同じ振幅であるが、逆の位相である補償信号が次いで、雑音を消去するように挿入される。

図４は、図３のフィードフォワード型のヘッドホンシステム４８のブロック図である。ヘッドホンシステム４８は、デルタシグマ変調器６０を含み、該デルタシグマ変調器６０の入力が、マイクロホン５６からアナログ入力信号を受信するように接続され、該デルタシグマ変調器６０の出力が、デシメーションフィルタ６２に接続されている。デシメーションフィルタ６２の出力は、記録動作ブロック６４に供給される。同時に、再生動作ブロック６６は、補間フィルタ６８に接続された出力を有し、該補間フィルタ６８は、デルタシグマ変調器７２に接続された出力を有し、該デルタシグマ変調器７２は、スピーカ５２に接続された出力を有する。ヘッドホンシステムのアナログフィルタ６１はまた、マイクロホン５６の出力に接続される。アナログフィルタ６１の出力はまた、スピーカ５２に供給される。アナログフィルタ６１は、遭遇され得る遅延に起因して、デシメーションフィルタ６２の後と、補間フィルタ６８の前とに接続されることができない。結果として、アナログフィルタ６１は、デシメーションフィルタ６２の入力の前と、補間フィルタ６８の出力の後とに相互接続される。アナログフィルタ６１は、抵抗器−コンデンサ（ＲＣ）要素から形成され、それらＲＣ要素の調整は大量の電力を消費する。必要に応じて、点線６５内に示される、デルタシグマ変調器６０と、デシメーションフィルタ６２と、記録動作ブロック６４とが、再生のみのシステムの場合に対しては省略され得る。

図４Ａにおいて、雑音消去の用途において使用する、従来技術のアナログフィルタ７１が示される。アナログフィルタ７１は、直列に接続された複数のバイカッドフィルタステージ７４ａ〜７４ｃから形成される。バイカッドフィルタステージは、大量の電力を消費することから不利益をこうむる。さらに、バイカッドフィルタステージは、正確に設定することが困難であり、そして大型のコンデンサの使用を必要とする。

図４Ｂにおいて、雑音消去の用途において使用する、従来技術のデジタル処理システム７６のブロック図が示される。デジタル処理システムは、デルタシグマ変調器７８を含み、該デルタシグマ変調器７８の出力が、デシメーションフィルタ８０に接続される。デシメーションフィルタの出力は、直列に接続された複数のバイカッドフィルタステージ８２ａ〜８２ｃに接続される。フィルタステージ８２ｃの出力は、補間フィルタ８４に供給され、該補間フィルタ８４は、デルタシグマ変調器８６に接続される出力を有する。バイカッドフィルタステージ８２ａ〜８２ｃのすべてが、低サンプリングレートで作動されるので、バイカッドフィルタステージ８２ａ〜８２ｃは、正確に設定することが比較的容易であり、そして少量の電力を用いる。しかしながら、バイカッドフィルタステージ８２ａ〜８２ｃは、デシメーションフィルタおよび補間フィルタ内の固有の遅延に起因する、大きな遅延を有する不利益をこうむる。結果として、この従来技術のデジタル処理システムは概して、低遅延が所望される多くのリアルタイム用途においてあまり有用でない。

雑音消去（フィードバック）が用いられる、さらに別の用途が、図５に示されるように、ヘッドホンシステム５１０において存在する。フィードバック型のヘッドホンシステム５１０は、マイクロホン５７６が耳当て５７８の内側に配置されることを除いて、図３のヘッドホンシステム４８と実質的に同一である。雑音消去（フィードバック）は、スピーカ５８０からマイクロホン５７６への漏出信号を消去するように提供される。この場合において、システムを不安定にさせ、それによって振動を作り出すことを回避するために、遅延が最小化されることがよりいっそう重要である。

雑音消去が用いられる、なおさらなる別の用途が、図６に描かれるように、雑音産生機械装置からの音響エネルギーの能動的制御システム６１０において存在する。雑音消去は、通風ダクトシステム６８４内のスピーカ６８２から聞こえてくるゴロゴロいう音を消去するために利用される。ここでまた、ループ安定性を提供するために、何らの遅延もあってはならない。通風ダクトから到来する雑音と逆位相の、スピーカ６８２からの補償信号が、雑音消去を作り出すために用いられる。雑音は、マイクロホン６８６に入力される。

雑音消去が用いられる、またさらなる別の用途が、図７に示されるように、モータ制御システム７１０において存在する。モータ制御システム７１０は、電力増幅器７１２とモータ７１４とを含む。フィードバック経路において、ポジションモータ用の機械システム７１６と、ポジションセンサ７１８と、補償フィルタ７２０（アナログ）とが提供される。加算器７２２は、補償信号７２４を入力信号７２６から減算し、電力増幅器７１２を駆動するための誤差信号７２８を生成することにより、モータ７１４を制御する。

しかしながら、現代の制御システムは今日、アナログフィルタではなく、デジタルフィルタによって実装されている。デジタル型のフィルタと関連づけられる固有の遅延が存在する。従って、デジタルドメインの信号処理を提供するニーズが存在するけれども、一方で、フィードフォワードまたはフィードバック型の雑音消去の用途に使用するために、低い遅延を実現するニーズが存在する。残念ながら、従来のデジタル信号処理は、それらが比較的低速の順次信号処理に基づくということに起因して、リアルタイム用途に適さないと見られている。

以上で論じられたアナログ信号処理の欠点と、従来のデジタル信号処理のリアルタイム用途に対する受容不可能な使用法とを認識すると、高オーバサンプリング型のデジタル処理に基づく低遅延の信号処理システムを提供することが望まれ得る。

（発明の開示）
従って、本発明の一般的な目的は、フィードフォワード／フィードバック型のヘッドホンシステムにおいて使用するための、従来技術の欠点のすべてを克服する低遅延信号処理システムおよび方法を提供することである。

本発明の目的は、「吹鳴」が起こるときに、それを低減するために、フィードフォワード／フィードバック型のヘッドホンシステムにおいて使用する低遅延信号処理システムおよび方法を提供することである。

本発明の別の目的は、「吹鳴」が起こるときに、それを低減するために、フィードバック型の補聴器システムにおいて使用する低遅延信号処理システムおよび方法を提供することである。

本発明のさらに別の目的は、デジタルドメインにおいて実行される、低遅延を有するオーバサンプリングフィルタを含む信号処理システムを提供することである。

本発明のなおさらなる別の目的は、高オーバサンプリング型のデジタル処理に基づく低遅延信号処理システムを提供することである。

本発明の好適な実施形態においては、デルタシグマＡ−Ｄ変換器と、オーバサンプリングプロセッサと、デルタシグマＤ−Ａ変換器とを含む低遅延信号処理システムが提供される。該デルタシグマＡ−Ｄ変換器は、入力信号を受信し、高オーバサンプリングレートでデジタルサンプル信号を生成する。該オーバサンプリングプロセッサは、低遅延を有する該高オーバサンプリングレートで、該デジタルサンプル信号を処理するために、該Ａ−Ｄ変換器に接続される。

アナログ信号を生成する上記デルタシグマＤ−Ａ変換器は、低遅延を有する上記高オーバサンプリングレートで、上記デジタルサンプル信号を受信するために、上記オーバサンプリングプロセッサに接続される。該オーバサンプリングプロセッサは、低遅延フィルタとプログラマブル遅延要素とを含む。この方法において、該アナログ信号は、低遅延かつ高精度に作り出される。

本発明のこれらの目的および利点および他の目的および利点は、全体を通じて対応する部分を示す同様な参照番号を有する添付の図面と共に読まれるときに、以下の詳細な説明によってより完全に明らかとなる。
図１Ａは、雑音消去（フィードバック）の使用を例示する、補聴器システム１０の絵画的描写である。 図１Ｂは、図１Ａの補聴器システム１０を実装する簡単化したブロック図である。 図２は、図１Ｂの補聴器システム１０のより詳細な電子回路的実装である。 図３は、雑音消去（フィードフォワード）の使用を例示する、ヘッドホンシステム４８の絵画的描写である。 図４は、図３のヘッドホンシステム４８を実装するブロック図である。 図４Ａは、雑音消去において使用するアナログフィルタを実装する従来技術のブロック図である。 図４Ｂは、雑音消去の用途において使用する、従来技術のデジタル処理システムのブロック図である。 図５は、雑音消去（フィードバック）の使用を例示する、ヘッドホンシステム５１０の絵画的描写である。 図６は、雑音消去（フィードバック）の使用を例示する、能動的制御システム６１０の絵画的描写である。 図７は、雑音消去（フィードバック）の使用を例示する、モータ制御システム７１０の絵画的描写である。 図８は、本発明の原理に従って構築されたフィードフォワード型ヘッドホンシステムにおいて使用する、低遅延オーディオデジタル処理システム８１０のブロック図である。 図８Ａは、雑音消去の用途において使用する、本発明の低遅延デジタル処理システムの第二の実施形態のブロック図である。 図９は、図８のデルタシグマＡ−Ｄ変換器において使用する、Ａ−Ｄ変換器の好適な実施形態の動作可能なブロック図である。 図１０は、図８のデルタシグマＤ−Ａ変換器における使用に適する、Ｄ−Ａ変換器の好適な実施形態のブロック図である。 図１１は、図９の積分器を実装する概略図である。 図１２は、図８における使用に適する、バイカッドフィルタステージから形成された低遅延フィルタのブロック図である。 図１３は、図１２におけるバイカッドフィルタステージのうちの１つを実装する概略図である。

（発明を実施するための最良の形態）
最初に明確に理解されることは、図面において示され、かつ好適な実施形態と共に詳細に記載される本発明が、それらの範囲または教示の上の制限としての役目を担うことは意図されておらず、単に本発明の原理の例示と考えられることである。

ここで、図面の図８を詳細に参照すると、本発明の原理に従って構築されたヘッドホンシステムにおいて使用する、低遅延のオーディオデジタル処理システム８１０のブロック図が描かれる。特に、低遅延のオーディオデータ処理システム８１０は、アナログドメインにおいて実行される従来技術の図４のオーディオ信号処理システムの改善を表している。本発明者は、図４のオーディオ信号処理システムを、デジタルドメインにおいて実装する方法を開発しており、しかも、従来は得ることができなかった低遅延を実現している。本発明は、フィードフォワード型のヘッドホンシステムと共に記載されるけれども、当業者に明らかであるべきは、本発明が、図１〜図７において上記され、例示された雑音消去の用途のすべてにおいて利用され得ることである。

特に、低遅延デジタル処理装置８１０は、デルタシグマＡ−Ｄ変換器（ＡＤＣ）８１１と、デシメーションフィルタ８１２と、ＣＰＵなどのＤＳＰ８１４と、補間フィルタ８１６と、デルタシグマＤ−Ａ変換器（ＤＡＣ）８１８とを含む。アナログのオーディオ信号は、音響エネルギーを電気信号に変換するマイクロホン８１９によって受信される。これらの電気信号８２２は、デルタシグマＡＤＣ８１１によって処理される。ＡＤＣ８１１は、デルタシグマ変調器を含み、該デルタシグマ変調器は、高レートのオーバサンプリングを用いることにより、量子化雑音電力をオーバサンプリングの周波数帯域にわたって拡散させる。さらに、デルタシグマ変調器は、電気入力信号８２２に対する低域フィルタとして、そして周囲雑音に対する高域フィルタとして動作することによって、ノイズシェイピング（ｎｏｉｓｅ ｓｈａｐｉｎｇ）を実行する。従って、量子化雑音電力のほとんどが、信号帯域からシフトされる。

例として、電気入力信号が、２０ｋＨｚの帯域幅を有する４８ｋＨｚのベースレートと仮定すれば、デルタシグマＡＤＣ８１１は、１７レベル（約４ビット）を提供するために、１２８によってアップサンプリング（ｕｐｓａｍｐｌｅ）されたデジタルのサンプル信号８２４を作り出す。ＡＤＣは、デジタルサンプル信号を作り出し、６．１４４ＭＨｚのサンプリング周波数で作動している。デジタルサンプル信号は、デシメーションフィルタ８１２に供給され、ここでは、該デジタルサンプル信号が、１２８によってダウンサンプリング（ｄｏｗｎｓａｍｐｌｅ）されて、２４ビット分解能を有する４８ｋＨｚのダウンサンプル信号８２６が取得される。デシメーションフィルタの出力は、ＤＳＰ（ＣＰＵ）８１４に供給される。当業者によって理解されるべきは、ユーザによって所望され得るときに、入力信号、アップサンプリングレート、およびダウンサンプリングレートの値に対して多くの変化が存在することである。さらに、注目されるべきは、デシメーションフィルタ８１２が、再生のみのシステムの場合には、省略されることである。

ＤＳＰは、データ処理を受信されたダウンサンプル信号８２６上で実行し、同様な信号をライン８２８上において補間フィルタ８１６に出力する。補間フィルタ８１６は、ライン８２８上の信号を１２８によってアップサンプリングすることにより、アップサンプリングされた信号を作り出し、次いで、その信号を加算器８３０の第一の入力に供給する。加算器８３０の出力は、補償されたアップサンプリング信号８３１を生成し、該信号８３１は、デルタシグマＤＡＣ８１８に接続され、その出力上でアナログオーディオ信号８１９が生成される。このオーディオ信号は、プログラマブル遅延ブロック８３４を介してスピーカ８３２を駆動するために用いられる。

ＡＤＣ８１１、フィルタ８１２、ＤＳＰ８１４、フィルタ８１６、およびＤＡＣ８１８がすべて、「吹鳴」音に寄与し得る固有の時間遅延を有するので、これらの遅延は、除去される必要がある。本発明において、この遅延除去は、ＡＤＣ８１１の出力から加算器８３０の入力までのフィードフォワード経路の加算によって達成される。このフィードフォワード経路は、高サンプリングレートで作動する低遅延フィルタ８３６から形成されたオーバサンプリングプロセッサ８３５を含む。あるいは、オーバサンプリングプロセッサ８３５は、低遅延フィルタ８３６と、第二のプログラマブル遅延ブロック８３８とから形成され得る。

この場合において、プログラマブル遅延ブロック８３６は、プログラマブル遅延ブロック８３４の代わりに用いられる。低遅延フィルタ８３６の入力は、ＡＤＣ８１１の出力からである。フィルタ８３６の出力は、プログラマブル遅延ブロック８３８の入力に供給される。プログラマブル遅延ブロック８３８は、ブロック８１１〜ブロック８１８における固有の遅延に対して補償するように調整可能である。従って、フィルタ８３６からの出力信号は、補間フィルタ８１６からのアップサンプリングされた信号に加算される前に、遅延ブロック８３８によって遅延される。

図９において、図８のデルタシグマＡＤＣ８１１における使用に適する、フィードフォワードＡＤＣ９１０の好適な実施形態の動作可能なブロック図が描かれる。ＡＤＣ９１０は、第一の加算器９１１と、直列に接続された３つの積分器９１２ａ〜９１２ｃと、第二の加算器９１３と、量子化器９１４と、Ｄ−Ａ変換器（ＤＡＣ）９１６とを含む。第一の加算器９１１に供給される第一の入力９１５は、マイクロホン８１９（図８）の出力からであり、積分器９１２ａ〜９１２ｃのそれぞれの出力は、第二の加算器９１３によって加算され、次いで量子化器９１４に入力される。

ＡＤＣ９１０は、単位利得の一定のＳＴＦ（信号伝達関数）（すなわち、広い周波数帯域にわたる概して平坦な応答）と、量子化器９１４のノイズシェイピング応答を最適化するように選択された、すべてゼロのＮＴＦ（雑音伝達関数）とを有する。量子化器の出力は、４ビットの出力を提供し、ＤＡＣ９１６を介して、第二の入力として第一の加算器９１１にもフィードバックされる。そのようなＡＤＣ９１０のより詳細な説明および議論に対しては、参照が、２００３年１２月３０日に発行され、本発明と同一の譲受人に譲渡された米国特許第６，６７０，９０２号、発明の名称「Ｄｅｌｔａ−Ｓｉｇｍａ Ｍｏｄｕｌａｔｏｒｓ Ｗｉｔｈ Ｉｍｐｒｏｖｅｄ Ｎｏｉｓｅ Ｐｅｒｆｏｒｍａｎｃｅ」になされる。該米国特許の全体は、参考として本明細書中に援用される。

図１０において、図８のデルタシグマＤＡＣ８１８における使用に適する、デルタシグマＤＡＣ９２０の好適な実施形態の動作可能なブロック図が描かれる。デルタシグマＤＡＣ９２０は、Ｚ^−１／１−Ｚ^−１の関数をそれぞれ有する遅延積分器９２２ａ〜９２２ｃと、関連する加算器９２４ａ〜９２４ｃと、量子化器９２６と、パルス幅変調器（ＰＷＭ）９２８と、有限インパルス応答（ＦＩＲ）フィルタ９３０とを含む。量子化器９２６の出力は、それぞれの加算器９２４ａ〜９２４ｃにフィードバックされる前に、対応する係数ａ０、ａ１、およびａ２によって乗算される。第三の遅延積分器９２２ｃの出力は、係数ｂ０によって乗算され、次いで第二の加算器９２４ｂに供給される。

量子化器９２６の出力は、３３レベルのデジタル化信号を生成し、ＰＷＭ９２８に供給される。ＰＷＭの出力は次いで、ＦＩＲフィルタ９３０に接続される。フィルタ９３０の出力は、ＤＡＣ９２０の出力を規定する。そのようなＤＡＣ９２０のより詳細な説明および議論に対しては、参照が、２００６年１０月３日に発行され、本発明と同一の譲受人に譲渡された米国特許第７，１１６，７２１号、発明の名称「Ｄｅｌｔａ−Ｓｉｇｍａ Ｍｏｄｕｌａｔｏｒｓ Ｗｉｔｈ Ｉｎｔｅｇｒａｌ Ｄｉｇｉｔａｌ Ｌｏｗ−Ｐａｓｓ Ｆｉｌｔｅｒｉｎｇ」になされる。該米国特許の全体は、参考として本明細書中に援用される。

図１１において、図９の積分器９１２ａ〜９１２ｃのうちの１つの実装の概略回路図が描かれる。積分器９１２は、演算増幅器９４０と、入力抵抗器９４２と、帰還コンデンサ９４４とから形成される。図１２において、図８のフィルタ８３６における使用に適する、直列に接続された複数のバイカッドフィルタステージ９５２ａ、９５２ｂ、および９５２ｃ〜９５２ｎから形成される低遅延フィルタ９５０が、ブロック図の形態で例示される。

図１３において、図１２のバイカッドフィルタステージ９５２ａ〜９５２ｎのうちの１つを実装する概略図が示される。バイカッドフィルタステージ９５２は、遅延積分器ステージ９５４および９５６と、関連する加算器９５８〜９６２と、量子化器９６４とを含む。ライン９６６上の入力は、それぞれの加算器９５８〜９６２に供給される前に、対応する係数ａ０、ａ１、およびａ２によって乗算される。量子化器９６４からのライン９６８上の出力は、それぞれの加算器９６０および９６２に供給される前に、対応する係数、−ｂ１、−ｂ２によって乗算される。加算器９６２の出力は、遅延積分器ステージ９５６の入力に供給され、該遅延積分器ステージ９５６はまた、加算器９６０に供給される出力を有する。加算器９６０の出力は、遅延積分器ステージ９５４の入力に供給され、該遅延積分器ステージ９５４はまた、加算器９５８に供給される出力を有する。そのようなバイカッドフィルタステージ９５２のより詳細な説明および議論に対しては、参照が、２００６年６月１３日に発行され、本発明と同一の譲受人に譲渡された米国特許第７，０６２，３４０号、発明の名称「Ａｕｄｉｏ Ｄａｔａ Ｐｒｏｃｅｓｓｉｎｇ Ｓｙｓｔｅｍｓ ａｎｄ Ｍｅｔｈｏｄｓ Ｕｔｉｌｉｚｉｎｇ Ｈｉｇｈ Ｏｖｅｒｓａｍｐｌｉｎｇ Ｒａｔｅｓ」になされる。該米国特許の全体は、参考として本明細書中に援用される。

図８Ａにおいて、雑音消去の用途において使用する、本発明の低遅延デジタル音声処理システム８４０の第二の実施形態がブロック図で例示される。低遅延デジタル音声処理システム８４０は、図４Ｂの従来技術のデジタル処理システム７６の改善を表している。見られ得るように、デジタル音声処理システム８４０は、デルタシグマＡ−Ｄ変換器（ＡＤＣ）８４２と、直列に接続された複数のバイカッドフィルタステージ８４４ａ〜８４４ｃと、デルタシグマＤ−Ａ変換器（ＤＡＣ）８４６とを含む。

ＡＤＣ８４２は、アナログのオーディオ信号を受信し、それらの信号を高サンプリングレートでデジタルサンプル信号８４８に変換する。低遅延デジタルフィルタとして作動するバイカッドフィルタステージ８４４ａ〜８４４ｃは、高サンプリングレートで作動し、デジタルサンプル信号を受信する。バイカッドフィルタステージ８４４ｃの出力は、ＤＡＣ８４６に供給され、該ＤＡＣ８４６は、出力８５０上のアナログオーディオ信号を生成する。本デジタル音声処理システム８４０は、アナログ処理システムと実質的に同じ低遅延を有するけれども、一方で、より高精度を実現し、そしてより少量の電力を利用する。

従って、上記の詳細な説明から、本発明は、低遅延信号処理システムを提供することが理解され得、該低遅延信号処理システムは、デルタシグマＡ−Ｄ変換器と、オーバサンプリングプロセッサと、デルタシグマＤ−Ａ変換器とを含む。デルタシグマＡ−Ｄ変換器は、入力信号を受信し、高オーバサンプリングレートでデジタルサンプル信号を生成する。オーバサンプリングプロセッサは、低遅延を有する高オーバサンプリングレートでデジタルサンプル信号を処理するために、Ａ−Ｄ変換器に接続される。アナログ信号を生成するデルタシグマＤ−Ａ変換器は、低遅延を有する高オーバサンプリングレートでデジタルサンプル信号を受信するために、オーバサンプリングプロセッサに接続される。オーバサンプリングプロセッサは、低遅延フィルタとプログラマブル遅延要素とを含む。この方法において、アナログ信号は、低遅延かつ高精度に作り出される。

ここで、本発明の好適な実施形態と考えられるものが、例示され、記載されてきたけれども、当業者によって理解されることは、様々な変更および修正が行われ得ることであり、均等物が、本発明の真の範囲を逸脱することなく、それらの要素の代わりとなり得ることである。さらに、多くの修正が、本発明の中心をなす範囲を逸脱することなく、特定の状況または材料を、本発明の教示に適応させるように行われ得る。従って、本発明を実施するように企図される最良の形態として開示された特定の実施形態に、本発明が限定されることなく、本発明は、添付の特許請求の範囲の範囲内に入るすべての実施形態を含むことが意図される。

Claims (25)

1. 音声をオーディオ信号に変換する第一の変換器と、
   該オーディオ信号を受信し、高オーバサンプリングレートでデジタルサンプル信号を生成するデルタシグマＡ−Ｄ変換器と、
   該デジタルサンプル信号に応答して、該高オーバサンプリングレートでダウンサンプリングされた信号を生成するデシメーションフィルタと、
   該デシメーションフィルタに接続されて、該ダウンサンプリングされた信号を処理するオーディオデータプロセッサと、
   該処理されたダウンサンプリング信号に応答して、アップサンプリングされた信号を生成する補間フィルタと、
   補償されたアップサンプリング信号を受信し、アナログ信号を生成するデルタシグマＤ−Ａ変換器と、
   該アナログ信号を音声信号に変換する第二の変換器と、
   該Ａ−Ｄ変換器と該Ｄ−Ａ変換器との間に相互接続された低遅延フィルタを含み、低遅延を有する該高オーバサンプリングレートで該デジタルサンプル信号を処理するオーバサンプリングプロセッサと、
   該オーバサンプリングプロセッサと該補間フィルタの出力とに接続されて、該補償されたアップサンプリング信号を生成する加算器と
   を備える、低遅延オーディオデータ処理システム。
2. 前記高オーバサンプリングレートは、オーディオサンプリングレートの少なくとも１６倍である、請求項１に記載の低遅延オーディオデータ処理システム。
3. 前記オーバサンプリングプロセッサは、前記低遅延フィルタの出力に接続されたプログラマブル遅延要素をさらに備える、請求項１に記載の低遅延オーディオデータ処理システム。
4. 前記低遅延フィルタは、直列に接続された複数の２次ＩＩＲフィルタから形成される、請求項１に記載の低遅延オーディオデータ処理システム。
5. 前記Ａ−Ｄ変換器は、複数の積分器と量子化器とから形成されるフィードフォワード型Ａ−Ｄ変換器を備える、請求項１に記載の低遅延オーディオデータ処理システム。
6. 前記Ａ−Ｄ変換器は、少なくとも１．５ＭＨｚの前記高オーバサンプリングレートで作動する、請求項５に記載の低遅延オーディオデータ処理システム。
7. 前記Ｄ−Ａ変換器は、複数の積分器と、量子化器と、パルス幅変調器と、ＦＩＲフィルタとを備える、請求項１に記載の低遅延オーディオデータ処理システム。
8. 前記音声を変換する第一の変換器は、マイクロホンから成る、請求項１に記載の低遅延オーディオデータ処理システム。
9. 前記アナログ信号を変換する第二の変換器は、スピーカから成る、請求項１に記載の低遅延オーディオデータ処理システム。
10. オーディオ信号を受信し、高オーバサンプリングレートでデジタルサンプル信号を生成するデルタシグマＡ−Ｄ変換器と、
    該Ａ−Ｄ変換器に接続された低遅延フィルタを含み、低遅延を有する該高オーバサンプリングレートで該デジタルサンプル信号を処理するオーバサンプリングプロセッサと、
    該オーバサンプリングプロセッサに接続されて、アナログ信号を生成するために、低遅延を有する該高オーバサンプリングレートで該デジタルサンプル信号を受信するデルタシグマＤ−Ａ変換器と
    を備える、低遅延の信号データ処理システム。
11. 前記デルタシグマＡ−Ｄ変換器からの前記デジタルサンプル信号はまた、ダウンサンプリングされた信号を生成するデシメーションフィルタに供給される、請求項１０に記載の低遅延の信号処理システム。
12. 前記デルタシグマＤ−Ａ変換器はまた、補間フィルタからのサンプリングされなかった信号を受信する、請求項１０に記載の低遅延の信号処理システム。
13. 前記低遅延フィルタは、直列に接続された複数の２次ＩＩＲフィルタから形成される、請求項１０に記載の低遅延の信号処理システム。
14. 前記Ａ−Ｄ変換器は、複数の積分器と量子化器とから形成されるフィードフォワード型Ａ−Ｄ変換器を備える、請求項１０に記載の低遅延の信号データ処理システム。
15. 前記Ａ−Ｄ変換器は、少なくとも１．５ＭＨｚの前記高オーバサンプリングレートで作動する、請求項１４に記載の低遅延の信号処理システム。
16. 前記Ｄ−Ａ変換器は、複数の積分器と、量子化器と、パルス幅変調器と、ＦＩＲフィルタとを備える、請求項１０に記載の低遅延の信号処理システム。
17. デジタルサンプル信号を高オーバサンプリングレートでデルタシグマＡ−Ｄ変換器から生成するステップと、
    低遅延信号を作り出すために、低遅延フィルタを有するオーバサンプリング処理経路を介して、該高オーバサンプリングレートで該デジタルサンプル信号を処理するステップと、
    該低遅延信号を、低遅延を有するアナログ信号に変換するために、デルタシグマＤ−Ａ変換器において該低遅延信号を受信するステップと
    を包含する、低遅延信号処理方法。
18. 前記オーバサンプリング処理経路を介して、前記高オーバサンプリングレートで前記デジタルサンプル信号を処理する前記ステップは、前記低遅延フィルタの出力に接続されたプログラマブル遅延要素を有する該オーバサンプリング処理経路を介して、該高オーバサンプリングレートで該デジタルサンプル信号を処理するステップを含む、請求項１７に記載の低遅延信号処理方法。
19. 前記オーバサンプリング処理経路を介して、前記高オーバサンプリングレートで前記デジタルサンプル信号を処理する前記ステップは、直列に接続された複数の２次ＩＩＲフィルタを有する該オーバサンプリング処理経路を介して、該高オーバサンプリングレートで該デジタルサンプル信号を処理するステップを含む、請求項１７に記載の低遅延信号処理方法。
20. 前記高オーバサンプリングレートで前記デジタルサンプル信号を生成する前記ステップは、オーディオサンプリングレートの少なくとも１６倍でオーバサンプリングするステップを含む、請求項１７に記載の低遅延信号処理方法。
21. 前記直列に接続された複数の２次ＩＩＲフィルタのそれぞれは、積分器を備える、請求項４に記載の低遅延オーディオデータ処理システム。
22. 前記直列に接続された複数の２次ＩＩＲフィルタのうちの少なくとも１つは、積分器を備える、請求項１３に記載の低遅延信号処理システム。
23. 前記直列に接続された複数の２次ＩＩＲフィルタのうちの少なくとも１つは、積分器を備える、請求項１９に記載の低遅延信号処理方法。
24. 音声をオーディオ信号に変換するマイクロホンと、
    該オーディオ信号を受信し、高オーバサンプリングレートでデジタルサンプル信号を生成するデルタシグマＡ−Ｄ変換器と、
    該Ａ−Ｄ変換器に接続された低遅延フィルタを含み、低遅延を有する該高オーバサンプリングレートで該デジタルサンプル信号を処理するオーバサンプリングプロセッサと、
    該オーバサンプリングプロセッサに接続されて、アナログ信号を生成するために、低遅延を有する該高オーバサンプリングレートで該デジタルサンプル信号を受信するデルタシグマＤ−Ａ変換器と、
    該アナログ信号を音声信号に変換するスピーカと
    を備える、低遅延のヘッドホンシステム。
25. ヘッドホンおよびマイクロホンに接続されるように適合された低遅延の携帯型オーディオプレーヤであって、該オーディオプレーヤは、
    音声をオーディオ信号に変換するために用いられる該マイクロホンと、
    該オーディオ信号を受信し、高オーバサンプリングレートでデジタルサンプル信号を生成するデルタシグマＡ−Ｄ変換器と、
    該Ａ−Ｄ変換器に接続された低遅延フィルタを含み、低遅延を有する該高オーバサンプリングレートで該デジタルサンプル信号を処理するオーバサンプリングプロセッサと、
    該オーバサンプリングプロセッサに接続されて、アナログ信号を生成するために、低遅延を有する該高オーバサンプリングレートで該デジタルサンプル信号を受信するデルタシグマＤ−Ａ変換器と、
    該ヘッドホン内に配置されて、該アナログ信号を音声信号に変換するスピーカと
    を備える、低遅延の携帯型オーディオプレーヤ。

Images