JP4978877B2 - Light emitting device manufacturing method and light emitting device - Google Patents

Light emitting device manufacturing method and light emitting device Download PDF

Info

Publication number
JP4978877B2
JP4978877B2 JP2004172332A JP2004172332A JP4978877B2 JP 4978877 B2 JP4978877 B2 JP 4978877B2 JP 2004172332 A JP2004172332 A JP 2004172332A JP 2004172332 A JP2004172332 A JP 2004172332A JP 4978877 B2 JP4978877 B2 JP 4978877B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
light
substrate
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004172332A
Other languages
Japanese (ja)
Other versions
JP2005353809A (en
Inventor
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2004172332A priority Critical patent/JP4978877B2/en
Publication of JP2005353809A publication Critical patent/JP2005353809A/en
Application granted granted Critical
Publication of JP4978877B2 publication Critical patent/JP4978877B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は発光素子の製造方法及び発光素子に関し、さらに詳しくは外部への光取り出し効率を向上させ、且つ安価で量産性に優れた発光素子の製造方法及び発光素子に関する。   The present invention relates to a method for manufacturing a light-emitting element and a light-emitting element, and more particularly to a method for manufacturing a light-emitting element and a light-emitting element that improve light extraction efficiency to the outside and are inexpensive and excellent in mass productivity.

半導体結晶を用いた半導体発光素子として、発光ダイオード（ＬＥＤ；Light Emitting Diode）、レーザーダイオード（ＬＤ；Laser Diode）、エレクトロルミネッセンス（ＥＬ；Electro-Luminescence）素子等が知られている。これら半導体発光素子の中でも発光ダイオード、特に高輝度ＬＥＤは、屋内や駅構内用情報表示板、道路表示用情報板、自動車のストップランプ、信号機等に使用されている。また、低電流でありながら高輝度であるため従来よりも省エネルギータイプの表示用光源あるいは照明用光源として用いられる。このような分野に使用されるＬＥＤとしては次のようなものがある。   As a semiconductor light emitting element using a semiconductor crystal, a light emitting diode (LED), a laser diode (LD), an electro-luminescence (EL) element, and the like are known. Among these semiconductor light-emitting elements, light-emitting diodes, particularly high-intensity LEDs, are used for information display boards for indoor and station buildings, information boards for road displays, automobile stop lamps, traffic lights, and the like. In addition, since it has a high luminance while having a low current, it is used as an energy-saving display light source or illumination light source. The following LED is used in such a field.

まず、赤色発光素子として、ピーク波長が６３０ｎｍ程度のＧａＡｓＰ赤色ＬＥＤ及びピーク波長が６６０ｎｍ程度のＧａＡｌＡｓ赤色ＬＥＤがあり、橙色発光素子として、ピーク波長が６１０ｎｍ程度のＧａＡｓＰ橙色ＬＥＤがある。次に、黄色発光素子として、ピーク波長が５９０ｎｍ程度のＧａＡｓＡｌＰ黄色ＬＥＤがあり、緑色発光素子としてピーク波長が５６５ｎｍ程度のＧａＰ緑色ＬＥＤがある。また、青色発光素子として、ピーク波長が４８０ｎｍ程度のＳｉＣ青色ＬＥＤ、ピーク波長が４５０ｎｍ程度のＧａＮ青色ＬＥＤがあり、紫色発光素子として、ピーク波長が３９０ｎｍ程度のＺｎＯ紫色ＬＥＤやＩｎＡｌＧａＮ紫色ＬＥＤ等がある。特に近年では、これら青色、赤色、黄色のＬＥＤを組み合わせてディスプレー表示等にも使用されるようになってきている。   First, there are GaAsP red LEDs having a peak wavelength of about 630 nm and GaAlAs red LEDs having a peak wavelength of about 660 nm as red light emitting elements, and GaAsP orange LEDs having a peak wavelength of about 610 nm as orange light emitting elements. Next, there is a GaAsAlP yellow LED having a peak wavelength of about 590 nm as a yellow light emitting element, and a GaP green LED having a peak wavelength of about 565 nm as a green light emitting element. Also, blue light emitting elements include SiC blue LEDs having a peak wavelength of about 480 nm and GaN blue LEDs having a peak wavelength of about 450 nm. Purple light emitting elements include ZnO purple LEDs and InAlGaN purple LEDs having a peak wavelength of about 390 nm. . In recent years, in particular, these blue, red, and yellow LEDs are used in combination for display display.

ところで、これら半導体発光素子の高輝度化を図ろうとした場合、半導体発光素子の活性層から放射される光を如何に効率良く素子外へ取り出すかが極めて重要となる。例えば、活性層で発光された光を半導体発光素子の主表面側へ取り出す場合、活性層から半導体発光素子の一方の主表面へ効率良く取り出す手段として、基板と発光層との間に、多層膜反射層を形成して、積層された半導体多層膜の屈折率を利用して発光素子の高輝度化することが知られている（例えば特許文献１参照）。しかしながら、この構成においては、光反射率を高めようとした場合、反射に対する波長のスペクトル帯域が狭くなるという欠点を有する。また、限られた角度で入射した光しか反射されないため、効率的な光取り出しには限界がある。   By the way, when trying to increase the brightness of these semiconductor light emitting devices, it is extremely important how to efficiently extract the light emitted from the active layer of the semiconductor light emitting device to the outside of the device. For example, when light emitted from the active layer is extracted to the main surface side of the semiconductor light emitting device, a multilayer film is provided between the substrate and the light emitting layer as a means for efficiently extracting light from the active layer to one main surface of the semiconductor light emitting device. It is known to form a reflective layer and increase the luminance of a light-emitting element by using the refractive index of a laminated semiconductor multilayer film (see, for example, Patent Document 1). However, this configuration has a drawback that the spectral band of the wavelength with respect to reflection is narrowed when an attempt is made to increase the light reflectance. Further, since only light incident at a limited angle is reflected, there is a limit to efficient light extraction.

一方、半導体発光素子の高輝度化を図るために、発光層部とシリコン基板との間にＡｕ金属層を挿入して反射層として用いて高輝度化することが知られている（例えば非特許文献１参照）。この構造では、入射角度に依存しない高い反射率が得られ、光取り出し効率を大幅に高めることが出来る。しかしながら、この構成においては、十分なオーミック接触を取るためには合金化熱処理を十分に行なう必要があるが、熱処理を行なえば接合界面のモホロジーが低下して反射率が低下することになる。   On the other hand, in order to increase the brightness of a semiconductor light emitting device, it is known to increase the brightness by inserting an Au metal layer between the light emitting layer portion and the silicon substrate as a reflective layer (for example, non-patent) Reference 1). With this structure, a high reflectance independent of the incident angle can be obtained, and the light extraction efficiency can be greatly increased. However, in this configuration, in order to obtain sufficient ohmic contact, it is necessary to sufficiently perform an alloying heat treatment. However, if the heat treatment is performed, the morphology of the bonding interface is lowered and the reflectance is lowered.

以上のような問題点を解決するために、ＡｌＧａＩｎＰダブルへテロ構造の発光層を有し、該発光層とオーミック接触するように部分的に設けられたコンタクト用合金層を介して表面を鏡面仕上げした金属板とを接合させて高導電率反射膜を形成することが開示されている（例えば特許文献２参照）。   In order to solve the above problems, the AlGaInP double heterostructure light-emitting layer is provided, and the surface is mirror-finished through a contact alloy layer partially provided so as to be in ohmic contact with the light-emitting layer. It has been disclosed that a high conductivity reflective film is formed by joining a metal plate (see, for example, Patent Document 2).

特開平７−６６４５５号公報JP-A-7-66455 特開２００３−２４３６９９号公報JP 2003-243699 A Applied Physics Letters, 75,(1999) p3054Applied Physics Letters, 75, (1999) p3054

しかしながら、特許文献２の発光素子は、金属基板と高導電率反射膜とを直接貼り合わせることにより、十分なオーミック接触を取りつつ接合界面のモホロジーの低下を防止して高反射率を得るものであり、特に金属基板の表面は鏡面に仕上げられていることが必要なので高価である欠点がある。   However, the light-emitting element of Patent Document 2 is obtained by directly bonding a metal substrate and a high-conductivity reflective film to obtain a high reflectivity by preventing a decrease in the morphology of the bonding interface while maintaining sufficient ohmic contact. In particular, since the surface of the metal substrate needs to be mirror-finished, it is expensive.

そこで、本発明は上記問題点に鑑みて成されたものであって、本発明の目的は、発光層部と素子基板との間に高反射率の金属層を貼り合わせて、発光層から放射される光を、光の入射角度に依存せず、かつ高効率で反射する層を導入することで、主表面から取り出す光を高効率なものとすることが可能であり、さらに量産性に優れた低コストかつ高輝度の発光素子の製造方法及び発光素子を提供することにある。   Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to radiate from a light emitting layer by attaching a highly reflective metal layer between a light emitting layer portion and an element substrate. By introducing a layer that reflects the incident light without depending on the incident angle of light and with high efficiency, it is possible to make the light extracted from the main surface highly efficient and excellent in mass productivity. Another object of the present invention is to provide a low-cost and high-luminance light-emitting element manufacturing method and light-emitting element.

上記目的を達成するために、本発明の発光素子の製造方法は、発光層部を有する化合物半導体層に金属層を介して素子基板が貼り合わされ、該金属層の化合物半導体層との接合面が反射面を形成する発光素子の製造方法であって、少なくとも素子基板の表面が粗面加工の状態であるものを使用し、この粗面状態の表面に金属層として接合合金化層、拡散防止層及び貼り合せ金属層をこの順に積層形成して化合物半導体層と貼り合わせ、接合合金化層と拡散防止層の合計厚さが素子基板の表面のＲＭＳ表示による粗さの２倍以上５０倍以下に形成され、接合合金化層の厚さが５０ｎｍ以上２０００ｎｍ以下であり、拡散防止層の厚さが５０ｎｍ以上５μｍ以下であることを特徴とする。 In order to achieve the above object, a method for manufacturing a light-emitting element according to the present invention is such that an element substrate is bonded to a compound semiconductor layer having a light-emitting layer portion via a metal layer, and the bonding surface of the metal layer to the compound semiconductor layer is A method of manufacturing a light emitting device for forming a reflective surface, wherein at least the surface of the device substrate is in a roughened state, and a bonding alloyed layer and a diffusion preventing layer are formed as metal layers on the roughened surface. In addition, the bonded metal layer is laminated in this order and bonded to the compound semiconductor layer so that the total thickness of the bonding alloying layer and the diffusion preventing layer is not less than 2 times and not more than 50 times the roughness of the surface of the element substrate by RMS display. is formed, the thickness of the alloyed layer is at 50nm or more 2000nm or less, the thickness of the diffusion preventing layer, characterized in der Rukoto than 5μm or less 50nm.

上記の方法によると、化合物半導体層と素子基板とを貼り合せる際に、両者の間に拡散防止層を介在させることで、素子基板から反射金属層へ向かおうとする素子基板の成分の拡散が拡散防止層によりブロックされ、ひいては素子基板成分の拡散よる主金属層の変質を効果的に抑制することができる。その結果、主金属層が形成する反射面の反射率低下や、主金属層と化合物半導体層との密着強度低下などといった不具合が効果的に抑制され、また、これら不具合による発光素子の製品歩留まりの低下も生じにくい。   According to the above method, when the compound semiconductor layer and the element substrate are bonded to each other, the diffusion of the diffusion preventing layer between the two allows the component substrate component to diffuse from the element substrate to the reflective metal layer. Blocking by the diffusion preventing layer, and consequently, alteration of the main metal layer due to diffusion of the element substrate component can be effectively suppressed. As a result, defects such as a decrease in reflectivity of the reflecting surface formed by the main metal layer and a decrease in adhesion strength between the main metal layer and the compound semiconductor layer are effectively suppressed, and the product yield of the light-emitting element due to these defects is reduced. Decline is unlikely to occur.

また、本発明では、金属層を形成する素子基板の表面が多少荒れていても、貼り合せ金属層と素子基板との間に接合合金化層だけでなく拡散防止層も介在するため、該拡散防止層（及び接合合金化層）が基板表面の凹凸を埋める働きをなし、反射面の反射率劣化を目的として採用した拡散防止層が、素子基板表面の凹凸を充填するという別の効果ももたらす。その結果、素子基板としてより安価な粗面加工状態のものを敢えて採用しても、その表面に金属層として接合合金化層、拡散防止層及び貼り合せ金属層の順に形成することにより、貼りあわせ面である金属層の表面を十分に平坦化できるので、鏡面研磨の素子基板に代えて粗面加工状態の素子基板を用いても、貼り合わせを容易にかつ高強度に行うことができ、また、反射面も平坦だから発光層からの光を高効率で反射することが可能となる。つまり、素子基板の表面が粗面加工の状態であるものを使用することにより、素子基板の表面を鏡面研磨する工程が省略でき、量産性に優れた低コストの高輝度発光素子を製造することが可能となる。   In the present invention, even if the surface of the element substrate on which the metal layer is formed is somewhat rough, not only the bonding alloying layer but also the diffusion preventing layer is interposed between the bonded metal layer and the element substrate. The prevention layer (and the bonding alloying layer) serves to fill the unevenness on the substrate surface, and the diffusion prevention layer adopted for the purpose of deteriorating the reflectance of the reflecting surface also brings another effect that the unevenness on the element substrate surface is filled. . As a result, even if an element substrate with a cheaper rough surface is used, the bonding layer is formed by sequentially forming a bonding alloyed layer, a diffusion prevention layer, and a bonded metal layer on the surface as a metal layer. Since the surface of the metal layer, which is a surface, can be sufficiently flattened, bonding can be performed easily and with high strength even if a roughened element substrate is used instead of a mirror-polished element substrate. Since the reflecting surface is flat, light from the light emitting layer can be reflected with high efficiency. In other words, by using an element substrate whose surface is roughened, the step of mirror polishing the surface of the element substrate can be omitted, and a low-cost, high-luminance light-emitting element excellent in mass productivity is manufactured. Is possible.

この場合、粗面加工はラッピング又はエッチング（特に化学エッチング）により行なうことが好ましい。素子基板は円柱状のインゴットから切り出された薄板基板が用いられるが、切り出された状態の薄板基板には切り出し傷や歪が深く入っており且つ凹凸が大きいので、そのままでは使用することができない。前述の切り出し傷や歪、凹凸を無くすか小さくするためにラッピング加工が必要となる。また、さらに表面の平坦度を向上させるためにラッピング加工した表面を薬液によるエッチングを行なうことで達成することができ、鏡面研磨工程（例えばメカノケミカルポリッシングにて行われる）が不要である分、生産性が向上し、低コストの素子基板を得ることができる。なお、「表面が粗面加工の状態である素子基板」とは、鏡面研磨仕上げする一連の工程から最終工程である鏡面研磨を省略し、その前段処理として採用する粗面加工の段階で打ち切ったものとして捉えることができる。   In this case, the rough surface processing is preferably performed by lapping or etching (especially chemical etching). A thin substrate cut out from a cylindrical ingot is used as the element substrate. However, the cut thin plate substrate has deep cut-out scratches and distortions and large irregularities, so that it cannot be used as it is. Wrapping is required to eliminate or reduce the above-mentioned cut-out scratches, distortions, and irregularities. In addition, it can be achieved by etching the lapped surface with chemicals to further improve the flatness of the surface, so that no mirror polishing process (for example, mechanochemical polishing) is required. Thus, a low-cost element substrate can be obtained. The “element substrate whose surface is in a rough surface state” means that the final step of mirror polishing is omitted from the series of steps to finish mirror polishing, and is cut off at the stage of rough surface processing used as its pre-processing. Can be seen as a thing.

また、接合合金化層は、Ａｕを主成分とするＡｕ系金属、Ａｇを主成分とするＡｇ系金属、またはＡｌを主成分とするＡｌ系金属を用いることが好ましい。このようなＡｕ系金属、Ａｇ系金属、またはＡｌ系金属を用いることで素子基板との高いオーミック接触が可能となる。   The bonding alloying layer is preferably made of an Au-based metal containing Au as a main component, an Ag-based metal containing Ag as a main component, or an Al-based metal containing Al as a main component. By using such Au-based metal, Ag-based metal, or Al-based metal, high ohmic contact with the element substrate is possible.

さらに、拡散防止層は、Ｔｉ、Ｎｉ、Ｃｒ、またはＷからなる金属層を用いることが好ましい。このようなＴｉ、Ｎｉ、Ｃｒ、またはＷからなる拡散防止層を形成することにより、素子基板の構成元素が拡散によって貼り合わせ表面に出現して貼り合わせを阻害することがない。   Further, the diffusion prevention layer is preferably a metal layer made of Ti, Ni, Cr, or W. By forming such a diffusion prevention layer made of Ti, Ni, Cr, or W, the constituent elements of the element substrate do not appear on the bonding surface by diffusion and do not hinder the bonding.

また、反射金属層は、Ａｕを主成分とするＡｕ系金属、Ａｇを主成分とするＡｇ系金属、またはＡｌを主成分とするＡｌ系金属を用いることが好ましい。このようなＡｕ系金属、Ａｇ系金属、またはＡｌ系金属を用いることで、高反射率の反射金属層とすることができる。   The reflective metal layer is preferably made of an Au-based metal containing Au as a main component, an Ag-based metal containing Ag as a main component, or an Al-based metal containing Al as a main component. By using such Au-based metal, Ag-based metal, or Al-based metal, a reflective metal layer having a high reflectance can be obtained.

また、本発明は、上記の方法で製造された発光素子も提供する。さらに、本発明は、発光層部を有する化合物半導体層に金属層を介して素子基板が貼り合わされた発光素子であって、少なくとも素子基板の表面の光沢度が２０〜８０％であり、この表面に金属層として接合合金化層、拡散防止層及び貼り合せ金属層をこの順に積層形成して化合物半導体層と貼り合わせ、接合合金化層と拡散防止層の合計厚さが素子基板の表面のＲＭＳ表示による粗さの２倍以上５０倍以下に形成され、接合合金化層の厚さが５０ｎｍ以上２０００ｎｍ以下であり、拡散防止層の厚さが５０ｎｍ以上５μｍ以下であることを特徴とする発光素子も提供する。 The present invention also provides a light emitting device manufactured by the above method. Furthermore, the present invention provides a light emitting device in which an element substrate is bonded to a compound semiconductor layer having a light emitting layer portion via a metal layer, and at least the surface gloss of the element substrate is 20 to 80%. A bonding alloying layer, a diffusion preventing layer, and a bonding metal layer are laminated in this order as a metal layer and bonded to the compound semiconductor layer, and the total thickness of the bonding alloying layer and the diffusion preventing layer is the RMS of the surface of the element substrate. formed below 50 times 2 times roughness by the display, the thickness of the alloyed layer is at 50nm or more 2000nm or less, light emission thickness of the diffusion preventing layer, characterized in der Rukoto than 5μm or less 50nm An element is also provided.

このように、素子基板の表面の光沢度が２０〜８０％であるものを使用することにより、素子基板の表面を鏡面研磨する工程が省略できるものとなり、量産性に優れた低コストの高輝度発光素子とすることが可能となる。また、特に素子基板表面の光沢度が２０〜８０％である表面上に接合合金化層、拡散防止層、貼り合せ金属層の順に形成することにより、貼りあわせ面である金属層の表面が平坦化し、結合強度も高く、発光層からの光を高効率で反射することが可能となる。光沢度が２０％未満では表面が粗すぎて、反射面や貼り合せ面の平坦化が非常に困難になり、８０％を超える光沢度は、通常の粗面化加工では達成困難であり、無理にこれ以上に光沢度を上げようとすることは、研磨コスト削減上のメリットが損なわれることにつながる。   In this way, by using a device substrate having a glossiness of 20 to 80%, the step of mirror polishing the surface of the device substrate can be omitted, and mass production is excellent at low cost and high brightness. A light emitting element can be obtained. Moreover, the surface of the metal layer which is the bonding surface is flat by forming the bonding alloying layer, the diffusion preventing layer, and the bonding metal layer in this order on the surface where the glossiness of the element substrate surface is 20 to 80%. Thus, the coupling strength is high and light from the light emitting layer can be reflected with high efficiency. If the glossiness is less than 20%, the surface is too rough, and it is very difficult to flatten the reflection surface and the bonding surface. A glossiness exceeding 80% is difficult to achieve with normal roughening. If the glossiness is further increased, the merit in reducing the polishing cost is impaired.

なお、接合合金化層と拡散防止層とは、下地となる粗面加工された素子基板表面の局所的な突起の高さよりも合計厚さが小さいと、これが拡散防止層を突き破って貼り合せ金属層（ひいては反射金属層）に至り、拡散防止効果が損なわれることがあるので、該合計厚さは、素子基板表面の凹凸の最大高さ（Ｒmax）よりも大きく設定することが望ましい。また、凹凸を十分に充填し、ひいては反射面あるいは貼り合せ面の平坦化を十分に図る観点からは、上記の合計厚さは、ＲＭＳ（Root Mean Square:二乗平均粗さ）表示による粗さの２倍以上（経済性を考慮すると５０倍以下）に形成することが望ましい。なお、素子基板の表面の粗さは、最大高さ（Ｒmax）にて０．２μｍ以上２５μｍ以下であるのがよく、ＲＭＳ表示による粗さで０．０２μｍ以上６μｍ以下であるのがよい。   If the total thickness of the bonding alloyed layer and the diffusion prevention layer is smaller than the height of the local protrusions on the roughened element substrate surface as the base, this breaks through the diffusion prevention layer and bonds the bonded metal. Since the diffusion prevention effect may be impaired by reaching the layer (and hence the reflective metal layer), the total thickness is desirably set larger than the maximum height (Rmax) of the irregularities on the surface of the element substrate. In addition, from the viewpoint of sufficiently filling the unevenness and thus sufficiently flattening the reflection surface or the bonding surface, the above total thickness is the roughness expressed by RMS (Root Mean Square) display. It is desirable to form it twice or more (50 times or less considering economy). The surface roughness of the element substrate is preferably 0.2 μm or more and 25 μm or less at the maximum height (Rmax), and is preferably 0.02 μm or more and 6 μm or less in terms of the RMS display roughness.

次に、素子基板はシリコンであることが好ましい。このように素子基板がシリコンであることにより、半導体基板として汎用的に製造されているものとなり、純度、抵抗率等が高精度に制御されたものとなる。   Next, the element substrate is preferably silicon. Since the element substrate is made of silicon in this way, it is manufactured as a semiconductor substrate for general use, and purity, resistivity, etc. are controlled with high accuracy.

また、発光層部は、ＡｌＧａＡｓＰ系化合物半導体、ＩｎＡｌＧａＰ系化合物半導体、ＧａＮ系化合物半導体、またはＺｎＯ系化合物半導体からなることが好ましい。このように発光層部としてＡｌＧａＡｓＰ系化合物半導体、ＩｎＡｌＧａＰ系化合物半導体、ＧａＮ系化合物半導体、またはＺｎＯ系化合物半導体を適用することにより、赤、橙、黄、緑、青、紫等、各種の色の高輝度発光素子を得ることが可能となる。 The light emitting layer portion is preferably made of an AlGaAsP compound semiconductor, an InAlGaP compound semiconductor, a GaN compound semiconductor, or a ZnO compound semiconductor. As described above, by applying the AlGaAsP compound semiconductor, InAlGaP compound semiconductor, GaN compound semiconductor, or ZnO compound semiconductor as the light emitting layer portion, various colors such as red, orange, yellow, green, blue, purple, etc. A high-luminance light emitting element can be obtained.

本発明によれば、発光層部と素子基板との間に高反射率の金属層を貼り合わせて、発光層から放射される光を、光の入射角度に依存せず、且つ高効率で反射する層を導入することで、主表面から取り出す光を高効率なものとすることが可能であり、且つ量産性に優れた低コストの高輝度発光素子の製造方法及び発光素子を提供することが可能となる。   According to the present invention, a highly reflective metal layer is bonded between the light emitting layer portion and the element substrate, and the light emitted from the light emitting layer is reflected with high efficiency without depending on the incident angle of light. By providing a layer to be manufactured, it is possible to make light extracted from the main surface highly efficient, and to provide a low-cost high-luminance light-emitting element manufacturing method and a light-emitting element that are excellent in mass productivity. It becomes possible.

以下、本発明の実施も形態について具体的に説明するが、本発明はこれらに限定されるものではない。図１は、本発明の適用対象となる発光素子の概念図の一例である。該発光素子１００は、素子基板としてのＳｉ単結晶よりなるＳｉ基板７（本実施形態ではｎ型であるがｐ型でもよい）の第一主表面上に、Ａｕ系金属層１０を介して発光層部２４を有する化合物半導体層５０が貼り合わされた構造を有してなる。化合物半導体層５０は、第二主表面側から貼り合わせ側保護層２６、拡散防止層２５、発光層部２４、電流拡散層２０及び光取出面側保護層２７がこの順序で積層形成されたものである。本実施形態において各層及び基板の主表面は、図１のごとく、発光素子１００の光取出面ＰＦを上側にした状態を正置状態として、該正置状態における図面上側に表れる面を第一主表面、下側に表れる面を第二主表面として統一的に記載する。従って、工程説明の都合上、上記正置状態に対し上下を反転した転置状態にて図示を行なう場合は、該図示における第一主表面と第二主表面の上下関係も反転する。   Hereinafter, embodiments of the present invention will be described in detail, but the present invention is not limited thereto. FIG. 1 is an example of a conceptual diagram of a light emitting element to which the present invention is applied. The light emitting element 100 emits light via a Au-based metal layer 10 on a first main surface of a Si substrate 7 (in this embodiment, n-type but may be p-type) made of Si single crystal as an element substrate. It has a structure in which the compound semiconductor layer 50 having the layer portion 24 is bonded. The compound semiconductor layer 50 is formed by laminating the bonding side protective layer 26, the diffusion preventing layer 25, the light emitting layer 24, the current diffusion layer 20, and the light extraction surface side protective layer 27 in this order from the second main surface side. It is. In the present embodiment, the main surfaces of the layers and the substrate, as shown in FIG. 1, are defined as a state where the light extraction surface PF of the light emitting element 100 is on the upper side, and a surface appearing on the upper side of the drawing in the normal state is a first main surface. The surface, the surface appearing on the lower side, is uniformly described as the second main surface. Therefore, for convenience of description of the process, when the drawing is performed in a transposed state that is upside down with respect to the normal state, the vertical relationship between the first main surface and the second main surface in the drawing is also reversed.

発光層部２４は、ノンドープの（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦０．５５、０．４５≦ｙ≦０．５５）混晶からなる活性層５を、第一導電型クラッド層、本実施形態ではｐ型（ＡｌｚＧａ１−ｚ）ｙＩｎ１−ｙＰ（ただしｘ＜ｚ≦１）からなるｐ型クラッド層６（ｐ型ドーパントは例えばＺｎあるいはＭｇ：他のｐ型層についても同じ）と、第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではｎ型（ＡｌｚＧａ１−ｚ）ｙＩｎ１−ｙＰ（ただしｘ＜ｚ≦１）からなるｎ型クラッド層４（ｎ型ドーパントは例えばＳｉ、Ｓ、ＳｅあるいはＴｅ：他のｎ型層についても同じ）とにより挟んだ構造を有し、活性層５の組成に応じて、発光波長を、緑色から赤色領域（発光波長（ピーク発光波長）が５５０ｎｍ以上６７０ｎｍ以下）にて調整できる。 The light emitting layer portion 24 is an active layer 5 made of a non-doped (Al x Ga 1-x ) y In 1-y P (where 0 ≦ x ≦ 0.55, 0.45 ≦ y ≦ 0.55) mixed crystal. a first-conductivity-type cladding layer, p-type in this embodiment (Al z Ga 1-z) p -type cladding layer 6 made of y in 1-y P (except x <z ≦ 1) (p-type dopant, for example Zn or Mg: the same) for the other p-type layer, the second-conductivity-type cladding layer different from the first conductivity type cladding layer, n-type in this embodiment (Al z Ga 1-z) y in 1-y An active layer having a structure sandwiched between n-type clad layers 4 (wherein n <d ≦ 1 ≦ n) made of P (where n-type dopant is, for example, Si, S, Se or Te: the same applies to other n-type layers) Depending on the composition of 5, the emission wavelength is changed from green to red region (emission wavelength (peak Optical wavelength) can be adjusted at least 550 nm 670 nm or less).

ｎ型クラッド層４及びｐ型クラッド層６の厚さは、例えばそれぞれ０．８μｍ以上４μｍ以下（望ましくは０．８μｍ以上２μｍ以下）であり、活性層５の厚さは例えば０．４μｍ以上２μｍ以下（望ましくは０．４μｍ以上１μｍ以下）である。発光層部２４全体の厚さは、例えば２μｍ以上１０μｍ以下（望ましくは２μｍ以上５μｍ以下）である。さらに、電流拡散層２０の厚さは、例えば５μｍ以上２８μｍ以下（望ましくは８μｍ以上１５μｍ以下）である。従って、化合物半導体層５０の厚さは、例えば７μｍ以上３０μｍ以下（望ましくは５μｍ以上１５μｍ以下）であり、単独でのハンドリングが難しい厚さである。   The thickness of the n-type cladding layer 4 and the p-type cladding layer 6 is, for example, 0.8 μm or more and 4 μm or less (preferably 0.8 μm or more and 2 μm or less), and the thickness of the active layer 5 is 0.4 μm or more and 2 μm, for example. Or less (desirably 0.4 μm or more and 1 μm or less). The total thickness of the light emitting layer portion 24 is, for example, 2 μm to 10 μm (desirably 2 μm to 5 μm). Furthermore, the thickness of the current spreading layer 20 is, for example, 5 μm or more and 28 μm or less (desirably 8 μm or more and 15 μm or less). Therefore, the thickness of the compound semiconductor layer 50 is, for example, 7 μm or more and 30 μm or less (preferably 5 μm or more and 15 μm or less), and is difficult to handle by itself.

Ｓｉ基板７は、Ｓｉ単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば５０μｍ以上５００μｍ以下である。図５は、その製造工程を示す模式図である。まず、ＦＺ法あるいはＣＺ法等の公知の方法にてシリコン単結晶インゴットを製造する。こうして得られる単結晶インゴットは、一定の抵抗率範囲のブロックに切断され、さらに外径研削が施され、工程（ａ）に示すように、内周刃切断等のスライサーによりスライシングされる。スライスされたシリコン単結晶ウェーハは、工程（ｂ）に示すように、遊離砥粒を用いて両面がラッピングされ、ラッピングウェーハとなる。次に、工程ｃに示すように、そのラッピングウェーハを酸性エッチング液に浸漬することにより、両面をケミカルエッチング処理する。通常のデバイス用のシリコン単結晶ウェーハは、工程（ｄ）のごとく、メカノケミカルポリッシング工程により鏡面研磨が施されるが、本発明ではこの鏡面研磨を省略したシリコン単結晶ウェーハをＳｉ基板７として使用する。このような鏡面研磨を省略したＳｉ基板７の表面は、光沢度にして２０％以上８０％以下であり、表面の粗さは、最大高さ（Ｒmax）にて０．２μｍ以上２５μｍ以下、ＲＭＳ表示による粗さで０．０２μｍ以上６μｍ以下である。なお、Ｓｉ基板７は、図５の工程（ｂ）のラッピングウェーハを採用してもよいし、工程（ｃ）のケミカルエッチウェーハを採用してもよい。本実施形態では、ケミカルエッチウェーハを使用し、その光沢度は４０％である。   The Si substrate 7 is manufactured by slicing and polishing a Si single crystal ingot, and its thickness is, for example, 50 μm or more and 500 μm or less. FIG. 5 is a schematic view showing the manufacturing process. First, a silicon single crystal ingot is manufactured by a known method such as the FZ method or the CZ method. The single crystal ingot thus obtained is cut into blocks having a certain resistivity range, further subjected to outer diameter grinding, and sliced by a slicer such as an inner peripheral cutting as shown in step (a). As shown in step (b), the sliced silicon single crystal wafer is lapped on both sides using loose abrasive grains to form a lapping wafer. Next, as shown in step c, the wrapping wafer is immersed in an acidic etchant, whereby both surfaces are chemically etched. A silicon single crystal wafer for a normal device is mirror-polished by a mechanochemical polishing step as in step (d). In the present invention, a silicon single crystal wafer in which this mirror polishing is omitted is used as the Si substrate 7. To do. The surface of the Si substrate 7 in which such mirror polishing is omitted is 20% to 80% in terms of gloss, and the surface roughness is 0.2 μm to 25 μm at the maximum height (Rmax), RMS. The roughness by display is 0.02 μm or more and 6 μm or less. Note that the Si substrate 7 may employ the lapping wafer of step (b) in FIG. 5 or the chemically etched wafer of step (c). In this embodiment, a chemically etched wafer is used, and its glossiness is 40%.

上記のＳｉ基板７が発光層部２４に対し、貼り合せ金属層であるＡｕ系金属層１０を挟んで貼り合わされている。Ａｕ系金属層１０は、化合物半導体層５０と接する第一Ａｕ系金属層１０ａと、Ｓｉ基板７と接する第二Ａｕ系金属層１０ｂとが貼り合わせにより一体化したものであり、見かけ上は単一のＡｕ系金属層である。これら第一Ａｕ系金属層１０ａ及び第二Ａｕ系金属層１０ｂ（ひいてはＡｕ系金属層１０）は、純ＡｕもしくはＡｕ含有率が９５質量％以上のＡｕ合金よりなる。   The Si substrate 7 is bonded to the light emitting layer portion 24 with the Au-based metal layer 10 that is a bonded metal layer interposed therebetween. The Au-based metal layer 10 is formed by laminating a first Au-based metal layer 10a in contact with the compound semiconductor layer 50 and a second Au-based metal layer 10b in contact with the Si substrate 7, and is apparently simple. One Au-based metal layer. The first Au-based metal layer 10a and the second Au-based metal layer 10b (and thus the Au-based metal layer 10) are made of pure Au or an Au alloy having an Au content of 95% by mass or more.

Ａｕ系金属層１０は、本実施形態では反射層も兼ねるものとなっている（つまり、反射金属層も構成している）。発光層部２４からの光は、光取出面側に直接放射される光に、Ａｕ系金属層１０による反射光が重畳される形で取り出される。Ａｕ系金属層１０の厚さは、反射効果を十分に確保するため、８０ｎｍ以上とすることが望ましい。また、厚さの上限に制限は特にないが、反射効果が飽和するため、コストとの兼ね合いにより適当に定める（例えば１０μｍ以下）。   In the present embodiment, the Au-based metal layer 10 also serves as a reflective layer (that is, it also constitutes a reflective metal layer). The light from the light emitting layer portion 24 is extracted in a form in which the light reflected directly from the Au-based metal layer 10 is superimposed on the light emitted directly to the light extraction surface side. The thickness of the Au-based metal layer 10 is desirably 80 nm or more in order to ensure a sufficient reflection effect. Moreover, although there is no restriction | limiting in particular in the upper limit of thickness, since a reflective effect is saturated, it determines suitably by balance with cost (for example, 10 micrometers or less).

化合物半導体層５０の第二主表面側には、発光層部２４からの発光光束に対して透光性を有し、かつ、貼り合わせ側接合合金化層３１から発光層部２４への成分拡散を抑制する拡散防止層２５がＡｌ含有化合物半導体として形成され、当該拡散防止層２５の第二主表面が、ＧａＡｓ層からなる貼り合わせ側保護層２６にて覆われている。   On the second main surface side of the compound semiconductor layer 50, the compound semiconductor layer 50 has translucency with respect to the luminous flux from the light emitting layer portion 24, and component diffusion from the bonded side bonded alloyed layer 31 to the light emitting layer portion 24. Is formed as an Al-containing compound semiconductor, and the second main surface of the diffusion prevention layer 25 is covered with a bonding-side protective layer 26 made of a GaAs layer.

拡散防止層２５は、ｎ型のＡｌＧａＡｓ、具体的にはｎ型クラッド層４に格子整合し（格子定数差にて１％以内）、かつ、活性層５よりもバンドギャップが広くなるように、ＡｌａＧａ１−ａＡｓのＡｌＡｓ混晶比ａが０．４以上１以下に調整されたＡｌＧａＡｓよりなる。なお、拡散防止層２５の厚さは０．５μｍ以上３μｍ以下である。また、貼り合わせ側保護層２６をなすＧａＡｓ層は、厚さが１ｎｍ以上２０ｎｍ以下であり、拡散防止層２５よりもドーパント濃度が高く設定されている（ｎ型ドーパント濃度：５×１０１７／ｃｍ３以上１×１０１９／ｃｍ３未満）。 The diffusion prevention layer 25 is lattice-matched to n-type AlGaAs, specifically, the n-type cladding layer 4 (with a lattice constant difference of 1% or less) and has a wider band gap than the active layer 5. It is made of AlGaAs in which the AlAs mixed crystal ratio a of Al a Ga 1-a As is adjusted to 0.4 or more and 1 or less. The thickness of the diffusion preventing layer 25 is not less than 0.5 μm and not more than 3 μm. Further, the GaAs layer constituting the bonded side protective layer 26 has a thickness of 1 nm or more and 20 nm or less, and a higher dopant concentration than the diffusion prevention layer 25 (n-type dopant concentration: 5 × 10 17 / cm 3 or more and less than 1 × 10 19 / cm 3 ).

化合物半導体層５０とＡｕ系金属層１０との間には、該Ａｕ系金属層１０と化合物半導体層６０との接触抵抗を減ずるために貼り合わせ側接合合金化層３１が配置されている。貼り合わせ側接合合金化層は、本実施形態ではＡｕＧｅＮｉ接合合金化層３１であり、ＡｕＧｅＮｉ接合金属層（例えばＧｅ：１５質量％、Ｎｉ：１０質量％）を化合物半導体層５０と合金化したものである。ＡｕＧｅＮｉ接合合金化層３１はＡｕ系金属層１０の第一主表面上に分散形成され、その形成面積率（金属層１０の第一主表面全面積に対する接合合金化層３１の合計面積の比率で表す）は１％以上５０％以下である。   A bonded-side bonded alloyed layer 31 is disposed between the compound semiconductor layer 50 and the Au-based metal layer 10 in order to reduce the contact resistance between the Au-based metal layer 10 and the compound semiconductor layer 60. In this embodiment, the bonding-side bonded alloyed layer is an AuGeNi bonded alloyed layer 31, and an AuGeNi bonded metal layer (for example, Ge: 15 mass%, Ni: 10 mass%) is alloyed with the compound semiconductor layer 50. It is. The AuGeNi bonding alloyed layer 31 is formed in a dispersed manner on the first main surface of the Au-based metal layer 10, and the formation area ratio (the ratio of the total area of the bonding alloyed layer 31 to the total area of the first main surface of the metal layer 10). Represents 1% or more and 50% or less.

Ｓｉ基板７と第二Ａｕ系金属層１０ｂとの間には、基板側接合合金化層としてＡｕＳｂ接合合金化層３２（例えばＳｂ：５質量％）が介挿されている（厚さは、５０ｎｍ以上２，０００ｎｍ以下である）。そして、本実施形態においては、該ＡｕＳｂ接合金属層３２の全面が、後述の貼り合わせ熱処理時においてＳｉ基板７からのＳｉ成分がＡｕ系金属層１０へ拡散するのを防ぐ拡散防止層（具体的にはＴｉ層である）１０ｃにより覆われている。拡散防止層１０ｃの厚さは５０ｎｍ以上５μｍ以下（本実施形態では２００ｎｍ）である。なお、拡散防止層はＴｉ層に代えてＮｉ層、Ｃｒ層又はＷ層にて構成してもよい。また、Ａｕ系金属層１０（第二Ａｕ系金属層１０ｂ）は、該拡散防止層１０ｃの全面を覆う形でこれと接するように配置されている。   An AuSb bonding alloyed layer 32 (for example, Sb: 5% by mass) is interposed between the Si substrate 7 and the second Au-based metal layer 10b as a substrate-side bonding alloyed layer (thickness is 50 nm). Or more and 2,000 nm or less). In the present embodiment, the entire surface of the AuSb bonding metal layer 32 is a diffusion preventing layer (specifically, the Si component from the Si substrate 7 is prevented from diffusing into the Au-based metal layer 10 during the bonding heat treatment described later. Is a Ti layer). The thickness of the diffusion preventing layer 10c is not less than 50 nm and not more than 5 μm (200 nm in this embodiment). The diffusion prevention layer may be composed of a Ni layer, a Cr layer or a W layer instead of the Ti layer. Further, the Au-based metal layer 10 (second Au-based metal layer 10b) is disposed so as to be in contact with the entire surface of the diffusion preventing layer 10c.

接合合金化層３２と拡散防止層１０ｃとは、下地となる粗面加工されたＳｉ基板７の表面の局所的な突起の高さ、つまり、Ｓｉ基板７の表面の凹凸の最大高さ（Ｒmax）よりも大きく設定されている。また、上記の合計厚さは、Ｓｉ基板７の表面のＲＭＳ（Root Mean Square:二乗平均粗さ）表示による粗さの２倍以上（経済性を考慮すると５０倍以下）に形成されている。   The bonding alloying layer 32 and the diffusion preventing layer 10c are the heights of local protrusions on the surface of the roughened Si substrate 7 serving as a base, that is, the maximum height of the irregularities on the surface of the Si substrate 7 (Rmax). ) Is set larger than. Further, the total thickness is formed to be twice or more (50 times or less in consideration of economy) the roughness of the surface of the Si substrate 7 by RMS (Root Mean Square) display.

発光層部２４の第一主表面上には、ＡｌＧａＡｓよりなる電流拡散層２０が形成され、その第一主表面がＧａＡｓ層からなる光取出面側保護層２７にて覆われている。光取出面側保護層２７の厚さは１ｎｍ以上２０ｎｍ以下である。そして、その光取出面側保護層２７の第一主表面の略中央に、発光層部２４に発光駆動電圧を印加するための光取出面側電極（例えばＡｕ電極）９が、該主表面の一部を覆うように形成されている。なお、光取出面側保護層２７上には、ＡｕＢｅ合金等を用いて形成された光取出面側接合合金化層９ａが形成され、その上に光取出面側電極９が配置されている。また、Ｓｉ基板７の裏面にはその全体を覆うように裏面電極（例えばＡｕ電極である）１５が形成されている。裏面電極１５がＡｕ電極である場合、裏面電極１５とＳｉ基板７との間には基板側接合合金化層として、ＡｕＳｂ接合合金化層１６が介挿される。   A current diffusion layer 20 made of AlGaAs is formed on the first main surface of the light emitting layer portion 24, and the first main surface is covered with a light extraction surface side protective layer 27 made of a GaAs layer. The thickness of the light extraction surface side protective layer 27 is 1 nm or more and 20 nm or less. A light extraction surface side electrode (for example, an Au electrode) 9 for applying a light emission driving voltage to the light emitting layer portion 24 is provided at the center of the first main surface of the light extraction surface side protective layer 27. It is formed so as to cover a part. On the light extraction surface side protective layer 27, a light extraction surface side bonded alloyed layer 9a formed using an AuBe alloy or the like is formed, and the light extraction surface side electrode 9 is disposed thereon. Further, a back electrode (for example, an Au electrode) 15 is formed on the back surface of the Si substrate 7 so as to cover the entire surface thereof. When the back electrode 15 is an Au electrode, an AuSb bonding alloyed layer 16 is interposed between the back electrode 15 and the Si substrate 7 as a substrate side bonding alloyed layer.

以下、上記発光素子１００の製造方法の具体例について説明する。
まず、図２の工程１に示すように、成長用基板をなすＧａＡｓ単結晶基板１の主表面に、ｎ型ＧａＡｓバッファ層２を例えば０．５μｍ、ＡｌＡｓからなる剥離層３を例えば０．５μｍ、この順序にてエピタキシャル成長させる。その後、厚さ例えば５ｎｍのＧａＡｓ層からなる光取出面側保護層２６、及び厚さ例えば２μｍのＡｌＧａＡｓよりなる拡散防止層２５、さらに、発光層部２４として、ｎ型ＡｌＧａＩｎＰクラッド層４（厚さ：例えば１μｍ）、ＡｌＧａＩｎＰ活性層（ノンドープ）５（厚さ：例えば０．６μｍ）、及びｐ型ＡｌＧａＩｎＰクラッド層６（厚さ：例えば１μｍ）を、この順序にエピタキシャル成長させる。発光層部２４の全厚は２．６μｍである。その後、ｐ型ＡｌＧａＡｓよりなる電流拡散層２０を例えば５μｍエピタキシャル成長させ、さらにＧａＡｓからなる光取出面側保護層２７（厚さ例えば５ｎｍ）をエピタキシャル成長させる。これら各層のエピタキシャル成長は、公知のＭＯＶＰＥ法により行なうことができる。 Hereinafter, a specific example of the method for manufacturing the light emitting device 100 will be described.
First, as shown in step 1 of FIG. 2, an n-type GaAs buffer layer 2 is 0.5 μm, for example, and a release layer 3 made of AlAs is 0.5 μm, for example, on the main surface of a GaAs single crystal substrate 1 that is a growth substrate. Then, epitaxial growth is performed in this order. Thereafter, the light extraction surface side protective layer 26 made of a GaAs layer with a thickness of, for example, 5 nm, the diffusion prevention layer 25 made of AlGaAs with a thickness of, for example, 2 μm, and the light-emitting layer portion 24 as an n-type AlGaInP cladding layer 4 (thickness). : AlGaInP active layer (non-doped) 5 (thickness: 0.6 μm, for example), and p-type AlGaInP cladding layer 6 (thickness: 1 μm, for example) are epitaxially grown in this order. The total thickness of the light emitting layer portion 24 is 2.6 μm. Thereafter, the current diffusion layer 20 made of p-type AlGaAs is epitaxially grown, for example, by 5 μm, and the light extraction surface side protective layer 27 (thickness, eg, 5 nm) made of GaAs is epitaxially grown. Epitaxial growth of each of these layers can be performed by a known MOVPE method.

これによって、ＧａＡｓ単結晶基板１上には、光取出面側保護層２６、拡散防止層２５、発光層部２４、電流拡散層２０及び光取出面側保護層２７からなる化合物半導体層５０が形成される。化合物半導体層５０の厚さは約９．６μｍであり、ＧａＡｓ単結晶基板１を除去した場合、これを単独で無傷にハンドリングすることは事実上不可能である。なお、化合物半導体層５０の第一主表面には、この段階でＡｕＢｅ接合金属層９ａ’とこれを覆う光取出面側電極９をパターニング形成する。このＡｕＢｅ接合金属層９ａ’及び光取出面側電極９の蒸着形成に際したハンドリングのため、Ａｌ含有化合物半導体からなる電流拡散層２０は大気中に曝される場合があるが、光取出面側保護層２７により覆われているため、電流拡散層２０のＡｌ成分の酸化を防止することができる。   Thus, the compound semiconductor layer 50 including the light extraction surface side protective layer 26, the diffusion prevention layer 25, the light emitting layer portion 24, the current diffusion layer 20, and the light extraction surface side protection layer 27 is formed on the GaAs single crystal substrate 1. Is done. The thickness of the compound semiconductor layer 50 is about 9.6 μm, and when the GaAs single crystal substrate 1 is removed, it is practically impossible to handle it alone without being damaged. Note that the AuBe bonding metal layer 9a 'and the light extraction surface side electrode 9 covering the AuBe bonding metal layer 9a' are formed on the first main surface of the compound semiconductor layer 50 at this stage by patterning. The current diffusion layer 20 made of an Al-containing compound semiconductor may be exposed to the atmosphere for handling during vapor deposition formation of the AuBe bonded metal layer 9a ′ and the light extraction surface side electrode 9, but the light extraction surface side protection may occur. Since it is covered with the layer 27, the oxidation of the Al component of the current diffusion layer 20 can be prevented.

次に、工程２に示すように、化合物半導体層５０の第一主表面に高分子材料結合層１１１を、光取出面側電極９を覆う形態で塗付形成し、工程３に示すように、高分子材料結合層１１１を加熱軟化させた状態で、別途用意した仮支持基板１１０を重ね合わせて密着させ、その後冷却して該高分子材料結合層１１１を硬化させることにより、化合物半導体層５０と仮支持基板１１０とを高分子材料結合層１１１を介して貼り合わせた仮支持貼り合わせ体１２０を作成する（工程３）。この時点では、化合物半導体層５０の第二主表面側には、成長用基板であるＧａＡｓ単結晶基板１が付随した状態となっている。仮支持基板１１０の材質は、例えばＳｉ基板やセラミック板（例えばアルミナ板）、あるいは金属板等である。または、高分子材料結合層１１１としては、ホットメルト型接着剤やワックス類を用いることができる。   Next, as shown in step 2, the polymer material bonding layer 111 is applied and formed on the first main surface of the compound semiconductor layer 50 so as to cover the light extraction surface side electrode 9, and as shown in step 3, In a state where the polymer material bonding layer 111 is heated and softened, a separately prepared temporary support substrate 110 is superposed and adhered, and then cooled to cure the polymer material bonding layer 111, whereby the compound semiconductor layer 50 and A temporary support bonded body 120 is prepared by bonding the temporary support substrate 110 to the polymer material bonding layer 111 (step 3). At this time, the GaAs single crystal substrate 1 as a growth substrate is attached to the second main surface side of the compound semiconductor layer 50. The material of the temporary support substrate 110 is, for example, a Si substrate, a ceramic plate (for example, an alumina plate), a metal plate, or the like. Alternatively, as the polymer material bonding layer 111, a hot-melt adhesive or wax can be used.

なお、化合物半導体層５０の第一主表面を含む部分を、耐熱性に優れた酸化物導電体層（例えばＩＴＯ（Indium-Tin Oxide）層）とすることで、高分子材料結合層１１１に代えて金属ろう材からなる結合層を採用することも可能である。他方、電流拡散層２０を、ＧａＰ等からなる単結晶基板の貼り合せや、ハイドライド気相成長法によりエピタキシャル成長層とすることで、単独ハンドリングが可能な５０μｍ以上（望ましくは１００μｍ以上）に厚膜化することができれば、仮支持基板１１０を省略することもできる。   The portion including the first main surface of the compound semiconductor layer 50 is an oxide conductor layer (for example, an ITO (Indium-Tin Oxide) layer) having excellent heat resistance, so that the polymer material bonding layer 111 is replaced. It is also possible to employ a bonding layer made of a metal brazing material. On the other hand, the current diffusion layer 20 is made thicker to 50 μm or more (preferably 100 μm or more) that can be handled independently by bonding a single crystal substrate made of GaP or the like or using an epitaxial growth layer by a hydride vapor phase growth method. If possible, the temporary support substrate 110 can be omitted.

次に、図３の工程４に示すように、仮支持貼り合わせ体１２０に付随している成長用基板としてのＧａＡｓ単結晶基板１を除去する。該除去は、例えば仮支持貼り合わせ体１２０（工程３参照）をＧａＡｓ単結晶基板１とともにエッチング液（例えば１０％フッ酸水溶液）に浸漬し、バッファ層２と発光層部２４との間に形成したＡｌＡｓ剥離層３を選択エッチングすることにより、該ＧａＡｓ単結晶基板１を仮支持貼り合わせ体１２０から剥離する形で実施することができる。なお、ＡｌＡｓ剥離層３に代えてＡｌＩｎＰよりなるエッチストップ層を形成しておき、ＧａＡｓに対して選択エッチング性を有する第一エッチング液（例えばアンモニア／過酸化水素混合液）を用いてＧａＡｓ単結晶基板１をＧａＡｓバッファ層２とともにエッチング除去し、次いでＡｌＩｎＰに対して選択エッチング性を有する第二エッチング液（例えば塩酸：Ａｌ酸化層除去用にフッ酸を添加してもよい）を用いてエッチストップ層をエッチング除去する工程を採用することもできる。なお、光取出面側保護層２６は、上記エッチングに際して拡散防止層２５のＡｌ成分が酸化される不具合を防止する役割を果たす。   Next, as shown in step 4 of FIG. 3, the GaAs single crystal substrate 1 as a growth substrate attached to the temporary support bonded body 120 is removed. For this removal, for example, the temporary support bonded body 120 (see step 3) is immersed in an etching solution (for example, a 10% aqueous hydrofluoric acid solution) together with the GaAs single crystal substrate 1 and formed between the buffer layer 2 and the light emitting layer portion 24. The GaAs single crystal substrate 1 can be peeled from the temporary support bonded body 120 by selectively etching the AlAs release layer 3 thus formed. It should be noted that an etch stop layer made of AlInP is formed in place of the AlAs release layer 3, and a GaAs single crystal is used by using a first etching solution (for example, ammonia / hydrogen peroxide mixed solution) having selective etching properties with respect to GaAs. Etch and remove the substrate 1 together with the GaAs buffer layer 2 and then etch stop using a second etchant that has selective etching properties with respect to AlInP (for example, hydrochloric acid: hydrofluoric acid may be added to remove the Al oxide layer) A step of etching away the layer can also be employed. The light extraction surface side protective layer 26 plays a role of preventing a problem that the Al component of the diffusion prevention layer 25 is oxidized during the etching.

次に、工程５に示すように、上記仮支持貼り合わせ体１２０の状態で、ＧａＡｓ単結晶基板１の除去により露出した化合物半導体層５０の第二主表面（光取出面側保護層２６により覆われている）にＡｕＧｅＮｉ接合金属層を分散形成し、さらに該ＡｕＧｅＮｉ接合金属層をＡｕＧｅＮｉ接合合金化層３１とするための貼り合わせ側合金化熱処理を行なう。このとき、光取出面側電極９に対するＡｕＢｅ接合金属層９ａ’の合金化も同時に行なうことができる（つまり、光取出側合金化熱処理にも兼用されている）。ここで、ＡｕＧｅＮｉ接合金属層が形成される光取出面側保護層２６は、ドーパント濃度を高めたＧａＡｓ層にて形成されているので、接触抵抗低減効果が一層高められている。また、合金化熱処理は、３００℃以上４５０℃以下の温度の不活性ガス雰囲気下で実施され、具体的には、大気圧と同程度のＮ２等の不活性ガス雰囲気下で行なうことができる。 Next, as shown in Step 5, in the state of the temporary support bonded body 120, the second main surface of the compound semiconductor layer 50 exposed by the removal of the GaAs single crystal substrate 1 (covered by the light extraction surface side protective layer 26). In addition, an AuGeNi bonding metal layer is dispersedly formed, and a bonding-side alloying heat treatment is performed so that the AuGeNi bonding metal layer becomes the AuGeNi bonding alloyed layer 31. At this time, the AuBe bonding metal layer 9a ′ can be alloyed with the light extraction surface side electrode 9 at the same time (that is, also used for light extraction side alloying heat treatment). Here, since the light extraction surface side protective layer 26 on which the AuGeNi bonding metal layer is formed is formed of a GaAs layer with an increased dopant concentration, the effect of reducing the contact resistance is further enhanced. The alloying heat treatment is performed in an inert gas atmosphere at a temperature of 300 ° C. or higher and 450 ° C. or lower. Specifically, the alloying heat treatment can be performed in an inert gas atmosphere such as N 2 at the same level as atmospheric pressure. .

他方、Ｓｉ基板７を別途用意し、その両主表面にＡｕＳｂ接合金属層を形成して、さらに２５０℃以上３６０℃以下の温度域で合金化熱処理を行なうことにより、それぞれＡｕＳｂ接合合金化層３２，１６とする。このうち、ＡｕＳｂ接合合金化層３２上には、続く素子基板貼り合わせ工程においてＳｉ基板７の成分が第二Ａｕ系金属層１０ｂへ拡散するのを阻止する拡散防止層１０ｃを形成しておく。他方、ＡｕＳｂ接合合金化層１６上には裏面電極１５を形成する。そして、図３の工程６に示すように、仮支持貼り合わせ体１２０の状態で、化合物半導体層５０の第二主表面に第一Ａｕ系金属層１０ａを形成し、他方、素子基板７の第一主表面側に第二Ａｕ系金属層１０ｂを形成する。なお、各Ａｕ系金属層の形成は、真空雰囲気（スパッタリングあるいは真空蒸着等により）にて行なうことができる。その後、図４の工程７に示すように、化合物半導体層５０側に形成された第一Ａｕ系金属層１０ａを、Ｓｉ基板７側に形成された第二Ａｕ系金属層１０ｂに重ね合わせて圧迫し、１８０℃以上３６０℃以下（前述の合金化熱処理よりも低温とする）、本実施形態では２４０℃にて３０分間、圧力２００ｋＰａで貼り合わせ熱処理する。これにより、第一Ａｕ系金属層１０ａと第二Ａｕ系金属層１０ｂとが十分な強度にて貼り合わされ、Ａｕ系金属層１０となる。また、化合物半導体層５０とＳｉ基板７とは、Ａｕ系金属層１０を介して貼り合わされ、貼り合わせ結合体１３０となる。   On the other hand, an AuSb bonding alloyed layer 32 is prepared by separately preparing an Si substrate 7, forming AuSb bonding metal layers on both main surfaces thereof, and performing alloying heat treatment in a temperature range of 250 ° C. or higher and 360 ° C. or lower. , 16. Among these, on the AuSb bonding alloying layer 32, a diffusion preventing layer 10c for preventing the components of the Si substrate 7 from diffusing into the second Au-based metal layer 10b in the subsequent element substrate bonding step is formed. On the other hand, the back electrode 15 is formed on the AuSb bonding alloying layer 16. Then, as shown in Step 6 of FIG. 3, the first Au-based metal layer 10 a is formed on the second main surface of the compound semiconductor layer 50 in the state of the temporary support bonded body 120, while The second Au-based metal layer 10b is formed on one main surface side. Each Au-based metal layer can be formed in a vacuum atmosphere (by sputtering or vacuum vapor deposition). Thereafter, as shown in Step 7 of FIG. 4, the first Au-based metal layer 10a formed on the compound semiconductor layer 50 side is overlaid on the second Au-based metal layer 10b formed on the Si substrate 7 side and pressed. In this embodiment, bonding heat treatment is performed at 240 ° C. for 30 minutes and a pressure of 200 kPa for 180 ° C. or more and 360 ° C. or less (lower temperature than the above alloying heat treatment). As a result, the first Au-based metal layer 10 a and the second Au-based metal layer 10 b are bonded together with sufficient strength to form the Au-based metal layer 10. The compound semiconductor layer 50 and the Si substrate 7 are bonded together via the Au-based metal layer 10 to form a bonded bonded body 130.

素子基板７の第一主表面側は前述のごとく粗面加工面とされているが、接合合金化層３２と拡散防止層１０ｃとの形成により、その凹凸が充填されるので、貼り合せに使用する第二Ａｕ系金属層１０ｂの表面を十分平坦化でき、第二Ａｕ系金属層１０ｂとの貼り合せも問題なく行うことができる。また、第二Ａｕ系金属層１０ｂが形成する反射面も平坦化し、反射率を向上させることができる。さらに、接合合金化層３２とＳｉ基板７との結合面積が粗面化により増大し、そのアンカー効果によって貼り合せ強度の向上を図ることもできる。   The first main surface side of the element substrate 7 is a roughened surface as described above, but the unevenness is filled by the formation of the bonding alloying layer 32 and the diffusion prevention layer 10c, so it is used for bonding. The surface of the second Au-based metal layer 10b can be sufficiently flattened and can be bonded to the second Au-based metal layer 10b without any problem. Moreover, the reflective surface formed by the second Au-based metal layer 10b can also be flattened to improve the reflectance. Furthermore, the bonding area between the bonding alloyed layer 32 and the Si substrate 7 is increased by roughening, and the bonding strength can be improved by the anchor effect.

貼り合わせ熱処理が完了したら、高分子材料結合層１１１を加熱・軟化させ、仮支持基板１１０を分離・除去する。残存している高分子材料結合層は、トルエンやメチルエチルケトン（ＭＥＫ）等の有機溶剤を用いて溶解・除去する。貼り合わせ結合体１３０は、複数の素子チップがマトリックス状に配列した形で一括形成された貼り合わせウェーハであり、これを通常の方法によりダイシングして素子チップとし、これを支持体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより最終的な発光素子が得られる。   When the bonding heat treatment is completed, the polymer material bonding layer 111 is heated and softened, and the temporary support substrate 110 is separated and removed. The remaining polymer material bonding layer is dissolved and removed using an organic solvent such as toluene or methyl ethyl ketone (MEK). The bonded bonded body 130 is a bonded wafer in which a plurality of element chips are collectively formed in a matrix arrangement, which is diced by a normal method to form element chips, which are fixed to a support. After performing lead wire bonding or the like, the final light emitting element is obtained by resin sealing.

上記の工程（ただし、接合合金化層３１，３２の合金化熱処理はおこなわず）に準じて製造された貼り合せウェーハの結合強度を確認するために、結合強度増すための熱処理を３００℃にて１０分、及び３５０℃にて１０分の２条件にて行い、ダイシングにより１ｍｍ×１ｍｍ角ないし３３０μｍ×３３０μｍ角にチップ化して、貼り合わせ結合強度の確認を行ない、結合強度が１００ｋｇ／ｃｍ２以上であることを確認した。その結果、いずれも良好な結合強度が得られていることがわかった。 In order to confirm the bonding strength of the bonded wafer manufactured in accordance with the above-described steps (but not the alloying heat treatment of the bonded alloying layers 31 and 32), a heat treatment for increasing the bonding strength is performed at 300 ° C. 10 minutes at 350 ° C. and 2 / 10th of the conditions, dicing into chips of 1 mm × 1 mm square to 330 μm × 330 μm square, and confirming the bonding strength, bonding strength is 100 kg / cm 2 or more It was confirmed that. As a result, it was found that good bond strength was obtained in all cases.

なお、本発明は上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的思想に包含される。例えば、図６の発光素子４００に示すように、反射面を、貼り合せ金属層を形成する第一Ａｕ系金属層１０ａとは別に、ＡｌあるいはＡｇを主成分とする反射金属層１０ｒで形成することができる。なお、接合合金化層１３１の主成分金属は、反射金属層１０ｒと同一の主成分金属からなるものが使用される。   The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical idea of the invention. For example, as shown in the light emitting element 400 of FIG. 6, the reflective surface is formed of a reflective metal layer 10r containing Al or Ag as a main component separately from the first Au-based metal layer 10a that forms the bonded metal layer. be able to. The main component metal of the bonding alloyed layer 131 is made of the same main component metal as that of the reflective metal layer 10r.

本発明の発光素子の一実施形態を積層構造にて示す模式図。The schematic diagram which shows one Embodiment of the light emitting element of this invention by laminated structure. 本発明の発光素子の製造方法の一例を示す工程説明図。Process explanatory drawing which shows an example of the manufacturing method of the light emitting element of this invention. 図２に続く工程説明図。Process explanatory drawing following FIG. 図３に続く工程説明図。Process explanatory drawing following FIG. Ｓｉ基板の製造工程を示す説明図。Explanatory drawing which shows the manufacturing process of Si substrate. 本発明の発光素子の変形例を積層構造にて示す模式図。The schematic diagram which shows the modification of the light emitting element of this invention by laminated structure.

符号の説明Explanation of symbols

７ Ｓｉ単結晶基板（素子基板）
２４ 発光層部
５０ 化合物半導体層
１０ 金属層
１０ｃ 拡散防止層
３２ 接合合金化層
１００，４００ 発光素子 7 Si single crystal substrate (element substrate)
24 Light-Emitting Layer 50 Compound Semiconductor Layer 10 Metal Layer 10c Diffusion Prevention Layer 32 Bonding Alloying Layer 100,400 Light-Emitting Element

Claims (10)

発光層部を有する化合物半導体層に金属層を介して素子基板が貼り合わされ、該金属層の前記化合物半導体層との接合面が反射面を形成する発光素子の製造方法であって、少なくとも前記素子基板の表面が粗面加工の状態であるものを使用し、この粗面状態の表面に前記金属層として接合合金化層、拡散防止層及び貼り合せ金属層をこの順に積層形成して前記化合物半導体層と貼り合わせ、
前記接合合金化層と前記拡散防止層の合計厚さが前記素子基板の表面のＲＭＳ表示による粗さの２倍以上５０倍以下に形成され、
前記接合合金化層の厚さが５０ｎｍ以上２０００ｎｍ以下であり、
前記拡散防止層の厚さが５０ｎｍ以上５μｍ以下であることを特徴とする発光素子の製造方法。 An element substrate is bonded to a compound semiconductor layer having a light emitting layer portion via a metal layer, and a method of manufacturing a light emitting element, wherein a bonding surface of the metal layer with the compound semiconductor layer forms a reflective surface, wherein at least the element A compound semiconductor in which a surface of the substrate is roughened and a bonding alloying layer, a diffusion preventing layer, and a bonded metal layer are laminated in this order as the metal layer on the roughened surface. Laminating with layers,
The total thickness of the alloyed contact layer and the diffusion barrier layer is formed in the following 50 times 2 times the roughness by RMS display surface of the element substrate,
The bonding alloying layer has a thickness of 50 nm or more and 2000 nm or less,
Method of manufacturing a light-emitting element thickness of the diffusion preventing layer, characterized in der Rukoto than 5μm or less 50nm. 前記貼り合せ金属層がＡｕを主成分とするＡｕ系金属層とされることを特徴とする請求項１に記載の発光素子の製造方法。 The method for manufacturing a light-emitting element according to claim 1, wherein the bonded metal layer is an Au-based metal layer containing Au as a main component. 前記粗面加工はラッピング又はエッチングにより行なうことを特徴とする請求項１又は請求項２に記載の発光素子の製造方法。   The method for manufacturing a light emitting element according to claim 1, wherein the rough surface processing is performed by lapping or etching. 前記接合合金化層は、Ａｕを主成分とするＡｕ系金属、Ａｇを主成分とするＡｇ系金属、またはＡｌを主成分とするＡｌ系金属を用いることを特徴とする請求項１ないし請求項３のいずれか１項に記載の発光素子の製造方法。   The bonding alloying layer is made of an Au-based metal containing Au as a main component, an Ag-based metal containing Ag as a main component, or an Al-based metal containing Al as a main component. 4. The method for producing a light-emitting element according to any one of 3 above. 前記拡散防止層としてＴｉ、Ｎｉ、Ｃｒ又はＷからなる金属層を用いることを特徴とする請求項１ないし請求項４のいずれか１項に記載の発光素子の製造方法。   5. The method for manufacturing a light emitting element according to claim 1, wherein a metal layer made of Ti, Ni, Cr, or W is used as the diffusion preventing layer. 6. 前記反射面をなす反射金属層は、Ａｕを主成分とするＡｕ系金属、Ａｇを主成分とするＡｇ系金属、またはＡｌを主成分とするＡｌ系金属を用いることを特徴とする請求項１ないし請求項５のいずれか１項に記載の発光素子の製造方法。   2. The reflective metal layer forming the reflective surface is made of an Au-based metal containing Au as a main component, an Ag-based metal containing Ag as a main component, or an Al-based metal containing Al as a main component. The manufacturing method of the light emitting element of any one of thru | or 5. 請求項１ないし請求項６のいずれか１項に記載の方法で製造されたことを特徴とする発光素子。 Emitting device characterized in that it is produced by the method according to any one of claims 1 to 6. 発光層部を有する化合物半導体層に金属層を介して素子基板が貼り合わされた発光素子であって、少なくとも前記素子基板の表面の光沢度が２０〜８０％であり、この表面に前記金属層として接合合金化層、拡散防止層及び貼り合せ金属層をこの順に積層形成して前記化合物半導体層と貼り合わせ、
前記接合合金化層と前記拡散防止層の合計厚さが前記素子基板の表面のＲＭＳ表示による粗さの２倍以上５０倍以下に形成され、
前記接合合金化層の厚さが５０ｎｍ以上２０００ｎｍ以下であり、
前記拡散防止層の厚さが５０ｎｍ以上５μｍ以下であることを特徴とする発光素子。 A light-emitting element in which an element substrate is bonded to a compound semiconductor layer having a light-emitting layer part through a metal layer, and at least the surface gloss of the element substrate is 20 to 80%, and the metal layer is formed on the surface. Bonding alloying layer, diffusion prevention layer and bonded metal layer are laminated in this order and bonded to the compound semiconductor layer,
The total thickness of the alloyed contact layer and the diffusion barrier layer is formed in the following 50 times 2 times the roughness by RMS display surface of the element substrate,
The bonding alloying layer has a thickness of 50 nm or more and 2000 nm or less,
Emitting element the thickness of the diffusion preventing layer, characterized in der Rukoto than 5μm or less 50nm. 前記素子基板がシリコンであることを特徴とする請求項７又は請求項８に記載の発光素子。   The light emitting device according to claim 7, wherein the device substrate is silicon. 前記発光層部が、ＡｌＧａＩｎ系化合物半導体、ＧａＮ系化合物半導体、またはＺｎＯ系化合物半導体からなることを特徴とする請求項７ないし請求項９のいずれか１項に記載の発光素子。 10. The light emitting device according to claim 7, wherein the light emitting layer portion is made of an AlGaIn based compound semiconductor, a GaN based compound semiconductor, or a ZnO based compound semiconductor.
JP2004172332A 2004-06-10 2004-06-10 Light emitting device manufacturing method and light emitting device Expired - Fee Related JP4978877B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004172332A JP4978877B2 (en) 2004-06-10 2004-06-10 Light emitting device manufacturing method and light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004172332A JP4978877B2 (en) 2004-06-10 2004-06-10 Light emitting device manufacturing method and light emitting device

Publications (2)

Publication Number Publication Date
JP2005353809A JP2005353809A (en) 2005-12-22
JP4978877B2 true JP4978877B2 (en) 2012-07-18

Family

ID=35588016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004172332A Expired - Fee Related JP4978877B2 (en) 2004-06-10 2004-06-10 Light emitting device manufacturing method and light emitting device

Country Status (1)

Country Link
JP (1) JP4978877B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5032017B2 (en) * 2005-10-28 2012-09-26 株式会社東芝 Semiconductor light emitting device, method for manufacturing the same, and semiconductor light emitting device
JP4893067B2 (en) * 2006-03-30 2012-03-07 ブラザー工業株式会社 Vibration element, method for manufacturing vibration element, optical scanning apparatus, image forming apparatus, and image display apparatus
JP5123573B2 (en) * 2007-06-13 2013-01-23 ローム株式会社 Semiconductor light emitting device and manufacturing method thereof
JP4892445B2 (en) * 2007-10-01 2012-03-07 昭和電工株式会社 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP5123269B2 (en) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド Light emitting device and manufacturing method thereof
CN101771113B (en) * 2009-01-04 2011-07-20 厦门市三安光电科技有限公司 Multi-unit synthesis type reflector based method for manufacturing power type light emitting diode
JP5743806B2 (en) * 2011-08-23 2015-07-01 シャープ株式会社 Nitride semiconductor light emitting device, nitride semiconductor light emitting device, and method of manufacturing nitride semiconductor light emitting device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084095B2 (en) * 1985-03-26 1996-01-17 日本電気株式会社 Method for manufacturing semiconductor device
JPS61231760A (en) * 1985-04-08 1986-10-16 Sumitomo Electric Ind Ltd Compound semiconductor element
JPH04139817A (en) * 1990-10-01 1992-05-13 Mitsubishi Electric Corp Method for growing semiconductor crystal
JP3664593B2 (en) * 1998-11-06 2005-06-29 信越半導体株式会社 Semiconductor wafer and manufacturing method thereof
WO2000063467A1 (en) * 1999-04-20 2000-10-26 Naoetsudenshikogyo-Kabushikigaisha Silicon epitaxial wafer and its manufacturing method
JP4050444B2 (en) * 2000-05-30 2008-02-20 信越半導体株式会社 Light emitting device and manufacturing method thereof
WO2003065464A1 (en) * 2002-01-28 2003-08-07 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
JP2004055924A (en) * 2002-07-22 2004-02-19 Sanken Electric Co Ltd Method for manufacturing semiconductor wafer laminate
JP2004111848A (en) * 2002-09-20 2004-04-08 Kyocera Corp Sapphire substrate, epitaxial substrate using it, and its manufacturing method
JP4108439B2 (en) * 2002-10-23 2008-06-25 信越半導体株式会社 Light emitting device manufacturing method and light emitting device
JP4121551B2 (en) * 2002-10-23 2008-07-23 信越半導体株式会社 Light emitting device manufacturing method and light emitting device
JP4074505B2 (en) * 2002-10-25 2008-04-09 ローム株式会社 Manufacturing method of semiconductor light emitting device
US20040104395A1 (en) * 2002-11-28 2004-06-03 Shin-Etsu Handotai Co., Ltd. Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device

Also Published As

Publication number Publication date
JP2005353809A (en) 2005-12-22

Similar Documents

Publication Publication Date Title
US6838704B2 (en) Light emitting diode and method of making the same
US9705034B2 (en) Light-emitting diode, method for manufacturing light-emitting diode, light-emitting diode lamp and illumination device
JP4572597B2 (en) Nitride semiconductor device
JP4974867B2 (en) Light emitting diode and manufacturing method thereof
US20040149810A1 (en) Led stack manufacturing method and its structure thereof
KR101290836B1 (en) Light-emitting diode, method for producing same, and light-emitting diode lamp
JP5343018B2 (en) LIGHT EMITTING DIODE, MANUFACTURING METHOD THEREOF, AND LIGHT EMITTING DIODE LAMP
JP4942996B2 (en) Light emitting diode
JP2010186829A (en) Method for manufacturing light emitting element
JP2005150675A (en) Semiconductor light-emitting diode and its manufacturing method
WO2010095361A1 (en) Light-emitting diode, light-emitting diode lamp, and method for producing light-emitting diode
JP4843235B2 (en) Group III nitride semiconductor light emitting device manufacturing method
JP2012054422A (en) Light-emitting diode
WO2010125792A1 (en) Light emitting diode and method for producing the same, and light emitting diode lamp
JP2007258672A (en) Light-emitting diode and its manufacturing method
JP5427585B2 (en) Flip chip type light emitting diode and method for manufacturing the same
JP2010098068A (en) Light emitting diode, manufacturing method thereof, and lamp
JP2011165799A (en) Flip-chip light emitting diode and method for manufacturing the same, and light emitting diode lamp
JP4978877B2 (en) Light emitting device manufacturing method and light emitting device
JP2010267813A (en) Light emitting device, and method for manufacturing the same
JP4918245B2 (en) Light emitting diode and manufacturing method thereof
TWI414076B (en) Manufacturing method of light-emitting element and light-emitting element
JP2005347714A (en) Light emitting device and its manufacturing method
WO2010092741A1 (en) Light-emitting diode, and light-emitting diode lamp
JP2006013381A (en) Luminous element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120326

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4978877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees