JP4974621B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP4974621B2 JP4974621B2 JP2006247707A JP2006247707A JP4974621B2 JP 4974621 B2 JP4974621 B2 JP 4974621B2 JP 2006247707 A JP2006247707 A JP 2006247707A JP 2006247707 A JP2006247707 A JP 2006247707A JP 4974621 B2 JP4974621 B2 JP 4974621B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- conductive
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
本発明は非接触でデータの送受信が可能である半導体装置に関し、特に当該半導体装置の通信距離を変化させることが可能となる半導体装置に関する。 The present invention relates to a semiconductor device capable of transmitting and receiving data without contact, and more particularly to a semiconductor device capable of changing a communication distance of the semiconductor device.
近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）等が企業内、市場等で導入され始めている。 2. Description of the Related Art In recent years, attention has been focused on an individual recognition technique in which an ID (individual identification number) is given to an individual object to clarify information such as a history of the object and to be useful for production and management. Among them, development of semiconductor devices capable of transmitting and receiving data without contact is underway. As such a semiconductor device, RFID (Radio Frequency Identification) (ID tag, IC tag, IC chip, RF tag (Radio Frequency), wireless tag, electronic tag, also referred to as wireless chip) has been introduced in the company, the market, etc. Being started.
現在実用化されているこれらの半導体装置の多くは、トランジスタ等から構成される素子群（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとして機能する導電膜とを有している。これらの半導体装置は、アンテナを介してリーダ／ライタ間とデータのやりとりを行うことができる。 Many of these semiconductor devices currently in practical use have a group of elements (also referred to as an IC (Integrated Circuit) chip) composed of transistors and a conductive film functioning as an antenna. These semiconductor devices can exchange data with a reader / writer via an antenna.
しかし、これらの半導体装置を円柱形状の商品等の曲面を有する商品に貼り合わせたり、埋め込んだりして設ける場合、商品の曲面が急である（曲率半径が小さい）ほど、アンテナの形状が変形する。例えば、磁界の変化を利用してデータのやりとりを行う電磁誘導方式では、ループ状に形成されたアンテナ形状の変形に伴い磁界が通る面積が減少したり、磁界同士の打ち消し作用が働いたりすることにより通信距離の低減を引き起こす問題が懸念されている。 However, when these semiconductor devices are provided by being attached to or embedded in a product having a curved surface, such as a cylindrical product, the shape of the antenna is deformed as the curved surface of the product is steep (the radius of curvature is small). . For example, in the electromagnetic induction method that exchanges data by using changes in the magnetic field, the area through which the magnetic field passes decreases as the antenna shape formed in a loop decreases, or the canceling action between the magnetic fields works As a result, there is a concern that the communication distance may be reduced.
また、非接触でデータの送受信を行う半導体装置を商品に搭載した場合に、消費者のプライバシーが侵害される恐れも指摘されている（例えば、非特許文献１）。例えば、商品に半導体装置が埋め込まれている場合、購入後にその商品を携帯している消費者の位置が追跡される可能性がある。また、ブランド品等の高級品に半導体装置が埋め込まれている場合には、当該半導体装置の情報を盗み見ることにより、一種の購買力の識別に用いられる可能性もある。さらには、第三者によって当該半導体装置の情報が書き換えられる（偽造）される恐れもある。このように、商品に半導体装置を搭載した場合、通信距離が長ければ長いほど流通過程における管理や監視には便利であるが、特定の個人に商品が渡った場合等には、通信距離が長ければ長いほど購入した商品の内容を第三者把握されたり、偽造されたりする恐れがある。 In addition, when a semiconductor device that transmits and receives data without contact is mounted on a product, the privacy of consumers may be infringed (for example, Non-Patent Document 1). For example, when a semiconductor device is embedded in a product, the position of a consumer who carries the product may be tracked after purchase. Further, in the case where a semiconductor device is embedded in a luxury product such as a branded product, there is a possibility that it may be used for identifying a kind of purchasing power by stealing information on the semiconductor device. Furthermore, there is a possibility that information of the semiconductor device is rewritten (forged) by a third party. In this way, when a semiconductor device is mounted on a product, the longer the communication distance, the more convenient for management and monitoring in the distribution process, but the longer the communication distance is, for example, when the product reaches a specific individual. The longer the product is purchased, the more likely it is that the content of the purchased product will be understood by a third party or forged.
このような問題点への対策として、商品自体には半導体装置を埋め込まず、購入後に取り外せるように値札や包装紙等に半導体装置を取り付ける等の対策が考えられる。しかし、半導体装置を簡単に取り外すことができる場合には偽造や盗難等に対するセキュリティーの低下が懸念される。また、購入後に商品に埋め込まれている半導体装置を破壊することにより外部からデータを読み取られないようにする等の対策も考えられるが、商品を破棄する際には有効となるが、商品購入後に、消費者や生産者が半導体装置に含まれている商品の情報を活用することができなくなり、例えば、商品の修理やメンテナンスに有用な情報も失われることになる。
本発明は、曲面を有する商品に半導体装置を設けた場合であっても、通信距離の低減を防止可能な半導体装置およびその作製方法を提供することを目的とする。また、商品に非接触でデータのやりとりが可能である半導体装置を搭載した場合であっても、当該商品の所有者のプライバシーを保護し、利用に応じて通信距離の制御が可能な半導体装置およびその作製方法を提供することを目的とする。 An object of the present invention is to provide a semiconductor device capable of preventing a reduction in communication distance and a manufacturing method thereof even when the semiconductor device is provided in a product having a curved surface. Moreover, even when a semiconductor device capable of exchanging data without contact is mounted on a product, the semiconductor device capable of protecting the privacy of the owner of the product and controlling the communication distance according to use An object is to provide a manufacturing method thereof.
本発明の半導体装置は、基板上に設けられたトランジスタを有する素子群と、素子群の上方または下方に設けられたアンテナとして機能する複数の線状の導電膜とを有し、複数の線状の導電膜は、並列に配置されるように設けられ且つ互いに電気的に絶縁されていることを特徴としている。なお、本発明において線状の導電膜が並列に配置されるとは、線状の導電膜の短辺方向に沿って複数の導電膜が配置されている状態をいう。また、本発明において、線状とは直線だけでなく曲線や蛇行している線等も含んでいる。 A semiconductor device of the present invention includes an element group having a transistor provided over a substrate and a plurality of linear conductive films functioning as antennas provided above or below the element group. These conductive films are provided so as to be arranged in parallel and are electrically insulated from each other. In the present invention, the phrase “linear conductive films are arranged in parallel” means a state in which a plurality of conductive films are arranged along the short side direction of the linear conductive film. In the present invention, the term “linear” includes not only a straight line but also a curved line, a meandering line, and the like.
また、本発明の半導体装置の別の構成として、基板上に設けられたトランジスタを有する素子群と、素子群の上方または下方に設けられたアンテナとして機能する複数の線状の導電膜と、複数の線状の導電膜の端部にそれぞれ設けられた接続部分とを有し、複数の線状の導電膜は、並列に配置されるように設けられ且つ互いに電気的に絶縁されていることを特徴としている。 As another structure of the semiconductor device of the present invention, an element group including a transistor provided over a substrate, a plurality of linear conductive films functioning as antennas provided above or below the element group, and a plurality A plurality of linear conductive films are provided so as to be arranged in parallel and electrically insulated from each other. It is a feature.
また、本発明の半導体装置の別の構成として、平坦性を有する基板上に設けられたトランジスタを有する素子群と、素子群の上方または下方に設けられた複数の線状の導電膜と、複数の線状の導電膜の端部にそれぞれ設けられた接続部分とを有し、複数の線状の導電膜は、並列に配置されるように設けられ且つ互いに電気的に絶縁され、平坦性を有する基板を湾曲して複数の線状の導電膜の各々が隣接する導電膜の接続部分と接続されることによって、複数の導電膜が互いに電気的に接続されアンテナとして機能することを特徴としている。 As another structure of the semiconductor device of the present invention, an element group including a transistor provided over a flat substrate, a plurality of linear conductive films provided above or below the element group, A plurality of linear conductive films are provided so as to be arranged in parallel and are electrically insulated from each other, thereby providing flatness. A plurality of conductive films are electrically connected to each other and function as an antenna by bending a substrate having a plurality of linear conductive films connected to a connection portion of adjacent conductive films. .
また、本発明の半導体装置は、上記構成において、複数の線状の導電膜の各々が隣接する導電膜と平行になるように並列に配置するように設けることも可能である。 In the above structure, the semiconductor device of the present invention can be provided so that each of the plurality of linear conductive films is arranged in parallel so as to be parallel to the adjacent conductive films.
また、本発明の半導体装置の別の構成として、平坦性を有する基板上に設けられたトランジスタを有する素子群と、素子群の上方または下方に設けられた第１の導電膜、第２の導電膜および第３の導電膜と、第１の導電膜の一方の端部に設けられた第１の接続部分および他方の端部に設けられた第２の接続部分と、第２の導電膜の一方の端部に設けられた第３の接続部分および他方の端部に設けられた第４の接続部分と、第３の導電膜の一方の端部に設けられた第５の接続部分および他方の端部に設けられた第６の接続部分とを有し、第２の導電膜は第１の導電膜に隣接して平行に設けられ、第３の導電膜は第２の導電膜に隣接して平行に設けられ、平坦性を有する基板を湾曲して第１の導電膜の第２の接続部分と第２の導電膜の第３の接続部分とを接続し、且つ第２の導電膜の第４の接続部分と第３の導電膜の第５の接続部分とを接続することによって、第１の導電膜、第２の導電膜および第３の導電膜が電気的に接続されアンテナとして機能することを特徴としている。 As another structure of the semiconductor device of the present invention, an element group including a transistor provided over a flat substrate, a first conductive film, and a second conductive film provided above or below the element group are provided. A film, a third conductive film, a first connection portion provided at one end of the first conductive film, a second connection portion provided at the other end, and a second conductive film A third connection portion provided at one end, a fourth connection portion provided at the other end, a fifth connection portion provided at one end of the third conductive film, and the other The second conductive film is provided adjacent to the first conductive film in parallel and the third conductive film is adjacent to the second conductive film. The second connection portion of the first conductive film and the third connection of the second conductive film by bending the flat substrate provided in parallel. And connecting the fourth connection portion of the second conductive film and the fifth connection portion of the third conductive film, thereby connecting the first conductive film, the second conductive film, and the second conductive film. The three conductive films are electrically connected and function as an antenna.
また、本発明の半導体装置の別の構成として、平坦性を有する基板上に設けられたトランジスタを有する素子群と、素子群の上方または下方に設けられた第１〜第ｎ（ｎ≧３）の複数の線状の導電膜と、第１〜第ｎの複数の線状の導電膜の各々の一方の端部および他方の端部に設けられた接続領域と、第１〜第ｎの複数の線状の導電膜の各々は、隣接する導電膜と平行に設けられ且つ互いに電気的に絶縁され、平坦性を有する基板を湾曲して、第ｍ（１≦ｍ≦ｎ−２）の導電膜の他方の端部に設けられた接続部分と第（ｍ＋１）の導電膜の一方の端部に設けられた接続部分とを接続し、第（ｍ＋１）の導電膜の他方の端部に設けられた接続部分と第（ｍ＋２）の導電膜の一方の端部に設けられた接続部分とを接続することによって、第１〜第ｎの複数の線状の導電膜が互いに電気的に接続されアンテナとして機能することを特徴としている。 As another structure of the semiconductor device of the present invention, an element group having a transistor provided over a flat substrate, and first to nth (n ≧ 3) provided above or below the element group. A plurality of linear conductive films, a connection region provided at one end and the other end of each of the first to n-th plurality of linear conductive films, and the first to n-th plurality Each of the linear conductive films is provided in parallel with the adjacent conductive film and is electrically insulated from each other, and is curved on a flat substrate to provide an mth (1 ≦ m ≦ n−2) conductive film. A connection portion provided at the other end of the film is connected to a connection portion provided at one end of the (m + 1) th conductive film, and provided at the other end of the (m + 1) th conductive film. By connecting the connected portion and the connecting portion provided at one end of the (m + 2) th conductive film, It is characterized by a plurality of linear conductive film functions as are electrically connected to the antenna to one another.
また、本発明の半導体装置の別の構成として、基板上に設けられたトランジスタを有する素子群と、素子群の上方または下方に設けられたアンテナとを有し、アンテナは、第１の方向に平行に設けられた第１の導電膜および第２の導電膜と、第１の方向と異なる第２の方向に平行に設けられた複数の線状の導電膜とを有し、複数の線状の導電膜の一方の端部は、第１の導電膜にそれぞれ接続され、記複数の線状の導電膜の他方の端部は、第２の導電膜にそれぞれ接続され、第１の導電膜および第２の導電膜の端部にトランジスタが電気的に接続されていることを特徴としている。 As another structure of the semiconductor device of the present invention, the semiconductor device includes an element group including a transistor provided over a substrate and an antenna provided above or below the element group. The antenna extends in the first direction. A first conductive film and a second conductive film provided in parallel; a plurality of linear conductive films provided in parallel in a second direction different from the first direction; One end of each conductive film is connected to the first conductive film, and the other end of each of the plurality of linear conductive films is connected to the second conductive film. A transistor is electrically connected to an end portion of the second conductive film.
また、本発明の半導体装置の別の構成として、基板上に設けられたトランジスタを有する素子群と、素子群の上方または下方に設けられたアンテナとして機能する導電膜とを有し、導電膜は、第１の方向に平行に設けられた第１の領域および第２の領域と、第１の方向と異なる第２の方向に平行に設けられた複数の線状の導電膜で形成された第３の領域とを有し、複数の線状の導電膜で形成された第３の領域の一方の端部は第１の領域に接続され、他方の端部は第２の領域に接続され、第１の領域および前記第２の領域の端部に前記トランジスタが電気的に接続されていることを特徴としている。 As another structure of the semiconductor device of the present invention, an element group including a transistor provided over a substrate and a conductive film functioning as an antenna provided above or below the element group, A first region and a second region provided in parallel to the first direction, and a plurality of linear conductive films provided in parallel to a second direction different from the first direction. One end of a third region formed of a plurality of linear conductive films is connected to the first region, and the other end is connected to the second region, The transistor is electrically connected to end portions of the first region and the second region.
また、本発明の半導体装置は、上記構成において、第１の方向と第２の方向が直交していることを特徴としている。 The semiconductor device of the present invention is characterized in that, in the above structure, the first direction and the second direction are orthogonal to each other.
本発明の半導体装置の作製方法は、基板上にトランジスタを含む素子群を形成し、素子群の上方にアンテナとして機能する複数の線状の導電膜を形成し、複数の線状の導電膜は、互いに電気的に絶縁され且つ並列に配置されるように形成されることを特徴としている。 In the method for manufacturing a semiconductor device of the present invention, an element group including a transistor is formed over a substrate, a plurality of linear conductive films functioning as antennas are formed above the element group, and the plurality of linear conductive films are , And are formed so as to be electrically insulated from each other and arranged in parallel.
本発明の半導体装置の他の作製方法は、第１の基板上にトランジスタを含む素子群を形成し、第２の基板上にアンテナとして機能する複数の線状の導電膜を形成し、複数の線状の導電膜の各々は、互いに電気的に絶縁され且つ並列に配置されるように形成され、並列に配置された複数の線状の導電膜において両端部に設けられた導電膜とトランジスタとが電気的に接続されるように第１の基板と第２の基板とを貼り合わせることを特徴としている。 In another method for manufacturing a semiconductor device of the present invention, an element group including a transistor is formed over a first substrate, a plurality of linear conductive films functioning as antennas are formed over a second substrate, Each of the linear conductive films is formed so as to be electrically insulated from each other and arranged in parallel, and the conductive films and transistors provided at both ends of the plurality of linear conductive films arranged in parallel The first substrate and the second substrate are bonded to each other so as to be electrically connected to each other.
本発明の半導体装置の他の作製方法は、上記方法において、複数の線状の導電膜の各々が隣接する導電膜と平行になるように並列に配置することを特徴としている。また、導電膜はスクリーン印刷法で形成することを特徴としている。 Another method for manufacturing a semiconductor device of the present invention is characterized in that, in the above method, the plurality of linear conductive films are arranged in parallel so that each of the plurality of linear conductive films is parallel to an adjacent conductive film. The conductive film is formed by a screen printing method.
本発明の半導体装置は、湾曲させることによりデータの送受信が可能となるため、曲面を有する商品に設けた場合であっても半導体装置とリーダ／ライタとの通信距離の低減を防止し、データのやりとりを行うことができる。また、商品を購入後に利用者の使用形態によって、本人が通信距離の制御を行うことが可能となるため、プライバシーを保護することが可能となる。 Since the semiconductor device of the present invention can transmit and receive data by curving, even when the product is provided on a product having a curved surface, the communication distance between the semiconductor device and the reader / writer is prevented from being reduced. Can communicate. In addition, since the person can control the communication distance according to the usage pattern of the user after purchasing the product, privacy can be protected.
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the structures of the present invention described below, the same reference numerals may be used in common in different drawings.
（実施の形態１）
本実施の形態では、本発明の半導体装置の一例に関して図面を参照して説明する。
(Embodiment 1)
In this embodiment, an example of a semiconductor device of the present invention will be described with reference to drawings.
本実施の形態で示す半導体装置は、少なくとも基板１０１上に設けられた素子群１０２と、アンテナとして機能する複数の導電膜１０３ａ〜１０３ｆとを有している。ここでは、導電膜１０３ａ〜１０３ｆはそれぞれ隣接する線状の導電膜同士が並列に配置されるように設けられており、基板１０１を湾曲させない状態において、隣接する導電膜同士が電気的に接続しないように設けられている（図１（Ａ））。なお、線状の導電膜が並列に配置されるとは、線状の導電膜の短辺方向に沿って複数の導電膜が配置されている状態をいい、例えば、図１（Ａ）に示すように隣接する導電膜と平行になるように設けることができる。また、線状とは直線だけでなく曲線や蛇行している線等も含んでいる。
The semiconductor device described in this embodiment includes at least an
基板１０１としては、可撓性を有する、ガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いる事ができる。これらの基板は、例えば、基板上に素子群１０２等を形成した後に、基板を薄膜化することによって可撓性を有する基板とすることができる。他にもポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＴ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックやアクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。また、このような基板であれば、その面積や形状、大きな制限が無いため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることが可能となる。このような利点は円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
As the
素子群１０２としては、少なくともトランジスタ、ダイオードまたは太陽電池等を有する半導体素子から構成されている。トランジスタとしては、ガラス等の剛性を有する基板上に形成された半導体膜をチャネルとして利用する薄膜トランジスタ（ＴＦＴ）、Ｓｉ等の半導体基板上に当該基板をチャネルとして利用する電界効果型トランジスタ（ＦＥＴ）または有機材料をチャネルとして利用する有機ＴＦＴ等で設けることができる。また、ダイオードとしては、可変容量ダイオード、ショットキーダイオードまたはトンネルダイオード等の各種ダイオードを適用することができる。本発明では、これらのトランジスタやダイオード等を用いることよって、ＣＰＵ、メモリまたはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。
The
導電膜１０３ａ〜１０３ｆとしては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、及びニッケル（Ｎｉ）等の金属または金属化合物を１つまたは複数有する導電材料を用いて、スパッタ法、ＣＶＤ法またはめっき法等をもちいて形成することができる。また、他にも、液滴吐出法（イングジェット法とも呼ばれる）やスクリーン印刷法等の印刷法を用いて導電性のペーストを用いて形成することができる。導電性ペーストとしては、粒径が数μｍから数十μｍの導電性粒子を有機樹脂に溶解又は分解させたものを用いることができる、導電性粒子としては、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、およびチタン（Ｔｉ）、等のいずれか一つ以上金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子バインダー、溶媒、分散剤及び被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、ペーストを押し出した後に焼成することが好ましい。例えば、ペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。
As the
また、図１（Ａ）において、線状に設けられた複数の導電膜１０３ａ〜１０３ｆは平行に設けられ、各々の両端部には接続部分１２１ａ〜１２６ａ、１２２ｂ〜１２７ｂが設けられている。より具体的には、導電膜１０３ａ〜１０３ｆの一方の端部にそれぞれ接続部分１２１ａ〜１２６ａが設けられ、導電膜１０３ａ〜１０３ｆの他方の端部にそれぞれ接続部分１２２ｂ〜１２７ｂが設けられている。また、素子群１０２にも接続部分１２１ｂ、１２７ａが設けられており、当該接続部分１２１ｂおよび１２７ａは、導電膜１０３ａ〜１０３ｆのうち最も外側に設けられた２つの導電膜（導電膜１０３ａ、導電膜１０３ｆ）に設けられた接続部分（接続部分１２１ａ、接続部分１２７ｂ）とそれぞれ電気的に接続されている。
In FIG. 1A, a plurality of
本実施の形態で示す半導体装置は、基板１０１を湾曲等することにより立体化させた際に導電膜１０３ａ〜１０３ｆがコイル状となりアンテナとして機能することを特徴としている。具体的には、基板１０１を湾曲させた場合に、複数の導電膜１０３ａ〜１０３ｆにおいて、隣接する導電膜の端部同士が接続されることによって、導電膜１０３ａ〜１０３ｆが電気的に接続された一本のコイル状の導電膜となり、アンテナとして機能する。
The semiconductor device described in this embodiment is characterized in that the
図１（Ａ）に示す半導体装置において、基板１０１を一定の方向（ｙ軸方向に沿って対称となるように）に折り曲げた場合、導電膜１０３ｂ〜１０３ｆの一方の端部に設けられた接続部分１２２ａ〜１２６ａと導電膜１０３ａ〜１０３ｅの他方の端部に設けられた接続部分１２２ｂ〜１２６ｂが電気的に接続される。具体的には、接続部分１２２ａと接続部分１２２ｂ、接続部分１２３ａと接続部分１２３ｂ、接続部分１２４ａと接続部分１２４ｂ、接続部分１２５ａと接続部分１２５ｂ、接続部分１２６ａと接続部分１２６ｂとがそれぞれ電気的に接続される。このように、複数の導電膜１０３ａ〜１０３ｆにおいて、隣接する導電膜の端部同士が接続されることによって、複数の導電膜１０３ａ〜１０３ｆが電気的に接続され、アンテナとして機能する一本のコイル状の導電膜１０４となる（図１（Ｂ）、（Ｃ））。接続部分の接続としては、導電性テープ、導電性樹脂、異方性導電樹脂、レーザ光照射等により接続される。また、接続は、一回のみの接続とすることも出来るし、複数回行える構造とする事もできる。なお、アンテナとして機能するコイル状の導電膜１０４の両端部に設けられた接続部分（導電膜１０３ａの一方の端部に設けられた接続部分１２１ａ、導電膜１０３ｆの他方の端部に設けられた接続部分１２７ｂ）は、素子群１０２に設けられた接続部分１２１ｂ、１２７ａとそれぞれ電気的に接続されている。
In the semiconductor device illustrated in FIG. 1A, when the
接続部分１２１ａと素子群１０２に設けられた接続部分１２１ｂおよび接続部分１２７ｂと素子群１０２に設けられた接続部分１２７ａとが電気的に接続されていればどのように接続を行っても良い。例えば、素子群１０２が導電膜１０３ａ〜１０３ｆの上方または下方に設けられている場合には、導電膜１０３ａ、１０３ｆの接続部分１２１ａおよび接続部分１２７ｂを直接素子群１０２に接続することができる（図２（Ａ）、（Ｂ））。この場合、導電膜１０３ａ、１０３ｆの形状は素子群１０２と接続しやすいように適宜変更すればよい。また、他にも素子群１０２を小さく設ける場合には、複数の導電膜１０３ａ〜１０３ｆが立体的に交差するように設けることも可能である（図２（Ｃ）、（Ｄ））。
As long as the
また、本実施の形態で示す半導体装置において、複数の導電膜１０３ａ〜１０３ｆは基板１０１上に設けられた素子群１０２の上方に作り込んで設けてもよいし、素子群１０２が設けられた基板とは別の基板上に複数の導電膜１０３ａ〜１０３ｆを設けた後に素子群１０２と複数の導電膜１０３ａ〜１０３ｆを電気的に接続するように設けてもよい。これらの具体例に関して図３を参照して説明する。
In the semiconductor device described in this embodiment, the plurality of
図３（Ａ）は、基板１０１上に複数の薄膜トランジスタ１０５ａ〜１０５ｄを含む素子群１０２を設け、当該素子群１０２の上方に導電膜１０３ａ〜１０３ｆを形成することにより半導体装置を作製する例を示している。なお、図３は、図２（Ｃ）におけるＡ−Ｂ間の模式図を示している。導電膜１０３ａ〜１０３ｆは、スパッタ法、ＣＶＤ法、スクリーン印刷法または液滴吐出法等を用いて形成することができる。特に、スクリーン印刷法や液滴吐出法を用いることによって、直接導電膜のパターンを形成することができるため、材料の利用効率や工程の簡略化を図ることができる。
FIG. 3A illustrates an example in which a semiconductor device is manufactured by providing an
例えば、スクリーン印刷法を用いる場合には、基板１０１上に薄膜トランジスタ１０５ａ〜１０５ｄを有する素子群１０２を形成した後、当該薄膜トランジスタ１０５ａ、１０５ｄと導電膜１０３ａ、１０３ｆと接続するための開口部を設ける。その後、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することにより導電膜１０３ａ〜１０３ｆを形成する。また、導電膜の形成にあたり、ペーストを押し出した後に焼成することが好ましい。例えば、ペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。
For example, in the case of using a screen printing method, after the
本実施の形態で示す半導体装置において、スクリーン印刷法や液滴吐出法によりアンテナとして機能する複数の導電膜１０３ａ〜１０３ｆを形成する場合、複数の導電膜１０３ａ〜１０３ｆの各々が隣接する導電膜と接続部の無い線状の単純な形状を有しているため、導電膜をループ状や渦巻き状に設ける場合と比較して、導電膜を形成する際の接触不良等を抑制し歩留まりの向上を図ることができる。
In the semiconductor device described in this embodiment, when the plurality of
他にも、図３（Ｂ）に示すように、基板１０１上に設けられた複数の薄膜トランジスタ１０５ａ〜１０５ｄを含む素子群１０２を設け、それとは別に基板１０６上に複数の導電膜１０３ａ〜１０３ｆを設け、その後、薄膜トランジスタ１０５ａ、１０５ｄと導電膜１０３ａ、１０３ｆとがそれぞれ電気的に接続されるように基板１０１と基板１０６とを貼り合わせる。基板１０６としては、上述した基板１０１の材料のいずれかを用いることができる。また、基板１０１と基板１０６との貼り合わせとして、ここでは接着性を有する樹脂１０７に含まれた導電性微粒子１０８を用いることによって、素子群に含まれるトランジスタとアンテナとして機能する導電膜との接続を行うことができる。また、他にも銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）等の異方性導電性接着剤や半田接合等を用いて接続することも可能である。
In addition, as illustrated in FIG. 3B, the
なお、本発明の半導体装置に含まれる薄膜トランジスタの構造は上述した図３の構造に限られない。例えば、図３では、ｎ型の薄膜トランジスタ１０５ａ、１０５ｃのゲート電極の側面に接して設けられたサイドウォールの下方に位置する半導体膜にＬＤＤ領域を設け、ｐ型の薄膜トランジスタ１０５ｂ、１０５ｄにはＬＤＤ領域を設けていないが、両方にＬＤＤ領域を設けた構成としてもよいし、両方にＬＤＤ領域およびサイドウォールを設けない構造（図１１（Ａ））とすることもできる。また、薄膜トランジスタの構造として上述した構造に限られず、チャネル形成領域が１つ形成されるシングルゲート構造でもよいし、２つ形成されるダブルゲート構造または３つ形成されるトリプルゲート構造等のマルチゲート構造を用いることができる。また、ボトムゲート構造としてもよいし、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極を有するデュアルゲート型としてもよい。また、ゲート電極を積層構造で設ける場合に、ゲート電極下方に形成される第１の導電膜１１７ａと当該第１の導電膜１１７ａ上に形成される第２の導電膜１１７ｂで設け、当該第１の導電膜１１７ａをテーパー状で形成し、第１の導電膜にのみ重なるようにソース領域またはドレイン領域として機能する不純物領域より低い濃度の不純物領域を設ける構造（図１１（Ｂ））で設けることもできる。また、ゲート電極を積層構造で設ける場合に、ゲート電極の下方に形成される第１の導電膜１１７ａと当該第１の導電膜１１７ａ上に形成される第２の導電膜１１７ｂで設け、当該第２の導電膜１１７ｂの側壁に接し且つ第１の導電膜１１７ａの上方に形成されるようにサイドウォールを設ける構造（図１１（Ｃ））とすることも可能である。また、上記構成において、半導体膜のソース領域またはドレイン領域として機能する不純物領域をＮｉ、Ｃｏ、Ｗ、Ｍｏ等のシリサイドで設けることも可能である。なお、薄膜トランジスタの他にＳｉ等の半導体基板上に当該基板をチャネルとして利用する電界効果型トランジスタや有機材料をチャネルとして利用する有機ＴＦＴ等で設けることも可能である。
Note that the structure of the thin film transistor included in the semiconductor device of the present invention is not limited to the structure shown in FIG. For example, in FIG. 3, an LDD region is provided in a semiconductor film located below a sidewall provided in contact with the side surfaces of the gate electrodes of n-type
以上のように、本実施の形態で示す半導体装置は、湾曲させて複数の導電膜の端部同士を接続することによりはじめて非接触でデータのやりとりが可能となる。従って、曲面を有する商品に半導体装置を設ける場合であっても、複数の導電膜の端子同士を接続するように設けることによって、通信距離の低下を抑制することができる。また、半導体装置の湾曲の有無で半導体装置とリーダ／ライタとのデータのやりとりの有無を選択することができるため、商品を購入後に消費者がデータのやりとりの有無を選択することによって、第３者等への情報の漏洩を防ぎ、プライバシーを保護することが可能となる。 As described above, the semiconductor device described in this embodiment can exchange data only in a non-contact manner by connecting the ends of a plurality of conductive films by bending the semiconductor device. Therefore, even when a semiconductor device is provided in a product having a curved surface, a reduction in communication distance can be suppressed by providing a plurality of conductive film terminals to be connected to each other. Further, since the presence or absence of data exchange between the semiconductor device and the reader / writer can be selected based on the presence or absence of the curvature of the semiconductor device, the consumer selects the presence or absence of data exchange after purchasing the product. It is possible to prevent leakage of information to persons and the like and protect privacy.
（実施の形態２）
本実施の形態では、上記実施の形態とは異なる半導体装置の一例に関して図面を参照して説明する。
(Embodiment 2)
In this embodiment, an example of a semiconductor device different from the above embodiment will be described with reference to drawings.
本実施の形態で示す半導体装置は、少になくとも基板２０１上に設けられた素子群２０２と、アンテナとして機能する導電膜２０３（図中斜線部）とを有している。導電膜２０３は、梯子状となるように、互いに平行な２本の導電膜（ここでは、ｙ軸方向に平行な導電膜２０３ａおよび２０３ｂ）の間に当該２つの導電膜を電気的に接続するように複数の導電膜が設けられている（図４（Ａ））。具体的には、複数の導電膜の一方の端部の各々は２本の導電膜のいずれか一方に接続され、複数の導電膜の他方の端部の各々は２本の導電膜の他方に接続され、複数の導電膜は互いに隣接する導電膜同士が直接接続されないように設けられている。なお、複数の導電膜は、どのように設けてもよく、例えば図４（Ａ）に示すようにＸ軸方向に平行になるように設けてもよいし、図１４（Ａ）に示すようにＸ軸方向に対して傾斜角を有するように平行に設けてもよいし、図１４（Ｂ）に示すようにランダムに設けてもよい。また、導電膜２０３の端部２１０ａ、２１０ｂはそれぞれ素子群２０２に電気的に接続されている。
The semiconductor device described in this embodiment includes at least an
基板２０１としては、可撓性を有するガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いる事ができる。これらの基板は、例えば、基板上に素子群１０２等を形成した後に、基板を薄膜化することによって可撓性を有する基板とすることができる。他にもポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＴ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックやアクリル等の可倒性を有する合成樹脂からなる基板を用いることも可能である。また、このような基板であれば、その面積や形状、大きな制限が無いため、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることが可能となる。このような利点は円形のシリコン基板を用いる場合と比較すると、大きな優位点である。
As the
素子群２０２としては、少なくともトランジスタ、ダイオードまたは太陽電池等を有する半導体素子から構成されている。トランジスタとしては、ガラス等の剛性を有する基板上に形成された半導体膜をチャネルとして利用する薄膜トランジスタ（ＴＦＴ）、Ｓｉ等の半導体基板上に当該基板をチャネルとして利用する電界効果型トランジスタ（ＦＥＴ）または有機材料をチャネルとして利用する有機ＴＦＴ等で設けることができる。また、ダイオードとしては、可変容量ダイオード、ショットキーダイオードまたはトンネルダイオード等の各種ダイオードを適用することができる。本発明では、これらのトランジスタやダイオード等を用いることよって、ＣＰＵ、メモリまたはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。
The
導電膜２０３としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、及びニッケル（Ｎｉ）等の金属または金属化合物を１つまたは複数有する導電材料を用いて、スパッタ法、ＣＶＤ法またはめっき法等をもちいて形成することができる。また、他にも、液滴吐出法（イングジェット法とも呼ばれる）やスクリーン印刷法等の印刷法を用いて導電性のペーストを用いて形成することができる。導電性ペーストとしては、粒径が数μｍから数十μｍの導電帯粒子を有機樹脂に溶解又は分解させたものを用いることができる、導電性粒子としては、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、およびチタン（Ｔｉ）、等のいずれか一つ以上金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子バインダー、溶媒、分散剤及び被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、ペーストを押し出した後に焼成することが好ましい。例えば、ペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。
As the
本実施の形態で示す半導体装置は、基板２０１を湾曲等することにより立体化させた際に導電膜２０３がアンテナとして機能することを特徴としている（図４（Ｂ）、（Ｃ））。なお、上記実施の形態で示した半導体装置では、基板２０１を湾曲させた際に複数の導電膜の端部同士を接続する必要があったが、本実施の形態で示す半導体装置は、導電膜２０３の端部を接続させることなくアンテナとして機能することが可能となる。具体的には、基板２０１の湾曲に伴い導電膜２０３も湾曲し、磁界の変化に伴い誘導起電力を生じるようになるため、アンテナとして機能することが可能となる。
The semiconductor device described in this embodiment is characterized in that the
また、本実施の形態で示す半導体装置は、湾曲させた場合に導電膜２０３がアンテナとして機能し、半導体装置と外部機器（リーダ／ライタ）と間においてデータのやりとりが可能となる。そのため、利用者が自分の意志で商品に設けられた半導体装置とリーダ／ライタとのデータのやりとりを制御することが可能となる。また、基板２０１をどの程度湾曲させるかによって、通信距離を制御することが可能となるため、消費者の利用形態に応じて通信距離を変化させて用いることができる。
In the semiconductor device described in this embodiment, the
また、本実施の形態で示す半導体装置においても、上記図３に示したように、導電膜２０３は基板２０１上に設けられた素子群２０２の上方に作り込んで設けてもよいし、素子群２０２が設けられた基板とは別の基板上に導電膜２０３を設けた後に、素子群２０２と導電膜２０３とを電気的に接続するように設けてもよい。他にも、図１０に示すように、基板２０６上に設けられたアンテナとして機能する導電膜２０３とＳｉ等の半導体基板２１１上にチャネル領域が形成されたトランジスタ２０５を含む素子群２０２とが電気的に接続するように貼り合わせることによって設けることも可能である。なお、図１０（Ａ）のＣ−Ｄ間の断面図の模式図が図１０（Ｂ）に相当する。
In the semiconductor device described in this embodiment mode, the
また、導電膜２０３が設けられた基板２０６と素子群２０２が設けられた基板２０６との貼り合わせとして、例えば、接着性を有する樹脂２０７に含まれた導電性微粒子２０８を用いることによって、素子群に含まれるトランジスタとアンテナとして機能する導電膜との接続を行うことができる。また、他にも銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）等の異方性導電性接着剤や半田接合等を用いて接続することも可能である。
In addition, as the bonding between the
もちろん、上記実施の形態においても図１０に示したように、Ｓｉ等の半導体基板２１１にチャネル領域が形成されたトランジスタ２０５を有する素子群２０２と、別の基板に設けられたアンテナとして機能する導電膜（上記実施の形態における導電膜１０３ａ、１０３ｆ）とを貼り合わせて設けることができる。
Of course, also in the above embodiment, as shown in FIG. 10, the
以上のように、本実施の形態で示す半導体装置は、アンテナとして機能する導電膜を湾曲させることにより非接触でデータのやりとりが可能となる。従って、曲面を有する商品に半導体装置を設ける場合であっても、当該導電膜を湾曲させて設けることにより導電膜がアンテナとして機能し、データのやりとりを行うことができる。また、導電膜の湾曲の有無で半導体装置とリーダ／ライタとのデータのやりとりの有無を選択することができるため、商品を購入後に消費者がデータのやりとりの有無を選択することによって、第３者等への情報の漏洩を防ぎ、プライバシーを保護することが可能となる。また、導電膜の湾曲の程度によって通信距離を制御することができるため、利用者の用途に応じて通信距離を制御しプライバシーを保護することができる。
（実施の形態３）
本実施の形態では、本発明の半導体装置の作製方法の一例に関して図面を参照して説明する。具体的には、薄膜トランジスタ、記憶素子及びアンテナを含む半導体装置の作製方法について、図面を参照して説明する。
As described above, the semiconductor device described in this embodiment can exchange data without contact by curving the conductive film functioning as an antenna. Therefore, even when a semiconductor device is provided in a product having a curved surface, the conductive film can function as an antenna by exchanging the conductive film, so that data can be exchanged. Further, since the presence or absence of data exchange between the semiconductor device and the reader / writer can be selected depending on the presence or absence of the bending of the conductive film, the consumer selects the presence or absence of data exchange after purchasing the product. It is possible to prevent leakage of information to persons and the like and protect privacy. In addition, since the communication distance can be controlled by the degree of bending of the conductive film, the communication distance can be controlled according to the user's application to protect privacy.
(Embodiment 3)
In this embodiment, an example of a method for manufacturing a semiconductor device of the present invention will be described with reference to drawings. Specifically, a method for manufacturing a semiconductor device including a thin film transistor, a memory element, and an antenna will be described with reference to drawings.
まず、基板７０１の表面に剥離層７０２を形成し、その後当該剥離層７０２上に絶縁膜７０３を介して非晶質半導体膜７０４（例えば非晶質珪素を含む膜）を形成する図５（Ａ））。
First, a
基板７０１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁膜を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板７０１であれば、その面積や形状に大きな制限はないため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。また、Ｓｉ等の半導体基板を用いてもよい。
As the
剥離層７０２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ等法を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化におけるプラズマ処理、酸素雰囲気化における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物を設けることができる。例えば、金属膜としてスパッタ法により形成したタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場合、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。また、プラズマ処理の条件として、例えば、高周波（マイクロ波等）を用いて高密度（好ましくは、１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下）、且つ低電子温度（好ましくは０．５ｅＶ以上１．５ｅＶ以下）の条件下（以下、「高密度プラズマ」とも記す）で行うことにより、金属膜表面に酸化膜を形成することも可能である。また、金属酸化膜の他にも、金属窒化物や金属酸化窒化物を用いてもよい。この場合、金属膜に窒素雰囲気下または窒素と酸素雰囲気下でプラズマ処理や加熱処理を行えばよい。プラズマ処理の条件としては、上記と同様にして行うことが可能である。
For the
絶縁膜７０３は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。
The insulating
非晶質半導体膜７０４は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
The
次に、非晶質半導体膜７０４を結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体膜を形成する。その後、得られた結晶質半導体膜を所望の形状にパターニングして、結晶質半導体膜７０６〜７１０を形成する（図５（Ｂ））。なお、剥離層７０２、絶縁膜７０３および非晶質半導体膜７０４は、連続して形成することができる。
Next, the
結晶質半導体膜７０６〜７１０の作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体膜７０６〜７１０を形成する。
An example of a manufacturing process of the
レーザ結晶化法で結晶質半導体膜を形成する場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。 In the case of forming a crystalline semiconductor film by a laser crystallization method, a continuous wave laser beam (CW laser beam) or a pulsed laser beam (pulse laser beam) can be used. The laser beam that can be used here is a gas laser such as an Ar laser, a Kr laser, or an excimer laser, single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline ( (Ceramics) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 with one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta added as dopants A laser oscillated from one or more of laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, copper vapor laser, or gold vapor laser as a medium can be used. By irradiating the fundamental wave of such a laser beam and the second to fourth harmonic laser beams of these fundamental waves, a crystal having a large grain size can be obtained. For example, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) can be used. Energy density of the laser is about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 10 to 2000 cm / sec. Note that single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 , dopants Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta, a laser using a medium added with one or more, an Ar ion laser, or a Ti: sapphire laser should oscillate continuously It is also possible to perform pulse oscillation at an oscillation frequency of 10 MHz or more by performing Q switch operation, mode synchronization, or the like. When the laser beam is oscillated at an oscillation frequency of 10 MHz or more, the semiconductor film is irradiated with the next pulse during the period from when the semiconductor film is melted by the laser to solidification. Therefore, unlike the case of using a pulse laser having a low oscillation frequency, the solid-liquid interface can be continuously moved in the semiconductor film, so that crystal grains continuously grown in the scanning direction can be obtained.
また、結晶化を助長する金属元素を用いて非晶質半導体膜の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体膜に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体膜上に、ゲッタリングサイトとして機能する非晶質半導体膜を形成するとよい。ゲッタリングサイトとなる非晶質半導体膜には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体膜中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体膜を除去する。そうすると、結晶質半導体膜中の金属元素の含有量を低減又は除去することができる。 In addition, when an amorphous semiconductor film is crystallized using a metal element that promotes crystallization, it is possible to perform crystallization at a low temperature for a short time, and the crystal orientation is aligned. Remains in the crystalline semiconductor film, so that the off-current increases and the characteristics are not stable. Therefore, an amorphous semiconductor film functioning as a gettering site is preferably formed over the crystalline semiconductor film. Since the amorphous semiconductor film serving as a gettering site needs to contain an impurity element such as phosphorus or argon, it is preferably formed by a sputtering method which can contain argon at a high concentration. Then, heat treatment (RTA method or thermal annealing using a furnace annealing furnace) is performed to diffuse the metal element in the amorphous semiconductor film, and then the amorphous semiconductor film containing the metal element is removed. To do. Then, the content of the metal element in the crystalline semiconductor film can be reduced or removed.
次に、結晶質半導体膜７０６〜７１０を覆うゲート絶縁膜７０５を形成する。ゲート絶縁膜７０５は、ＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層又は積層して形成する。
Next, a
また、ゲート絶縁膜７０５は、結晶質半導体膜７０６〜７１０に対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
Alternatively, the
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。 By such treatment using high-density plasma, an insulating film with a thickness of 1 to 20 nm, typically 5 to 10 nm, is formed over the semiconductor film. Since the reaction in this case is a solid-phase reaction, the interface state density between the insulating film and the semiconductor film can be extremely low. Such high-density plasma treatment directly oxidizes (or nitrides) a semiconductor film (crystalline silicon or polycrystalline silicon), so that the thickness of the formed insulating film ideally has extremely small variation. can do. In addition, since oxidation is not strengthened even at the crystal grain boundaries of crystalline silicon, a very favorable state is obtained. That is, the surface of the semiconductor film is solid-phase oxidized by the high-density plasma treatment shown here, thereby forming an insulating film with good uniformity and low interface state density without causing an abnormal oxidation reaction at the grain boundaries. can do.
ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。 As the gate insulating film, only an insulating film formed by high-density plasma treatment may be used, or an insulating film such as silicon oxide, silicon oxynitride, or silicon nitride is deposited by a CVD method using plasma or thermal reaction. , May be laminated. In any case, a transistor formed by including an insulating film formed by high-density plasma in part or all of the gate insulating film can reduce variation in characteristics.
また、半導体膜に対し、連続発振レーザ若しくは１０ＭＨｚ以上の周波数で発振するレーザビームを照射しながら一方向に走査して結晶化させて得られた結晶質半導体膜７０６〜７１０は、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高いトランジスタ（ＴＦＴ）を得ることができる。
Further, the
次に、ゲート絶縁膜７０５上に、第１の導電膜と第２の導電膜とを積層して形成する。第１の導電膜は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、公知の手段により、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル（ＴａＮ）膜とタングステン（Ｗ）膜、窒化タングステン（ＷＮ）膜とタングステン膜、窒化モリブデン（ＭｏＮ）膜とモリブデン（Ｍｏ）膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
Next, a first conductive film and a second conductive film are stacked over the
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電膜（ゲート電極とよぶことがある）７１６〜７２５を形成する。 Next, a resist mask is formed using a photolithography method, etching treatment for forming a gate electrode and a gate line is performed, and a conductive film functioning as a gate electrode (also referred to as a gate electrode) 716 ~ 725 are formed.
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体膜７０６、７０８〜７１０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域７１１、７１３〜７１５とチャネル形成領域７８０、７８２〜７８４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
Next, a resist mask is formed by photolithography, and an impurity element imparting N-type is added to the
次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体膜７０７に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域７１２とチャネル形成領域７８１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
Next, a resist mask is formed by photolithography, and an impurity element imparting P-type conductivity is added to the
次に、ゲート絶縁膜７０５と導電膜７１６〜７２５を覆うように、絶縁膜を形成する。絶縁膜は、公知の手段（プラズマＣＶＤ法やスパッタ法）により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜７１６〜７２５の側面に接する絶縁膜（サイドウォールともよばれる）７３９〜７４３を形成する（図５（Ｃ））。また、絶縁膜７３９〜７４３の作製と同時に、ゲート絶縁膜７０５がエッチングされたゲート絶縁膜７３４〜７３８を形成する。絶縁膜７３９〜７４３は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
Next, an insulating film is formed so as to cover the
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、絶縁膜７３９〜７４３をマスクとして用いて、結晶質半導体膜７０６、７０８〜７１０にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）７２７、７２９、７３１、７３３と、第２のＮ型不純物領域７２６、７２８、７３０、７３２とを形成する。第１のＮ型不純物領域７２７、７２９、７３１、７３３が含む不純物元素の濃度は、第２のＮ型不純物領域７２６、７２８、７３０、７３２の不純物元素の濃度よりも低い。上記工程を経て、Ｎ型の薄膜トランジスタ７４４、７４６〜７４８と、Ｐ型の薄膜トランジスタ７４５が完成する。
Next, an impurity element imparting n-type conductivity is added to the
なお、ＬＤＤ領域を形成するためには、サイドウォールの絶縁膜をマスクとして用いる手法がある。サイドウォールの絶縁膜をマスクとして用いる手法は、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。 In order to form the LDD region, there is a method using an insulating film on the sidewall as a mask. The method using the sidewall insulating film as a mask makes it easy to control the width of the LDD region, and the LDD region can be formed reliably.
続いて、薄膜トランジスタ７４４〜７４８を覆うように、絶縁膜を単層又は積層して形成する（図６（Ａ））。薄膜トランジスタ７４４〜７４８を覆う絶縁膜は、公知の手段（ＳＯＧ法、液滴吐出法等）により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。シロキサン系の材料とは、例えば、シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む物質、又は、シリコンと酸素との結合で骨格構造が構成され、置換基にフッ素、アルキル基、芳香族炭化水素の少なくとも１つを含む物質に相当する。例えば、薄膜トランジスタ７４４〜７４８を覆う絶縁膜が３層構造の場合、１層目の絶縁膜７４９として酸化珪素を含む膜を形成し、２層目の絶縁膜７５０として樹脂を含む膜を形成し、３層目の絶縁膜７５１として窒化珪素を含む膜を形成するとよい。
Next, an insulating film is formed as a single layer or a stacked layer so as to cover the
なお、絶縁膜７４９〜７５１を形成する前、又は絶縁膜７４９〜７５１のうちの１つ又は複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。
Note that before the insulating
次に、フォトリソグラフィ法により絶縁膜７４９〜７５１をエッチングして、Ｎ型不純物領域７２６、７２８〜７３２、Ｐ型不純物領域７８５を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成し、当該導電膜をパターン加工して、ソースドレイン配線として機能する導電膜７５２〜７６１を形成する。
Next, the insulating
導電膜７５２〜７６１は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜７５２〜７６１は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン（ＴｉＮ）膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜７５２〜７６１を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
The
次に、導電膜７５２〜７６１を覆うように、絶縁膜７６２を形成する（図６（Ｂ））。絶縁膜７６２は、ＳＯＧ法、液滴吐出法またはスクリーン印刷法やグラビア印刷法等の印刷法を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
Next, an insulating
続いて、フォトリソグラフィ法により絶縁膜７６２をエッチングして、導電膜７５７、７５９、７６１を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成する。導電膜は、公知の手段（プラズマＣＶＤ法やスパッタリング法）を用いて、導電性材料により形成する。次に、導電膜をパターン加工して、導電膜７６３〜７６５を形成する。なお、導電膜７６３〜７６５は、記憶素子が含む一対の導電膜のうちの一方の導電膜となる。従って、好適には、導電膜７６３〜７６５は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。また、導電膜７６３〜７６５を形成するためのフォトリソグラフィ工程においては、下層の薄膜トランジスタ７４４〜７４８にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素（ＨＦ）又はアンモニア過水を用いるとよい。
Subsequently, the insulating
次に、導電膜７６３〜７６５を覆うように、絶縁膜７６６を形成する。絶縁膜７６６は、公知の手段（ＳＯＧ法、液滴吐出法等）を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。続いて、フォトリソグラフィ法により、絶縁膜７６６をエッチングして、導電膜７６３〜７６５を露出させるコンタクトホール７６７〜７６９を形成する。
Next, an insulating
次に、導電膜７６５に接し、アンテナとして機能する導電膜７８６を形成する（図７（Ａ））。導電膜７８６は、ＣＶＤ法、スパッタリング法、印刷法、液滴吐出法、印刷法等を用いて、導電性材料により形成する。好ましくは、導電膜７８６は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。例えば、導電膜７８６は、スクリーン印刷法を用いて形成することができる。
Next, a
スクリーン印刷法を用いて導電膜７８６を形成する場合、まず、印刷版上面に導電性ペーストを乗せ、スクレッパによりラインパターン形成部に開口された印刷版の開口部及び全面に導電性ペーストを形成する。ここで、印刷版として例えばメッシュ数＃４０〜６００を使用し、導電性ペーストとして例えば銀樹脂（住友電気工業株式会社、品名ＡＧＥＰ２０１Ｘ、樹脂バインダーとしてポリエステルを使用）を用いる事ができる。また、導電性ペーストとして銀樹脂を用いる場合、スクレッパと印刷版は非接触の位置でスクレッパ移動速度３〜３００ｍｍ／ｓｅｃとして銀樹脂コーティングを行うと良い。次に、スキージを用いて導電性ペーストを形成する。このとき導電性ペーストをスキージに接触させ、押し込み圧力は圧縮空気を用いて０．１４〜０．１７Ｍｐａとし、移動速度３〜３００ｍｍ／ｓｅｃとして形成すると良い、その後、２００〜３００℃３０分間焼成することにより導電膜７８６が形成される。なお、本実施の形態では、アンテナとして機能する導電膜７８６は、上記実施の形態に示したいずれかの形状を有しており、ループ状や渦巻き状に設ける場合と比較して単純な形状であるため、導電膜を形成する際の接触不良等を抑制し歩留まりの向上を図ることができる。
In the case of forming the
次に、導電膜７６３、７６４に接するように記憶素子として機能する有機化合物層７８７を形成する（図７（Ｂ））。記憶素子としては、電気的作用、光学的作用又は熱的作用等により、その性質や状態が変化する材料を用いることができる。例えば、ジュール熱による溶融、絶縁破壊等により、その性質や状態が変化し、下部電極と、上部電極とが短絡（ショート）することができる材料を用いればよい。そのため記憶素子に用いる層（ここでは有機化合物層）の厚さは、５ｎｍから１００ｎｍ、好ましくは１０ｎｍから６０ｎｍとするとよい。
Next, an
ここでは、有機化合物層７８７は、液滴吐出法、スピンコート法、蒸着法等により形成する。続いて、有機化合物層７８７に接するように、導電膜７７１を形成する。導電膜７７１は、スパッタ法やスピンコート法、液滴吐出法、蒸着法等により形成する。
Here, the
以上の工程を経て、導電膜７６３と有機化合物層７８７と導電膜７７１との積層体からなる記憶素子部７８９および導電膜７６４と有機化合物層７８７と導電膜７７１との積層体からなる記憶素子部７９０が完成する。
Through the above steps, a
なお、上記の作製工程では、有機化合物層７８７の耐熱性が強くないため、アンテナとして機能する導電膜７８６を形成する工程の後に、有機化合物層７８７を形成する工程を行うことを特徴とする。
Note that in the above manufacturing process, the heat resistance of the
有機化合物層に用いる有機材料としては、例えば、４、４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物、ポリビニルカルバゾール（略称：ＰＶＫ）やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物等を用いることができる。これら材料は、正孔輸送性の高い物質である。 As an organic material used for the organic compound layer, for example, 4,4′-bis [N- (1-naphthyl) -N-phenyl-amino] -biphenyl (abbreviation: α-NPD), 4,4′-bis [ N- (3-methylphenyl) -N-phenyl-amino] -biphenyl (abbreviation: TPD) or 4,4 ′, 4 ″ -tris (N, N-diphenyl-amino) -triphenylamine (abbreviation: TDATA) ), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenyl-amino] -triphenylamine (abbreviation: MTDATA) and 4,4′-bis (N- (4- (N, N-di-m-tolylamino) phenyl) -N-phenylamino) biphenyl (abbreviation: DNTPD) and other aromatic amine-based compounds (that is, having a benzene ring-nitrogen bond), polyvinylcarbazole ( Referred: PVK) and phthalocyanine (abbreviation: H2Pc), copper phthalocyanine (abbreviation: CuPc), or vanadyl phthalocyanine (abbreviation: VOPc), and can be used phthalocyanine compounds such as. These materials are substances having a high hole transporting property.
また、他にも有機材料として、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。これら材料は、電子輸送性が高い物質である。 As other organic materials, for example, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [h ] - quinolinato) beryllium (abbreviation: BeBq 2), bis (2-methyl-8-quinolinolato) -4-phenylphenolato - aluminum (abbreviation: BAlq) or the like material formed of a metal complex having a quinoline skeleton or a benzoquinoline skeleton And bis [2- (2-hydroxyphenyl) benzoxazolate] zinc (abbreviation: Zn (BOX) 2 ), bis [2- (2-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ) It is also possible to use materials such as metal complexes having oxazole and thiazole ligands such as it can. These materials are substances having a high electron transporting property.
さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等の化合物等を用いることができる。 In addition to metal complexes, 2- (4-biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (P-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD-7), 3- (4-tert-butylphenyl) -4-phenyl-5- ( 4-biphenylyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-tert-butylphenyl) -4- (4-ethylphenyl) -5- (4-biphenylyl) -1,2, Compounds such as 4-triazole (abbreviation: p-EtTAZ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), and the like can be used.
またメモリ材料層は単層構造であっても、積層構造であってもよい。積層構造の場合、上記材料から選び、積層構造することができる。また上記有機材料と、発光材料とを積層してもよい。発光材料として、４−ジシアノメチレン−２−メチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン、ペリフランテン、２，５−ジシアノ−１，４−ビス（１０−メトキシ−１，１，７，７−テトラメチルジュロリジル−９−エニル）ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）等がある。
The memory material layer may have a single layer structure or a stacked structure. In the case of a laminated structure, a laminated structure can be selected from the above materials. Alternatively, the organic material and the light-emitting material may be stacked. As a light-emitting material, 4-dicyanomethylene-2-methyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran (abbreviation: DCJT), 4-dicyanomethylene-2 -T-butyl-6- (1,1,7,7-tetramethyljulolidyl-9-enyl) -4H-pyran, periflanthene, 2,5-dicyano-1,4-bis (10-methoxy-1) , 1,7,7-tetramethyljulolidyl-9-enyl) benzene, N, N′-dimethylquinacridone (abbreviation: DMQd),
また、上記発光材料を分散してなる層を用いてもよい。発光材料分散してなる層において、母体となる材料としては、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）等のアントラセン誘導体、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）等のカルバゾール誘導体、ビス［２−（２−ヒドロキシフェニル）ピリジナト］亜鉛（略称：Ｚｎｐｐ２）、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：ＺｎＢＯＸ）などの金属錯体等を用いることができる。また、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等を用いることができる。 Alternatively, a layer in which the light emitting material is dispersed may be used. In the layer in which the light emitting material is dispersed, the base material includes an anthracene derivative such as 9,10-di (2-naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA), 4,4′- Carbazole derivatives such as bis (N-carbazolyl) biphenyl (abbreviation: CBP), bis [2- (2-hydroxyphenyl) pyridinato] zinc (abbreviation: Znpp 2 ), bis [2- (2-hydroxyphenyl) benzoxazola G] A metal complex such as zinc (abbreviation: ZnBOX) can be used. In addition, tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), 9,10-bis (2-naphthyl) anthracene (abbreviation: DNA), bis (2-methyl-8-quinolinolato) -4-phenylphenolato- Aluminum (abbreviation: BAlq) or the like can be used.
このような有機材料は、熱的作用等によりその性質を変化させるため、ガラス転移温度（Ｔｇ）が５０℃から３００℃、好ましくは８０℃から１２０℃であるとよい。 Such an organic material has a glass transition temperature (Tg) of 50 ° C. to 300 ° C., preferably 80 ° C. to 120 ° C., in order to change its properties by a thermal action or the like.
また、有機材料や発光材料に金属酸化物を混在させた材料を用いてもよい。なお金属酸化物を混在させた材料とは、上記有機材料又は発酵材料と、金属酸化物とが混合した状態、又は積層された状態を含む。具体的には複数の蒸着源を用いた共蒸着法により形成された状態を指す。このような材料を有機無機複合材料と呼ぶことができる。 Alternatively, a material in which a metal oxide is mixed in an organic material or a light emitting material may be used. The material mixed with the metal oxide includes a state where the organic material or fermentation material and the metal oxide are mixed or stacked. Specifically, it refers to a state formed by a co-evaporation method using a plurality of evaporation sources. Such a material can be called an organic-inorganic composite material.
例えば正孔輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはバナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物を用いると好ましい。 For example, when a metal oxide is mixed with a substance having a high hole transporting property, the metal oxide includes vanadium oxide, molybdenum oxide, niobium oxide, rhenium oxide, tungsten oxide, ruthenium oxide, titanium oxide. It is preferable to use an oxide, chromium oxide, zirconium oxide, hafnium oxide, or tantalum oxide.
また電子輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはリチウム酸化物、カルシウム酸化物、ナトリウム酸化物、カリウム酸化物、マグネシウム酸化物を用いると好ましい。 In the case where a substance having a high electron transporting property and a metal oxide are mixed, it is preferable to use lithium oxide, calcium oxide, sodium oxide, potassium oxide, or magnesium oxide as the metal oxide.
メモリ材料層には、電気的作用、光学的作用又は熱的作用により、その性質が変化する材料を用いればよいため、例えば光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いることもできる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、ｏ−ニトロベンジルトシレート、アリールスルホン酸ｐ−ニトロベンジルエステル、スルホニルアセトフェノン類、Ｆｅ−アレン錯体ＰＦ６塩等を用いることができる。 For the memory material layer, a material whose properties are changed by an electric action, an optical action, or a thermal action may be used. For example, a compound that generates an acid by absorbing light (photo acid generator) is used. Doped conjugated polymers can also be used. As the conjugated polymer, polyacetylenes, polyphenylene vinylenes, polythiophenes, polyanilines, polyphenylene ethynylenes, and the like can be used. As the photoacid generator, arylsulfonium salts, aryliodonium salts, o-nitrobenzyl tosylate, arylsulfonic acid p-nitrobenzyl esters, sulfonylacetophenones, Fe-allene complex PF6 salts and the like can be used.
なお、ここでは、記憶素子部７８９、７９０として、有機化合物材料を用いた例を示したが、これに限られない。例えば、結晶状態と非晶質状態の間で可逆的に変化する材料や第１の結晶状態と第２の結晶状態の間で可逆的に変化する材料等の相変化材料を用いることができる。また、非晶質状態から結晶状態にのみ変化する材料を用いることも可能である。
Note that here, an example in which an organic compound material is used as the
結晶状態と非晶質状態の間で可逆的に変化する材料とは、ゲルマニウム（Ｇｅ）、テルル（Ｔｅ）、アンチモン（Ｓｂ）、硫黄（Ｓ）、酸化テルル（ＴｅＯｘ）、Ｓｎ（スズ）、金（Ａｕ）、ガリウム（Ｇａ）、セレン（Ｓｅ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、Ｃｏ（コバルト）及び銀（Ａｇ）から選択された複数を有する材料であり、例えば、Ｇｅ−Ｔｅ−Ｓｂ−Ｓ、Ｔｅ−ＴｅＯ２−Ｇｅ−Ｓｎ、Ｔｅ−Ｇｅ−Ｓｎ−Ａｕ、Ｇｅ−Ｔｅ−Ｓｎ、Ｓｎ−Ｓｅ−Ｔｅ、Ｓｂ−Ｓｅ−Ｔｅ、Ｓｂ−Ｓｅ、Ｇａ−Ｓｅ−Ｔｅ、Ｇａ−Ｓｅ−Ｔｅ−Ｇｅ、Ｉｎ−Ｓｅ、Ｉｎ−Ｓｅ−Ｔｌ−Ｃｏ、Ｇｅ−Ｓｂ−Ｔｅ、Ｉｎ−Ｓｅ−Ｔｅ、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ系材料が挙げられる。また、第１の結晶状態と第２の結晶状態の間で可逆的に変化する材料とは、銀（Ａｇ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、セレン（Ｓｅ）及びテルル（Ｔｅ）から選択された複数を有する材料であり、例えば、Ａｇ−Ｚｎ、Ｃｕ−Ａｌ−Ｎｉ、Ｉｎ−Ｓｂ、Ｉｎ−Ｓｂ−Ｓｅ、Ｉｎ−Ｓｂ−Ｔｅが挙げられる。この材料の場合、相変化は２つの異なる結晶状態の間で行われる。また、非晶質状態から結晶状態にのみ変化する材料とは、テルル（Ｔｅ）、酸化テルル（ＴｅＯｘ）、パラジウム（Ｐｄ）、アンチモン（Ｓｂ）、セレン（Ｓｅ）及びビスマス（Ｂｉ）から選択された複数を有する材料であり、例えば、Ｔｅ−ＴｅＯ２、Ｔｅ−ＴｅＯ２−Ｐｄ、Ｓｂ２Ｓｅ３／Ｂｉ２Ｔｅ３が挙げられる。 Materials that reversibly change between a crystalline state and an amorphous state include germanium (Ge), tellurium (Te), antimony (Sb), sulfur (S), tellurium oxide (TeOx), Sn (tin), A material having a plurality of materials selected from gold (Au), gallium (Ga), selenium (Se), indium (In), thallium (Tl), Co (cobalt), and silver (Ag), for example, Ge-Te -Sb-S, Te-TeO 2 -Ge-Sn, Te-Ge-Sn-Au, Ge-Te-Sn, Sn-Se-Te, Sb-Se-Te, Sb-Se, Ga-Se-Te, Ga-Se-Te-Ge, In-Se, In-Se-Tl-Co, Ge-Sb-Te, In-Se-Te, and Ag-In-Sb-Te-based materials can be given. The materials that reversibly change between the first crystal state and the second crystal state are silver (Ag), zinc (Zn), copper (Cu), aluminum (Al), nickel (Ni), A material having a plurality of materials selected from indium (In), antimony (Sb), selenium (Se), and tellurium (Te). For example, Ag—Zn, Cu—Al—Ni, In—Sb, In—Sb— Se and In-Sb-Te are mentioned. In this material, the phase change takes place between two different crystalline states. The material that changes only from the amorphous state to the crystalline state is selected from tellurium (Te), tellurium oxide (TeOx), palladium (Pd), antimony (Sb), selenium (Se), and bismuth (Bi). For example, Te—TeO 2 , Te—TeO 2 —Pd, and Sb 2 Se 3 / Bi 2 Te 3 can be given.
次に、記憶素子部７８９、７９０、アンテナとして機能する導電膜７８６を覆うように、ＳＯＧ法、スピンコート法、液滴吐出法または印刷法等により、保護膜として機能する絶縁膜７７２を形成する。絶縁膜７７２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む膜、窒化珪素を含む膜、窒化酸化珪素を含む膜、有機材料により形成し、好ましくはエポキシ樹脂により形成する。
Next, an insulating
次に、剥離層７０２が露出するように、フォトリソグラフィ法またはレーザ光の照射により絶縁膜をエッチングして、開口部７７３、７７４を形成する（図８（Ａ））。
Next, the insulating film is etched by photolithography or laser light irradiation so that the
次に、開口部７７３、７７４にエッチング剤を導入して、剥離層７０２を除去する（図８（Ｂ））。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。そうすると、素子形成層７９１は、基板７０１から剥離された状態となる。なお、素子形成層７９１とは、ここでは、薄膜トランジスタ７４４〜７４８、記憶素子部７８９、７９０の素子群と、アンテナとして機能する導電膜７８６を合わせたものとする。なお、剥離層７０２は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離層７０２の除去を行った後にも、基板７０１上に素子形成層７９１を保持しておくことが可能となる。
Next, an etchant is introduced into the
素子形成層７９１が剥離された基板７０１は、コストの削減のために、再利用するとよい。また、絶縁膜７７２は、剥離層７０２を除去した後に、素子形成層７９１が飛散しないように形成したものである。素子形成層７９１は小さく薄く軽いために、剥離層７０２を除去した後は、基板７０１に密着していないために飛散しやすい。しかしながら、素子形成層７９１上に絶縁膜７７２を形成することで、素子形成層７９１に重みが付き、基板７０１からの飛散を防止することができる。また、素子形成層７９１単体では薄くて軽いが、絶縁膜７７２を形成することで、基板７０１から剥離した素子形成層７９１が応力等により巻かれた形状になることがなく、ある程度の強度を確保することができる。
The
次に、素子形成層７９１の一方の面を、第１のシート材７７５に接着させて基板７０１から完全に剥離する（図９（Ａ））。剥離層７０２を全て除去せず一部を残した場合には、物理的手段を用いて基板７０１から素子形成層を剥離する。続いて、素子形成層７９１の他方の面に、第２のシート材７７６を設け、その後加熱処理と加圧処理の一方または両方を行って、第２のシート材７７６を貼り合わせる。また、第２のシート材７７６を設けると同時または設けた後に第１のシート材７７５を剥離し、代わりに第３のシート材７７７を設ける。そして、加熱処理と加圧処理の一方または両方を行って、第３のシート材７７７を貼り合わせる。そうすると、第２のシート材７７６と第３のシート材７７７により封止された半導体装置が完成する（図９（Ｂ））。
Next, one surface of the
なお、第１のシート材７７５と第２のシート材７７６によって封止を行っても良いが、基板７０１から素子形成層７９１を剥離するためのシート材と素子形成層７９１を封止するためのシート材に異なるシート材を用いる場合には、上述したように、第２のシート材７７６と第３のシート材７７７で素子形成層７９１を封止する。これは、例えば、基板７０１から素子形成層７９１を剥離する際に、第１のシート材７７５が素子形成層７９１のみならず基板７０１への接着が懸念される場合等、粘着力が弱いシート材を利用したいときに有効となる。
Note that the
封止に用いる第２のシート材７７６、第３のシート材７７７として、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルム等を利用することができる。また、フィルムは、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、第２のシート材７７６と第３のシート材７７７の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。また、封止後に内部への水分等の侵入を防ぐために封止するシート材にシリカコートを行うことが好ましく、例えば、接着層とポリエステル等のフィルムとシリカコートを積層指せたシート材を利用することができる。
As the
また、第２のシート材７７６、第３のシート材７７７として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布したりすることによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
In addition, as the
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した材料や形成方法は、本実施の形態でも利用することができるし、本実施の形態で示した材料や形成方法は上記実施の形態でも利用することができる。 Note that this embodiment can be freely combined with the above embodiment. That is, the material and the formation method described in the above embodiment can be used in this embodiment, and the material and the formation method described in this embodiment can be used in the above embodiment.
（実施の形態４）
本実施の形態では、非接触でデータのやりとりが可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータのやりとりが可能である半導体装置は利用の形態によっては、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグまたは無線チップともよばれる。
(Embodiment 4)
In this embodiment, application examples of a semiconductor device capable of exchanging data without contact will be described below with reference to the drawings. A semiconductor device capable of exchanging data in a non-contact manner may have an RFID (Radio Frequency Identification), an ID tag, an IC tag, an IC chip, an RF tag (Radio Frequency), a wireless tag, an electronic tag, or a wireless chip depending on the form of use. Also called.
半導体装置８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７、記憶回路８８およびアンテナ８９を有している（図１２（Ａ））。高周波回路８１はアンテナ８９より信号を受信して、データ変調回路８６より受信した信号をアンテナ８９から出力する回路であり、電源回路８２は受信信号から電源電位を生成する回路であり、リセット回路８３はリセット信号を生成する回路であり、クロック発生回路８４はアンテナ８９から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５は受信信号を復調して制御回路８７に出力する回路であり、データ変調回路８６は制御回路８７から受信した信号を変調する回路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３および出力ユニット回路９４が設けられている。なお、コード抽出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ回路は判定されたコードに基づいて送信エラー等の有無を検出する回路である。 The semiconductor device 80 has a function of communicating data without contact, and controls the high frequency circuit 81, the power supply circuit 82, the reset circuit 83, the clock generation circuit 84, the data demodulation circuit 85, the data modulation circuit 86, and other circuits. A control circuit 87, a memory circuit 88, and an antenna 89 are provided (FIG. 12A). The high frequency circuit 81 is a circuit that receives a signal from the antenna 89 and outputs the signal received from the data modulation circuit 86 from the antenna 89, and the power supply circuit 82 is a circuit that generates a power supply potential from the received signal, and a reset circuit 83. Is a circuit that generates a reset signal, a clock generation circuit 84 is a circuit that generates various clock signals based on the reception signal input from the antenna 89, and a data demodulation circuit 85 demodulates the reception signal to control the control circuit 87. The data modulation circuit 86 is a circuit that modulates the signal received from the control circuit 87. Further, as the control circuit 87, for example, a code extraction circuit 91, a code determination circuit 92, a CRC determination circuit 93, and an output unit circuit 94 are provided. The code extraction circuit 91 is a circuit that extracts a plurality of codes included in an instruction sent to the control circuit 87, and the code determination circuit 92 compares the extracted code with a code corresponding to a reference. The CRC circuit is a circuit that determines the content of the instruction, and the CRC circuit is a circuit that detects the presence or absence of a transmission error or the like based on the determined code.
また、記憶回路としては１つに限定されず、複数設けてもよく、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦｅＲＡＭ等や上記実施の形態で示した有機化合物層を記憶素子部に用いたものを用いることができる。 Further, the memory circuit is not limited to one, and a plurality of memory circuits may be provided, and an SRAM, a flash memory, a ROM, an FeRAM, or the like, or an organic compound layer described in the above embodiment is used for a memory element portion. Can do.
次に、本発明の非接触でデータの交信が可能な半導体装置の動作の一例について説明する。まず、アンテナ８９により無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８０が有する各回路に供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１を介してリセット回路８３およびクロック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４を通って符号化される。さらに、符号化された半導体装置８０の情報はデータ変調回路８６を通って、アンテナ８９により無線信号に載せて送信される。なお、半導体装置８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。 Next, an example of the operation of the semiconductor device capable of data communication without contact according to the present invention will be described. First, a radio signal is received by the antenna 89. The radio signal is sent to the power supply circuit 82 via the high frequency circuit 81, and a high power supply potential (hereinafter referred to as VDD) is generated. VDD is supplied to each circuit included in the semiconductor device 80. The signal sent to the data demodulation circuit 85 via the high frequency circuit 81 is demodulated (hereinafter, demodulated signal). Further, the signal and the demodulated signal that have passed through the reset circuit 83 and the clock generation circuit 84 via the high frequency circuit 81 are sent to the control circuit 87. The signal sent to the control circuit 87 is analyzed by the code extraction circuit 91, the code determination circuit 92, the CRC determination circuit 93, and the like. Then, information on the semiconductor device stored in the memory circuit 88 is output in accordance with the analyzed signal. The output semiconductor device information is encoded through the output unit circuit 94. Further, the encoded information of the semiconductor device 80 passes through the data modulation circuit 86 and is transmitted on the radio signal by the antenna 89. Note that in a plurality of circuits included in the semiconductor device 80, a low power supply potential (hereinafter referred to as VSS) is common and VSS can be GND.
このように、リーダ／ライタから半導体装置８０に信号を送り、当該半導体装置８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。 As described above, by transmitting a signal from the reader / writer to the semiconductor device 80 and receiving the signal transmitted from the semiconductor device 80 by the reader / writer, the data of the semiconductor device can be read.
また、半導体装置８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。 Further, the semiconductor device 80 may be of a type in which power supply voltage is supplied to each circuit by electromagnetic waves without mounting a power source (battery), or each circuit is mounted by using electromagnetic waves and a power source (battery). The power supply voltage may be supplied to the type.
上記実施の形態で示した構成を用いることによって、折り曲げることが可能な半導体装置を作製することが可能となるため、曲面を有する物体に貼り付けて設けることが可能となる。 By using the structure described in any of the above embodiments, a semiconductor device that can be bent can be manufactured; thus, the semiconductor device can be attached to an object having a curved surface.
次に、可撓性を有する非接触でデータのやりとりが可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１２（Ｂ））。品物３２２０が含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２００と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１２（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、上記実施の形態で示したように、曲面を有する物体に貼り付けた場合であっても、半導体装置に含まれるトランジスタ等の損傷を防止し、信頼性の高い半導体装置を提供することが可能となる。
Next, an example of a usage mode of a semiconductor device having flexibility and capable of exchanging data without contact will be described. A reader /
また、上述した非接触データのやりとりが可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。 As a signal transmission method in the semiconductor device capable of exchanging contactless data as described above, an electromagnetic coupling method, an electromagnetic induction method, a microwave method, or the like can be used. The transmission method may be appropriately selected by the practitioner in consideration of the intended use, and an optimal antenna may be provided according to the transmission method.
例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成する。 For example, when an electromagnetic coupling method or an electromagnetic induction method (for example, 13.56 MHz band) is applied as a signal transmission method in a semiconductor device, the conductive film functioning as an antenna is used because electromagnetic induction due to a change in magnetic field density is used. Are formed in a ring shape (for example, a loop antenna) or a spiral shape (for example, a spiral antenna).
また、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電膜を線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。 In addition, when a microwave method (for example, UHF band (860 to 960 MHz band), 2.45 GHz band, or the like) is applied as a signal transmission method in a semiconductor device, the wavelength of an electromagnetic wave used for signal transmission is considered. For example, a conductive film functioning as an antenna is formed in a linear shape (for example, a dipole antenna) or a flat shape (for example, a patch antenna). be able to. Further, the shape of the conductive film functioning as an antenna is not limited to a linear shape, and may be provided in a curved shape, a meandering shape, or a combination thereof in consideration of the wavelength of electromagnetic waves.
アンテナとして機能する導電膜は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。 The conductive film functioning as an antenna is formed using a conductive material by a CVD method, a sputtering method, a printing method such as screen printing or gravure printing, a droplet discharge method, a dispenser method, a plating method, or the like. Conductive materials are aluminum (Al), titanium (Ti), silver (Ag), copper (Cu), gold (Au), platinum (Pt) nickel (Ni), palladium (Pd), tantalum (Ta), molybdenum An element selected from (Mo) or an alloy material or a compound material containing these elements as a main component is formed in a single layer structure or a laminated structure.
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。 For example, when a conductive film that functions as an antenna is formed using a screen printing method, a conductive paste in which conductive particles having a particle size of several nanometers to several tens of micrometers are dissolved or dispersed in an organic resin is selectively used. Can be provided by printing. Conductor particles include silver (Ag), gold (Au), copper (Cu), nickel (Ni), platinum (Pt), palladium (Pd), tantalum (Ta), molybdenum (Mo) and titanium (Ti). Any one or more metal particles, silver halide fine particles, or dispersible nanoparticles can be used. In addition, as the organic resin contained in the conductive paste, one or more selected from organic resins that function as a binder of metal particles, a solvent, a dispersant, and a coating material can be used. Typically, an organic resin such as an epoxy resin or a silicon resin can be given. In forming the conductive film, it is preferable to fire after extruding the conductive paste. For example, when fine particles containing silver as a main component (for example, a particle size of 1 nm or more and 100 nm or less) are used as a conductive paste material, the conductive film is obtained by being cured by baking in a temperature range of 150 to 300 ° C. Can do. Further, fine particles mainly composed of solder or lead-free solder may be used. In this case, it is preferable to use fine particles having a particle diameter of 20 μm or less. Solder and lead-free solder have the advantage of low cost.
また、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよいし、他にもマイクロ波帯において誘電率および透磁率が負となる材料（メタマテリアル）をアンテナに適用することも可能である。 In addition to the materials described above, ceramics, ferrites, etc. may be applied to the antenna, and other materials (metamaterials) that have a negative dielectric constant and magnetic permeability in the microwave band may be applied to the antenna. Is also possible.
また、電磁結合方式または電磁誘導方式を適用する場合であって、アンテナを備えた半導体装置を金属に接して設ける場合には、当該半導体装置と金属との間に透磁率を備えた磁性材料を設けることが好ましい。アンテナを備えた半導体装置を金属に接して設ける場合には、磁界の変化に伴い金属に渦電流が流れ、当該渦電流により発生する反磁界によって、磁界の変化が弱められて通信距離が低下する。そのため、半導体装置と金属との間に透磁率を備えた材料を設けることにより金属の渦電流を抑制し通信距離の低下を抑制することができる。なお、磁性材料としては、高い透磁率を有し高周波損失の少ないフェライトや金属薄膜を用いることができる。 Further, in the case where an electromagnetic coupling method or an electromagnetic induction method is applied and a semiconductor device provided with an antenna is provided in contact with a metal, a magnetic material having a permeability between the semiconductor device and the metal is used. It is preferable to provide it. When a semiconductor device provided with an antenna is provided in contact with a metal, an eddy current flows in the metal as the magnetic field changes, and the change in the magnetic field is weakened by the demagnetizing field generated by the eddy current, thereby reducing the communication distance. . Therefore, by providing a material having magnetic permeability between the semiconductor device and the metal, it is possible to suppress the eddy current of the metal and suppress the decrease in the communication distance. As the magnetic material, ferrite or metal thin film having high magnetic permeability and low high-frequency loss can be used.
また、アンテナを設ける場合には、１枚の基板上にトランジスタ等の半導体素子とアンテナとして機能する導電膜を直接作り込んで設けてもよいし、半導体素子とアンテナとして機能する導電膜を別々の基板上に設けた後に、電気的に接続するように貼り合わせることによって設けてもよい。 In the case of providing an antenna, a semiconductor element such as a transistor and a conductive film functioning as an antenna may be directly formed over one substrate, or the semiconductor element and the conductive film functioning as an antenna may be provided separately. After being provided on the substrate, it may be provided by bonding so as to be electrically connected.
なお、上述した以外にも可撓性を有する半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１３を用いて説明する。 In addition to the above, flexible semiconductor devices have a wide range of uses, and any product that can be used for production, management, etc. without contact and clarifying information such as the history of objects. Can be applied. For example, banknotes, coins, securities, certificate documents, bearer bonds, packaging containers, books, recording media, personal belongings, vehicles, foods, clothing, health supplies, daily necessities, medicines, etc. It can be provided and used in an electronic device or the like. These examples will be described with reference to FIG.
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１３（Ａ））。証書類とは、運転免許証、住民票等を指す（図１３（Ｂ））。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１３（Ｃ））。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１３（Ｄ））。書籍類とは、書物、本等を指す（図１３（Ｅ））。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１３（Ｆ））。乗物類とは、自転車等の車両、船舶等を指す（図１３（Ｇ））。身の回り品とは、鞄、眼鏡等を指す（図１３（Ｈ））。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機、腕時計等を指す。 Banknotes and coins are money that circulates in the market, and include those that are used in the same way as money in a specific area (cash vouchers), commemorative coins, and the like. Securities refer to checks, securities, promissory notes, etc. (FIG. 13A). The certificate refers to a driver's license, resident's card, etc. (FIG. 13B). Bearer bonds refer to stamps, gift certificates, various gift certificates, etc. (FIG. 13C). Packaging containers refer to wrapping paper for lunch boxes, plastic bottles, and the like (FIG. 13D). Books refer to books, books, and the like (FIG. 13E). The recording media refer to DVD software, video tapes, and the like (FIG. 13F). The vehicles refer to vehicles such as bicycles, ships, and the like (FIG. 13G). Personal belongings refer to bags, glasses, and the like (FIG. 13H). Foods refer to food products, beverages, and the like. Clothing refers to clothing, footwear, and the like. Health supplies refer to medical equipment, health equipment, and the like. Livingware refers to furniture, lighting equipment, and the like. Chemicals refer to pharmaceuticals, agricultural chemicals, and the like. Electronic devices refer to liquid crystal display devices, EL display devices, television devices (television receivers, flat-screen television receivers), mobile phones, watches, and the like.
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有する半導体装置を用いることによって、紙等に設けた場合であっても、上記実施の形態で示した構造を有する半導体装置を用いて半導体装置を設けることにより、当該半導体装置に含まれる素子の破損等を防止することができる。 Forgery can be prevented by providing semiconductor devices in banknotes, coins, securities, certificate documents, bearer bonds, and the like. In addition, by providing semiconductor devices in personal items such as packaging containers, books, and recording media, foods, daily necessities, and electronic devices, it is possible to improve the efficiency of inspection systems and rental store systems. it can. By providing semiconductor devices in vehicles, health supplies, medicines, etc., counterfeiting and theft can be prevented, and medicines can prevent mistakes in taking medicines. As a method for providing the semiconductor device, the semiconductor device is provided on the surface of the article or embedded in the article. For example, a book may be embedded in paper, and a package made of an organic resin may be embedded in the organic resin. Even when the semiconductor device having flexibility is provided on paper or the like, it is included in the semiconductor device by providing the semiconductor device using the semiconductor device having the structure described in the above embodiment mode. It is possible to prevent damage to the device.
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。 In this way, by providing semiconductor devices in packaging containers, recording media, personal items, foods, clothing, daily necessities, electronic devices, etc., it is possible to improve the efficiency of inspection systems and rental store systems. it can. Further, forgery or theft can be prevented by providing a semiconductor device in the vehicles. Moreover, by embedding it in creatures such as animals, it is possible to easily identify individual creatures. For example, by embedding a semiconductor device equipped with a sensor in a living creature such as livestock, it is possible to easily manage the health state such as the current body temperature as well as the year of birth, gender or type.
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した材料や形成方法は、本実施の形態でも組み合わせて利用することができるし、本実施の形態で示した材料や形成方法も上記実施の形態でも組み合わせて利用することができる。 Note that this embodiment can be freely combined with the above embodiment. In other words, the materials and formation methods described in the above embodiments can be used in combination with this embodiment, and the materials and formation methods described in this embodiment are also used in combination with the above embodiments. be able to.
１０１ 基板
１０２ 素子群
１０３ａ 導電膜
１０３ｂ 導電膜
１０３ｃ 導電膜
１０３ｄ 導電膜
１０３ｅ 導電膜
１０３ｆ 導電膜
１０４ 導電膜
１０５ａ 薄膜トランジスタ
１０５ｂ 薄膜トランジスタ
１０５ｃ 薄膜トランジスタ
１０５ｄ 薄膜トランジスタ
１０６ 基板
１０７ 樹脂
１０８ 導電性微粒子
１１７ａ 第１の導電膜
１１７ｂ 第２の導電膜
１２１ａ 接続部分
１２１ｂ 接続部分
１２２ａ 接続部分
１２２ｂ 接続部分
１２３ａ 接続部分
１２３ｂ 接続部分
１２４ａ 接続部分
１２４ｂ 接続部分
１２５ａ 接続部分
１２５ｂ 接続部分
１２６ａ 接続部分
１２６ｂ 接続部分
１２７ａ 接続部分
１２７ｂ 接続部分
２０１ 基板
２０２ 素子群
２０３ 導電膜
２０３ａ 導電膜
２０３ｂ 導電膜
２０６ 基板
２０７ 樹脂
２０８ 導電性微粒子
２１１ 半導体基板
２１０ａ 端部
２１０ｂ 端部
８０ 半導体装置
８１ 高周波回路
８２ 電源回路
８３ リセット回路
８４ クロック発生回路
８５ データ復調回路
８６ データ変調回路
８７ 制御回路
８８ 記憶回路
８９ アンテナ
９１ コード抽出回路
９２ コード判定回路
９３ ＣＲＣ判定回路
９４ 出力ユニット回路
３２１０ 表示部
３２００ リーダ／ライタ
３２２０ 品物
３２３０ 半導体装置
３２４０ リーダ／ライタ
３２５０ 半導体装置
３２６０ 商品
７０１ 基板
７０２ 剥離層
７０３ 絶縁膜
７０４ 非晶質半導体膜
７０５ ゲート絶縁膜
７０６ 結晶質半導体膜
７０７ 結晶質半導体膜
７０８ 結晶質半導体膜
７０９ 結晶質半導体膜
７１０ 結晶質半導体膜
７１１ Ｎ型不純物領域
７１２ Ｐ型不純物領域
７１３ Ｎ型不純物領域
７１４ Ｎ型不純物領域
７１５ Ｎ型不純物領域
７１６ 導電膜
７１７ 導電膜
７１８ 導電膜
７１９ 導電膜
７２０ 導電膜
７２１ 導電膜
７２２ 導電膜
７２３ 導電膜
７２４ 導電膜
７２５ 導電膜
７２６ Ｎ型不純物領域
７２７ Ｎ型不純物領域
７２８ Ｎ型不純物領域
７２９ Ｎ型不純物領域
７３０ Ｎ型不純物領域
７３１ Ｎ型不純物領域
７３２ Ｎ型不純物領域
７３３ Ｎ型不純物領域
７３４ ゲート絶縁膜
７３５ ゲート絶縁膜
７３６ ゲート絶縁膜
７３７ ゲート絶縁膜
７３８ ゲート絶縁膜
７３９ 絶縁膜
７４０ 絶縁膜
７４１ 絶縁膜
７４２ 絶縁膜
７４３ 絶縁膜
７４４ 薄膜トランジスタ
７４５ 薄膜トランジスタ
７４６ 薄膜トランジスタ
７４７ 薄膜トランジスタ
７４８ 薄膜トランジスタ
７４９ 絶縁膜
７５０ 絶縁膜
７５１ 絶縁膜
７５２ 導電膜
７５３ 導電膜
７５４ 導電膜
７５５ 導電膜
７５６ 導電膜
７５７ 導電膜
７５８ 導電膜
７５９ 導電膜
７６０ 導電膜
７６１ 導電膜
７６２ 絶縁膜
７６３ 導電膜
７６４ 導電膜
７６５ 導電膜
７６６ 絶縁膜
７６７ コンタクトホール
７６８ コンタクトホール
７６９ コンタクトホール
７７１ 導電膜
７７２ 絶縁膜
７７３ 開口部
７７４ 開口部
７７５ 第１のシート材
７７６ 第２のシート材
７７７ 第３のシート材
７８０ チャネル形成領域
７８１ チャネル形成領域
７８２ チャネル形成領域
７８３ チャネル形成領域
７８４ チャネル形成領域
７８５ Ｐ型不純物領域
７８６ 導電膜
７８７ 有機化合物層
７８９ 記憶素子部
７９０ 記憶素子部
101 substrate 102 element group 103a conductive film 103b conductive film 103c conductive film 103d conductive film 103e conductive film 103f conductive film 104 conductive film 105a thin film transistor 105c thin film transistor 105d thin film transistor 106 substrate 107 resin 108 conductive fine particle 117a first conductive film 117b first conductive film 117b 2 conductive film 121a connection part 121b connection part 122a connection part 122b connection part 123a connection part 123b connection part 124a connection part 124b connection part 125a connection part 125b connection part 126a connection part 126b connection part 127a connection part 127b connection part 201 substrate 202 element Group 203 Conductive film 203a Conductive film 203b Conductive film 206 Substrate 207 Resin 208 Conductive fine particle 211 Semiconductor substrate 210 End 210b End 80 Semiconductor device 81 High frequency circuit 82 Power supply circuit 83 Reset circuit 84 Clock generation circuit 85 Data demodulation circuit 86 Data modulation circuit 87 Control circuit 88 Storage circuit 89 Antenna 91 Code extraction circuit 92 Code determination circuit 93 CRC determination circuit 94 Output unit circuit 3210 Display unit 3200 Reader / writer 3220 Product 3230 Semiconductor device 3240 Reader / writer 3250 Semiconductor device 3260 Product 701 Substrate 702 Release layer 703 Insulating film 704 Amorphous semiconductor film 705 Gate insulating film 706 Crystalline semiconductor film 707 Crystalline Semiconductor film 708 Crystalline semiconductor film 709 Crystalline semiconductor film 710 Crystalline semiconductor film 711 N-type impurity region 712 P-type impurity region 713 N-type impurity region 714 N-type impurity region 715 N-type impurity region 716 Conductive film 717 conductive film 718 conductive film 719 conductive film 720 conductive film 721 conductive film 722 conductive film 723 conductive film 724 conductive film 725 conductive film 726 N-type impurity region 727 N-type impurity region 728 N-type impurity region 729 N-type impurity region 730 N-type impurity region 730 Impurity region 731 N-type impurity region 732 N-type impurity region 733 N-type impurity region 734 Gate insulating film 735 Gate insulating film 736 Gate insulating film 737 Gate insulating film 738 Gate insulating film 739 Insulating film 740 Insulating film 741 Insulating film 742 Insulating film 743 Insulating film 744 thin film transistor 745 thin film transistor 746 thin film transistor 747 thin film transistor 748 thin film transistor 749 insulating film 750 insulating film 751 insulating film 752 conductive film 753 conductive film 754 conductive film 755 conductive film 756 conductive film 757 conductive film 7 8 conductive film 759 conductive film 760 conductive film 761 conductive film 762 insulating film 763 conductive film 764 conductive film 765 conductive film 766 insulating film 767 contact hole 768 contact hole 769 contact hole 771 conductive film 772 insulating film 773 opening 774 opening 775 first One sheet material 776 Second sheet material 777 Third sheet material 780 Channel formation region 781 Channel formation region 782 Channel formation region 783 Channel formation region 784 Channel formation region 785 P-type impurity region 786 Conductive film 787 Organic compound layer 789 Memory Element portion 790 Memory element portion
Claims (12)
前記素子群の上方又は下方に設けられた導電膜と、を有し、A conductive film provided above or below the element group,
前記導電膜は、２本の第１の線状の導電膜と、複数の第２の線状の導電膜と、を有し、The conductive film has two first linear conductive films and a plurality of second linear conductive films,
前記２本の第１の線状の導電膜は、互いに平行に配置され、The two first linear conductive films are arranged in parallel to each other,
前記複数の第２の線状の導電膜のそれぞれは、一方の端部が前記２本の第１の線状の導電膜の一方と電気的に接続され、他方の端部が前記２本の第１の線状の導電膜の他方と電気的に接続され、Each of the plurality of second linear conductive films has one end electrically connected to one of the two first linear conductive films and the other end of the two linear conductive films. Electrically connected to the other of the first linear conductive films;
前記基板を湾曲することで、前記導電膜がアンテナとして機能することを特徴とする半導体装置。The semiconductor device, wherein the conductive film functions as an antenna by curving the substrate.
前記２本の第１の線状の導電膜は、Ｙ軸方向に対して平行になるように配置され、The two first linear conductive films are arranged so as to be parallel to the Y-axis direction,
前記複数の第２の線状の導電膜のそれぞれは、Ｘ軸方向に対して平行になるように配置されていることを特徴とする半導体装置。Each of the plurality of second linear conductive films is arranged to be parallel to the X-axis direction.
前記２本の第１の線状の導電膜は、Ｙ軸方向に対して平行になるように配置され、The two first linear conductive films are arranged so as to be parallel to the Y-axis direction,
前記複数の第２の線状の導電膜のそれぞれは、Ｘ軸方向に対して傾斜角を有するように平行に配置されていることを特徴とする半導体装置。Each of the plurality of second linear conductive films is arranged in parallel so as to have an inclination angle with respect to the X-axis direction.
前記素子群の上方又は下方に設けられた導電膜と、を有し、A conductive film provided above or below the element group,
前記導電膜は、梯子状であり、The conductive film has a ladder shape,
前記基板を湾曲することで、前記導電膜がアンテナとして機能することを特徴とする半導体装置。The semiconductor device, wherein the conductive film functions as an antenna by curving the substrate.
前記素子群は、前記導電膜と電気的に接続されていることを特徴とする半導体装置。The semiconductor device is characterized in that the element group is electrically connected to the conductive film.
前記素子群は、異方性導電性接着剤又は半田接合を用いて前記導電膜と電気的に接続されていることを特徴とする半導体装置。The semiconductor device is characterized in that the element group is electrically connected to the conductive film using an anisotropic conductive adhesive or solder bonding.
前記導電膜は、前記基板とは異なる基板に設けられていることを特徴とする半導体装置。The semiconductor device, wherein the conductive film is provided on a substrate different from the substrate.
前記素子群は、第１のトランジスタと、第２のトランジスタと、前記第１のトランジスタのソース又はドレインと電気的に接続された第１の導電膜と、前記第２のトランジスタのソース又はドレインと電気的に接続された第２の導電膜と、前記第２の導電膜を一対の電極の一方とする記憶素子と、を有し、The element group includes a first transistor, a second transistor, a first conductive film electrically connected to a source or drain of the first transistor, and a source or drain of the second transistor. A second electrically conductive film electrically connected and a memory element having the second conductive film as one of a pair of electrodes;
前記第１の導電膜は、前記導電膜と電気的に接続されることを特徴とする半導体装置。The semiconductor device, wherein the first conductive film is electrically connected to the conductive film.
前記第１の導電膜及び前記第２の導電膜は、チタンを含むことを特徴とする半導体装置。The semiconductor device, wherein the first conductive film and the second conductive film contain titanium.
前記記憶素子は、前記第２の導電膜上に設けられた有機化合物層と、前記有機化合物層上に設けられた第３の導電膜と、を有することを特徴とする半導体装置。The memory element includes an organic compound layer provided on the second conductive film and a third conductive film provided on the organic compound layer.
前記第１のトランジスタのソース又はドレインと電気的に接続された第１の導電膜を形成し、Forming a first conductive film electrically connected to a source or drain of the first transistor;
前記第２のトランジスタのソース又はドレインと電気的に接続された第２の導電膜を形成し、Forming a second conductive film electrically connected to the source or drain of the second transistor;
前記第１の導電膜と電気的に接続された第３の導電膜を形成し、Forming a third conductive film electrically connected to the first conductive film;
前記第３の導電膜を形成した後に、前記第２の導電膜上に有機化合物層を形成し、After forming the third conductive film, an organic compound layer is formed on the second conductive film,
前記有機化合物層上に第４の導電膜を形成し、Forming a fourth conductive film on the organic compound layer;
前記第３の導電膜は、２本の第１の線状の導電膜と、複数の第２の線状の導電膜と、を有し、The third conductive film has two first linear conductive films and a plurality of second linear conductive films,
前記２本の第１の線状の導電膜は、互いに平行に配置され、The two first linear conductive films are arranged in parallel to each other,
前記複数の第２の線状の導電膜のそれぞれは、一方の端部が前記２本の第１の線状の導電膜の一方と電気的に接続され、他方の端部が前記２本の第１の線状の導電膜の他方と電気的に接続され、Each of the plurality of second linear conductive films has one end electrically connected to one of the two first linear conductive films and the other end of the two linear conductive films. Electrically connected to the other of the first linear conductive films;
前記基板を湾曲することで、前記第３の導電膜がアンテナとして機能することを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, wherein the third conductive film functions as an antenna by curving the substrate.
前記第１のトランジスタのソース又はドレインと電気的に接続された第１の導電膜を形成し、Forming a first conductive film electrically connected to a source or drain of the first transistor;
前記第２のトランジスタのソース又はドレインと電気的に接続された第２の導電膜を形成し、Forming a second conductive film electrically connected to the source or drain of the second transistor;
前記第１の導電膜と電気的に接続された第３の導電膜を形成し、Forming a third conductive film electrically connected to the first conductive film;
前記第３の導電膜を形成した後に、前記第２の導電膜上に有機化合物層を形成し、After forming the third conductive film, an organic compound layer is formed on the second conductive film,
前記有機化合物層上に第４の導電膜を形成し、Forming a fourth conductive film on the organic compound layer;
前記第３の導電膜は、梯子状であり、The third conductive film has a ladder shape,
前記基板を湾曲することで、前記第３の導電膜がアンテナとして機能することを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, wherein the third conductive film functions as an antenna by curving the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006247707A JP4974621B2 (en) | 2005-09-15 | 2006-09-13 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005268864 | 2005-09-15 | ||
| JP2005268864 | 2005-09-15 | ||
| JP2006247707A JP4974621B2 (en) | 2005-09-15 | 2006-09-13 | Semiconductor device and manufacturing method thereof |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007109220A JP2007109220A (en) | 2007-04-26 |
| JP2007109220A5 JP2007109220A5 (en) | 2009-10-22 |
| JP4974621B2 true JP4974621B2 (en) | 2012-07-11 |
Family
ID=38035010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006247707A Expired - Fee Related JP4974621B2 (en) | 2005-09-15 | 2006-09-13 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4974621B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7357492B2 (en) * | 2019-09-10 | 2023-10-06 | ゼネラル株式会社 | RFID tag, RFID tag manufacturing device, and RFID tag manufacturing method |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0554486B1 (en) * | 1992-02-05 | 1998-07-22 | Texas Instruments Deutschland Gmbh | Method of producing a flexible HF antenna |
| JPH0964797A (en) * | 1995-08-28 | 1997-03-07 | Matsushita Electric Works Ltd | Card type data carrier of mobile object identifying device |
| JPH11265813A (en) * | 1998-03-16 | 1999-09-28 | Mitsubishi Electric Corp | Bent coil and electrical equipment using the same |
| JP2000338874A (en) * | 1999-05-31 | 2000-12-08 | Toppan Forms Co Ltd | Ic tag |
| JP3857126B2 (en) * | 2001-12-20 | 2006-12-13 | トッパン・フォームズ株式会社 | Ring IC tag, baggage management method, medication management method and position management method |
| JP2003318633A (en) * | 2002-04-25 | 2003-11-07 | Mitsubishi Materials Corp | Reader/writer device, antenna coil for reader device or writer device and the production method |
| JP2005149189A (en) * | 2003-11-17 | 2005-06-09 | Matsushita Electric Ind Co Ltd | Data carrier and method for producing it |
-
2006
- 2006-09-13 JP JP2006247707A patent/JP4974621B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007109220A (en) | 2007-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5063066B2 (en) | Method for manufacturing semiconductor device | |
| JP5204959B2 (en) | Method for manufacturing semiconductor device | |
| US7928510B2 (en) | Manufacturing method of semiconductor device | |
| KR101216125B1 (en) | semiconductor device | |
| US9728631B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20070093081A (en) | Semiconductor device | |
| JP5297584B2 (en) | Semiconductor device, temperature sensor using the semiconductor device, and method for manufacturing the semiconductor device | |
| JP4704959B2 (en) | Product management method and dangerous goods management method | |
| JP5089033B2 (en) | Method for manufacturing semiconductor device | |
| JP5127178B2 (en) | Method for manufacturing semiconductor device | |
| JP5100012B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007043121A (en) | Manufacturing method of semiconductor device | |
| JP4954537B2 (en) | Semiconductor device | |
| JP4974621B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4908936B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |