JP4968146B2 - 放送信号受信機およびその受信制御方法、並びにic - Google Patents
放送信号受信機およびその受信制御方法、並びにic Download PDFInfo
- Publication number
- JP4968146B2 JP4968146B2 JP2008093574A JP2008093574A JP4968146B2 JP 4968146 B2 JP4968146 B2 JP 4968146B2 JP 2008093574 A JP2008093574 A JP 2008093574A JP 2008093574 A JP2008093574 A JP 2008093574A JP 4968146 B2 JP4968146 B2 JP 4968146B2
- Authority
- JP
- Japan
- Prior art keywords
- adjustment data
- signal
- acquisition
- signal processor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/20—Monitoring; Testing of receivers
- H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/04—Alignment of a transmitter during fabrication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明の第3の側面の放送信号受信機は、第1のIC(Integrated Circuit;集積回路)および第2のICと、所定の受信周波数の放送信号に対して予め事前に調整を行なった結果の事前取得調整データを、選局するチャンネル数よりも少ない数で離散的に記憶する不揮発性メモリと、前記第1のICに供給するテスト用信号を発生するテスト用信号発生部とを備え、前記第1のICは、受信した放送信号を中間周波信号に変換するフロントエンド回路と、前記不揮発性メモリから読み出された前記事前取得調整データを前記第2のICに転送する機能および前記第2のICから送られてくる実使用調整データを保持して、前記フロントエンド回路に供給するデータ保持機能を備えるインターフェース部とを備え、前記第2のICは、前記フロントエンド回路が出力する前記中間周波信号を復調し、映像出力信号を生成する復調回路と、前記インターフェース部を介して取得した離散的な前記事前取得調整データから、前記実使用調整データを生成する信号処理プロセッサと、前記復調回路で前記テスト用信号を処理した結果を判定するための判定情報を検出する検出部とを備え、前記信号処理プロセッサは、前記実使用調整データの生成の指示を受けたときに、前記テスト用信号発生部に前記テスト用信号を発生させ、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから、補間処理により、前記実使用調整データの初期値を生成して、前記インターフェース部に送り、その後、前記検出部からの前記判定情報に基づいて、前記実使用調整データを更新した更新実使用調整データを生成して、前記インターフェース部に送る処理を繰り返すことにより、選局されるチャンネルの受信周波数に対応する最終的な前記実使用調整データを生成する。
本発明の第1乃至第3の側面によれば、実使用調整データの生成の指示を受けたときに、テスト用信号発生部にテスト用信号を発生させ、インターフェース部を通じて不揮発性メモリから読み出された事前取得調整データを受け取り、受け取った事前取得調整データから、補間処理により、実使用調整データの初期値を生成して、インターフェース部に送り、その後、検出部からの判定情報に基づいて、実使用調整データを更新した更新実使用調整データを生成して、インターフェース部に送る処理を繰り返すことにより、選局されるチャンネルの受信周波数に対応する最終的な実使用調整データが生成される。
図2に、この実施形態におけるフロントエンド回路IC1の、特に、フロントエンド回路部10の具体回路例について説明する。
(A)46〜147MHz(VHF−Lバンド)
(B)147〜401MHz(VHF−Hバンド)
(C)401〜887MHz(UHFバンド)
の3バンドに分割し、それぞれの受信バンドにおいて、周波数を目的とするチャンネルに対応して変更できるようにしている。
f31=N・f34 ・・・ (式2)
となるので、システムコントローラ4により、信号処理プロセッサ61を介して、分周比Nを制御すれば、VCO31の発振周波数f31を変更することができる。例えば、周波数f31は、受信バンドおよび受信周波数(受信チャンネル)に対応して1.8〜3.6GHzとされる。
fLO:局部発振信号SLOI、SLOQの周波数
とすれば、
fLO=f31/(2M)
=N・f34/(2M)
=f34・N/(2M) ・・・ (式3)
となる。したがって、分周比M、Nを変更することにより、局部発振周波数fLOを、所定の周波数ステップで広い範囲にわたって変更することができる。
SRX:受信を希望する受信信号
SUD:イメージ妨害信号
とし、簡単のため、
SRX=ERX・sinωRXt
ERX:受信信号SRXの振幅
ωRX=2πfRX
fRX:受信信号SRXの中心周波数
SUD=EUD・sinωUDt
EUD:イメージ妨害信号SUDの振幅
ωUD=2πfUD
fUD:イメージ妨害信号SUDの中心周波数
とする。
SLOI=ELO・sinωLOt
SLOQ=ELO・cosωLOt
ELO:信号SLOI、SLOQの振幅
ωLO=2πfLO
とする。
ωIF=2πfIF
fIF:中間周波数。例えば、4〜5.5MHz(放送方式により変更する)
とすれば、アッパーヘテロダイン方式の場合には、
fRX=fLO−fIF
fUD=fLO+fIF
である。
SIFI=(SRX+SUD)×SLOI
=ERX・sinωRXt×ELO・sinωLOt
+EUD・sinωUDt×ELO・sinωLOt
=α{cos(ωRX−ωLO)t−cos(ωRX+ωLO)t}
+β{cos(ωUD−ωLO)t−cos(ωUD+ωLO)t}
SIFQ=(SRX+SUD)×SLOQ
=ERX・sinωRXt×ELO・cosωLOt
+EUD・sinωUDt×ELO・cosωLOt
=α{sin(ωRX+ωLO)t+sin(ωRX−ωLO)t}
+β{sin(ωUD+ωLO)t+sin(ωUD−ωLO)t}
α=ERX・ELO/2
β=EUD・ELO/2
の信号SIFI、SIFQが取り出される。
SIFI=α・cos(ωRX−ωLO)t+β・cos(ωUD−ωLO)t
=α・cosωIFt+β・cosωIFt ・・・(式4)
SIFQ=α・sin(ωRX−ωLO)t+β・sin(ωUD−ωLO)t
=−α・sinωIFt+β・sinωIFt ・・・ (式5)
が取り出される。
(b) 移相特性も有し、信号SIFIを値φ(φは任意の値)だけ移相する。
(c) 同じく、信号SIFQを値(φ−90°)だけ移相する。
(d) 周波数軸上において、零周波数に対して対称の周波数f0と周波数−f0とを中心周波数とする2つのバンドパス特性を有するものであり、入力信号の相対位相によりこれを選択することができる。
したがって、複素バンドパスフィルタ24において、上記(b)、(c)項により信号SIFQが信号SIFIに対して90°遅相され、
SIFI=α・cosωIFt+β・cosωIFt ・・・ (式6)
SIFQ=−α・sin(ωIFt−90°)+β・sin(ωIFt−90°)
=α・cosωIFt−β・cocωIFt ・・・ (式7)
とされる。つまり、信号SIFIと、信号SIFQとの間では、信号成分α・cosωIFtは互いに同相であり、信号成分β・cocωIFtは互いに逆相である。
SIF=SIFI+SIFQ
=2α・cosωIFt
=ERX・ELO・cosωIFt ・・・ (式8)
が取り出される。この取り出された信号SIFは、信号SRXをアッパーヘテロダイン方式で受信したときの中間周波信号にほかならない。そして、この中間周波信号SIFには、イメージ妨害信号SUDは含まれていない。なお、振幅位相補正回路23は、この(式8)が十分に成立するように、すなわち、イメージ妨害信号SUDが最小となるように、信号SIFI、SIFQの振幅および位相を補正するものである。
AGC電圧VAGCが、フロントエンド回路IC1の後段の、前述した復調回路IC2のAGC電圧発生回路63において形成され、このAGC電圧VAGCが端子ピンT13を通じてAGC用の可変利得アンプ26にその利得の制御信号として供給される。したがって、これにより通常のAGC(中間周波数信号でのAGC)が行われる。
ローパスフィルタ22から出力される信号SIFI、SIFQがリニア検波回路44に供給され、検波および平滑されることにより信号SIFI、SIFQのレベルを示す直流電圧V44とされ、この電圧V44が端子ピンT15に出力される。
この実施形態のフロントエンド回路IC1には、定電圧回路53が設けられ、端子ピンT18から電源電圧+VCCが供給される。この定電圧回路53は、PN接合のバンドギャップを利用して電源電圧+VCCから所定の値の定電圧を形成するものであり、その形成された定電圧はIC1のそれぞれの回路に供給される。なお、定電圧回路53の出力電圧は微調整可能とされ、不揮発性メモリ51にその調整データが記憶されている。信号処理プロセッサ61は、その微調整用の調整データを不揮発性メモリ51から取得して、実使用調整データを生成して、インターフェース部52を通じて定電圧回路53に供給するようにする。
図3は、この実施形態において、不揮発性メモリ51に記憶される調整データの例である。前述もしたように、この実施形態では、不揮発性メモリ51には、自分のフロントエンド回路IC1内の各調整部の調整用の調整データのみではなく、フロントエンド回路IC1以外の回路部の調整データも記憶するように構成されている。
図4は、調整データの取得および不揮発性メモリ51への書き込み処理を説明するための概念図である。
図7は、不揮発性メモリ51への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第1の例を示すものである。エラー訂正符号データのフォーマット構造は、図6に示しように、ページ単位であるが、図7では、便宜上、マクロデータ単位について、情報データ部(情報データ記憶領域) と、パリティ部(パリティ記憶領域)とに分けて示している。後述する第2の例や第3の例においても同様である。
図8は、不揮発性メモリ51への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第2の例を示すものである。この第2の例は、途中でエラー訂正符号データを書き込んでも、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データを書き込むことができるようにした場合の例である。
図9は、不揮発性メモリ51への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第3の例を示すものである。この第3の例も、途中でエラー訂正符号データを書き込んでも、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データを書き込むことができるようにした場合の例である。
以上は、工場出荷前に不揮発性メモリに書き込まれる事前取得調整データについての説明である。しかし、工場出荷後においても、ある種の調整項目については、ユーザの使用環境において、例えばオペレータなどが、調整データを取得して、その事前取得調整データを不揮発性メモリに追記したい場合がある。
不揮発性メモリ51に格納された事前取得調整データを用いた調整動作は、この実施形態では、テレビ放送受信機で、ユーザにより、選局チャンネルが変更されるたびに行われる。
この実施形態では、中間周波数のバンドパスフィルタ24の中間周波帯域幅は、キャッシュメモリ61bに保持されている事前取得調整データのうちの、図3に示した「IF BPFのカットオフ周波数調整データ」を用いて、全ての放送方式に対応することが可能である。そして、所望の中間周波帯域幅に応じ、図3に示した「IF BPFのカットオフ周波数調整データ」を用いて補間処理をすることにより、カットオフ周波数を微調整設定することが可能である。
IF_BPF_COFF_6M、
IF_BPF_COFF_7M、
IF_BPF_COFF_8M、
からなる。
D12={k2/(k1+k2)}D1+{k1/(k1+k2)}D2
・・・(式B)
なる演算式(B)により求められる。
次に、図13のフローチャートのステップS206やステップS209で行なうキャリブレーションの例を以下に説明する。以下に説明する例は、中間周波フィルタ(バンドパスフィルタ24)におけるイメージ妨害除去特性の調整に関するものである。イメージ妨害除去特性のキャリブレーションを、以下、IMRRキャリブレーションと称することとする。
この検出回路62の具体構成の第1の構成例を図18に示す。この図18の例においては、復調回路部60は、フロントエンド回路IC1からの中間周波信号をデジタル信号に変換するA/Dコンバータ601と、復調処理部602とからなる。そして、A/Dコンバータ601からのデジタル中間周波信号が検出回路62に供給される。
図19に、信号処理プロセッサ61で実行されるイメージ妨害除去特性のキャリブレーション時の処理動作の流れのフローチャートを示す。
図20は、復調回路IC2の検出回路62の第2の構成例を示すブロック図である。
上述の実施形態では、フロントエンド回路部10の各調整部についての調整データを記憶する不揮発性メモリ51は、フロントエンド回路IC1内に設けるようにしたが、当該不揮発性メモリ51は、フロントエンド回路IC1外に設けるようにしてもよい。図21はその場合のテレビ放送受信機の構成例を示すブロック図である。
Claims (7)
- 第1のIC(Integrated Circuit;集積回路)および第2のICと、
前記第1のICに供給するテスト用信号を発生するテスト用信号発生部とを備え、
前記第1のICは、
受信した放送信号を中間周波信号に変換するフロントエンド回路と、
所定の受信周波数の前記放送信号に対して予め事前に調整を行なった結果の事前取得調整データを、選局するチャンネル数よりも少ない数で離散的に記憶する不揮発性メモリと、
前記不揮発性メモリから読み出された前記事前取得調整データを前記第2のICに転送する機能および前記第2のICから送られてくる実使用調整データを保持して、前記フロントエンド回路に供給するデータ保持機能を備えるインターフェース部と
を備え、
前記第2のICは、
前記フロントエンド回路が出力する前記中間周波信号を復調し、映像出力信号を生成する復調回路と、
前記インターフェース部を介して取得した離散的な前記事前取得調整データから、前記実使用調整データを生成する信号処理プロセッサと、
前記復調回路で前記テスト用信号を処理した結果を判定するための判定情報を検出する検出部と
を備え、
前記信号処理プロセッサは、前記実使用調整データの生成の指示を受けたときに、前記テスト用信号発生部に前記テスト用信号を発生させ、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから、補間処理により、前記実使用調整データの初期値を生成して、前記インターフェース部に送り、その後、前記検出部からの前記判定情報に基づいて、前記実使用調整データを更新した更新実使用調整データを生成して、前記インターフェース部に送る処理を繰り返すことにより、選局されるチャンネルの受信周波数に対応する最終的な前記実使用調整データを生成する
放送信号受信機。 - 前記不揮発性メモリは、複数個のバンクで構成され、工場出荷前の前記事前取得調整データと、工場出荷後の前記事前取得調整データとが、対のバンクに記憶されており、
前記信号処理プロセッサは、工場出荷前と工場出荷後の前記事前取得調整データを、対のバンクから読み出す
請求項1に記載の放送信号受信機。 - 前記事前取得調整データは、エラー訂正エンコードされて前記不揮発性メモリに書き込まれており、前記第2のICの前記信号処理プロセッサでエラー訂正デコードする
請求項1または2に記載の放送信号受信機。 - 第1のIC(Integrated Circuit;集積回路)および第2のICと、
前記第1のICに供給するテスト用信号を発生するテスト用信号発生部とを備え、
前記第1のICは、
受信した放送信号を中間周波信号に変換するフロントエンド回路と、所定の受信周波数の前記放送信号に対して予め事前に調整を行なった結果の事前取得調整データを、選局するチャンネル数よりも少ない数で離散的に記憶する不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データを前記第2のICに転送する機能および前記第2のICから送られてくる実使用調整データを保持して、前記フロントエンド回路に供給するデータ保持機能を備えるインターフェース部とを備え、
前記第2のICは、
前記フロントエンド回路が出力する前記中間周波信号を復調し、映像出力信号を生成する復調回路と、前記インターフェース部を介して取得した離散的な前記事前取得調整データから、前記実使用調整データを生成する信号処理プロセッサと、
前記復調回路で前記テスト用信号を処理した結果を判定するための判定情報を検出する検出部と
を備え、
前記信号処理プロセッサが、
前記不揮発性メモリに、前記事前取得調整データを書き込む工程と、
前記実使用調整データの生成の指示を受けたときに、前記テスト用信号発生部に前記テスト用信号を発生させ、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから、補間処理により、前記実使用調整データの初期値を生成して、前記インターフェース部に送り、その後、前記検出部からの前記判定情報に基づいて、前記実使用調整データを更新した更新実使用調整データを生成して、前記インターフェース部に送る処理を繰り返すことにより、選局されるチャンネルの受信周波数に対応する最終的な前記実使用調整データを生成する工程と
を有する放送信号受信機の受信制御方法。 - 他のICとデータを授受するICであって、
前記他のICは、受信した放送信号を中間周波信号に変換するフロントエンド回路と、所定の受信周波数の前記放送信号に対して予め事前に調整を行なった結果の事前取得調整データを、選局するチャンネル数よりも少ない数で離散的に記憶する不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データを前記他のICに転送する機能および前記他のICから送られてくる実使用調整データを保持して、前記フロントエンド回路に供給するデータ保持機能を備えるインターフェース部とを備えており、
前記フロントエンド回路が出力する前記中間周波信号を復調し、映像出力信号を生成する復調回路と、
前記インターフェース部を介して取得した離散的な前記事前取得調整データから、前記実使用調整データを生成する信号処理プロセッサと、
前記復調回路でテスト用信号を処理した結果を判定するための判定情報を検出する検出部と
を備え、
前記信号処理プロセッサは、前記実使用調整データの生成の指示を受けたときに、テスト用信号発生部に前記テスト用信号を発生させ、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから、補間処理により、前記実使用調整データの初期値を生成して、前記インターフェース部に送り、その後、前記検出部からの前記判定情報に基づいて、前記実使用調整データを更新した更新実使用調整データを生成して、前記インターフェース部に送る処理を繰り返すことにより、選局されるチャンネルの受信周波数に対応する最終的な前記実使用調整データを生成する
IC。 - 前記事前取得調整データは、エラー訂正エンコードされて前記不揮発性メモリに書き込まれており、前記信号処理プロセッサはエラー訂正デコード処理も行う
請求項5に記載のIC。 - 第1のIC(Integrated Circuit;集積回路)および第2のICと、所定の受信周波数の放送信号に対して予め事前に調整を行なった結果の事前取得調整データを、選局するチャンネル数よりも少ない数で離散的に記憶する不揮発性メモリと、前記第1のICに供給するテスト用信号を発生するテスト用信号発生部とを備え、
前記第1のICは、
受信した放送信号を中間周波信号に変換するフロントエンド回路と、
前記不揮発性メモリから読み出された前記事前取得調整データを前記第2のICに転送する機能および前記第2のICから送られてくる実使用調整データを保持して、前記フロントエンド回路に供給するデータ保持機能を備えるインターフェース部と
を備え、
前記第2のICは、
前記フロントエンド回路が出力する前記中間周波信号を復調し、映像出力信号を生成する復調回路と、
前記インターフェース部を介して取得した離散的な前記事前取得調整データから、前記実使用調整データを生成する信号処理プロセッサと、
前記復調回路で前記テスト用信号を処理した結果を判定するための判定情報を検出する検出部と
を備え、
前記信号処理プロセッサは、前記実使用調整データの生成の指示を受けたときに、前記テスト用信号発生部に前記テスト用信号を発生させ、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから、補間処理により、前記実使用調整データの初期値を生成して、前記インターフェース部に送り、その後、前記検出部からの前記判定情報に基づいて、前記実使用調整データを更新した更新実使用調整データを生成して、前記インターフェース部に送る処理を繰り返すことにより、選局されるチャンネルの受信周波数に対応する最終的な前記実使用調整データを生成する
放送信号受信機。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093574A JP4968146B2 (ja) | 2008-03-31 | 2008-03-31 | 放送信号受信機およびその受信制御方法、並びにic |
US12/407,319 US8121578B2 (en) | 2008-03-31 | 2009-03-19 | Electronic apparatus, dispersion adjustment method of IC internal component section of electronic apparatus and IC |
EP09156390.8A EP2107678B1 (en) | 2008-03-31 | 2009-03-27 | Electronic apparatus, dispersion adjustment method of IC internal component section of electronic apparatus and IC |
CN2009101325372A CN101552885B (zh) | 2008-03-31 | 2009-03-31 | 电子设备、电子设备的ic内部组成部件的分散调节方法及ic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093574A JP4968146B2 (ja) | 2008-03-31 | 2008-03-31 | 放送信号受信機およびその受信制御方法、並びにic |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246853A JP2009246853A (ja) | 2009-10-22 |
JP4968146B2 true JP4968146B2 (ja) | 2012-07-04 |
Family
ID=40757002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008093574A Expired - Fee Related JP4968146B2 (ja) | 2008-03-31 | 2008-03-31 | 放送信号受信機およびその受信制御方法、並びにic |
Country Status (4)
Country | Link |
---|---|
US (1) | US8121578B2 (ja) |
EP (1) | EP2107678B1 (ja) |
JP (1) | JP4968146B2 (ja) |
CN (1) | CN101552885B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4968145B2 (ja) * | 2008-03-31 | 2012-07-04 | ソニー株式会社 | 放送信号受信機およびその受信制御方法、並びにic |
JP5358338B2 (ja) * | 2009-08-06 | 2013-12-04 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | リモコン信号の受信回路 |
CN102231843A (zh) * | 2011-06-15 | 2011-11-02 | 中山大学 | 一种数字电视集成测试验证平台 |
US8805313B2 (en) * | 2012-10-26 | 2014-08-12 | Tektronix, Inc. | Magnitude and phase response calibration of receivers |
CN106910326B (zh) * | 2015-12-22 | 2021-04-27 | 安定宝公司 | 报警设备校准方法及*** |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3303711C2 (de) * | 1983-02-04 | 1985-01-24 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Abstimmeinheit für Geräte der Nachrichtentechnik |
GB2258969A (en) * | 1991-08-21 | 1993-02-24 | British Broadcasting Corp | Decoding of composite television signals |
DE69216554T2 (de) * | 1991-11-04 | 1997-07-10 | Motorola Inc | Verfahren und Einrichtung zur automatischen Abstimmkalibrierung von elektronisch abgestimmten Filtern |
JPH08256020A (ja) * | 1995-03-16 | 1996-10-01 | Hitachi Denshi Ltd | 線形補償回路 |
JPH09282237A (ja) * | 1996-04-19 | 1997-10-31 | Fujitsu General Ltd | Eepromを用いた記憶装置 |
US5910182A (en) * | 1996-05-03 | 1999-06-08 | Ericsson Inc. | Data communications systems and methods using interspersed error detection bits |
JPH11168399A (ja) | 1997-12-03 | 1999-06-22 | Sony Corp | 受信回路 |
DE19904604A1 (de) * | 1999-02-05 | 2000-06-15 | Temic Semiconductor Gmbh | Verfahren zum Abgleichen eines Bandpasses und Schaltungsanordnung zur Durchführung des Verfahrens |
JP4230619B2 (ja) * | 1999-07-13 | 2009-02-25 | 株式会社東芝 | 温度補正回路及び温度補正機能を備えた電子機器 |
MXPA02002580A (es) | 1999-09-22 | 2002-07-30 | Thomson Licensing Sa | Circuito de fase bloqueada con memoria para alineaciones electronicas. |
JP3709470B2 (ja) * | 2000-02-29 | 2005-10-26 | 株式会社沖データ | 画像記録装置 |
US7120407B2 (en) * | 2000-10-02 | 2006-10-10 | Niigata Seimitsu Co., Ltd. | Receiver and its tracking adjusting method |
US7187913B1 (en) * | 2002-01-25 | 2007-03-06 | Sige Semiconductor Inc. | Integrated circuit tuner with broad tuning range |
JP2003234666A (ja) * | 2002-02-07 | 2003-08-22 | Toyota Industries Corp | 無線機用半導体集積回路及び無線通信機 |
JP4553544B2 (ja) * | 2002-05-16 | 2010-09-29 | 三洋電機株式会社 | 半導体集積回路装置及びその製造方法 |
JP3831908B2 (ja) * | 2002-09-13 | 2006-10-11 | 株式会社ルネサステクノロジ | 通信用半導体集積回路および無線通信システム |
JP2004274111A (ja) * | 2003-03-05 | 2004-09-30 | Sharp Corp | 集積回路 |
JP3806100B2 (ja) * | 2003-04-28 | 2006-08-09 | 株式会社東芝 | 入出力回路 |
JP2005020349A (ja) * | 2003-06-26 | 2005-01-20 | Renesas Technology Corp | 半導体集積回路および電子システム |
US7587175B2 (en) * | 2003-10-20 | 2009-09-08 | Broadcom Corporation | Radio frequency unit analog level detector and feedback control system |
JP4061504B2 (ja) * | 2004-04-12 | 2008-03-19 | ソニー株式会社 | 受信機および受信用ic |
JP4886435B2 (ja) * | 2006-09-05 | 2012-02-29 | 株式会社東芝 | 差動信号振幅の自動調整回路 |
JP4967582B2 (ja) | 2006-10-12 | 2012-07-04 | パナソニック株式会社 | 空気調和機 |
JP4730840B2 (ja) * | 2006-11-15 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 通信用半導体集積回路およびそれを用いた無線通信端末装置 |
-
2008
- 2008-03-31 JP JP2008093574A patent/JP4968146B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-19 US US12/407,319 patent/US8121578B2/en not_active Expired - Fee Related
- 2009-03-27 EP EP09156390.8A patent/EP2107678B1/en not_active Expired - Fee Related
- 2009-03-31 CN CN2009101325372A patent/CN101552885B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009246853A (ja) | 2009-10-22 |
EP2107678A2 (en) | 2009-10-07 |
EP2107678A3 (en) | 2013-05-22 |
CN101552885A (zh) | 2009-10-07 |
US8121578B2 (en) | 2012-02-21 |
EP2107678B1 (en) | 2014-05-21 |
CN101552885B (zh) | 2011-07-27 |
US20090244401A1 (en) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5181791B2 (ja) | 電圧制御型可変周波数発振回路および信号処理回路 | |
JP5029467B2 (ja) | 電子機器、電子機器のic内部構成部のばらつき調整方法およびic | |
JP2009253558A (ja) | 電子機器、電子機器の調整方法およびic | |
JP4968146B2 (ja) | 放送信号受信機およびその受信制御方法、並びにic | |
US9991916B2 (en) | Receiving device and receiving method | |
JP4968145B2 (ja) | 放送信号受信機およびその受信制御方法、並びにic | |
US8233864B2 (en) | Signal receiving apparatus, signal receiving method, signal receiving program and signal receiving system | |
WO2011033908A1 (ja) | スーパーヘテロダイン方式の受信装置及び受信方法、並びに受信装置用半導体集積回路 | |
JP2004096313A (ja) | 受信機およびその調整システム、方法 | |
JPH11205167A (ja) | Fm受信機 | |
JPH01311727A (ja) | シグナルレベル表示装置 | |
JP2009232237A (ja) | Fm選局回路 | |
KR20050074186A (ko) | 튜너리셋회로 | |
JP2009081597A (ja) | Fm受信機、及びfmチューナ | |
JP2006173788A (ja) | 放送受信装置 | |
JP2009232236A (ja) | Fm選局回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090825 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091006 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |