JP4963155B2 - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置 Download PDF

Info

Publication number
JP4963155B2
JP4963155B2 JP2004168023A JP2004168023A JP4963155B2 JP 4963155 B2 JP4963155 B2 JP 4963155B2 JP 2004168023 A JP2004168023 A JP 2004168023A JP 2004168023 A JP2004168023 A JP 2004168023A JP 4963155 B2 JP4963155 B2 JP 4963155B2
Authority
JP
Japan
Prior art keywords
light emitting
current supply
supply line
current
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004168023A
Other languages
English (en)
Other versions
JP2005025176A5 (ja
JP2005025176A (ja
Inventor
好文 棚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004168023A priority Critical patent/JP4963155B2/ja
Publication of JP2005025176A publication Critical patent/JP2005025176A/ja
Publication of JP2005025176A5 publication Critical patent/JP2005025176A5/ja
Application granted granted Critical
Publication of JP4963155B2 publication Critical patent/JP4963155B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、アクティブマトリクス型の表示装置に関し、特に発光素子を備えたアクティブマトリクス型の表示装置の配線構造に関する。
近年、テレビ市場への参入を目的として、大型のエレクトロルミネッセンス(以後、ELと略記)表示装置の開発が進んでいる。
ここで、表示装置の大型化に伴い配線長が増大すると、電圧降下が生じるという問題がある。電圧降下は、発光素子に電流を供給するための機能を有する電流供給線において特に問題である。
これは、電圧降下が生じると、EL素子に掛かる電圧が場所ごとに変わるため、表示ムラを引き起こしてしまうことがあるためである。
そして、例えば特許文献1では、帰還増幅器を設けて電源供給線に電位を供給することによって電位補償を行い、表示ムラを軽減する表示装置について開示されている。
特開2002−032037号公報
本発明では、配線にかかる電流負荷を分散し、電圧降下に起因した表示ムラを抑制した表示装置を提供することを課題とする。
本発明の表示装置は、アクティブマトリクス型の表示装置であり、第1の電流入力端子と、第2の電流入力端子と、互いに平行に延びた複数の電流供給線を有している。各々の前記電流供給線は、一列に並んだ複数の駆動用トランジスタと接続している。各々の前記電流供給線の一端は、前記電流供給線と交わるように延びた第1の配線を介して前記第1の電流入力端子と接続しており、もう一端は前記電流供給線と交わるように延びた第2の配線を介して前記第2の電流入力端子と接続している。従って、各々の前記電流供給線には、前記第1の電流入力端子および前記第2の電流入力端子との両方から電流が供給される。なお、第1の電流入力端子と、第2の電流入力端子とは独立して設けられている。
ここで、電流供給線とは、特に発光型の表示装置において、発光素子に電流を供給するためのトランジスタ(駆動用トランジスタ)に接続した配線である。当該駆動用トランジスタの入切りによって電流供給線から発光素子への電流の入力、非入力を制御している。
なお、前記第1の配線には、前記第1の電流入力端子が複数個設けられていてもよい。同様に、前記第2の配線に、前記第2の電流入力端子が複数個設けられていてもよい。
上記構成の表示装置とすることにより、前記第1の電流入力端子へ直接接続する配線と前記第1の配線とのノード、および前記第2の電流入力端子へ直接接続する配線と前記第2の配線とのノードにおいて、電流負荷を分散させることができ、前記電流供給線において生じる電圧降下を抑制することができる。
本発明の表示装置は、アクティブマトリクス型の表示装置であり、互いに平行に延びた複数の電流供給線と、前記電流供給線と交わるように延びた複数の配線とを有している。前記電流供給線と前記配線の交差部において、前記電流供給線と前記配線とは電気的に接続している。なお、前記電流供給線と前記配線とは、絶縁膜を挟んで異なる層で設けられている。また前記絶縁膜に設けられた接続部により前記電気的な接続を保っている。
上記構成の表示装置とすることにより、各々の発光素子へ供給される電流が流れる経路を複数設けることができ、電流負荷が分散する。従って、電流供給線における電圧降下を抑制することができる。
なお、発光色の異なる発光素子を複数有する表示装置の場合は、同一の発光色を呈する発光素子に電流を供給する電流供給線ごとに、上記構成をとればよい。
以上のようにして、電圧降下を抑制することにより、電圧降下に起因した表示ムラを抑制した表示装置を得ることができる。
本発明により、表示装置に設けられた各画素に電気信号を伝達するための配線における電流負荷を分散させ、局部的に大きな電圧降下が生ずることを抑制できる。さらに、電圧降下により生じる表示ムラを抑制することができる。
(実施の形態1)
本発明の一態様について図1(A)、(B)を用いて説明する。
図1(A)は、本発明を適用しているアクティブマトリクス型の表示装置に設けられている複数の配線のうち、電流供給線ついて、引き回されている様子を模式的に表した図である。
基板70の画素部71には、図1(B)で示されるように、スイッチング用トランジスタ82と駆動用トランジスタ83と、発光素子84とを有する複数の画素が設けられている。また、81はソース線、76は電流供給線である。なお、本実施の形態では、発光素子84はそれぞれ同色の発光をするものである。
基板70に設けられた複数の電流供給線76a〜76iは、一方向に並び、互いに平行に延びている。また、電流供給線76(76a〜76i)は、電流供給線76とほぼ直行するように延びた配線85と接続し、配線85の端部側に設けられたノード77又は79を介して、第1の電流入力端子72又は74に接続している。なお、第1の電流入力端子72、74はそれぞれ独立して設けられている。
さらに、電流供給線76(76a〜76i)のうち、配線85と接続している側と反対側の端部は、電流供給線76とほぼ直行するように延びた配線86と接続し、配線86の端部側に設けられたノード78又は80を介して、第2の電流入力端子73又は75に接続している。なお、第2の電流入力端子73、75はそれぞれ独立して設けられている。
上記構成において、電流供給線76(76a〜76i)には、独立して設けられた第1の電流入力端子72、74および第2の電流入力端子73、75からそれぞれ電気信号が伝達される。
以上のように、ひとつの電流供給線に、それぞれ独立して設けられた第1及び第2の電流入力端子から電流を入力することにより、ノード77およびノード79にかかる電流負荷を、ノード78およびノード80にも分散させ、局部的に大きな電圧降下が生ずることを抑制することができる。
本実施の形態では、単色発光の表示装置について示しているが、例えばRGBの三色の発光をする表示装置に対して適用しても構わない。その場合、各色ごとに、本実施の形態に示したような構成をとればよい。また、発光素子を駆動するための画素部の回路構成についても、特に限定されない。
(実施の形態2)
本発明の一態様について図2,3を用いて説明する。
図2は、本発明を適用しているアクティブマトリクス型の表示装置に設けられている複数の配線のうち、電流供給線ついて、引き回されている様子を模式的に表した図である。また図3は、図2に示した表示装置の画素部の回路構成について表した図である。
図2において、基板10上には画素部11が設けられており、画素部11には、電流供給線12a〜12iが列方向に並んでいる。そして、列方向に並んだ電流供給線12a〜12iと交わるように配線13a〜13fが並び、電流供給線12a〜12iとの交点において、配線13a〜13fと電流供給線12a〜12iとは接続している。また電流供給線12a〜12iは、電流入力端子14に接続している。
図3において、表示装置の画素部11には、縦方向に、複数の電流供給線90a〜90i、横方向に複数の配線91a〜91cが並んで設けられている。縦方向に隣接している二本の電流供給線と、横方向に隣接している二本の配線とに囲まれた領域は、一画素に相当する。
また、一画素92には、スイッチング用トランジスタと駆動用トランジスタと、発光素子とが設けられている。また、各々の画素に設けられた駆動用トランジスタには電流供給線90a〜90iがそれぞれ接続している。なお、本実施の形態において、発光素子は全て同色の発光をするものとする。
さらに、電流供給線90a〜90iとほぼ直交するように設けられた配線91a〜91cによって、電流供給線は、電流供給線90aと90b、電流供給線90bと90cのように、隣接する電流供給線ごとに互いに電気的に接続されている。
このように、電流供給線が、一画素ごとに縦方向にも横方向にも電気的に接続していることにより、電流の流れる経路を多くして電流負荷を分散させ、局部的に大きな電圧降下が生ずることを抑制できる。
本実施の形態では、単色発光の表示装置について示しているが、例えばRGBの三色の発光をする表示装置に対して適用しても構わない。その場合、各色ごとに、本実施の形態に示したような構成をとればよい。また、発光素子を駆動するための画素部の回路構成についても、特に限定されない。
また、本実施の形態に示した回路構成は、実施の形態1に示した構成と組み合わせて用いることができ、これらを組み合わせることにより、電流負荷を一層抑制することができる。
本発明を適用した表示装置について、図4〜7を用いて説明する。なお、本実施例で説明する表示装置は、実施の形態1および実施の形態2で示した構成のいずれをも含んだものである。なお、図7は、本実施例の表示装置における画素部の回路構成について示した図である。
図4は、本発明を適用した表示装置の画素部の一部分について表した上面図であり、図5は図4のうちA−A’における断面構造、図6は図4のうちB−B’における断面構造について表した図である。
本実施例に示す表示装置には、赤色、緑色、青色のそれぞれを発光する発光素子を備えたものを一単位とした複数の画素が設けられている。また各画素には、発光素子ごとに当該発光素子を駆動するための駆動用トランジスタ22と、スイッチング用トランジスタ20と、消去用トランジスタ21、電流供給線28、ソース線25a、26b、第1の走査線(消去線)23、第2の走査線(ゲート線)24が設けられている。また、表示装置内で、それぞれの画素は、マトリクス上に配列されている。
ここで、発光素子の電極30,61(61a、61b)は,赤色発光する発光素子の電極であり、発光素子の電極31,62(62a、62b)は緑色発光をする発光素子の電極であり,発光素子の電極32,63(63a、63b)は青色発光をするための発光素子の電極である。また、発光素子の電極69は、発光層66,67、68を挟むように発光素子の電極61、62、63に対向して設けられている。
また、赤色発光する発光素子には、駆動用トランジスタ22bを介して電流供給線28が接続し、緑色発光する発光素子には、駆動用トランジスタ22cを介して電流供給線29が接続し、青色発光する発光素子には、駆動用トランジスタ22a、22dを介して電流供給線60a、60bが接続し、電流供給線28,29、60a、60bはそれぞれ平行に延びている。また、電流供給線60aと60bとはそれぞれ異なる画素に含まれており、また第3の配線57(57a、57b)により電気的に接続する。なお、電流供給線60a、60bと、第3の配線57とは第1の層間絶縁膜58,59を挟んで異なる層に設けられており、第1の層間絶縁膜58,59に設けられた接続部により電気的に接続している。
電流供給線28は、第1の配線55(55a、55b)によって、当該電流供給線28を含む画素と横方向に隣接する画素に含まれ、駆動用トランジスタを介して赤色発光する発光素子に接続する電流供給線と電気的に接続する。同様に電流供給線29は、第2の配線56(56a、56b)によって、当該電流供給線29を含む画素と横方向に隣接する画素に含まれ、駆動用トランジスタを介して緑色発光する発光素子に接続する電流供給線と電気的に接続する。
なお、50は基板、52は半導体層、25a、25b、26、27はソース線、23は第1の走査線、24は第2の走査線、53はゲート絶縁膜、64、65は隔壁層を表す。
なお、図7において、101a〜101c、102a〜102c、103a〜103cは、それぞれ電流供給線である。110a〜110c、111a〜111c、112a〜112cはそれぞれ配線である。101a〜101c、102a〜102c、103a〜103cと110a〜110c、111a〜111c、112a〜112cとは交差し、101a〜101cと110a〜110cは電気的に接続している。また、102a〜102cと111a〜111cは電気的に接続している。また、103a〜103cと112a〜112cは電気的に接続している。120a〜120cは赤色発光する発光素子が並んだ領域であり、121a〜121cは緑色発光する発光素子が並んだ領域であり、122a〜122cは青色発光する発光素子が並んだ領域である。
以上のように、本発明を適用した表示装置では、同色の発光をする発光素子に(駆動用トランジスタを介して)接続する電流供給線は、それぞれ縦方向および横方向のいずれの方向にも電気的に接続している。
従って、電流入力端子から送られた電流の流れる経路が多く、電流負荷を分散させることができ、局部的に大きな電圧降下が生ずることを抑制できる。
本発明を適用した表示装置について図8および図9を用いて説明する。
図8に示すように、アクティブマトリクス型表示装置は外部回路3004及びパネル3010を有する。外部回路3004はA/D変換部3001、電源部3002及び信号生成部3003を有する。A/D変換部3001はアナログ信号で入力された映像データ信号をデジタル信号に変換し、信号線駆動回路3006へ供給する。電源部3002はバッテリーやコンセントより供給された電源から、それぞれ所望の電圧値の電源を生成し、信号線駆動回路3006、走査線駆動回路3007、発光素子3011、信号生成部3003等に供給する。信号生成部3003には、電源、映像信号及び同期信号等が入力され、各種信号の変換を行う他、信号線駆動回路3006及び走査線駆動回路3007を駆動するためのクロック信号等を生成する。
外部回路3004からの信号及び電源はFPCを通し、パネル3010内のFPC接続部3005から内部回路等に入力される。
また、パネル3010はガラス基板3008上に、FPC接続部3005、内部回路が配置され、また、発光素子3011を有する。内部回路は信号線駆動回路3006、走査線駆動回路3007及び画素部3009を有する。図8には例として実施形態1に記載の画素を採用しているが、前記画素部3009に本発明の実施形態に挙げたいずれかの画素構成を採用することができる。
基板中央には画素部3009が配置され、その周辺には、信号線駆動回路3006及び走査線駆動回路3007が配置されている。発光素子3011及び、前記発光素子の対向電極は画素部3009全体面に形成されている。
また図9は、図8に示した表示装置を搭載した電子機器の一例である。
図9(A)は表示装置であり、筐体5501、支持台5502、表示部5503を含む。本発明の表示装置は表示部5503として適用することができる。
図9(B)はビデオカメラであり、本体5511、表示部5512、音声入力5513、操作スイッチ5514、バッテリー5515、受像部5516などによって構成されている。
図9(C)は、本発明を適用して作製したノート型のパーソナルコンピュータであり、本体5521、筐体5522、表示部5523、キーボード5524などによって構成されている。
図9(D)は、本発明を適用して作製した携帯情報端末(PDA)であり、本体5531には表示部5533と、外部インターフェイス5535と、操作スイッチ5534等が設けられている。また操作用の付属品としてスタイラス5532がある。
図9(E)はデジタルカメラであり、本体5551、表示部(A)5552、接眼部5553、操作スイッチ5554、表示部(B)5555、バッテリー5556などによって構成されている。
図9(F)は、本発明を適用して作製した携帯電話である。本体5561には表示部5564と、音声出力部5562操作スイッチ5565、アンテナ5566等が設けられている。
以上に示した表示装置では、電圧降下による表示ムラが抑制され良好な表示画像が得られる。また、そのような表示装置を搭載した電子機器においても、良好な表示画像を鑑賞することができる。
本発明について説明する図。 本発明について説明する図。 本発明について説明する図。 本発明を適用した表示装置の画素部における上面図。 本発明を適用した表示装置の画素部における断面図。 本発明を適用した表示装置の画素部における断面図。 本発明について説明する図。 本発明を適用した表示装置について説明する図。 本発明を適用した電子機器。

Claims (2)

  1. 赤色、緑色及び青色の発光部を有するアクティブマトリクス型表示装置であって、
    前記赤色の発光部、前記緑色の発光部及び前記青色の発光部は並列に設けられ、
    前記赤色の発光部、前記緑色の発光部及び前記青色の発光部のそれぞれにおいて、
    第1の電流入力端子を有し、
    前記第1の電流入力端子と独立して設けられた第2の電流入力端子を有し、
    複数の発光素子を有し、当該複数の発光素子のそれぞれはマトリクスの縦方向に並んで設けられ、
    互いに平行に延び、前記複数の発光素子のそれぞれに電流を供給する複数の電流供給線を有し、
    前記第1の電流入力端子に接続され、前記電流供給線と交わるように延びた第1の配線を有し、
    前記第2の電流入力端子に接続され、前記電流供給線と交わるように延びた第2の配線を有し、
    前記複数の発光素子に電流を供給する複数の駆動用トランジスタを有し、当該複数の駆動用トランジスタのそれぞれは前記電流供給線に接続され、
    前記電流供給線と交わるように延びた複数の第3の配線を有し、
    前記電流供給線の一端は前記第1の配線に接続し、
    前記電流供給線の他端は前記第2の配線に接続し、
    前記複数の第3の配線は、前記電流供給線と絶縁膜を挟んで異なる層に設けられ、前記絶縁膜に設けられた接続部を介して前記電流供給線と電気的に接続し、
    前記複数の第3の配線のそれぞれは互いに平行に延び、かつ前記マトリクスの横方向に延び、
    前記縦方向に並んだ複数の発光素子において、1つの発光素子と、当該1つの発光素子に隣接する発光素子の間には、前記赤色の発光部に設けられた発光素子に電気的に接続された前記第3の配線、前記緑色の発光部に設けられた発光素子に電気的に接続された前記第3の配線及び前記青色の発光部に設けられた発光素子に電気的に接続された前記第3の配線が設けられている、
    ことを特徴とするアクティブマトリクス型表示装置。
  2. 請求項1に記載のアクティブマトリクス型表示装置が表示部に設けられていることを特徴とする電子機器。
JP2004168023A 2003-06-13 2004-06-07 アクティブマトリクス型表示装置 Expired - Fee Related JP4963155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004168023A JP4963155B2 (ja) 2003-06-13 2004-06-07 アクティブマトリクス型表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003170090 2003-06-13
JP2003170090 2003-06-13
JP2004168023A JP4963155B2 (ja) 2003-06-13 2004-06-07 アクティブマトリクス型表示装置

Publications (3)

Publication Number Publication Date
JP2005025176A JP2005025176A (ja) 2005-01-27
JP2005025176A5 JP2005025176A5 (ja) 2007-07-05
JP4963155B2 true JP4963155B2 (ja) 2012-06-27

Family

ID=34197089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004168023A Expired - Fee Related JP4963155B2 (ja) 2003-06-13 2004-06-07 アクティブマトリクス型表示装置

Country Status (1)

Country Link
JP (1) JP4963155B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589376B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 발광 표시 장치
JP5023271B2 (ja) * 2006-02-27 2012-09-12 株式会社ジャパンディスプレイイースト 有機el表示装置
JP2007232795A (ja) * 2006-02-27 2007-09-13 Hitachi Displays Ltd 有機el表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000242196A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2002032037A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP4593740B2 (ja) * 2000-07-28 2010-12-08 ルネサスエレクトロニクス株式会社 表示装置
JP2002108252A (ja) * 2000-09-29 2002-04-10 Sanyo Electric Co Ltd エレクトロルミネセンス表示パネル
JP2003108068A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 表示装置

Also Published As

Publication number Publication date
JP2005025176A (ja) 2005-01-27

Similar Documents

Publication Publication Date Title
US9905582B2 (en) Display device
US20140043219A1 (en) Light emitting device, electronic apparatus, and method of driving light emitting device
JP3985788B2 (ja) 電気光学装置及び電子機器
US8164267B2 (en) Electro-optical device, matrix substrate, and electronic apparatus
JP3977299B2 (ja) 電気光学装置、マトリクス基板、及び電子機器
KR20040027341A (ko) 전기 광학 장치, 매트릭스 기판, 및 전자 기기
JP2007179028A (ja) 表示モジュール及びこれを用いた電子機器
JP4042548B2 (ja) 電気光学装置及び電子機器
JP4984439B2 (ja) 発光装置およびその製造方法
JP4963155B2 (ja) アクティブマトリクス型表示装置
US7855502B2 (en) Display device and method of driving the same
US20040130512A1 (en) Electro-optical device, active-matrix substrate, and electronic apparatus
JP2006113597A (ja) 発光装置
JP5162892B2 (ja) 発光装置および電子機器
JP2008262220A (ja) 発光装置
JP2010107841A (ja) アクティブマトリクス型表示装置およびカメラ
JP2006084503A (ja) 電気光学装置及び電子機器
JP2004184797A (ja) 電子装置及びその製造方法並びに電子機器
JP5163820B2 (ja) 発光装置および電子機器
CN116246564A (zh) 一种显示面板及显示装置
CN115241253A (zh) 显示面板及电子设备
KR20210084063A (ko) 표시장치
JP2006072390A (ja) 発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120322

R150 Certificate of patent or registration of utility model

Ref document number: 4963155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees