JP4960761B2 - Charging circuit - Google Patents

Description

本発明は、容量性素子を充電するための充電回路に係り、特に、ストロボ装置などに適し、消費電力の低減等を図ったものに関する。   The present invention relates to a charging circuit for charging a capacitive element, and more particularly to a circuit that is suitable for a strobe device and reduces power consumption.

ストロボ装置などに適する充電回路としては、従来から種々の回路が提案されており、特に、近年は、充電時間の短縮等の利点があることからフライバック型の充電回路が多く提案され、また、実用化されている（例えば、特許文献１等参照）。
特開２００５−３４７０２９号公報（第４−１２頁、図１−図７） As a charging circuit suitable for a strobe device or the like, various circuits have been conventionally proposed, and in particular, in recent years, many flyback charging circuits have been proposed because of advantages such as shortening the charging time. It has been put into practical use (see, for example, Patent Document 1).
Japanese Patent Laying-Open No. 2005-347029 (page 4-12, FIGS. 1 to 7)

しかしながら、従来のフライバック型の充電回路は、一般に回路構成が複雑で、部品点数が多くなるため、回路故障に対する高い信頼性を確保することが難しく、高価格化するという問題がある。
また、従来のフライバック型の充電回路であって、スイッチング素子のスイッチング周波数が固定式のものにあっては、従来の集積回路素子を用いて回路構成できるという利点があるが、ストロボ装置における容量負荷のように０Ｖから数百Ｖに至る広範な電圧範囲の充電を必要とするものに対しては、必要な電力を供給することができず、十分な充電ができないことがあるという問題がある。 However, the conventional flyback-type charging circuit generally has a complicated circuit configuration and a large number of parts, so that it is difficult to ensure high reliability against a circuit failure, and there is a problem that the cost is increased.
Further, a conventional flyback type charging circuit having a fixed switching frequency of the switching element has an advantage that a circuit can be configured using a conventional integrated circuit element. For a load that requires charging in a wide voltage range from 0 V to several hundreds V, there is a problem that sufficient power cannot be supplied and sufficient charging may not be possible. .

さらに、従来回路において、負荷電圧（充電電圧）の監視は、負荷側に設けた分圧抵抗器により得られる分圧電圧や、負荷電圧で動作するツェナーダイオードにより得られるツェナー電圧を監視する構成であるため、分圧抵抗器やツェナーダイオードにおける無駄な電力消費が大きく、効率の良い充電ができないという問題があった。   Furthermore, in the conventional circuit, the load voltage (charge voltage) is monitored by a configuration in which a divided voltage obtained by a voltage dividing resistor provided on the load side or a Zener voltage obtained by a Zener diode operating at the load voltage is monitored. Therefore, there is a problem that wasteful power consumption in the voltage dividing resistor and the Zener diode is large, and efficient charging cannot be performed.

本発明は、上記実状に鑑みてなされたもので、負荷側における無駄な電力消費を極力小さくし、効率の良い充電を行うことができる充電回路を提供するものである。
本発明の他の目的は、集積回路部品を用いて回路構成することができ、従来に比して回路構成の簡素化と共に部品点数の削減を図ることのできる充電回路を提供することにある。
本発明の他の目的は、負荷側と実質的に絶縁状態で負荷電圧の監視が可能な充電回路を提供することにある。 The present invention has been made in view of the above circumstances, and provides a charging circuit that can reduce wasteful power consumption on the load side as much as possible and perform efficient charging.
Another object of the present invention is to provide a charging circuit that can be configured by using integrated circuit components, and that can simplify the circuit configuration and reduce the number of components as compared with the prior art.
Another object of the present invention is to provide a charging circuit capable of monitoring a load voltage while being substantially insulated from the load side.

上記本発明の目的を達成するため、本発明に係る充電回路は、
トランスの一次側の主巻線と直列に接続されたスイッチ素子のオン・オフを繰り返して前記主巻線に印加される電源電圧を断続し、前記トランスの２次側に配設された２次巻線に誘起される電圧によって当該２次巻線に接続されたキャパシタの充電を行うよう構成されてなる充電回路であって、
前記トランスには、前記２次巻線の誘起電圧に比例した同一極性の電圧を誘起する補助巻線が設けられる一方、
前記スイッチ素子のオン時間を制御するオンタイム制御回路部と、
前記スイッチ素子のオフ時間を制御するオフタイム制御回路部と、
前記オンタイム制御回路部と前記オフタイム制御回路部の出力信号に基づいて、前記スイッチ素子をオン・オフ駆動するスイッチ駆動回路部と、を具備し、
前記オンタイム制御回路部は、前記スイッチ素子に流れる電流が所定電流値に達したことを実質的に検出した際に、前記スイッチ素子をオンからオフへ切り換えるオフタイミング信号を出力し、
前記オフタイム制御回路部は、前記補助巻線の電圧が所定電圧を下回ったことを検出した際に、前記スイッチ素子をオフからオンへ切り換えるオンタイミング信号を出力するよう構成されてなるものである。
かかる構成において、前記スイッチ駆動回路部は、前記オフタイム制御回路部によりオンタイミング信号が出力されてから、前記オンタイム制御回路部によりオフタイミング信号が出力されるまでの間、前記スイッチ素子をオン状態とする一方、
前記オンタイム制御回路部によりオフタイミング信号が出力されてから、前記オフタイム制御回路部によりオンタイミング信号が出力されるまでの間、前記スイッチ素子をオフ状態とするよう構成されてなるものが好適である。
また、前記オンタイム制御回路部は、スイッチ素子と直列接続された電流検出用抵抗器を有し、当該電流検出用抵抗器における電圧降下が、所定電圧に達したことを検出した際に、オフタイミング信号を出力するよう構成されてなるものが好適である。
さらに、前記キャパシタの充電電圧に基づいて、前記スイッチ駆動回路部の動作を強制停止せしめる負荷電圧検出回路部を具備し、
当該負荷電圧検出回路部は、前記補助巻線の電圧に基づいて、前記キャパシタの充電電圧が所定の充電電圧に達したことを検出した際に、前記スイッチ駆動回路部の動作を強制的に停止せしめるよう構成されてなるものを設けるようにするとさらに好適である。 In order to achieve the above object of the present invention, a charging circuit according to the present invention comprises:
A switching element connected in series with the main winding on the primary side of the transformer is repeatedly turned on and off to intermittently supply a power supply voltage applied to the main winding, and a secondary arranged on the secondary side of the transformer A charging circuit configured to charge a capacitor connected to the secondary winding by a voltage induced in the winding;
The transformer is provided with an auxiliary winding for inducing a voltage of the same polarity proportional to the induced voltage of the secondary winding,
An on-time control circuit for controlling the on-time of the switch element;
An off-time control circuit for controlling the off-time of the switch element;
A switch drive circuit unit that drives the switch element on and off based on output signals of the on-time control circuit unit and the off-time control circuit unit,
The on-time control circuit unit outputs an off timing signal for switching the switch element from on to off when substantially detecting that the current flowing through the switch element has reached a predetermined current value,
The off-time control circuit unit is configured to output an on-timing signal for switching the switch element from off to on when detecting that the voltage of the auxiliary winding is lower than a predetermined voltage. .
In this configuration, the switch drive circuit unit turns on the switch element after the on-timing signal is output by the off-time control circuit unit until the off-timing signal is output by the on-time control circuit unit. While state
It is preferable that the switch element is configured to be in the OFF state after the off-timing signal is output by the on-time control circuit unit until the on-timing signal is output by the off-time control circuit unit. It is.
The on-time control circuit unit includes a current detection resistor connected in series with the switch element. When the voltage drop in the current detection resistor detects that the voltage reaches a predetermined voltage, the on-time control circuit unit is turned off. What is comprised so that a timing signal may be output is suitable.
And a load voltage detection circuit unit for forcibly stopping the operation of the switch drive circuit unit based on the charging voltage of the capacitor,
The load voltage detection circuit unit forcibly stops the operation of the switch drive circuit unit when detecting that the charging voltage of the capacitor has reached a predetermined charging voltage based on the voltage of the auxiliary winding. It is more preferable to provide what is configured to be damped.

本発明によれば、キャパシタの充電電圧の変化をトランスの補助巻線を介して検出できるような構成としたので、従来と異なり、負荷側と実質的に絶縁された回路構成として安全性を確保することができると共に、負荷側（キャパシタ側）における無駄な電力消費が極力少なく、効率の良い充電ができる。
また、一次側の電流を実質的に監視し、オフタイミング信号を生成するように構成したので、従来と異なり、一次側での過大なピーク電流の発生を回避でき、安全性の高い回路を提供することができる。 According to the present invention, since the change in the charging voltage of the capacitor can be detected via the auxiliary winding of the transformer, the safety is ensured as a circuit configuration that is substantially insulated from the load side, unlike the conventional case. In addition, wasteful power consumption on the load side (capacitor side) is minimized and efficient charging can be performed.
In addition, since the current on the primary side is substantially monitored and the off-timing signal is generated, unlike in the past, excessive peak current on the primary side can be avoided and a highly safe circuit is provided. can do.

以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における充電回路の構成例について、図１を参照しつつ説明する。
本発明の実施の形態における充電回路Ｓは、例えば、ストロボ装置における充電回路などに適するもので、電力送達回路部２０と、負荷電圧検出部４０とに大別されて構成されたものとなっている。 Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 and 2.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
Initially, the structural example of the charging circuit in embodiment of this invention is demonstrated, referring FIG.
The charging circuit S according to the embodiment of the present invention is suitable for a charging circuit in a strobe device, for example, and is divided into a power delivery circuit unit 20 and a load voltage detection unit 40. Yes.

電力送達回路部２０は、容量性負荷へ電力供給を行うもので、本発明の実施の形態においては、トランス１０と、スイッチ素子１１とを有すると共に、オンタイム制御回路部５０と、オフタイム制御回路部３０と、スイッチ駆動回路部２１と、起動制御回路部２２とを有して構成されたものとなっている。   The power delivery circuit unit 20 supplies power to the capacitive load. In the embodiment of the present invention, the power delivery circuit unit 20 includes the transformer 10 and the switch element 11, and the on-time control circuit unit 50 and the off-time control. The circuit unit 30, the switch drive circuit unit 21, and the activation control circuit unit 22 are configured.

本発明の実施の形態におけるトランス１０は、いわゆるフライバックトランスが用いられており、１次側とされる主巻線１２と、２次側とされる第２巻線１４とを有すると共に、補助巻線１３が一次側に配された構成を有してなるものである。かかる構成において、主巻線１２と第２巻線１４は、誘起電圧が互いに反対の極性を示すように配される一方、補助巻線１３は、第２巻線１４と同一極性となるように配されたものとなっており、補助巻線１３には、第２巻線１４に発生する電圧に比例した同一極性の電圧が発生するようになっている。
なお、図１において、各巻線１２、１３、１４の巻始め側には、黒丸が付されている。 Transformer 10 in the embodiment of the present invention uses a so-called flyback transformer, and has a main winding 12 that is a primary side and a second winding 14 that is a secondary side, and an auxiliary. The winding 13 has a configuration arranged on the primary side. In such a configuration, the main winding 12 and the second winding 14 are arranged so that the induced voltages have opposite polarities, while the auxiliary winding 13 has the same polarity as the second winding 14. A voltage having the same polarity proportional to the voltage generated in the second winding 14 is generated in the auxiliary winding 13.
In FIG. 1, black circles are attached to the winding start sides of the windings 12, 13, and 14.

本発明の実施の形態においては、主巻線１２は、その巻始め側が入力電圧印加端子７０に接続される一方、他端側がスイッチ素子１１の一端に接続されている。
本発明の実施の形態において、スイッチ素子（図１においては「Ｑ１」と表記）１１には、ｎｐｎ型トランジスタが用いられており、そのコレクタに上述の主巻線１２の他端が接続されたものとなっている。 In the embodiment of the present invention, the main winding 12 has the winding start side connected to the input voltage application terminal 70 and the other end connected to one end of the switch element 11.
In the embodiment of the present invention, an npn transistor is used for the switch element (indicated as “Q1” in FIG. 1) 11, and the other end of the main winding 12 is connected to the collector thereof. It has become a thing.

一方、第２巻線１４は、その巻始め側に容量性負荷としてのキャパシタ１５の一端が接続されると共に、グランドに接続される一方、他端側には、出力ダイオード１５のアノードが接続されており、この出力ダイオード１５のカソードがキャパシタ１５の他端に接続されたものとなっている。
また、補助巻線１３は、その巻始め側がグランドに接続される一方、他端側は、後述するようにオフタイム制御回路部３０と負荷電圧検出部４０の所定箇所に接続されたものとなっている。 On the other hand, one end of the capacitor 15 as a capacitive load is connected to the winding start side of the second winding 14 and connected to the ground, while the anode of the output diode 15 is connected to the other end side. The cathode of the output diode 15 is connected to the other end of the capacitor 15.
Further, the auxiliary winding 13 is connected to the ground at the winding start side, and is connected to a predetermined portion of the off-time control circuit unit 30 and the load voltage detection unit 40 as described later. ing.

一方、スイッチ素子１１の他端、すなわち、ｎｐｎ型トランジスタのエミッタは、次述するようにオンタイム制御回路部５０に接続される一方、ベースは、後述するスイッチ駆動回路部２１の出力段に接続されたものとなっている。   On the other hand, the other end of the switch element 11, that is, the emitter of the npn transistor is connected to the on-time control circuit unit 50 as described below, while the base is connected to the output stage of the switch drive circuit unit 21 to be described later. It has been made.

本発明の実施の形態におけるオンタイム制御回路部５０は、スイッチ素子１１をオンからオフへ切り換えるタイミングに所定レベルの信号（オフタイミング信号）、すなわち、本発明の実施の形態においては、論理値Ｈｉｇｈに相当する信号を生成、出力するように構成されたものである。
具体的には、かかるオンタイム制御回路部５０は、電流検出用抵抗器５２とオフタイム検出コンパレータ５３とを有して構成されたものとなっており、電流検出用抵抗器５２の一端は、スイッチ素子１１の他端、すなわち、ｎｐｎ型トランジスタのエミッタに接続されたものとなっている。 The on-time control circuit unit 50 according to the embodiment of the present invention has a predetermined level signal (off timing signal) at the timing of switching the switch element 11 from on to off, that is, in the embodiment of the present invention, the logical value High. Is generated and output.
Specifically, the on-time control circuit unit 50 includes a current detection resistor 52 and an off-time detection comparator 53, and one end of the current detection resistor 52 is The switch element 11 is connected to the other end, that is, the emitter of the npn transistor.

そして、この電流検出用抵抗器５２とスイッチ素子１１をなすｎｐｎ型トランジスタのエミッタとの接続点は、オフタイム検出コンパレータ５３の一方の入力端子に接続されている。
また、オフタイム検出コンパレータ５３の他方の入力端子には、オフタイミング信号の出力タイミングを定める基準となる所定電圧Ｖoffが印加されている。
そして、オフタイム検出コンパレータ５３の出力端子は、後述するスイッチ駆動回路部２１の第１のラッチ３３のリセット端子Ｒに接続されている。 A connection point between the current detection resistor 52 and the emitter of the npn transistor forming the switch element 11 is connected to one input terminal of the off-time detection comparator 53.
A predetermined voltage Voff serving as a reference for determining the output timing of the off timing signal is applied to the other input terminal of the off time detection comparator 53.
The output terminal of the off-time detection comparator 53 is connected to the reset terminal R of the first latch 33 of the switch drive circuit unit 21 described later.

次に、オフタイム制御回路部３０は、スイッチ素子１１をオフからオンに切り換えるタイミングに所定レベルの信号（オンタイミング信号）、すなわち、本発明の実施の形態においては、、論理値Ｈｉｇｈに相当する信号を生成、出力するよう構成されたものである。
本発明の実施の形態におけるオフタイム制御回路部３０は、補助巻線１３と、オフタイム検出コンパレータ３７とを有して構成されたものとなっている。 Next, the off time control circuit unit 30 corresponds to a signal of a predetermined level (on timing signal) at the timing of switching the switch element 11 from off to on, that is, in the embodiment of the present invention, corresponds to the logical value High. It is configured to generate and output a signal.
The off-time control circuit unit 30 in the embodiment of the present invention includes the auxiliary winding 13 and the off-time detection comparator 37.

オフタイム検出コンパレータ３７の一方の入力端子には、補助巻線１３の巻始めと反対側の端部が接続されており、先に述べたように第２巻線１４に生ずる電圧に比例した同一極性の電圧がオフタイム検出コンパレータ３７の一方の入力端子に印加されるようになっている。また、オフタイム検出コンパレータ３７の他方の入力端子には、オンタイミング信号の出力タイミングを定める基準となる所定電圧Ｖonが印加されている。
そして、オフタイム検出コンパレータ３７の出力端子は、後述するスイッチ駆動回路部２１のＯＲ３１の一方の入力端子に接続されたものとなっている。 One input terminal of the off-time detection comparator 37 is connected to the end opposite to the winding start of the auxiliary winding 13, and as described above, it is the same in proportion to the voltage generated in the second winding. A polarity voltage is applied to one input terminal of the off-time detection comparator 37. A predetermined voltage Von serving as a reference for determining the output timing of the on-timing signal is applied to the other input terminal of the off-time detection comparator 37.
The output terminal of the off-time detection comparator 37 is connected to one input terminal of the OR 31 of the switch drive circuit unit 21 described later.

スイッチ駆動回路部２１は、オンタイム制御回路部５０の出力信号と、オフタイム制御回路図３０の出力信号とに基づいて、スイッチ素子１１をオン、オフするための信号を生成、出力するものである。
かかるスイッチ駆動回路部２１は、２入力ＡＮＤ３４と、第１のラッチ（図１においては「ラッチＡ」と表記）３３と、第１のワンショット（図１においては「ＳＨＯＴ−１」と表記）３２と、２入力ＯＲ３１とを有して構成されたものとなっている。 The switch drive circuit unit 21 generates and outputs a signal for turning on and off the switch element 11 based on the output signal of the on-time control circuit unit 50 and the output signal of the off-time control circuit FIG. is there.
The switch drive circuit unit 21 includes a two-input AND 34, a first latch (indicated as “Latch A” in FIG. 1) 33, and a first one-shot (indicated as “SHOT-1” in FIG. 1). 32 and a two-input OR 31.

以下、スイッチ駆動回路部２１の回路接続について説明すれば、まず、２入力ＯＲ３１の一方の入力端子には、既に述べたようにオフタイム制御回路部３０を構成するオフタイム検出コンパレータ３７の出力端子が接続される一方、他方の入力端子には、後述する起動制御回路部２２の第２のワンショット４１の出力端子が接続されたものとなっている。
そして、２入力ＯＲ３１の出力端子は、第１のワンショット３２の入力段に接続されている。 Hereinafter, the circuit connection of the switch drive circuit unit 21 will be described. First, one input terminal of the two-input OR 31 has an output terminal of the off-time detection comparator 37 constituting the off-time control circuit unit 30 as described above. Is connected to the other input terminal, and an output terminal of a second one-shot 41 of the activation control circuit unit 22 to be described later is connected.
The output terminal of the 2-input OR 31 is connected to the input stage of the first one-shot 32.

第１のワンショット３２の出力端子は、第１のラッチ３３のセット端子Ｓに接続されている。
第１のラッチ３３は、その出力端子Ｑが２入力ＡＮＤ３４の一方の入力端子に接続されており、この２入力ＡＮＤ３４の他方の入力端子には、後述する負荷電圧検出部４０の出力信号が印加されるようになっている。
そして、２入力ＡＮＤ３４の出力端子は、ｎｐｎ型トランジスタを用いてなるスイッチ素子１１のベースに接続されている。 The output terminal of the first one-shot 32 is connected to the set terminal S of the first latch 33.
The output terminal Q of the first latch 33 is connected to one input terminal of the two-input AND 34, and an output signal of a load voltage detector 40 described later is applied to the other input terminal of the two-input AND 34. It has come to be.
The output terminal of the 2-input AND 34 is connected to the base of the switch element 11 using an npn transistor.

負荷電圧検出部４０は、負荷電圧、すなわち、キャパシタ１６の充電電圧が所望する所定電圧に達したことを検出し、スイッチ素子１１のオン、オフ動作を停止せしめるよう構成されたものである。
本発明の実施の形態における負荷電圧検出部４０は、オフタイム制御回路部３０と共用される補助巻線１３と、負荷電圧検出コンパレータ４４と、第２のラッチ（図１においては「ラッチＢ」と表記）４２と、第１及び第２の分圧抵抗器４５，４６を主たる構成要素として構成されたものとなっている。 The load voltage detection unit 40 is configured to detect that the load voltage, that is, the charging voltage of the capacitor 16 has reached a desired predetermined voltage, and to stop the on / off operation of the switch element 11.
The load voltage detection unit 40 in the embodiment of the present invention includes an auxiliary winding 13 shared with the off-time control circuit unit 30, a load voltage detection comparator 44, and a second latch ("Latch B" in FIG. 1). And the first and second voltage dividing resistors 45 and 46 as main components.

かかる負荷電圧検出部４０において、第１及び第２の分圧抵抗器４５，４６は、直列接続された状態で補助巻線１３と並列接続されており、第１及び第２の分圧抵抗器４５，４６の相互の接続点は、負荷電圧検出コンパレータ４４の一方の入力端子に接続されている。
そして、負荷電圧検出コンパレータ４４は、他方の入力端子に所定電圧Ｖｌが印加される一方、出力端子は、第２のラッチ４２のリセット端子Ｒに接続されている。ここで、所定電圧Ｖｌは、キャパシタ１６の充電電圧が所望する電圧に達したか否かを判定するための基準電圧である。 In the load voltage detection unit 40, the first and second voltage dividing resistors 45 and 46 are connected in parallel to the auxiliary winding 13 in a state of being connected in series, and the first and second voltage dividing resistors. A mutual connection point of 45 and 46 is connected to one input terminal of the load voltage detection comparator 44.
The load voltage detection comparator 44 has a predetermined voltage Vl applied to the other input terminal, and an output terminal connected to the reset terminal R of the second latch 42. Here, the predetermined voltage Vl is a reference voltage for determining whether or not the charging voltage of the capacitor 16 has reached a desired voltage.

第２のラッチ４２は、そのセット端子Ｓに後述する起動制御回路部２２を構成する第２のワンショット４１の出力段が接続される一方、出力端子Ｑは、先に述べたようにスイッチ駆動回路部２１の２入力ＡＮＤ３４の他方の入力端子に接続されたものとなっている。   The second latch 42 is connected to the set terminal S of the output stage of the second one-shot 41 constituting the start-up control circuit section 22 described later, while the output terminal Q is switch-driven as described above. The other input terminal of the 2-input AND 34 of the circuit unit 21 is connected.

次に、起動制御回路部２２について説明すれば、この起動制御回路部２２は、充電回路Ｓ全体の起動時及び停止時の動作を制御するための信号を、外部から印加される制御信号に基づいて生成、出力するものである。
本発明の実施の形態における起動制御回路部２２は、第２のワンショット４１を用いて構成されたものとなっており、この第２のワンショット４１の入力段には、外部からの制御信号(CONT)が制御信号印加端子６０を介して印加されるようになっている。
また、第２のワンショット４１は、２つの出力段を有するものとなっており、後述するように入力段への制御信号に応じて同一の出力信号がそれぞれ出力されるようになっている。
なお、上述した回路構成において、ＡＮＤ、ＯＲ、ラッチ、ワンショット、コンパレータなどは、公知・周知の半導体集積回路化されたものを用いるのが好適である。 Next, the start-up control circuit unit 22 will be described. The start-up control circuit unit 22 uses a control signal applied from outside to control signals for starting and stopping the entire charging circuit S. Generated and output.
The activation control circuit unit 22 in the embodiment of the present invention is configured using the second one-shot 41, and an input control signal from the outside is provided to the input stage of the second one-shot 41. (CONT) is applied via the control signal application terminal 60.
The second one-shot 41 has two output stages, and the same output signal is output in accordance with a control signal to the input stage, as will be described later.
In the circuit configuration described above, it is preferable to use a known and well-known semiconductor integrated circuit as AND, OR, latch, one-shot, comparator, and the like.

次に、上記構成における動作について、図２に示された波形図を参照しつつ説明する。なお、図２において、「ＶB」は、スイッチ素子１１のベース電圧、「Ｉpri」は、主巻線１２を流れる電流、「Ｖi」は、電流検出用抵抗器５２とスイッチ素子１１のエミッタとの接続点の電圧、「ＶCE」は、スイッチ素子１１のコレクタ・エミッタ間電圧、「Ｉsec」は、キャパシタ１６の充電電流、「Ｖ13」は、補助巻線１３に生ずる電圧、「Ｖdiv」は、第１及び第２の分圧抵抗器４５，４６の相互の接続点における電圧、「ＣＯＮＴ」は、制御信号印加端子６０に外部から印加される制御信号、「Ｑ（ラッチＢ）」は、第２のラッチ４２の出力端子Ｑにおける出力信号、をそれぞれ意味するものとする。   Next, the operation in the above configuration will be described with reference to the waveform diagram shown in FIG. In FIG. 2, “VB” is the base voltage of the switch element 11, “Ipri” is the current flowing through the main winding 12, and “Vi” is the current detection resistor 52 and the emitter of the switch element 11. The voltage at the connection point, “VCE” is the collector-emitter voltage of the switch element 11, “Isec” is the charging current of the capacitor 16, “V13” is the voltage generated in the auxiliary winding 13, and “Vdiv” is the first voltage The voltage at the connection point between the first and second voltage dividing resistors 45 and 46, “CONT” is a control signal applied to the control signal application terminal 60 from the outside, and “Q (latch B)” is the second The output signals at the output terminal Q of the latch 42 are respectively meant.

まず、電源の立ち上げ時、すなわち、入力電圧印加端子７０に所定の電源電圧が印加された直後において、トランス１０の主巻線１２及び第２巻線１４に流れる電流は零である。
制御信号印加端子６０には、論理値Ｈｉｇｈに相当する所定の電圧信号が外部から印加される（図２の（Ｊ）参照）。 First, when the power supply is turned on, that is, immediately after a predetermined power supply voltage is applied to the input voltage application terminal 70, the current flowing through the main winding 12 and the second winding 14 of the transformer 10 is zero.
A predetermined voltage signal corresponding to the logical value High is externally applied to the control signal application terminal 60 (see (J) in FIG. 2).

主巻線１２の電流が零であるため、電流検出用抵抗器５２における電圧降下は生ぜず、この電流検出用抵抗器５２とオフタイム検出コンパレータ５３の一方の入力端子との接続点における電圧Ｖiは殆ど零であるため、オフタイム検出コンパレータ５３の出力は、論理値Ｌｏｗに相当するレベルである。
一方、論理値Ｈｉｇｈの制御信号の印加によって、第２のワンショット４１がトリガされ、所定のパルス幅の論理値Ｈｉｇｈに相当する信号（ワンショット信号）が２つの出力段からそれぞれ出力される。 Since the current of the main winding 12 is zero, no voltage drop occurs in the current detection resistor 52, and the voltage Vi at the connection point between the current detection resistor 52 and one input terminal of the off-time detection comparator 53. Is almost zero, the output of the off-time detection comparator 53 is at a level corresponding to the logical value Low.
On the other hand, the application of the control signal having the logical value High triggers the second one-shot 41, and signals (one-shot signals) corresponding to the logical value High having a predetermined pulse width are output from the two output stages, respectively.

第２のワンショット４１からのワンショット信号は、スイッチ駆動回路部２１の２入力ＯＲ３１を介して第１のワンショット３２と、負荷電圧検出部４０の第２のラッチ４２のセット端子Ｓに、それぞれ入力される。
それによって、第１のワンショット３２がトリガされて同様にワンショット信号が出力されて、第１のラッチ３３のセット端子Ｓへ入力され、第１のラッチ３３からは、論理値Ｈｉｇｈに相当する信号が出力されることとなる。 The one-shot signal from the second one-shot 41 is supplied to the first one-shot 32 and the set terminal S of the second latch 42 of the load voltage detection unit 40 via the two-input OR 31 of the switch drive circuit unit 21. Each is entered.
As a result, the first one-shot 32 is triggered and the one-shot signal is output in the same manner, and is input to the set terminal S of the first latch 33. The first latch 33 corresponds to the logical value High. A signal is output.

一方、第２のラッチ４２においても、第２のワンショット４１からのワンショット信号によりセットされて、論理値Ｈｉｇｈに相当する信号が出力されることとなる（図２の（Ｋ）参照）。
その結果、２入力ＡＮＤ３４からは、論理値Ｈｉｇｈに相当する信号がスイッチ素子１１のベースに印加されるため、スイッチ素子１１はオン状態となる（図２の（Ａ）、（Ｃ）及び（Ｆ）参照）。 On the other hand, the second latch 42 is also set by the one-shot signal from the second one-shot 41 and outputs a signal corresponding to the logical value High (see (K) in FIG. 2).
As a result, since the signal corresponding to the logical value High is applied from the 2-input AND 34 to the base of the switch element 11, the switch element 11 is turned on ((A), (C) and (F) in FIG. )reference).

スイッチ素子１１がオン状態となることで、スイッチ素子１１のコレクタ電位が０Ｖ付近に引き下げられ、主巻線１２に電位差を生ずるために電流が流れ始める（図２の（Ｄ）参照）。
この主巻線１２を流れる電流の発生により、電流検出用抵抗器５２に電圧降下Ｖiを生じ、電流の増加と共に電圧が上昇してゆくこととなる（図２の（Ｄ）及び（Ｅ）参照）。 When the switch element 11 is turned on, the collector potential of the switch element 11 is lowered to around 0 V, and a current starts to flow because a potential difference is generated in the main winding 12 (see FIG. 2D).
The generation of the current flowing through the main winding 12 causes a voltage drop Vi in the current detection resistor 52, and the voltage increases as the current increases (see FIGS. 2D and 2E). ).

そして、電圧Ｖiが、オフタイム検出コンパレータ５３の所定の基準電圧Ｖoffに達すると、オフタイム検出コンパレータ５３からは論理値Ｈｉｇｈに相当する信号が出力され、第１のラッチ３３がリセットされて論理値Ｌｏｗに相当する信号が出力される。このため、２入力ＡＮＤ３４からは、論理値Ｌｏｗに相当する信号が出力され、スイッチ素子１１がオフとされることとなる（図２の（Ａ）、（Ｃ）、（Ｅ）及び（Ｆ）参照）。
その結果、主巻線１２に流れる電流は零となる（図２の（Ｄ）参照）。
このように、本発明の実施の形態においては、スイッチ素子１１に流れる電流を、検出用抵抗器５２に生ずる電圧降下に変換し、基準電圧Ｖoffとの比較を行うことにより、スイッチ素子１１を流れる電流が所定電流値に達したか否かの判定が実質的に行われるようになっている。 When the voltage Vi reaches a predetermined reference voltage Voff of the off-time detection comparator 53, a signal corresponding to the logical value High is output from the off-time detection comparator 53, the first latch 33 is reset, and the logical value A signal corresponding to Low is output. Therefore, a signal corresponding to the logical value Low is output from the 2-input AND 34, and the switch element 11 is turned off ((A), (C), (E) and (F) in FIG. 2). reference).
As a result, the current flowing through the main winding 12 becomes zero (see (D) in FIG. 2).
As described above, in the embodiment of the present invention, the current flowing through the switch element 11 is converted into a voltage drop generated in the detection resistor 52 and compared with the reference voltage Voff to flow through the switch element 11. A determination is made substantially as to whether or not the current has reached a predetermined current value.

一方、第２巻線１４には、スイッチ素子１１のオフにより主巻線１２に流れる電流が停止すると、その巻始め側（図１において黒丸が付された側）が高電位側となるように電圧が生じ、これにより出力ダイオード１５が導通してキャパシタ１６への充電電流が流れ始める（図２の（Ｇ）参照）。
ここで、第２巻線１４に生ずる電圧は、負荷であるキャパシタ１６の電圧と、出力ダイオード１５の順方向電圧Ｖｆとにより定まるものである。 On the other hand, when the current flowing through the main winding 12 is stopped due to the switch element 11 being turned off, the winding start side (the side marked with a black circle in FIG. 1) becomes the high potential side in the second winding 14. A voltage is generated, whereby the output diode 15 is turned on and a charging current to the capacitor 16 starts to flow (see (G) in FIG. 2).
Here, the voltage generated in the second winding 14 is determined by the voltage of the capacitor 16 as a load and the forward voltage Vf of the output diode 15.

この第２巻線１４における電圧の発生に伴い補助巻線１３にも、第２巻線１４の巻数と補助巻線１３の巻数との比に応じた電圧が発生する。
第２巻線１４に流れる電流は、キャパシタ１６への充電が進み第２巻線１４の電圧が低下してゆくのに伴い減少してゆき、その電圧と共に０に漸近してゆく（図２（Ｇ）参照）。
また、補助巻線１３における電圧も同様に０Ｖへ漸近してゆく。
そして、補助巻線１３の電圧Ｖ13がオンタイム検出コンパレータ３７の基準電圧Ｖonを下回ると（図２の（Ｈ）参照）、オンタイム検出コンパレータ３７からは、論理値Ｈｉｇｈに相当する電圧が出力され、それによって、第１のワンショット３２がトリガされて、論理値Ｈｉｇｈに相当する信号が出力される。 With the generation of the voltage in the second winding 14, a voltage corresponding to the ratio between the number of turns of the second winding 14 and the number of turns of the auxiliary winding 13 is also generated in the auxiliary winding 13.
The current flowing through the second winding 14 decreases as the charging of the capacitor 16 progresses and the voltage of the second winding 14 decreases, and gradually approaches 0 along with the voltage (FIG. 2 ( G)).
Similarly, the voltage at the auxiliary winding 13 gradually approaches 0V.
When the voltage V13 of the auxiliary winding 13 falls below the reference voltage Von of the on-time detection comparator 37 (see (H) in FIG. 2), the on-time detection comparator 37 outputs a voltage corresponding to the logical value High. Thereby, the first one-shot 32 is triggered and a signal corresponding to the logical value High is output.

そして、第１のラッチ３３が第１のワンショット３２からの論理値Ｈｉｇｈに相当する信号によりセットされるため、第１のラッチ３３からは、論理値Ｈｉｇｈに相当する信号が出力されて、２入力ＡＮＤ３４の一方の入力端子に入力される。２入力ＡＮＤ３４の他方の入力端子には、第２のラッチ４２からの論理値Ｈｉｇｈに相当する信号が印加され続けているため（図２の（Ｋ）参照）、スイッチ素子１１のベースには論理値Ｈｉｇｈに相当する信号が印加され、スイッチ素子１１は、再びオン状態とされることとなる（図２（Ａ）、（Ｃ）及び（Ｆ）参照）。   Since the first latch 33 is set by a signal corresponding to the logical value High from the first one-shot 32, a signal corresponding to the logical value High is output from the first latch 33, and 2 The signal is input to one input terminal of the input AND 34. Since the signal corresponding to the logical value High from the second latch 42 continues to be applied to the other input terminal of the 2-input AND 34 (see (K) in FIG. 2), the base of the switch element 11 is logically connected. A signal corresponding to the value High is applied, and the switch element 11 is turned on again (see FIGS. 2A, 2C, and 2F).

このようにして、オンタイム制御回路部５０とオフタイム制御回路図３０とから交互に繰り返して出力される信号に基づいて、スイッチ駆動回路部２１によりスイッチ素子１１がオン状態とオフ状態を繰り返すよう駆動され、キャパシタ１６の充電電圧（負荷電圧）は、スイッチ素子１１のオン、オフの繰り返しに伴い徐々に上昇してゆくこととなる（図２の（Ａ）及び（Ｂ）参照）。
なお、スイッチ素子１１がオン状態となる期間（時間）は、主巻線１２に印加される電圧が一定であるため、スイッチ素子１１がオンとなる度毎に変動することはなく、ほぼ一定であるのに対して、スイッチ素子１１がオフ状態となる期間（時間）は、キャパシタ１６の充電が進行するに伴い徐々に短くなるものとなっている（図２の（Ａ）参照）。 In this way, the switch drive circuit unit 21 repeats the on state and the off state based on the signals that are alternately and repeatedly output from the on time control circuit unit 50 and the off time control circuit FIG. The capacitor 16 is driven and the charging voltage (load voltage) of the capacitor 16 gradually increases as the switch element 11 is repeatedly turned on and off (see FIGS. 2A and 2B).
In addition, since the voltage applied to the main winding 12 is constant during the period (time) in which the switch element 11 is turned on, the switch element 11 does not vary every time the switch element 11 is turned on and is substantially constant. On the other hand, the period (time) during which the switch element 11 is turned off is gradually shortened as the charging of the capacitor 16 proceeds (see FIG. 2A).

そして、上述のようなスイッチ素子１１のオン、オフの繰り返しは、次述する負荷電圧検出部４０の動作によって停止されるようになっている。
まず、第１及び第２の分圧抵抗器４５，４６の相互の接続点の電圧Ｖdivは、スイッチ素子１１がオフ状態にある間、正極性の電圧として現れるが、その大きさは、キャパシタ１６への充電が進行するに伴い徐々に上昇してゆくものとなる（図２の（Ｉ）参照）。 And the repetition of ON / OFF of the switch element 11 as described above is stopped by the operation of the load voltage detector 40 described below.
First, the voltage Vdiv at the connection point between the first and second voltage dividing resistors 45 and 46 appears as a positive voltage while the switch element 11 is in the OFF state. As the charging of the battery progresses, it gradually rises (see (I) of FIG. 2).

そして、この電圧Ｖdivが、所定電圧Ｖlを越えると、負荷電圧検出コンパレータ４４から論理値Ｈｉｇｈに相当する信号が出力され、第２のラッチ４２がリセットされるため、第２のラッチ４２の出力端子Ｑには、論理値Ｌｏｗに相当する信号が出力されることとなる（図２の（Ｉ）及び（Ｋ）参照）。
その結果、２入力ＡＮＤ３４からは、第１のラッチ３３の出力状態に関わらず、論理値Ｌｏｗに相当する信号が出力され、スイッチ素子１１のベースに印加されるため、スイッチ素子１１は強制的にオフ状態とされ、キャパシタ１６の充電が完了することとなる（図２の（Ａ）、（Ｂ）、（Ｉ）及び（Ｋ）参照）。 When the voltage Vdiv exceeds the predetermined voltage Vl, a signal corresponding to the logical value High is output from the load voltage detection comparator 44, and the second latch 42 is reset. Therefore, the output terminal of the second latch 42 A signal corresponding to the logical value Low is output to Q (see (I) and (K) in FIG. 2).
As a result, a signal corresponding to the logical value Low is output from the 2-input AND 34 regardless of the output state of the first latch 33 and is applied to the base of the switch element 11. The capacitor 16 is turned off and charging of the capacitor 16 is completed (see (A), (B), (I), and (K) in FIG. 2).

ここで、キャパシタ１６の充電電圧は、第２巻線１４と補助巻線１３との巻数比、第１及び第２の分圧抵抗器４５，４６の分圧比、出力ダイオード１５の順方向電圧の大きさを基に、所望する値とすることができるものである。したがって、第２巻線１４と補助巻線１３との巻数比並びに第１及び第２の分圧抵抗器４５，４６の分圧比を適宜設定することで、又は、第２巻線１４と補助巻線１３との巻数比か、第１及び第２の分圧抵抗器４５，４６の分圧比のいずれかを適宜設定することで、充電完了時におけるキャパシタ１６の所望電圧を容易に変更することができる。   Here, the charging voltage of the capacitor 16 is determined by the turn ratio between the second winding 14 and the auxiliary winding 13, the voltage division ratio between the first and second voltage dividing resistors 45 and 46, and the forward voltage of the output diode 15. The desired value can be obtained based on the size. Therefore, by appropriately setting the turn ratio between the second winding 14 and the auxiliary winding 13 and the voltage dividing ratio between the first and second voltage dividing resistors 45 and 46, or the second winding 14 and the auxiliary winding 13. By appropriately setting either the turn ratio with the wire 13 or the voltage dividing ratio of the first and second voltage dividing resistors 45 and 46, the desired voltage of the capacitor 16 at the completion of charging can be easily changed. it can.

なお、上述した本発明の実施の形態においては、スイッチ素子１１としてバイポーラトランジスタを用いたが、これに限定される必要はなく、他のタイプのトランジスタ、例えば、電界効果トランジスタやＭＯＳトランジスタなどを用いても良いことは勿論である。
また、変圧器１０の各巻線のどちらを巻始めとするかは任意に決めることができる。 In the above-described embodiment of the present invention, a bipolar transistor is used as the switch element 11. However, the present invention is not limited to this, and other types of transistors such as a field effect transistor and a MOS transistor are used. Of course, it may be.
Further, which winding of each transformer 10 is to be started can be arbitrarily determined.

本発明の実施の形態における充電回路の構成例を示す構成図である。It is a block diagram which shows the structural example of the charging circuit in embodiment of this invention. 図１に示された充電回路の主要部における信号波形を示す波形図であって、図２（Ａ）は、スイッチ素子のオン・オフを模式的に表すタイミング波形図、図２（Ｂ）は負荷電圧の変化を示す波形図、図２（Ｃ）はスイッチ素子のベース電圧の変化を示す波形図、図２（Ｄ）は主巻線を流れる電流の変化を示す波形図、図２（Ｅ）は電流検出用抵抗器における電圧変化を示す波形図、図２（Ｆ）はスイッチ素子のコレクタ・エミッタ間電圧の変化を示す波形図、図２（Ｇ）は第２巻線の電流変化を示す波形図、図２（Ｈ）は補助巻線の電圧変化を示す波形図、図２（Ｉ）は第１及び第２の分圧抵抗器の相互の接続点における電圧変化を示す波形図、図２（Ｊ）は制御信号の変化を示す波形図、図２（Ｋ）は第２のラッチの出力変化を示す波形図である。2A and 2B are waveform diagrams showing signal waveforms in the main part of the charging circuit shown in FIG. 1, wherein FIG. 2A is a timing waveform diagram schematically showing on / off of a switch element, and FIG. FIG. 2C is a waveform diagram showing a change in the base voltage of the switch element, FIG. 2D is a waveform diagram showing a change in the current flowing through the main winding, and FIG. ) Is a waveform diagram showing a voltage change in the current detection resistor, FIG. 2 (F) is a waveform diagram showing a change in the collector-emitter voltage of the switch element, and FIG. 2 (G) is a current change in the second winding. FIG. 2 (H) is a waveform diagram showing the voltage change of the auxiliary winding, FIG. 2 (I) is a waveform diagram showing the voltage change at the connection point of the first and second voltage dividing resistors, 2J is a waveform diagram showing a change in the control signal, and FIG. 2K is a waveform diagram showing a change in the output of the second latch. A.

符号の説明Explanation of symbols

１０…トランス
１１…スイッチ素子
１２…主巻線
１３…補助巻線
１４…第２巻線
１５…出力ダイオード
１６…キャパシタ
２０…電力伝達回路部
２１…スイッチ駆動回路部
２２…起動制御回路部
３０…オフタイム制御回路部
４０…負荷電圧検出部
５０…オフタイム制御回路部 DESCRIPTION OF SYMBOLS 10 ... Transformer 11 ... Switch element 12 ... Main winding 13 ... Auxiliary winding 14 ... 2nd winding 15 ... Output diode 16 ... Capacitor 20 ... Power transmission circuit unit 21 ... Switch drive circuit unit 22 ... Start-up control circuit unit 30 ... Off-time control circuit unit 40 ... load voltage detection unit 50 ... off-time control circuit unit

Claims (4)

トランスの一次側の主巻線と直列に接続されたスイッチ素子のオン・オフを繰り返して前記主巻線に印加される電源電圧を断続し、前記トランスの２次側に配設された２次巻線に誘起される電圧によって当該２次巻線に接続されたキャパシタの充電を行うよう構成されてなる充電回路であって、
前記トランスには、前記２次巻線の誘起電圧に比例した同一極性の電圧を誘起する補助巻線が設けられる一方、
前記スイッチ素子のオン時間を制御するオンタイム制御回路部と、
前記スイッチ素子のオフ時間を制御するオフタイム制御回路部と、
前記オンタイム制御回路部と前記オフタイム制御回路部の出力信号に基づいて、前記スイッチ素子をオン・オフ駆動するスイッチ駆動回路部と、を具備し、
前記オンタイム制御回路部は、前記スイッチ素子に流れる電流が所定電流値に達したことを実質的に検出した際に、前記スイッチ素子をオンからオフへ切り換えるオフタイミング信号を出力し、
前記オフタイム制御回路部は、前記補助巻線の電圧が所定電圧を下回ったことを検出した際に、前記スイッチ素子をオフからオンへ切り換えるオンタイミング信号を出力するよう構成されてなることを特徴とする充電回路。 A switching element connected in series with the main winding on the primary side of the transformer is repeatedly turned on and off to intermittently supply a power supply voltage applied to the main winding, and a secondary arranged on the secondary side of the transformer A charging circuit configured to charge a capacitor connected to the secondary winding by a voltage induced in the winding;
The transformer is provided with an auxiliary winding for inducing a voltage of the same polarity proportional to the induced voltage of the secondary winding,
An on-time control circuit for controlling the on-time of the switch element;
An off-time control circuit for controlling the off-time of the switch element;
A switch drive circuit unit that drives the switch element on and off based on output signals of the on-time control circuit unit and the off-time control circuit unit,
The on-time control circuit unit outputs an off timing signal for switching the switch element from on to off when substantially detecting that the current flowing through the switch element has reached a predetermined current value,
The off-time control circuit unit is configured to output an on-timing signal for switching the switch element from off to on when detecting that the voltage of the auxiliary winding is lower than a predetermined voltage. And charging circuit. 前記スイッチ駆動回路部は、前記オフタイム制御回路部によりオンタイミング信号が出力されてから、前記オンタイム制御回路部によりオフタイミング信号が出力されるまでの間、前記スイッチ素子をオン状態とする一方、
前記オンタイム制御回路部によりオフタイミング信号が出力されてから、前記オフタイム制御回路部によりオンタイミング信号が出力されるまでの間、前記スイッチ素子をオフ状態とするよう構成されてなることを特徴とする請求項１記載の充電回路。 The switch drive circuit unit turns on the switch element during a period from when the on-timing signal is output by the off-time control circuit unit to when the off-timing signal is output by the on-time control circuit unit. ,
The switch element is configured to be in an OFF state from when the off-time signal is output by the on-time control circuit unit until the on-timing signal is output by the off-time control circuit unit. The charging circuit according to claim 1. オンタイム制御回路部は、スイッチ素子と直列接続された電流検出用抵抗器を有し、当該電流検出用抵抗器における電圧降下が、所定電圧に達したことを検出した際に、オフタイミング信号を出力するよう構成されてなることを特徴とする請求項２記載の充電回路。   The on-time control circuit unit has a current detection resistor connected in series with the switch element. When the voltage drop in the current detection resistor is detected to reach a predetermined voltage, the on-time control circuit unit outputs an off timing signal. The charging circuit according to claim 2, wherein the charging circuit is configured to output. 前記キャパシタの充電電圧に基づいて、前記スイッチ駆動回路部の動作を強制停止せしめる負荷電圧検出回路部を具備し、
当該負荷電圧検出回路部は、前記補助巻線の電圧に基づいて、前記キャパシタの充電電圧が所定の充電電圧に達したことを検出した際に、前記スイッチ駆動回路部の動作を強制的に停止せしめるよう構成されてなることを特徴とする請求項１乃至請求項３いずれか記載の充電回路。 A load voltage detection circuit unit for forcibly stopping the operation of the switch drive circuit unit based on the charging voltage of the capacitor;
The load voltage detection circuit unit forcibly stops the operation of the switch drive circuit unit when detecting that the charging voltage of the capacitor has reached a predetermined charging voltage based on the voltage of the auxiliary winding. The charging circuit according to any one of claims 1 to 3, wherein the charging circuit is configured to be damped.

Images