JP4956461B2 - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
JP4956461B2
JP4956461B2 JP2008038278A JP2008038278A JP4956461B2 JP 4956461 B2 JP4956461 B2 JP 4956461B2 JP 2008038278 A JP2008038278 A JP 2008038278A JP 2008038278 A JP2008038278 A JP 2008038278A JP 4956461 B2 JP4956461 B2 JP 4956461B2
Authority
JP
Japan
Prior art keywords
signal line
common
copper
liquid crystal
scanning signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008038278A
Other languages
Japanese (ja)
Other versions
JP2009198632A (en
Inventor
卓也 高橋
孝明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2008038278A priority Critical patent/JP4956461B2/en
Publication of JP2009198632A publication Critical patent/JP2009198632A/en
Application granted granted Critical
Publication of JP4956461B2 publication Critical patent/JP4956461B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、薄膜トランジスタによって駆動するアクティブマトリクス型の液晶表示装置とその製造方法に関する。   The present invention relates to an active matrix liquid crystal display device driven by a thin film transistor and a manufacturing method thereof.

近年、薄膜トランジスタ駆動の液晶表示装置は大画面サイズのテレビに適用され、動画質向上のために駆動周波数が高速化している。これに従って、信号線の低抵抗化が必須となっている。また、低価格化に対応するために生産コストを抑制することが強く求められている。   In recent years, thin film transistor-driven liquid crystal display devices have been applied to large-screen TVs, and the driving frequency has been increased to improve the quality of moving images. Accordingly, it is essential to reduce the resistance of the signal line. In addition, there is a strong demand to reduce production costs in order to cope with lower prices.

低抵抗な信号線を構成するために、従来はMo/Al/Mo積層配線(ここで/は積層の界面を表し、/の右側が下層、/の左側が上層である)、またはこれを少しモディファイ(例えば、合金化)した配線膜構成が用いられている。しかし、Al薄膜の抵抗率は高々3μΩcm程度であり、更なる抵抗率低減には限界がある。また、Alを厚膜化することは、成膜工程のタクトを落としてしまうことの外、不良の原因となるヒロック発生の頻度を飛躍的に高めてしまう問題を抱えている。また、Alの上層と下層にはバリアキャップ膜として高価なMoが必要であり材料コストが高くなる問題も抱えている。   Conventionally, in order to construct a low resistance signal line, Mo / Al / Mo laminated wiring (where / represents the interface of the lamination, the right side of / is the lower layer, the left side of / is the upper layer), or a little A modified (for example, alloyed) wiring film configuration is used. However, the resistivity of the Al thin film is at most about 3 μΩcm, and there is a limit to further reducing the resistivity. Further, increasing the thickness of Al has a problem of dramatically increasing the frequency of hillock generation, which causes defects, in addition to reducing the tact of the film forming process. In addition, the upper layer and the lower layer of Al require expensive Mo as a barrier cap film, resulting in a problem that the material cost increases.

Alを下回る低抵抗率を有し、かつ材料費がリーズナブルである配線材料として銅(Cu)がある。Cuは薄膜の抵抗率が約2μΩcmと低く、また異層の透明導電膜(一般的には、Inを主成分とする酸化物)と直接的に電気的なコンタクトを取ることができるという特徴を有する。しかし、下地との付着力が弱いことや、薄膜トランジスタを構成するシリコン中に不必要に拡散しトランジスタ特性を悪化させてしまうといった欠点がある。   Copper (Cu) is a wiring material having a low resistivity lower than that of Al and a reasonable material cost. Cu has a feature that the resistivity of the thin film is as low as about 2 μΩcm, and that it can make direct electrical contact with a transparent conductive film of a different layer (generally an oxide containing In as a main component). Have. However, there are disadvantages such as weak adhesion to the base and unnecessary diffusion in the silicon constituting the thin film transistor to deteriorate transistor characteristics.

上述のCuの欠点を補うために、特許文献1ではCu/Mo積層配線を採用している。すなわち、Moをもって付着層と拡散バリアを兼ねている。しかし、この配線構造では、高価なMoを用いるので材料コストが高いこと、全く異なる電気化学的性質を持つ2層を積層するためウェットエッチング加工が難しい、などの短所がある。   In order to compensate for the drawbacks of Cu described above, Patent Document 1 employs a Cu / Mo laminated wiring. That is, Mo serves as an adhesion layer and a diffusion barrier. However, this wiring structure has disadvantages such as high material cost because expensive Mo is used, and wet etching processing is difficult because two layers having completely different electrochemical properties are laminated.

また、特許文献2では、CuにMnなどの合金を添加し、熱工程により添加元素をCu合金膜と下地ガラスとの界面に析出させることにより付着力を確保している。しかし、この配線構造でCuと同程度の低抵抗率を得るためには、添加元素を下地ガラスとの界面に殆ど析出させなければならない。この析出の駆動力は拡散であるが、約300℃×30分程度のアニールで200〜400nm程度の膜厚の中から添加元素を析出させるのに充分な拡散速度を得るのは難しい。   Further, in Patent Document 2, an adhesion force is secured by adding an alloy such as Mn to Cu and precipitating the additive element at the interface between the Cu alloy film and the base glass by a thermal process. However, in order to obtain a resistivity as low as Cu in this wiring structure, almost all of the additive elements must be deposited at the interface with the underlying glass. The driving force for this precipitation is diffusion, but it is difficult to obtain a sufficient diffusion rate for depositing an additive element from a thickness of about 200 to 400 nm by annealing at about 300 ° C. for about 30 minutes.

特許文献1や特許文献2の短所を補う配線構造としてCu/Cu合金積層膜が考えられる。これは、上層のCuで充分な導電性を確保し、下層のCu合金で特許文献2と同様のメカニズムで付着力を確保するものである。
特開2004−163901号公報 WO2006/025347 A1公報
A Cu / Cu alloy laminated film is conceivable as a wiring structure that compensates for the disadvantages of Patent Document 1 and Patent Document 2. This is to ensure sufficient conductivity with the upper Cu layer and to secure adhesion with the lower layer Cu alloy by the same mechanism as in Patent Document 2.
JP 2004-163901 A WO2006 / 025347 A1 publication

Cu/Cu合金積層膜を低抵抗配線として適用するためには以下の課題がある。第一の課題は、約2μΩcmの低抵抗率の確保である。第二の課題は、密着性の確保である。第三の課題は、加工性の確保である。これら第一から第三の課題を同時に解決することが、本発明が解決しようとする課題である。   In order to apply the Cu / Cu alloy laminated film as a low resistance wiring, there are the following problems. The first problem is to secure a low resistivity of about 2 μΩcm. The second problem is ensuring adhesion. The third problem is ensuring processability. It is a problem to be solved by the present invention to solve these first to third problems at the same time.

第一の課題である低抵抗率の確保ができないのは、下層のCu合金の添加元素が熱工程において上層のCuへ拡散してしまうためである。従って、この拡散を抑制することが課題の本質である。   The reason why the low resistivity, which is the first problem, cannot be ensured is because the additive element of the lower Cu alloy diffuses into the upper Cu in the thermal process. Therefore, it is essential to suppress this diffusion.

第二の課題である密着性の確保が問題となるのは、添加元素がCu合金と下地との界面で密着層となる酸化層を形成できない場合である。酸化層を形成できない原因は、添加元素が下地との界面へ移動できないか、移動できたとしても酸化反応を起こさないような場合である。従って、添加元素が界面へスムースに移動し、かつ酸化反応を起こす条件を整えることが課題となる。   Ensuring adhesion, which is the second problem, is a problem when the additive element cannot form an oxide layer that becomes an adhesion layer at the interface between the Cu alloy and the base. The reason why the oxide layer cannot be formed is that the additive element cannot move to the interface with the base or does not cause an oxidation reaction even if it can move. Therefore, it becomes a problem to prepare conditions for the additive element to move smoothly to the interface and to cause an oxidation reaction.

第三の課題である加工性の確保が問題となるのは、Cu/Cu合金積層膜の下層であるCu合金のエッチングレートが速い場合である。下層の溶解速度が上層のそれよりも速い場合は、下層が優先して溶解するのでパターン加工した断面が逆テーパーの形状になってしまう。このような加工形状になってしまうと、Cu/Cu合金積層膜パターンの上に積層する絶縁膜等がうまくカバーしなくなり、層間短絡等の不良が多発することになる。従って、Cu/Cu合金積層膜のパターン加工した断面を順テーパー状の形状にエッチングすることが課題となる。   The securing of workability, which is the third problem, becomes a problem when the etching rate of the Cu alloy, which is the lower layer of the Cu / Cu alloy laminated film, is high. When the dissolution rate of the lower layer is higher than that of the upper layer, the lower layer is preferentially dissolved, so that the cross-section processed by the pattern has a reverse taper shape. If it becomes such a processed shape, an insulating film or the like laminated on the Cu / Cu alloy laminated film pattern cannot be covered well, and defects such as interlayer short-circuiting frequently occur. Accordingly, it becomes a problem to etch the cross-section of the Cu / Cu alloy laminated film into a forward tapered shape.

上述の第一の課題、すなわち、下層のCu合金の添加元素が熱工程において上層のCuへ拡散してしまうことを抑制することを解決するための手段は、銅中における添加金属元素の約300℃における拡散係数Dが10-21(m2/s)よりも小さい、というものである。熱工程の時間をtとすると、拡散距離はπDtの平方根として与えられる。拡散係数Dが10-21(m2/s)よりも小さければ(10-21(m2/s)を超えなければ、以下同じ)熱工程の時間を30分と見積っても拡散距離は数nm程度である。従って、Cu/Cu合金の上層CuへのCu合金添加元素の拡散距離はその膜厚(100〜500nm)に対して無視しうる程度に制限できる。なお、拡散定数の値は、日本金属学界編「金属データブック」(丸善)などに記載されている頻度因子と活性化エネルギーのデータベースからアレニウス式を用いて求めることができる。 Means for solving the above first problem, that is, suppressing the additive element of the lower Cu alloy from diffusing into the upper Cu in the thermal process is about 300 of the additive metal element in copper. The diffusion coefficient D at 0 ° C. is smaller than 10 −21 (m 2 / s). If the time of the thermal process is t, the diffusion distance is given as the square root of πDt. (If not exceed 10 -21 (m 2 / s) , hereinafter the same) is smaller than the diffusion coefficient D is 10 -21 (m 2 / s) Number diffusion distance also estimates that the time of thermal process for 30 minutes It is about nm. Therefore, the diffusion distance of the Cu alloy-added element into the upper layer Cu of the Cu / Cu alloy can be limited to a level that can be ignored with respect to the film thickness (100 to 500 nm). The value of the diffusion constant can be obtained from the frequency factor and activation energy database described in “Metal Data Book” (Maruzen) edited by Japan Metallurgy Society using the Arrhenius equation.

上述の第二の課題、すなわち、添加元素が界面へ移動し、かつ酸化反応を起こす条件を整えることを解決するための手段は、銅中における該金属元素の固溶限がその含有量よりも大きく、かつ金属元素の酸化反応の平衡酸素ポテンシャルがシリコン(またはインジウム)のそれよりも低い、というものである。まず、添加元素が界面へ移動する、という要件に対しては、銅中における添加元素の固溶限がその含有量よりも大きいことが必要である。これは、添加元素の含有量が固溶限より小さい場合、銅合金膜中で添加元素が異相として析出してしまうことで界面への移動が妨げられるからである。なお、銅中における金属元素の固溶限は、例えば、ASM HANDBOOK Volume 3「Alloy Phase Diagrams」などに記載されている二元合金状態図から読み取ることができる。   Means for solving the above-mentioned second problem, that is, adjusting the conditions under which the additive element moves to the interface and causes the oxidation reaction, is that the solid solubility limit of the metal element in copper is more than its content. It is large and the equilibrium oxygen potential of the oxidation reaction of the metal element is lower than that of silicon (or indium). First, for the requirement that the additive element moves to the interface, it is necessary that the solid solubility limit of the additive element in copper be larger than its content. This is because when the content of the additive element is smaller than the solid solubility limit, the additive element is precipitated as a different phase in the copper alloy film, thereby preventing movement to the interface. The solid solubility limit of the metal element in copper can be read from a binary alloy phase diagram described in, for example, ASM HANDBOOK Volume 3 “Alloy Phase Diagrams” or the like.

次に、添加元素が酸化反応を起こす、という要件に対しては、金属元素の酸化反応の平衡酸素ポテンシャルが下地となる酸化物のそれよりも低いことが必要である。ここで、酸化反応の平衡酸素ポテンシャルは次式の右辺または左辺で定義される。

Figure 0004956461
Next, for the requirement that the additive element causes an oxidation reaction, the equilibrium oxygen potential of the oxidation reaction of the metal element needs to be lower than that of the underlying oxide. Here, the equilibrium oxygen potential of the oxidation reaction is defined by the right side or the left side of the following equation.
Figure 0004956461

ここで、Rは気体定数、Tは温度、pは平衡酸素分圧、nは酸化物の酸素の化学量論数、ΔGは酸化物の生成自由エネルギーである。この平衡酸素ポテンシャルが低い方が酸化しやすいことを表しており、低い平衡酸素ポテンシャルを持つ金属と、高い平衡酸素ポテンシャルをもつ酸化物とが接触した場合、該金属は該酸化物から酸素を奪って自身が酸化物になる。   Here, R is a gas constant, T is a temperature, p is an equilibrium oxygen partial pressure, n is a stoichiometric number of oxygen of the oxide, and ΔG is a free energy of formation of the oxide. The lower the equilibrium oxygen potential, the easier it is to oxidize. When a metal with a low equilibrium oxygen potential comes into contact with an oxide with a high equilibrium oxygen potential, the metal deprives the oxide of oxygen. Themselves become oxides.

ここで、下地酸化物は2種類を想定しており、ガラス基板主成分であるのシリコン酸化物、または透明導電膜の主成分であるインジウム酸化物である。シリコンよりも低い平衡酸素ポテンシャルをもつ金属元素を添加した銅合金は、熱処理によりガラス基板との界面に該金属元素の酸化物を生成することができ、これが密着層として機能する。同様に、インジウムよりも低い平衡酸素ポテンシャルをもつ金属元素を添加した銅合金は、熱処理により透明導電膜との界面に該金属元素の酸化物を生成することができ、これが密着層として機能する。なお、平衡酸素ポテンシャルは酸化物の生成自由エネルギーから上式を用いて求めることができ、酸化物の生成自由エネルギーの値は、例えば日本化学会編「化学便覧」(丸善)などのデータベースに記載されている。   Here, two types of base oxides are assumed and are silicon oxide which is a glass substrate main component or indium oxide which is a main component of a transparent conductive film. A copper alloy to which a metal element having an equilibrium oxygen potential lower than that of silicon is added can generate an oxide of the metal element at the interface with the glass substrate by heat treatment, which functions as an adhesion layer. Similarly, a copper alloy to which a metal element having an equilibrium oxygen potential lower than that of indium can generate an oxide of the metal element at the interface with the transparent conductive film by heat treatment, and this functions as an adhesion layer. The equilibrium oxygen potential can be obtained from the free energy of oxide formation using the above equation, and the value of free energy of oxide formation is described in a database such as “Chemical Handbook” (Maruzen) edited by the Chemical Society of Japan. Has been.

上述の第三の課題、すなわち、Cu/Cu合金積層膜のパターン加工した断面を順テーパー状の形状にエッチングすることを解決するための手段は、該金属元素酸化物の溶解度が銅酸化物の溶解度よりも小さいというものである。金属が酸やアルカリに溶解する場合、該金属の酸化物の溶解度が低ければ金属表面に保護性の酸化物層を生成し、その結果金属の溶解速度が遅くなる。従って、銅合金の添加元素の酸化物の溶解度が銅酸化物のそれよりも小さければ、銅よりも溶解速度が遅い銅合金を得ることができる。   Means for solving the third problem described above, that is, etching the patterned cross section of the Cu / Cu alloy laminated film into a forward tapered shape is that the solubility of the metal element oxide is that of the copper oxide. It is less than the solubility. When a metal is dissolved in an acid or an alkali, if the solubility of the oxide of the metal is low, a protective oxide layer is formed on the metal surface, resulting in a slow dissolution rate of the metal. Therefore, if the solubility of the oxide of the additive element of the copper alloy is smaller than that of the copper oxide, a copper alloy having a slower dissolution rate than copper can be obtained.

この銅合金を用いたCu/Cu合金をウェットエッチング加工すれば順テーパー形状のパターン断面が得られる。金属の酸化物の溶解度はpHの関数であるため、銅合金の添加元素はエッチング液のpHを考慮して決定する必要がある。例えば、Cu/Cu合金配線膜の下地が非晶質のITO(Indium−Tin−oxide)であれば、Cu/Cu合金のエッチングの際にITOをエッチングしてしまわないような1.8以上のpH領域で酸化物の溶解度を選ぶ必要がある。なお、pHの関数としての金属酸化物の溶解度は、例えばMarcel Pourbaix編「Atras of Electrochemical Equilibria in Aqueous Solutions」(NACE International Cebelcor)に記載されている。   If a Cu / Cu alloy using this copper alloy is wet-etched, a pattern section with a forward taper shape can be obtained. Since the solubility of the metal oxide is a function of pH, it is necessary to determine the additive element of the copper alloy in consideration of the pH of the etching solution. For example, if the underlayer of the Cu / Cu alloy wiring film is amorphous ITO (Indium-Tin-Oxide), it is 1.8 or more so that the ITO is not etched during the etching of the Cu / Cu alloy. It is necessary to select the oxide solubility in the pH range. The solubility of the metal oxide as a function of pH is described in, for example, “Atlas of Electrochemical Equilibrium in Aqueous Solutions” (NACE International Celcor) edited by Marcel Pourbaix.

以上の第一の課題と第二の課題を同時に解決するため、本発明は、銅中における添加金属元素の約300℃における拡散係数Dを10-21(m2/s)よりも小さくし、かつ銅中における該金属元素の固溶限をその含有量よりも大きくし、かつ金属元素の酸化反応の平衡酸素ポテンシャルをシリコン(またはインジウム)のそれよりも低くした。 In order to solve the first problem and the second problem at the same time, the present invention reduces the diffusion coefficient D of the additive metal element in copper at about 300 ° C. to less than 10 −21 (m 2 / s), In addition, the solid solubility limit of the metal element in copper was made larger than its content, and the equilibrium oxygen potential of the oxidation reaction of the metal element was made lower than that of silicon (or indium).

また、以上の第一の課題と第二の課題と第三の課題を同時に解決するための本発明の手段は、銅中における添加金属元素の約300℃における拡散係数Dを10-21(m2/s)よりも小さくし、かつ銅中における該金属元素の固溶限をその含有量よりも大きくし、かつ金属元素の酸化反応の平衡酸素ポテンシャルがシリコン(またはインジウム)のそれよりも低くし、かつ該金属元素酸化物の溶解度が銅酸化物の溶解度よりも小さくした。 Further, the means of the present invention for simultaneously solving the first problem, the second problem, and the third problem described above has a diffusion coefficient D of about 10 -21 (m 2 / s), the solid solubility limit of the metal element in copper is made larger than its content, and the equilibrium oxygen potential of the oxidation reaction of the metal element is lower than that of silicon (or indium). In addition, the solubility of the metal element oxide was made smaller than that of the copper oxide.

上述の第一の課題を解決するための手段により、Cu/Cu合金膜において下層Cu合金の添加元素は上層Cuに拡散しなくなる。従って、上層Cuは熱工程を経た後も低抵抗率を保つことができる。   By means for solving the above first problem, the additive element of the lower layer Cu alloy does not diffuse into the upper layer Cu in the Cu / Cu alloy film. Therefore, the upper layer Cu can maintain a low resistivity even after undergoing a thermal process.

上述の第二の課題を解決するための手段により、Cu/Cu合金膜の下層Cu合金と下地酸化物(ガラス基板、または透明導電膜)との界面に熱工程を経た後に酸化物層が形成され、Cu/Cu合金膜の密着性を確保することができる。   By means for solving the second problem described above, an oxide layer is formed after a thermal process at the interface between the lower Cu alloy of the Cu / Cu alloy film and the underlying oxide (glass substrate or transparent conductive film). Thus, the adhesion of the Cu / Cu alloy film can be ensured.

上述の第三の課題を解決するための手段により、Cu/Cu合金膜の下層Cu合金の溶解速度は上層Cuのそれよりも遅くなる。従って、Cu/Cu合金膜をウェットエッチング加工した際にパターン断面の形状が順テーパー状になり、ひいてはその上層に積層される絶縁膜のカバレッジが改善され層間短絡などの不良が発生しなくなる。   By the means for solving the above third problem, the dissolution rate of the lower Cu alloy of the Cu / Cu alloy film becomes slower than that of the upper Cu. Accordingly, when the Cu / Cu alloy film is processed by wet etching, the shape of the pattern cross section becomes a forward taper shape, and as a result, the coverage of the insulating film laminated on the upper layer is improved, and defects such as interlayer short circuit do not occur.

以上のように、3つの課題を同時解決することで、低抵抗で、密着性が良く、歩留まりのよい配線材料プロセスが達成できる。勿論、この配線構造では高価なMoを用いないため低コストというメリットも付加されることは言うまでもない。   As described above, by simultaneously solving the three problems, a wiring material process having low resistance, good adhesion, and high yield can be achieved. Of course, since this wiring structure does not use expensive Mo, it goes without saying that a merit of low cost is also added.

上述の第一の課題を解決するための手段を実施するためには、Cu/Cu合金膜の下層の銅合金中における添加金属元素の約300℃における拡散係数Dが10-21(m2/s)よりも小さい添加元素を決定する必要がある。このような銅合金の添加元素としては、Ag、Al、Au、Be、Cd、Ce、Co、Cr、Eu、Fe、Ga、Ge、Hg、In、Ir、Lu、Mn、Nb、Ni、Pd、Pm、Pt、Rh、Ru、S、Sn、Tb、Ti、Tm、V、Znが挙げられる。 In order to implement the means for solving the above first problem, the diffusion coefficient D of the added metal element in the copper alloy under the Cu / Cu alloy film at about 300 ° C. is 10 −21 (m 2 / It is necessary to determine an additive element smaller than s). As additive elements of such a copper alloy, Ag, Al, Au, Be, Cd, Ce, Co, Cr, Eu, Fe, Ga, Ge, Hg, In, Ir, Lu, Mn, Nb, Ni, Pd , Pm, Pt, Rh, Ru, S, Sn, Tb, Ti, Tm, V, Zn.

上述の第二の課題を解決するための手段を実施するためには、Cu/Cu合金膜の下層の銅合金中における金属元素の固溶限がその含有量よりも大きく、かつ該金属元素の酸化反応の平衡酸素ポテンシャルがシリコン(またはインジウム)のそれよりも低い添加元素を選択する必要がある。   In order to implement the means for solving the second problem described above, the solid solubility limit of the metal element in the copper alloy under the Cu / Cu alloy film is larger than the content thereof, and the metal element It is necessary to select an additive element whose equilibrium oxygen potential of the oxidation reaction is lower than that of silicon (or indium).

ここで、金属元素の酸化反応の平衡酸素ポテンシャルがシリコンのそれよりも低い添加元素としては、Al、Ba、Be、Ca、Ce、Dy、Er、Eu、Gd、Hf、Ho、La、Li、Lu、Mg、Nd、Np、Pr、Pu、Sc、Sm、Sr、Tb、Th、Ti、Tm、U、Y、Yb、Zrが挙げられる。   Here, as an additive element in which the equilibrium oxygen potential of the oxidation reaction of the metal element is lower than that of silicon, Al, Ba, Be, Ca, Ce, Dy, Er, Eu, Gd, Hf, Ho, La, Li, Examples include Lu, Mg, Nd, Np, Pr, Pu, Sc, Sm, Sr, Tb, Th, Ti, Tm, U, Y, Yb, and Zr.

金属元素の酸化反応の平衡酸素ポテンシャルがインジウムのそれよりも低い添加元素は、上述の金属元素の酸化反応の平衡酸素ポテンシャルがシリコンのそれよりも低い添加元素に加えて、B、Cr、Ga、K、Mn、NaNb、Rb、Si、Ta、V、Znが挙げられる。   The additive element whose equilibrium oxygen potential of the oxidation reaction of the metal element is lower than that of indium is added to the additive element whose equilibrium oxygen potential of the oxidation reaction of the metal element is lower than that of silicon, as well as B, Cr, Ga, K, Mn, NaNb, Rb, Si, Ta, V, Zn are mentioned.

銅中における金属元素の含有量は1%程度が想定される。銅中における金属元素の固溶限が1%よりも大きい添加元素としては、Ag、Al、As、Au、Be、Cd、Co、Fe、Ga、Ge、Hf、Hg、In、Ir、Li、Mg、Nd、Ni、P、Pd、Pt、Rh、Sb、Sn、Ti、V、Znが挙げられる。   The content of the metal element in copper is assumed to be about 1%. Additive elements having a solid solubility limit of greater than 1% in the copper in the copper include Ag, Al, As, Au, Be, Cd, Co, Fe, Ga, Ge, Hf, Hg, In, Ir, Li, Examples include Mg, Nd, Ni, P, Pd, Pt, Rh, Sb, Sn, Ti, V, and Zn.

従って、上述の第二の課題を解決するためのCu/Cu合金膜の下層の銅合金の添加元素は、下地酸化物がシリコン酸化物(すなわちガラス基板)の場合は、Al、Be、Hf、Li、Mg、Tiが挙げられる。下地酸化物がインジウム酸化物(すなわち透明導電膜)の場合は、Al、Be、Ga、Hf、Li、Mg、Mn、Ti、V、Znが挙げられる。   Therefore, the additive element of the copper alloy under the Cu / Cu alloy film for solving the second problem described above is Al, Be, Hf, when the base oxide is a silicon oxide (that is, a glass substrate). Li, Mg, Ti are mentioned. In the case where the base oxide is indium oxide (that is, a transparent conductive film), Al, Be, Ga, Hf, Li, Mg, Mn, Ti, V, and Zn are listed.

従って、上述の第一の課題、第二の課題を同時に解決する元素としては、下地酸化物がシリコン酸化物(すなわちガラス基板)の場合は、Al、Be、Tiが挙げられる。下地酸化物がインジウム酸化物(すなわち透明導電膜)の場合は、Al、Be、Ga、Mn、Ti、V、Znが挙げられる。   Therefore, elements that simultaneously solve the first and second problems described above include Al, Be, and Ti when the base oxide is a silicon oxide (that is, a glass substrate). In the case where the base oxide is indium oxide (that is, a transparent conductive film), Al, Be, Ga, Mn, Ti, V, and Zn are listed.

以下は、上述の第一の課題、第二の課題を同時に解決する元素の中から、上述の第三の課題を解決するためのCu/Cu合金膜の下層の銅合金の添加元素を探索する。   The following searches for the additive element of the copper alloy in the lower layer of the Cu / Cu alloy film for solving the third problem from the elements that simultaneously solve the first problem and the second problem. .

下地酸化物がシリコン酸化物(例えば、ガラス基板)の場合は、Be、Tiが好適である。但し、Beは毒性元素であるのでその点を考慮するとTiが最適である。すなわち、Cu/CuTi合金の配線構造が最適である。Cu中のTiの固溶限は2.1%なので、CuTi合金のTi含有量は2.1%以下とすることが望ましい。   When the base oxide is a silicon oxide (for example, a glass substrate), Be and Ti are suitable. However, since Be is a toxic element, Ti is optimal in consideration of this point. In other words, the Cu / CuTi alloy wiring structure is optimal. Since the solid solubility limit of Ti in Cu is 2.1%, the Ti content of the CuTi alloy is desirably 2.1% or less.

下地酸化物がインジウム酸化物(すなわち、透明導電膜)の場合は、Cu/Cu合金膜の加工の際に下地の透明導電膜を溶解しないように、エッチング液のpHを1.8以上に限定する必要がある。その場合、Al、Be、Ga、Tiが好適となる。但し、Beは毒性元素であるのでその点を考慮するとAl、Ga、Tiが最適である。すなわち、Cu/CuAl合金、Cu/CuGa合金、Cu/CuTi合金、の配線構造が最適である。Cu中のAl、Ga、Tiの固溶限はそれぞれ、9.4%、22.2%、2.1%なので、CuAl合金のAl含有量は9.4%以下、CuGa合金のGa含有量は22.2%以下、CuTi合金のTi含有量は2.1%以下とすることが望ましい。   When the underlying oxide is indium oxide (that is, a transparent conductive film), the pH of the etching solution is limited to 1.8 or more so that the underlying transparent conductive film is not dissolved during the processing of the Cu / Cu alloy film. There is a need to. In that case, Al, Be, Ga, and Ti are suitable. However, since Be is a toxic element, Al, Ga, and Ti are optimal in consideration of this point. That is, the wiring structure of Cu / CuAl alloy, Cu / CuGa alloy, Cu / CuTi alloy is optimal. Since the solid solubility limits of Al, Ga, and Ti in Cu are 9.4%, 22.2%, and 2.1%, respectively, the Al content of the CuAl alloy is 9.4% or less, and the Ga content of the CuGa alloy. Is preferably 22.2% or less and the Ti content of the CuTi alloy is 2.1% or less.

図1は、本発明の実施例1にかかる液晶表示装置の要部断面図である。図2は、本発明の実施例1にかかる液晶表示装置の製造方法を示す工程図である。図3は、本発明の実施例1にかかる液晶表示装置の製造方法を示す図2に続く工程図である。図4は、本発明の実施例1にかかる液晶表示装置の製造方法を示す図3に続く工程図である。図5は、本発明の実施例1にかかる液晶表示装置の製造方法を示す図4に続く工程図である。図6は、本発明の実施例1にかかる液晶表示装置の製造方法を示す図5に続く工程図である。   FIG. 1 is a cross-sectional view of main parts of a liquid crystal display device according to Embodiment 1 of the present invention. FIG. 2 is a process diagram illustrating the method of manufacturing the liquid crystal display device according to the first embodiment of the invention. FIG. 3 is a process diagram following FIG. 2 showing the method for manufacturing the liquid crystal display device according to the first embodiment of the present invention. FIG. 4 is a process diagram subsequent to FIG. 3 showing the method for manufacturing the liquid crystal display device according to the first embodiment of the present invention. FIG. 5 is a process diagram subsequent to FIG. 4 showing the method for manufacturing the liquid crystal display device according to Example 1 of the present invention. FIG. 6 is a process diagram subsequent to FIG. 5 showing the method for manufacturing the liquid crystal display device according to the first embodiment of the present invention.

図1に示した液晶表示装置は、インプレインスイッチング(IPS)型の液晶表示装置である。図1において、アクティブマトリクス基板(透明基板、以下単に基板とも言う)1は無アルカリガラスからなり、この基板1上にインジウム錫酸化物からなる透明導電膜2A、銅合金膜2Bの酸化に由来する金属酸化物層8、アルミニウムを含有する銅合金膜2B、純銅(99.5%以上)膜2Cをこの順で積層した走査信号線2が形成されている。また、基板1には、走査信号線2と同様の積層膜の透明導電膜2Aで形成された共通(透明)電極4と積層膜2A、8、2B、2Cで構成される共通信号線3が形成されている。走査信号線2と共通(透明)電極4および共通信号線3を覆ってゲート絶縁膜5が形成されている。   The liquid crystal display device shown in FIG. 1 is an in-plane switching (IPS) type liquid crystal display device. In FIG. 1, an active matrix substrate (transparent substrate, hereinafter simply referred to as a substrate) 1 is made of alkali-free glass, and is derived from oxidation of a transparent conductive film 2A made of indium tin oxide and a copper alloy film 2B on the substrate 1. A scanning signal line 2 is formed by laminating a metal oxide layer 8, a copper alloy film 2B containing aluminum, and a pure copper (99.5% or more) film 2C in this order. The substrate 1 has a common (transparent) electrode 4 formed of a transparent conductive film 2A having a laminated film similar to that of the scanning signal line 2, and a common signal line 3 formed of the laminated films 2A, 8, 2B, and 2C. Is formed. A gate insulating film 5 is formed so as to cover the scanning signal line 2 and the common (transparent) electrode 4 and the common signal line 3.

走査信号線2をゲート電極とし、アモルファスシリコンからなる半導体層6とn+型アモルファスシリコンからなるコンタクト層7、ドレイン電極(映像信号線)9、ソース電極10からなる薄膜トランジスタが形成されている。薄膜トランジスタを覆って保護絶縁層11が形成され、その上に画素(透明)電極15が形成されて、スルーホール14でソース電極10に電気的に接続されている。そして、最上層には配向膜18が成膜されている。   The scanning signal line 2 is used as a gate electrode, and a thin film transistor including a semiconductor layer 6 made of amorphous silicon, a contact layer 7 made of n + type amorphous silicon, a drain electrode (video signal line) 9 and a source electrode 10 is formed. A protective insulating layer 11 is formed to cover the thin film transistor, a pixel (transparent) electrode 15 is formed thereon, and is electrically connected to the source electrode 10 through the through hole 14. An alignment film 18 is formed as the uppermost layer.

一方、基板1と同様のガラス基板を好適とするカラーフィルタ基板17の内面には、ブラックマトリクス19で企画されたカラーフィルタ20が形成されており、その上を覆って平坦化膜21と、配向膜18が成膜されている。そして、両基板の表面には偏光板22がそれぞれ貼付されている。   On the other hand, a color filter 20 designed with a black matrix 19 is formed on the inner surface of a color filter substrate 17 that is preferably a glass substrate similar to the substrate 1, and covers a planarizing film 21 and an orientation. A film 18 is formed. And the polarizing plate 22 is each affixed on the surface of both board | substrates.

このインプレインスイッチング型の液晶表示装置のアクティブマトリクス基板(透明基板1側)の製造方法について、図2から図6までを用いて説明する。図2から図6までの各図において、(a)は薄膜トランジスタ部分、(b)は工程の流れを示す。図2から図6までは各フォトリソグラフィ工程に対応して区分けしたもので、各図ともフォトリソグラフィによる薄膜の加工が終わり、フォトレジストを除去した段階を示している。ここで、フォトリソグラフィ手法とは、フォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでのレジストパターン形成の一連の工程を示すものとし、繰返しの説明は避ける。以下、区分けした工程に従って説明する。   A method of manufacturing the active matrix substrate (transparent substrate 1 side) of the in-plane switching type liquid crystal display device will be described with reference to FIGS. 2A to 6B, (a) shows a thin film transistor portion, and (b) shows a process flow. 2 to 6 are divided according to each photolithography process, and each figure shows a stage where the processing of the thin film by photolithography is completed and the photoresist is removed. Here, the photolithography technique refers to a series of steps of resist pattern formation from application of a photoresist to selective exposure using a mask and development thereof, and repeated description is avoided. Hereinafter, it demonstrates according to the divided process.

図2は実施例1の液晶表示装置の製造方法における最初のフォトリソグラフィにより加工工程を説明する図である。まず、無アルカリガラスからなる基板1上にインジウム錫酸化物からなる透明導電膜2Aをスパッタリングにより成膜する。ここで、透明導電膜2Aは、インジウム亜鉛酸化物、インジウム錫亜鉛酸化物であってもよい。膜厚は10nm〜150nmの程度であり、約50nmが好適である。続いて、アルミニウム(Al)を含有する銅合金と純銅(99.5%以上)とをスパッタリングにより連続成膜する(S‐1)。膜厚は100nm〜500nmの程度であり、本実施例では400nmとした。なお、銅合金の添加元素は、本実施例のアルミニウムのほか、ベリリウム、ガリウム、マンガン、チタン、バナジウム、亜鉛から選ぶことが可能であり、アルミニウム、ガリウム、チタンが好適である。ここではアルミニウムを選択した。   FIG. 2 is a diagram for explaining the processing steps by the first photolithography in the method of manufacturing the liquid crystal display device of the first embodiment. First, a transparent conductive film 2A made of indium tin oxide is formed on a substrate 1 made of alkali-free glass by sputtering. Here, the transparent conductive film 2A may be indium zinc oxide or indium tin zinc oxide. The film thickness is about 10 nm to 150 nm, and about 50 nm is preferable. Subsequently, a copper alloy containing aluminum (Al) and pure copper (99.5% or more) are continuously formed by sputtering (S-1). The film thickness is about 100 nm to 500 nm, and is 400 nm in this example. The additive element of the copper alloy can be selected from beryllium, gallium, manganese, titanium, vanadium, and zinc in addition to the aluminum of this embodiment, and aluminum, gallium, and titanium are preferable. Here, aluminum was selected.

次に、ハーフ露光マスクを用いたフォトリソグラフィによってレジストパターンを形成する(S‐2)。ここで、走査信号線2、共通信号線3を構成する部分には露光をせずレジストを厚く形成し、共通(透明)電極4を形成する部分はハーフ露光としてレジストを薄く形成する。フォトリソグラフィの後、純銅とアルミニウムを含有する銅合金とをエッチングし(S‐3)、続いて透明導電膜をエッチングする(S‐4)。   Next, a resist pattern is formed by photolithography using a half exposure mask (S-2). Here, a thick resist is formed on the portions constituting the scanning signal line 2 and the common signal line 3 without exposure, and a thin resist is formed on the portion where the common (transparent) electrode 4 is formed as half exposure. After photolithography, pure copper and a copper alloy containing aluminum are etched (S-3), and then the transparent conductive film is etched (S-4).

次に、ハーフ露光部のレジストをアッシングにより除去する(S‐5)。アッシングの後、ハーフ露光部の純銅とアルミニウムを含有する銅合金とをエッチングし(S‐6)、レジストを剥離する(S‐7)。ここで、純銅とアルミニウムを含有する銅合金のエッチング液は、透明導電膜を溶解しないように、pHが1.8から7.5の範囲内にあるようにする。   Next, the resist in the half exposure portion is removed by ashing (S-5). After ashing, the half-exposed portion of pure copper and the copper alloy containing aluminum are etched (S-6), and the resist is peeled off (S-7). Here, the copper alloy etching solution containing pure copper and aluminum has a pH in the range of 1.8 to 7.5 so as not to dissolve the transparent conductive film.

以上の工程により、走査信号線2(ゲート電極、走査信号線端子を含む)、共通信号線3(共通信号線端子を含む)、共通(透明)電極4が形成される。   Through the above steps, the scanning signal line 2 (including the gate electrode and the scanning signal line terminal), the common signal line 3 (including the common signal line terminal), and the common (transparent) electrode 4 are formed.

図3において、まず、窒化シリコンからなるゲート絶縁膜5と、アモルファスシリコンからなる半導体層6と、n+型アモルファスシリコンからなるコンタクト層7をプラズマ化学蒸着法で連続的に成膜する(S‐8)。この成膜温度は約300℃であり、この時、フォトリソグラフィで形成した透明導電膜とアルミニウムを含有する銅合金との界面に金属酸化物層8(この場合はアルミニウム酸化物層)が形成され、これが密着層として機能する。バイナリ露光マスクによるフォトリソグラフィの後(S‐9)、コンタクト層7,半導体層6を選択的にエッチングし(S‐10)、レジストを剥離すると(S‐11)、いわゆる島状パターンが形成される。   In FIG. 3, first, a gate insulating film 5 made of silicon nitride, a semiconductor layer 6 made of amorphous silicon, and a contact layer 7 made of n + type amorphous silicon are successively formed by plasma chemical vapor deposition (S-8). ). The film forming temperature is about 300 ° C. At this time, a metal oxide layer 8 (in this case, an aluminum oxide layer) is formed at the interface between the transparent conductive film formed by photolithography and the copper alloy containing aluminum. This functions as an adhesion layer. After photolithography using a binary exposure mask (S-9), the contact layer 7 and the semiconductor layer 6 are selectively etched (S-10), and the resist is peeled off (S-11) to form a so-called island pattern. The

図4において、まず、モリブデンと純銅とをこの順序でスパッタリングにより連続成膜する(S‐12)。バイナリ露光マスクによるフォトリソグラフィの後(S‐13)、純銅とモリブデンとの積層膜をエッチング除去し(S‐14)、n+型アモルファスシリコンからなるコンタクト層7をエッチング除去し(S‐15)、レジストを剥離すると(S‐16)、ドレイン電極9(映像信号線、映像信号線端子を含む)、及びソース電極10が形成される。   In FIG. 4, first, molybdenum and pure copper are continuously formed in this order by sputtering (S-12). After photolithography using a binary exposure mask (S-13), the laminated film of pure copper and molybdenum is removed by etching (S-14), and the contact layer 7 made of n + type amorphous silicon is removed by etching (S-15). When the resist is removed (S-16), the drain electrode 9 (including the video signal line and the video signal line terminal) and the source electrode 10 are formed.

図5において、まず、窒化シリコンからなる保護絶縁膜11をプラズマ化学蒸着法で成膜する(S‐17)。バイナリ露光マスクによるフォトリソグラフィの後(S‐18)、ソース電極10上および映像信号線端子(図示せず)上の保護絶縁膜11にスルーホール14を開口し、同時に走査信号線端子(図示せず)上の保護絶縁膜11とゲート絶縁膜5にスルーホール14を開口し(S‐19)、レジストを剥離する(S‐20)。   In FIG. 5, first, a protective insulating film 11 made of silicon nitride is formed by plasma chemical vapor deposition (S-17). After photolithography using a binary exposure mask (S-18), a through hole 14 is opened in the protective insulating film 11 on the source electrode 10 and the video signal line terminal (not shown), and at the same time a scanning signal line terminal (not shown). 1) A through hole 14 is opened in the upper protective insulating film 11 and the gate insulating film 5 (S-19), and the resist is peeled off (S-20).

図6において、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する(S‐21)。まず、バイナリ露光マスクによるフォトリソグラフィの後(S‐22)、画素電極15、走査信号線端子(図示せず)、共通信号線端子(図示せず)、映像信号線端子(図示せず)のパターンをエッチング加工し(S‐23)、レジストを剥離する(S‐24)。以上の工程により液晶表示装置のアクティブマトリクス基板が完成する。なお、図3に表したいわゆる島状パターンと、図4に表したドレイン電極9及びソース電極10とは、ハーフ露光技術やレジストリフロー技術などを用いて一度のフォトリソグラフィにて実施することも可能である(但し、その場合図1、図4、図5、図6の断面図においてはドレイン電極9またはソース電極10の下に必ず半導体層6とコンタクト層7が積層する構造になる)。このアクティブマトリクス基板、すなわち薄膜トランジスタ基板にカラーフィルタ基板を貼り合わせ、間に液晶を封止して液晶表示装置を得る。   In FIG. 6, a transparent conductive film made of indium tin oxide is formed by sputtering (S-21). First, after photolithography using a binary exposure mask (S-22), the pixel electrode 15, the scanning signal line terminal (not shown), the common signal line terminal (not shown), and the video signal line terminal (not shown). The pattern is etched (S-23), and the resist is removed (S-24). The active matrix substrate of the liquid crystal display device is completed through the above steps. Note that the so-called island pattern shown in FIG. 3 and the drain electrode 9 and the source electrode 10 shown in FIG. 4 can be implemented by a single photolithography using a half exposure technique or a registry flow technique. (However, in this case, in the cross-sectional views of FIGS. 1, 4, 5, and 6, the semiconductor layer 6 and the contact layer 7 are necessarily stacked under the drain electrode 9 or the source electrode 10). A color filter substrate is bonded to this active matrix substrate, ie, a thin film transistor substrate, and a liquid crystal is sealed between them to obtain a liquid crystal display device.

図7は、本発明の実施例2にかかる液晶表示装置の要部断面図である。図8は、本発明の実施例2にかかる液晶表示装置の製造方法を示す工程図である。図9は、本発明の実施例2にかかる液晶表示装置の製造方法を示す図8に続く工程図である。図10は、本発明の実施例2にかかる液晶表示装置の製造方法を示す図9に続く工程図である。図11は、本発明の実施例2にかかる液晶表示装置の製造方法を示す図10に続く工程図である。図12は、本発明の実施例2にかかる液晶表示装置の製造方法を示す図11に続く工程図である。   FIG. 7 is a cross-sectional view of main parts of a liquid crystal display device according to Embodiment 2 of the present invention. FIG. 8 is a process diagram illustrating the method for manufacturing the liquid crystal display device according to the second embodiment of the present invention. FIG. 9 is a process diagram subsequent to FIG. 8 showing the method for manufacturing the liquid crystal display device according to Example 2 of the present invention. FIG. 10 is a process diagram subsequent to FIG. 9 showing the method for manufacturing the liquid crystal display device according to Example 2 of the present invention. FIG. 11 is a process diagram subsequent to FIG. 10 showing the method for manufacturing the liquid crystal display device according to Embodiment 2 of the present invention. FIG. 12 is a process diagram following FIG. 11 showing the method for manufacturing the liquid crystal display device according to Embodiment 2 of the present invention.

実施例2の液晶表示装置は、いわゆるTN型であり、実施例1の液晶表示装置との違いは、共通電極12がカラーフィルタ基板17側に有する点である。また、実施例2では、薄膜トランジスタ基板1に形成する走査信号線2が、実施例1における透明導電膜を有していない。図7に示したアクティブマトリクス基板の製造方法について、図8から図12までを用いて説明する。図8から図12までの各図において、(a)は薄膜トランジスタ部分、(b)は工程の流れを示す。図8から図12までは各フォトリソグラフィの工程に対応して区分けしたもので、各図ともフォトリソグラフィ後の薄膜の加工が終わりフォトレジストを除去した段階を示している。ここで、フォトリソグラフィとは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでのレジストパターン形成の一連の工程を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。   The liquid crystal display device according to the second embodiment is a so-called TN type, and the difference from the liquid crystal display device according to the first embodiment is that the common electrode 12 is provided on the color filter substrate 17 side. In the second embodiment, the scanning signal line 2 formed on the thin film transistor substrate 1 does not have the transparent conductive film in the first embodiment. A method for manufacturing the active matrix substrate shown in FIG. 7 will be described with reference to FIGS. 8A to 12B, (a) shows a thin film transistor portion, and (b) shows a process flow. FIGS. 8 to 12 are divided according to each photolithography process, and each figure shows a stage where the processing of the thin film after photolithography is completed and the photoresist is removed. In this description, photolithography refers to a series of steps of resist pattern formation from application of a photoresist to selective exposure using a mask and development of the resist, and repeated description is avoided. The following explanation is based on the divided steps.

図8において、まず、無アルカリガラスからなる基板1上にチタンを含有する銅合金2Dと純銅(99.5%以上)2Eとをスパッタリングにより連続成膜する(S−101)。膜厚は100nm〜500nmの程度であり、本実施例では400nmとした。なお、銅合金の添加元素は、本実施例のチタンのほか、ベリリウムを選ぶことが可能であるが、ベリリウムの毒性の観点から、チタンの方が好適である。   In FIG. 8, first, a copper alloy 2D containing titanium and pure copper (99.5% or more) 2E are continuously formed on a substrate 1 made of alkali-free glass by sputtering (S-101). The film thickness is about 100 nm to 500 nm, and is 400 nm in this example. As an additive element of the copper alloy, beryllium can be selected in addition to titanium of the present embodiment, but titanium is more preferable from the viewpoint of beryllium toxicity.

次に、バイナリ露光マスクによるフォトリソグラフィの後(S−102)、チタンを含有する銅合金と純銅とをエッチングする(S−103)。ここで、実施例1の場合とは異なりエッチング液のpHは1.8以下でも構わない。次に、レジストを剥離することにより(S−104)、走査信号線2(ゲート電極、走査信号線端子を含む)が形成される。   Next, after photolithography using a binary exposure mask (S-102), the copper alloy containing titanium and pure copper are etched (S-103). Here, unlike the case of Example 1, the pH of the etching solution may be 1.8 or less. Next, by removing the resist (S-104), the scanning signal line 2 (including the gate electrode and the scanning signal line terminal) is formed.

図9において、まず、窒化シリコンからなるゲート絶縁膜5と、アモルファスシリコンからなる半導体層6と、n+型アモルファスシリコンからなるコンタクト層7をプラズマ化学蒸着法で連続的に成膜する(S−105)。この成膜温度は約300℃であり、この時、図8のフォトリソグラフィで形成した透明導電膜とチタンを含有する銅合金との界面に金属酸化物層8(この場合はチタン酸化物層)が形成され、これが基板1との密着層として機能する。バイナリ露光マスクによるフォトリソグラフィの後(S−106)、コンタクト層7,半導体層6を選択的にエッチングし(S−107)、レジストを剥離する(S−108)と、いわゆる島状パターンが形成される。   In FIG. 9, first, a gate insulating film 5 made of silicon nitride, a semiconductor layer 6 made of amorphous silicon, and a contact layer 7 made of n + type amorphous silicon are successively formed by plasma chemical vapor deposition (S-105). ). The film forming temperature is about 300 ° C. At this time, a metal oxide layer 8 (in this case, a titanium oxide layer) is formed at the interface between the transparent conductive film formed by photolithography in FIG. 8 and the copper alloy containing titanium. Is formed and functions as an adhesion layer with the substrate 1. After photolithography using a binary exposure mask (S-106), the contact layer 7 and the semiconductor layer 6 are selectively etched (S-107), and the resist is peeled off (S-108) to form a so-called island pattern. Is done.

図10において、まず、モリブデンと純銅とをこの順序でスパッタリングにより連続成膜する(S−109)。バイナリ露光マスクによるフォトリソグラフィの後(S−110)、純銅とモリブデンとの積層膜をエッチング除去し(S−111)、n+Si層のエッチング加工後(S−112)、レジストを剥離すると(S−113)、ドレイン電極9(映像信号線、映像信号線端子を含む)、及びソース電極10が形成される。   In FIG. 10, first, molybdenum and pure copper are successively formed in this order by sputtering (S-109). After photolithography using a binary exposure mask (S-110), the laminated film of pure copper and molybdenum is removed by etching (S-111), the n + Si layer is etched (S-112), and the resist is removed (S- 113), the drain electrode 9 (including the video signal line and the video signal line terminal), and the source electrode 10 are formed.

図11において、まず、窒化シリコンからなる保護絶縁膜11をプラズマ化学蒸着法で成膜する(S−114)。バイナリ露光マスクによるフォトリソグラフィの後(S−115)、ソース電極10上および映像信号線端子(図示せず)上の保護絶縁膜11にスルーホール14を開口し、同時に走査信号線端子(図示せず)上の保護絶縁膜11とゲート絶縁膜5にスルーホール14を開口し(S−116)、レジストを剥離する(S−117)。   In FIG. 11, first, a protective insulating film 11 made of silicon nitride is formed by plasma chemical vapor deposition (S-114). After photolithography using a binary exposure mask (S-115), a through hole 14 is opened in the protective insulating film 11 on the source electrode 10 and the video signal line terminal (not shown), and at the same time a scanning signal line terminal (not shown). 1) A through hole 14 is opened in the protective insulating film 11 and the gate insulating film 5 (S-116), and the resist is peeled off (S-117).

図12において、インジウム錫酸化物からなる透明導電膜をスパッタリングにより成膜する(S−118)。まず、バイナリ露光マスクによるフォトリソグラフィの後(S−119)、画素電極15、走査信号線端子(図示せず)、映像信号線端子(図示せず)のパターンをエッチング加工し(S−120)、レジストを剥離する(S−121)。以上の工程により、液晶表示装置のアクティブマトリクス基板が完成する。なお、図9に表したいわゆる島状パターンと、図10に表したドレイン電極9及びソース電極10とは、ハーフ露光技術やレジストリフロー技術などを用いて一度のフォトリソグラフィにて形成することも可能である(但し、その場合図7、図10、図11、図12の断面図においてはドレイン電極9またはソース電極10の下に必ず半導体層6とコンタクト層7が積層する構造になる)。このアクティブマトリクス基板、すなわち薄膜トランジスタ基板にカラーフィルタ基板を貼り合わせ、間に液晶を封止して液晶表示装置を得る。   In FIG. 12, a transparent conductive film made of indium tin oxide is formed by sputtering (S-118). First, after photolithography using a binary exposure mask (S-119), the pattern of the pixel electrode 15, the scanning signal line terminal (not shown), and the video signal line terminal (not shown) is etched (S-120). Then, the resist is removed (S-121). Through the above steps, an active matrix substrate of the liquid crystal display device is completed. Note that the so-called island pattern shown in FIG. 9 and the drain electrode 9 and the source electrode 10 shown in FIG. 10 can be formed by a single photolithography using a half exposure technique or a registry flow technique. (However, in this case, in the cross-sectional views of FIGS. 7, 10, 11, and 12, the semiconductor layer 6 and the contact layer 7 are necessarily stacked under the drain electrode 9 or the source electrode 10). A color filter substrate is bonded to this active matrix substrate, ie, a thin film transistor substrate, and a liquid crystal is sealed between them to obtain a liquid crystal display device.

本発明の液晶表示装置は、アクティブマトリクス基板の走査信号線を低コストで低抵抗化するのに好適な構成である。従って、液晶テレビや液晶モニターなどの産業上の利用が可能である。また、有機発光ダイオード表示装置にも適用が可能である。   The liquid crystal display device of the present invention has a configuration suitable for reducing the scanning signal lines of the active matrix substrate at low cost. Therefore, industrial use such as a liquid crystal television and a liquid crystal monitor is possible. The present invention can also be applied to an organic light emitting diode display device.

本発明の実施例1にかかる液晶表示装置の要部断面図である。It is principal part sectional drawing of the liquid crystal display device concerning Example 1 of this invention. 本発明の実施例1にかかる液晶表示装置の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the liquid crystal display device concerning Example 1 of this invention. 本発明の実施例1にかかる液晶表示装置の製造方法を示す図2に続く工程図である。FIG. 3 is a process drawing subsequent to FIG. 2 showing the method for manufacturing the liquid crystal display device according to Example 1 of the present invention; 本発明の実施例1にかかる液晶表示装置の製造方法を示す図3に続く工程図である。FIG. 4 is a process drawing subsequent to FIG. 3 showing the method for manufacturing the liquid crystal display device according to Example 1 of the present invention. 本発明の実施例1にかかる液晶表示装置の製造方法を示す図4に続く工程図である。FIG. 5 is a process drawing subsequent to FIG. 4 showing the method for manufacturing the liquid crystal display device according to Example 1 of the present invention; 本発明の実施例1にかかる液晶表示装置の製造方法を示す図5に続く工程図である。FIG. 6 is a process drawing subsequent to FIG. 5 showing the method for manufacturing the liquid crystal display device according to Example 1 of the present invention; 本発明の実施例2にかかる液晶表示装置の要部断面図である。It is principal part sectional drawing of the liquid crystal display device concerning Example 2 of this invention. 本発明の実施例2にかかる液晶表示装置の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the liquid crystal display device concerning Example 2 of this invention. 本発明の実施例2にかかる液晶表示装置の製造方法の図8に続く工程図である。FIG. 9 is a process drawing subsequent to FIG. 8 for a method for manufacturing a liquid crystal display device according to Embodiment 2 of the present invention; 本発明の実施例2にかかる液晶表示装置の製造方法の図9に続く工程図である。FIG. 10 is a process drawing subsequent to FIG. 9 for a method for manufacturing a liquid crystal display device according to Embodiment 2 of the present invention; 本発明の実施例2にかかる液晶表示装置の製造方法の図10に続く工程図である。FIG. 11 is a process drawing subsequent to FIG. 10 for a method for manufacturing a liquid crystal display device according to Embodiment 2 of the present invention; 本発明の実施例2にかかる液晶表示装置の製造方法の図11に続く工程図である。FIG. 12 is a process drawing subsequent to FIG. 11 for a method for manufacturing a liquid crystal display device according to Example 2 of the invention;

符号の説明Explanation of symbols

1…(アクティブマトリクス基板用の)基板、2…走査信号線、3…共通信号線、4…共通電極、5…ゲート絶縁膜、6…半導体層、7…コンタクト層、8…金属酸化物層、9…ドレイン電極(映像信号線)、10…ソース電極、11…保護絶縁膜、14…スルーホール、15…画素電極、16…液晶、17…カラーフィルタ用ガラス基板、18…配向膜、19…ブラックマトリクス、20…カラーフィルタ、21…平坦化膜、22…偏光板。   DESCRIPTION OF SYMBOLS 1 ... Substrate (for active matrix substrate), 2 ... Scanning signal line, 3 ... Common signal line, 4 ... Common electrode, 5 ... Gate insulating film, 6 ... Semiconductor layer, 7 ... Contact layer, 8 ... Metal oxide layer , 9 ... Drain electrode (video signal line), 10 ... Source electrode, 11 ... Protective insulating film, 14 ... Through hole, 15 ... Pixel electrode, 16 ... Liquid crystal, 17 ... Glass substrate for color filter, 18 ... Alignment film, 19 ... black matrix, 20 ... color filter, 21 ... flattening film, 22 ... polarizing plate.

Claims (11)

一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置であって、
前記走査信号線は、インジウム酸化物を主成分とする透明導電膜と、金属酸化物膜と、銅を主成分とする合金膜と、99.5%以上の純度を有する銅の積層膜とから構成され、
前記銅を主成分とする合金膜の添加金属元素と前記金属酸化物膜の金属元素とは共通であり、
前記金属元素の酸化反応の平衡酸素ポテンシャルは、インジウムの酸化反応の平衡酸素ポテンシャルよりも低く、
かつ、前記銅中における前記金属元素の約300℃における拡散係数が10-21(m2/s)を超えず、
かつ、前記銅中における前記金属元素の固溶限がその含有量よりも大きいことを特徴とする液晶表示装置。
A pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of scanning signal lines formed on one of the pair of substrates, a plurality of video signal lines intersecting the scanning signal lines in a matrix, A thin film transistor formed corresponding to an intersection of the scanning signal line and the video signal line; a pixel electrode formed in the pixel region and connected to the thin film transistor; a gate insulating film covering the scanning signal line; A liquid crystal display device comprising a protective insulating film covering a video signal line and the thin film transistor,
The scanning signal line includes a transparent conductive film mainly composed of indium oxide, a metal oxide film, an alloy film mainly composed of copper, and a laminated film of copper having a purity of 99.5% or more. Configured,
The additive metal element of the alloy film mainly containing copper and the metal element of the metal oxide film are common,
The equilibrium oxygen potential of the metal element oxidation reaction is lower than the equilibrium oxygen potential of the indium oxidation reaction,
And the diffusion coefficient of the metal element in the copper at about 300 ° C. does not exceed 10 −21 (m 2 / s),
A liquid crystal display device characterized in that a solid solubility limit of the metal element in the copper is larger than its content.
請求項1に記載の液晶表示装置において、
前記金属元素は、アルミニウム、ベリリウム、ガリウム、マンガン、チタン、バナジウム、亜鉛から選択される元素を1種類以上含有することを特徴とする液晶表示装置。
The liquid crystal display device according to claim 1.
The liquid crystal display device, wherein the metal element contains one or more elements selected from aluminum, beryllium, gallium, manganese, titanium, vanadium, and zinc.
請求項1に記載の液晶表示装置において、
pHが1.8から7.5の範囲内において前記金属元素酸化物の溶解度が、銅酸化物の溶解度よりも小さいことを特徴とする液晶表示装置。
The liquid crystal display device according to claim 1.
A liquid crystal display device, wherein the solubility of the metal element oxide is smaller than the solubility of copper oxide in a pH range of 1.8 to 7.5.
請求項3に記載の液晶表示装置において、
前記金属元素は、アルミニウム、ベリリウム、ガリウム、チタンから選択される元素を1種類以上含有することを特徴とする液晶表示装置。
The liquid crystal display device according to claim 3.
The liquid crystal display device, wherein the metal element contains one or more elements selected from aluminum, beryllium, gallium, and titanium.
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方のガラス基板上に直接形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記画素領域に形成され前記薄膜トランジスタに接続された画素電極と、前記走査信号線を覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを具備する液晶表示装置であって、
前記走査信号線は、金属酸化物膜と、銅を主成分とする合金膜と、99.5%以上の純度を有する銅の積層膜から構成され、
前記銅を主成分とする合金膜の添加金属元素と前記金属酸化物膜の金属元素とは共通であり、
前記金属元素の酸化反応の平衡酸素ポテンシャルは、シリコンの酸化反応の平衡酸素ポテンシャルよりも低く、
かつ、前記銅中における前記金属元素の約300℃における拡散係数が10-21(m2/s)を超えず、
かつ、前記銅中における前記金属元素の固溶限が、その含有量よりも大きいことを特徴とする液晶表示装置。
A pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of scanning signal lines directly formed on one glass substrate of the pair of substrates, and a plurality of scanning signal lines intersecting with the scanning signal lines in a matrix A video signal line; a thin film transistor formed corresponding to an intersection of the scanning signal line and the video signal line; a pixel electrode formed in the pixel region and connected to the thin film transistor; and a gate covering the scanning signal line A liquid crystal display device comprising an insulating film and a protective insulating film covering the video signal line and the thin film transistor,
The scanning signal line is composed of a metal oxide film, an alloy film containing copper as a main component, and a copper laminated film having a purity of 99.5% or more,
The additive metal element of the alloy film mainly containing copper and the metal element of the metal oxide film are common,
The equilibrium oxygen potential of the oxidation reaction of the metal element is lower than the equilibrium oxygen potential of the oxidation reaction of silicon,
And the diffusion coefficient of the metal element in the copper at about 300 ° C. does not exceed 10 −21 (m 2 / s),
And the solid solubility limit of the said metallic element in the said copper is larger than the content, The liquid crystal display device characterized by the above-mentioned.
請求項5に記載の液晶表示装置において、
前記金属元素は、アルミニウム、ベリリウム、チタンから選択される元素を1種類以上含有することを特徴とする液晶表示装置。
The liquid crystal display device according to claim 5.
The liquid crystal display device, wherein the metal element contains one or more elements selected from aluminum, beryllium, and titanium.
請求項5に記載の液晶表示装置において、
pHが1.8を超えない範囲での前記金属元素酸化物の溶解度が、銅酸化物の溶解度よりも小さいことを特徴とする液晶表示装置。
The liquid crystal display device according to claim 5.
The solubility of the said metal element oxide in the range which pH does not exceed 1.8 is smaller than the solubility of copper oxide, The liquid crystal display device characterized by the above-mentioned.
請求項7に記載の液晶表示装置において、
前記金属元素は、ベリリウム、チタンから選択される元素を1種類以上含有することを特徴とする液晶表示装置。
The liquid crystal display device according to claim 7.
The liquid crystal display device, wherein the metal element contains one or more elements selected from beryllium and titanium.
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記走査信号線と前記映像信号線とに囲まれた画素領域に形成された共通透明電極と、前記走査信号線と隣接かつ平行し前記共通透明電極に接続される共通信号線と、前記画素領域に形成され前記薄膜トランジスタに接続された画素透明電極と、前記走査信号線と前記共通透明電極と前記共通信号線とを覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを有し、前記液晶の分子は前記共通透明電極と前記画素透明電極との間に印加される電圧によって駆動されるインプレインスイッチング型の液晶表示装置の製造方法であって、
透明導電膜と、銅を主成分とする合金膜と、99.5%以上の純度を有する銅を連続成膜し、ハーフ露光マスクを用いたフォトリソグラフィにより前記走査信号線とゲート電極と前記共通信号線と共通電極とを形成する走査信号線・ゲート電極・共通信号線・共通電極形成工程と、
前記ゲート絶縁膜となる窒化シリコンと、アモルファスシリコン膜とn+アモルファスシリコン膜とを連続成膜して、フォトリソグラフィにより半導体層とを形成する半導体層加工工程と、
金属膜を成膜し、フォトリソグラフィにより前記映像信号線とドレイン電極とソース電極とを形成する映像信号線・ドレイン電極・ソース電極形成工程と、
前記保護絶縁膜となる窒化シリコンを成膜し、フォトリソグラフィにより前記保護絶縁膜、前記ゲート絶縁膜にスルーホールを開口するスルーホール形成工程と、
透明導電膜を成膜し、フォトリソグラフィにより前記画素透明電極を形成する画素透明電極形成工程と、
を有し、
前記走査信号線・ゲート電極・共通信号線・共通電極形成工程で加工される銅を主成分とする前記合金膜の添加金属元素の酸化反応の平衡酸素ポテンシャルを、インジウムの酸化反応の平衡酸素ポテンシャルよりも低くし、
かつ、前記銅中における前記金属元素の約300℃における拡散係数を10-21(m2/s)を超えない範囲で小さくし、
かつ、前記銅中における前記金属元素の固溶限を、その含有量よりも大きくし、
かつ、pHが1.8から7.5の範囲内において前記金属元素酸化物の溶解度を銅酸化物の溶解度よりも小さくし、
前記走査信号線・ゲート・電極・共通信号線・共通電極形成工程で加工される銅を主成分とする前記合金膜と99.5%以上の純度を有する前記銅とを加工するエッチング液のpHを1.8から7.5の範囲内とすることを特徴とするインプレインスイッチング型の液晶表示装置の製造方法。
A pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of scanning signal lines formed on one of the pair of substrates, a plurality of video signal lines intersecting the scanning signal lines in a matrix, A thin film transistor formed corresponding to an intersection of the scanning signal line and the video signal line, a common transparent electrode formed in a pixel region surrounded by the scanning signal line and the video signal line, and the scanning signal A common signal line adjacent to and parallel to the line and connected to the common transparent electrode, a pixel transparent electrode formed in the pixel region and connected to the thin film transistor, the scanning signal line, the common transparent electrode, and the common signal line And a protective insulating film covering the video signal line and the thin film transistor, and the molecules of the liquid crystal are applied with a voltage applied between the common transparent electrode and the pixel transparent electrode. A-plane manufacturing method of the switching type liquid crystal display device driven I,
A transparent conductive film, an alloy film containing copper as a main component, and copper having a purity of 99.5% or more are continuously formed, and the scanning signal line, the gate electrode, and the common electrode are formed by photolithography using a half exposure mask. A scanning signal line, a gate electrode, a common signal line, and a common electrode forming step for forming a communication line and a common electrode;
A semiconductor layer processing step of continuously forming a silicon nitride serving as the gate insulating film, an amorphous silicon film and an n + amorphous silicon film, and forming a semiconductor layer by photolithography;
Forming a metal film, and forming the video signal line, the drain electrode, and the source electrode by photolithography; a video signal line / drain electrode / source electrode forming step;
Forming a silicon nitride film as the protective insulating film, and forming a through hole in the protective insulating film and the gate insulating film by photolithography to form a through hole;
Forming a transparent conductive film and forming the pixel transparent electrode by photolithography;
Have
The equilibrium oxygen potential of the oxidation reaction of the added metal element of the alloy film mainly composed of copper processed in the scanning signal line / gate electrode / common signal line / common electrode formation step is the equilibrium oxygen potential of the indium oxidation reaction. Lower than
And reducing the diffusion coefficient of the metal element in the copper at about 300 ° C. within a range not exceeding 10 −21 (m 2 / s),
And the solid solubility limit of the metal element in the copper is larger than its content,
And the solubility of the metal element oxide is smaller than the solubility of the copper oxide in a pH range of 1.8 to 7.5,
PH of an etching solution for processing the alloy film mainly composed of copper processed in the scanning signal line / gate / electrode / common signal line / common electrode forming step and the copper having a purity of 99.5% or more. Is in the range of 1.8 to 7.5. A method for manufacturing an in-plane switching type liquid crystal display device.
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記走査信号線と前記映像信号線とに囲まれた画素領域に形成された共通透明電極と、前記走査信号線と隣接かつ平行し前記共通透明電極に接続される共通信号線と、前記画素領域に形成され前記薄膜トランジスタに接続された画素透明電極と、前記走査信号線と前記共通透明電極と前記共通信号線とを覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを有し、前記液晶の分子は前記共通透明電極と前記画素透明電極との間に印加される電圧によって駆動されるインプレインスイッチング型の液晶表示装置の製造方法であって、
透明導電膜と、銅を主成分とする合金膜と、99.5%以上の純度を有する銅を連続成膜し、ハーフ露光マスクを用いたフォトリソグラフィにより前記走査信号線とゲート電極と前記共通信号線と共通電極とを形成する走査信号線・ゲート電極・共通信号線・共通電極形成工程と、
前記ゲート絶縁膜となる窒化シリコンと、アモルファスシリコン膜とn+アモルファスシリコン膜と、金属膜とを連続成膜し、ハーフ露光マスクを用いたフォトリソグラフィにより半導体層と映像信号線とドレイン電極とソース電極とを形成する半導体層・映像信号線・ドレイン電極・ソース電極形成工程と、
前記保護絶縁膜となる窒化シリコンを成膜し、フォトリソグラフィにより前記保護絶縁膜や前記ゲート絶縁膜にスルーホールを開口するスルーホール形成工程と、
透明導電膜を成膜し、フォトリソグラフィにより前記画素透明電極を形成する画素透明電極形成工程と
を有し、
前記走査信号線・ゲート電極・共通信号線・共通電極形成工程で加工される銅を主成分とする前記合金膜の添加金属元素の酸化反応の平衡酸素ポテンシャルをインジウムの酸化反応の平衡酸素ポテンシャルよりも低くし、
かつ、前記銅中における前記金属元素の約300℃における拡散係数が10-21(m2/s)を超えない範囲で小さくし、
かつ、前記銅中における前記金属元素の固溶限を、その含有量よりも大きくし、かつ、
pHが1.8から7.5の範囲内において前記金属元素酸化物の溶解度を銅酸化物の溶解度よりも小さくし、
前記走査信号線・ゲート電極・共通信号線・共通電極形成工程で加工される銅を主成分とする前記合金膜と99.5%以上の純度を有する前記銅とを加工するエッチング液のpHを1.8から7.5の範囲内としたことを特徴とするインプレインスイッチング型の液晶表示装置の製造方法。
A pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of scanning signal lines formed on one of the pair of substrates, a plurality of video signal lines intersecting the scanning signal lines in a matrix, A thin film transistor formed corresponding to an intersection of the scanning signal line and the video signal line, a common transparent electrode formed in a pixel region surrounded by the scanning signal line and the video signal line, and the scanning signal A common signal line adjacent to and parallel to the line and connected to the common transparent electrode, a pixel transparent electrode formed in the pixel region and connected to the thin film transistor, the scanning signal line, the common transparent electrode, and the common signal line And a protective insulating film covering the video signal line and the thin film transistor, and the molecules of the liquid crystal are applied with a voltage applied between the common transparent electrode and the pixel transparent electrode. A-plane manufacturing method of the switching type liquid crystal display device driven I,
A transparent conductive film, an alloy film containing copper as a main component, and copper having a purity of 99.5% or more are continuously formed, and the scanning signal line, the gate electrode, and the common electrode are formed by photolithography using a half exposure mask. A scanning signal line, a gate electrode, a common signal line, and a common electrode forming step for forming a communication line and a common electrode;
A silicon nitride, an amorphous silicon film, an n + amorphous silicon film, and a metal film as the gate insulating film are continuously formed, and a semiconductor layer, a video signal line, a drain electrode, and a source electrode are formed by photolithography using a half exposure mask. Forming a semiconductor layer, a video signal line, a drain electrode, and a source electrode,
Forming a silicon nitride film as the protective insulating film, and forming a through hole in the protective insulating film or the gate insulating film by photolithography, and forming a through hole;
Forming a transparent conductive film and forming the pixel transparent electrode by photolithography, and a pixel transparent electrode forming step,
The equilibrium oxygen potential of the oxidation reaction of the added metal element of the alloy film mainly composed of copper processed in the scanning signal line / gate electrode / common signal line / common electrode formation step is determined from the equilibrium oxygen potential of the indium oxidation reaction. Lower,
And reducing the diffusion coefficient of the metal element in the copper at about 300 ° C. within a range not exceeding 10 −21 (m 2 / s),
And the solid solubility limit of the metal element in the copper is larger than its content, and
In the pH range of 1.8 to 7.5, the solubility of the metal element oxide is smaller than the solubility of the copper oxide,
The pH of an etching solution for processing the alloy film mainly composed of copper processed in the scanning signal line / gate electrode / common signal line / common electrode forming step and the copper having a purity of 99.5% or more is set. A method for manufacturing an in-plane switching type liquid crystal display device, characterized in that the range is from 1.8 to 7.5.
一対の基板と、前記一対の基板に挟持された液晶と、前記一対の基板の一方に形成された複数の走査信号線と、前記走査信号線とマトリクス状に交差する複数の映像信号線と、前記走査信号線と前記映像信号線との交点に対応して形成された薄膜トランジスタと、前記走査信号線と前記映像信号線とに囲まれた画素領域に形成された共通透明電極と、前記走査信号線と隣接かつ平行し前記共通透明電極に接続される共通信号線と、前記画素領域に形成され前記薄膜トランジスタに接続された画素透明電極と、前記走査信号線と前記共通透明電極と前記共通信号線とを覆うゲート絶縁膜と、前記映像信号線と前記薄膜トランジスタとを覆う保護絶縁膜とを有し、前記液晶の分子は前記共通透明電極と画素透明電極との間に印加される電圧によって駆動されるインプレインスイッチング型液晶表示装置の製造方法であって、
透明導電膜と、銅を主成分とする合金膜と、99.5%以上の純度を有する銅を連続成膜し、ハーフ露光マスクを用いたフォトリソグラフィにより前記走査信号線とゲート電極と前記共通信号線と前記共通透明電極とを形成する走査信号線・ゲート電極・共通信号線・共通透明電極形成工程と、
前記ゲート絶縁膜となる窒化シリコンと、アモルファスシリコン膜とn+アモルファスシリコン膜と、金属膜とを連続成膜し、フォトリソグラフィにより前記映像信号線とドレイン電極とソース電極とを形成する映像信号線・ドレイン電極・ソース電極形成工程と、
前記映像信号線・ドレイン電極・ソース電極形成工程の後に、レジストをリフローし、エッチングすることで半導体層を形成する半導体層形成工程と、
前記保護絶縁膜となる窒化シリコンを成膜し、フォトリソグラフィにより前記保護絶縁膜や前記ゲート絶縁膜にスルーホールを開口するスルーホール形成工程と、
透明導電膜を成膜し、フォトリソグラフィにより前記画素透明電極を形成する画素透明電極形成工程と
を有し、
前記走査信号線・ゲート電極・共通信号線・共通透明電極形成工程で加工される銅を主成分とする前記合金膜の添加金属元素の酸化反応の平衡酸素ポテンシャルを、インジウムの酸化反応の平衡酸素ポテンシャルよりも低くし、
かつ、前記銅中における前記金属元素の約300℃における拡散係数を10-21(m2/s)を超えない範囲で小さくし、
かつ、前記銅中における前記金属元素の固溶限を、その含有量よりも大きくし、
かつ、pHが1.8から7.5の範囲内において前記金属元素酸化物の溶解度を銅酸化物の溶解度よりも小さくし、
前記走査信号線・ゲート電極・共通信号線・共通透明電極形成工程で加工される銅を主成分とする前記合金膜と99.5%以上の純度を有する前記銅とを加工するエッチング液のpHを1.8から7.5の範囲内としたことを特徴とするインプレインスイッチング型の液晶表示装置の製造方法。
A pair of substrates, a liquid crystal sandwiched between the pair of substrates, a plurality of scanning signal lines formed on one of the pair of substrates, a plurality of video signal lines intersecting the scanning signal lines in a matrix, A thin film transistor formed corresponding to an intersection of the scanning signal line and the video signal line, a common transparent electrode formed in a pixel region surrounded by the scanning signal line and the video signal line, and the scanning signal A common signal line adjacent to and parallel to the line and connected to the common transparent electrode, a pixel transparent electrode formed in the pixel region and connected to the thin film transistor, the scanning signal line, the common transparent electrode, and the common signal line And a protective insulating film covering the video signal line and the thin film transistor, and molecules of the liquid crystal are applied by a voltage applied between the common transparent electrode and the pixel transparent electrode. A-plane manufacturing method of the switching type liquid crystal display device to be driven,
A transparent conductive film, an alloy film containing copper as a main component, and copper having a purity of 99.5% or more are continuously formed, and the scanning signal line, the gate electrode, and the common electrode are formed by photolithography using a half exposure mask. A scanning signal line, a gate electrode, a common signal line, and a common transparent electrode forming step for forming a communication line and the common transparent electrode;
A video signal line for forming the video signal line, the drain electrode, and the source electrode by photolithography by continuously forming a silicon nitride serving as the gate insulating film, an amorphous silicon film, an n + amorphous silicon film, and a metal film. Drain electrode / source electrode formation step;
After the video signal line / drain electrode / source electrode forming step, a semiconductor layer forming step of forming a semiconductor layer by reflowing and etching the resist;
Forming a silicon nitride film as the protective insulating film, and forming a through hole in the protective insulating film or the gate insulating film by photolithography, and forming a through hole;
Forming a transparent conductive film and forming the pixel transparent electrode by photolithography, and a pixel transparent electrode forming step,
The equilibrium oxygen potential of the oxidation reaction of the added metal element of the alloy film mainly composed of copper processed in the scanning signal line / gate electrode / common signal line / common transparent electrode formation step is expressed as the equilibrium oxygen potential of the indium oxidation reaction. Lower than the potential,
And reducing the diffusion coefficient of the metal element in the copper at about 300 ° C. within a range not exceeding 10 −21 (m 2 / s),
And the solid solubility limit of the metal element in the copper is larger than its content,
And the solubility of the metal element oxide is smaller than the solubility of the copper oxide in a pH range of 1.8 to 7.5,
PH of an etching solution for processing the alloy film mainly composed of copper processed in the scanning signal line / gate electrode / common signal line / common transparent electrode forming step and the copper having a purity of 99.5% or more. Is in the range of 1.8 to 7.5. A method for manufacturing an in-plane switching type liquid crystal display device.
JP2008038278A 2008-02-20 2008-02-20 Liquid crystal display device and manufacturing method thereof Active JP4956461B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008038278A JP4956461B2 (en) 2008-02-20 2008-02-20 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008038278A JP4956461B2 (en) 2008-02-20 2008-02-20 Liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009198632A JP2009198632A (en) 2009-09-03
JP4956461B2 true JP4956461B2 (en) 2012-06-20

Family

ID=41142207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008038278A Active JP4956461B2 (en) 2008-02-20 2008-02-20 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4956461B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015014082A1 (en) * 2013-07-30 2015-02-05 京东方科技集团股份有限公司 Array substrate, manufacturing method of same, and display apparatus

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4727702B2 (en) * 2008-09-11 2011-07-20 株式会社 日立ディスプレイズ Liquid crystal display device and manufacturing method thereof
KR102345456B1 (en) 2009-11-27 2021-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and method for manufacturing the same
US9036114B2 (en) * 2012-06-01 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Polymer/liquid crystal composite and liquid crystal display device including the same
JP2016191892A (en) * 2015-03-31 2016-11-10 株式会社ジャパンディスプレイ Liquid crystal display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04217322A (en) * 1990-12-19 1992-08-07 Seikosha Co Ltd Gate wiring of film transistor circuit
JP3974305B2 (en) * 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド Etching agent, method for manufacturing electronic device substrate using the same, and electronic device
JP2002141512A (en) * 2000-11-06 2002-05-17 Advanced Display Inc Patterning method of thin film, tft array substrate using the patterning method, and manufacturing method of the tft array substrate
US7626665B2 (en) * 2004-08-31 2009-12-01 Tohoku University Copper alloys and liquid-crystal display device
KR101054344B1 (en) * 2004-11-17 2011-08-04 삼성전자주식회사 Thin film transistor array panel and manufacturing method thereof
KR101125254B1 (en) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 Thin Film Transistor Substrate of Fringe Field Switching Type And Fabricating Method Thereof, Liquid Crystal Display Panel Using The Same And Fabricating Method Thereof
JP4542008B2 (en) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015014082A1 (en) * 2013-07-30 2015-02-05 京东方科技集团股份有限公司 Array substrate, manufacturing method of same, and display apparatus

Also Published As

Publication number Publication date
JP2009198632A (en) 2009-09-03

Similar Documents

Publication Publication Date Title
KR101361303B1 (en) Wiring structure and display apparatus having wiring structure
JP5240964B2 (en) Thin film transistor array panel and manufacturing method thereof
JP5000290B2 (en) TFT substrate and manufacturing method of TFT substrate
JP4541787B2 (en) Display device
US8173492B2 (en) Method of manufacturing thin film transistor substrate
KR101447342B1 (en) Array substrate and manufacturing method thereof, liquid crystal panel, and display
JP2008098611A (en) Display device
WO2007088722A1 (en) Tft substrate, reflective tft substrate and method for manufacturing such substrates
JP5559210B2 (en) Circuit board manufacturing method
JP2007212699A (en) Reflective tft substrate and method for manufacturing same
US8599352B2 (en) Liquid crystal display device and process of manufacture
JPH11284195A (en) Thin film transistor and liquid crystal display device using the same
KR20040082987A (en) Wiring, display device and method of manufacturing the same
JP2007258675A (en) Tft substrate, reflective tft substrate, and method of manufacturing same
KR20070009325A (en) Wire and method for fabricating interconnection line and thin film transistor substrate and method for fabricating the same
JP4956461B2 (en) Liquid crystal display device and manufacturing method thereof
JP2007081385A (en) Source drain electrode, transistor substrate and method for manufacturing the same, and display device
JP2007114360A (en) Liquid crystal display provided with thin film transistor and its manufacturing method
CN101771072A (en) Active component array substrate and manufacturing method thereof
JP2006210477A (en) Thin film transistor, its manufacturing method, thin film transistor substrate, its manufacturing method, liquid crystal display device using thin film transistor, organic el display device and transparent conductive laminated substrate
JP2000081632A (en) Thin film transistor and liquid crystal display device
CN101807572A (en) Etching solution, active component array substrate and method for manufacturing active component array substrate
JP2009088049A (en) Liquid crystal display device
JP2007033786A (en) Display device
JP2000252472A (en) Thin film semiconductor element and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4956461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120330

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120705

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20120807

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20121218

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250