JP4955416B2 - Signal path calibration method for signal analysis system - Google Patents
Signal path calibration method for signal analysis system Download PDFInfo
- Publication number
- JP4955416B2 JP4955416B2 JP2007040095A JP2007040095A JP4955416B2 JP 4955416 B2 JP4955416 B2 JP 4955416B2 JP 2007040095 A JP2007040095 A JP 2007040095A JP 2007040095 A JP2007040095 A JP 2007040095A JP 4955416 B2 JP4955416 B2 JP 4955416B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- signal
- under test
- dut
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 59
- 238000004458 analytical method Methods 0.000 title claims description 26
- 238000012360 testing method Methods 0.000 claims description 173
- 238000012545 processing Methods 0.000 claims description 30
- 238000005259 measurement Methods 0.000 claims description 28
- 238000012546 transfer Methods 0.000 claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 13
- 230000000694 effects Effects 0.000 claims description 12
- 230000001131 transforming effect Effects 0.000 claims 1
- 239000000523 sample Substances 0.000 description 232
- 230000015654 memory Effects 0.000 description 37
- 230000008569 process Effects 0.000 description 32
- 230000004044 response Effects 0.000 description 25
- 238000010606 normalization Methods 0.000 description 21
- 238000006243 chemical reaction Methods 0.000 description 18
- 239000011159 matrix material Substances 0.000 description 15
- 238000004891 communication Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 12
- 230000001360 synchronised effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 101150005884 ctp1 gene Proteins 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 238000003825 pressing Methods 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明は、信号分析システムに関し、特に、被試験デバイスへのプローブ・チップのロード（load）及び信号分析システムにおける信号パス伝送誤差を原因とする測定誤差を低減するためのシステム、装置及び方法に関する。 The present invention relates to a signal analysis system, and more particularly to a system, apparatus and method for reducing measurement errors due to loading of a probe chip into a device under test and signal path transmission errors in the signal analysis system. .
デジタル・ストレージ・オシロスコープ（ＤＳＯ）のような信号取込み及び分析装置に使用される代表的なプローブのインピーダンスは、周波数で変化する。代表的なプローブの例では、直流で１００ｋ乃至２００ｋオームのインピーダンスがあるものの、１．５ＧＨｚに行くにしたがい２００オームまで低下する。帯域が広いプローブほど、低いインピーダンス値まで低下する。
周波数増加に伴うこのインピーダンスの低下は、多数の回路がプローブされている事実をあわせて考えると、２５−１５０オームの範囲で相対的に出力インピーダンスが低くなり、結果として被測定回路へのプローブのロード（load）が重大な影響を与えることなる。このような回路にロードしたプローブを介して取り込んだ波形は、プローブを導入する前の回路の電圧を正確に表すものでないかもしれない。 Considering the fact that a large number of circuits are probed, this decrease in impedance with increasing frequency results in a relatively low output impedance in the range of 25-150 ohms, resulting in the probe being connected to the circuit under test. Load will have a significant impact. Waveforms acquired via a probe loaded into such a circuit may not accurately represent the voltage of the circuit prior to the introduction of the probe.
従来技術の上述したものを含めたその他の課題は、本発明によるシステム、装置及び方法によって取り扱われ、例えば、プローブ・チップを被試験デバイスにロード（load）することが原因の測定誤差や、被試験デバイスを含む信号パス中の伝送誤差を減少させる。簡潔に言えば、本発明は、信号分析システムの信号パスを校正する方法を提供し、システムにおけるロード及びスルーの影響を測定からほぼ除去できる。結果として、ユーザは、被試験回路に信号分析システムを取り付ける前に現れるであろう、被試験回路中の信号を表す時間領域の表示を見ることができる。 Other problems, including those described above in the prior art, are addressed by the system, apparatus and method according to the present invention, such as measurement errors caused by loading the probe tip into the device under test, Reduce transmission errors in the signal path including the test device. Briefly stated, the present invention provides a method for calibrating the signal path of a signal analysis system and can substantially eliminate the effects of load and slew in the system from the measurement. As a result, the user can see a time-domain display representing the signal in the circuit under test that will appear before attaching the signal analysis system to the circuit under test.
具体的には、本発明の１つの実施形態による装置は、関連するインピーダンスを有する試験プローブとの使用に適したもので、プローブのインピーダンスに関する伝達パラメータを記憶するメモリと、記憶された伝達パラメータに応じて試験プローブの入力インピーダンスを効果的なものに変更するインピーダンスを制御可能なデバイスとを有している。 Specifically, an apparatus according to one embodiment of the present invention is suitable for use with a test probe having an associated impedance, a memory storing transfer parameters relating to the impedance of the probe, and a stored transfer parameter. And a device capable of controlling the impedance to change the input impedance of the test probe to an effective one in response.
信号分析システムは、信号パスが校正され、プローブを介して被試験デバイスに接続されるデジタル化装置と、信号パス中に配置されるインピーダンスを制御可能なデバイスとを有している。信号分析システムは、デジタル化装置と関連する伝達パラメータを記憶するメモリ、プローブ、インピーダンスを制御可能なデバイス中のセレクタブル・インピーダンス負荷を有している。デジタル化装置は、信号パスを介して被試験デバイスから被試験信号を受け、これの時間領域デジタル・サンプルを取込む。コントローラは、関連するメモリを有し、デジタル化装置と通信し、更にオプションでインピーダンスを制御可能なデバイスと通信し、インピーダンス制御可能デバイス中の複数のインピーダンス負荷から選択された１つのインピーダンス負荷を選択的に被試験デバイスに接続する。コントローラは、選択されたインピーダンス負荷の夫々について被試験信号の取り込まれた時間領域デジタル・サンプルを受けて、これを選択されたインピーダンス負荷の夫々についてスペクトラム表現へ変換する。コントローラは、選択されたインピーダンス負荷の夫々についてスペクトラム表現からスペクトラム・ドメイン内で被試験デバイスの伝達パラメータの特性を記述し、記述した伝達パラメータから等化フィルタと、被試験デバイスの測定で生じる被試験デバイスのロードの影響と、システム中の伝送誤差を補正するのに適した複数のインピーダンス負荷から選択されたインピーダンス負荷の１つのスペクトラム表現とを計算する。 The signal analysis system includes a digitizing apparatus in which a signal path is calibrated and connected to a device under test via a probe, and a device that can control an impedance disposed in the signal path. The signal analysis system includes a memory for storing transmission parameters associated with the digitizing device, a probe, and a selectable impedance load in the device capable of controlling impedance. The digitizing device receives the signal under test from the device under test via the signal path and takes a time domain digital sample thereof. The controller has an associated memory, communicates with the digitizing device, optionally communicates with a device capable of controlling impedance, and selects one impedance load selected from a plurality of impedance loads in the impedance controllable device Connect to the device under test. The controller receives time domain digital samples of the signal under test for each selected impedance load and converts it to a spectral representation for each selected impedance load. The controller describes the characteristics of the device under test transfer parameters in the spectral domain from the spectrum representation for each of the selected impedance loads, and uses the described transfer parameters for the equalization filter and the device under test resulting from the measurement of the device under test. Calculate the effects of device loading and a spectral representation of an impedance load selected from a plurality of impedance loads suitable for correcting transmission errors in the system.
本発明の校正方法では、プローブと、オプションでデジタル化装置の入力チャンネルとを含む信号パスを校正するように動作し、これによってシステム中の伝送誤差を含むＤＵＴ（又は回路）の測定における信号を劣化させるプローブ等の影響を除去する。この除去処理は、２ポートＳパラメータ又はＴパラメータ表現を用いて、信号パス中のプローブやその他の要素の特性を記述することで行われる。２ポートＳパラメータ又はＴパラメータ表現は、デジタル化装置内の取り込まれたサンプル・ストリームの処理に使用されるインピーダンス制御可能デバイス及び／又はフィルタ・パラメータ内のインピーダンス正規化パラメータを調整するのに用いても良い。 The calibration method of the present invention operates to calibrate a signal path that includes a probe and optionally a digitizer input channel, thereby providing a signal in a DUT (or circuit) measurement that includes transmission errors in the system. Eliminate the effects of deteriorating probes. This removal process is performed by describing the characteristics of the probe and other elements in the signal path using the 2-port S-parameter or T-parameter expression. The two-port S-parameter or T-parameter representation is used to adjust the impedance controllable device used to process the captured sample stream in the digitizer and / or the impedance normalization parameter in the filter parameter. Also good.
被試験デバイスから供給される信号は、校正処理用の信号源として使用される。被試験信号は、種々のインピーダンス負荷条件下で取り込まれ、これら負荷にはプローブのインピーダンス負荷と、インピーダンス制御可能デバイスの選択されたインピーダンス負荷が含まれる。周波数領域の結果ｂsは、入射信号夫々についてＦＦＴ変換を用いることで、信号の取込み処理夫々について得られる。被試験デバイスに関するＴパラメータは、周波数領域信号から計算され、被試験デバイスの測定ポイントについての開放回路電圧ｖopenが計算される。ｖopenが計算された後、周波数領域等化フィルタがｖopen応答及び選択された校正インピーダンス負荷の測定された入射信号の変換されたものから計算される。得られた等化フィルタは、ＩＦＦＴを用いて時間領域に変換しても良い。別のやり方としては、ＩＦＦＴを用いてｖopen応答を時間領域に変換し、時間領域ｖopen応答を用いて時間領域等化フィルタと、時間領域で測定された選択された校正インピーダンス負荷の入射信号を計算する。 A signal supplied from the device under test is used as a signal source for calibration processing. The signal under test is captured under various impedance load conditions, including the impedance load of the probe and the selected impedance load of the impedance controllable device. The frequency domain result b s is obtained for each of the signal acquisition processes by using an FFT transform for each of the incident signals. The T parameter for the device under test is calculated from the frequency domain signal and the open circuit voltage v open for the measurement point of the device under test is calculated. After vopen is calculated, a frequency domain equalization filter is calculated from the transformed version of the measured incident signal of the vopen response and the selected calibration impedance load. The resulting equalization filter may be converted to the time domain using IFFT. Alternatively, an IFFT is used to convert the v open response to the time domain, the time domain v open response is used to convert the time domain equalization filter, and the incident signal of the selected calibration impedance load measured in the time domain. Calculate
本発明の目的、効果、新規性は、特許請求の範囲の記載及び図面と併せて以下の詳細な記載を読むことで明らかとなろう。 The objects, advantages and novelty of the present invention will become apparent upon reading the following detailed description in conjunction with the appended claims and drawings.
図１は、本発明に従って配置した被試験デバイスを含む信号分析試験システム１００の概略ブロック図である。具体的には、プローブ１１０は、デジタル・ストレージ・オシロスコープ（ＤＳＯ）２００のような信号分析装置で使用できるように接続され、被試験デバイス（ＤＵＴ）１２０からの被試験信号（ＳＵＴ:Signal under test）をこれに供給する。プローブ正規化フィクスチャ３００が、選択的にＤＵＴ１２０とプローブ１１０の間に配置される。
FIG. 1 is a schematic block diagram of a signal
本発明は、プローブ１１０とオプションでＤＳＯ入力チャンネルとを含めた信号パスを校正する動作を行い、これによって、システム中の伝送誤差を含むＤＵＴ（又は回路）の測定で生じる夫々における信号劣化の影響を取り去る（つまり、除去する:de-embed）ものである。この除去処理は、プローブ１１０及び他の要素の特性を２ポートＳパラメータ又はＴパラメータ表現で記述し、この表現を用いて、プローブ正規化フィクスチャ３００内のインピーダンス正規化パラメータや、ＤＳＯ２００内の取り込まれたサンプルのストリームを処理するのに使用されるフィルタ・パラメータを調整できる。
The present invention operates to calibrate the signal path including the
本発明は、Ｓパラメータ又はＴパラメータの２ポート行列を用いて、測定信号パスに関係する各要素をモデル化する。オプションとして、モデル化しない要素があっても良い。Ｔパラメータを用いると、システム・モデルの各要素の２ポート行列は、単純にそれらが信号パスで生じる順番でそれらを掛け算すれば計算できる。Ｔパラメータは、伝達パラメータであり、Ｓパラメータから求められる。様々な実施形態において、本発明は新しい方法と関連するプローブ正規化フィクスチャを提供し、このプローブ正規化フィクスチャによって被試験デバイス１２０の測定においてプロービングの影響を除去できる。
The present invention uses a two-port matrix of S or T parameters to model each element related to the measurement signal path. As an option, there may be elements that are not modeled. Using T-parameters, the two-port matrix of each element of the system model can be calculated simply by multiplying them in the order they occur in the signal path. The T parameter is a transmission parameter and is obtained from the S parameter. In various embodiments, the present invention provides a probe normalization fixture associated with the new method, which can eliminate the effects of probing in the measurement of the device under
正規化フィクスチャ３００やプローブ１１０のＴパラメータは、フィクスチャ３００自身、プローブ１１０又はＤＳＯ２００に記憶すれば良い。１つの実施形態としては、プローブ１１０のＴパラメータはプローブ１１０が記憶し、フィクスチャ３００のＴパラメータはフィクスチャ３００が記憶する。オプションとしてオシロスコープのチャンネルＴパラメータはＤＳＯ２００に記憶される。
The T parameters of the normalized
ＤＵＴ１２０から供給された信号は、校正処理の信号源として利用される。この校正モードでは、ＤＳＯ２００が、様々なインピーダンス負荷状態下にある被試験信号を測定のために取込む。１つの実施形態では、被試験信号の信号パスは、校正モード及び非校正モードの両方の動作時において、プローブ正規化フィクスチャ３００を通るパスである。この場合では、ボタンを１つ押すだけの自動校正処理が可能となる。手動による校正の実施形態では、校正モードの一部において、被試験信号がＤＵＴ１２０からプローブ１１０に直接供給され、校正モードの残りにおいて、プローブ正規化フィクスチャ３００を介して間接的に供給される。この実施形態では、非校正モード動作時には、プローブ正規化フィクスチャ３００を信号パスから外し、プローブ１１０をＤＵＴ１２０に直接接続しても良い。図１中、実線はプローブ正規化フィクスチャ３００を介した信号パスを示し、点線はＤＵＴ１２０とプローブ１１０を直接接続する信号パスを示す。図１に示したプローブのパスには、２つのプローブ・パスがあり、これは差動プローブなどの使用を想定したものであることに注意されたい。他の実施形態としては、シングル・エンド又は非差動プローブを用いたものがあり、この場合、第１パスを被試験信号が通過し、第２パスはコモン又はグランド点に接続される。
The signal supplied from the
大まかに言えば、上記校正処理によってＤＵＴ１２０からの被試験信号を用いてＤＵＴ１２０の特性を把握できるので、プローブ正規化フィクスチャ３００において選択的に切り替えて用いる等化フィルタのようなインピーダンス負荷を計算できる。等化フィルタは、以下で詳述するように、時間領域又は周波数領域のどちらでも実現できる。等化フィルタは、非校正モードでＤＵＴから取り込んだサンプルを処理するのに使用される。この処理では、信号劣化又はＤＵＴから供給される被試験信号に与えられた悪影響をシステム１００内で補正し、ＤＵＴを信号分析システム１００に装着した影響や信号分析システム１００の信号パス内の伝送誤差を効果的に除去する。もしＤＵＴ１２０と正規化試験フィクスチャ３００内の切替負荷の相対的な時定数が小さければ、被試験信号の群遅延は、被試験信号でＤＳＯ２００がトリガされた時に計算される等化フィルタの精度にわずかな影響しか与えない。他の場合では、好ましくは被試験信号から分離した同期式トリガ信号をＤＵＴ１２０からＤＳＯ２００の外部トリガ入力端子に供給する。同期式トリガ信号によって、ＤＳＯは、校正中、被試験信号の群遅延に影響されないトリガ信号を確実に受けることができる。同期式トリガ信号は、被試験信号と同期した外部トリガ信号源で生成するようにしても良い。
Roughly speaking, since the characteristics of the
プローブ・パス（この例では２つ）は、ＤＵＴ１２０に第１デバイス試験ポイントＤＴＰ１及び第２デバイス試験ポイントＤＴＰ２で接続される。オプションとして、ＤＵＴ１２０の内部に回路１２５がある。回路１２５には第１回路試験ポイントＣＴＰ１及び第２回路試験ポイントＣＴＰ２があり、ＣＴＰ１はＤＴＰ１に、ＣＴＰ２はＤＴＰ２に接続される。例えば、ＤＵＴ１２０は集積回路（ＩＣ）を含み、ＩＣは試験ポイントＤＴＰ１及びＤＴＰ２と関係するピンを含む多数のピンを有し、そのダイ（die）には回路試験ポイントＣＴＰ１及びＣＴＰ２がある。これら試験ポイントの違いと、試験ポイントに関連した動作パラメータの特性把握については、図５を参照して以下で詳述する。
The probe paths (two in this example) are connected to the
オプションとして、ユーザは、信号劣化又はオシロスコープ・プローブ・チップ及び被試験デバイスの測定ポイント間の特性を補正するようため、２ポートＳパラメータ又はＴパラメータ表現のような数学モデルを、信号測定パスに挿入しても良い。このようにして、集積回路（ＩＣ）は、複数の試験ポイントでプローブされ、試験ポイント（例えば、ＤＴＰ１、ＤＴＰ２）とダイのインターフェース（例えば、ＣＴＰ１、ＣＴＰ２）間の信号パスで数学的補正を行いながら、ダイ自身における信号を正確に表す分析用の電圧又は信号を供給する。大まかに言えば、本発明は、得られた伝達パラメータを利用するもので、例えば、ユーザは試験プローブ１１０とＤＵＴ１２０間の回路特性を等化フィルタなどの計算といったことで把握し、これをプローブ１１０とＤＵＴ１２０間の回路で生じるＤＵＴ１２０設置による影響の補正に適用する。また、追加の伝達パラメータを挿入してもよく、これは、ダイのレイアウト、パッケージ、ＤＵＴ出力回路などが異なるなど、異なる中間回路（つまり、ＤＵＴ又はＤＵＴの一部と試験プローブの間）の影響を決定するのに有効である。
Optionally, the user inserts a mathematical model such as a 2-port S-parameter or T-parameter representation into the signal measurement path to compensate for signal degradation or characteristics between the oscilloscope probe tip and the device under test measurement point You may do it. In this way, the integrated circuit (IC) is probed at multiple test points and performs mathematical corrections on the signal path between the test points (eg, DTP1, DTP2) and the die interface (eg, CTP1, CTP2). However, it provides an analytical voltage or signal that accurately represents the signal at the die itself. Roughly speaking, the present invention uses the obtained transfer parameter. For example, the user grasps the circuit characteristics between the
図２Ａは、後述する校正処理を実現する信号分析システム１００の一例を示す図である。具体的には、図２Ａは、本発明の実施形態を描いたもので、ＤＳＯ２００（オプションでＳパラメータやＴパラメータを記憶する）がプローブ１１０に接続されている。ＤＳＯ２００は、外部トリガ入力ジャックを介して被試験信号に同期したトリガ信号の供給を受けるようにしても良い。プローブ１１０は、オプションでＳパラメータやＴパラメータをプローブ・コネクタの筐体内の例えば不揮発性メモリに記憶するようにしても良い。プローブ正規化フィクスチャ３００は、後述のように複数の負荷やインピーダンス行列を保持し、プローブを装着するプローブ・チップ・フィクスチャ３４０として構成される。プローブ・チップ・フィクスチャ３４０は、また、ＤＳＯ２００からの通信リンクを受けられるようになっている。プローブ・チップ・フィクスチャ３４０は、オプションで自身のＳパラメータやＴパラメータを記憶する。プローブ・チップ・フィクスチャ３４０は、２つのプロービング・チップを有するのが好ましく、これらはＤＵＴ１２０をプローブし、差動信号をプロービングするか又は関係するグランドと共にシングル・エンド信号をプロービングするかのどちらかに適応する。なお、図２Ａでは、プローブ・チップ・フィクスチャ３４０とＤＳＯ２００間の通信リンク・ケーブルを独立したものとして描いているが、プローブ・ケーブルに一体に統合しても良いことに注意されたい。また、プローブ・チップ・フィクスチャ３４０の機能をプローブ１１０内に保持するようにしても良い。
FIG. 2A is a diagram illustrating an example of a
プローブ・チップ・フィクスチャ３４０は、単独のユニットとしても良いし、プローブ１１０内に内蔵するようにしても良い。大まかに言えば、プローブ・チップ・フィクスチャ３４０には、ＤＵＴ１２０と接続するための複数の入力プローブ・ピンの１セット（組）と、プローブ１１０と接続するための複数の出力プローブ・ピンの１セットとがある。プローブ・チップ・フィクスチャ３４０がプローブ１１０に内蔵されている場合では、ＤＵＴ１２０とプローブ１１０間の回路パスからプローブ・チップ・フィクスチャ機能の取捨を容易にするための電気的又は機械的な選択機構をプローブ１１０内に設けても良い。
The
自動校正の実施形態では、プローブ正規化フィクスチャ３００が試験プローブ１１０と被試験デバイス（ＤＵＴ）１２０の間に挿入されるプローブ・チップ・フィクスチャ３４０を有し、１ボタン・プレス（ボタン１つ押すだけの）校正処理の間に利用される。この校正処理は、外部の電圧源を利用せず、被試験デバイスが供給する被試験信号だけを利用する。プローブ・チップ・フィクスチャ３４０は、複数のインピーダンス負荷（抵抗性やリアクタンス性のインピーダンス）と、オプションでインピーダンス負荷のバイパス（迂回パス）とを有し、これらはプローブ１１０に基づき、また、被試験デバイス又は被試験デバイスで生成される信号に応じて選択される。複数のインピーダンス負荷は、抵抗性、容量性又は誘導性要素の直列、並列又は直列と並列の組み合わせから構成される。複数のインピーダンス負荷は、受動でも能動でも良く、リレーや固体スイッチング・デバイスなどの選択機構を用いて選択されるようにしても良い。後述する２ポート・ネットワーク・モデルでは、複数のインピーダンス負荷は、被試験デバイスからの差動の被試験信号に対して対称となっている。インピーダンス負荷の対称性は、差動信号のコモン・モードを抑制するために必要である。複数のインピーダンス負荷は、１つの負荷又はインピーダンス行列にアレンジできる。複数のインピーダンス負荷は、ＤＵＴ及びプローブ入力端子と並行な信号パスに挿入しても良いし、これらと直列な信号パスに挿入しても良い。インピーダンス負荷の複数のバイパスを用いると、被試験信号はプローブ入力端子に直接供給される。インピーダンス負荷のバイパスの１つは、ＤＵＴとプローブ入力端子に並列な信号パスにインピーダンス負荷が挿入されていない並列に開放の状態である。インピーダンス負荷のバイパスは、もう１つとしては、ＤＵＴとプローブ入力端子に直列な信号パスにインピーダンス負荷が挿入されず、直列に短絡した状態である。プローブ・チップ・フィクスチャ３４０は、プローブ１１０を受ける単独のユニットとしても良いし、プローブ自身に内蔵するようにしても良い。
In an auto-calibration embodiment, the
プローブ・チップ・フィクスチャ３４０は、手動校正の第１実施形態においても使用できる。この実施形態では、校正モードの一部で、被試験信号はＤＵＴ１２０とプローブ１１０を直接接続した信号パスに供給され、校正モードの残りで信号パスにプローブ・チップ・フィクスチャ３４０が挿入される。自動校正の実施形態のように、この校正処理でも外部電圧源を用いず、被試験デバイスから供給される被試験信号だけを使用する。複数のインピーダンス負荷から選択されたインピーダンス負荷は、校正中に信号パスに挿入される。この実施形態では、プローブ・チップ・フィクスチャ３４０は校正モードの後は取り除かれ、プローブ１１０が校正された試験ポイントに直接接続される。
The
図２Ｂは、手動校正の実施形態を描いたもので、プローブ正規化フィクスチャ３００はプローブ装着アダプタ３５０として具体化され、これは試験プローブ１１０と被試験デバイス（ＤＵＴ）１２０の間に挿入される。各プローブ装着アダプタ３５０は、１つのインピーダンス負荷と、ＤＵＴ１２０を電気的にプローブする好適には２つのプロービング・チップを有し、これらプロービング・チップは、差動信号のプロービング又は対応するグランドと共にシングル・エンド信号のプロービングに適している。プローブ装着アダプタ２５０は、更にアダプタ３５０のプローブ・チップを試験プローブ１１０のプローブ・チップに電気的に接続するための電気コンタクトを有している。上述したプローブ・チップ・フィクスチャ３４０の複数のインピーダンス負荷のように、各プローブ装着アダプタ３５０中のインピーダンス負荷は、対称で、直列、並列又は直列と並列の組み合わせによる抵抗性、容量性又は誘導性要素で構成される。インピーダンス負荷は、ＤＵＴとプローブ入力端子に並列な信号パスに挿入しても良いし、ＤＵＴとプローブ入力端子と直列な信号パスに挿入しても良い。この手動校正の実施形態では、試験プローブ１１０はＤＵＴの試験ポイントに直接接続され、被試験信号はＤＵＴ１２０とプローブ１１０間を直接接続した信号パスを通過し、この被試験信号から被試験信号の複数のサンプルが取り込まれる。プローブ装着アダプタ３５０は、選択したインピーダンス負荷を試験プローブ１１０に接続し、信号パスに挿入する。被試験信号の複数のサンプルは、信号パス中のインピーダンス負荷で取り込まれる。増設用のプローブ装着アダプタ３５０を試験プローブに接続し、被試験信号の追加サンプルの取込みのために信号パスに挿入するようにしても良い。自動の実施形態のように、この手動校正処理は、外部の電圧源を利用せず、被試験デバイスが供給する被試験信号だけを利用する。この実施形態では、プローブ装着アダプタ３５０は校正モードの後に信号パスから除去され、プローブ１１０は校正された試験ポイントに直接接続される。
FIG. 2B depicts an embodiment of manual calibration, where the
ここで、Ｓ及びＴパラメータの関係を簡単に説明する。本発明の説明に必要な範囲で、主にＴパラメータに関して説明するが、Ｔパラメータの代わりにＳパラメータを用いても良い。即ち、Ｔパラメータの記憶及び使用についての記述する部分はどれもＳパラメータで置き換えても良い。Ｔパラメータは、Ｓパラメータからアルゴリズムを処理することで計算できる。Ｔ及びＳパラメータの関係は、次の数１及び数２で与えられる。
Here, the relationship between the S and T parameters will be briefly described. The T parameter will be mainly described in the range necessary for the description of the present invention, but the S parameter may be used instead of the T parameter. That is, any part describing the storage and use of T parameters may be replaced with S parameters. The T parameter can be calculated by processing an algorithm from the S parameter. The relationship between T and S parameters is given by the following
図３は、信号分析システム１００と一緒での使用に適したデジタル・ストレージ・オシロスコープの機能ブロック図である。具体的には、ＤＳＯ２００は、アナログ・デジタル（Ａ／Ｄ）変換回路２１２、クロック信号源２３０、トリガ回路２３２、取込みメモリ２４０、コントローラ２５０、入力デバイス２６０、表示装置２７０及びインターフェース・デバイス２８０を有する。被試験信号（ＳＵＴ）は、Ａ／Ｄ変換回路２１２とトリガ回路２３２に供給される。トリガ回路２３２で、被試験信号と同期した外部トリガ信号を受けるようにしても良い。Ａ／Ｄ変換回路２１２は、被試験信号を受けて、クロック信号源２３０で生成されたクロック信号ＣＬＫに応じて被試験信号をデジタル化する。クロック信号ＣＬＫは、Ａ／Ｄ変換回路２１２が最高サンプリング・レートで動作するように調整されたクロック信号が好ましいが、他のサンプリング・レートを選択しても良い。クロック信号源２３０は、オプションで、コントローラ２５０で生成されるクロック制御信号ＣＣ（図示せず）に応じて、クロック信号ＣＬＫに関する周波数やパルス幅のパラメータを変更するようにしても良い。なお、Ａ／Ｄ変換回路２１２は、プローブ（図示せず）を介して被試験信号を受けるが、このプローブは差動プローブ又はシングル・エンド（つまり、非差動）プローブで良い。
FIG. 3 is a functional block diagram of a digital storage oscilloscope suitable for use with the
Ａ／Ｄ変換回路２１２で生成されたデジタル化された出力信号ＳＵＴ’は、取込みメモリ２４０に記憶される。取込みメモリ２４０は、コントローラ２５０と共に動作して、Ａ／Ｄ変換回路２１２が供給するサンプルを記憶し、Ａ／Ｄ変換回路２１２からのサンプルが更なる処理又は分析のためにコントローラ２５０へ供給されるように制御される。
The digitized output signal SUT ′ generated by the A /
コントローラ２５０は、ＤＳＯ２００の様々な動作を制御するために使用される。コントローラ２５０は、取込みメモリ２４０内に記憶されたデータ・サンプルについて多様な処理及び分析動作を行う。コントローラ２５０は、具体的には種々のキーやポインディングデバイスなどの入力デバイス２６０を介してユーザの命令を受ける。コントローラ２５０は、具体的には陰極線管（ＣＲＴ）、液晶表示装置（ＬＣＤ）などの表示装置２７０に画像関連のデータを供給する。コントローラ２５０は、オプションで汎用インターフェースバス（ＧＰＩＢ）、インターネット・プロトコル（ＩＰ）、イーサネット（登録商標）などの通信リンクＣＯＭＭと、インターフェース・デバイス２８０を介して通信するようにしても良い。なお、インターフェース・デバイス２８０は、使用される特定の通信ネットワークに応じて選択される。コントローラ２５０の実施形態は、以下で更に詳しく説明する。
信号分析装置２００は、入力デバイス２６０からのユーザの命令によって、トリガ閾値及びＡ／Ｄ変換回路２１２からのデジタル・サンプルを記憶するためのプリ及びポスト・トリガ時間が設定される。デジタル・サンプルは、最初は取込みメモリ中の循環型バッファに記憶される。循環型バッファは、連続的にＡ／Ｄ変換回路２１２からのデジタル・サンプルを記憶し、一旦、循環型バッファが満杯になると、デジタル・サンプルのより古いものから順番に新しいデジタル・サンプルで上書きしていく。トリガ回路２３２は、被試験信号がトリガ閾値と交差してからポスト・トリガ時間の後、循環型バッファにデジタル・サンプルを記憶するのを止めるために、取込みメモリに出力するトリガ信号を生成する。もしＤＳＯが同期式トリガ信号でトリガされる場合では、トリガ回路２３２は、同期式トリガ信号がトリガ閾値と交差してからポスト・トリガ時間の後、循環型バッファにデジタル・サンプルを記憶するのを止めるために、取込みメモリに出力するトリガ信号を生成する。循環型バッファの内容は、取込みメモリ２４０内に波形記録として蓄積される。
In the
図３のＤＳＯ２００は、１つの被試験信号のみを受けるように描かれている。しかし、当業者であれば、ＤＳＯ２００が多数の被試験信号を受けて処理できることが理解できよう。各被試験信号は、対応するＡ／Ｄ変換回路２１２で処理されるのが好ましく、Ａ／Ｄ変換回路の夫々は、共通又は夫々用のクロック信号源２３０等のクロック信号源から供給されるクロック信号ＣＬＫを用いてクロックされる。追加されるデジタル化された被試験信号は、夫々取込みメモリ２４０又は追加の取込みメモリ（図示せず）に供給される。追加の取込みメモリは、どれも直接又は追加の処理要素を介して間接的にコントローラ２５０と通信する。
The
コントローラ２５０は、プロセッサ２５４と、種々のプログラム２５９Ｐ（例えば、構成ルーチン）及びデータ２５９Ｄ（例えば、試験システム内の１つ以上の構成要素に関するＴ又はＳパラメータ）を記憶するメモリ２５８を有している。プロセッサ２５４は、メモリ２５８に記憶されたソフトウェア・ルーチンの実行を助ける回路はもちろんのこと、電源、クロック回路、キャッシュ・メモリなどの周知の支援回路２５６と協力しながら動作する。ここでソフトウェアで処理するとして説明する処理ステップのなかには、例えば、プロセッサ２５４と共同して種々のステップを行う回路などのハードウェア内で実現しても良いものがある。コントローラ２５０は、入出力（Ｉ／Ｏ）回路２５２を有し、これはコントローラ２５０と通信する多様な機能要素との間のインターフェースを構成する。例えば、コントローラ２５０は、信号パスＩＮを介して入力デバイス２６０と通信し、信号パスＯＵＴを介して表示デバイス２７０と通信し、信号パスＩＮＴを介してインターフェース・デバイス２８０と通信し、信号パスＭＢを介して取込みメモリ２４０と通信する。コントローラ２５０は、更に、ここで触れた追加のチャンネル、被試験信号処理回路、スイッチ、間引き回路などの追加の機能要素（図示せず）と通信するしても良い。なお、コントローラ２５０のメモリ２５８は取込みメモリ２４０内に含む形としても良く、逆にこの取込みメモリ２４０がコントローラ２５０のメモリ２５８内に含む形でも良く、更には、メモリを共有として適宜分配して使用しても良い。
The
コントローラ２５０は、本発明に従って種々の制御機能を実行するようプログラムされた汎用コンピュータとして記述してきたが、本発明は、例えば、特定用途向け集積回路（ＡＳＩＣ）といったハードウェアでも実現できる。このように、ここで説明した処理ステップは、ソフトウェア、ハードウェア又はこれらの組み合わせで等価的に実行できるものと広く考えることができる。
Although
図４は、信号分析システム１００での使用に適したプローブ・チップ・フィクスチャ３４０の機能ブロック図である。具体的には、図４のプローブ・チップ・フィクスチャ３４０は、通信リンク／コントローラ３１０、Ｓ又はＴパラメータ・メモリ３２０、セレクタブル・インピーダンス行列３３０を有している。Ｓ／Ｔパラメータ・メモリ３２０は、プローブ１１０と、オプションでＤＵＴ１２０、回路１２５、ＤＳＯ２００又はユーザが用意するパラメータのいずれかに関するＳ又はＴパラメータを記憶するのに使用される。メモリ３２０に記憶されるパラメータは、具体的には、通信リンク／制御回路３１０を介して供給される。通信リンク／制御回路３１０は、使用にあたって、具体的にはイーサネット（登録商標）、ユニバーサル・シリアル・バス（ＵＳＢ）などの通信リンクＣＯＭＭを介して、信号分析装置（例えば、ＤＳＯ２００）、コンピュータ（図示せず）などの信号分析システムコントローラに接続される。通信リンク／制御回路３１０は、また、制御信号ＣＺを用いてセレクタブル・インピーダンス行列を制御する。
FIG. 4 is a functional block diagram of a
セレクタブル・インピーダンス行列３３０は、複数の行列形態に配置されたインピーダンス要素Ｚを有している。具体的には、第１行中の第１インピーダンス要素はＺ11として示され、一方、第１行中の最後のインピーダンス要素はＺ1nとして示される。同様に、第１列中の最後のインピーダンス要素はＺm1と示され、一方、ｎ番目列の最後のインピーダンス要素はＺmnと示される。なお、ここではセレクタブル・インピーダンス要素をｍ×ｎの格子又は行列として記述したが、もっと単純なインピーダンス要素の配列としても良い。また、インピーダンス要素の夫々は、抵抗性要素、容量性要素、誘導性要素及び能動又は受動インピーダンス要素の組み合わせとしても良い。インピーダンス行列３３０は、能動又は受動インピーダンスの直列、並列、直列及び並列の組み合わせによって、被試験デバイス（又は回路）及びプローブ１１０間のインピーダンスを正規化する目的を達成する。
The
大まかに言えば、インピーダンス要素行列３３０の目的は、プローブ１１０の入力インピーダンスを被試験デバイス１２０（又は回路１２５）の出力インピーダンスに適合させ、充分な信号をプローブに通しつつ、必要以上に被測定信号のパラメータが負荷されるのを防止するか、又は少なくとも低減することである。同時に、適切なＤＵＴ１２０の装着したときに、校正処理中に良い信号対ノイズ比を示すよう種々の負荷レンジを提供しなければならない。インピーダンス行列３３０は、付加的な正規化が行えるよう変形しても良い。つまり、プローブ１１０だけを正規化するのでなく、プローブ１１０を用いるＤＳＯ２００の入力チャンネルと組み合わせたプローブ１１０を正規化するのにプローブ・チップフィクスチャ３４０も利用しても良い。他の種々の置き換えについては、当業者であれば理解し、本発明の以下において示すところでもある。
Broadly speaking, the purpose of the
Ｓ／Ｔパラメータ・メモリ３２０は、不揮発性メモリを有しても良く、ここにプローブ・チップ・フィクスチャ３４０の負荷に関するＳ又はＴパラメータが記憶される。Ｓ又はＴパラメータは、プローブ・チップ・フィクスチャ３４０の複数のインピーダンス負荷及びインピーダンス負荷のバイパスの夫々について定められる。インピーダンス負荷のバイパスは、正規化フィクスチャ中の複数のインピーダンス負荷を迂回（バイパス）してＤＵＴをプローブ入力端子に接続する。しかし、これらの接続には、夫々固有のインピーダンス特性があり、また正規化フィクスチャのインピーダンス特性にも影響される。そのため、インピーダンス負荷のバイパスのためのＳ又はＴパラメータが決定され、Ｓ／Ｔパラメータメモリ３２０に記憶される。これらＳ又はＴパラメータは、通信リンクＣＯＭＭを介してＤＳＯ２００又はコンピュータに供給しても良く、これによってＤＳＯ２００又はコンピュータ内で付加的な処理を実行しても良い。
The S /
１つの実施形態では、プローブ又はプローブ正規化フィクスチャ３００は、例えば、異なる被試験デバイス、異なる試験プログラムなど（例えば、電流プローブ、電圧プローブ、高電力プローブなど）による使用に適した複数のプローブ・チップとともに使用される。これらプローブ・チップの夫々は、Ｔパラメータ又はＳパラメータで特性が表現され、これらＴパラメータ又はＳパラメータは、プローブ正規化フィクスチャ３００のメモリ３２０内に記憶できる。１つの実施形態では、通信リンク／コントローラ３１０が取り付けられたプローブ・チップのタイプを検出し、メモリ３２０内のＴ又はＳパラメータを適合するものに変更する。このように、正規化フィクスチャ３００の特定のプローブ・チップと関係するＴパラメータ又はＳパラメータが、試験する回路を記述する複数の式のセットに含まれるようにすると良い。また、１つ以上のプローブ・チップと関係するＴパラメータ又はＳパラメータを、プローブ、プローブ・チップ、オシロスコープ又はフィクスチャ内のメモリに記憶するようにしても良い。
In one embodiment, the probe or probe
図５は、２ポート・モデルの例と、対応する信号パスの式を示したもので、これは信号分析システム１００内の複数の要素を、２ポート・ネットワークのＴパラメータの直列接続としてモデル化している。大まかだが、差動システム用のＳ又はＴパラメータは、４ポート・ネットワーク・モデルとして以下の式に示されるようにモデル化される。
FIG. 5 shows an example of a two-port model and the corresponding signal path equation, which models multiple elements in the
ここでＴddは差動Ｔパラメータ、Ｔｃｃはコモン・モードのＴパラメータ、Ｔdcはある要素がコモン・モード信号で刺激されて差動信号が測定されるときに生じるモード変換、Ｔcdはある要素が差動モード信号で刺激されてコモン・モード応答が測定されるときに生じるモード変換である。以下の２ポート・ネットワーク・モデルでは、信号分析システム１００がコモン・モード成分を無視できるような高い同相除去比を持つものと仮定する。図５のモデル４００（及び対応する等式４００）は、被試験デバイスの２ポート・ネットワーク４１０（Ｔｄで示す）、フィクスチャの２ポート・ネットワーク４２０（Ｔｆで示す）、プローブの２ポート・ネットワーク４３０（Ｔｐで示す）及びオシロスコープの２ポート・ネットワーク４４０（Ｔｓで示す）から構成される。ＤＵＴ２ポート・ネットワーク４１０は、ＤＵＴネットワーク４１２（Ｔｄ）とユーザ・モデル４１４（Ｔｕで示す）を含むとして表現される。
Where T dd is a differential T parameter, Tcc is a common mode T parameter, T dc is a mode conversion that occurs when a certain element is stimulated with a common mode signal and the differential signal is measured, and T cd is The mode conversion that occurs when an element is stimulated with a differential mode signal and the common mode response is measured. In the following two-port network model, it is assumed that the
ユーザ・モデル２ポート・ネットワーク４１４（Ｔｕ）は、オプションで設けられ、被試験デバイスのハードウェア部分のＴパラメータ・モデルを与える。例えば、ユーザ・モデル４１４は、アクセス可能な部分（つまり、ここにプローブは動作可能に接続される）と、通常ＤＵＴ内でアクセスできない所望の試験部分（つまり、ダイの端や内部の部分）との間のＤＵＴ部分の動作特性を表現するのに使用できる。ユーザ・モデルは、ユーザがＳパラメータ・モデル（又はＴパラメータ・モデル）を例えばＤＳＯにロードすることで、こうしたことを取り入れる。これは校正処理の一部となる。例えば、もしユーザがＩＣピンからダイ・チップへのボンド・ワイヤの接続部分に関するＳパラメータを知っていれば、この接続部分のＴパラメータ・モデルが計算の中でＴｕ行列として含まれる。システム校正の後、ＩＣピンのプローブには、ダイ・チップ信号レベルを表す波形が得られる。
A user model two-port network 414 (Tu) is optionally provided and provides a T-parameter model of the hardware portion of the device under test. For example, the
大まかに言って、本発明は、信号パスに挿入された選択された校正インピーダンス負荷夫々について、測定された入射信号ｂsのＦＦＴ変換を用いて得られる周波数領域の結果を得るために動作する。最終のｖopenを計算した後、周波数領域の等化フィルタがｖopen応答及び選択された校正インピーダンス負荷の変換後の測定された入射信号ｂsの１つを用いて計算される。得られた等化フィルタは、ＩＦＦＴを用いて時間領域に変換しても良い。また、ｖopen応答はＩＦＦＴを用いて時間領域に変換しても良く、時間領域の等化フィルタを時間領域ｖopen応答と選択された校正インピーダンス負荷の時間領域の測定された入射信号の１つを用いて計算しても良い。 Broadly speaking, the present invention operates to obtain a frequency domain result obtained using an FFT transform of the measured incident signal b s for each selected calibration impedance load inserted into the signal path. After calculating the final v open , a frequency domain equalization filter is calculated using one of the measured open signal b s after conversion of the v open response and the selected calibration impedance load. The resulting equalization filter may be converted to the time domain using IFFT. Also, the v open response may be converted to the time domain using IFFT, and the time domain equalization filter can be used as one of the time domain v open response and one of the measured incident signals in the time domain of the selected calibration impedance load. You may calculate using.
説明の都合上、いくつかの仮定を導入する。最初に導入するのは、ＤＵＴ２ポート・モデルは、入射信号ａと反射信号ｂの入力があるとの仮定で、ここでａとｂはａ＋ｂ＝１のように正規化される。Ｔｄ（ユーザＤＵＴ）は、内部信号と持つとし、これは正規化Ｔｄパラメータと呼ばれる。また、信号分析システムは連続するＳパラメータ２ポート・ネットワークとしてモデル化されると仮定され、これは行列を容易に解くため、Ｔ伝達パラメータに変換される。これら２ポート・ネットワークは、ユーザの被試験回路を表し、左から右へＤＵＴ、ユーザＤＵＴモデル、フィクスチャ、プローブ及びオシロスコープの順番で並べられる。 For the sake of explanation, some assumptions are introduced. First, the DUT 2-port model assumes that there is an input of incident signal a and reflected signal b, where a and b are normalized such that a + b = 1. Let Td (user DUT) have an internal signal, which is called the normalized Td parameter. It is also assumed that the signal analysis system is modeled as a continuous S-parameter two-port network, which is converted to T-transfer parameters to easily solve the matrix. These two-port networks represent the user's circuit under test and are arranged from left to right in the following order: DUT, user DUT model, fixture, probe, and oscilloscope.
測定の式を簡単にするため、オシロスコープ及びその入力コネクタは名目上フラットな周波数応答を有すると仮定する。ポート・モデルＴｄへの入力電圧をａ＋ｂとし、ａ＋ｂはＴｄ回路の内部にあってその入力ポートにおいて定電圧源である。オシロスコープの入力チャンネル及びコネクタは、関係する帯域幅に渡って比較的フラットな５０オームのインピーダンス・マッチを提供するものと仮定する。しかし、測定の他のバージョンでは、オシロスコープ応答のパラメータを考慮しても良い。これは、オシロスコープＴパラメータが正規化に含まれることを排除するものではない。オシロスコープを構成できるＳパラメータ・モデルの２ポート出力端子においてａsがゼロに等しいという仮定も可能である。 To simplify the measurement equation, assume that the oscilloscope and its input connector have a nominally flat frequency response. The input voltage to the port model Td is a + b, and a + b is inside the Td circuit and is a constant voltage source at the input port. Assume that the oscilloscope input channels and connectors provide a relatively flat 50 ohm impedance match over the bandwidth involved. However, other versions of the measurement may take into account oscilloscope response parameters. This does not exclude that the oscilloscope T parameter is included in the normalization. Assumption that a s is equal to zero in the two-port output terminal of the S-parameter model can be configured oscilloscope are possible.
ここで：
ＴｄはＤＵＴの伝達パラメータ
Ｔｕは被試験回路の一部分のユーザ・モデル
Ｔｆはプローブ試験フィクスチャの伝達パラメータ
Ｔｓオシロスコープの伝達パラメータ
Ｔｐはプローブの伝達パラメータ
ｂsはＤＳＯの出力端子で測定された電圧
ａsはＤＳＯの出力端子で反射された電圧（この展開ではゼロと仮定する。ただし、他の展開及び実施では含めても良い）
ａ＋ｂ＝１とａs＝０の仮定を考慮すれば、式３は以下のように書き換えることができる。
here:
Td is the transfer parameter of the DUT Tu is the user model of a part of the circuit under test Tf is the transfer parameter of the probe test fixture Ts is the transfer parameter of the oscilloscope Tp is the transfer parameter of the probe b s is the voltage measured at the output terminal of the DSO a s is the voltage reflected at the output terminal of the DSO (assumed to be zero in this development, but may be included in other developments and implementations)
Considering the assumptions of a + b = 1 and a s = 0,
ここで
here
ＤＵＴ１２０にスイッチされた選択されたインピーダンス負荷とインピーダンス負荷のバイパスの夫々は、Ｔｆの異なるセットを有することに注意されたい。Ｔｆ及びＴｐの値は、製造時に測定され、プローブ及びプローブ・チップ・フィクスチャ３４０の夫々に記憶される。自動校正モードでは、Ｔｆの選択されたインピーダンス負荷の夫々でｂsを測定し、適当な式の組を解くことでＴｄの値が計算される。自動校正モードについての試験設定によって、プローブ・チップ・フィクスチャ３４０をＤＵＴ１２０に接続し、プローブ１１０を試験フィクスチャに接続する。手動校正モードでは、Ｔｄの値はプローブ負荷Ｔｐと選択されたインピーダンス負荷Ｔｆでｂsを測定し、適当な式の組を解くことによって計算される。手動校正モードについての試験設定によって、好ましくはプローブ１１０をＤＵＴ１２０に接続することで、最初の被試験信号サンプルを取り込み、そしてプローブ・チップ・フィクスチャ３４０又はプローブ装着アダプタ３５０から選択されたインピーダンス負荷を接続し、選択された各インピーダンス負荷について追加の被試験信号のサンプルを取込む。ｂsは、
サンプル取込みの夫々について測定され、Ｔｄの値は適当な等式の組を解くことで計算される。
Note that each selected impedance load and impedance load bypass switched to
Measured for each of the sample acquisitions, the value of Td is calculated by solving the appropriate set of equations.
図６は、本発明の実施形態に従ったフローチャートである。図６の方法５００は、例えば、図１のシステム１００で使用するのに適している。この方法は、上述の２ポート・モデルを利用し、ＤＵＴ１２０が供給する試験信号は比較的定常状態の信号（つまり、比較的安定又は繰り返しのスペクトラム又は時間領域エネルギー分布）であると仮定する。図６（及び他図）に関してここで述べる等式は、被試験デバイス、ユーザ、正規化フィクスチャ、プローブ及び／又はオシロスコープＴパラメータを含む複数の２ポートを表現する。この発明は、デバイス・パラメータＴｄ、フィクスチャ・パラメータＴｆ及びプローブ・パラメータＴｐのみを用いて実行できる。ここで、本発明による方法及び装置は、プローブ１１０が被試験デバイスに与えた負荷を補償するに適している。種々の実施形態としては、スコープＴパラメータＴｓ及び／又はユーザ・パラメータＴｕを追加しても良い。次のここで示す等式では、ユーザ・パラメータＴｕ及び／又はスコープＴパラメータＴｓは用いなくても良い。
FIG. 6 is a flowchart according to an embodiment of the present invention. The
方法５００は、ステップ５０５から始めることができる。ここで被試験信号と同期したトリガ信号は、ＤＳＯ２００の外部トリガ入力端子に供給される。もし正規化試験フィクスチャ３００におけるＤＵＴ１２０とインピーダンス負荷間の相対的な時定数が小さければ、トリガ信号を信号分析システム１００に加える必要はなく、方法５００はステップ５１０に進む。このとき、被試験信号の時間領域サンプルは、信号パスの種々のインピーダンス負荷状態下のＤＵＴ１２０から取り込まれる。これらインピーダンス負荷状態には、プローブ・インピーダンス、プローブ・チップ・フィクスチャ３４０の選択されたインピーダンス負荷及びプローブ・アダプタ・フィクスチャのインピーダンス負荷が含まれる。ステップ５２０では、選択されたインピーダンス負荷と用いて取り込んだサンプル夫々についてｂsを得るために、高速フーリエ変換（ＦＦＴ）が計算される。ボックス５２５を参照すると、この計算は、平均データ又は平均しないデータを用いて実行される。
ステップ５３０では、ｂsが測定され、Ｔｄが選択されたインピーダンス負荷（プローブ・チップのインピーダンス負荷、プローブ・アダプタのインピーダンス負荷、プローブのインピーダンス負荷）で取り込んだサンプルの夫々について計算される。実施形態の例としては、Ｔｄは、以下の等式を用いて計算される。
In
変数Ｔｄ１及びＴｄ２を解くためには、２つの異なるインピーダンス負荷での測定による取込みから２つの等式を得れば充分である。しかし、異なるインピーダンス負荷を用いた多数の測定による取込みからから多数の等式を得れば、例えば単純な平均化や最小誤差二乗法などにより、Ｔｄ１及びＴｄ２の値の精度を改善できることに注意されたい。 In order to solve the variables Td1 and Td2, it is sufficient to obtain two equations from acquisitions from measurements at two different impedance loads. However, it is noted that the accuracy of the values of Td1 and Td2 can be improved, for example, by simple averaging or least error squares, if multiple equations are obtained from multiple measurements taken with different impedance loads. I want.
ステップ５４０では、ＤＵＴのプローブ・ポイントでの開放電圧が、次の数１１に示すように、開放回路の２ポート表現で２ポート・ネットワークを置き換えることで計算される。
In
開放回路電圧ｖopenは、開放回路の場合、ａ0＝ｂ0でｖopen＝ａ0＋ｂ0なので、実際にはａ0の２倍である。そこで以下の数１２のようになる。
In the case of an open circuit, the open circuit voltage v open is actually twice as large as a 0 because a 0 = b 0 and v open = a 0 + b 0 . So as follows number 12.
本発明の１つの実施形態では、ステップ５４０において、周波数領域フィルタ応答Ｈ（ｆ）を実現するため、上述の測定取込みから等式を導く。等化フィルタの周波数領域応答は、その伝達関数から導くことができる。等化フィルタの伝達関数は、以下の通りである。
In one embodiment of the present invention, in
そこで
Therefore
ここで、ｂisは校正処理中におけるオシロスコープによるＩ番目の負荷での測定、＾ｂsは試験処理中のオシロスコープによる同じＩ番目の負荷での測定である。 Here, b is a measurement at the I-th load by the oscilloscope during the calibration process, and b s is a measurement at the same I-th load by the oscilloscope during the test process.
等化フィルタ用の伝達関数は、選択されたインピーダンス負荷について測定されたｂsの１つの関数であることに注意されたい。例えば、自動校正モードでは、ｂsは、信号パスに挿入された選択されたインピーダンス負荷（つまり、ｂs、ｂ２s、ｂ３s）で被試験信号を取込む毎に測定される。測定された複数のｂsの内の１つが、等化フィルタＨ（ｆ）の計算に使用される。等化フィルタＨ（ｆ）を用いた被試験信号の連続する取込みでは、システム中の伝送誤差を含むＤＵＴ（又は回路）の測定において、信号劣化の影響を正確に除去するため、等化フィルタＨ（ｆ）の計算に使用された測定されたｂsのインピーダンス負荷が信号パスに挿入される。手動校正モードでは、被試験信号の取込み夫々でのｂsの測定には、プローブ・チップ・フィクスチャ３４０又はプローブ装着アダプタ３５０から選択された複数のインピーダンス負荷の１つとプローブがある状態での少なくとも第２の被試験信号の取込みとが含まれる。自動校正モードのように、測定された複数のｂsの内の１つが等化フィルタＨ（ｆ）の計算に使用される。もしプローブ１１０だけを用いた被試験信号の取込みにおいて測定されたｂsが等化フィルタＨ（ｆ）の計算に使用されたら、等化フィルタＨ（ｆ）を用いた被試験信号の連続する取込みでは、プローブ１１０はＤＵＴの試験ポイントに直接接続できる。もし選択された複数のインピーダンス負荷の１つについて測定されたｂsが等化フィルタＨ（ｆ）の計算に使用されるなら、等化フィルタＨ（ｆ）を用いた被試験信号の連続する取込みのため、その選択されたインピーダンス負荷を被試験信号の信号パスに挿入する必要がある。
Note that the transfer function for the equalization filter is one function of b s measured for the selected impedance load. For example, in the automatic calibration mode, b s is measured every time a signal under test is acquired with a selected impedance load (ie, b s , b2 s , b3 s ) inserted in the signal path. One of the measured b s is used to calculate the equalization filter H (f). In the continuous acquisition of the signal under test using the equalization filter H (f), the equalization filter H is used to accurately remove the influence of signal degradation in the measurement of the DUT (or circuit) including a transmission error in the system. The measured b s impedance load used in the calculation of (f) is inserted into the signal path. In manual calibration mode, the measurement of b s at each acquisition of the signal under test is performed at least in the presence of one of a plurality of impedance loads selected from the
他の実施形態では、算出された周波数領域ｖopen電圧を、逆ＤＦＴなどのような周知の変換技術を使って、ｖopen電圧の時間領域表現に変換しても良い。選択された複数のインピーダンス負荷の内の１つを用いて被試験信号を時間領域で取り込むと、時間領域等化フィルタｈ（ｔ）の計算に使用される。 In other embodiments, the calculated frequency domain v open voltage may be converted to a time domain representation of the v open voltage using well known conversion techniques such as inverse DFT. When the signal under test is captured in the time domain using one of the selected plurality of impedance loads, it is used to calculate the time domain equalization filter h (t).
ステップ５５０では、校正データと、オプションでフィルタ・データが、例えば、メモリ２５８のデータ部分２５９Ｄに記憶される。なお、上記数１２の解では、項２ａ 0 はプロービング及び信号パス伝送誤差の全ての影響がほぼ除去されたＤＵＴプローブ・ポイントにおける電圧を表すことに注意されたい。これは、望ましい校正処理の結果である。
In
ステップ５６０では、この方法によって、校正データ（つまり、等化フィルタ）を用いて取込んだデータを繰り返し処理し、波形生成や試験データを遠隔のデバイス等に供給するため、除去処理されたデータが得られるよう動作する。１つの実施形態では、周波数領域等化フィルタＨ（ｆ）が、ＤＵＴプローブ・ポイントでのプローブを用いた時間領域取込みデータ夫々のＦＦＴ演算結果と乗算され、ＤＵＴ試験ポイントにおける被試験信号の除去処理された周波数応答が得られる。ＤＵＴ試験ポイントにおける被試験信号の除去処理された周波数応答は、逆ＦＦＴ、逆ＤＦＴなどのような周知の変換技術を用いて変換することもでき、これによってＤＵＴ試験ポイントでの被試験信号の除去処理された時間領域応答を生成できる。
In
更に別の実施形態では、周波数領域等化フィルタＨ（ｆ）が、逆ＦＦＴ、逆ＤＦＴなどのような周知の変換技術を用いて、時間領域等化フィルタｈ（ｔ）に変換される。時間領域等化フィルタｈ（ｔ）は、ＤＵＴ試験ポイントでのプローブによる新しい時間領域取込みデータの夫々と畳み込み積分され、これによってＤＵＴ試験ポイントでの被試験信号の除去処理された応答を得る。このように、ＤＵＴ用のＴパラメータ（そして、オプションで、正規化フィクスチャ３００、プローブ１１０及び／又はＤＳＯ２００用の対応するパラメータ）が、種々のパラメータに基づく等化フィルタＨ（ｆ）又はｈ（ｔ）を決定することによって決定される。この等化フィルタＨ（ｆ）又はｈ（ｔ）は、被試験信号に適用され、被試験デバイスにシステムを装着（Loading）する影響及び信号分析システム１００中の伝送誤差を補償する。
In yet another embodiment, the frequency domain equalization filter H (f) is converted to a time domain equalization filter h (t) using well known conversion techniques such as inverse FFT, inverse DFT, and the like. The time domain equalization filter h (t) is convolved with each of the new time domain acquisition data by the probe at the DUT test point, thereby obtaining a processed response of the signal under test at the DUT test point. Thus, the T parameters for DUT (and optionally the corresponding parameters for normalized
ステップ５７０において、試験信号中に比較的大きな変化を検出すると、方法はステップ５１０に進む。例えば、本発明の１つの実施形態では、校正中、接続された種々のインピーダンス負荷について周波数に応じた測定電圧の変化は、制御装置（例えば、ＤＳＯ）によって観測される。そこで制御装置は、除去処理演算において適切な信号対ノイズ比を得るために十分な変化を維持しつつも、ＤＵＴの電圧変化を最小にするインピーダンス負荷だけを選択する。 If at step 570 a relatively large change is detected in the test signal, the method proceeds to step 510. For example, in one embodiment of the invention, during calibration, changes in measured voltage as a function of frequency for various connected impedance loads are observed by a controller (eg, DSO). Therefore, the control device selects only the impedance load that minimizes the voltage change of the DUT while maintaining a sufficient change to obtain an appropriate signal-to-noise ratio in the removal processing operation.
本発明の１つの実施形態では、一度校正が行われ、ＤＵＴの信号が除去処理されて観測されると、ユーザは、信号レベル又は波形の観点から信号に大きな差が生じるか否かが警告される。別の実施形態では、信号レベルに基づいて回路の線形性をユーザが測定できるような校正が行われる。例えば、もしＤＵＴの信号が１つのレベルに関して校正されると、別の振幅レベルに変更され、ユーザは現在の校正でその新しいレベルを測定する。続いて、ユーザは、オプションとして、この信号について、新しい校正を行い、再度測定をしてもよい。もし測定結果が２つの校正間で異なっていたら、異なる信号レベルでＤＵＴの振る舞いが線形でないことが示される。 In one embodiment of the invention, once calibration has been performed and the DUT signal has been removed and observed, the user is warned whether the signal will have a large difference in terms of signal level or waveform. The In another embodiment, calibration is performed so that the user can measure the linearity of the circuit based on the signal level. For example, if the DUT signal is calibrated with respect to one level, it is changed to another amplitude level and the user measures the new level with the current calibration. Subsequently, the user may optionally perform a new calibration on this signal and measure again. If the measurement results are different between the two calibrations, it indicates that the DUT behavior is not linear at different signal levels.
更に別の実施形態では、ユーザが特定のＤＵＴ試験ポイントのＳ又はＴパラメータを知っているとし、これら試験パラメータを、例えば、上述のメニュー構造を介して試験又は制御デバイスにこれらパラメータがロードされる。これらＳ又はＴパラメータは、ＤＵＴのＳ又はＴパラメータを含み、更には、ＤＵＴと試験ポイント間に配置される回路に関するＳ又はＴパラメータを含んでも良い。この実施形態では、除去処理されたフィクスチャを接続する必要はなく、プローブを直接試験ポイントに接続する。 In yet another embodiment, if the user knows the S or T parameters of a particular DUT test point, these test parameters are loaded into the test or control device, for example via the menu structure described above. . These S or T parameters include the S or T parameter of the DUT, and may further include the S or T parameter related to the circuit disposed between the DUT and the test point. In this embodiment, it is not necessary to connect the removed fixture and connect the probe directly to the test point.
ＤＵＴ試験ポイントの被試験信号の取込みが行われると、ｂsがＦＦＴ変換を用いて得られる。ａin及びｂinの値は、以下の式で示されるように計算される。 When the signal under test at the DUT test point is captured, b s is obtained using the FFT transform. The values of a in and b in are calculated as shown in the following equations.
２ポート・ネットワーク・モデルは、ＤＵＴ（Ｔｄ）及びプローブ（Ｔｐ）に関するＳ又はＴパラメータにより実現され、更にオプションで回路（Ｔｕ）に関するＳ又はＴパラメータ及び／又はオシロスコープ（Ｔｓ）に関するＳ又はＴパラメータも加えて実現される。 The two-port network model is implemented with S or T parameters for DUT (Td) and probe (Tp), and optionally S or T parameters for circuit (Tu) and / or S or T parameters for oscilloscope (Ts) In addition, it is realized.
一度、ａin及びｂinがわかれば、プローブの２ポート行列は開放回路の２ポート表現で置き換えでき、ＤＵＴ試験ポイント電圧は以下のように２ａopenとして計算できる。 Once a in and b in are known, the probe's 2-port matrix can be replaced with an open-circuit 2-port representation and the DUT test point voltage can be calculated as 2a open as follows:
上述の実施形態のように、等式は上述の測定から導かれ、周波数領域フィルタ応答が実現される。フィルタの周波数領域応答は、その伝達関数から導かれる。フィルタの伝達関数は、次の通りである。
As in the above embodiment, the equations are derived from the above measurements to achieve a frequency domain filter response. The frequency domain response of the filter is derived from its transfer function. The transfer function of the filter is as follows.
ここでｂisは、校正処理中のＩ番目のプローブ負荷によるスコープ測定、ｂsは試験処理中のＩ番目のプローブ負荷によるスコープ測定である。 Here, b is a scope measurement by the I-th probe load during the calibration process, and b s is a scope measurement by the I-th probe load during the test process.
上述の周波数領域等化フィルタＨ（ｆ）は、試験ポイントでプローブを用いて新しく取り込んだ時間領域データそれぞれをＦＦＴしたものと乗算され、これによってＤＵＴ試験ポイントにおける除去処理された応答が得られる。ｖopenの逆ＦＦＴは、この信号の時間領域バージョンを生む。周波数領域等化フィルタＨ（ｆ）は、逆ＦＦＴ、逆ＤＦＴなどの周知の変換技術を用いて、時間領域等化フィルタｈ（ｔ）に変換される。時間領域等化フィルタｈ（ｔ）は、試験ポイントでプローブを用いて新しく取り込んだ時間領域データのそれぞれと畳み込み積分され、これによってＤＵＴ試験ポイントにおける除去処理された応答が得られる。 The frequency domain equalization filter H (f) described above is multiplied by the FFT of each newly acquired time domain data using a probe at the test point, thereby obtaining a removed response at the DUT test point. An inverse FFT of v open yields a time domain version of this signal. The frequency domain equalization filter H (f) is converted into a time domain equalization filter h (t) using a known conversion technique such as inverse FFT or inverse DFT. The time domain equalization filter h (t) is convolved with each of the newly acquired time domain data using the probe at the test point, resulting in a removed response at the DUT test point.
図７Ａは、本発明の校正方法を実施するためのユーザ・インターフェース１０００の例を示す。ユーザ・インターフェース１０００は、米国テクトロニクス製ＴＤＳ６８０４Ｂ型デジタル・フォスファー・オシロスコープの垂直メニューの一部として実施しても良い。ユーザ・インターフェース１０００は、コントローラ２５０の制御にしたがって、表示デバイス２７０上に表示される。ユーザ・インターフェースには、複数のチャンネル（ＣＨＡＮ）タブ１００２があり、これらはオシロスコープ２００のチャンネルに夫々対応する。コントローラ２５０は、除去処理に対応したプローブが存在するか検出し、ユーザ・インターフェース１０００をそれにしたがった構成にする。ユーザ・インターフェース１０００は、いくつかのセクションに区分され、セクション１００４は表示パラメータに関係し、セクション１００６はチャンネルの状態を設定するパラメータに関係する。セクション１００８は、標準プローブ構成処理手順、オシロスコープに接続された複数プローブ間のデスキュー（DESKEW：スキューをなくす）処理手順、プローブの減衰（ATTEN）設定の処理手順などのようなプローブの選択的な処理手順に関係する。セクション１０１０は、プローブの除去処理についてのパラメータ及び処理手順に関係すする。
FIG. 7A shows an example of a
ユーザは、ＤＵＴ１２０にプローブを接続した後、校正（ＣＡＬ）メニュー・ボタンを押す。終了及びキャンセル・ボタンがあるポップアップ・ダイアログ・ボックスを設けて、プローブがＤＵＴ１２０に接続されたかユーザが確認するよう促すようにしても良い。校正処理は、除去処理されたＤＵＴ１２０試験ポイントＤＴＰ１及びＤＴＰ２の負荷に適用され、ＤＵＴ１２０のＳ又はＴパラメータＴｄ1及びＴｄ2の組み合わせを計算する。自動（AUTO）ボタンは、スコープ・パラメータが許す範囲で、フルに除去処理された任意の負荷による試験など、除去処理されたフィルタを動作状態（ＯＮ）にする。オフ・ボタンは、除去処理されたフィルタの動作をオフ（ＯＦＦ）にし、結果として取り込んだサンプルは、プローブのロード及び応答と、オシロスコープの応答が原因の誤差を有するようになる。オシロスコープの種々のパラメータ設定は、このフィルタが機能しないようにしてしまう可能性がある。強制オン（FORCE ON）ボタンは、この問題を解決しようとするもので、オシロスコープ・パラメータ設定を変更することで、除去処理されたフィルタを機能できるようにする。フル(Full)除去処理ビュー（VIEW）は、まるでＤＵＴ１２０が開放負荷に接続されているかのように取り込んだサンプルを扱うようフィルタの動作を設定する。プローブ負荷（Load）除去処理ビューは、まるでＤＵＴ１２０が対応するインピーダンスを持つプローブに接続されているかのように取り込んだサンプルを扱うようフィルタの動作を設定する。セットアップ・ボタンを押すと、除去処理されたプローブを設定するための追加のコントロール・メニューを有する除去処理セットアップ・メニュー表示が立ち上がる。
The user connects the probe to the
図７Ｂは、除去処理セットアップ・メニューの例を示す。表示の左側には、上述した自動（AUTO）、オフ（ＯＦＦ）及び強制オン（FORCE ON）の各ボタンがある。全チャンネル・ボタンが有効になっていると、自動(AUTO)／オフ(OFF)／強制オン(FORCE ON)の各機能を、除去処理されたプローブが接続された全チャンネルについて生じさせる。表示のユーザ校正セクション１０１２には上述の校正（CAL）ボタンがあり、除去処理された負荷を定義する欄（フィールド：Field）は、校正処理を実行するときに使用される。負荷（LOAD）１、負荷（LOAD）２及び負荷（LOAD）３の各欄によって、ユーザは、校正中に使用されている除去処理用校正負荷を特定できる。別のやり方としては、システムが特定の除去処理用校正負荷を自動的に設定しても良い。平均数欄で、校正処理中に信号取り込みに使用する平均数を特定する。ノン・アクセッシブル・プローブ・ポイント・セクション１０１４には、オン／オフ・ボタンと、ＤＵＴ１２０のプローブ試験ポイントＤＴＰ１及びＤＴＰ２と、回路試験ポイントＣＴＰ１及びＣＴＰ２の間の部分の特性を定義する２ポートＳ又はＴパラメータ・ファイルへのパスを入力する欄とがある。オン／オフ・ボタンをオンにすると、２ポートＳ又はＴパラメータ・ファイルは、プローブの校正に含まれる。表示のチップ選択セクション１０１６によって、ユーザはプローブに接続されているプローブ装着アダプタ又はプロービング・チップを特定できる。オシロスコーププローブ装着アダプタ及びプロービング・チップに利用できるＳ又はＴパラメータのライブラリを保有している。型番でプローブ装着アダプタ及びプロービング・チップが特定され、アダプタとチップの画像が表示されるので、ユーザは選択したアダプタとチップが選択したパラメータと合うものか確認できる。
FIG. 7B shows an example of a removal process setup menu. On the left side of the display, there are buttons for the above-mentioned automatic (AUTO), off (OFF) and forced on (FORCE ON). When the All Channels button is enabled, the AUTO / OFF / FORCE ON functions are generated for all channels to which the removed probe is connected. The
除去処理ビュー・セクション１０１８には、メイン（MAIN）タブ１０２０及びモア（MORE）タブ１０２２がある。メイン・タブ１０２０は、種々の仮想ＤＵＴ負荷を有効にするボタンを表示する。オープン・ボタンは、除去処理フィルタ（つまり、ＤＵＴの開放負荷を表す等化フィルタ）を有効にし、結果として除去処理がフルに行われる。プローブ、プローブのスルー応答及びスコープの負荷の影響は、ＤＵＴ信号を取り込んだサンプルから除かれる。プローブ負荷１ボタンは、結果として、ＤＵＴ信号にプローブを負荷した状態におけるＤＵＴ信号を表すサンプルが取り込まれるようにする除去処理フィルタをアクティブにする。プローブのスルー応答及びオシロスコープ応答が原因の誤差は、取り込んだサンプルから除かれる。５０オーム及び１００オームのボタンは、ＤＵＴに５０オーム及び１００オームの負荷が接続された状態におけるＤＵＴ信号を表すサンプルが取り込まれるようにする除去処理フィルタの夫々をアクティブにする。表示のプロットＤＵＴセクション１０２４には、ユーザがインピーダンス、リターン・ロス、ＤＵＴ信号の取り込んだサンプルから得られたインピーダンスのスミス・チャートの表示区画をアクティブにするための複数のボタンが表示される。表示のユーティリティ・セクション１０２６には、アクティブにされたときにエクスポート・メニュー・ダイアログ・ボックスを立ち上げるエクスポート・ボタンがある。このダイアログ・ボックスによって、ユーザはファイル名を特定し、ＤＵＴからの処理済みデータのASCIIファイルをエクスポートできる。ステータス・ボタンは、除去処理動作と関係するパラメータに関する情報のビュー・ウィンドウをアクティブにする。保存／記録ボタンは、サブメニューをアクティブにし、これによってユーザは、現在のＤＵＴ試験ポイント校正データ及びフィルタをファイルに保存できる。これには、各ＤＵＴ試験ポイントに関係する名前をユーザが入力できる欄もある。
The removal
図７Ｃは、除去処理ビュー・セクション１０１８の例を示し、ここではモア・タブ１０２２がアクティブになっている。モア・タブ１０２２は、追加の仮想ＤＵＴ負荷をアクティブにする複数のボタンを表示する。校正負荷（CAL LOAD）２ボタン及び校正負荷（CAL LOAD）３ボタンは、校正負荷２及び校正負荷３が負荷されたＤＵＴ信号を表すサンプルを取り込むようにする除去処理フィルタの夫々をアクティブにする。ユーザ（USER）１ボタンと関連する欄は、ユーザが定義する任意のインピーダンス負荷を有する除去処理フィルタをアクティブにする。負荷の値は、単一の抵抗性要素、単一のリアクタンス性要素又はこれら二つの組み合わせによって特定される。例えば、欄に７５と入力すれば、７５オームの抵抗を意味する。ｊ８５の値は、８５オームの誘導性リアクタンスを意味する。３５−ｊ７７の値は、３５オームの抵抗と７７オームの容量性リアクタンスの組み合わせを意味する。ユーザ（USER）２ボタンは、と関連する欄は、Ｓ又はＴパラメータ・ファイル及びパスで定義される任意のインピーダンス負荷を有する除去処理フィルタをアクティブにする。Ｓ11パラメータ又はその等価なＴパラメータは、ユーザが提供するASCII形式のファイル中に含むようにできる。これによって、ユーザは、周波数に応じて変化する大変複雑な負荷を特定できる。
FIG. 7C shows an example of the removal
このように本発明は、１つ以上の補正された結果、一部のみ補正された結果、補正のない結果を選択的に提供できる。補正された結果の場合、プローブの負荷、ユーザが与える特性及びその他の特性が本願で説明したように処理されて、ＤＵＴ試験ポイントが測定される。一部のみ補正された結果の場合、プローブの負荷、ユーザが与える特性及びその他の特性の一部分のみが本願で説明したように処理されて、ＤＵＴ試験ポイントが測定される。補正のない結果の場合では、種々の負荷パラメータが補正されないで、ＤＵＴ試験ポイントが測定される。補正、一部補正及び補正なしのモードの動作選択は、例えば、図７Ａから図７Ｃに関して説明したユーザ・インターフェース画面を介して行うようにしても良い。 Thus, the present invention can selectively provide one or more corrected results, partially corrected results, and uncorrected results. For corrected results, probe loading, user-supplied characteristics and other characteristics are processed as described herein to measure DUT test points. For partially corrected results, only a portion of the probe load, user-provided characteristics, and other characteristics are processed as described herein to measure DUT test points. In the case of uncorrected results, the DUT test points are measured without correcting the various load parameters. The operation selection in the correction mode, the partial correction mode and the non-correction mode may be performed, for example, via the user interface screen described with reference to FIGS. 7A to 7C.
本発明の種々の実施形態によれば、以下のようないくつもの効果が得られる。
（１）プロービングの影響を除去し、ユーザの波形をより正確に表示できる。
（２）フィクスチャをプローブ端部に取り付けるはするが、校正処理は１ボタンを押すだけである。
（３）校正に外部信号源を必要としない
（４）複数のプロービング・ポイントに、プロービング・ポイント夫々の回路の一部に関するＳパラメータ・モデルの負荷を掛けることによって、ユーザの回路中のアクセスできないプロービング・ポイントをオシロスコープで観測できる
（５）校正又は正規化フィクスチャは無くてもよく、複数のユーザの回路基板上の同じ試験ポイントをプローブし、比較できるように、校正情報はオシロスコープに記録される。（６）プローブ・スコープ・チャンネル帯域幅は、この校正処理によって拡大できる。
（７）プローブとスコープ・チャンネルの立ち上がり時間を減少させることができる。
According to various embodiments of the present invention, the following effects can be obtained.
(1) The influence of probing can be removed and the user's waveform can be displayed more accurately .
(2) The fixture is attached to the probe end, but the calibration process is as simple as pressing one button.
(3) No external signal source is required for calibration (4) Multiple probing points are inaccessible in the user's circuit by multiplying the probing points by an S-parameter model for each part of the circuit at each probing point Probing points can be observed on an oscilloscope (5) There may be no calibration or normalization fixture, and calibration information is recorded on the oscilloscope so that the same test points on multiple users' circuit boards can be probed and compared. The (6) Probe scope channel bandwidth can be expanded by this calibration process.
(7) The rise time of the probe and scope channel can be reduced.
最も望ましい状態でプローブの影響を除去処理するには、ＤＵＴのＳパラメータの知識が必要となる。本発明は、既存のプローブ校正方法と異なり、例えば、オシロスコープでＤＵＴのＳパラメータ（又はＴパラメータ）を測定する方法及び装置を提供し、これによって真に除去処理された状態を提供する。 In order to remove the influence of the probe in the most desirable state, knowledge of the S parameter of the DUT is required. Unlike the existing probe calibration methods, the present invention provides a method and apparatus for measuring the S-parameter (or T-parameter) of a DUT with an oscilloscope, for example, thereby providing a truly removed state.
以上、本発明の好適な実施形態に基いて説明してきたが、本発明の要旨を離れることなく、本発明の他の種々の実施形態が考えられるだろう。例えば、上記明細書中に等式を具体的に示したが、等価な等式を表す別の形に変形しても良い。
このように本発明は、
Although the present invention has been described based on the preferred embodiments, various other embodiments of the present invention may be considered without departing from the spirit of the present invention. For example, although the equation is specifically shown in the above specification, it may be modified to another form representing an equivalent equation.
Thus, the present invention
１００ 信号分析システム
１１０ プローブ
１２０ 被試験デバイス（ＤＵＴ）
１２５ 回路
２００ デジタル・ストレージ・オシロスコープ
２１２ アナログ・デジタル変換回路
２３２ トリガ回路
２４０ 取込みメモリ
２５０ プローブ装着アダプタ
２５２ 入出力回路
２５４ プロセッサ
２５６ 支援回路
２５８ メモリ
２６０ 入力デバイス
２７０ 表示装置
２８０ インターフェース・デバイス
３００ プローブ正規化フィクスチャ
３１０ 通信リンク／コントローラ
３２０ Ｓ又はＴパラメータ・メモリ
３３０ セレクタブル・インピーダンス行列
３４０ プローブ・チップ・フィクスチャ
３５０ プローブ装着アダプタ
４００ モデル
４１０ 被試験デバイスの２ポート・ネットワーク
４１２ ＤＵＴネットワーク４１２（Ｔｄ）
４１４ ユーザ・モデル４１４（Ｔｕ）
４２０ フィクスチャの２ポート・ネットワーク
４３０ プローブの２ポート・ネットワーク４（Ｔｐ）
４４０ オシロスコープの２ポート・ネットワーク４４０（Ｔｓ）
100
125
414 User model 414 (Tu)
420 Two-port network of
440 Oscilloscope 2-port network 440 (Ts)
Claims (1)
選択可能な複数のインピーダンス負荷を有する信号パスを介して被試験デバイスからの被試験信号のサンプルを時間領域で複数セット取込むステップであって、上記信号パスに上記サンプルの１セットにつき上記複数のインピーダンス負荷から１つのインピーダンス負荷が選択されて適用されるサンプル取込みステップと、
時間領域の上記被試験信号の上記サンプルの複数セットを周波数領域表現に変換する変換ステップと、
上記サンプルの複数セットの上記周波数領域表現から周波数領域における上記被試験デバイスの伝達パラメータの特性を記述する特性記述ステップと、
上記伝達パラメータの特性記述と上記サンプルの複数セットの上記周波数領域表現から、上記被試験デバイスの測定によって生じる上記被試験デバイスにおけるロードの影響及び上記システム中の伝達誤差を補正する周波数領域等化フィルタを計算するステップと、
上記周波数領域等化フィルタの計算に使用されたサンプルのセット用に選択された上記インピーダンス負荷が適用された上記信号パスを介して上記被試験デバイスからの上記被試験信号のサンプルを時間領域において追加で少なくとも１セット取込むステップと、
上記被試験デバイスからの追加の上記サンプルのセットを周波数領域表現に変換するステップと、
追加の上記サンプルのセットの上記周波数領域表現を上記周波数領域等化フィルタを用いて処理することで、上記被試験デバイスの測定のロードの影響及び上記システム中の伝達誤差によって生じる信号の誤差を減少させるステップと
を具える信号分析システムの信号パス校正方法。 A method for calibrating a signal path of a signal analysis system, comprising:
Acquiring a plurality of sets of samples of a signal under test from a device under test via a signal path having a plurality of selectable impedance loads in the time domain, wherein the plurality of samples per set of the samples are included in the signal path; A sample acquisition step in which one impedance load is selected and applied from the impedance load;
Transforming the plurality of sets of samples of the signal under test in the time domain into a frequency domain representation;
A characteristic description step describing characteristics of the transfer parameter of the device under test in the frequency domain from the frequency domain representation of the plurality of sets of samples;
A frequency domain equalization filter that corrects the influence of the load on the device under test caused by the measurement of the device under test and the transmission error in the system from the characteristic description of the transfer parameter and the frequency domain representation of the plurality of sets of samples. calculating a,
Add samples of the signal under test from the device under test in the time domain via the signal path with the impedance load selected for the set of samples used to calculate the frequency domain equalization filter Capturing at least one set at
Converting the additional set of samples from the device under test into a frequency domain representation;
Processing the frequency domain representation of the additional set of samples with the frequency domain equalization filter reduces the signal error caused by the loading effects of the measurement of the device under test and the transmission error in the system And a signal path calibration method of the signal analysis system.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/441,845 US20070041512A1 (en) | 2004-02-25 | 2006-05-25 | Calibration method and apparatus |
| US11/441,845 | 2006-05-25 | ||
| US11/441,756 US20070276622A1 (en) | 2006-05-25 | 2006-05-25 | Calibration method and apparatus using a trigger signal synchronous with a signal under test |
| US11/441,756 | 2006-05-25 | ||
| US11/508,460 | 2006-08-23 | ||
| US11/508,460 US7460983B2 (en) | 2006-08-23 | 2006-08-23 | Signal analysis system and calibration method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007316054A JP2007316054A (en) | 2007-12-06 |
| JP4955416B2 true JP4955416B2 (en) | 2012-06-20 |
Family
ID=38850025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007040095A Active JP4955416B2 (en) | 2006-05-25 | 2007-02-20 | Signal path calibration method for signal analysis system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4955416B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5359081B2 (en) * | 2008-07-18 | 2013-12-04 | 株式会社リコー | Image forming apparatus |
| US10073750B2 (en) * | 2012-06-11 | 2018-09-11 | Tektronix, Inc. | Serial data link measurement and simulation system |
| US20150084656A1 (en) * | 2013-09-25 | 2015-03-26 | Tektronix, Inc. | Two port vector network analyzer using de-embed probes |
| US20150084655A1 (en) * | 2013-09-25 | 2015-03-26 | Tektronix, Inc. | Switched load time-domain reflectometer de-embed probe |
| JP7460950B2 (en) | 2020-03-11 | 2024-04-03 | パナソニックオートモーティブシステムズ株式会社 | Evaluation system and evaluation device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001242207A (en) * | 2000-02-25 | 2001-09-07 | Anritsu Corp | Storage medium having recorded high frequency device measuring program and high frequency device measuring device and method |
| US20050185769A1 (en) * | 2004-02-25 | 2005-08-25 | Pickerd John J. | Calibration method and apparatus |
-
2007
- 2007-02-20 JP JP2007040095A patent/JP4955416B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007316054A (en) | 2007-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4942940B2 (en) | Calibration method and measuring equipment | |
| US7414411B2 (en) | Signal analysis system and calibration method for multiple signal probes | |
| US7460983B2 (en) | Signal analysis system and calibration method | |
| US7408363B2 (en) | Signal analysis system and calibration method for processing acquires signal samples with an arbitrary load | |
| US7405575B2 (en) | Signal analysis system and calibration method for measuring the impedance of a device under test | |
| US20070276614A1 (en) | De-embed method for multiple probes coupled to a device under test | |
| US20060182231A1 (en) | Apparatus and method for processing acquired signals for measuring the impedance of a device under test | |
| US20060210022A1 (en) | Apparatus and method for processing acquired signals for arbitrary impedance loads | |
| US8791706B2 (en) | Signal acquisition system having a compensation digital filter | |
| US8810258B2 (en) | Signal acquisition system having reduced probe loading of a device under test | |
| CN102095905B (en) | There is the signal acquiring system of probe cable termination in signal processing equipment | |
| US20070041511A1 (en) | Apparatus and method for processing a signal under test for measuring the impedance of a device under test | |
| US8723530B2 (en) | Signal acquisition system having reduced probe loading of a device under test | |
| US20040095145A1 (en) | Method and apparatus for performing multiport through-reflect-line calibration and measurement | |
| JP4955416B2 (en) | Signal path calibration method for signal analysis system | |
| US20070276622A1 (en) | Calibration method and apparatus using a trigger signal synchronous with a signal under test | |
| US20110074441A1 (en) | Low Capacitance Signal Acquisition System | |
| EP2905625B1 (en) | Method for probe equalization | |
| US20070273389A1 (en) | Apparatus and method for processing a signal under test using a trigger signal synchronous with the signal under test for arbitrary impedance loads | |
| US20050185768A1 (en) | Calibration method and apparatus | |
| EP1826583A2 (en) | Signal analysis system and calibration method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20090217 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120315 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4955416 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |