JP4954579B2 - Driving method of display device - Google Patents
Driving method of display device Download PDFInfo
- Publication number
- JP4954579B2 JP4954579B2 JP2006079681A JP2006079681A JP4954579B2 JP 4954579 B2 JP4954579 B2 JP 4954579B2 JP 2006079681 A JP2006079681 A JP 2006079681A JP 2006079681 A JP2006079681 A JP 2006079681A JP 4954579 B2 JP4954579 B2 JP 4954579B2
- Authority
- JP
- Japan
- Prior art keywords
- bit group
- subframe
- bit
- subframes
- belonging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 196
- 239000010408 film Substances 0.000 description 173
- 239000000758 substrate Substances 0.000 description 124
- 239000010410 layer Substances 0.000 description 111
- 239000004065 semiconductor Substances 0.000 description 98
- 239000000463 material Substances 0.000 description 90
- 239000003990 capacitor Substances 0.000 description 68
- 238000010187 selection method Methods 0.000 description 53
- 230000002829 reductive effect Effects 0.000 description 47
- 238000003860 storage Methods 0.000 description 40
- 238000012937 correction Methods 0.000 description 32
- 230000006870 function Effects 0.000 description 28
- 238000005401 electroluminescence Methods 0.000 description 23
- 150000002894 organic compounds Chemical class 0.000 description 23
- 239000002585 base Substances 0.000 description 21
- 239000011521 glass Substances 0.000 description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 239000012535 impurity Substances 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 18
- -1 SF7 Chemical compound 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 238000002347 injection Methods 0.000 description 15
- 239000007924 injection Substances 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000002425 crystallisation Methods 0.000 description 12
- 239000012212 insulator Substances 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 238000007789 sealing Methods 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 10
- 238000005070 sampling Methods 0.000 description 10
- 239000002356 single layer Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 9
- 230000005525 hole transport Effects 0.000 description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000036961 partial effect Effects 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 239000011575 calcium Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000000872 buffer Substances 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 229910052744 lithium Inorganic materials 0.000 description 6
- 239000012788 optical film Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- 229910017073 AlLi Inorganic materials 0.000 description 5
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 5
- 229910017911 MgIn Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910004261 CaF 2 Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052791 calcium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 150000004696 coordination complex Chemical class 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- UOCMXZLNHQBBOS-UHFFFAOYSA-N 2-(1,3-benzoxazol-2-yl)phenol zinc Chemical compound [Zn].Oc1ccccc1-c1nc2ccccc2o1.Oc1ccccc1-c1nc2ccccc2o1 UOCMXZLNHQBBOS-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical group C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000565 sealant Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- IYZMXHQDXZKNCY-UHFFFAOYSA-N 1-n,1-n-diphenyl-4-n,4-n-bis[4-(n-phenylanilino)phenyl]benzene-1,4-diamine Chemical compound C1=CC=CC=C1N(C=1C=CC(=CC=1)N(C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 IYZMXHQDXZKNCY-UHFFFAOYSA-N 0.000 description 2
- DHDHJYNTEFLIHY-UHFFFAOYSA-N 4,7-diphenyl-1,10-phenanthroline Chemical compound C1=CC=CC=C1C1=CC=NC2=C1C=CC1=C(C=3C=CC=CC=3)C=CN=C21 DHDHJYNTEFLIHY-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000007983 Tris buffer Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- UFVXQDWNSAGPHN-UHFFFAOYSA-K bis[(2-methylquinolin-8-yl)oxy]-(4-phenylphenoxy)alumane Chemical compound [Al+3].C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC([O-])=CC=C1C1=CC=CC=C1 UFVXQDWNSAGPHN-UHFFFAOYSA-K 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- XJHCXCQVJFPJIK-UHFFFAOYSA-M caesium fluoride Chemical compound [F-].[Cs+] XJHCXCQVJFPJIK-UHFFFAOYSA-M 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 239000007850 fluorescent dye Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 150000002484 inorganic compounds Chemical class 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical group C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000003504 photosensitizing agent Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- POILWHVDKZOXJZ-ARJAWSKDSA-M (z)-4-oxopent-2-en-2-olate Chemical compound C\C([O-])=C\C(C)=O POILWHVDKZOXJZ-ARJAWSKDSA-M 0.000 description 1
- UHXOHPVVEHBKKT-UHFFFAOYSA-N 1-(2,2-diphenylethenyl)-4-[4-(2,2-diphenylethenyl)phenyl]benzene Chemical group C=1C=C(C=2C=CC(C=C(C=3C=CC=CC=3)C=3C=CC=CC=3)=CC=2)C=CC=1C=C(C=1C=CC=CC=1)C1=CC=CC=C1 UHXOHPVVEHBKKT-UHFFFAOYSA-N 0.000 description 1
- VFMUXPQZKOKPOF-UHFFFAOYSA-N 2,3,7,8,12,13,17,18-octaethyl-21,23-dihydroporphyrin platinum Chemical compound [Pt].CCc1c(CC)c2cc3[nH]c(cc4nc(cc5[nH]c(cc1n2)c(CC)c5CC)c(CC)c4CC)c(CC)c3CC VFMUXPQZKOKPOF-UHFFFAOYSA-N 0.000 description 1
- FQJQNLKWTRGIEB-UHFFFAOYSA-N 2-(4-tert-butylphenyl)-5-[3-[5-(4-tert-butylphenyl)-1,3,4-oxadiazol-2-yl]phenyl]-1,3,4-oxadiazole Chemical compound C1=CC(C(C)(C)C)=CC=C1C1=NN=C(C=2C=C(C=CC=2)C=2OC(=NN=2)C=2C=CC(=CC=2)C(C)(C)C)O1 FQJQNLKWTRGIEB-UHFFFAOYSA-N 0.000 description 1
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 1
- PZLZJGZGJHZQAU-UHFFFAOYSA-N 3-(4-tert-butylphenyl)-4-(4-ethylphenyl)-5-(4-phenylphenyl)-1,2,4-triazole Chemical compound C1=CC(CC)=CC=C1N1C(C=2C=CC(=CC=2)C(C)(C)C)=NN=C1C1=CC=C(C=2C=CC=CC=2)C=C1 PZLZJGZGJHZQAU-UHFFFAOYSA-N 0.000 description 1
- OGGKVJMNFFSDEV-UHFFFAOYSA-N 3-methyl-n-[4-[4-(n-(3-methylphenyl)anilino)phenyl]phenyl]-n-phenylaniline Chemical group CC1=CC=CC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 OGGKVJMNFFSDEV-UHFFFAOYSA-N 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229920000298 Cellophane Polymers 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 241000284156 Clerodendrum quadriloculare Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- ZCQWOFVYLHDMMC-UHFFFAOYSA-N Oxazole Chemical compound C1=COC=N1 ZCQWOFVYLHDMMC-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- FZWLAAWBMGSTSO-UHFFFAOYSA-N Thiazole Chemical compound C1=CSC=N1 FZWLAAWBMGSTSO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- ZCLBLRDCYNGAGV-UHFFFAOYSA-N [Si]=O.[Sn].[In] Chemical compound [Si]=O.[Sn].[In] ZCLBLRDCYNGAGV-UHFFFAOYSA-N 0.000 description 1
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical compound CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 229910000272 alkali metal oxide Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 150000004982 aromatic amines Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- WZJYKHNJTSNBHV-UHFFFAOYSA-N benzo[h]quinoline Chemical group C1=CN=C2C3=CC=CC=C3C=CC2=C1 WZJYKHNJTSNBHV-UHFFFAOYSA-N 0.000 description 1
- GQVWHWAWLPCBHB-UHFFFAOYSA-L beryllium;benzo[h]quinolin-10-olate Chemical compound [Be+2].C1=CC=NC2=C3C([O-])=CC=CC3=CC=C21.C1=CC=NC2=C3C([O-])=CC=CC3=CC=C21 GQVWHWAWLPCBHB-UHFFFAOYSA-L 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- XZCJVWCMJYNSQO-UHFFFAOYSA-N butyl pbd Chemical compound C1=CC(C(C)(C)C)=CC=C1C1=NN=C(C=2C=CC(=CC=2)C=2C=CC=CC=2)O1 XZCJVWCMJYNSQO-UHFFFAOYSA-N 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- OLLFKUHHDPMQFR-UHFFFAOYSA-N dihydroxy(diphenyl)silane Chemical compound C=1C=CC=CC=1[Si](O)(O)C1=CC=CC=C1 OLLFKUHHDPMQFR-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- UEEXRMUCXBPYOV-UHFFFAOYSA-N iridium;2-phenylpyridine Chemical compound [Ir].C1=CC=CC=C1C1=CC=CC=N1.C1=CC=CC=C1C1=CC=CC=N1.C1=CC=CC=C1C1=CC=CC=N1 UEEXRMUCXBPYOV-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000003446 ligand Substances 0.000 description 1
- FUJCRWPEOMXPAD-UHFFFAOYSA-N lithium oxide Chemical compound [Li+].[Li+].[O-2] FUJCRWPEOMXPAD-UHFFFAOYSA-N 0.000 description 1
- 229910001947 lithium oxide Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 125000000040 m-tolyl group Chemical group [H]C1=C([H])C(*)=C([H])C(=C1[H])C([H])([H])[H] 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DCZNSJVFOQPSRV-UHFFFAOYSA-N n,n-diphenyl-4-[4-(n-phenylanilino)phenyl]aniline Chemical group C1=CC=CC=C1N(C=1C=CC(=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 DCZNSJVFOQPSRV-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 150000004866 oxadiazoles Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 150000005041 phenanthrolines Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- IEQIEDJGQAUEQZ-UHFFFAOYSA-N phthalocyanine Chemical compound N1C(N=C2C3=CC=CC=C3C(N=C3C4=CC=CC=C4C(=N4)N3)=N2)=C(C=CC=C2)C2=C1N=C1C2=CC=CC=C2C4=N1 IEQIEDJGQAUEQZ-UHFFFAOYSA-N 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229940005642 polystyrene sulfonic acid Drugs 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 125000002943 quinolinyl group Chemical group N1=C(C=CC2=CC=CC=C12)* 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000012266 salt solution Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
- GWDUZCIBPDVBJM-UHFFFAOYSA-L zinc;2-(2-hydroxyphenyl)-3h-1,3-benzothiazole-2-carboxylate Chemical compound [Zn+2].OC1=CC=CC=C1C1(C([O-])=O)SC2=CC=CC=C2N1.OC1=CC=CC=C1C1(C([O-])=O)SC2=CC=CC=C2N1 GWDUZCIBPDVBJM-UHFFFAOYSA-L 0.000 description 1
- QEPMORHSGFRDLW-UHFFFAOYSA-L zinc;2-(2-hydroxyphenyl)-3h-1,3-benzoxazole-2-carboxylate Chemical compound [Zn+2].OC1=CC=CC=C1C1(C([O-])=O)OC2=CC=CC=C2N1.OC1=CC=CC=C1C1(C([O-])=O)OC2=CC=CC=C2N1 QEPMORHSGFRDLW-UHFFFAOYSA-L 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
本発明は表示装置およびその駆動方法、特に時間階調方式を適用した表示装置に関する。 The present invention relates to a display device and a driving method thereof, and more particularly to a display device to which a time gray scale method is applied.
近年、画素を発光ダイオード（ＬＥＤ）などの発光素子で形成した、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子としては、有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などとも言う）が注目を集めており、ＥＬディスプレイなどに用いられるようになってきている。ＯＬＥＤなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。また発光素子の輝度は、そこを流れる電流値によって制御される。 In recent years, so-called self-luminous display devices in which pixels are formed by light-emitting elements such as light-emitting diodes (LEDs) have attracted attention. As a light-emitting element used in such a self-luminous display device, an organic light-emitting diode (also referred to as an OLED (Organic Light Emitting Diode), an organic EL element, or an electroluminescence (EL) element) attracts attention. It has been used for EL displays and the like. Since light-emitting elements such as OLEDs are self-luminous, there are advantages such as higher pixel visibility than a liquid crystal display, no need for a backlight, and high response speed. The luminance of the light emitting element is controlled by the value of current flowing therethrough.
このような表示装置の発光階調を制御する駆動方式として、デジタル階調方式とアナログ階調方式とがある。デジタル階調方式はデジタル制御で発光素子をオンオフさせ、階調を表現している。一方、アナログ階調方式には、発光素子の発光強度をアナログ制御する方式と発光素子の発光時間をアナログ制御する方式がある。 There are a digital gradation method and an analog gradation method as driving methods for controlling the light emission gradation of such a display device. In the digital gradation method, gradation is expressed by turning on and off the light emitting element by digital control. On the other hand, the analog gradation method includes a method in which the light emission intensity of the light emitting element is controlled in an analog manner and a method in which the light emission time of the light emitting element is controlled in an analog manner.
デジタル階調方式の場合、発光・非発光の２状態しかないため、このままでは、２階調しか表現できない。そこで、別の手法を組み合わせて、多階調化を図ることが行われている。多階調化のための手法としては、時間階調方式を用いることが多い。 In the digital gradation method, since there are only two states of light emission and non-light emission, only two gradations can be expressed as it is. In view of this, multi-gradation is being achieved by combining different methods. In many cases, a time gray scale method is used as a method for multi-gradation.
デジタル制御で画素の表示状態を制御して、時間階調を組み合わせて階調を表現するディスプレイとしては、デジタル階調方式を用いた有機ＥＬディスプレイの他にも、いくつかが存在する。例えば、プラズマディスプレイなどである。 In addition to the organic EL display using the digital gradation method, there are some displays that display gradation by combining the time gradation by controlling the display state of the pixels by digital control. For example, a plasma display.
時間階調方式とは、発光している期間の長さや、発光する回数を制御して、階調を表現する方法である。つまり、１フレームを複数のサブフレームに分割し、各サブフレームに、発光回数や発光時間などの重み付けを行い、重み付けの総量（発光回数の総和や、発光時間の総和）に、階調ごとに差を付けることによって、階調を表現している。このような時間階調方式を用いると、擬似輪郭（または偽輪郭）などと呼ばれる表示不良が生じることが知られており、その対策が検討されている（特許文献１参照）。 The time gradation method is a method of expressing gradation by controlling the length of a light emitting period and the number of times of light emission. In other words, one frame is divided into a plurality of subframes, and each subframe is weighted such as the number of times of light emission and the time of light emission, and the total amount of weighting (total number of times of light emission and total time of light emission) is determined for each gradation. The gradation is expressed by making a difference. When such a time gray scale method is used, it is known that a display defect called pseudo contour (or pseudo contour) or the like occurs, and countermeasures for this are being studied (see Patent Document 1).
また、フレーム周波数を上げて、擬似輪郭を低減することが行われている。その方法の１つとして、サブフレームの長さを半分にして、１フレーム内のサブフレーム数を２倍にするというものがある。これは、実質的にフレーム周波数を２倍にしたものと同じである（特許文献２参照）。この方法を、本明細書中では倍速フレーム方式と呼ぶこととする。 In addition, the pseudo contour is reduced by increasing the frame frequency. One method is to halve the length of the subframe and double the number of subframes in one frame. This is substantially the same as double the frame frequency (see Patent Document 2). This method is referred to as a double speed frame method in this specification.
ここで、５ビット表示（３２階調）の場合を考える。まず、従来の時間階調方式によるサブフレームの選択方法、つまり、各階調において各々のサブフレームを点灯させるか否かを図４３に示す。図４３では、１フレームを５個のサブフレーム（ＳＦ１〜ＳＦ５）に分割し、各サブフレームの点灯期間の長さを、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝８、ＳＦ５＝１６としている。つまり、点灯期間の長さが２のべき乗になっている。なお、階調数の１と点灯期間の長さの１とが対応するものとする。これらの点灯期間を組み合わせることにより、３２階調（５ビット階調）の表示が可能となる。
Here, consider the case of 5-bit display (32 gradations). First, FIG. 43 shows a conventional method for selecting subframes using a time gray scale method, that is, whether or not to light each subframe at each gray scale. In FIG. 43, one frame is divided into five subframes (SF1 to SF5), and the length of the lighting period of each subframe is set to SF1 = 1, SF2 = 2, SF3 = 4, SF4 = 8, SF5 = 16 is set. That is, the length of the lighting period is a power of 2. It is assumed that the
ここで、図４３の見方について述べる。○印がついているサブフレームでは点灯し、×印がついているサブフレームでは非点灯となる。そして、各階調数において、どのサブフレームで点灯するかを選択することにより、階調を表現する。例えば、階調数０では、ＳＦ１〜ＳＦ５は、非点灯になる。階調数１では、ＳＦ２〜ＳＦ５は非点灯となり、ＳＦ１は点灯となる。階調数７では、ＳＦ４、ＳＦ５は非点灯となり、ＳＦ１〜ＳＦ３は点灯となる。
Here, how to view FIG. 43 will be described. Lights up in subframes marked with ○ and turns off in subframes marked with x. Then, in each gradation number, gradation is expressed by selecting which subframe to light. For example, when the number of gradations is 0, SF1 to SF5 are not lit. At the
次に、図４３の場合に倍速フレーム方式を適用した例を図４４に示す。図４３の各サブフレームを２等分することにより、１０個のサブフレーム（ＳＦ１〜ＳＦ１０）ができ、点灯期間の長さは、ＳＦ１＝０．５、ＳＦ２＝１、ＳＦ３＝２、ＳＦ４＝４、ＳＦ５＝８、ＳＦ６＝０．５、ＳＦ７＝１、ＳＦ８＝２、ＳＦ９＝４、ＳＦ１０＝８となる。これにより、フレーム周波数が実質的に２倍になる。 Next, FIG. 44 shows an example in which the double speed frame method is applied in the case of FIG. By dividing each subframe of FIG. 43 into two equal parts, ten subframes (SF1 to SF10) can be obtained, and the length of the lighting period is SF1 = 0.5, SF2 = 1, SF3 = 2, SF4 = 4, SF5 = 8, SF6 = 0.5, SF7 = 1, SF8 = 2, SF9 = 4, and SF10 = 8. This substantially doubles the frame frequency.
また、６ビット表示（６４階調）の場合についても同様に考えることができる。図４５に示すような６ビット表示用の時間階調方式によるサブフレーム構成に倍速フレーム方式を適用した例を図４６に示す。図４５の各サブフレームを２等分することにより、１２個のサブフレーム（ＳＦ１〜ＳＦ１２）ができ、点灯期間の長さは、ＳＦ１＝０．５、ＳＦ２＝１、ＳＦ３＝２、ＳＦ４＝４、ＳＦ５＝８、ＳＦ６＝１６、ＳＦ７＝０．５、ＳＦ８＝１、ＳＦ９＝２、ＳＦ１０＝４、ＳＦ１１＝８、ＳＦ１２＝１６となる。なお、階調数の１と点灯期間の長さの１とが対応するものとする。５ビット表示の場合と同様に、各階調数において、どのサブフレームで点灯するかを選択することにより、階調を表現する。
The same applies to the case of 6-bit display (64 gradations). FIG. 46 shows an example in which the double-speed frame method is applied to the subframe structure based on the time gradation method for 6-bit display as shown in FIG. By dividing each subframe of FIG. 45 into two equal parts, 12 subframes (SF1 to SF12) can be obtained, and the length of the lighting period is SF1 = 0.5, SF2 = 1, SF3 = 2, SF4 = 4, SF5 = 8, SF6 = 16, SF7 = 0.5, SF8 = 1, SF9 = 2, SF10 = 4, SF11 = 8, and SF12 = 16. It is assumed that the
このように、各サブフレームを２等分することにより、フレーム周波数を実質的に２倍にすることができる。 Thus, the frame frequency can be substantially doubled by dividing each subframe into two equal parts.
また、フレーム周波数を上げる別の方式として、特許文献３に記載の方法がある。
As another method for increasing the frame frequency, there is a method described in
特許文献３では、８ビット表示（２５６階調）の場合について説明している。この場合のサブフレームの選択方法を図４７に示す。８ビット表示の場合、従来の時間階調方式では、１フレームを８個のサブフレームに分割し、各サブフレームの点灯期間の長さを、１、２、４、８、１６、３２、６４、１２８のように２のべき乗としている。一方、特許文献３では、前記８個のサブフレームのうち、点灯期間の長い方から順に４個のサブフレームのみ分割した例を示している。この場合のサブフレームの選択方法を図４７（Ａ）に示す。
また、特許文献３では、各サブフレームの点灯期間の長さを２のべき乗にするのではなく、１、２、４、８、１６、３２、４８、６４、８０のように、上位５ビット間の隣り合ったビット間の差分が１６という等差数列を用いて２５６階調を表現する場合において、点灯期間の長い方から順に５個のサブフレームのみを分割した例を示している。この場合のサブフレームの選択方法を図４７（Ｂ）に示す。
Further, in
このような方法を用いることにより、実質的にフレーム周波数を上げることができる。
しかし、倍速フレーム方式でも、点灯期間の選び方が大きく変わってしまうところでは、擬似輪郭が生じていた。 However, even with the double-speed frame method, a pseudo contour has occurred where the way of selecting the lighting period has changed greatly.
まず、５ビット表示の場合について考える。例えば、図４４で示したサブフレームを用いて、画素Ａでは階調数１５を表現し、その隣の画素Ｂでは、階調数１６を表現するとする。その場合の、各サブフレームにおける点灯・非点灯の状態を、図４８に示す。ここで、視線が動かずに、ずっと画素Ａのみ、もしくは、画素Ｂのみを見ていた場合を図４８（Ａ）に示す。この場合、擬似輪郭は生じない。なぜなら、視線が通った場所の明るさの和によって、目が明るさを感じるためである。よって、画素Ａでは、階調数が１５（＝４＋２＋１＋０．５＋４＋２＋１＋０．５）であると感じ、画素Ｂでは、階調数が１６（＝８＋８）であると感じる。すなわち、正しい階調を目が感じていることになる。
First, consider the case of 5-bit display. For example, using the subframe shown in FIG. 44, it is assumed that the
一方、視線が、画素Ａから画素Ｂへ、もしくは、画素Ｂから画素Ａに移ったとする。その場合を図４８（Ｂ）に示す。この場合、視線の動き方によって、あるときは、階調数が１５．５（＝４＋２＋１＋０．５＋８）と感じ、あるときは、階調数が２３．５（＝８＋８＋４＋２＋１＋０．５）と感じてしまう。本来は、階調数が１５と１６に見えるべきであるのに、階調数が１５．５や２３．５のように見えてしまい、擬似輪郭が発生してしまう。 On the other hand, it is assumed that the line of sight moves from the pixel A to the pixel B or from the pixel B to the pixel A. This case is shown in FIG. In this case, depending on how the line of sight moves, the number of gradations is felt 15.5 (= 4 + 2 + 1 + 0.5 + 8) in some cases, and the number of gradations is felt 23.5 (= 8 + 8 + 4 + 2 + 1 + 0.5) in some cases. . Originally, the number of gradations should be 15 and 16, but the number of gradations looks like 15.5 and 23.5, and a pseudo contour is generated.
次に、６ビット表示（６４階調）の場合を図４９に示す。例えば、画素Ａでは階調数３１を表現し、その隣の画素Ｂでは、階調数３２を表現すると仮定すると、５ビット表示の場合と同様に、視線の動き方によって、あるときは、階調数が３１．５（＝８＋４＋２＋１＋０．５＋１６）と感じ、あるときは、階調数が４７．５（＝１６＋１６＋８＋４＋２＋１＋０．５）と感じてしまう。本来は、階調数が３１と３２に見えるべきであるのに、階調数が３１．５や４７．５のように見えてしまい、擬似輪郭が発生してしまう。
Next, FIG. 49 shows the case of 6-bit display (64 gradations). For example, assuming that the
さらに、図４７（Ａ）の場合を図５０（Ａ）に、図４７（Ｂ）の場合を図５０（Ｂ）に示す。例えば、画素Ａでは階調数１２７を表現し、その隣の画素Ｂでは、階調数１２８を表現すると仮定すると、これまでに示した例と同様に、視線の動き方によって感じる階調数が異なってしまう。例えば、図５０（Ａ）の場合、あるときは、階調数が１２１（＝６４＋３２＋１６＋８＋１）と感じ、あるときは、階調数が１３４（＝３２＋１６＋８＋８＋４＋２＋６４）と感じてしまう。また、図５０（Ｂ）の場合、あるときは、階調数が１２０（＝４０＋２４＋３２＋１６＋８）と感じ、あるときは、階調数が１３４（＝３２＋１６＋８＋８＋４＋２＋４０＋２４）と感じてしまう。いずれにしても、本来は、階調数が１２７と１２８に見えるべきであるのに、感じる階調数に幅が生じてしまうため擬似輪郭が発生してしまう。 Furthermore, the case of FIG. 47A is shown in FIG. 50A, and the case of FIG. 47B is shown in FIG. For example, assuming that the gradation number 127 is expressed in the pixel A and the gradation number 128 is expressed in the adjacent pixel B, the number of gradations to be felt depending on how the line of sight moves is similar to the examples shown so far. It will be different. For example, in the case of FIG. 50A, the number of gradations feels 121 (= 64 + 32 + 16 + 8 + 1) in some cases, and the number of gradations feels 134 (= 32 + 16 + 8 + 8 + 4 + 2 + 64) in some cases. In the case of FIG. 50B, the number of gradations is felt as 120 (= 40 + 24 + 32 + 16 + 8) in some cases, and the number of gradations is felt as 134 (= 32 + 16 + 8 + 8 + 4 + 2 + 40 + 24) in some cases. In any case, although the number of gradations should be originally 127 and 128, a pseudo contour is generated because the number of gradations to be felt is wide.
また、倍速フレーム方式では、サブフレーム数が多くなるので、デューティー比（１フレームにおける点灯期間の割合）が小さくなってしまう。よって、平均輝度を、倍速フレーム方式を用いない場合と同じにするために発光素子に加わる電圧が大きくなり、消費電力が大きくなったり、発光素子の信頼性が低下したりしていた。 Further, in the double speed frame method, the number of subframes increases, so the duty ratio (the ratio of the lighting period in one frame) becomes small. Therefore, the voltage applied to the light-emitting element is increased in order to make the average luminance the same as when the double-speed frame method is not used, so that the power consumption increases and the reliability of the light-emitting element decreases.
本発明はこのような問題点に鑑み、少ないサブフレーム数で構成され、擬似輪郭を低減できる表示装置、およびその駆動方法を提供することを目的とする。 In view of such problems, it is an object of the present invention to provide a display device configured with a small number of subframes and capable of reducing pseudo contours, and a driving method thereof.
前述した課題を解決するために、本発明においては以下に説明するような駆動方法を考案した。 In order to solve the above-described problems, the present invention has devised a driving method as described below.
本発明は、１フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法において、ｎビット（ここで、ｎは整数）で階調を表現する場合、２進数で表示される階調の各ビットを第１ビット群、第２ビット群、第３ビット群の３種類に区別し、１フレームを、２個のサブフレーム群に分割し、第１ビット群に属するビットに相当するａ個（ここで、ａは０＜ａ＜ｎの整数）のサブフレームを、３個以上に分割して、１フレームの２個の各サブフレーム群に概ね半数ずつ配置し、第２ビット群に属するビットに相当するｂ個（ここで、ｂは０＜ｂ＜ｎの整数）のサブフレームを、２個に分割し、１フレームの２個の各サブフレーム群に１つずつ配置し、第３ビット群に属するビットに相当するｃ個（ここで、ｃは０≦ｃ＜ｎの整数で、ａ＋ｂ＋ｃ＝ｎを満たす）のサブフレームを、１フレームの２個のサブフレーム群のうち少なくとも１個のサブフレーム群に配置し、１フレームの２個のサブフレーム群で、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じであり、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームとの一部、もしくは全部については、前記１フレームの２個の各サブフレーム群の中で重み付けを順次足し合わせていくことにより、階調を表現することを特徴としている。ここで概ね半数とは、例えばサブフレームをｘ分割した場合にｙ個とｚ個（ｚ＝ｘ−ｙ：ｙ＞ｚ）とに分けて各サブフレーム群に配置した際の、ｙに対するｚの割合（つまり、ｚ／ｙ）が０．５以上となる場合を言うものとする。つまり、あるサブフレームを３分割した場合に、サブフレームを、１個と２個とに分けて各サブフレーム群に配置するような場合を含む。もちろん、完全に半数であっても良いから、１≧ｚ／ｙ≧０．５で示される範囲内であればよい。より好ましくは、１≧ｚ／ｙ≧０．６５、さらに好ましくは１≧ｚ／ｙ≧０．８の範囲が良い。半数に近いほど理想的な条件となり本発明の擬似輪郭低減の効果が大きくなるため、好ましい。 According to the present invention, in a method for driving a display device that expresses gradation by dividing one frame into a plurality of subframes, when the gradation is expressed by n bits (where n is an integer), the display is performed in binary. Are divided into three types, a first bit group, a second bit group, and a third bit group, and one frame is divided into two subframe groups to be bits belonging to the first bit group. The corresponding a sub-frames (where a is an integer of 0 <a <n) is divided into three or more and arranged approximately in half in each of the two sub-frame groups of one frame. B sub-frames corresponding to bits belonging to a bit group (where b is an integer of 0 <b <n) are divided into two, and one sub-frame is arranged in each of two sub-frame groups of one frame. And c corresponding to the bits belonging to the third bit group (where c is 0 ≦ c <n Sub-frames satisfying a + b + c = n) are arranged in at least one sub-frame group out of two sub-frame groups in one frame, and the first bit in two sub-frame groups in one frame The appearance order of the plurality of subframes corresponding to the bits belonging to the group and the plurality of subframes corresponding to the bits belonging to the second bit group are substantially the same, and the plurality of subframes corresponding to the bits belonging to the first bit group For some or all of a frame and a plurality of subframes corresponding to bits belonging to the second bit group, weights are sequentially added in the two subframe groups of the one frame. It is characterized by expressing gradation. Here, approximately half means that, for example, when a subframe is divided into x, it is divided into y pieces and z pieces (z = xy: y> z) and arranged in each subframe group. The case where the ratio (that is, z / y) is 0.5 or more shall be said. That is, when a certain subframe is divided into three, the subframe is divided into one and two and arranged in each subframe group. Of course, it may be completely half, so long as it is within the range of 1 ≧ z / y ≧ 0.5. More preferably, the range of 1 ≧ z / y ≧ 0.65, more preferably 1 ≧ z / y ≧ 0.8 is good. The closer to half the number, the more ideal conditions are obtained, and the effect of reducing the pseudo contour of the present invention is increased.
本発明は、１フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法において、ｎビット（ここで、ｎは整数）で階調を表現する場合、２進数で表示される階調の各ビットを第１ビット群、第２ビット群、第３ビット群の３種類に区別し、１フレームを、ｋ個（ここで、ｋはｋ≧３の整数）のサブフレーム群に分割し、第１ビット群に属するビットに相当するａ個（ここで、ａは０＜ａ＜ｎの整数）のサブフレームを、（ｋ＋１）個以上に分割して、１フレームのｋ個の各サブフレーム群に概ね同数ずつ配置し、第２ビット群に属するビットに相当するｂ個（ここで、ｂは０＜ｂ＜ｎの整数）のサブフレームを、ｋ個に分割し、１フレームのｋ個の各サブフレーム群に１つずつ配置し、第３ビット群に属するビットに相当するｃ個（ここで、ｃは０≦ｃ＜ｎの整数で、ａ＋ｂ＋ｃ＝ｎを満たす）のサブフレームを、（ｋ−１）個以下に分割するか、もしくは分割せずに、１フレームのｋ個のサブフレーム群のうち少なくとも１個のサブフレーム群に配置し、１フレームのｋ個のサブフレーム群で、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じであり、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームとの一部、もしくは全部については、１フレームのｋ個の各サブフレーム群の中で重み付けを順次足し合わせていくことにより、階調を表現することを特徴としている。ここで概ね同数とは、各サブフレーム群に分割して配置したサブフレームについて、配置された個数が最大のものをＹ、最小のものをＺとした際の、Ｙに対するＺの割合（つまり、Ｚ／Ｙ）が０．５以上となる場合を言うものとする。つまり、あるサブフレームを４分割して３個のサブフレーム群に配置する場合に、サブフレームを、１個、１個、２個（つまりＺ＝１、Ｙ＝２）、に分けて各サブフレーム群に配置するような場合を含む。もちろん、完全に同数であっても良いから、１≧Ｚ／Ｙ≧０．５で示される範囲内であればよい。より好ましくは、１≧Ｚ／Ｙ≧０．６５、さらに好ましくは１≧Ｚ／Ｙ≧０．８の範囲が良い。同数に近いほど理想的な条件となり本発明の擬似輪郭低減の効果が大きくなるため、好ましい。 According to the present invention, in a method for driving a display device that expresses gradation by dividing one frame into a plurality of subframes, when the gradation is expressed by n bits (where n is an integer), the display is performed in binary. Are divided into three types, ie, a first bit group, a second bit group, and a third bit group, and one frame has k subframes (where k is an integer of k ≧ 3). A sub-frame corresponding to the bits belonging to the first bit group (where a is an integer satisfying 0 <a <n) is divided into (k + 1) or more and k sub-frames The b sub-frames corresponding to the bits belonging to the second bit group (where b is an integer of 0 <b <n) are divided into k sub-frames. Place one in each of the k subframe groups of the frame and match the bits belonging to the third bit group. C sub-frames (where c is an integer of 0 ≦ c <n and satisfies a + b + c = n) are subdivided into (k−1) or less subframes, or one subframe a plurality of subframes corresponding to bits belonging to the first bit group in the k subframe groups of one frame, arranged in at least one subframe group among the k subframe groups, and the second bit group The appearance order of the plurality of subframes corresponding to the bits belonging to is substantially the same, the plurality of subframes corresponding to the bits belonging to the first bit group and the plurality of subframes corresponding to the bits belonging to the second bit group Are partly or wholly characterized by expressing gradation by sequentially adding weights in k subframe groups of one frame. Here, the approximately same number means the ratio of Z to Y when subframes divided into subframe groups are arranged with Y being the largest in number and Z being the smallest. Z / Y) shall be 0.5 or more. That is, when a subframe is divided into four and arranged in three subframe groups, the subframe is divided into one, one, and two (that is, Z = 1, Y = 2). This includes cases where the frames are arranged in a frame group. Of course, since it may be completely the same number, it may be within a range represented by 1 ≧ Z / Y ≧ 0.5. More preferably, the range of 1 ≧ Z / Y ≧ 0.65, and more preferably 1 ≧ Z / Y ≧ 0.8 is good. The closer to the same number, the more ideal conditions are obtained, and the effect of reducing the pseudo contour of the present invention is increased.
ここで、サブフレーム群とは、複数のサブフレームで構成されるグループを指す。なお、１フレームを複数のサブフレーム群に分割する場合、各サブフレーム群を構成するサブフレームの数に限定はない。ただし、概ね等しいサブフレーム数で構成するのが望ましい。また、各サブフレーム群の点灯期間の長さに限定はない。ただし、各サブフレーム群で、点灯期間の長さを概ね等しくするのが望ましい。 Here, the subframe group refers to a group composed of a plurality of subframes. Note that when one frame is divided into a plurality of subframe groups, the number of subframes constituting each subframe group is not limited. However, it is desirable to configure with approximately the same number of subframes. Further, there is no limitation on the length of the lighting period of each subframe group. However, it is desirable that the length of the lighting period be approximately equal in each subframe group.
また、本明細書中では、２進数で表示される階調数において、その各ビットを３種類のビット群、つまり、第１ビット群、第２ビット群、第３ビット群に分けることとする。この３種類のビット群は、階調の各ビットに対応するサブフレームの分割数の違いによって区別される。つまり、第１ビット群を、階調の各ビットに対応するサブフレームを、サブフレーム群の個数よりも多い個数に分割するビットを有する群とし、第２ビット群を、階調の各ビットに対応するサブフレームを、サブフレーム群の個数と同じ個数に分割するビットを有する群とし、第３ビット群を、階調の各ビットに対応するサブフレームを、サブフレーム群の個数未満の個数に分割するか、もしくは、分割しないビットを有する群と定義する。よって、上位のビット（重みが大きいビット）が必ず第１ビット群で、中位のビット（重みが中程度のビット）が必ず第２ビット群で、下位のビット（重みが小さいビット）が必ず第３ビット群である、ということではない。例えば、上位のビットでも、サブフレーム群の個数と同じ個数に分割する場合は第２ビット群に属し、サブフレーム群の個数未満の個数に分割する場合は第３ビット群に属する。同様に、下位のビットでも、サブフレーム群の個数よりも多い個数に分割する場合は第１ビット群に属し、サブフレーム群の個数と同じ個数に分割する場合は第２ビット群に属する。 Further, in this specification, in the gradation number displayed in binary, each bit is divided into three types of bit groups, that is, a first bit group, a second bit group, and a third bit group. . These three types of bit groups are distinguished by the difference in the number of subframe divisions corresponding to each bit of the gradation. That is, the first bit group is a group having bits that divide the subframe corresponding to each bit of the gradation into a number larger than the number of subframe groups, and the second bit group is set to each bit of the gradation. The corresponding subframe is a group having bits that divide into the same number as the number of subframe groups, the third bit group is a subframe corresponding to each bit of the gradation, and the number is less than the number of subframe groups. It is defined as a group having bits that are divided or not divided. Therefore, the upper bits (bits with higher weight) are always the first bit group, the middle bits (bits with medium weight) are always the second bit group, and the lower bits (bits with lower weight) are always It is not the third bit group. For example, the upper bits belong to the second bit group when divided into the same number as the number of subframe groups, and belong to the third bit group when divided into numbers less than the number of subframe groups. Similarly, the lower bits belong to the first bit group when divided into a larger number than the number of subframe groups, and belong to the second bit group when divided into the same number as the number of subframe groups.
なお、サブフレームの分割とは、サブフレームの有する点灯期間の長さを分けることを言う。 Note that the division of subframes means to divide the length of the lighting period of the subframe.
また、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じである、ということは、完全に一致する場合だけではなく、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームとの間に、第３ビット群に属するビットに対応するサブフレームがある場合も含むものとする。 In addition, the appearance order of the plurality of subframes corresponding to the bits belonging to the first bit group and the plurality of subframes corresponding to the bits belonging to the second bit group is substantially the same. In addition to the case, the bit corresponding to the bit belonging to the third bit group corresponds between the plurality of subframes corresponding to the bits belonging to the first bit group and the plurality of subframes corresponding to the bits belonging to the second bit group. This includes cases where there are subframes.
なお、本発明では、第１ビット群および第２ビット群については、各サブフレーム群の中で、第１ビット群および第２ビット群に属するビットに対応する一部、もしくは全部のサブフレームにおける点灯期間（または、ある時間における点灯回数）を順次足し合わせていくことにより、階調を表現する。つまり、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。そのため、小さい階調において点灯しているサブフレームは、大きい階調においても点灯していることになる。このような階調方式を、本明細書中では、重ね合わせ時間階調方式と呼ぶことにする。なお、第１ビット群および第２ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームに対して、重ね合わせ時間階調方式を適用する。ただし、それに限定されない。 In the present invention, for the first bit group and the second bit group, in each subframe group, in a part or all of the subframes corresponding to the bits belonging to the first bit group and the second bit group. The gradation is expressed by sequentially adding the lighting periods (or the number of times of lighting in a certain time). That is, the number of subframes to be lit increases as the gray level increases. Therefore, a subframe that is lit at a small gradation is also lit at a large gradation. Such a gradation method is referred to as a superposition time gradation method in this specification. Note that, among the subframes corresponding to the bits belonging to the first bit group and the second bit group, the overlapping time gray scale method is applied to subframes having the same lighting period in each subframe group. However, it is not limited to this.
なお、本発明におけるトランジスタには、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯ（アモルファスＩｎＧａＺｎＯ）などの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板、紙基板、セロファン基板、石材基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。 Note that various types of transistors can be used as the transistor in the present invention. Thus, there is no limitation on the type of applicable transistor. Therefore, a thin film transistor (TFT) using a non-single crystal semiconductor film typified by amorphous silicon or polycrystalline silicon, a MOS transistor formed using a semiconductor substrate or SOI substrate, a junction transistor, a bipolar transistor, ZnO A transistor using a compound semiconductor such as a-InGaZnO (amorphous InGaZnO), a transistor using an organic semiconductor or a carbon nanotube, or another transistor can be used. In addition, various types of substrates on which the transistor is arranged can be used, and the substrate is not limited to a specific type. Therefore, for example, it can be disposed on a single crystal substrate, an SOI substrate, a glass substrate, a plastic substrate, a paper substrate, a cellophane substrate, a stone substrate, or the like. Alternatively, a transistor may be formed using a certain substrate, and then the transistor may be moved to another substrate and placed on another substrate.
なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよい。あるいは、間に他の素子を挟まずに、配置されていてもよい。なお、電気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されている場合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接接続されている、あるいは、直接的に接続されている、と記載するものとする。なお、電気的に接続されている、と記載する場合は、電気的に接続されている場合と直接接続されている場合とを含むものとする。 Note that in the present invention, the term “connected” includes the case of being electrically connected and the case of being directly connected. Therefore, in the configuration disclosed by the present invention, in addition to a predetermined connection relationship, other elements (for example, a switch, a transistor, a capacitor, an inductor, a resistor, a diode, etc.) that can be electrically connected are arranged. May be. Or you may arrange | position, without inserting another element in between. In addition, it is a case where it is connected without interposing other elements that enable electrical connection, and includes only the case where it is directly connected, and does not include the case where it is electrically connected Is described as being directly connected or directly connected. Note that the description of being electrically connected includes the case of being electrically connected and the case of being directly connected.
なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたものも含んでもよい。また、発光装置とは、特にＥＬ素子やＦＥＤで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。 Note that in the present invention, a semiconductor device refers to a device having a circuit including a semiconductor element (such as a transistor or a diode). In addition, any device that can function by utilizing semiconductor characteristics may be used. A display device refers to a device having a display element (such as a liquid crystal element or a light-emitting element). Note that a display panel body in which a plurality of pixels including a display element such as a liquid crystal element or an EL element and a peripheral driver circuit for driving these pixels are formed over a substrate may be used. Furthermore, the display device may include one provided with a flexible printed circuit (FPC) or a printed wiring board (PWB). A light-emitting device refers to a display device including a self-luminous display element such as an EL element or an element used in an FED. A liquid crystal display device refers to a display device having a liquid crystal element.
なお、トランジスタはその構造上、ソースとドレインの区別が困難である。さらに、回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、ソースとドレインは特に特定せず、第１電極、第２電極と記述する。例えば、第１電極がソースである場合には、第２電極とはドレインを指し、逆に第１電極がドレインである場合には、第２電極とはソースを指すものとする。 Note that it is difficult to distinguish between a source and a drain because of the structure of a transistor. Further, depending on the operation of the circuit, the level of the potential may be switched. Therefore, in this specification, a source and a drain are not particularly specified, and are described as a first electrode and a second electrode. For example, when the first electrode is a source, the second electrode indicates a drain, and conversely, when the first electrode is a drain, the second electrode indicates a source.
本発明では、擬似輪郭を低減することが可能となる。したがって、表示品位が向上し、綺麗な画像をみることが出来るようになる。また、従来の倍速フレーム方式よりもデューティー比が向上するため、発光素子にかかる電圧が小さくすることができる。これにより、消費電力を低減し、発光素子の劣化を抑えることができる。 In the present invention, the pseudo contour can be reduced. Accordingly, the display quality is improved and a beautiful image can be seen. In addition, since the duty ratio is improved as compared with the conventional double speed frame method, the voltage applied to the light emitting element can be reduced. Thereby, power consumption can be reduced and deterioration of the light emitting element can be suppressed.
以下に、本発明の実施の形態を図面に基づいて説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.
（実施の形態１）
本実施形態では、本発明の駆動方式を５ビット表示（３２階調）の場合、及び６ビット表示（６４階調）の場合に適用した例について述べる。
(Embodiment 1)
In this embodiment, an example in which the driving method of the present invention is applied to the case of 5-bit display (32 gradations) and the case of 6-bit display (64 gradations) will be described.
本実施形態の駆動方式は、一例として、従来の時間階調方式において、第１ビット群に属するビットに対応するサブフレームを４つに分割し、第２ビット群に属するビットに対応するサブフレームを２つに分割し、第３ビット群に属するビットに対応するサブフレームは分割しない。そして、１フレームを前半と後半の２個のサブフレーム群に分け、分割した第１ビット群に属するビットを各サブフレーム群に２つずつ配置する。また、分割した第２ビット群に属するビットを各サブフレーム群に１つずつ配置し、第３ビット群に属するビットの各々を２個のサブフレーム群のどちらか一方もしくは両方に配置する。このとき、各サブフレーム群で、第１ビット群および第２ビット群に属するビットに対応するサブフレームの出現順序を概ね同じにする。なお、第３ビット群に属するビットについては、分割しないと考えてもよいし、一旦２つに分割した後に１つのサブフレームに統合したと考えてもよい。なお、第１ビット群および第２ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームに対して、重ね合わせ時間階調方式を適用する。すなわち、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。 As an example, the driving method of the present embodiment divides the subframe corresponding to the bit belonging to the first bit group into four in the conventional time gray scale method, and the subframe corresponding to the bit belonging to the second bit group. Is divided into two, and the subframe corresponding to the bit belonging to the third bit group is not divided. Then, one frame is divided into two subframe groups, the first half and the second half, and two bits belonging to the divided first bit group are arranged in each subframe group. Further, one bit belonging to the divided second bit group is arranged in each subframe group, and each bit belonging to the third bit group is arranged in one or both of the two subframe groups. At this time, in each subframe group, the appearance order of the subframes corresponding to the bits belonging to the first bit group and the second bit group is substantially the same. The bits belonging to the third bit group may be considered not to be divided, or may be considered once divided into two and then integrated into one subframe. Note that, among the subframes corresponding to the bits belonging to the first bit group and the second bit group, the overlapping time gray scale method is applied to subframes having the same lighting period in each subframe group. That is, the number of subframes to be lit increases as the gray level increases.
まず、５ビット表示（３２階調）の場合について考える。始めに、各階調におけるサブフレームの選択方法、つまり、各階調において各々のサブフレームを点灯させるか否かについて述べる。ここで、５ビットで階調を表現した場合の本発明におけるサブフレームの選択方法の一例を図１に示す。図１では、従来の時間階調方式（図４３）において、第１ビット群に１ビット分、第２ビット群に２ビット分、第３ビット群に２ビット分を割り当てるとし、第１ビット群に属するビットにＳＦ５、第２ビット群に属するビットにＳＦ３、ＳＦ４、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当てる。そして、ＳＦ５を４等分し、ＳＦ３、ＳＦ４をそれぞれ２等分し、ＳＦ１、ＳＦ２は分割しない。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを各サブフレーム群に配置する。つまり、第１ビット群に属するビットを図１のＳＦ４、ＳＦ５、ＳＦ９、ＳＦ１０に配置し、第２ビット群に属するビットを図１のＳＦ２、ＳＦ３、ＳＦ７、ＳＦ８に配置し、第３ビット群に属するビットを図１のＳＦ１とＳＦ６に配置する。その結果、サブフレーム数は１０個となり、各サブフレームの点灯期間の長さは、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝４、ＳＦ５＝４、ＳＦ６＝２、ＳＦ７＝２、ＳＦ８＝４、ＳＦ９＝４、ＳＦ１０＝４となる。ここで、図１のＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０の点灯期間の長さが全て４となるため、ＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０に対して、それぞれ重ね合わせ時間階調方式を適用する。 First, consider the case of 5-bit display (32 gradations). First, a selection method of subframes in each gradation, that is, whether or not each subframe is lit in each gradation will be described. Here, FIG. 1 shows an example of a subframe selection method according to the present invention in the case where gradation is expressed by 5 bits. In FIG. 1, in the conventional time gray scale method (FIG. 43), it is assumed that 1 bit is assigned to the first bit group, 2 bits are assigned to the second bit group, and 2 bits are assigned to the third bit group. SF5 is assigned to bits belonging to, SF3 and SF4 are assigned to bits belonging to the second bit group, and SF1 and SF2 are assigned to bits belonging to the third bit group. SF5 is divided into four equal parts, SF3 and SF4 are divided into two equal parts, and SF1 and SF2 are not divided. Next, two bits belonging to the first bit group divided into two are arranged in two subframe groups, one bit belonging to the second bit group divided into two is arranged in each subframe group, and Bits belonging to the 3-bit group are arranged in each subframe group. That is, bits belonging to the first bit group are arranged in SF4, SF5, SF9, SF10 in FIG. 1, bits belonging to the second bit group are arranged in SF2, SF3, SF7, SF8 in FIG. 1 are placed in SF1 and SF6 in FIG. As a result, the number of subframes is 10, and the length of the lighting period of each subframe is SF1 = 1, SF2 = 2, SF3 = 4, SF4 = 4, SF5 = 4, SF6 = 2, SF7 = 2, SF8 = 4, SF9 = 4, and SF10 = 4. Here, since the lengths of lighting periods of SF3 to SF5 and SF8 to SF10 in FIG. 1 are all 4, the overlapping time gray scale method is applied to SF3 to SF5 and SF8 to SF10, respectively.
このように各サブフレームを分割することにより、サブフレーム数を従来の倍速フレーム方式と同じ数に保つことができるため、フレーム周波数を従来の倍速フレーム方式と同じにすることができ、フレーム周波数を実質的に２倍にすることができる。 By dividing each subframe in this way, the number of subframes can be kept the same as the conventional double-speed frame method, so the frame frequency can be made the same as the conventional double-speed frame method, and the frame frequency can be reduced. It can be substantially doubled.
次に、階調数の表現方法、つまり、各サブフレームの選択方法の一例について述べる。特に、点灯期間の長さが等しいサブフレームに関して、サブフレームの選択に次のような規則性があることが望ましい。 Next, an example of a method for expressing the number of gradations, that is, a method for selecting each subframe will be described. In particular, regarding subframes having the same lighting period length, it is desirable that the subframe selection has the following regularity.
まず、重ね合わせ時間階調方式を適用したサブフレームについて一例を説明する。前半のサブフレーム群に配置したＳＦ３〜ＳＦ５と、後半のサブフレーム群に配置したＳＦ８〜ＳＦ１０については、ＳＦ３とＳＦ８、ＳＦ４とＳＦ９、ＳＦ５とＳＦ１０をそれぞれ同時に点灯させ、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。つまり、前半のサブフレーム群では、階調が増えるにしたがって、ＳＦ３、ＳＦ４、ＳＦ５が順次加わって点灯していく。後半のサブフレーム群でも同様に、階調が増えるにしたがって、ＳＦ８、ＳＦ９、ＳＦ１０が順次加わって点灯していく。そのため、同じビットに対応するサブフレーム（ＳＦ３とＳＦ８、ＳＦ４とＳＦ９、ＳＦ５とＳＦ１０）は、同時に点灯することになる。そのため、ＳＦ３とＳＦ８は、階調数８以上では全て点灯しており、ＳＦ４とＳＦ９は、階調数１６以上では全て点灯しており、ＳＦ５とＳＦ１０は、階調数２４以上では全て点灯している。つまり、小さい階調において点灯しているサブフレームは、大きい階調においても点灯していることになる。 First, an example of a subframe to which the overlapping time gray scale method is applied will be described. For SF3 to SF5 arranged in the first half subframe group, and for SF8 to SF10 arranged in the second half subframe group, SF3 and SF8, SF4 and SF9, and SF5 and SF10 are respectively turned on at the same time, and the gradation is increased. Therefore, the number of subframes to be lit is increased. That is, in the first half subframe group, as the gray level increases, SF3, SF4, and SF5 are sequentially added to light up. Similarly, in the latter half of the subframe group, as the gray level increases, SF8, SF9, and SF10 are sequentially added to light up. Therefore, subframes (SF3 and SF8, SF4 and SF9, and SF5 and SF10) corresponding to the same bit are lit simultaneously. Therefore, SF3 and SF8 are all lit when the number of gradations is 8 or more, SF4 and SF9 are all lit when the number of gradations is 16 or more, and SF5 and SF10 are all lit when the number of gradations is 24 or more. ing. That is, a subframe that is lit at a small gradation is also lit at a large gradation.
次に、重ね合わせ時間階調方式を適用しなかったサブフレームについて説明する。重ね合わせ時間階調方式を適用しなかったＳＦ１、ＳＦ２、ＳＦ６、ＳＦ７については、各サブフレームが点灯するかどうかを選択することにより、階調を表現する。なお、点灯期間の長さが２であるＳＦ２、ＳＦ６、ＳＦ７のうち、ＳＦ２とＳＦ７を同時に点灯させる。なぜなら、ＳＦ２とＳＦ７は元来点灯期間が４のサブフレームを２分割したものであるためである。ただし、同時に点灯させるサブフレームはこれに限定されない。例えば、ＳＦ２とＳＦ６を同時に点灯させてもよい。 Next, subframes to which the overlapping time gray scale method is not applied will be described. For SF1, SF2, SF6, and SF7 to which the overlapping time gradation method is not applied, gradation is expressed by selecting whether or not each subframe is lit. Of SF2, SF6, and SF7 whose lighting period length is 2, SF2 and SF7 are turned on simultaneously. This is because SF2 and SF7 are originally obtained by dividing a subframe having a lighting period of 4 into two. However, the subframes that are turned on simultaneously are not limited to this. For example, SF2 and SF6 may be turned on simultaneously.
以上より、例えば、階調数２を表現する場合は、点灯期間の長さが２であるＳＦ２、ＳＦ６、ＳＦ７のうち、ＳＦ６を点灯させる。階調数４を表現する場合は、点灯期間の長さが２であるＳＦ２、ＳＦ６、ＳＦ７のうち、同時に点灯するＳＦ２、ＳＦ７を点灯させる。階調数８を表現する場合は、点灯期間の長さが４であるＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０のうち、同時に点灯するＳＦ３、ＳＦ８を点灯させる。階調数１６を表現する場合は、点灯期間の長さが４であるＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０のうち、ＳＦ３、ＳＦ４、ＳＦ８、ＳＦ９を点灯させる。さらに階調数が大きい場合も同様に、点灯、非点灯を選択する。
From the above, for example, when expressing the number of
本発明の駆動方式を用いると、擬似輪郭を低減させることができる。例えば、図１において、画素Ａでは、階調数１５を表示し、画素Ｂでは、階調数１６で表示しているとする。その場合の、各サブフレームにおける点灯・非点灯の状態を、図２に示す。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が１５（＝４＋４＋４＋２＋１）と感じ、あるときは、階調数が１６（＝４＋２＋２＋４＋４）と感じる。この場合を図２（Ａ）に示す。本来は、階調数が１５と１６に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
When the driving method of the present invention is used, the pseudo contour can be reduced. For example, in FIG. 1, it is assumed that the pixel A displays the number of
また、視線が急激に動いた場合を図２（Ｂ）に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が１５（＝４＋２＋４＋４＋１）と感じ、あるときは、階調数が１６（＝４＋４＋２＋４＋２）と感じる。本来は、階調数が１５と１６に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。 FIG. 2B shows a case where the line of sight moves suddenly. If the line of sight moves abruptly, depending on how the line of sight is followed, the number of gradations is felt 15 (= 4 + 2 + 4 + 4 + 1) in some cases, and the number of gradations is felt 16 (= 4 + 4 + 2 + 4 + 2) in some cases. Originally, the number of gradations should be visible as 15 and 16, and it looks correct. Therefore, the pseudo contour is reduced.
なお、各サブフレームにおける点灯期間の長さ（または、ある時間における点灯回数、つまり、重み付けの量）は１、２、４としたが、これに限定されない。また、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝４、ＳＦ５＝４、ＳＦ６＝２、ＳＦ７＝２、ＳＦ８＝４、ＳＦ９＝４、ＳＦ１０＝４としたが、サブフレームの番号と点灯期間の長さとの対応はこれに限定されない。 Note that although the length of the lighting period in each subframe (or the number of times of lighting in a certain time, that is, the weighting amount) is 1, 2, and 4, it is not limited to this. Also, SF1 = 1, SF2 = 2, SF3 = 4, SF4 = 4, SF5 = 4, SF6 = 2, SF7 = 2, SF8 = 4, SF9 = 4, and SF10 = 4. The correspondence with the length of the lighting period is not limited to this.
また、各サブフレームの選択方法は、これに限定されない。例えば、階調数４を表現する場合、本実施形態では、点灯期間の長さが２であるＳＦ２、ＳＦ６、ＳＦ７のうち、同時に点灯するＳＦ２、ＳＦ７を点灯させたが、ＳＦ２、ＳＦ６を点灯させてもよい。
Further, the selection method of each subframe is not limited to this. For example, when expressing the number of
なお、第１ビット群および第２ビット群に属するビットに相当する複数のサブフレームの出現順序が概ね同じである、ということは、完全に一致する場合だけではなく、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームの間に、第３ビット群に属するビットに対応するサブフレームがある場合も含むものとする。したがって、第３ビット群に属するビットに対応するサブフレームの位置が、前半のサブフレーム群と後半のサブフレーム群とで異なっていても、第１ビット群および第２ビット群に属するビットに対応するサブフレームの出現順序が同じであればよい。この例を図５１に示す。図５１では、従来の時間階調方式（図４３）において、第３ビット群に属するビットとして割り当てたＳＦ１とＳＦ２を、図５１のＳＦ３とＳＦ９に配置している。 Note that the appearance order of the plurality of subframes corresponding to the bits belonging to the first bit group and the second bit group is substantially the same, not only when they completely match, but also the bits belonging to the first bit group. This includes the case where there is a subframe corresponding to a bit belonging to the third bit group between a plurality of subframes corresponding to the above and a plurality of subframes corresponding to the bits belonging to the second bit group. Therefore, even if the position of the subframe corresponding to the bit belonging to the third bit group is different between the first subframe group and the second subframe group, it corresponds to the bit belonging to the first bit group and the second bit group. It is sufficient that the appearance order of the subframes to be performed is the same. An example of this is shown in FIG. In FIG. 51, SF1 and SF2 assigned as bits belonging to the third bit group in the conventional time gray scale method (FIG. 43) are arranged in SF3 and SF9 in FIG.
なお、図１では、第３ビット群に属するビットに対応するサブフレームを２個のサブフレーム群に各々配置したが、これに限定されない。２個ともどちらか一方のサブフレーム群に配置してもよい。例えば、図１において、第３ビット群に属する２個のビットを前半のサブフレーム群に配置した例を図３に示す。図３では、従来の時間階調方式（図４３）において、第３ビット群に属するビットとして割り当てたＳＦ１、ＳＦ２を、前半のサブフレーム群に配置している。つまり、第３ビット群に属するビットを図３のＳＦ１とＳＦ２に配置している。 In FIG. 1, the subframes corresponding to the bits belonging to the third bit group are arranged in the two subframe groups, but the present invention is not limited to this. Both may be arranged in either one of the subframe groups. For example, FIG. 3 shows an example in which two bits belonging to the third bit group in FIG. 1 are arranged in the first half subframe group. In FIG. 3, in the conventional time gray scale method (FIG. 43), SF1 and SF2 assigned as bits belonging to the third bit group are arranged in the first half subframe group. That is, the bits belonging to the third bit group are arranged in SF1 and SF2 in FIG.
なお、点灯期間の長さは、全体の階調数（ビット数）や全体のサブフレーム数などにより、適宜変わるものである。よって、点灯期間の長さが同じであっても、全体の階調数（ビット数）や全体のサブフレーム数が変われば、実際に点灯している期間の長さ（例えば、何μｓであるか）については、変わる可能性がある。 Note that the length of the lighting period varies depending on the total number of gradations (number of bits), the total number of subframes, and the like. Therefore, even if the length of the lighting period is the same, if the total number of gradations (number of bits) or the total number of subframes changes, the length of the actual lighting period (for example, how many μs it is) ) Is subject to change.
なお、点灯期間は、点灯し続ける場合に用いるものであり、点灯回数は、ある時間内において、点滅し続ける場合に用いるものである。点灯回数を用いる代表的なディスプレイは、プラズマディスプレイである。点灯期間を用いる代表的なディスプレイは、有機ＥＬディスプレイである。 Note that the lighting period is used when the lamp continues to be lit, and the lighting count is used when the lamp continues to flash within a certain period of time. A typical display using the number of times of lighting is a plasma display. A typical display using the lighting period is an organic EL display.
次に、６ビット表示（６４階調）の場合について考える。ここで、６ビットで階調を表現した場合の本発明におけるサブフレームの選択方法の一例を図４に示す。 Next, consider the case of 6-bit display (64 gradations). Here, FIG. 4 shows an example of a subframe selection method according to the present invention in the case where gradation is expressed by 6 bits.
図４では、従来の時間階調方式（図４５）において、第１ビット群に１ビット分、第２ビット群に３ビット分、第３ビット群に２ビット分を割り当てるとし、第１ビット群に属するビットにＳＦ６、第２ビット群に属するビットにＳＦ３、ＳＦ４、ＳＦ５、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当てる。そして、ＳＦ６を４等分し、ＳＦ３、ＳＦ４、ＳＦ５をそれぞれ２等分し、ＳＦ１、ＳＦ２は分割しない。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを各サブフレーム群に配置する。つまり、第１ビット群に属するビットを図４のＳＦ５、ＳＦ６、ＳＦ１１、ＳＦ１２に配置し、第２ビット群に属するビットを図４のＳＦ２、ＳＦ３、ＳＦ４、ＳＦ８、ＳＦ９、ＳＦ１０に配置し、第３ビット群に属するビットを図４のＳＦ１とＳＦ７に配置する。その結果、サブフレーム数は１２個となり、各サブフレームの点灯期間の長さは、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝８、ＳＦ５＝８、ＳＦ６＝８、ＳＦ７＝２、ＳＦ８＝２、ＳＦ９＝４、ＳＦ１０＝８、ＳＦ１１＝８、ＳＦ１２＝８となる。ここで、図４のＳＦ４〜ＳＦ６、ＳＦ１０〜ＳＦ１２の点灯期間の長さが全て８となるため、ＳＦ４〜ＳＦ６、ＳＦ１０〜ＳＦ１２に対して、それぞれ重ね合わせ時間階調方式を適用する。 In FIG. 4, in the conventional time gray scale method (FIG. 45), it is assumed that 1 bit is assigned to the first bit group, 3 bits are assigned to the second bit group, and 2 bits are assigned to the third bit group. SF6 is assigned to bits belonging to, SF3, SF4, SF5 are assigned to bits belonging to the second bit group, and SF1 and SF2 are assigned to bits belonging to the third bit group. Then, SF6 is divided into four equal parts, SF3, SF4, and SF5 are divided into two equal parts, and SF1 and SF2 are not divided. Next, two bits belonging to the first bit group divided into two are arranged in two subframe groups, one bit belonging to the second bit group divided into two is arranged in each subframe group, and Bits belonging to the 3-bit group are arranged in each subframe group. That is, bits belonging to the first bit group are arranged in SF5, SF6, SF11, SF12 in FIG. 4, bits belonging to the second bit group are arranged in SF2, SF3, SF4, SF8, SF9, SF10 in FIG. Bits belonging to the third bit group are arranged in SF1 and SF7 in FIG. As a result, the number of subframes is 12, and the length of the lighting period of each subframe is SF1 = 1, SF2 = 2, SF3 = 4, SF4 = 8, SF5 = 8, SF6 = 8, SF7 = 2, SF8 = 2, SF9 = 4, SF10 = 8, SF11 = 8, and SF12 = 8. Here, since the lengths of the lighting periods of SF4 to SF6 and SF10 to SF12 in FIG. 4 are all 8, the overlapping time gray scale method is applied to SF4 to SF6 and SF10 to SF12, respectively.
５ビット表示の場合と同様に、本発明の駆動方式を用いると、擬似輪郭を低減させることができる。例えば、図４で示したサブフレームを用いて、画素Ａでは、階調数３１を表示し、画素Ｂでは、階調数３２で表示しているとする。その場合の、各サブフレームにおける点灯・非点灯の状態を、図５に示す。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が３１（＝８＋８＋８＋４＋２＋１）と感じ、あるときは、階調数が３２（＝８＋４＋２＋２＋８＋８）と感じる。この場合を図５（Ａ）に示す。本来は、階調数が３１と３２に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
As in the case of 5-bit display, the pseudo contour can be reduced by using the driving method of the present invention. For example, it is assumed that the pixel A displays the
また、視線が急激に動いた場合を図５（Ｂ）に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が２７（＝８＋４＋２＋８＋４＋１）と感じ、あるときは、階調数が３６（＝８＋８＋２＋８＋８＋２）と感じる。本来は、階調数が３１と３２に見えるべきであるのに、階調数が２７や３６のように見えてしまい、擬似輪郭が発生してしまう。しかし、従来の倍速フレーム方式（図４６）よりも階調のずれが小さいため、擬似輪郭が低減される。 FIG. 5B shows the case where the line of sight moves suddenly. If the line of sight moves abruptly, depending on how the line of sight is followed, the number of gradations feels 27 (= 8 + 4 + 2 + 8 + 4 + 1) in some cases and the number of gradations 36 (= 8 + 8 + 2 + 8 + 8 + 2) in some cases. Originally, the number of gradations should be 31 and 32, but the number of gradations appears to be 27 or 36, and a pseudo contour is generated. However, since the gradation shift is smaller than in the conventional double speed frame method (FIG. 46), the pseudo contour is reduced.
なお、５ビット表示の場合と同様に、各サブフレームにおける点灯期間の長さ（または、ある時間における点灯回数、つまり、重み付けの量）は１、２、４、８であるとしたが、これに限定されない。また、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝８、ＳＦ５＝８、ＳＦ６＝８、ＳＦ７＝２、ＳＦ８＝２、ＳＦ９＝４、ＳＦ１０＝８、ＳＦ１１＝８、ＳＦ１２＝８であるとしたが、サブフレームの番号と点灯期間の長さとの対応はこれに限定されない。また、サブフレームの選択方法は、これに限定されない。 As in the case of 5-bit display, the length of the lighting period in each subframe (or the number of times of lighting in a certain time, that is, the amount of weighting) is 1, 2, 4, and 8. It is not limited to. Also, SF1 = 1, SF2 = 2, SF3 = 4, SF4 = 8, SF5 = 8, SF6 = 8, SF7 = 2, SF8 = 2, SF9 = 4, SF10 = 8, SF11 = 8, SF12 = 8 However, the correspondence between the subframe number and the length of the lighting period is not limited to this. Further, the subframe selection method is not limited to this.
なお、本実施形態において、各ビット群に何ビット分を割り当てるかは、これまでに説明した例に限定されない。ただし、第１ビット群と第２ビット群に関しては、少なくとも１ビット分は割り当てる方が望ましい。 In the present embodiment, how many bits are allocated to each bit group is not limited to the examples described so far. However, it is desirable to assign at least one bit for the first bit group and the second bit group.
例えば、５ビット表示の場合に、第１ビット群に１ビット分、第２ビット群に３ビット分、第３ビット群に１ビット分を割り当てた例を図６に示す。従来の時間階調方式（図４３）において、第１ビット群に属するビットにＳＦ５、第２ビット群に属するビットにＳＦ２〜ＳＦ４、第３ビット群に属するビットにＳＦ１を割り当てる。そして、ＳＦ５を４分割し、ＳＦ２〜ＳＦ４を２分割し、ＳＦ１は分割しない。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを一方のサブフレーム群に配置する。つまり、第１ビット群に属するビットを図６のＳＦ５、ＳＦ６、ＳＦ１０、ＳＦ１１に配置し、第２ビット群に属するビットを図６のＳＦ２〜ＳＦ４、ＳＦ７〜ＳＦ９に配置し、第３ビット群に属するビットを図６のＳＦ１に配置する。その結果、サブフレーム数は１１個となり、各サブフレームの点灯期間の長さは、ＳＦ１＝１、ＳＦ２＝１、ＳＦ３＝２、ＳＦ４＝４、ＳＦ５＝４、ＳＦ６＝４、ＳＦ７＝１、ＳＦ８＝２、ＳＦ９＝４、ＳＦ１０＝４、ＳＦ１１＝４となる。ここで、図６のＳＦ４〜ＳＦ６、ＳＦ９〜ＳＦ１１の点灯期間の長さが全て４となるため、ＳＦ４〜ＳＦ６、ＳＦ９〜ＳＦ１１に対して、それぞれ重ね合わせ時間階調方式を適用する。 For example, in the case of 5-bit display, FIG. 6 shows an example in which 1 bit is assigned to the first bit group, 3 bits are assigned to the second bit group, and 1 bit is assigned to the third bit group. In the conventional time gray scale method (FIG. 43), SF5 is assigned to bits belonging to the first bit group, SF2 to SF4 are assigned to bits belonging to the second bit group, and SF1 is assigned to bits belonging to the third bit group. Then, SF5 is divided into four, SF2 to SF4 are divided into two, and SF1 is not divided. Next, two bits belonging to the first bit group divided into two are arranged in two subframe groups, one bit belonging to the second bit group divided into two is arranged in each subframe group, and Bits belonging to the 3-bit group are arranged in one subframe group. That is, the bits belonging to the first bit group are arranged in SF5, SF6, SF10, SF11 in FIG. 6, the bits belonging to the second bit group are arranged in SF2 to SF4, SF7 to SF9 in FIG. The bits belonging to are arranged in SF1 in FIG. As a result, the number of subframes is 11, and the length of the lighting period of each subframe is SF1 = 1, SF2 = 1, SF3 = 2, SF4 = 4, SF5 = 4, SF6 = 4, SF7 = 1, SF8 = 2, SF9 = 4, SF10 = 4, and SF11 = 4. Here, since the lengths of the lighting periods of SF4 to SF6 and SF9 to SF11 in FIG. 6 are all 4, the overlapping time gray scale method is applied to SF4 to SF6 and SF9 to SF11, respectively.
また、例えば、５ビット表示の場合に、第１ビット群に２ビット分、第２ビット群に１ビット分、第３ビット群に２ビット分を割り当てた例を図７に示す。従来の時間階調方式（図４３）において、第１ビット群に属するビットにＳＦ４、ＳＦ５、第２ビット群に属するビットにＳＦ３、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当てる。そして、ＳＦ４、ＳＦ５を４分割し、ＳＦ３を２分割し、ＳＦ１、ＳＦ２は分割しない。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを各サブフレーム群に配置する。つまり、第１ビット群に属するビットを図７のＳＦ３〜ＳＦ６、ＳＦ９〜ＳＦ１２に配置し、第２ビット群に属するビットを図７のＳＦ２、ＳＦ８に配置し、第３ビット群に属するビットを図７のＳＦ１、ＳＦ７に配置する。その結果、サブフレーム数は１２個となり、各サブフレームの点灯期間は、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝２、ＳＦ４＝２、ＳＦ５＝４、ＳＦ６＝４、ＳＦ７＝２、ＳＦ８＝２、ＳＦ９＝２、ＳＦ１０＝２、ＳＦ１１＝４、ＳＦ１２＝４となる。ここで、図７のＳＦ２〜ＳＦ４、ＳＦ８〜ＳＦ１０の点灯期間の長さが全て２となるため、ＳＦ２〜ＳＦ４、ＳＦ８〜ＳＦ１０に対して、それぞれ重ね合わせ時間階調方式を適用する。 For example, in the case of 5-bit display, FIG. 7 shows an example in which 2 bits are assigned to the first bit group, 1 bit is assigned to the second bit group, and 2 bits are assigned to the third bit group. In the conventional time gray scale method (FIG. 43), SF4 and SF5 are assigned to bits belonging to the first bit group, SF3 is assigned to bits belonging to the second bit group, and SF1 and SF2 are assigned to bits belonging to the third bit group. Then, SF4 and SF5 are divided into four, SF3 is divided into two, and SF1 and SF2 are not divided. Next, two bits belonging to the first bit group divided into two are arranged in two subframe groups, one bit belonging to the second bit group divided into two is arranged in each subframe group, and Bits belonging to the 3-bit group are arranged in each subframe group. That is, bits belonging to the first bit group are arranged in SF3 to SF6 and SF9 to SF12 in FIG. 7, bits belonging to the second bit group are arranged in SF2 and SF8 in FIG. 7, and bits belonging to the third bit group are assigned. Arranged at SF1 and SF7 in FIG. As a result, the number of subframes is 12, and the lighting period of each subframe is SF1 = 1, SF2 = 2, SF3 = 2, SF4 = 2, SF5 = 4, SF6 = 4, SF7 = 2, SF8 = 2. SF9 = 2, SF10 = 2, SF11 = 4, and SF12 = 4. Here, since the lengths of lighting periods of SF2 to SF4 and SF8 to SF10 in FIG. 7 are all 2, the overlapping time gray scale method is applied to SF2 to SF4 and SF8 to SF10, respectively.
また、例えば、５ビット表示の場合に、第１ビット群に１ビット分、第２ビット群に４ビット分、第３ビット群に０ビット分を割り当てた例を図８に示す。従来の時間階調方式（図４３）において、第１ビット群に属するビットにＳＦ５、第２ビット群に属するビットに残りのＳＦ１〜ＳＦ４を割り当てる。そして、ＳＦ５を４分割し、残りのＳＦ１〜ＳＦ４を２分割する。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置する。つまり、第１ビット群に属するビットを図８のＳＦ５、ＳＦ６、ＳＦ１１、ＳＦ１２に配置し、第２ビット群に属するビットを図８のＳＦ１〜ＳＦ４、ＳＦ７〜ＳＦ１０に配置する。その結果、サブフレーム数は１２個となり、各サブフレームの点灯期間の長さは、ＳＦ１＝０．５、ＳＦ２＝１、ＳＦ３＝２、ＳＦ４＝４、ＳＦ５＝４、ＳＦ６＝４、ＳＦ７＝０．５、ＳＦ８＝１、ＳＦ９＝２、ＳＦ１０＝４、ＳＦ１１＝４、ＳＦ１２＝４となる。ここで、図８のＳＦ４〜ＳＦ６、ＳＦ１０〜ＳＦ１２の点灯期間の長さが全て４となるため、ＳＦ４〜ＳＦ６、ＳＦ１０〜ＳＦ１２に対して、それぞれ重ね合わせ時間階調方式を適用する。 For example, in the case of 5-bit display, FIG. 8 shows an example in which 1 bit is assigned to the first bit group, 4 bits are assigned to the second bit group, and 0 bits are assigned to the third bit group. In the conventional time gray scale method (FIG. 43), SF5 is assigned to bits belonging to the first bit group, and the remaining SF1 to SF4 are assigned to bits belonging to the second bit group. Then, SF5 is divided into four, and the remaining SF1 to SF4 are divided into two. Next, two bits belonging to the first bit group divided into four are arranged in two subframe groups, and one bit belonging to the second bit group divided into two is arranged in each subframe group. That is, the bits belonging to the first bit group are arranged in SF5, SF6, SF11, and SF12 in FIG. 8, and the bits belonging to the second bit group are arranged in SF1 to SF4 and SF7 to SF10 in FIG. As a result, the number of subframes is 12, and the length of the lighting period of each subframe is SF1 = 0.5, SF2 = 1, SF3 = 2, SF4 = 4, SF5 = 4, SF6 = 4, SF7 = 0.5, SF8 = 1, SF9 = 2, SF10 = 4, SF11 = 4, and SF12 = 4. Here, since the lengths of lighting periods of SF4 to SF6 and SF10 to SF12 in FIG. 8 are all 4, the overlapping time gray scale method is applied to SF4 to SF6 and SF10 to SF12, respectively.
なお、図８は、図６において第３ビット群に属するビットを分割して、前半のサブフレーム群と後半のサブフレーム群に配置したものとみなせる。その結果、第３ビット群に属するビットについては、実質的にフレーム周波数が上がったとみなせる。そのため、目を誤魔化しやすくなり、擬似輪郭を低減できる。 In FIG. 8, it can be considered that the bits belonging to the third bit group in FIG. 6 are divided and arranged in the first subframe group and the second subframe group. As a result, for the bits belonging to the third bit group, it can be considered that the frame frequency has substantially increased. Therefore, it becomes easy to deceive the eyes, and the pseudo contour can be reduced.
なお、本実施形態では、第１ビット群に属するビットとして、最上位のビット（重みが最大のビット）を選択していたが、第１ビット群に属するビットとして選択するビットはこれに限定されない。第１ビット群に属するビットとして、どのビットを選択してもよい。同様に、第２ビット群および第３ビット群に属するビットとして、どのビットを選択してもよい。 In this embodiment, the most significant bit (the bit with the largest weight) is selected as the bit belonging to the first bit group. However, the bit selected as the bit belonging to the first bit group is not limited to this. . Any bit may be selected as a bit belonging to the first bit group. Similarly, any bit may be selected as a bit belonging to the second bit group and the third bit group.
例えば、５ビット表示の場合に、第１ビット群に属するビットとして、２番目に上位のビットを選択した例を図９に示す。従来の時間階調方式（図４３）において、第１ビット群に１ビット分、第２ビット群に２ビット分、第３ビット群に２ビット分を割り当てるとし、第１ビット群に属するビットに、２番目に上位のビットに対応するＳＦ４、第２ビット群に属するビットにＳＦ３、ＳＦ５、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当てる。そして、ＳＦ４を４分割し、ＳＦ３、ＳＦ５をそれぞれ２分割し、ＳＦ１、ＳＦ２は分割しない。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを各サブフレーム群に配置する。つまり、第１ビット群に属するビットを図９のＳＦ３、ＳＦ４、ＳＦ８、ＳＦ９に配置し、第２ビット群に属するビットを図９のＳＦ２、ＳＦ５、ＳＦ７、ＳＦ１０に配置し、第３ビット群に属するビットを図９のＳＦ１とＳＦ６に配置する。その結果、サブフレーム数は１０個となり、各サブフレームの点灯期間は、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝２、ＳＦ４＝２、ＳＦ５＝８、ＳＦ６＝２、ＳＦ７＝２、ＳＦ８＝２、ＳＦ９＝２、ＳＦ１０＝８となる。ここで、図９のＳＦ２〜ＳＦ４、ＳＦ７〜ＳＦ９の点灯期間の長さが全て２となるため、ＳＦ２〜ＳＦ４、ＳＦ７〜ＳＦ９に対して、それぞれ重ね合わせ時間階調方式を適用する。 For example, FIG. 9 shows an example in which the second most significant bit is selected as a bit belonging to the first bit group in the case of 5-bit display. In the conventional time gray scale method (FIG. 43), 1 bit is assigned to the first bit group, 2 bits are assigned to the second bit group, and 2 bits are assigned to the third bit group. SF4 corresponding to the second most significant bit, SF3 and SF5 are assigned to the bits belonging to the second bit group, and SF1 and SF2 are assigned to the bits belonging to the third bit group. Then, SF4 is divided into four, SF3 and SF5 are divided into two, and SF1 and SF2 are not divided. Next, two bits belonging to the first bit group divided into two are arranged in two subframe groups, one bit belonging to the second bit group divided into two is arranged in each subframe group, and Bits belonging to the 3-bit group are arranged in each subframe group. That is, bits belonging to the first bit group are arranged in SF3, SF4, SF8, and SF9 in FIG. 9, bits belonging to the second bit group are arranged in SF2, SF5, SF7, and SF10 in FIG. Are assigned to SF1 and SF6 in FIG. As a result, the number of subframes is 10, and the lighting period of each subframe is SF1 = 1, SF2 = 2, SF3 = 2, SF4 = 2, SF5 = 8, SF6 = 2, SF7 = 2, SF8 = 2. SF9 = 2 and SF10 = 8. Here, since the lengths of lighting periods of SF2 to SF4 and SF7 to SF9 in FIG. 9 are all 2, the overlapping time gray scale method is applied to SF2 to SF4 and SF7 to SF9, respectively.
なお、図９に示した例のように、最上位のビットに対応するサブフレームについても、サブフレームの分割数がサブフレーム群の個数と同じであれば、第２ビット群に属することとなる。 As in the example shown in FIG. 9, the subframe corresponding to the most significant bit belongs to the second bit group if the number of subframe divisions is the same as the number of subframe groups. .
なお、本実施形態では、従来の時間階調方式に対して、第１ビット群に属するビットに対応するサブフレームを４個に分割した例を示したが、第１ビット群に属するビットに対応するサブフレームの分割数はこれに限定されない。第１ビット群に属するビットに対応するサブフレームの分割数は、サブフレーム群の個数よりも大きければよい。つまり、サブフレーム群が２個の場合、分割数は３個以上ならばよい。例えば、第１ビット群に属するビットに対応するサブフレームを３分割して、２個のサブフレーム群に２個分と１個分を配置してもよい。なお、第１ビット群に属するビットに対応するサブフレームは、サブフレーム群の倍数となるように分割することが望ましい。つまり、サブフレーム群が２個の場合、（２×ｍ）個（ここで、ｍはｍ≧２の整数）に分割することが望ましい。なぜなら、分割した第１ビット群に属するビットを各サブフレーム群に均等に配置して、ちらつきを防止したり、擬似輪郭を防止したりすることができるからである。例えば、第１ビット群に属するビットに対応するサブフレームを６分割してもよい。ただし、これに限定されない。 In this embodiment, an example is shown in which the subframe corresponding to the bit belonging to the first bit group is divided into four in comparison with the conventional time gray scale method, but it corresponds to the bit belonging to the first bit group. The number of subframes to be divided is not limited to this. The number of subframe divisions corresponding to the bits belonging to the first bit group only needs to be larger than the number of subframe groups. That is, when there are two subframe groups, the number of divisions may be three or more. For example, the subframe corresponding to the bit belonging to the first bit group may be divided into three, and two and one subframe may be arranged in two subframe groups. It should be noted that the subframe corresponding to the bits belonging to the first bit group is desirably divided so as to be a multiple of the subframe group. That is, when there are two subframe groups, it is desirable to divide into (2 × m) (where m is an integer of m ≧ 2). This is because the bits belonging to the divided first bit group can be evenly arranged in each subframe group to prevent flickering and pseudo contour. For example, the subframe corresponding to the bits belonging to the first bit group may be divided into six. However, it is not limited to this.
なお、本実施形態では、従来の時間階調方式に対して、第１ビット群に属するビットに対応するサブフレームを全て４つに分割した例を示したが、第１ビット群に属するビットに対応する全てのサブフレームの分割数を同じにしなくてもよい。第１ビット群の中で分割数が異なっていてもよい。 In the present embodiment, an example is shown in which the subframes corresponding to the bits belonging to the first bit group are all divided into four compared to the conventional time gray scale method. The number of divisions of all corresponding subframes may not be the same. The number of divisions may be different in the first bit group.
例えば、図７の場合と同様に、従来の時間階調方式（図４３）において、第１ビット群に属するビットにＳＦ４、ＳＦ５、第２ビット群に属するビットにＳＦ３、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当て、第１ビット群に属するビットに割り当てたＳＦ４を４分割し、ＳＦ５を６分割した例を図１０に示す。まず、第１ビット群に属するビットに割り当てたＳＦ４を４分割し、ＳＦ５を６分割する。次に、６分割した第１ビット群に属するビットを２個のサブフレーム群に３個ずつ配置し、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置する。つまり、６分割した第１ビット群に属するビットを図１０のＳＦ５〜ＳＦ７、ＳＦ１２〜ＳＦ１４に配置し、４分割した第１ビット群に属するビットを図１０のＳＦ３、ＳＦ４、ＳＦ１０、ＳＦ１１に配置する。その結果、サブフレーム数は１４個となり、各サブフレームの点灯期間は、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝２、ＳＦ４＝２、ＳＦ５＝８／３、ＳＦ６＝８／３、ＳＦ７＝８／３、ＳＦ８＝２、ＳＦ９＝２、ＳＦ１０＝２、ＳＦ１１＝２、ＳＦ１２＝８／３、ＳＦ１３＝８／３、ＳＦ１４＝８／３となる。ここで、図１０のＳＦ２〜ＳＦ４、ＳＦ９〜ＳＦ１１の点灯期間の長さが全て２となるため、ＳＦ２〜ＳＦ４、ＳＦ９〜ＳＦ１１に対して、それぞれ重ね合わせ時間階調方式を適用する。 For example, as in FIG. 7, in the conventional time gray scale method (FIG. 43), the bits belonging to the first bit group belong to SF4, SF5, the bits belonging to the second bit group belong to SF3, and the third bit group. FIG. 10 shows an example in which SF1 and SF2 are assigned to the bits, SF4 assigned to the bits belonging to the first bit group is divided into four, and SF5 is divided into six. First, SF4 assigned to the bits belonging to the first bit group is divided into four, and SF5 is divided into six. Next, three bits belonging to the first bit group divided into six are arranged in two subframe groups, and two bits belonging to the first bit group divided into four are arranged in two subframe groups. . That is, the bits belonging to the first bit group divided into six are arranged in SF5 to SF7 and SF12 to SF14 in FIG. 10, and the bits belonging to the first bit group divided into four are arranged in SF3, SF4, SF10 and SF11 in FIG. To do. As a result, the number of subframes is 14, and the lighting period of each subframe is SF1 = 1, SF2 = 2, SF3 = 2, SF4 = 2, SF5 = 8/3, SF6 = 8/3, SF7 = 8. / 3, SF8 = 2, SF9 = 2, SF10 = 2, SF11 = 2, SF12 = 8/3, SF13 = 8/3, and SF14 = 8/3. Here, since the lengths of lighting periods of SF2 to SF4 and SF9 to SF11 in FIG. 10 are all 2, the overlapping time gray scale method is applied to SF2 to SF4 and SF9 to SF11, respectively.
なお、本実施形態では、従来の時間階調方式に対して、第１ビット群に属するビットに対応するサブフレームを４つに等分割し、第２ビット群に属するビットに対応するサブフレームを２つに等分割した例を示したが、サブフレームの分割の幅はこれに限定されない。必ずしも等分割にしなくてもよい。 In this embodiment, the subframe corresponding to the bits belonging to the first bit group is equally divided into four, and the subframe corresponding to the bits belonging to the second bit group is divided into four in comparison with the conventional time gray scale method. Although an example of equal division into two is shown, the division width of the subframe is not limited to this. It does not necessarily have to be equally divided.
例えば、５ビット表示の場合、従来の時間階調方式（図４３）において、第２ビット群に属するビットに対応するサブフレーム（ＳＦ４）の点灯期間（長さ８）を２、６と分割してもよい。この例を図１１に示す。図１１では、第２ビット群に属するビットに割り当てたＳＦ４を２、６と分割し、点灯期間が２のものをＳＦ３に、点灯期間が６のものをＳＦ８に配置している。ここで、図１１のＳＦ２、ＳＦ３の点灯期間の長さが２となるため、ＳＦ２、ＳＦ３に対して、重ね合わせ時間階調方式を適用する。 For example, in the case of 5-bit display, in the conventional time gray scale method (FIG. 43), the lighting period (length 8) of the subframe (SF4) corresponding to the bits belonging to the second bit group is divided into 2 and 6. May be. An example of this is shown in FIG. In FIG. 11, SF4 assigned to the bits belonging to the second bit group is divided into 2 and 6, and those with a lighting period of 2 are arranged in SF3, and those with a lighting period of 6 are arranged in SF8. Here, since the length of the lighting period of SF2 and SF3 in FIG. 11 is 2, the overlapping time gray scale method is applied to SF2 and SF3.
なお、本実施形態では、２個のサブフレーム群で、第１ビット群および第２ビット群に属するビットに対応するサブフレームの出現順序は同じにしたが、サブフレームの出現順序を全く同じにするということに限定されない。２個のサブフレーム群で、いくつかのサブフレームの順序が異なっていてもよい。例えば、図１の場合において、ＳＦ８とＳＦ９を入れ替えてもよい。つまり、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ９、ＳＦ８、ＳＦ１０と配置してもよい。 In this embodiment, in the two subframe groups, the subframe appearance order corresponding to the bits belonging to the first bit group and the second bit group is the same, but the subframe appearance order is exactly the same. It is not limited to doing. The order of some subframes may be different in the two subframe groups. For example, in the case of FIG. 1, SF8 and SF9 may be interchanged. That is, SF1, SF2, SF3, SF4, SF5, SF6, SF7, SF9, SF8, and SF10 may be arranged.
なお、これまでに説明した、各ビット群に割り当てるビット数、各ビット群に属するビットとして選択するビット、第１ビット群に属するビットの分割数、サブフレームの分割の幅、サブフレームの出現順序についての内容を、互いに組み合わせて用いてもよい。 The number of bits to be assigned to each bit group, the bits selected as bits belonging to each bit group, the number of divisions of bits belonging to the first bit group, the width of subframe division, the order of appearance of subframes described above The contents of may be used in combination with each other.
例えば、５ビット表示の場合、従来の時間階調方式（図４３）において、第１ビット群に２ビット分、第２ビット群に１ビット分、第３ビット群に２ビット分を割り当て、第１ビット群に属するビットのうち、一方の分割幅を変えた例を図１２に示す。従来の時間階調方式（図４３）において、第１ビット群に属するビットにＳＦ４、ＳＦ５、第２ビット群に属するビットにＳＦ３、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当てる。そして、ＳＦ４、ＳＦ５を４分割する。このとき、ＳＦ４の点灯期間（長さ８）を２、２、２、２と等分割し、ＳＦ５の点灯期間（長さ１６）を２、６、２、６と分割する。また、ＳＦ３を２分割し、ＳＦ１、ＳＦ２は分割しない。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを各サブフレーム群に配置する。つまり、第１ビット群に属するビットのうち、ＳＦ４を分割したものは図１２のＳＦ３、ＳＦ４、ＳＦ９、ＳＦ１０に配置し、ＳＦ５を分割したものは、点灯期間が２のものを図１２のＳＦ５、ＳＦ１１に配置し、点灯期間が６のものを図１２のＳＦ６、ＳＦ１２に配置する。また、第２ビット群に属するビットを図１２のＳＦ２、ＳＦ８に配置し、第３ビット群に属するビットを図１２のＳＦ１、ＳＦ７に配置する。その結果、サブフレーム数は１２個となり、各サブフレームの点灯期間は、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝２、ＳＦ４＝２、ＳＦ５＝２、ＳＦ６＝６、ＳＦ７＝２、ＳＦ８＝２、ＳＦ９＝２、ＳＦ１０＝２、ＳＦ１１＝２、ＳＦ１２＝６となる。 For example, in the case of 5-bit display, in the conventional time gray scale method (FIG. 43), 2 bits are assigned to the first bit group, 1 bit is assigned to the second bit group, and 2 bits are assigned to the third bit group. FIG. 12 shows an example in which one of the bits belonging to one bit group is changed. In the conventional time gray scale method (FIG. 43), SF4 and SF5 are assigned to bits belonging to the first bit group, SF3 is assigned to bits belonging to the second bit group, and SF1 and SF2 are assigned to bits belonging to the third bit group. Then, SF4 and SF5 are divided into four. At this time, the lighting period (length 8) of SF4 is divided equally into 2, 2, 2, 2 and the lighting period (length 16) of SF5 is divided into 2, 6, 2, 6 and so on. Also, SF3 is divided into two, and SF1 and SF2 are not divided. Next, two bits belonging to the first bit group divided into two are arranged in two subframe groups, one bit belonging to the second bit group divided into two is arranged in each subframe group, and Bits belonging to the 3-bit group are arranged in each subframe group. That is, among the bits belonging to the first bit group, those obtained by dividing SF4 are arranged in SF3, SF4, SF9 and SF10 in FIG. 12, and those obtained by dividing SF5 are those having a lighting period of 2 in SF5 in FIG. Are arranged in SF11 and those having a lighting period of 6 are arranged in SF6 and SF12 in FIG. Further, bits belonging to the second bit group are arranged in SF2 and SF8 in FIG. 12, and bits belonging to the third bit group are arranged in SF1 and SF7 in FIG. As a result, the number of subframes is 12, and the lighting period of each subframe is SF1 = 1, SF2 = 2, SF3 = 2, SF4 = 2, SF5 = 2, SF6 = 6, SF7 = 2, SF8 = 2. SF9 = 2, SF10 = 2, SF11 = 2, and SF12 = 6.
ここで、重ね合わせ時間階調方式を適用するサブフレームについて説明する。図１２において、ＳＦ２〜ＳＦ５、ＳＦ８〜ＳＦ１１の点灯期間の長さが全て２となるため、これらのサブフレームに対して、重ね合わせ時間階調方式を適用する。このとき、点灯期間が等しい全てのサブフレームに対して、必ずしも重ね合わせ時間階調方式を適用しなくてもよい。例えば、図１２（Ａ）のように、ＳＦ２〜ＳＦ４、ＳＦ８〜ＳＦ１０に対して、それぞれ重ね合わせ時間階調方式を適用してもよいし、図１２（Ｂ）のように、ＳＦ２〜ＳＦ５、ＳＦ８〜ＳＦ１１に対して、それぞれ重ね合わせ時間階調方式を適用してもよい。 Here, subframes to which the overlapping time gray scale method is applied will be described. In FIG. 12, since the lengths of the lighting periods of SF2 to SF5 and SF8 to SF11 are all 2, the overlapping time gray scale method is applied to these subframes. At this time, the overlapping time gray scale method is not necessarily applied to all subframes having the same lighting period. For example, the overlapping time gray scale method may be applied to SF2 to SF4 and SF8 to SF10 as shown in FIG. 12A, or SF2 to SF5, as shown in FIG. The superposition time gray scale method may be applied to SF8 to SF11, respectively.
なお、本実施形態では、第１ビット群および第２ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームについて、重ね合わせ時間階調方式を適用していたが、重ね合わせ時間階調方式を適用するサブフレームは、点灯期間が等しいもののみに限定されない。点灯期間が異なるサブフレームに対して、重ね合わせ時間階調方式を適用してもよい。 In this embodiment, among the subframes corresponding to the bits belonging to the first bit group and the second bit group, the overlapping time gray scale method is applied to the subframes having the same lighting period in each subframe group. However, the subframe to which the overlapping time gray scale method is applied is not limited to the one with the same lighting period. The overlapping time gray scale method may be applied to subframes with different lighting periods.
例えば、図１の場合において、第１ビット群に属するビットの分割幅を変えた例を図５２に示す。図５２では、従来の時間階調方式（図４３）において、第１ビット群に属するビットにＳＦ５の点灯期間（長さ１６）を３、５、３、５と分割し、点灯期間が３のものを図５２のＳＦ４、ＳＦ９に配置し、点灯期間が５のものを図５２のＳＦ５、ＳＦ１０に配置している。その結果、サブフレーム数は１０個となり、各サブフレームの点灯期間は、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝３、ＳＦ５＝５、ＳＦ６＝２、ＳＦ７＝２、ＳＦ８＝４、ＳＦ９＝３、ＳＦ１０＝５となる。ここで、図５２のＳＦ３とＳＦ４、ＳＦ８とＳＦ９の点灯期間は異なるが、これらのサブフレームに対して、それぞれ重ね合わせ時間階調方式を適用している。 For example, FIG. 52 shows an example in which the division width of the bits belonging to the first bit group is changed in the case of FIG. In FIG. 52, in the conventional time gray scale method (FIG. 43), the lighting period (length 16) of SF5 is divided into 3, 5, 3, and 5 for the bits belonging to the first bit group, and the lighting period is 3. 52 are arranged in SF4 and SF9 in FIG. 52, and those with a lighting period of 5 are arranged in SF5 and SF10 in FIG. As a result, the number of subframes is 10, and the lighting period of each subframe is SF1 = 1, SF2 = 2, SF3 = 4, SF4 = 3, SF5 = 5, SF6 = 2, SF7 = 2, SF8 = 4. SF9 = 3 and SF10 = 5. Here, although the lighting periods of SF3 and SF4, and SF8 and SF9 in FIG. 52 are different, the overlapping time gray scale method is applied to each of these subframes.
これまでは、本発明の駆動方式を用いて、５ビットや６ビットの階調を表現する場合について述べてきたが、同様にすることにより、様々なビット数に対応させることが可能となる。例えば、ｎビット（ここで、ｎは整数）で階調を表現する場合、従来の時間階調方式では、総サブフレーム数はｎ個となる。また、最上位のビットに対応するサブフレームの点灯期間の長さは２ｎ−１となる。一方、従来の時間階調方式に対して、Ｌ個（ここで、ＬはＬ≧３の整数）に分割する第１ビット群に属するビットの数をａ（ここで、ａは０＜ａ＜ｎの整数）、２分割する第２ビット群に属するビットの数をｂ（ここで、ｂは０＜ｂ＜ｎの整数）、分割しない第３ビット群に属するビットの数をｃ（ここで、ｃは０≦ｃ＜ｎの整数で、ａ＋ｂ＋ｃ＝ｎを満たす）と仮定すると、本発明の駆動方式における総サブフレーム数は、（Ｌ×ａ＋２×ｂ＋ｃ）個となる。また、第１ビット群に属するビットとして、最上位のビットを選択し、このビットに対応するサブフレームをＬ個に等分割した場合、このビットに対応する分割後のサブフレームの点灯期間の長さは（２ｎ−１／Ｌ）となる。例えば、図１の場合、ｎ＝５、Ｌ＝４、ａ＝１、ｂ＝２、ｃ＝２なので、総サブフレーム数は４×１＋２×２＋２＝１０個となり、第１ビット群に属するビットに対応するサブフレームの分割後の点灯期間の長さは２５−１／４＝４となる。同様に、図４の場合、ｎ＝６、Ｌ＝４、ａ＝１、ｂ＝３、ｃ＝２なので、総サブフレーム数は４×１＋２×３＋２＝１２個となり、第１ビット群に属するビットに対応するサブフレームの分割後の点灯期間の長さは２６−１／４＝８となる。また、図７の場合、ｎ＝５、Ｌ＝４、ａ＝２、ｂ＝１、ｃ＝２なので、総サブフレーム数は４×２＋２×１＋２＝１２個となり、第１ビット群に属するビットのうち、最上位のビットに対応するサブフレームの分割後の点灯期間の長さは２５−１／４＝４となる。 Up to this point, the case where a 5-bit or 6-bit gradation is expressed using the driving method of the present invention has been described. However, it is possible to cope with various numbers of bits by performing the same. For example, when the gradation is expressed by n bits (where n is an integer), the total number of subframes is n in the conventional time gradation method. Further, the length of the lighting period of the subframe corresponding to the most significant bit is 2 n−1 . On the other hand, the number of bits belonging to the first bit group divided into L pieces (where L is an integer of L ≧ 3) is a (where a is 0 <a <). n is an integer) b is the number of bits belonging to the second bit group to be divided into two (where b is an integer of 0 <b <n), and the number of bits belonging to the third bit group not to be divided is c (where , C is an integer of 0 ≦ c <n and satisfies a + b + c = n), the total number of subframes in the driving method of the present invention is (L × a + 2 × b + c). In addition, when the most significant bit is selected as the bit belonging to the first bit group and the subframe corresponding to this bit is equally divided into L pieces, the length of the lighting period of the subframe after division corresponding to this bit The length is (2 n-1 / L). For example, in the case of FIG. 1, since n = 5, L = 4, a = 1, b = 2, and c = 2, the total number of subframes is 4 × 1 + 2 × 2 + 2 = 10, and bits belonging to the first bit group The length of the lighting period after the division of the subframe corresponding to is 2 5-1 / 4 = 4. Similarly, in the case of FIG. 4, since n = 6, L = 4, a = 1, b = 3, and c = 2, the total number of subframes is 4 × 1 + 2 × 3 + 2 = 12 and belongs to the first bit group. The length of the lighting period after the division of the subframe corresponding to the bit is 2 6-1 / 4 = 8. In the case of FIG. 7, since n = 5, L = 4, a = 2, b = 1, and c = 2, the total number of subframes is 4 × 2 + 2 × 1 + 2 = 12, and the bits belonging to the first bit group Of these, the length of the lighting period after the division of the subframe corresponding to the most significant bit is 2 5-1 / 4 = 4.
このように、本発明の駆動方式を用いることにより、サブフレーム数を多くせずに、擬似輪郭を低減したり、階調数を大きくして表示させたりすることが可能となる。 In this manner, by using the driving method of the present invention, it is possible to reduce the pseudo contour or increase the number of gradations without increasing the number of subframes.
なお、１つの階調を表現する場合、サブフレームの選択の仕方が複数ある場合がある。よって、ある階調におけるサブフレームの選択の仕方を、時間、または、場所によって変更してもよい。つまり、時刻によって、サブフレームの選択の仕方を変えてもよいし、画素によって、サブフレームの選択の仕方を変えてもよい。さらに、時刻によって変えて、かつ、画素によっても変えてもよい。 Note that when one gradation is expressed, there may be a plurality of methods for selecting a subframe. Therefore, the method of selecting a subframe in a certain gradation may be changed depending on time or place. That is, the subframe selection method may be changed depending on the time, and the subframe selection method may be changed depending on the pixel. Further, it may be changed depending on the time and also depending on the pixel.
例えば、ある階調を表現するとき、フレーム数が奇数番目のときと、偶数番目のときとで、サブフレームの選択の仕方を変えてもよい。ここで、５ビット表示の場合の実施例を図１３に示す。例えば、フレーム数が奇数番目のときは、図１３（Ａ）に示したサブフレームの選択方法で階調を表現し、偶数番目のときは、図１３（Ｂ）に示したサブフレームの選択方法で階調を表現すればよい。図１３（Ａ）と図１３（Ｂ）では、階調数が１６、２３に対するサブフレームの選択方法が異なっている。ところで、５ビット表示の場合、階調数１６、２３では擬似輪郭が出やすくなる。そこで、擬似輪郭が出やすい階調数に対するサブフレームの選択方法を、フレーム数が奇数番目のときと、偶数番目のときとで変えることにより、擬似輪郭を低減することができる。
For example, when a certain gradation is expressed, the selection method of subframes may be changed depending on whether the number of frames is an odd number or an even number. Here, FIG. 13 shows an embodiment in the case of 5-bit display. For example, when the number of frames is odd, the gradation is expressed by the subframe selection method shown in FIG. 13A, and when the number is even, the subframe selection method shown in FIG. 13B is used. The gradation can be expressed with. In FIG. 13A and FIG. 13B, the selection method of subframes for the number of
なお、図１３（Ａ）と図１３（Ｂ）では、擬似輪郭が出やすい階調数に対するサブフレームの選択方法を変えたが、任意の階調数に対して、サブフレームの選択方法を変えてもよい。 13A and 13B, the subframe selection method is changed for the number of gradations at which pseudo contours are likely to appear. However, the subframe selection method is changed for any number of gradations. May be.
また、別の実施例を図１４に示す。フレーム数が奇数番目のときは、図１４（Ａ）に示したサブフレームの選択方法で階調を表現し、偶数番目のときは、図１４（Ｂ）に示したサブフレームの選択方法で階調を表現すればよい。図１４（Ａ）と図１４（Ｂ）では、ＳＦ３、ＳＦ８の点灯期間の長さが異なっており、サブフレームの選択方法が異なっている。 Another embodiment is shown in FIG. When the number of frames is odd, the gradation is expressed by the subframe selection method shown in FIG. 14A, and when the number is even, the gradation is expressed by the subframe selection method shown in FIG. The key should be expressed. In FIG. 14A and FIG. 14B, the lengths of the lighting periods of SF3 and SF8 are different, and the subframe selection method is different.
また、ある階調を表現するとき、奇数行目の画素を表示するときと、偶数行目の画素を表示するときとで、サブフレームの選択の仕方を変えてもよい。また、ある階調を表現するとき、奇数列目の画素を表示するときと、偶数列目の画素を表示するときとで、サブフレームの選択の仕方を変えてもよい。 In addition, when expressing a certain gradation, the method of selecting a subframe may be changed depending on whether an odd-numbered row pixel is displayed or an even-numbered row pixel is displayed. In addition, when expressing a certain gradation, the method of selecting a subframe may be changed depending on whether an odd-numbered column pixel is displayed or an even-numbered column pixel is displayed.
なお、本発明の駆動方式に、さらに別の階調表現方法を組み合わせてもよい。例えば、面積階調方式と組み合わせてもよい。面積階調方式は、１つの画素をさらに複数のサブ画素に分割して、点灯している面積を変えることにより、階調を表現する方式である。そのため、擬似輪郭をさらに抑制することが可能となる。 Note that another gradation expression method may be combined with the driving method of the present invention. For example, it may be combined with an area gradation method. The area gradation method is a method of expressing gradation by dividing one pixel into a plurality of sub-pixels and changing a lighting area. Therefore, it becomes possible to further suppress the pseudo contour.
これまでは、階調数が増えると、それに線形に比例して点灯期間が増えている場合について述べた。そこで本実施形態では、ガンマ補正を行った場合について述べる。ガンマ補正とは、階調数が増えると、非線形で点灯期間が増えていくようにしたものを指す。人間の目は、輝度が線形に大きくなっても、比例して明るくなっているとは感じない。輝度が高くなるほど、明るさの差を感じにくい。よって、人間の目で、明るさの差を感じるようにするためには、階調数が増えていくにしたがって、点灯期間をより長くとる、つまり、ガンマ補正を行う必要がある。なお、階調数をｘ、輝度をｙとすると、ガンマ補正における輝度と階調数の関係は、以下の（１）式で表される。
ガンマ補正を行うための最も単純な方法は、実際に表示するビット数（階調数）よりも、多くのビット数（階調数）で表示できるようにしておく、というものである。例えば、６ビット（６４階調）で表示を行うとき、実際には、８ビット（２５６階調）を表示できるようにしておく。そして、実際に表示するときには、階調数の輝度が非線形になるようにして、６ビット（６４階調）で表示する。これにより、ガンマ補正を実現出来る。 The simplest method for performing gamma correction is to enable display with a larger number of bits (number of gradations) than the number of bits (number of gradations) actually displayed. For example, when displaying with 6 bits (64 gradations), in reality, 8 bits (256 gradations) can be displayed. And when actually displaying, it displays by 6 bits (64 gradations) so that the brightness | luminance of the number of gradations becomes nonlinear. Thereby, gamma correction can be realized.
一例として、６ビットで表示できるようにしておいて、ガンマ補正を行って５ビットで表示する場合のサブフレームの選択方法を図１５に示す。図１５は、全階調にわたってγ＝２．２となるようなガンマ補正を行って５ビットで表示する場合のサブフレームの選択方法を示している。なお、γ＝２．２という値は人間の視覚特性を最もよく補うような値となっており、輝度が高くなっても、最も適切な明るさの差を感じることができるようになる。図１５では、ガンマ補正済みの５ビットでの階調数が３までは、実際には６ビットの階調数０のサブフレームの選択方法で表示させる。同様に、ガンマ補正済みの５ビットでの階調数が４のときは、実際には６ビットの階調数１で表示させ、ガンマ補正済みの５ビットでの階調数が６のときは、実際には６ビットの階調数２で表示させる。また、階調数ｘと輝度ｙのグラフを図１６に示す。図１６（Ａ）は、全階調での階調数ｘと輝度ｙの関係を示し、図１６（Ｂ）は、低階調側での階調数ｘと輝度ｙのグラフを示す。このように、ガンマ補正済みの５ビットでの階調数と、６ビットでの階調数との対応表を作成し、それに応じて、表示させればよい。これにより、γ＝２．２となるようなガンマ補正を実現出来る。
As an example, FIG. 15 shows a method for selecting a subframe in a case where gamma correction is performed so that display can be performed with 6 bits and display is performed with 5 bits. FIG. 15 shows a sub-frame selection method in the case of displaying with 5 bits by performing gamma correction such that γ = 2.2 over all gradations. Note that the value of γ = 2.2 is the value that best compensates human visual characteristics, and even when the luminance is high, the most appropriate brightness difference can be felt. In FIG. 15, until the number of gradations of 5 bits after gamma correction is up to 3, it is actually displayed by a selection method of subframes of
ただし、図１６（Ｂ）から分かるように、図１５の場合、階調数０〜階調数３や、階調数４〜階調数５、階調数６〜階調数７までは、同じ輝度で表示させることになる。なぜなら、６ビット表示では階調数が十分でないため、輝度の違いを表現できないからである。この対策方法として、次の２つが考えられる。
However, as can be seen from FIG. 16B, in the case of FIG. 15, the number of
１つ目の方法は、表示できるビット数をさらに増やすことである。６ビットではなく、７ビット以上、好ましくは８ビット以上で表示できるようにする。その結果、低階調領域（輝度が小さい領域）においてもなめらかな表示を行うことができる。 The first method is to further increase the number of bits that can be displayed. Instead of 6 bits, display should be made with 7 bits or more, preferably 8 bits or more. As a result, smooth display can be performed even in a low gradation region (a region with low luminance).
２つ目の方法は、低階調領域ではγ＝２．２の関係を満足しないが、輝度が線形で変化するようにして、なめらかに表示させる方法である。この場合のサブフレームの選択方法を図１７に示す。図１７では、５ビットでの階調数が１７までは、６ビットでの階調数と同じである。しかし、ガンマ補正済みの５ビットでの階調数が１８のときは、実際には６ビットの階調数１９のサブフレームの選択方法で点灯させる。同様に、ガンマ補正済みの５ビットでの階調数が１９のときは、実際には６ビットの階調数２１で表示させ、ガンマ補正済みの５ビットでの階調数が２０のときは、実際には６ビットの階調数２４で表示させる。また、階調数ｘと輝度ｙのグラフを図１８に示す。図１８（Ａ）は、全階調での階調数ｘと輝度ｙの関係を示し、図１８（Ｂ）は、低階調側での階調数ｘと輝度ｙのグラフを示す。低階調領域では、輝度が線形に変化している。このようなガンマ補正を行うことにより、低階調側がよりなめらかに表示できるようになる。 The second method is a method in which the relationship of γ = 2.2 is not satisfied in the low gradation region, but the luminance is linearly changed and displayed smoothly. FIG. 17 shows a subframe selection method in this case. In FIG. 17, the number of gradations in 5 bits up to 17 is the same as the number of gradations in 6 bits. However, when the number of gradations in 5 bits after gamma correction is 18, the light is actually turned on by a subframe selection method with 19 gradations in 6 bits. Similarly, when the number of gradations with 5 bits after gamma correction is 19, the display is actually performed with 21 gradations with 6 bits, and when the number of gradations with 5 bits after gamma correction is 20, In actuality, the display is made with 24 gradation levels of 6 bits. A graph of the number of gradations x and the luminance y is shown in FIG. 18A shows the relationship between the number of gradations x and the luminance y in all gradations, and FIG. 18B shows a graph of the number of gradations x and the luminance y on the low gradation side. In the low gradation region, the luminance changes linearly. By performing such gamma correction, the low gradation side can be displayed more smoothly.
つまり、低階調領域については、輝度を線形に比例するように変化させ、それ以外の階調領域については、輝度を非線形に変化させることにより、低階調領域がよりなめらかに表示できるようになる。 In other words, the low gradation area can be displayed more smoothly by changing the luminance to be linearly proportional and changing the luminance non-linearly for the other gradation areas. Become.
なお、各サブフレームの点灯期間を長くすることにより、ガンマ補正を行ってもよい。例えば、重ね合わせ時間階調方式を適用したサブフレームの点灯期間を長くして、ガンマ補正を行った場合のサブフレームの選択方法を図５３に示す。図５３では、重ね合わせ時間階調方式を適用しているＳＦ４〜ＳＦ６、ＳＦ１０〜ＳＦ１２で、点灯期間が２ずつ増えている。このときの階調数ｘと輝度ｙのグラフを図５４に示す。このような方法でガンマ補正を行ってもよい。なお、低階調領域については、輝度を線形に変化させても、非線形に変化させてもよい。 Note that gamma correction may be performed by increasing the lighting period of each subframe. For example, FIG. 53 shows a method for selecting a subframe in the case where the lighting period of the subframe to which the overlapping time gray scale method is applied is lengthened and the gamma correction is performed. In FIG. 53, the lighting period is increased by 2 in SF4 to SF6 and SF10 to SF12 to which the overlapping time gray scale method is applied. A graph of the number of gradations x and the luminance y at this time is shown in FIG. Gamma correction may be performed by such a method. For the low gradation region, the luminance may be changed linearly or non-linearly.
なお、ガンマ補正済みの５ビットでの階調数と、６ビットでの階調数との対応表は、適宜変更することが可能である。よって、対応表を変更することにより、ガンマ補正の程度（すなわち、γの値）を容易に変更することが可能である。よって、γ＝２．２に限定されない。 It should be noted that the correspondence table between the number of gradations of 5 bits after gamma correction and the number of gradations of 6 bits can be changed as appropriate. Therefore, the degree of gamma correction (that is, the value of γ) can be easily changed by changing the correspondence table. Therefore, it is not limited to γ = 2.2.
また、何ビット（例えばｐビット、ここでｐは整数）を表示できるようにしておいて、ガンマ補正済みで何ビット（例えばｑビット、ここでｑは整数）で表示するのかについても、これに限定されない。ガンマ補正済みで表示する場合、階調をなめらかに表現するためには、ビット数ｐを出来るだけ大きくしておくことが望ましい。ただし、あまり大きくしすぎると、サブフレーム数が多くなってしまうなど、弊害も出てきてしまう。よって、ビット数ｑとビット数ｐとの関係は、ｑ＋２≦ｐ≦ｑ＋５、とすることが望ましい。これにより、階調をなめらかに表現しつつ、サブフレーム数も増えすぎない、ということを実現できる。
Also, how many bits (for example, p bits, where p is an integer) can be displayed, and how many bits (for example, q bits, where q is an integer) after gamma correction is displayed. It is not limited. When displaying with gamma correction, it is desirable to increase the number of bits p as much as possible in order to express gradation smoothly. However, if it is made too large, there will be adverse effects such as an increase in the number of subframes. Therefore, it is desirable that the relationship between the number of bits q and the number of bits p is q + 2 ≦ p ≦
ここまでは、階調の表現方法、つまり、サブフレームの選択方法について述べた。次に、サブフレームの出現順序について述べる。ここでは、例として、５ビット表示（図１）の場合を用いるが、これに限定されず、他の図に対しても同様に適用できる。 So far, the gradation expression method, that is, the subframe selection method has been described. Next, the appearance order of subframes will be described. Here, as an example, the case of 5-bit display (FIG. 1) is used, but the present invention is not limited to this, and can be similarly applied to other drawings.
まず、最も基本的なものは、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ８、ＳＦ９、ＳＦ１０という順序で１フレームが構成される、というものである。このサブフレームの配置の仕方は、各サブフレーム群において、最も点灯期間が短いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が短い順にサブフレームを配置し、その後、重ねあわせ時間階調方式を適用するサブフレームについて、点灯する順にサブフレームを配置する、というものである。図１がこのサブフレームの出現順序に対応する。 First, the most basic one is that one frame is configured in the order of SF1, SF2, SF3, SF4, SF5, SF6, SF7, SF8, SF9, and SF10. This subframe is arranged in such a manner that, in each subframe group, the subframe starts from the shortest lighting period, and then the subframes are applied in the shortest lighting period for the subframes to which the overlapping time gray scale method is not applied. After that, for the subframes to which the overlapping time gray scale method is applied, the subframes are arranged in the order of lighting. FIG. 1 corresponds to the appearance order of the subframes.
または、その逆の順序として、ＳＦ１０、ＳＦ９、ＳＦ８、ＳＦ７、ＳＦ６、ＳＦ５、ＳＦ４、ＳＦ３、ＳＦ２、ＳＦ１という順序で１フレームが構成される、というものでもよい。このサブフレームの配置の仕方は、最も点灯期間が長いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用するサブフレームについて、点灯する順とは逆順にサブフレームを配置し、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が長い順にサブフレームを配置する、というものである。 Alternatively, as a reverse order, one frame may be configured in the order of SF10, SF9, SF8, SF7, SF6, SF5, SF4, SF3, SF2, and SF1. As for the arrangement method of the subframe, the subframe starts from the one with the longest lighting period, and then, for the subframe to which the overlapped time gray scale method is applied, the subframe is arranged in the reverse order of the lighting, and then For the subframes to which the overlapping time gray scale method is not applied, the subframes are arranged in the descending order of the lighting period.
なお、重ね合わせ時間階調方式を適用するサブフレームは、点灯する順に配置してもよいし（例えば、ＳＦ３、ＳＦ４、ＳＦ５、および、ＳＦ８、ＳＦ９、ＳＦ１０）、その逆順でもよい（例えば、ＳＦ５、ＳＦ４、ＳＦ３、および、ＳＦ１０、ＳＦ９、ＳＦ８）。あるいは、真ん中から徐々に点灯していくようにしてもよい（例えば、ＳＦ４、ＳＦ３、ＳＦ５、および、ＳＦ９、ＳＦ８、ＳＦ１０）。 Note that the subframes to which the overlapping time gray scale method is applied may be arranged in the lighting order (for example, SF3, SF4, SF5, and SF8, SF9, SF10), or the reverse order (for example, SF5). , SF4, SF3, and SF10, SF9, SF8). Or you may make it light up gradually from the middle (for example, SF4, SF3, SF5, and SF9, SF8, SF10).
例えば、５ビットの場合で、ＳＦ１、ＳＦ２、ＳＦ４、ＳＦ３、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ９、ＳＦ８、ＳＦ１０という順序で並べた場合について、図１９に示す。画素Ａでは、階調数１５を表示し、画素Ｂでは、階調数１６で表示しているとする。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が１５（＝４＋４＋４＋２＋１）と感じ、あるときは、階調数が１６（＝４＋２＋２＋４＋４）と感じる。この場合を図１９（Ａ）に示す。本来は、階調数が１５と１６に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
For example, FIG. 19 shows a case of 5 bits arranged in the order of SF1, SF2, SF4, SF3, SF5, SF6, SF7, SF9, SF8, and SF10. It is assumed that the pixel A displays the
また、視線が急激に動いた場合を図１９（Ｂ）に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が１５（＝４＋４＋２＋４＋１）と感じ、あるときは、階調数が１６（＝４＋２＋４＋４＋２）と感じる。本来は、階調数が１５と１６に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。 FIG. 19B shows the case where the line of sight moves suddenly. If the line of sight moves abruptly, depending on how the line of sight is followed, the number of gradations is felt 15 (= 4 + 4 + 2 + 4 + 1) in some cases, and the number of gradations is felt 16 (= 4 + 2 + 4 + 4 + 2) in some cases. Originally, the number of gradations should be visible as 15 and 16, and it looks correct. Therefore, the pseudo contour is reduced.
このように、重ね合わせ時間階調方式を適用したサブフレームを、真ん中から徐々に点灯していくように配置することにより、擬似輪郭を低減できる。また、１フレーム目から２フレーム目に変わるときに、切り替わるタイミングで擬似輪郭が出てしまうことを低減できる。いわゆる、動画擬似輪郭を低減できる。 In this way, the pseudo contour can be reduced by arranging the subframes to which the overlapping time gray scale method is applied so that the subframes are gradually lit from the middle. In addition, it is possible to reduce the occurrence of a pseudo contour at the switching timing when the frame changes from the first frame to the second frame. So-called moving image pseudo contour can be reduced.
次は、第１ビット群に属するビットに対応するサブフレームの間のどこかに、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームが挿入されている、というものである。例えば、ＳＦ１、ＳＦ３、ＳＦ４、ＳＦ２、ＳＦ５、ＳＦ６、ＳＦ８、ＳＦ９、ＳＦ７、ＳＦ１０という感じで、第２ビット群に属するビットに対応するＳＦ２が第１ビット群に属するビットに対応するＳＦ４とＳＦ５の間に、第２ビット群に属するビットに対応するＳＦ７が第１ビット群に属するビットに対応するＳＦ９とＳＦ１０の間にそれぞれ挿入されている。なお、第２ビット群もしくは第３ビット群に属するビットのサブフレームを挿入する場所は、これに限定されない。また、挿入するサブフレーム数も、これに限定されない。 Next, a subframe corresponding to a bit belonging to the second bit group or the third bit group is inserted somewhere between subframes corresponding to the bits belonging to the first bit group. For example, SF1, SF3, SF4, SF2, SF5, SF6, SF8, SF9, SF7, SF10, and SF2 corresponding to the bits belonging to the second bit group, SF4 and SF5 corresponding to the bits belonging to the first bit group , SF7 corresponding to the bit belonging to the second bit group is inserted between SF9 and SF10 corresponding to the bit belonging to the first bit group. Note that the place where the sub-frame of the bit belonging to the second bit group or the third bit group is inserted is not limited to this. Further, the number of subframes to be inserted is not limited to this.
なお、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームを第１ビット群に属するビットに対応するサブフレームの間に挿入することにより、目が誤魔化されるため、擬似輪郭がより見えにくくなる。 Note that by inserting the subframe corresponding to the bit belonging to the second bit group or the third bit group between the subframes corresponding to the bits belonging to the first bit group, the eyes are deceived, so that the pseudo contour is further improved. It becomes difficult to see.
なお、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームを、第１ビット群に属するビットに対応するサブフレームの間に挿入する場合、第１ビット群に属するビットに対応するサブフレームの点灯期間に最も近い点灯期間をもつサブフレームを挿入すると、擬似輪郭がより低減される。例えば、最も基本的なＳＦ１、ＳＦ２、ＳＦ４、ＳＦ３、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ９、ＳＦ８、ＳＦ１０という構成において、第１ビット群に属するビットに対応するサブフレーム（総点灯期間１６：ＳＦ４、ＳＦ５、ＳＦ９、ＳＦ１０）の間に、第１ビット群に属するビットと点灯期間が最も近いサブフレーム（総点灯期間８：ＳＦ３、ＳＦ８）を挿入することにより、図１９に示すように、擬似輪郭を低減できる。 When a subframe corresponding to a bit belonging to the second bit group or the third bit group is inserted between subframes corresponding to a bit belonging to the first bit group, it corresponds to a bit belonging to the first bit group. When a subframe having a lighting period closest to the lighting period of the subframe is inserted, the pseudo contour is further reduced. For example, in the most basic configuration of SF1, SF2, SF4, SF3, SF5, SF6, SF7, SF9, SF8, SF10, subframes corresponding to bits belonging to the first bit group (total lighting period 16: SF4, SF5 , SF9, SF10), by inserting a subframe (total lighting period 8: SF3, SF8) whose lighting period is closest to the bit belonging to the first bit group, as shown in FIG. Can be reduced.
次は、第１ビット群に属するビットに対応するサブフレームのいずれかと、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームのいずれかを入れ替える、というものである。例えば、ＳＦ１、ＳＦ４、ＳＦ３、ＳＦ２、ＳＦ５、ＳＦ６、ＳＦ９、ＳＦ８、ＳＦ７、ＳＦ１０という感じで、第１ビット群に属するビットに対応するＳＦ４と第２ビット群に属するビットに対応するＳＦ２、第１ビット群に属するビットに対応するＳＦ９と第２ビット群に属するビットに対応するＳＦ７を入れ替える。なお、入れ替えるサブフレームの場所は、これに限定されない。また、入れ替えるサブフレーム数も、これに限定されない。
Next, one of the subframes corresponding to the bits belonging to the first bit group is replaced with one of the subframes corresponding to the bits belonging to the second bit group or the third bit group. For example, SF1, SF4, SF3, SF2, SF5, SF6, SF9, SF8, SF7, SF10, and SF4 corresponding to the bits belonging to the first bit group and SF2 corresponding to the bits belonging to the second bit group, the second The
このように、第１ビット群に属するビットに対応するサブフレームと、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームの順序を入れ替えることにより、目が誤魔化されるため、擬似輪郭がより見えにくくなる。 In this way, the eyes are deceived by changing the order of the subframes corresponding to the bits belonging to the first bit group and the subframes corresponding to the bits belonging to the second bit group or the third bit group. Becomes more difficult to see.
そこで、５ビットの場合で、ＳＦ１、ＳＦ４、ＳＦ３、ＳＦ２、ＳＦ５、ＳＦ６、ＳＦ９、ＳＦ８、ＳＦ７、ＳＦ１０という順序で並べた場合について、図２０に示す。画素Ａでは、階調数１５を表示し、画素Ｂでは、階調数１６で表示しているとする。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が１５（＝４＋４＋２＋４＋１）と感じ、あるときは、階調数が１６（＝２＋４＋２＋４＋４）と感じる。この場合を図２０（Ａ）に示す。本来は、階調数が１５と１６に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
Therefore, FIG. 20 shows the case of 5 bits arranged in the order of SF1, SF4, SF3, SF2, SF5, SF6, SF9, SF8, SF7, and SF10. It is assumed that the pixel A displays the
また、視線が急激に動いた場合を図２０（Ｂ）に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が１５（＝２＋４＋４＋４＋１）と感じ、あるときは、階調数が１６（＝４＋４＋２＋２＋４）と感じる。本来は、階調数が１５と１６に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。 FIG. 20B shows a case where the line of sight moves suddenly. If the line of sight moves abruptly, depending on how the line of sight is followed, the number of gradations is felt 15 (= 2 + 4 + 4 + 4 + 1) in some cases, and the number of gradations is felt 16 (= 4 + 4 + 2 + 2 + 4) in some cases. Originally, the number of gradations should be visible as 15 and 16, and it looks correct. Therefore, the pseudo contour is reduced.
このように、第１ビット群に属するビットに対応するサブフレームの間のどこかに、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームを挿入する場合や、第１ビット群に属するビットに対応するサブフレームのいずれかと、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームのいずれかを入れ替える場合は、第１ビット群に属するビットに対応するサブフレームの順序を決定し、そのサブフレームの間に、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームを挿入する形で、全体のサブフレームの出現順序を決めればよい。 Thus, when inserting a subframe corresponding to a bit belonging to the second bit group or the third bit group somewhere between subframes corresponding to a bit belonging to the first bit group, If one of the subframes corresponding to the bits belonging to 1 and the subframe corresponding to the bits belonging to the second bit group or the third bit group are replaced, the subframe corresponding to the bit belonging to the first bit group The order of appearance of the entire subframes may be determined by determining the order and inserting subframes corresponding to bits belonging to the second bit group or the third bit group between the subframes.
このとき、第２ビット群もしくは第３ビット群に属するビットでのサブフレームは、各サブフレーム群で点灯期間が短い順に並んでもよいし、その逆順でもよい。あるいは、真ん中から徐々に点灯していくようにしてもよい。あるいは、全くランダムな順序に並んでいてもよい。このようにすることにより、目が誤魔化されやすくなるため、擬似輪郭がより見えにくくなる。 At this time, the subframes in the bits belonging to the second bit group or the third bit group may be arranged in the order in which the lighting periods are short in each subframe group, or vice versa. Or you may make it light up gradually from the center. Alternatively, they may be arranged in a completely random order. By doing so, the eyes are easily deceived, so that the pseudo contour is less visible.
また、第１ビット群に属するビットに対応するサブフレームの間に、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームを挿入する場合、そのサブフレーム数に限定はない。 In addition, when a subframe corresponding to a bit belonging to the second bit group or the third bit group is inserted between subframes corresponding to a bit belonging to the first bit group, the number of subframes is not limited.
また、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームの順序を決定し、そのサブフレームの間に、第１ビット群に属するビットに対応するサブフレームを挿入する形で、サブフレームの出現順序を決めてもよい。 Further, the order of the subframes corresponding to the bits belonging to the second bit group or the third bit group is determined, and the subframe corresponding to the bits belonging to the first bit group is inserted between the subframes, The appearance order of subframes may be determined.
このように、第１ビット群に属するビットに対応するサブフレームの間に、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームを配置して、サブフレームが偏在しないようにする。その結果、目が誤魔化されて、擬似輪郭を低減出来る。 As described above, the subframes corresponding to the bits belonging to the second bit group or the third bit group are arranged between the subframes corresponding to the bits belonging to the first bit group so that the subframes are not unevenly distributed. . As a result, the eyes are deceived and pseudo contours can be reduced.
例として、図１の場合について、サブフレームの出現順序のパターン例を図２１に示す。 As an example, FIG. 21 shows a pattern example of the appearance order of subframes in the case of FIG.
１番目のパターンとしては、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ８、ＳＦ９、ＳＦ１０、というものである。このサブフレームの配置の仕方は、各サブフレーム群において、最も点灯期間が短いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が短い順にサブフレームを配置し、その後、重ねあわせ時間階調方式を適用するサブフレームについて、点灯する順にサブフレームを配置する、というものである。 The first pattern is SF1, SF2, SF3, SF4, SF5, SF6, SF7, SF8, SF9, SF10. This subframe is arranged in such a manner that, in each subframe group, the subframe starts from the shortest lighting period, and then the subframes are applied in the shortest lighting period for the subframes to which the overlapping time gray scale method is not applied. After that, for the subframes to which the overlapping time gray scale method is applied, the subframes are arranged in the order of lighting.
２番目のパターンとしては、ＳＦ１０、ＳＦ９、ＳＦ８、ＳＦ７、ＳＦ６、ＳＦ５、ＳＦ４、ＳＦ３、ＳＦ２、ＳＦ１、というものである。このサブフレームの配置の仕方は、最も点灯期間が長いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用するサブフレームについて、点灯する順とは逆順にサブフレームを配置し、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が長い順にサブフレームを配置する、というものである。 The second pattern is SF10, SF9, SF8, SF7, SF6, SF5, SF4, SF3, SF2, SF1. As for the arrangement method of the subframe, the subframe starts from the one with the longest lighting period, and then, for the subframe to which the overlapped time gray scale method is applied, the subframe is arranged in the reverse order of the lighting, and then For the subframes to which the overlapping time gray scale method is not applied, the subframes are arranged in the descending order of the lighting period.
３番目のパターンとしては、ＳＦ１、ＳＦ２、ＳＦ５、ＳＦ４、ＳＦ３、ＳＦ６、ＳＦ７、ＳＦ１０、ＳＦ９、ＳＦ８、というものである。これは、１番目のパターンに対して、重ね合わせ時間階調方式を適用しているＳＦ３、ＳＦ４、ＳＦ５、および、ＳＦ８、ＳＦ９、ＳＦ１０を、点灯する順とは逆順に配置したものである。 The third pattern is SF1, SF2, SF5, SF4, SF3, SF6, SF7, SF10, SF9, SF8. In this example, SF3, SF4, SF5, and SF8, SF9, SF10, to which the superposition time gray scale method is applied, are arranged in the reverse order to the lighting order for the first pattern.
４番目のパターンとしては、ＳＦ１、ＳＦ２、ＳＦ４、ＳＦ３、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ９、ＳＦ８、ＳＦ１０、というものである。これは、１番目のパターンに対して、重ね合わせ時間階調方式を適用しているＳＦ３、ＳＦ４、ＳＦ５、および、ＳＦ８、ＳＦ９、ＳＦ１０を、真ん中から徐々に点灯するように配置したものである。 The fourth pattern is SF1, SF2, SF4, SF3, SF5, SF6, SF7, SF9, SF8, SF10. In this example, SF3, SF4, SF5, and SF8, SF9, SF10, to which the overlay time gray scale method is applied, are arranged so as to gradually light up from the middle. .
５番目のパターンとしては、ＳＦ６、ＳＦ７、ＳＦ８、ＳＦ９、ＳＦ１０、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、というものである。これは、１番目のパターンに対して、前半のサブフレーム群と後半のサブフレーム群の配置を入れ替えたものである。 The fifth pattern is SF6, SF7, SF8, SF9, SF10, SF1, SF2, SF3, SF4, SF5. This is obtained by replacing the arrangement of the first half subframe group and the second half subframe group with respect to the first pattern.
６番目のパターンとしては、ＳＦ１、ＳＦ３、ＳＦ４、ＳＦ２、ＳＦ５、ＳＦ６、ＳＦ８、ＳＦ９、ＳＦ７、ＳＦ１０というものである。これは、１番目のパターンに対して、第２ビット群に属するビットに対応するサブフレームのいずれかを、第１ビット群に属するビットに対応するサブフレームの間に挿入したものである。 The sixth pattern is SF1, SF3, SF4, SF2, SF5, SF6, SF8, SF9, SF7, SF10. In the first pattern, any one of the subframes corresponding to the bits belonging to the second bit group is inserted between the subframes corresponding to the bits belonging to the first bit group.
７番目のパターンとしては、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ１、ＳＦ５、ＳＦ７、ＳＦ８、ＳＦ９、ＳＦ６、ＳＦ１０というものである。これは、１番目のパターンに対して、第３ビット群に属するビットに対応するサブフレームを、第１ビット群に属するビットに対応するサブフレームの間に挿入したものである。 The seventh pattern is SF2, SF3, SF4, SF1, SF5, SF7, SF8, SF9, SF6, SF10. In this case, a subframe corresponding to a bit belonging to the third bit group is inserted between subframes corresponding to a bit belonging to the first bit group with respect to the first pattern.
８番目のパターンとしては、ＳＦ１、ＳＦ４、ＳＦ３、ＳＦ２、ＳＦ５、ＳＦ６、ＳＦ９、ＳＦ８、ＳＦ７、ＳＦ１０というものである。これは、１番目のパターンに対して、第１ビット群に属するビットに対応するサブフレームのいずれかと、第２ビット群に属するビットに対応するサブフレームのいずれかを入れ替えたものである。 The eighth pattern is SF1, SF4, SF3, SF2, SF5, SF6, SF9, SF8, SF7, SF10. This is obtained by replacing one of the subframes corresponding to the bits belonging to the first bit group and one of the subframes corresponding to the bits belonging to the second bit group with respect to the first pattern.
９番目のパターンとしては、ＳＦ４、ＳＦ２、ＳＦ３、ＳＦ１、ＳＦ５、ＳＦ９、ＳＦ７、ＳＦ８、ＳＦ６、ＳＦ１０というものである。これは、１番目のパターンに対して、第１ビット群に属するビットに対応するサブフレームのいずれかと、第３ビット群に属するビットに対応するサブフレームを入れ替えたものである。 The ninth pattern is SF4, SF2, SF3, SF1, SF5, SF9, SF7, SF8, SF6, SF10. This is obtained by replacing one of the subframes corresponding to the bits belonging to the first bit group and the subframe corresponding to the bits belonging to the third bit group with respect to the first pattern.
１０番目のパターンとしては、ＳＦ２、ＳＦ３、ＳＦ１、ＳＦ４、ＳＦ５、ＳＦ７、ＳＦ８、ＳＦ６、ＳＦ９、ＳＦ１０というものである。これは、１番目のパターンに対して、第３ビット群に属するビットに対応するサブフレームを、第１ビット群に属するビットに対応するサブフレームと、第２ビット群に属するビットに対応するサブフレームの間に挿入したものである。 The tenth pattern is SF2, SF3, SF1, SF4, SF5, SF7, SF8, SF6, SF9, SF10. For the first pattern, the subframe corresponding to the bit belonging to the third bit group is divided into the subframe corresponding to the bit belonging to the first bit group and the subframe corresponding to the bit belonging to the second bit group. Inserted between frames.
１１番目のパターンとしては、ＳＦ２、ＳＦ４、ＳＦ３、ＳＦ５、ＳＦ１、ＳＦ７、ＳＦ９、ＳＦ８、ＳＦ１０、ＳＦ６というものである。これは、第１ビット群、第２ビット群、および第３ビット群に属するビットにおけるサブフレームの出現順序をランダムにしたものである。 The eleventh pattern is SF2, SF4, SF3, SF5, SF1, SF7, SF9, SF8, SF10, SF6. This is a randomized order of appearance of subframes in the bits belonging to the first bit group, the second bit group, and the third bit group.
上記パターンの一例として示したように、複数のサブフレーム群のうち少なくとも１つで、第１ビット群に属するビットに相当する全てのサブフレームが点灯し、その後、第２ビット群もしくは第３ビット群に属するビットに相当する全てのサブフレームが点灯する、とすることが望ましい。 As shown as an example of the pattern, at least one of the plurality of subframe groups lights up all the subframes corresponding to the bits belonging to the first bit group, and then the second bit group or the third bit. It is desirable that all subframes corresponding to the bits belonging to the group are lit.
また、複数のサブフレーム群のうち少なくとも１つで、第２ビット群もしくは第３ビット群に属するビットに相当する全てのサブフレームが点灯し、その後、第１ビット群に属するビットに相当する全てのサブフレームが点灯する、とすることが望ましい。 Further, at least one of the plurality of subframe groups, all the subframes corresponding to the bits belonging to the second bit group or the third bit group are turned on, and then all the bits corresponding to the bits belonging to the first bit group It is desirable that the sub-frame is lit.
また、複数のサブフレーム群のうち少なくとも１つで、第１ビット群に属するビットに相当する複数のサブフレームのうちの１つのサブフレームが点灯し、その後、第２ビット群もしくは第３ビット群に属するビットに相当する複数のサブフレームのうち少なくとも１つのサブフレームが点灯し、その後、第１ビット群に属するビットに相当する複数のサブフレームのうちの別の１つのサブフレームが点灯する、とすることが望ましい。 Further, at least one of the plurality of subframe groups, one subframe of the plurality of subframes corresponding to the bits belonging to the first bit group is turned on, and then the second bit group or the third bit group At least one subframe of a plurality of subframes corresponding to the bits belonging to is lit, and then another one of the plurality of subframes corresponding to the bits belonging to the first bit group is lit. Is desirable.
また、各サブフレーム群で、第２ビット群もしくは第３ビット群に属するビットに相当する複数のサブフレームのうちの１つのサブフレームが点灯し、その後、第１ビット群に属するビットに相当する複数のサブフレームのうち少なくとも１つのサブフレームが点灯し、その後、第２ビット群もしくは第３ビット群に属するビットに相当する複数のサブフレームのうちの別の１つのサブフレームが点灯する、とすることが望ましい。 In each subframe group, one subframe of a plurality of subframes corresponding to the bits belonging to the second bit group or the third bit group is turned on, and thereafter corresponds to the bits belonging to the first bit group. At least one of the plurality of subframes is turned on, and then another one of the plurality of subframes corresponding to bits belonging to the second bit group or the third bit group is turned on. It is desirable to do.
なお、サブフレームの出現順序は、時刻によって変化してもよい。例えば、１フレーム目と２フレーム目とで、サブフレームの出現順序が変わってもよい。また、サブフレームの出現順序は、場所によって変わってもよい。例えば、画素Ａと画素Ｂとで、サブフレームの出現順序が変わってもよい。また、それらを組み合わせて、サブフレームの出現順序が、時刻によって変化して、かつ、場所によって変化してもよい。 Note that the appearance order of the subframes may change depending on the time. For example, the appearance order of subframes may change between the first frame and the second frame. Further, the appearance order of subframes may vary depending on the location. For example, the appearance order of the subframes may be changed between the pixel A and the pixel B. In addition, by combining them, the appearance order of the subframes may change with time and change with place.
（実施の形態２）
実施の形態１では、１フレームを２個のサブフレーム群に分けた場合について述べた。しかし、本発明の駆動方式では、１フレームを３個以上のサブフレーム群に分けることも可能である。そこで、本実施形態では、一例として、１フレームを３個以上のサブフレーム群に分けた場合を例に挙げて説明する。なお、サブフレーム群の個数は、２や３に限定されず、適宜決めればよい。
(Embodiment 2)
In the first embodiment, the case where one frame is divided into two subframe groups has been described. However, in the driving method of the present invention, one frame can be divided into three or more subframe groups. Therefore, in the present embodiment, as an example, a case where one frame is divided into three or more subframe groups will be described. The number of subframe groups is not limited to 2 or 3, and may be determined as appropriate.
本実施形態の駆動方式は、一例として、まず、従来の時間階調方式において、第１ビット群に属するビットに対応するサブフレームを６つに分割し、第２ビット群に属するビットに対応するサブフレームを３つに分割し、第３ビット群に属するビットに対応するサブフレームは分割しない。そして、１フレームを３個のサブフレーム群に分け、分割した第１ビット群に属するビットを各サブフレーム群に２つずつ配置する。また、分割した第２ビット群に属するビットを各サブフレーム群に１つずつ配置し、第３ビット群に属するビットの各々を３個のサブフレーム群のうち少なくとも１個のサブフレーム群に配置する。このとき、各サブフレーム群で、第１ビット群および第２ビット群に属するビットに対応するサブフレームの出現順序を同じにする。なお、第３ビット群に属するビットについては、分割しないと考えてもよいし、一旦３つに分割した後に１つのサブフレームに統合したと考えてもよい。なお、第１ビット群および第２ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームに対して、重ね合わせ時間階調方式を適用する。 For example, in the conventional time gray scale method, the driving method of this embodiment first divides the subframe corresponding to the bit belonging to the first bit group into six, and corresponds to the bit belonging to the second bit group. The subframe is divided into three, and the subframe corresponding to the bit belonging to the third bit group is not divided. Then, one frame is divided into three subframe groups, and two bits belonging to the divided first bit group are arranged in each subframe group. In addition, one bit belonging to the divided second bit group is arranged in each subframe group, and each bit belonging to the third bit group is arranged in at least one subframe group among the three subframe groups. To do. At this time, in each subframe group, the appearance order of the subframes corresponding to the bits belonging to the first bit group and the second bit group is made the same. The bits belonging to the third bit group may be considered not to be divided, or may be considered once divided into three and then integrated into one subframe. Note that, among the subframes corresponding to the bits belonging to the first bit group and the second bit group, the overlapping time gray scale method is applied to subframes having the same lighting period in each subframe group.
例えば、５ビット表示の場合の実施例を図２２に示す。図２２では、従来の時間階調方式（図４３）において、第１ビット群に１ビット分、第２ビット群に２ビット分、第３ビット群に２ビット分を割り当てることとし、第１ビット群に属するビットにＳＦ５、第２ビット群に属するビットにＳＦ３、ＳＦ４、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当てる。そして、ＳＦ５を６等分し、ＳＦ３、ＳＦ４をそれぞれ３等分し、ＳＦ１、ＳＦ２は分割しない。次に、６分割した第１ビット群に属するビットを３個のサブフレーム群に２個ずつ配置し、３分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを３個のサブフレーム群のうち少なくとも１個に配置する。つまり、第１ビット群に属するビットを図２２のＳＦ４、ＳＦ５、ＳＦ９、ＳＦ１０、ＳＦ１３、ＳＦ１４に配置し、第２ビット群に属するビットを図２２のＳＦ２、ＳＦ３、ＳＦ７、ＳＦ８、ＳＦ１１、ＳＦ１２に配置し、第３ビット群に属するビットを図２２のＳＦ１とＳＦ６に配置する。その結果、サブフレーム数は１４個となり、各サブフレームでの点灯期間は、ＳＦ１＝１、ＳＦ２＝４／３、ＳＦ３＝８／３、ＳＦ４＝８／３、ＳＦ５＝８／３、ＳＦ６＝２、ＳＦ７＝４／３、ＳＦ８＝８／３、ＳＦ９＝８／３、ＳＦ１０＝８／３、ＳＦ１１＝４／３、ＳＦ１２＝８／３、ＳＦ１３＝８／３、ＳＦ１４＝８／３となる。ここで、図２２のＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０、ＳＦ１２〜ＳＦ１４の点灯期間の長さが全て８／３となるため、ＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０、ＳＦ１２〜ＳＦ１４に対して、それぞれ重ね合わせ時間階調方式を適用する。 For example, FIG. 22 shows an embodiment in the case of 5-bit display. In FIG. 22, in the conventional time gray scale method (FIG. 43), 1 bit is assigned to the first bit group, 2 bits are assigned to the second bit group, and 2 bits are assigned to the third bit group. SF5 is assigned to bits belonging to the group, SF3 and SF4 are assigned to bits belonging to the second bit group, and SF1 and SF2 are assigned to bits belonging to the third bit group. SF5 is divided into six equal parts, SF3 and SF4 are divided into three equal parts, and SF1 and SF2 are not divided. Next, two bits belonging to the first bit group divided into six are arranged in three subframe groups, one bit belonging to the second bit group divided into three is arranged in each subframe group, Bits belonging to the 3-bit group are arranged in at least one of the three subframe groups. That is, bits belonging to the first bit group are arranged in SF4, SF5, SF9, SF10, SF13, and SF14 in FIG. 22, and bits belonging to the second bit group are SF2, SF3, SF7, SF8, SF11, and SF12 in FIG. And bits belonging to the third bit group are arranged in SF1 and SF6 in FIG. As a result, the number of subframes is 14, and the lighting period in each subframe is SF1 = 1, SF2 = 4/3, SF3 = 8/3, SF4 = 8/3, SF5 = 8/3, SF6 = 2, SF7 = 4/3, SF8 = 8/3, SF9 = 8/3, SF10 = 8/3, SF11 = 4/3, SF12 = 8/3, SF13 = 8/3, SF14 = 8/3 Become. Here, since the lengths of lighting periods of SF3 to SF5, SF8 to SF10, and SF12 to SF14 in FIG. 22 are all 8/3, they are superimposed on SF3 to SF5, SF8 to SF10, and SF12 to SF14, respectively. Apply the time gray scale method.
このように、各サブフレームを分割することにより、フレーム周波数を実質的に３倍よりも大きくすることができる。 In this way, by dividing each subframe, the frame frequency can be made substantially larger than three times.
なお、各サブフレームにおける点灯期間の長さ（または、ある時間における点灯回数、つまり、重み付けの量）はこれに限定されない。また、サブフレームの番号と点灯期間の長さとの対応はこれに限定されない。また、サブフレームの選択方法もこれに限定されない。 Note that the length of the lighting period in each subframe (or the number of lighting times in a certain time, that is, the weighting amount) is not limited to this. The correspondence between the subframe number and the length of the lighting period is not limited to this. Further, the selection method of subframes is not limited to this.
なお、本実施形態では、第３ビット群に属するビットに対応するサブフレームを分割しなかったが、サブフレーム群の個数未満の個数までなら分割してもよい。 In the present embodiment, the subframe corresponding to the bit belonging to the third bit group is not divided, but may be divided if the number is less than the number of subframe groups.
例えば、図２２において、第３ビット群に属するビットに割り当てたＳＦ１、ＳＦ６をさらに２分割した例を図２３に示す。図２３では、図２２においてＳＦ１、ＳＦ６をさらに２分割し、図２３のＳＦ１、ＳＦ６、ＳＦ１１、ＳＦ１２に配置する。その結果、サブフレーム数は１６個となり、各サブフレームでの点灯期間は、ＳＦ１＝０．５、ＳＦ２＝４／３、ＳＦ３＝８／３、ＳＦ４＝８／３、ＳＦ５＝８／３、ＳＦ６＝１、ＳＦ７＝４／３、ＳＦ８＝８／３、ＳＦ９＝８／３、ＳＦ１０＝８／３、ＳＦ１１＝０．５、ＳＦ１２＝１、ＳＦ１３＝４／３、ＳＦ１４＝８／３、ＳＦ１５＝８／３、ＳＦ１６＝８／３となる。ここで、図２３のＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０、ＳＦ１４〜ＳＦ１６の点灯期間の長さが全て８／３となるため、ＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０、ＳＦ１４〜ＳＦ１６に対して、それぞれ重ね合わせ時間階調方式を適用する。なお、分割した第３ビット群に属するビットを配置するサブフレーム群はこれに限定されない。 For example, FIG. 23 shows an example in which SF1 and SF6 assigned to the bits belonging to the third bit group are further divided into two in FIG. In FIG. 23, SF1 and SF6 in FIG. 22 are further divided into two and arranged in SF1, SF6, SF11, and SF12 in FIG. As a result, the number of subframes is 16, and the lighting period in each subframe is SF1 = 0.5, SF2 = 4/3, SF3 = 8/3, SF4 = 8/3, SF5 = 8/3, SF6 = 1, SF7 = 4/3, SF8 = 8/3, SF9 = 8/3, SF10 = 8/3, SF11 = 0.5, SF12 = 1, SF13 = 4/3, SF14 = 8/3, SF15 = 8/3 and SF16 = 8/3. Here, since the lengths of lighting periods of SF3 to SF5, SF8 to SF10, and SF14 to SF16 in FIG. 23 are all 8/3, they are superimposed on SF3 to SF5, SF8 to SF10, and SF14 to SF16, respectively. Apply the time gray scale method. The subframe group in which bits belonging to the divided third bit group are arranged is not limited to this.
なお、本実施形態において、各ビット群に何ビット分を割り当てるかは、これまでに説明した例に限定されない。ただし、第１ビット群と第２ビット群に関しては、少なくとも１ビット分は割り当てることが望ましい。 In the present embodiment, how many bits are allocated to each bit group is not limited to the examples described so far. However, it is desirable to assign at least one bit for the first bit group and the second bit group.
なお、本実施形態では、第１ビット群に属するビットとして、最上位のビットを選択したが、第１ビット群に属するビットとして選択するビットはこれに限定されない。第１ビット群に属するビットとして、どのビットを選んでもよい。同様に、第２ビット群および第３ビット群として、どのビットを選択してもよい。 In the present embodiment, the most significant bit is selected as the bit belonging to the first bit group, but the bit selected as the bit belonging to the first bit group is not limited to this. Any bit may be selected as a bit belonging to the first bit group. Similarly, any bit may be selected as the second bit group and the third bit group.
なお、本実施形態では、従来の時間階調方式に対して、第１ビット群に属するビットに対応するサブフレームを６つに等分割した例を示したが、第１ビット群に属するビットに対応するサブフレームの分割数はこれに限定されない。例えば、第１ビット群に属するビットに対応するサブフレームを５分割して、３個のサブフレーム群に２個、２個、１個と配置してもよい。なお、第１ビット群に属するビットに対応するサブフレームは、サブフレーム群の倍数となるように分割することが望ましい。つまり、サブフレーム群が３個の場合、（３×ｍ）個（ここで、ｍはｍ≧２の整数）に分割することが望ましい。なぜなら、分割した第１ビット群に属するビットを各サブフレーム群に均等に配置して、ちらつきを防止したり、擬似輪郭を防止したりすることができるからである。例えば、第１ビット群に属するビットに対応するサブフレームを９分割してもよい。ただし、これに限定されない。 In this embodiment, an example is shown in which the subframe corresponding to the bit belonging to the first bit group is equally divided into six compared to the conventional time gray scale method, but the bit belonging to the first bit group is The number of divisions of the corresponding subframe is not limited to this. For example, the subframes corresponding to the bits belonging to the first bit group may be divided into five and arranged in two, two, and one in three subframe groups. It should be noted that the subframe corresponding to the bits belonging to the first bit group is desirably divided so as to be a multiple of the subframe group. That is, when there are three subframe groups, it is desirable to divide into (3 × m) (where m is an integer of m ≧ 2). This is because the bits belonging to the divided first bit group can be evenly arranged in each subframe group to prevent flickering and pseudo contour. For example, the subframe corresponding to the bits belonging to the first bit group may be divided into nine. However, it is not limited to this.
なお、本実施形態では、従来の時間階調方式に対して、第１ビット群に属するビットに対応するサブフレームを全て６つに分割した例を示したが、第１ビット群に属するビットに対応する全てのサブフレームの分割数を同じにしなくてもよい。第１ビット群の中で分割数が異なっていてもよい。また、第３ビット群に属するビットについても同様に、全ての第３ビット群に属するビットに対応するサブフレームの分割数を同じにしなくてもよい。 In the present embodiment, an example is shown in which all the subframes corresponding to the bits belonging to the first bit group are divided into six compared to the conventional time gray scale method. The number of divisions of all corresponding subframes may not be the same. The number of divisions may be different in the first bit group. Similarly for the bits belonging to the third bit group, the number of subframes corresponding to all the bits belonging to the third bit group may not be the same.
なお、本実施形態では、従来の時間階調方式に対して、第１ビット群に属するビットに対応するサブフレームを６つに等分割し、第２ビット群に属するビットに対応するサブフレームを３つに等分割した例を示したが、サブフレームの分割の幅はこれに限定されない。必ずしも等分割にしなくてもよい。例えば、５ビット表示の場合、従来の時間階調方式（図４３）において、第１ビット群に属するビットに対応するサブフレーム（ＳＦ５）の点灯期間（長さ１６）を２、２、４、２、３、３と分割してもよい。 In this embodiment, the subframe corresponding to the bits belonging to the first bit group is divided into six equal to the conventional time gray scale method, and the subframe corresponding to the bits belonging to the second bit group is divided. Although an example of equal division into three is shown, the division width of the subframe is not limited to this. It does not necessarily have to be equally divided. For example, in the case of 5-bit display, in the conventional time gray scale method (FIG. 43), the lighting period (length 16) of the subframe (SF5) corresponding to the bits belonging to the first bit group is set to 2, 2, 4, It may be divided into 2, 3, and 3.
なお、本実施形態では、３個のサブフレーム群で、第１ビット群および第２ビット群に属するビットに対応するサブフレームの出現順序は同じにしたが、サブフレームの出現順序を全く同じにするということに限定されない。３個のサブフレーム群で、いくつかのサブフレームの順序が異なっていてもよい。例えば、図２２の場合において、ＳＦ７とＳＦ８、ＳＦ１１とＳＦ１２を入れ替えてもよい。つまり、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ８、ＳＦ７、ＳＦ９、ＳＦ１０、ＳＦ１２、ＳＦ１１、ＳＦ１３、ＳＦ１４と配置してもよい。 In the present embodiment, in the three subframe groups, the subframe appearance order corresponding to the bits belonging to the first bit group and the second bit group is the same, but the subframe appearance order is exactly the same. It is not limited to doing. The order of some subframes may be different in the three subframe groups. For example, in the case of FIG. 22, SF7 and SF8, and SF11 and SF12 may be interchanged. That is, SF1, SF2, SF3, SF4, SF5, SF6, SF8, SF7, SF9, SF10, SF12, SF11, SF13, and SF14 may be arranged.
なお、これまでに説明した、各ビット群として割り当てるビット数、各ビット群に属するビットとして選択するビット、第１ビット群および第３ビット群に属するビットの分割数、サブフレームの分割の幅、サブフレームの出現順序についての内容を、互いに組み合わせて用いてもよい。 The number of bits to be assigned as each bit group, the bits selected as bits belonging to each bit group, the number of divisions of bits belonging to the first bit group and the third bit group, the width of subframe division, The contents of the subframe appearance order may be used in combination with each other.
また、これまでに説明した、各ビット群として割り当てるビット数、各ビット群に属するビットとして選択するビット、第１ビット群および第３ビット群に属するビットの分割数、サブフレームの分割の幅、サブフレームの出現順序についての内容は、サブフレーム群の個数が３個以上の場合にも適用できる。 In addition, as described above, the number of bits to be assigned as each bit group, the bits to be selected as bits belonging to each bit group, the number of divisions of bits belonging to the first bit group and the third bit group, the width of subframe division, The contents about the order of appearance of subframes can be applied even when the number of subframe groups is three or more.
一般に、１フレームをｋ個（ここで、ｋはｋ≧３の整数）のサブフレーム群に分ける場合を考える。この場合、まず、従来の時間階調方式において、第１ビット群に属するビットに対応するサブフレームを（ｋ＋１）個以上に分割し、第２ビット群に属するビットに対応するサブフレームをｋ個に分割し、第３ビット群に属するビットに対応するサブフレームは（ｋ−１）個以下に分割するか、もしくは、分割しない。そして、分割した第１ビット群に属するビットを各サブフレーム群に概ね同数ずつ配置する。また、分割した第２ビット群に属するビットを各サブフレーム群に１つずつ配置し、第３ビット群に属するビットの各々を、ｋ個のサブフレーム群のうち少なくとも１個のサブフレーム群に配置する。このとき、各サブフレーム群で、第１ビット群および第２ビット群に属するビットに対応するサブフレームの出現順序を概ね同じにする。 In general, consider a case where one frame is divided into k subframe groups (where k is an integer of k ≧ 3). In this case, first, in the conventional time gray scale method, the subframe corresponding to the bit belonging to the first bit group is divided into (k + 1) or more, and k subframes corresponding to the bit belonging to the second bit group are divided. The subframes corresponding to the bits belonging to the third bit group are divided into (k−1) or less or not divided. Then, approximately the same number of bits belonging to the divided first bit group are arranged in each subframe group. Further, one bit belonging to the divided second bit group is arranged in each subframe group, and each bit belonging to the third bit group is assigned to at least one subframe group among the k subframe groups. Deploy. At this time, in each subframe group, the appearance order of the subframes corresponding to the bits belonging to the first bit group and the second bit group is substantially the same.
このとき、例えば、ｎビット（ここで、ｎは整数）で階調を表現する場合、従来の時間階調方式では、総サブフレーム数はｎ個となる。また、最上位のビットに対応するサブフレームの点灯期間の長さは２ｎ−１となる。一方、従来の時間階調方式に対して、Ｌ１個（ここで、Ｌ１はＬ１≧ｋ＋１の整数）に分割する第１ビット群に属するビットの数をａ（ここで、ａは０＜ａ＜ｎの整数）、ｋ個に分割する第２ビット群に属するビットの数をｂ（ここで、ｂは０＜ｂ＜ｎの整数）、Ｌ２個（ここで、Ｌ２は１＜Ｌ２≦ｋ−１の整数）に分割するか、もしくは、分割しない（つまり、Ｌ２＝１に対応する）第３ビット群に属するビットの数をｃ（ここで、ｃは０≦ｃ＜ｎの整数で、ａ＋ｂ＋ｃ＝ｎを満たす）と仮定すると、本発明の駆動方式における総サブフレーム数は、（Ｌ１×ａ＋ｋ×ｂ＋Ｌ２×ｃ）個となる。また、第１ビット群に属するビットとして、最上位のビットを選択し、このビットに対応するサブフレームをＬ１個に等分割した場合、このビットに対応するサブフレームの分割後の点灯期間の長さは（２ｎ−１／Ｌ１）となる。例えば、図２２の場合、ｋ＝３、ｎ＝５、Ｌ１＝６、Ｌ２＝１、ａ＝１、ｂ＝２、ｃ＝２なので、総サブフレーム数は６×１＋３×２＋１×２＝１４個となり、第１ビット群に属するビットに対応するサブフレームの分割後の点灯期間の長さは２５−１／６＝８／３となる。 At this time, for example, when the gradation is expressed by n bits (where n is an integer), the total number of subframes is n in the conventional time gradation method. Further, the length of the lighting period of the subframe corresponding to the most significant bit is 2 n−1 . On the other hand, the conventional time gray scale method, L 1 piece (wherein, L 1 is L 1 ≧ k + 1 integer) the number of bits a (here belonging to the first bit group is divided into, a is 0 <a <integer n), the number of bits belonging to the second bit group is divided into k pieces b (wherein, b is 0 <b <integer n), L 2 pieces (wherein, L 2 is 1 The number of bits belonging to the third bit group is divided into <an integer of L 2 ≦ k−1) or not divided (that is, corresponding to L 2 = 1), where c is 0 ≦ c Assuming that <an integer of n satisfies a + b + c = n), the total number of subframes in the driving method of the present invention is (L 1 × a + k × b + L 2 × c). Further, when the most significant bit is selected as a bit belonging to the first bit group and the subframe corresponding to this bit is equally divided into L 1 , the lighting period after the division of the subframe corresponding to this bit is The length is (2 n-1 / L 1 ). For example, in the case of FIG. 22, since k = 3, n = 5, L 1 = 6, L 2 = 1, a = 1, b = 2, and c = 2, the total number of subframes is 6 × 1 + 3 × 2 + 1 × 2. = 14, and the length of the lighting period after the division of the subframe corresponding to the bits belonging to the first bit group is 2 5-1 / 6 = 8/3 .
なお、本実施の形態で述べた内容は、実施の形態１で述べた内容を、サブフレーム群の個数という観点で拡張したものである。よって、実施の形態１と自由に組み合わせることができる。
Note that the contents described in this embodiment are expanded from the contents described in
（実施の形態３）
本実施の形態では、タイミングチャートの例について述べる。サブフレームの選択方法は、一例として、図１のものを用いることにするが、これに限定されず、他のサブフレームの選択方法や他の階調数などにも適用可能である。
(Embodiment 3)
In this embodiment, an example of a timing chart is described. As an example, the subframe selection method shown in FIG. 1 is used. However, the subframe selection method is not limited to this, and can be applied to other subframe selection methods, other gradation numbers, and the like.
また、サブフレームが出現する順番は、一例として、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ８、ＳＦ９、ＳＦ１０とするが、これに限定されず、他の順番であっても適用可能である。 The order in which the subframes appear is, for example, SF1, SF2, SF3, SF4, SF5, SF6, SF7, SF8, SF9, SF10, but is not limited to this, and may be applied in other orders. Is possible.
まず、画素に信号を書き込む期間と点灯する期間とが分離されている場合のタイミングチャートを図２４に示す。まず、信号書き込み期間において、１画面分の信号を全画素に入力する。この間は、画素は点灯しない。信号書き込み期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期間の長さは、１である。次に、次のサブフレームが始まり、信号書き込み期間において、１画面分の信号を全画素に入力する。この間は、画素は点灯しない。信号書き込み期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期間の長さは、２である。 First, FIG. 24 shows a timing chart in the case where a period for writing a signal to a pixel and a lighting period are separated. First, in a signal writing period, a signal for one screen is input to all pixels. During this time, the pixels are not lit. After the signal writing period ends, the lighting period starts and the pixels are lit. The length of the lighting period at that time is 1. Next, the next subframe starts, and a signal for one screen is input to all pixels in the signal writing period. During this time, the pixels are not lit. After the signal writing period ends, the lighting period starts and the pixels are lit. The length of the lighting period at that time is two.
これらを繰り返すことにより、点灯期間の長さが、１、２、４、４、４、２、２、４、４、４という順序で配置される。 By repeating these, the length of the lighting period is arranged in the order of 1, 2, 4, 4, 4, 2, 2, 4, 4, 4.
このように、画素に信号を書き込む期間と点灯する期間とが分離されている駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用いる場合は、初期化の動作などが必要になる。しかしながら、図２４では、簡単のため、省略している。 As described above, the driving method in which the signal writing period and the lighting period are separated from each other is preferably applied to the plasma display. In the case of using for a plasma display, an initialization operation or the like is required. However, in FIG. 24, it is omitted for simplicity.
また、この駆動方法は、ＥＬディスプレイ（有機ＥＬディスプレイ、無機ＥＬディスプレイ又は無機と有機とを含む素子からなるディスプレイなど）やフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス（ＤＭＤ）を用いたディスプレイなどに適用することも好適である。 In addition, this driving method is applied to EL displays (organic EL displays, inorganic EL displays, or displays composed of elements including inorganic and organic), field emission displays, displays using digital micromirror devices (DMD), and the like. It is also suitable to apply.
その場合の画素構成を図２５に示す。図２５に示した画素は、第１トランジスタ２５０１、第２トランジスタ２５０３、保持容量２５０２、表示素子２５０４、信号線２５０５、走査線２５０７、第１電源線２５０６、第２電源線２５０８から構成される。
FIG. 25 shows a pixel configuration in that case. The pixel shown in FIG. 25 includes a
第１トランジスタ２５０１は、ゲート電極が、走査線２５０７に接続され、第１電極が、信号線２５０５に接続され、第２電極が、保持容量２５０２の第２電極、及び第２トランジスタ２５０３のゲート電極に接続される。第２トランジスタ２５０３は、第１電極が、第１電源線２５０６に接続され、第２電極が、表示素子２５０４の第１電極に接続される。保持容量２５０２は、第１電極が、第１電源線２５０６に接続される。表示素子２５０４は、第２電極が、第２電源線２５０８に接続される。
The
なお、第１トランジスタは、信号線２５０５に入力された信号を保持容量２５０２に入力するために、信号線２５０５と保持容量２５０２の第２電極とを接続するためのスイッチとして機能する。
Note that the first transistor functions as a switch for connecting the
なお、第２トランジスタは、表示素子２５０４に電流を供給する機能を有する。
Note that the second transistor has a function of supplying current to the
次に、図２５に示した画素構成の動作について説明する。まず、信号書き込み期間においては、走査線２５０７の電位を、信号線２５０５の最も高い電位、もしくは、第１電源線２５０６の電位よりも高くすることにより、走査線２５０７を選択し、第１トランジスタ２５０１をオン状態にして、信号線２５０５から信号を保持容量２５０２に入力する。
Next, the operation of the pixel configuration shown in FIG. 25 will be described. First, in the signal writing period, the
なお、信号書き込み期間においては、第１電源線２５０６と第２電源線２５０８の電位を制御することにより、表示素子２５０４には電圧が加わらないようにしておく。例えば、第２電源線２５０８をフローティングにすればよい。もしくは、第２電源線２５０８の電位を第１電源線２５０６の電位と同程度、もしくはそれよりも高くしてもよい。その結果、信号書き込み期間において、表示素子２５０４が点灯することを避けることが出来る。
Note that in the signal writing period, the potential of the first
次に、点灯期間においては、第１電源線２５０６と第２電源線２５０８の電位を制御することにより、表示素子２５０４には電圧が加わるようにする。例えば、第２電源線２５０８の電位を第１電源線２５０６の電位よりも、低くすればよい。これにより、信号書き込み期間で保持容量２５０２に保持した信号に応じて、第２トランジスタ２５０３の電流が制御され、第１電源線２５０６から、表示素子２５０４を通って、第２電源線２５０８に電流が流れる。その結果、表示素子２７０４が点灯する。
Next, in the lighting period, voltage is applied to the
次に、画素に信号を書き込む期間と点灯する期間とが分離されていない場合のタイミングチャートを図２６に示す。各行において、信号書き込み動作を行うと、すぐに点灯期間が開始する。 Next, FIG. 26 shows a timing chart in the case where a period for writing a signal to a pixel and a lighting period are not separated. When a signal writing operation is performed in each row, the lighting period starts immediately.
ある行において、信号を書き込み、所定の点灯期間が終了したのち、次のサブフレームにおける信号の書き込み動作を開始する。これを繰り返すことにより、点灯期間の長さが、１、２、４、４、４、２、２、４、４、４という順序で配置される。 In a certain row, a signal is written, and after a predetermined lighting period ends, a signal writing operation in the next subframe is started. By repeating this, the length of the lighting period is arranged in the order of 1, 2, 4, 4, 4, 2, 2, 4, 4, 4.
このようにすることで、信号の書き込み動作が遅くても、１フレーム内に多くのサブフレームを配置することが可能となる。 In this way, even if the signal writing operation is slow, it is possible to arrange many subframes in one frame.
このような駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用いる場合は、初期化の動作などが必要になるが、図２６では、簡単のため、省略している。 Such a driving method is preferably applied to a plasma display. In the case of using for a plasma display, an initialization operation or the like is necessary, but in FIG. 26, it is omitted for simplicity.
また、この駆動方法は、ＥＬディスプレイやフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス（ＤＭＤ）を用いたディスプレイなどに適用することも好適である。 This driving method is also preferably applied to an EL display, a field emission display, a display using a digital micromirror device (DMD), and the like.
その場合の画素構成を図２７に示す。図２７に示した画素は、第１トランジスタ２７０１、第２トランジスタ２７１１、第３トランジスタ２７０３、保持容量２７０２、表示素子２７０４、第１信号線２７０５、第２信号線２７１５、第１走査線２７０７、第２走査線２７１７、第１電源線２７０６、第２電源線２７０８から構成される。
FIG. 27 shows a pixel configuration in that case. 27 includes a
第１トランジスタ２７０１は、ゲート電極が、第１走査線２７０７に接続され、第１電極が、第１信号線２７０５に接続され、第２電極が、保持容量２７０２の第２電極、及び第２トランジスタ２７１１の第２電極、及び第３トランジスタ２７０３のゲート電極に接続される。第２トランジスタ２７１１は、ゲート電極が、第２走査線２７１７に接続され、第１電極が、第２信号線２７１５に接続される。第３トランジスタ２７０３は、第１電極が、第１電源線２７０６に接続され、第２電極が、表示素子２７０４の第１電極に接続される。保持容量２７０２は、第１電極が、第１電源線２７０６に接続される。表示素子２７０４は、第２電極が、第２電源線２７０８に接続される。
The
なお、第１トランジスタは、第１信号線２７０５に入力された信号を保持容量２７０２に入力するために、第１信号線２７０５と保持容量２７０２の第２電極とを接続するためのスイッチとして機能する。
Note that the first transistor functions as a switch for connecting the
なお、第２トランジスタは、第２信号線２７１５から入力された信号を保持容量２７０２に入力するために、第２信号線２７１５と保持容量２７０２の第２電極とを接続するためのスイッチとして機能する。
Note that the second transistor functions as a switch for connecting the
なお、第３トランジスタは、表示素子２７０４に電流を供給する機能を有する。
Note that the third transistor has a function of supplying current to the
次に、図２７に示した画素構成の動作について説明する。まず、第１の信号書き込み動作を開始する。第１走査線２７０７の電位を、第１信号線２７０５の最も高い電位、もしくは、第１電源線２７０６の電位よりも高くすることにより、第１走査線２７０７を選択し、第１トランジスタ２７０１をオン状態にして、第１信号線２７０５から信号を保持容量２７０２に入力する。これにより、保持容量２７０２に保持された信号に応じて、第３トランジスタ２７０３の電流が制御され、第１電源線２７０６から、表示素子２７０４を通って、第２電源線２７０８に電流が流れる。その結果、表示素子２７０４が点灯する。
Next, the operation of the pixel configuration shown in FIG. 27 will be described. First, the first signal writing operation is started. By making the potential of the
所定の点灯期間が終了した後、次のサブフレームにおける信号の書き込み動作（第２の書き込み動作）を開始する。第２走査線２７１７の電位を、第２信号線２７１５の最も高い電位、もしくは、第１電源線２７０６の電位よりも高くすることにより、第２走査線２７１７を選択し、第２トランジスタ２７１１をオン状態にして、第２信号線２７１５から信号を保持容量２７０２に入力する。これにより、保持容量２７０２に保持された信号に応じて、第３トランジスタ２７０３の電流が制御され、第１電源線２７０６から、表示素子２７０４を通って、第２電源線２７０８に電流が流れる。その結果、表示素子２７０４が点灯する。
After the predetermined lighting period ends, a signal writing operation (second writing operation) in the next subframe is started. By making the potential of the
第１走査線２７０７と第２走査線２７１７とは、別々に制御出来る。同様に、第１信号線２７０５と第２信号線２７１５とは、別々に制御出来る。よって、同時に２行分の画素に信号を入力することが可能であるため、図２６のような駆動法が実現出来る。
The
なお、図２５の回路を用いて、図２６のような駆動法を実現することも可能である。その場合のタイミングチャートを図２８に示す。図２８に示すように、１ゲート選択期間を複数（図２８では２つ）に分割する。そして、分割された選択期間内で、各々の走査線の電位を高くすることにより、各々の走査線を選択し、その期間に対応する信号を第１信号線２７０５に入力する。例えば、ある１ゲート選択期間において、前半はｉ行目を選択し、後半はｊ行目を選択する。すると、１ゲート選択期間において、あたかも同時に２行分を選択したかのように動作させることが可能となる。
Note that the driving method as shown in FIG. 26 can be realized by using the circuit of FIG. FIG. 28 shows a timing chart in that case. As shown in FIG. 28, one gate selection period is divided into a plurality (two in FIG. 28). Then, each scanning line is selected by raising the potential of each scanning line within the divided selection period, and a signal corresponding to that period is input to the
なお、このような駆動方法の詳細については、例えば、特開２００１−３２４９５８号公報等に記載されており、その内容を本願と組み合わせて適用することが出来る。 Details of such a driving method are described in, for example, Japanese Patent Application Laid-Open No. 2001-324958, and the contents thereof can be applied in combination with the present application.
次に、画素の信号を消去する動作を行う場合のタイミングチャートを図２９に示す。各行において、信号書き込み動作を行い、次の信号書き込み動作が来る前に、画素の信号を消去する。このようにすることにより、点灯期間の長さを容易に制御できるようになる。 Next, FIG. 29 shows a timing chart in the case of performing an operation of erasing the pixel signal. In each row, a signal writing operation is performed, and the pixel signal is erased before the next signal writing operation is performed. In this way, the length of the lighting period can be easily controlled.
ある行において、信号を書き込み、所定の点灯期間が終了したのち、次のサブフレームにおける信号の書き込み動作を開始する。もし、点灯期間が短い場合は、信号消去動作を行い、強制的に非点灯状態にする。これらを繰り返すことにより、点灯期間の長さが、１、２、４、４、４、２、２、４、４、４という順序で配置される。 In a certain row, a signal is written, and after a predetermined lighting period ends, a signal writing operation in the next subframe is started. If the lighting period is short, a signal erasing operation is performed to forcibly turn off the light. By repeating these, the length of the lighting period is arranged in the order of 1, 2, 4, 4, 4, 2, 2, 4, 4, 4.
なお、図２９では、点灯期間が１と２の場合において、信号消去動作を行っているが、これに限定されない。他の点灯期間において消去動作を行ってもよい。 In FIG. 29, the signal erasing operation is performed when the lighting periods are 1 and 2, but the present invention is not limited to this. The erase operation may be performed in another lighting period.
このようにすることで、信号の書き込み動作が遅くても、１フレーム内に多くのサブフレームを配置することが可能となる。また、消去動作を行う場合は、消去用のデータをビデオ信号と同様に取得する必要がないため、信号線駆動回路の駆動周波数も低減出来る。 In this way, even if the signal writing operation is slow, it is possible to arrange many subframes in one frame. Further, when performing an erasing operation, it is not necessary to acquire erasing data in the same manner as a video signal, so that the driving frequency of the signal line driver circuit can be reduced.
このような駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用いる場合は、初期化の動作などが必要になるが、図２９では、簡単のため、省略している。 Such a driving method is preferably applied to a plasma display. Note that in the case of using for a plasma display, an initialization operation or the like is necessary, but in FIG. 29, it is omitted for simplicity.
また、この駆動方法は、ＥＬディスプレイやフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス（ＤＭＤ）を用いたディスプレイなどに適用することも好適である。 This driving method is also preferably applied to an EL display, a field emission display, a display using a digital micromirror device (DMD), and the like.
その場合の画素構成を図３０に示す。図３０に示した画素は、第１トランジスタ３００１、第２トランジスタ３０１１、第３トランジスタ３００３、保持容量３００２、表示素子３００４、信号線３００５、第１走査線３００７、第２走査線３０１７、第１電源線３００６、第２電源線３００８から構成される。
FIG. 30 shows a pixel configuration in that case. 30 includes a
第１トランジスタ３００１は、ゲート電極が、第１走査線３００７に接続され、第１電極が、信号線３００５に接続され、第２電極が、保持容量３００２の第２電極、及び第２トランジスタ３０１１の第２電極、及び第３トランジスタ３００３のゲート電極に接続される。第２トランジスタ３０１１は、ゲート電極が、第２走査線３０１７に接続され、第１電極が、第１電源線３００６に接続される。第３トランジスタ３００３は、第１電極が、第１電源線３００６に接続され、第２電極が、表示素子３００４の第１電極に接続される。保持容量３００２は、第１電極が、第１電源線３００６に接続される。表示素子３００４は、第２電極が、第２電源線３００８に接続される。
The
なお、第１トランジスタは、信号線３００５に入力された信号を保持容量３００２に入力するために、信号線３００５と保持容量３００２の第２電極とを接続するためのスイッチとして機能する。
Note that the first transistor functions as a switch for connecting the
なお、第２トランジスタは、第３トランジスタをオフ状態にするために、第３トランジスタ３００３のゲート電極と第１電源線３００６とを接続するためのスイッチとして機能する。
Note that the second transistor functions as a switch for connecting the gate electrode of the
なお、第３トランジスタは、表示素子３００４に電流を供給する機能を有する。
Note that the third transistor has a function of supplying current to the
次に、図３０に示した画素構成の動作について説明する。まず、信号を書き込む場合は、第１走査線３００７の電位を、信号線３００５の最も高い電位、もしくは、第１電源線３００６の電位よりも高くすることにより、第１走査線３００７を選択し、第１トランジスタ３００１をオン状態にして、信号線３００５から信号を保持容量３００２に入力する。これにより、保持容量３００２に保持された信号に応じて、第３トランジスタ３００３の電流が制御され、第１電源線３００６から、表示素子３００４を通って、第２電源線３００８に電流が流れる。その結果、表示素子３００４が点灯する。
Next, the operation of the pixel configuration shown in FIG. 30 will be described. First, when writing a signal, the
信号を消去したい場合は、第２走査線３０１７の電位を、信号線３００５の最も高い電位、もしくは、第１電源線３００６の電位よりも高くすることにより、第２走査線３０１７を選択し、第２トランジスタ３０１１をオン状態にして、第３トランジスタ３００３がオフ状態になるようにする。これにより、第１電源線３００６から、表示素子３００４を通って、第２電源線３００８には、電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長さを自由に制御できるようになる。
When the signal is to be erased, the
図３０では、第２トランジスタ３０１１を用いて非点灯期間をつくったが、別の方法を用いることも出来る。強制的に非点灯期間をつくるためには、表示素子３００４に電流が供給されないようにすればよい。よって、第１電源線３００６から、表示素子３００４を通って、第２電源線３００８に電流が流れる経路のどこかに、スイッチを配置して、そのスイッチのオンオフを制御して、非点灯期間を作ればよい。あるいは、第３トランジスタ３００３のゲート・ソース間電圧を制御して、第３トランジスタが強制的にオフになるようにすればよい。
In FIG. 30, the
図３０の第３トランジスタに相当するトランジスタを強制的にオフにする場合の画素構成の例を図３１に示す。図３１に示した画素は、第１トランジスタ３１０１、第２トランジスタ３１０３、保持容量３１０２、表示素子３１０４、信号線３１０５、第１走査線３１０７、第２走査線３１１７、第１電源線３１０６、第２電源線３１０８、ダイオード３１１１から構成される。ここで、第２トランジスタ３１０３が、図３０の第３トランジスタ３００３に相当する。
FIG. 31 shows an example of a pixel configuration in the case where a transistor corresponding to the third transistor in FIG. 30 is forcibly turned off. 31 includes a
第１トランジスタ３１０１は、ゲート電極が、第１走査線３１０７に接続され、第１電極が、信号線３１０５に接続され、第２電極が、保持容量３１０２の第２電極、及び第２トランジスタ３１０３のゲート電極、及びダイオード３１１１の第２電極に接続される。第２トランジスタ３１０３は、第１電極が、第１電源線３１０６に接続され、第２電極が、表示素子３１０４の第１電極に接続される。保持容量３１０２は、第１電極が、第１電源線３１０６に接続される。表示素子３１０４は、第２電極が、第２電源線３１０８に接続される。ダイオード３１１１は、第１電極が、第２走査線３１１７に接続される。
The
なお、第１トランジスタは、信号線３１０５に入力された信号を保持容量３１０２に入力するために、信号線３１０５と保持容量３１０２の第２電極とを接続するためのスイッチとして機能する。
Note that the first transistor functions as a switch for connecting the
なお、第２トランジスタは、表示素子３１０４に電流を供給する機能を有する。
Note that the second transistor has a function of supplying current to the
なお、保持容量３１０２は、第２トランジスタ３１０３のゲート電位を保持する機能を有する。よって、第２トランジスタ３１０３のゲート電極と第１電源線３１０６の間に接続されているが、これに限定されない。第２トランジスタ３１０３のゲート電位を保持できるように配置されていればよい。また、第２トランジスタ３１０３のゲート容量などを用いて、第２トランジスタ３１０３のゲート電位を保持できる場合は、保持容量３１０２を省いてもよい。
Note that the
次に、図３１に示した画素構成の動作について説明する。まず、信号を書き込む場合は、第１走査線３１０７の電位を、信号線３１０５の最も高い電位、もしくは、第１電源線３１０６の電位よりも高くすることにより、第１走査線３１０７を選択し、第１トランジスタ３１０１をオン状態にして、信号線３１０５から信号を保持容量３１０２に入力する。これにより、保持容量３１０２に保持された信号に応じて、第２トランジスタ３１０３の電流が制御され、第１電源線３１０６から、表示素子３１０４を通って、第２電源線３１０８に電流が流れる。その結果、表示素子３１０４が点灯する。
Next, the operation of the pixel configuration shown in FIG. 31 will be described. First, when writing a signal, the
信号を消去したい場合は、第２走査線３１１７の電位を、信号線３１０５の最も高い電位、もしくは、第１電源線３１０６の電位よりも高くすることにより、第２走査線３１１７を選択し、ダイオード３１１１がオンして、第２走査線３１１７から第２トランジスタ３１０３のゲート電極へ電流が流れるようにする。その結果、第２トランジスタ３１０３がオフ状態になる。これにより、第１電源線３１０６から、表示素子３１０４を通って、第２電源線３１０８には、電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長さを自由に制御できるようになる。
When the signal is to be erased, the
信号を保持しておきたい場合は、第２走査線３１１７の電位を、信号線３１０５の最も低い電位よりも低くすることにより、第２走査線３１１７を非選択しておく。すると、ダイオード３１１１がオフするので、第２トランジスタ３１０３のゲート電位は保持される。
When it is desired to hold the signal, the
なお、ダイオード３１１１は、整流性がある素子であれば、なんでもよい。ＰＮ型ダイオードでもよいし、ＰＩＮ型ダイオードでもよいし、ショットキー型ダイオードでもよいし、ツェナー型ダイオードでもよい。
Note that the
また、トランジスタを用いて、ダイオード接続（ゲート電極とドレイン電極を接続）して、用いてもよい。その場合の回路図を図３２に示す。ダイオード３１１１として、ダイオード接続されたトランジスタ３２１１を用いている。なお、トランジスタ３２１１は、Ｎチャネル型を用いているが、これに限定されない。Ｐチャネル型を用いてもよい。
Alternatively, a transistor may be used in a diode connection (a gate electrode and a drain electrode are connected). A circuit diagram in that case is shown in FIG. A diode-connected
さらに別の回路として、図２５の回路を用いて、図２９のような駆動法を実現することも可能である。その場合のタイミングチャートを図２８に示す。図２８に示すように、１ゲート選択期間を複数（図２８では２つ）に分割する。そして、分割された選択期間内で、各々の走査線の電位を高くすることにより、各々の走査線を選択し、その時に対応する信号（ビデオ信号と消去するための信号）を信号線２５０５に入力する。例えば、ある１ゲート選択期間において、前半はｉ行目を選択し、後半はｊ行目を選択する。そして、ｉ行目が選択されているときは、ビデオ信号を入力する。一方、ｊ行目が選択されているときは、駆動トランジスタがオフするような信号を入力する。すると、１ゲート選択期間において、あたかも同時に２行分を選択したかのように動作させることが可能となる。
As another circuit, the driving method shown in FIG. 29 can be realized by using the circuit shown in FIG. FIG. 28 shows a timing chart in that case. As shown in FIG. 28, one gate selection period is divided into a plurality (two in FIG. 28). Then, by increasing the potential of each scanning line within the divided selection period, each scanning line is selected, and a signal (a video signal and a signal for erasing) corresponding to that time is applied to the
なお、このような駆動方法の詳細については、例えば、特開２００１−３２４９５８号公報等に記載されており、その内容を本願と組み合わせて適用することが出来る。 Details of such a driving method are described in, for example, Japanese Patent Application Laid-Open No. 2001-324958, and the contents thereof can be applied in combination with the present application.
ところで、本発明の一例では、従来の時間階調方式において、第１ビット群に属するビットを４分割し、第２ビット群に属するビットを２分割し、第３ビット群に属するビットを分割しない方法を用いている。これにより、デューティー比が従来の倍速フレーム方式よりも高くなる。なぜなら、第１ビット群に属するビットを４分割することにより、点灯期間が最長となるサブフレームの数、つまり、消去動作が必要でないサブフレームの数が増えるため、消去動作が必要となるサブフレーム数が少なくなり、１フレームあたりの消去期間を短くすることができるためである。 By the way, in an example of the present invention, in the conventional time gray scale method, the bits belonging to the first bit group are divided into four, the bits belonging to the second bit group are divided into two, and the bits belonging to the third bit group are not divided. The method is used. Thereby, a duty ratio becomes higher than the conventional double speed frame system. This is because, by dividing the bits belonging to the first bit group into four, the number of subframes with the longest lighting period, that is, the number of subframes that do not require an erasing operation increases. This is because the number is reduced and the erasing period per frame can be shortened.
例えば、５ビット表示で従来の倍速フレーム方式を適用した場合（図４４）で、画素の信号を消去する動作を行う場合のタイミングチャートを図３３に示す。従来の倍速フレーム方式（図３３）と本発明の駆動方式（図２９）を比較すると、点灯期間が最長となるサブフレーム数（消去動作が必要でないサブフレーム数）は、従来の倍速フレーム方式（図３３）では２個なのに対して、本発明の駆動方式（図２９）では６個となる。つまり、本発明の駆動方式の方が、消去期間の合計が短いことが分かる。 For example, FIG. 33 shows a timing chart in the case of performing the operation of erasing the pixel signal when the conventional double-speed frame method is applied with 5-bit display (FIG. 44). Comparing the conventional double-speed frame method (FIG. 33) and the drive method of the present invention (FIG. 29), the number of subframes with the longest lighting period (the number of subframes that do not require erasing operation) is the same as the conventional double-speed frame method ( In FIG. 33), there are two, whereas in the drive system of the present invention (FIG. 29), there are six. That is, it can be seen that the driving method of the present invention has a shorter total erase period.
このように、本発明の駆動方式を用いると、従来の倍速フレーム方式よりもデューティー比を高くすることができるため、発光素子にかかる電圧を小さくすることができ、消費電力を低減できる。また、発光素子の劣化を抑えることもできる。 As described above, when the driving method of the present invention is used, the duty ratio can be made higher than that of the conventional double-speed frame method, so that the voltage applied to the light emitting element can be reduced and the power consumption can be reduced. In addition, deterioration of the light emitting element can be suppressed.
なお、本実施の形態において示したタイミングチャートや画素構成や駆動方法は、一例であり、これに限定されない。様々なタイミングチャートや画素構成や駆動方法に適用することが可能である。 Note that the timing chart, the pixel configuration, and the driving method shown in this embodiment mode are examples, and the present invention is not limited to this. The present invention can be applied to various timing charts, pixel configurations, and driving methods.
なお、サブフレームの出現順序は、時刻によって変化してもよい。例えば、１フレーム目と２フレーム目とで、サブフレームの出現順序が変わってもよい。また、サブフレームの出現順序は、場所によって変わってもよい。例えば、画素Ａと画素Ｂとで、サブフレームの出現順序が変わってもよい。また、それらを組み合わせて、サブフレームの出現順序が、時刻によって変化して、かつ、場所によって変化してもよい。 Note that the appearance order of the subframes may change depending on the time. For example, the appearance order of subframes may change between the first frame and the second frame. Further, the appearance order of subframes may vary depending on the location. For example, the appearance order of the subframes may be changed between the pixel A and the pixel B. In addition, by combining them, the appearance order of the subframes may change with time and change with place.
なお、本実施の形態において、１フレーム内に、点灯期間や信号書き込み期間や非点灯期間が配置されていたが、これに限定されない。それ以外の動作期間が配置されていてもよい。例えば、表示素子に加える電圧を、通常とは逆の極性にするような期間、いわゆる、逆バイアス期間を設けてもよい。逆バイアス期間を設けることにより、表示素子の信頼性が向上する場合がある。なお、本実施の形態で示した画素構成は一例に過ぎず、これらに限定されない。また、画素を構成するトランジスタの極性は、これらに限定されない。 Note that although a lighting period, a signal writing period, and a non-lighting period are arranged in one frame in this embodiment mode, the present invention is not limited to this. Other operation periods may be arranged. For example, a period in which the voltage applied to the display element has a polarity opposite to that of a normal voltage, that is, a so-called reverse bias period may be provided. By providing the reverse bias period, the reliability of the display element may be improved. Note that the pixel structure described in this embodiment mode is merely an example, and the present invention is not limited thereto. In addition, the polarity of the transistor included in the pixel is not limited to these.
なお、本実施の形態で述べた内容は、実施の形態１、実施の形態２で述べた内容と自由に組み合わせて実施することができる。
Note that the contents described in this embodiment can be implemented in free combination with the contents described in
（実施の形態４）
本実施形態では、表示装置、および、信号線駆動回路や走査線駆動回路などの構成とその動作について説明する。
(Embodiment 4)
In this embodiment, the structure and operation of a display device, a signal line driver circuit, a scanning line driver circuit, and the like will be described.
表示装置は、図３４（Ａ）に示すように、画素部３４０１、走査線駆動回路３４０２、信号線駆動回路３４０３を有している。
As shown in FIG. 34A, the display device includes a
走査線駆動回路３４０２は、画素部３４０１に選択信号を順次出力する。走査線駆動回路３４０２の構成の一例を図３４（Ｂ）に示す。走査線駆動回路は、シフトレジスタ３４０４やバッファ回路３４０５などから構成されている。シフトレジスタ３４０４は、クロック信号（Ｇ−ＣＬＫ）、スタートパルス（Ｇ−ＳＰ）、クロック反転信号（Ｇ−ＣＬＫＢ）が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。出力されたサンプリングパルスは、バッファ回路３４０５で増幅され、各走査線から画素部３４０１へ入力される。なお、走査線駆動回路３４０２には、シフトレジスタ３４０４やバッファ回路３４０５の他にレベルシフタ回路やパルス幅制御回路などが配置されている場合も多い。
The scan line driver circuit 3402 sequentially outputs selection signals to the
信号線駆動回路３４０３は、画素部３４０１にビデオ信号を順次出力する。画素部３４０１では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路３４０３から画素部３４０１へ入力するビデオ信号は、電圧である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路３４０３から入力されるビデオ信号（電圧）によって、状態を変化させる。画素に配置する表示素子の例としては、ＥＬ素子やＦＥＤ（フィールドエミッションディスプレイ）で用いる素子や液晶やＤＭＤ（デジタル・マイクロミラー・デバイス）などがあげられる。
The signal line driver circuit 3403 sequentially outputs video signals to the
なお、走査線駆動回路３４０２や信号線駆動回路３４０３は、複数配置されていてもよい。 Note that a plurality of scan line driver circuits 3402 and signal line driver circuits 3403 may be provided.
信号線駆動回路３４０３の構成の一例を図３４（Ｃ）に示す。信号線駆動回路３４０３は、シフトレジスタ３４０６、第１ラッチ回路（ＬＡＴ１）３４０７、第２ラッチ回路（ＬＡＴ２）３４０８、増幅回路３４０９などから構成されている。増幅回路３４０９は、デジタル信号をアナログ信号に変換する機能を有していてもよいし、ガンマ補正を行う機能を有していてもよい。 An example of a structure of the signal line driver circuit 3403 is illustrated in FIG. The signal line driver circuit 3403 includes a shift register 3406, a first latch circuit (LAT1) 3407, a second latch circuit (LAT2) 3408, an amplifier circuit 3409, and the like. The amplifier circuit 3409 may have a function of converting a digital signal into an analog signal or may have a function of performing gamma correction.
また、画素は、ＥＬ素子などの表示素子を有している。その表示素子に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有していることもある。 Further, the pixel has a display element such as an EL element. A circuit that outputs a current (video signal) to the display element, that is, a current source circuit may be provided.
そこで、信号線駆動回路３４０３の動作を簡単に説明する。シフトレジスタ３４０６は、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（Ｓ−ＳＰ）、クロック反転信号（Ｓ−ＣＬＫｂ）が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。 Therefore, the operation of the signal line driver circuit 3403 will be briefly described. The shift register 3406 receives a clock signal (S-CLK), a start pulse (S-SP), and a clock inversion signal (S-CLKb), and sequentially outputs sampling pulses according to the timing of these signals.
シフトレジスタ３４０６より出力されたサンプリングパルスは、第１ラッチ回路（ＬＡＴ１）３４０７に入力される。第１ラッチ回路（ＬＡＴ１）３４０７には、ビデオ信号線３４１０より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。 The sampling pulse output from the shift register 3406 is input to the first latch circuit (LAT1) 3407. The first latch circuit (LAT1) 3407 receives a video signal from the video signal line 3410, and holds the video signal in each column in accordance with the timing at which the sampling pulse is input.
第１ラッチ回路（ＬＡＴ１）３４０７において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線３４１１よりラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１ラッチ回路（ＬＡＴ１）３４０７に保持されていたビデオ信号は、一斉に第２ラッチ回路（ＬＡＴ２）３４０８に転送される。その後、第２ラッチ回路（ＬＡＴ２）３４０８に保持されたビデオ信号は、１行分が同時に、増幅回路３４０９へと入力される。そして、増幅回路３４０９から出力される信号は、画素部３４０１へ入力される。
When the first latch circuit (LAT1) 3407 completes holding the video signal up to the last column, a latch pulse (Latch Pulse) is input from the latch control line 3411 during the horizontal blanking period, and the first latch circuit (LAT1) The video signals held in 3407 are transferred all at once to the second latch circuit (LAT2) 3408. After that, the video signal held in the second latch circuit (LAT2) 3408 is input to the amplifier circuit 3409 for one row at the same time. A signal output from the amplifier circuit 3409 is input to the
第２ラッチ回路（ＬＡＴ２）３４０８に保持されたビデオ信号が増幅回路３４０９に入力され、そして、画素部３４０１に入力されている間、シフトレジスタ３４０６においては再びサンプリングパルスが出力される。つまり、同時に２つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
While the video signal held in the second latch circuit (LAT2) 3408 is input to the amplifier circuit 3409 and input to the
なお、信号線駆動回路やその一部（電流源回路や増幅回路など）は、画素部３４０１と同一基板上に存在せず、例えば、外付けのＩＣチップを用いて構成されることもある。
Note that the signal line driver circuit and a part thereof (such as a current source circuit and an amplifier circuit) do not exist on the same substrate as the
なお、信号線駆動回路や走査線駆動回路などの構成は、図３４に限定されない。例えば、点順次駆動で画素に信号を供給する場合もある。その場合の一例を図３５に示す。信号線駆動回路３５０３は、シフトレジスタ３５０４とサンプリング回路３５０５から構成されている。シフトレジスタ３５０４から、サンプリングパルスがサンプリング回路３５０５に出力される。ビデオ信号線３５０６より、ビデオ信号が入力され、サンプリングパルスに応じて、画素部３５０１へビデオ信号が出力される。そして、走査線駆動回路３５０２により選択されている行の画素に次々と信号が入力される。 Note that the structures of the signal line driver circuit, the scan line driver circuit, and the like are not limited to those in FIGS. For example, a signal may be supplied to the pixel by dot sequential driving. An example in that case is shown in FIG. The signal line driver circuit 3503 includes a shift register 3504 and a sampling circuit 3505. A sampling pulse is output from the shift register 3504 to the sampling circuit 3505. A video signal is input from the video signal line 3506, and the video signal is output to the pixel portion 3501 in accordance with the sampling pulse. Then, signals are sequentially input to pixels in a row selected by the scan line driver circuit 3502.
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板に形成されていてもよい。したがって、図３４や図３５で示したような回路が、全てガラス基板に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板に形成されていてもよい。あるいは、図３４や図３５における回路の一部が、ある基板に形成されており、図３４や図３５における回路の別の一部が、別の基板に形成されていてもよい。つまり、図３４や図３５における回路の全てが同じ基板上に形成されていなくてもよい。例えば、図３４や図３５において、画素部と走査線駆動回路を、ガラス基板上にＴＦＴを用いて形成し、信号線駆動回路（もしくはその一部）は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。 As described above, the transistor in the present invention may be any type of transistor and may be formed on any substrate. Therefore, the circuits as shown in FIG. 34 and FIG. 35 may all be formed on a glass substrate, may be formed on a plastic substrate, may be formed on a single crystal substrate, It may be formed on an SOI substrate. Alternatively, part of the circuit in FIGS. 34 and 35 may be formed on a certain substrate, and another part of the circuit in FIGS. 34 and 35 may be formed on another substrate. That is, all the circuits in FIGS. 34 and 35 may not be formed on the same substrate. For example, in FIGS. 34 and 35, a pixel portion and a scan line driver circuit are formed using a TFT over a glass substrate, and a signal line driver circuit (or part thereof) is formed over a single crystal substrate. The IC chip may be connected to the glass substrate by COG (Chip On Glass). Alternatively, the IC chip may be connected to the glass substrate using TAB (Tape Auto Bonding) or a printed board.
なお、本実施の形態で説明した内容は、実施の形態１〜実施の形態３で説明した内容を利用したものに相当する。したがって、実施の形態１〜実施の形態３で説明した内容は、本実施の形態にも適用できる。
Note that the contents described in the present embodiment correspond to those using the contents described in the first to third embodiments. Therefore, the content described in
（実施の形態５）
本実施形態では、本発明の表示装置における画素のレイアウトについて述べる。例としては、図３２に示した回路図について、そのレイアウト図を図３６に示す。なお、図３６中に付した番号は、図３２に付した番号と対応している。なお、回路図やレイアウト図は、図３２や図３６に限定されない。
(Embodiment 5)
In this embodiment mode, a pixel layout in the display device of the present invention will be described. As an example, FIG. 36 shows a layout diagram of the circuit diagram shown in FIG. The numbers given in FIG. 36 correspond to the numbers given in FIG. Note that the circuit diagram and layout diagram are not limited to FIG. 32 and FIG.
図３６に示した画素は、第１トランジスタ３１０１、第２トランジスタ３１０３、保持容量３１０２、表示素子３１０４、信号線３１０５、第１走査線３１０７、第２走査線３１１７、第１電源線３１０６、第２電源線３１０８、ダイオード接続されたトランジスタ３２１１から構成される。
36 includes a
第１トランジスタ３１０１は、ゲート電極が、第１走査線３１０７に接続され、第１電極が、信号線３１０５に接続され、第２電極が、保持容量３１０２の第２電極、及び第２トランジスタ３１０３のゲート電極、及びダイオード接続されたトランジスタ３２１１の第２電極に接続される。第２トランジスタ３１０３は、第１電極が、第１電源線３１０６に接続され、第２電極が、表示素子３１０４の第１電極に接続される。保持容量３１０２は、第１電極が、第１電源線３１０６に接続される。表示素子３１０４は、第２電極が、第２電源線３１０８に接続される。ダイオード接続されたトランジスタ３２１１は、ゲート電極が、ダイオード接続されたトランジスタ３２１１の第２電極と接続され、第１電極が、第２走査線３１１７に接続される。
The
信号線３１０５、第１電源線３１０６は、第２配線によって形成され、第１走査線３１０７、第２走査線３１１７は、第１配線によって形成されている。
The
トップゲート構造の場合は、基板、半導体層、ゲート絶縁膜、第１配線、層間絶縁膜、第２配線、の順で膜が構成される。ボトムゲート構造の場合は、基板、第１配線、ゲート絶縁膜、半導体層、層間絶縁膜、第２配線、の順で膜が構成される。 In the case of the top gate structure, the film is formed in the order of the substrate, the semiconductor layer, the gate insulating film, the first wiring, the interlayer insulating film, and the second wiring. In the case of the bottom gate structure, the film is formed in the order of the substrate, the first wiring, the gate insulating film, the semiconductor layer, the interlayer insulating film, and the second wiring.
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態４で述べた内容と自由に組み合わせて実施することができる。
Note that the description in this embodiment can be implemented by being freely combined with the contents described in
（実施の形態６）
本実施形態では、実施の形態１から実施の形態５までで述べた駆動方法を制御するハードウェアについて述べる。
(Embodiment 6)
In the present embodiment, hardware for controlling the driving method described in the first to fifth embodiments will be described.
大まかな構成図を図３７に示す。基板３７０１の上に、画素部３７０４が配置されている。信号線駆動回路３７０６や走査線駆動回路３７０５が配置されている場合が多い。それ以外にも、電源回路やプリチャージ回路やタイミング生成回路などが配置されていることもある。また、信号線駆動回路３７０６や走査線駆動回路３７０５が配置されていない場合もある。その場合、基板３７０１に配置されていないものは、ＩＣに形成されることが多い。ＩＣは、基板３７０１の上に、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）によって配置されている場合が多い。あるいは、周辺回路基板３７０２と基板３７０１とを接続する接続基板３７０７の上に、ＩＣが配置される場合もある。
A rough configuration diagram is shown in FIG. A pixel portion 3704 is provided over the substrate 3701. In many cases, a signal line driver circuit 3706 and a scan
周辺回路基板３７０２には、信号３７０３が入力される。そして、コントローラ３７０８が制御して、メモリ３７０９やメモリ３７１０などに信号が保存される。信号３７０３がアナログ信号の場合は、アナログ・デジタル変換を行った後、メモリ３７０９やメモリ３７１０などに保存されることが多い。そして、コントローラ３７０８がメモリ３７０９やメモリ３７１０などに保存された信号を用いて、基板３７０１に信号を出力する。 A signal 3703 is input to the peripheral circuit board 3702. Then, the controller 3708 controls and the signal is stored in the memory 3709, the memory 3710, or the like. In the case where the signal 3703 is an analog signal, it is often stored in the memory 3709, the memory 3710, etc. after analog-digital conversion. Then, the controller 3708 outputs a signal to the substrate 3701 using a signal stored in the memory 3709, the memory 3710, or the like.
実施の形態１〜実施の形態５で述べた駆動方法を実現するために、コントローラ３７０８が、サブフレームの出現順序などを制御して、基板３７０１に信号を出力する。
In order to implement the driving method described in
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態５で述べた内容と自由に組み合わせて実施することができる。
Note that the contents described in this embodiment can be implemented by being freely combined with the contents described in
（実施の形態７）
本実施の形態では、本発明の表示装置に用いることができる薄膜トランジスタの作製工程の一例について図５５を用いて説明する。なお、本実施の形態においては、結晶性半導体からなるトップゲート型の薄膜トランジスタの作製工程について説明するが、本発明に用いることができる薄膜トランジスタはこれに限られない。例えば、非晶質半導体からなる薄膜トランジスタを用いても良いし、ボトムゲート型の薄膜トランジスタを用いても良い。
(Embodiment 7)
In this embodiment, an example of a manufacturing process of a thin film transistor that can be used for the display device of the present invention will be described with reference to FIGS. Note that although a manufacturing process of a top-gate thin film transistor formed using a crystalline semiconductor is described in this embodiment mode, a thin film transistor that can be used in the present invention is not limited thereto. For example, a thin film transistor made of an amorphous semiconductor or a bottom gate thin film transistor may be used.
まず、基板１１２００上に、下地膜１１２０１を形成する。基板１１２００としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、シリコン基板、耐熱性を有するプラスチック基板又は樹脂基板等を用いることができる。プラスチック基板又は樹脂基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等を用いることができる。下地膜１１２０１は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、スピンコート法等の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。下地膜１１２０１を形成することで、基板１１２００からの汚染物質による半導体膜の劣化を防ぐことができる。
First, a
次に、下地膜１１２０１上に半導体膜１１２０２を形成する（図５５（Ａ）参照）。半導体膜１１２０２は２５〜２００ｎｍ（好ましくは５０〜１５０ｎｍ）の厚さでスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜すればよい。本実施の形態では、非晶質半導体膜を形成し、結晶化を行うこととする。半導体膜１１２０２の材料としては、珪素やゲルマニウムを用いることができるが、これに限られない。
Next, a
結晶化の方法としては、レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等を用いれば良い。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザー光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザー光を照射すると膜が破壊されてしまうためである。 As a crystallization method, a laser crystallization method, a thermal crystallization method, a thermal crystallization method using an element that promotes crystallization such as nickel, or the like may be used. In the case where an element for promoting crystallization is not introduced, the amorphous silicon film is heated at 500 ° C. for 1 hour in a nitrogen atmosphere before irradiating the amorphous silicon film with a laser beam, thereby setting the concentration of hydrogen contained in the amorphous silicon film to 1 ×. Release to 10 20 atoms / cm 3 or less. This is because when the amorphous silicon film containing a large amount of hydrogen is irradiated with laser light, the film is destroyed.
触媒となる元素を非晶質半導体膜へ導入する場合の導入方法としては、当該触媒元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法等を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。 There are no particular limitations on the introduction method for introducing an element serving as a catalyst into the amorphous semiconductor film, as long as the catalyst element can be present on the surface of the amorphous semiconductor film or inside the amorphous semiconductor film. CVD method, plasma treatment method (including plasma CVD method), adsorption method, method of applying metal salt solution, and the like can be used. Among these, the method using a solution is simple and useful in that the concentration of the metal element can be easily adjusted. At this time, in order to spread the aqueous solution over the entire surface of the amorphous semiconductor film, oxidation is performed by irradiation with UV light in an oxygen atmosphere, a thermal oxidation method, treatment with ozone water containing hydrogen radicals or hydrogen peroxide, and the like. It is desirable to form a film.
また、非晶質半導体膜の結晶化は、熱処理とレーザー光照射による結晶化を組み合わせてもよく、熱処理やレーザー光照射を単独で、複数回行っても良い。レーザー結晶化や金属元素を用いた結晶化を組み合わせて用いても良い。 In addition, the crystallization of the amorphous semiconductor film may be a combination of heat treatment and crystallization by laser light irradiation, or may be performed a plurality of times by heat treatment or laser light irradiation alone. A combination of laser crystallization and crystallization using a metal element may be used.
次に、非晶質半導体膜を結晶化した結晶性を有する半導体膜１１２０２上に、フォトリソグラフィ工程を用いてレジストによるマスクを作製し、マスクを用いてエッチングを行い、半導体領域１１２０３を形成する。マスクは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストであるノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤等を用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整することができる。
Next, a resist mask is formed using a photolithography process over the
なお、本実施の形態のフォトリソグラフィ工程において、レジストを塗布する前に、半導体膜表面に、膜厚が数ｎｍ程度の絶縁膜を形成してもよい。この工程により半導体膜とレジストとが直接接触することを回避することが可能であり、不純物が半導体膜中に侵入するのを防止できる。 Note that in the photolithography process of this embodiment, an insulating film with a thickness of about several nanometers may be formed on the surface of the semiconductor film before the resist is applied. By this step, it is possible to avoid direct contact between the semiconductor film and the resist, and impurities can be prevented from entering the semiconductor film.
次に、半導体領域１１２０３上に、ゲート絶縁膜１１２０４を形成する。なお、本実施の形態においては、ゲート絶縁膜を単層構造としたが、２層以上の積層構造としても良い。積層構造とする場合、同チャンバー内で真空を保ったまま、同一温度下で、反応ガスを切り変えながら連続的に絶縁膜を形成するとよい。真空を保った状態で連続的に形成すると、積層する膜同士の界面が汚染されるのを防ぐことができる。 Next, a gate insulating film 11204 is formed over the semiconductor region 11203. Note that although the gate insulating film has a single-layer structure in this embodiment mode, a stacked structure including two or more layers may be used. In the case of a stacked structure, it is preferable to continuously form an insulating film while switching the reaction gas at the same temperature while maintaining a vacuum in the same chamber. If formed continuously in a vacuum state, it is possible to prevent contamination of the interface between the stacked films.
ゲート絶縁膜１１２０４の材料としては、酸化珪素（ＳｉＯｘ：ｘ＞０）、窒化珪素（ＳｉＮｘ：ｘ＞０）、酸化窒化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ＞０）等を適宜用いることができる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴン等の希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。本実施の形態では、ゲート絶縁膜１１２０４として、ＳｉＨ４及びＮ２Ｏを反応ガスとして酸化珪素膜を膜厚１０ｎｍ〜１００ｎｍ（好ましくは２０ｎｍ〜８０ｎｍ）、例えば６０ｎｍで形成する。なお、ゲート絶縁膜１１２０４の膜厚については、この範囲に限られない。 As a material of the gate insulating film 11204, silicon oxide (SiO x : x> 0), silicon nitride (SiN x : x> 0), silicon oxynitride (SiO x N y : x>y> 0), silicon nitride oxide (SiN x O y: x> y> 0) or the like can be used as appropriate. Note that in order to form a dense insulating film with little gate leakage current at a low deposition temperature, a rare gas element such as argon is preferably contained in a reaction gas and mixed into the formed insulating film. In this embodiment, as the gate insulating film 11204, a silicon oxide film is formed with a thickness of 10 nm to 100 nm (preferably 20 nm to 80 nm), for example, 60 nm, using SiH 4 and N 2 O as reaction gases. Note that the thickness of the gate insulating film 11204 is not limited to this range.
次に、ゲート絶縁膜１１２０４上にゲート電極１１２０５を形成する（図５５（Ｂ）参照）。ゲート電極１１２０５の厚さは１０ｎｍ〜２００ｎｍであることが好ましい。なお、本実施の形態では、シングルゲート構造のＴＦＴの作製方法を示すが、ゲート電極を２以上設けるマルチゲート構造としても良い。マルチゲート構造とすることで、オフ時のリーク電流を低減したＴＦＴを作製できる。ゲート電極１１２０５の材料としては、用途に応じて、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の導電性を有する元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料等を用いることができる。また、酸化インジウムに酸化錫を混合したインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物（ＩＴＯ）に酸化珪素を混合したインジウム錫珪素酸化物（ＩＴＳＯ）、酸化インジウムに酸化亜鉛を混合したインジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、または酸化スズ（ＳｎＯ２）等を用いることもできる。なお、インジウム亜鉛酸化物（ＩＺＯ）とは、ＩＴＯに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合させたターゲットを用いてスパッタリングにより形成される透明導電材料である。
Next, a
次に、ゲート電極１１２０５をマスクとして、半導体領域１１２０３に不純物元素を添加する。ここでは、例えば、不純物元素としてリン（Ｐ）を５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加し、ｎ型を示す半導体領域を形成することができる。また、ｐ型を示す不純物元素を添加して、ｐ型を示す半導体領域を形成しても良い。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。なお、不純物元素を低濃度に添加したＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を形成しても良い。ＬＤＤ領域を形成することで、オフ時のリーク電流を低減したＴＦＴを作製できる。
Next, an impurity element is added to the semiconductor region 11203 using the
次に、ゲート絶縁膜１１２０４及びゲート電極１１２０５を覆うように、絶縁膜１１２０６を形成する（図５５（Ｃ）参照）。絶縁膜１１２０６の材料としては、酸化珪素（ＳｉＯｘ：ｘ＞０）、窒化珪素（ＳｉＮｘ：ｘ＞０）、酸化窒化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ＞０）等を適宜用いることができる。なお、本実施の形態においては、絶縁膜１１２０６を単層構造としたが、２層以上の積層構造としてもよい。また、絶縁膜１１２０６上に層間絶縁膜を１層又は２層以上設ける構成としても良い。
Next, an insulating
次に、フォトリソグラフィ工程を用いてレジストによるマスクを作製し、ゲート絶縁膜１１２０４及び絶縁膜１１２０６のエッチングを行い、半導体領域１１２０３の不純物元素を添加した領域が露出するように、開口部を形成する。その後、半導体領域１１２０３に電気的に接続するように、電極となる導電膜１１２０７を形成する（図５５（Ｄ）参照）。導電膜の材料としては、ゲート電極１１２０５と同様の材料を用いることができる。
Next, a resist mask is formed using a photolithography step, the gate insulating film 11204 and the insulating
次に、フォトリソグラフィ工程を用いてレジストによるマスク（図示しない）を形成し、マスクを介して導電膜１１２０７を所望の形状に加工し、ソース電極及びドレイン電極１１２０８、１１２０９を形成する（図５５（Ｅ）参照）。
Next, a resist mask (not shown) is formed using a photolithography process, and the
なお、本実施の形態において、エッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系又はＣｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４等を代表とする塩素系ガス、あるいはＯ２ガスを用い、ＨｅやＡｒ等の不活性ガスを適宜加えても良い。 Note that in this embodiment mode, either plasma etching (dry etching) or wet etching may be employed as the etching process, but plasma etching is suitable for processing a large-area substrate. As an etching gas, a fluorine-based gas such as CF 4 , NF 3 , SF 6 , or CHF 3 or a chlorine-based gas typified by Cl 2 , BCl 3 , SiCl 4, CCl 4, or the like, or an O 2 gas is used. An inert gas such as Ar may be added as appropriate.
以上の工程で、結晶性半導体からなるトップゲート型の薄膜トランジスタを作製することができる。 Through the above process, a top-gate thin film transistor formed using a crystalline semiconductor can be manufactured.
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態６で述べた内容と自由に組み合わせて実施することができる。
Note that the description in this embodiment can be implemented in free combination with the contents described in
（実施の形態８）
本実施の形態では、本発明の表示パネルについて図５６などを用いて説明する。なお、図５６（ａ）は、表示パネルを示す上面図、図５６（ｂ）は図５６（ａ）をＡ−Ａ’で切断した断面図である。点線で示された信号線駆動回路（Ｄａｔａ ｌｉｎｅ）１１０１、画素部１１０２、第１の走査線駆動回路（Ｇ１ ｌｉｎｅ）１１０３、第２の走査線駆動回路（Ｇ２ ｌｉｎｅ）１１０６を有する。また、封止基板１１０４、シール材１１０５を有し、シール材１１０５で囲まれた内側は、空間１１０７になっている。
(Embodiment 8)
In this embodiment mode, a display panel of the present invention will be described with reference to FIG. 56A is a top view showing the display panel, and FIG. 56B is a cross-sectional view taken along line AA ′ of FIG. 56A. A signal line driver circuit (Data line) 1101, a
なお、配線１１０８は第１の走査線駆動回路１１０３、第２の走査線駆動回路１１０６及び信号線駆動回路１１０１に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１１０９からビデオ信号、クロック信号、スタート信号等を受け取る。ＦＰＣ１１０９と表示パネルとの接合部上にはＩＣチップ（メモリ回路や、バッファ回路などが形成された半導体チップ）がＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等で実装されている。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。また、ＩＣチップなどが実装されたものを含むものとする。
Note that the
次に、断面構造について図５６（ｂ）を用いて説明する。基板１１１０上には画素部１１０２とその周辺駆動回路（第１の走査線駆動回路１１０３、第２の走査線駆動回路１１０６及び信号線駆動回路１１０１）が形成されているが、ここでは、信号線駆動回路１１０１と、画素部１１０２が示されている。
Next, a cross-sectional structure will be described with reference to FIG. A
なお、信号線駆動回路１１０１はＮチャネル型ＴＦＴ１１２０やＮチャネル型ＴＦＴ１１２１のように単極性のトランジスタで構成されている。なお、第１の走査線駆動回路１１０３及び第２の走査線駆動回路１１０６も同様にＮチャネル型トランジスタで構成するのが好ましい。なお、画素構成には本発明の画素構成を適用することにより単極性のトランジスタで形成することができるため単極性表示パネルを作製することができる。また、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をＩＣチップなどに形成し、ＣＯＧなどで実装しても良い。その場合には駆動回路は単極性にする必要がなくＰチャネル型トランジスタを組み合わせて用いることができる。
Note that the signal
また、画素部１１０２はスイッチング用ＴＦＴ１１１１と、駆動用ＴＦＴ１１１２とを含む画素を構成する複数の回路を有している。なお、駆動用ＴＦＴ１１１２のソース電極は第１の電極１１１３と接続されている。また、第１の電極１１１３の端部を覆って絶縁物１１１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
The
また、カバレッジを良好なものとするため、絶縁物１１１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物１１１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物１１１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物１１１４として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。 In order to improve the coverage, a curved surface having a curvature is formed at the upper end portion or the lower end portion of the insulator 1114. For example, when positive photosensitive acrylic is used as a material for the insulator 1114, it is preferable that only the upper end portion of the insulator 1114 have a curved surface with a curvature radius (0.2 μm to 3 μm). As the insulator 1114, either a negative type that becomes insoluble in an etchant by photosensitive light or a positive type that becomes soluble in an etchant by light can be used.
第１の電極１１１３上には、有機化合物を含む層１１１６、および第２の電極１１１７がそれぞれ形成されている。ここで、陽極として機能する第１の電極１１１３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
Over the
また、有機化合物を含む層１１１６は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層１１１６には、元素周期律第４族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。
The layer 1116 containing an organic compound is formed by an evaporation method using an evaporation mask or an inkjet method. For the layer 1116 containing an organic compound, an element
さらに、有機化合物を含む層１１１６上に形成される第２の電極（陰極）１１１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）を用いればよい。なお、有機化合物を含む層１１１６で生じた光が第２の電極１１１７を透過させる場合には、第２の電極（陰極）１１１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。 Further, as a material used for the second electrode (cathode) 1117 formed over the layer 1116 containing an organic compound, a material having a low work function (Al, Ag, Li, Ca, or alloys thereof MgAg, MgIn, AlLi , CaF 2 , or Ca 3 N 2 ) may be used. Note that in the case where light generated in the layer 1116 containing an organic compound passes through the second electrode 1117, the second electrode (cathode) 1117 is formed using a thin metal film and a transparent conductive film (ITO ( A stack of an indium tin oxide alloy), an indium oxide zinc oxide alloy (In 2 O 3 —ZnO), zinc oxide (ZnO), or the like) is preferably used.
さらにシール材１１０５で封止基板１１０４を基板１１１０と貼り合わせることにより、基板１１１０、封止基板１１０４、およびシール材１１０５で囲まれた空間１１０７に発光素子１１１８が備えられた構造になっている。なお、空間１１０７には、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材１１０５で充填される構成も含むものとする。
Further, the sealing
なお、シール材１１０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板１１０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
Note that an epoxy-based resin is preferably used for the
以上のようにして、本発明の画素構成を有する表示パネルを得ることができる。 As described above, a display panel having the pixel configuration of the present invention can be obtained.
図５６示すように、信号線駆動回路１１０１、画素部１１０２、第１の走査線駆動回路１１０３及び第２の走査線駆動回路１１０６を一体形成することで、表示装置の低コスト化が図れる。また、この場合において、信号線駆動回路１１０１、画素部１１０２、第１の走査線駆動回路１１０３及び第２の走査線駆動回路１１０６に用いられるトランジスタを単極性とすることで作製工程の簡略化が図れるためさらなる低コスト化が図れる。また、信号線駆動回路１１０１、画素部１１０２、第１の走査線駆動回路１１０３及び第２の走査線駆動回路１１０６に用いられるトランジスタの半導体層にアモルファスシリコンを適用することでさらなる低コスト化を図ることができる。
As shown in FIG. 56, the signal
なお、表示パネルの構成としては、図５６（ａ）に示したように信号線駆動回路１１０１、画素部１１０２、第１の走査線駆動回路１１０３及び第２の走査線駆動回路１１０６を一体形成した構成に限られず、信号線駆動回路１１０１に相当する信号線駆動回路をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としても良い。
Note that as a structure of the display panel, a signal
つまり、高速動作が要求される信号線駆動回路のみを、ＣＭＯＳ等を用いてＩＣチップに形成し、低消費電力化を図る。また、ＩＣチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。 That is, only a signal line driver circuit that requires high-speed operation is formed on an IC chip using a CMOS or the like to reduce power consumption. Further, by using a semiconductor chip such as a silicon wafer as the IC chip, higher speed operation and lower power consumption can be achieved.
そして、走査線駆動回路を画素部と一体形成することで、低コスト化が図れる。そして、この走査線駆動回路及び画素部は単極性のトランジスタで構成することでさらなる低コスト化が図れる。画素部の有する画素の構成としては実施の形態３で示したようにＮチャネル型のトランジスタで構成することができる。また、トランジスタの半導体層にアモルファスシリコンを用いることで、作製工程が簡略化し、さらなる低コスト化が図れる。
The cost can be reduced by forming the scanning line driving circuit integrally with the pixel portion. Further, the scanning line driving circuit and the pixel portion are formed of unipolar transistors, so that the cost can be further reduced. As a structure of a pixel included in the pixel portion, an n-channel transistor can be used as described in
こうして、高精細な表示装置の低コスト化が図れる。また、ＦＰＣ１１０９と基板１１１０との接続部において機能回路（メモリやバッファ）が形成されたＩＣチップを実装することで基板面積を有効利用することができる。
Thus, the cost of a high-definition display device can be reduced. Further, by mounting an IC chip on which a functional circuit (memory or buffer) is formed at a connection portion between the
また、図５６（ａ）の信号線駆動回路１１０１、第１の走査線駆動回路１１０３及び第２の走査線駆動回路１１０６に相当する信号線駆動回路、第１の走査線駆動回路及び第２の走査線駆動回路をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするため、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ましい。
In addition, a signal line driver circuit, a first scan line driver circuit, and a second scan line driver circuit corresponding to the signal
また、画素部１１０２のトランジスタの半導体層にアモルファスシリコンを用いることにより低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能となる。
In addition, cost can be reduced by using amorphous silicon for a semiconductor layer of a transistor in the
なお、走査線駆動回路及び信号線駆動回路は、画素の行方向及び列方向に設けることに限られない。 Note that the scan line driver circuit and the signal line driver circuit are not limited to being provided in the row direction and the column direction of the pixel.
次に、発光素子１１１８に適用可能な発光素子の例を図５７に示す。
Next, examples of light-emitting elements applicable to the light-emitting
基板１２０１の上に陽極１２０２、正孔注入材料からなる正孔注入層１２０３、その上に正孔輸送材料からなる正孔輸送層１２０４、発光層１２０５、電子輸送材料からなる電子輸送層１２０６、電子注入材料からなる電子注入層１２０７、そして陰極１２０８を積層させた素子構造である。ここで、発光層１２０５は、一種類の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。また本発明の素子の構造は、この構造に限定されない。
An
また、図５７で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能である。 In addition to the laminated structure in which the functional layers shown in FIG. 57 are laminated, variations such as an element using a polymer compound and a high-efficiency element using a triplet light emitting material that emits light from a triplet excited state in the light emitting layer are available. Wide range. The present invention can also be applied to a white light emitting element obtained by controlling the carrier recombination region by the hole blocking layer and dividing the light emitting region into two regions.
図５７に示す本発明の素子作製方法は、まず、陽極１２０２（ＩＴＯ）を有する基板１２０１に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極１２０８を蒸着で形成する。
In the element manufacturing method of the present invention shown in FIG. 57, first, a hole injection material, a hole transport material, and a light emitting material are sequentially deposited on a
次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。 Next, materials suitable for the hole injection material, the hole transport material, the electron transport material, the electron injection material, and the light emitting material are listed below.
正孔注入材料としては、有機化合物でればポルフィリン系の化合物や、フタロシアニン（以下「Ｈ２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが有効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」と記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）の超薄膜などがある。 As the hole injection material, porphyrin compounds, phthalocyanine (hereinafter referred to as “H 2 Pc”), copper phthalocyanine (hereinafter referred to as “CuPc”), and the like are effective as long as they are organic compounds. In addition, any material that has a smaller ionization potential than the hole transport material used and has a hole transport function can also be used as the hole injection material. There is also a material obtained by chemically doping a conductive polymer compound, and examples thereof include polyethylenedioxythiophene (hereinafter referred to as “PEDOT”) doped with polystyrene sulfonic acid (hereinafter referred to as “PSS”), polyaniline, and the like. An insulating polymer compound is also effective in terms of planarization of the anode, and polyimide (hereinafter referred to as “PI”) is often used. In addition, inorganic compounds are also used. In addition to metal thin films such as gold and platinum, there are ultra thin films of aluminum oxide (hereinafter referred to as “alumina”).
正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、４，４’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導体である４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「ＴＰＤ」と記す）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。４，４’，４”−トリス（Ｎ，Ｎ− ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」と記す）、４，４’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ− フェニル−アミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型芳香族アミン化合物が挙げられる。
The most widely used hole transport material is an aromatic amine-based compound (that is, a compound having a benzene ring-nitrogen bond). As widely used materials, 4,4′-bis (diphenylamino) -biphenyl (hereinafter referred to as “TAD”) and its
電子輸送材料としては、金属錯体がよく用いられ、トリス（８−キノリノラト）アルミニウム（以下、「Ａｌｑ３」と記す）、ＢＡｌｑ、トリス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「Ｂｅｂｑ」と記す）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯＸ）２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（以下、「Ｚｎ（ＢＴＺ）２」と記す）などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１、２、４−トリアゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナントロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子輸送性を有する。 As the electron transporting material, a metal complex is often used, tris (8-quinolinolato) aluminum (hereinafter, referred to as "Alq 3"), BAlq, tris (4-methyl-8-quinolinolato) aluminum (hereinafter, "Almq" And a metal complex having a quinoline skeleton or a benzoquinoline skeleton such as bis (10-hydroxybenzo [h] -quinolinato) beryllium (hereinafter referred to as “Bebq”). Further, bis [2- (2-hydroxyphenyl) -benzoxazolate] zinc (hereinafter referred to as “Zn (BOX) 2 ”), bis [2- (2-hydroxyphenyl) -benzothiazolate] zinc (hereinafter referred to as “Zn (BOX) 2 ”) There is also a metal complex having an oxazole-based or thiazole-based ligand such as “Zn (BTZ) 2 ”). In addition to metal complexes, 2- (4-biphenylyl) -5- (4-tert-butylphenyl) -1,3,4-oxadiazole (hereinafter referred to as “PBD”), OXD-7, and the like An oxadiazole derivative of TAZ, 3- (4-tert-butylphenyl) -4- (4-ethylphenyl) -5- (4-biphenylyl) -1,2,4-triazole (hereinafter referred to as “p-EtTAZ”) ) And other phenanthroline derivatives such as bathophenanthroline (hereinafter referred to as “BPhen”) and BCP have electron transport properties.
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リチウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。 The electron transport material described above can be used as the electron injection material. In addition, an ultra-thin film of an insulator such as a metal halide such as calcium fluoride, lithium fluoride, or cesium fluoride, or an alkali metal oxide such as lithium oxide is often used. In addition, alkali metal complexes such as lithium acetylacetonate (hereinafter referred to as “Li (acac)”) and 8-quinolinolato-lithium (hereinafter referred to as “Liq”) are also effective.
発光材料としては、先に述べたＡｌｑ３、Ａｌｍｑ、ＢｅＢｑ、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色の４，４’−ビス（２，２ − ジフェニル−ビニル）−ビフェニルや、赤橙色の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジン）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ２’）アセチルアセトナトイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）２」と記す）、 ２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈ−ポルフィリン−白金などが知られている。 As the luminescent material, various fluorescent dyes are effective in addition to the metal complexes such as Alq 3 , Almq, BeBq, BAlq, Zn (BOX) 2 , Zn (BTZ) 2 described above. As fluorescent dyes, blue 4,4′-bis (2,2-diphenyl-vinyl) -biphenyl and red-orange 4- (dicyanomethylene) -2-methyl-6- (p-dimethylaminostyryl)- 4H-pyran. A triplet light emitting material is also possible, and is mainly a complex having platinum or iridium as a central metal. As the triplet light emitting material, tris (2-phenylpyridine) iridium, bis (2- (4′-tolyl) pyridinato-N, C 2 ′ ) acetylacetonatoiridium (hereinafter referred to as “acacIr (tpy) 2 ”), 2,3,7,8,12,13,17,18-octaethyl-21H, 23H-porphyrin-platinum and the like are known.
以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の発光素子を作製することができる。 A highly reliable light-emitting element can be manufactured by combining the materials having the functions described above.
また、図５７とは逆の順番に層を形成した発光素子を用いることもできる。つまり、基板１２０１の上に陰極１２０８、電子注入材料からなる電子注入層１２０７、その上に電子輸送材料からなる電子輸送層１２０６、発光層１２０５、正孔輸送材料からなる正孔輸送層１２０４、正孔注入材料からなる正孔注入層１２０３、そして陽極１２０２を積層させた素子構造である。
Alternatively, a light-emitting element in which layers are formed in the order opposite to that in FIG. 57 can be used. That is, a
また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にＴＦＴ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。 In addition, in order to extract light emitted from the light emitting element, at least one of the anode and the cathode may be transparent. Then, a TFT and a light emitting element are formed on the substrate, and a top emission that extracts light emission from a surface opposite to the substrate, a bottom emission that extracts light emission from the surface on the substrate side, and a surface opposite to the substrate side and the substrate. The pixel structure of the present invention can be applied to a light emitting element having any emission structure.
上面射出構造の発光素子について図５８（ａ）を用いて説明する。 A light-emitting element having a top emission structure will be described with reference to FIG.
基板１３００上に駆動用ＴＦＴ１３０１が形成され、駆動用ＴＦＴ１３０１のソース電極に接して第１の電極１３０２が形成され、その上に有機化合物を含む層１３０３と第２の電極１３０４が形成されている。
A driving
また、第１の電極１３０２は発光素子の陽極である。そして第２の電極１３０４は発光素子の陰極である。つまり、第１の電極１３０２と第２の電極１３０４とで有機化合物を含む層１３０３が挟まれているところが発光素子となる。
The
また、ここで、陽極として機能する第１の電極１３０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。
Here, as a material used for the
また、陰極として機能する第２の電極１３０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
As a material used for the
こうして、図５８（ａ）の矢印に示すように発光素子からの光を上面に取り出すことが可能になる。つまり、図５６の表示パネルに適用した場合には、基板１１１０側に光が射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には封止基板１１０４は光透過性を有する基板を用いる。
In this manner, light from the light emitting element can be extracted to the upper surface as indicated by an arrow in FIG. That is, when applied to the display panel of FIG. 56, light is emitted to the
また、光学フィルムを設ける場合には、封止基板１１０４に光学フィルムを設ければよい。
In the case where an optical film is provided, an optical film may be provided over the sealing
なお、第１の電極１３０２を陰極として機能するＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ等の仕事関数の小さい材料からなる金属膜を用いて形成することもできる。この場合には、第２の電極１３０４にはＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすることができる。
Note that the
また、下面射出構造の発光素子について図５８（ｂ）を用いて説明する。射出構造以外は図５８（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。 A light-emitting element having a bottom emission structure will be described with reference to FIG. Except for the emission structure, the light-emitting element has the same structure as that shown in FIG.
ここで、陽極として機能する第１の電極１３０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
Here, as a material used for the
また、陰極として機能する第２の電極１３０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）からなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。
As a material used for the
こうして、図５８（ｂ）の矢印に示すように発光素子からの光を下面に取り出すことが可能になる。つまり、図５６の表示パネルに適用した場合には、基板１１１０側に光が射出することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板１１１０は光透過性を有する基板を用いる。
In this manner, light from the light emitting element can be extracted to the lower surface as indicated by an arrow in FIG. That is, when applied to the display panel of FIG. 56, light is emitted to the
また、光学フィルムを設ける場合には、基板１１１０に光学フィルムを設ければよい。
In the case of providing an optical film, the
両面射出構造の発光素子について図５８（ｃ）を用いて説明する。射出構造以外は図５８（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。 A light-emitting element having a dual emission structure will be described with reference to FIG. Except for the emission structure, the light-emitting element has the same structure as that shown in FIG.
ここで、陽極として機能する第１の電極１３０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
Here, as a material used for the
また、陰極として機能する第２の電極１３０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
As a material used for the
こうして、図５８（ｃ）の矢印に示すように発光素子からの光を両面に取り出すことが可能になる。つまり、図５６の表示パネルに適用した場合には、基板１１１０側と封止基板１１０４側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用いる場合には基板１１１０および封止基板１１０４は、ともに光透過性を有する基板を用いる。
In this manner, light from the light emitting element can be extracted on both sides as indicated by arrows in FIG. That is, when applied to the display panel in FIG. 56, light is emitted to the
また、光学フィルムを設ける場合には、基板１１１０および封止基板１１０４の両方に光学フィルムを設ければよい。
In the case where an optical film is provided, the optical film may be provided on both the
また、白色の発光素子とカラーフィルターを用いてフルカラー表示を実現する表示装置にも本発明を適用することが可能である。 In addition, the present invention can be applied to a display device that realizes full color display using a white light emitting element and a color filter.
図５９に示すように、基板１４００上に駆動用ＴＦＴ１４０１が形成され、駆動用ＴＦＴ１４０１のソース電極に接して第１の電極１４０３が形成され、その上に有機化合物を含む層１４０４と第２の電極１４０５が形成されている。
As shown in FIG. 59, a driving
また、第１の電極１４０３は発光素子の陽極である。そして第２の電極１４０５は発光素子の陰極である。つまり、第１の電極１４０３と第２の電極１４０５とで有機化合物を含む層１４０４が挟まれているところが発光素子となる。図５９の構成では白色光を発光する。そして、発光素子の上部に赤色のカラーフィルター１４０６Ｒ、緑色のカラーフィルター１４０６Ｇ、青色のカラーフィルター１４０６Ｂを設けられており、フルカラー表示を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス（ＢＭともいう）１４０７が設けられている。
The
上述した発光素子の構成は組み合わせて用いることができ、本発明の画素構成を有する表示装置に適宜用いることができる。また、上述した表示パネルの構成や、発光素子は例示であり、もちろん本発明の画素構成は他の構成の表示装置に適用することもできる。 The above-described structures of the light-emitting elements can be used in combination and can be used as appropriate for a display device having the pixel structure of the present invention. In addition, the structure of the display panel and the light emitting element described above are examples, and the pixel structure of the present invention can of course be applied to display devices having other structures.
次に、表示パネルの画素部の部分断面図を示す。 Next, a partial cross-sectional view of a pixel portion of the display panel is shown.
まず、トランジスタの半導体層にポリシリコン（ｐ−Ｓｉ：Ｈ）膜を用いた場合について図６０を及び図６１を用いて説明する。 First, the case where a polysilicon (p-Si: H) film is used for a semiconductor layer of a transistor will be described with reference to FIGS.
ここで、半導体層は、例えば基板上にアモルファスシリコン（ａ−Ｓｉ）膜を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。 Here, as the semiconductor layer, for example, an amorphous silicon (a-Si) film is formed on a substrate by a known film formation method. Note that the semiconductor film is not limited to an amorphous silicon film, and any semiconductor film including an amorphous structure (including a microcrystalline semiconductor film) may be used. Further, a compound semiconductor film including an amorphous structure such as an amorphous silicon germanium film may be used.
そして、アモルファスシリコン膜をレーザ結晶化法や、ＲＴＡやファーネスアニール炉を用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などとにより結晶化させる。もちろん、これらを組み合わせて行っても良い。 Then, the amorphous silicon film is crystallized by a laser crystallization method, a thermal crystallization method using an RTA or a furnace annealing furnace, or a thermal crystallization method using a metal element that promotes crystallization. Of course, these may be combined.
上述した結晶化によって、非晶質半導体膜に部分的に結晶化された領域が形成される。 By the above crystallization, a partially crystallized region is formed in the amorphous semiconductor film.
さらに、部分的に結晶性が高められた結晶性半導体膜を所望の形状にパターニングして、結晶化された領域から島状の半導体膜を形成する。この半導体膜をトランジスタの半導体層に用いる。 Further, the crystalline semiconductor film partially improved in crystallinity is patterned into a desired shape, and an island-shaped semiconductor film is formed from the crystallized region. This semiconductor film is used for a semiconductor layer of a transistor.
図６０に示すように、基板１５１０１上に下地膜１５１０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ１５１１８のチャネル形成領域１５１０３、ＬＤＤ領域１５１０４及びソース又はドレイン領域となる不純物領域１５１０５、並びに容量素子１５１１９の下部電極となるチャネル形成領域１５１０６、ＬＤＤ領域１５１０７及び不純物領域１５１０８を有する。なお、チャネル形成領域１５１０３及びチャネル形成領域１５１０６はチャネルドープが行われていても良い。
As shown in FIG. 60, a
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜１５１０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
As the substrate, a glass substrate, a quartz substrate, a ceramic substrate, or the like can be used. As the
半導体層上にはゲート絶縁膜１５０９を介してゲート電極１５１１０及び容量素子の上部電極１５１１１が形成されている。
Over the semiconductor layer, a
駆動トランジスタ１５１１８及び容量素子１５１１９を覆って層間絶縁膜１５１１２が形成され、層間絶縁膜１５１１２上にコンタクトホールを介して配線１５１１３が不純物領域１５１０５と接している。配線１５１１３に接して画素電極１５１１４が形成され、画素電極１５１１４の端部及び配線１５１１３を覆って絶縁物１５１１５が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。そして、画素電極１５１１４上に有機化合物を含む層１５１１６及び対向電極１５１１７が形成され、画素電極１５１１４と対向電極１５１１７とで有機化合物を含む層１５１１６が挟まれた領域では発光素子１５１２０が形成されている。
An interlayer insulating
また、図６０（ｂ）に示すように、容量素子１５１１９の下部電極の一部を構成するＬＤＤ領域が、上部電極１５１１１と重なるような領域１５２０２を設けても良い。なお、図６０（ａ）と共通するところは共通の符号を用い、説明は省略する。
In addition, as illustrated in FIG. 60B, a
また、図６１（ａ）に示すように、駆動トランジスタ１５１１８の不純物領域１５１０５と接する配線１５１１３と同じ層に形成された第２の上部電極１５３０１を有していても良い。なお、図６０（ａ）と共通するところは共通の符号を用い、説明は省略する。第２の上部電極１５３０１と上部電極１５１１１とで層間絶縁膜１５１１２挟みこみ、第２の容量素子を構成している。また、第２の上部電極１５３０１は不純物領域１５１０８と接しているため、上部電極１５１１１とチャネル形成領域１５１０６とでゲート絶縁膜１５１０９を挟みこんで構成される第１の容量素子と、上部電極と第２の上部電極１５３０１とで層間絶縁膜１５１１２を挟みこんで構成される第２の容量素子と、が並列に接続され、第１の容量素子と第２の容量素子からなる容量素子１５３０２を構成している。この容量素子１５３０２の容量は第１の容量素子と第２の容量素子の容量を加算した合成容量であるため、小さい面積で大きな容量の容量素子を形成することができる。つまり、本発明の画素構成の容量素子として用いるとより開口率の向上が図れる。
As shown in FIG. 61A, a second
また、図６１（ｂ）に示すような容量素子の構成としても良い。基板１６１０１上に下地膜１６１０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ１６１１８のチャネル形成領域１６１０３、ＬＤＤ領域１６１０４及びソース又はドレイン領域となる不純物領域１６１０５を有する。なお、チャネル形成領域１６１０３はチャネルドープが行われていても良い。
Alternatively, a structure of a capacitor as shown in FIG. A
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜１６１０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
As the substrate, a glass substrate, a quartz substrate, a ceramic substrate, or the like can be used. As the
半導体層上にはゲート絶縁膜１６１０６を介してゲート電極１６１０７及び第１の電極１６１０８が形成されている。
A
駆動トランジスタ１６１１８及び第１の電極１６１０８を覆って第１の層間絶縁膜１６１０９が形成され、第１の層間絶縁膜１６１０９上にコンタクトホールを介して配線１６１１０が不純物領域１６１０５と接している。また、配線１６１１０と同じ材料からなる同層の第２の電極１６１１１が形成される。
A first
さらに、配線１６１１０及び第２の電極１６１１１を覆うように第２の層間絶縁膜１６１１２が形成され、第２の層間絶縁膜１６１１２上にコンタクトホールを介して、配線１６１１０と接して画素電極１６１１３が形成されている。また、画素電極１６１１３のと同じ材料からなる同層の第３の電極１６１１４が形成されている。ここで、第１の電極１６１０８、第２の電極１６１１１及び第３の電極１６１１４からなる容量素子１６１１９が形成される。
Further, a second
画素電極１６１１３上に有機化合物を含む層１６１１６及び対向電極１６１１７が形成され、画素電極１６１１３と対向電極１６１１７とで有機化合物を含む層１６１１６が挟まれた領域では発光素子１６１２０が形成されている。
A
上述したように、結晶性半導体膜を半導体層に用いたトランジスタの構成は図６０及び図６１に示したような構成が挙げられる。なお、図６０及び図６１に示したトランジスタの構造はトップゲートの構造のトランジスタの一例である。つまり、ＬＤＤ領域はゲート電極と重なっていても良いし、ゲート電極と重なっていなくても良いし、又はＬＤＤ領域の一部の領域が重なっていてもよい。さらに、ゲート電極はテーパー形状でもよく、ゲート電極のテーパー部の下部にＬＤＤ領域が自己整合的に設けられていても良い。また、ゲート電極は二つに限られず三以上のマルチゲート構造でも良いし、一つのゲート電極でも良い。 As described above, the structure of the transistor in which the crystalline semiconductor film is used for the semiconductor layer includes the structures illustrated in FIGS. Note that the structure of the transistor illustrated in FIGS. 60 and 61 is an example of a top-gate transistor. That is, the LDD region may overlap with the gate electrode, may not overlap with the gate electrode, or a part of the LDD region may overlap. Further, the gate electrode may be tapered, and an LDD region may be provided in a self-aligned manner below the tapered portion of the gate electrode. Further, the number of gate electrodes is not limited to two, but may be three or more multi-gate structures, or one gate electrode.
本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレイン領域など）に結晶性半導体膜を用いることで、走査線駆動回路及び信号線駆動回路を画素部と一体形成することが容易になる。また、信号線駆動回路の一部を画素部と一体形成し、一部はＩＣチップ上に形成して図５６の表示パネルに示すようにＣＯＧ等で実装しても良い。このような構成とすることで、製造コストの削減を図ることができる。 By using a crystalline semiconductor film for a semiconductor layer (a channel formation region, a source region, a drain region, or the like) of a transistor included in a pixel of the present invention, a scan line driver circuit and a signal line driver circuit are formed integrally with a pixel portion. Becomes easier. Further, part of the signal line driver circuit may be formed integrally with the pixel portion, and part of the signal line driver circuit may be formed over an IC chip and mounted by COG or the like as shown in the display panel of FIG. With such a configuration, the manufacturing cost can be reduced.
また、半導体層にポリシリコン（ｐ−Ｓｉ：Ｈ）を用いたトランジスタの構成として、基板と半導体層の間にゲート電極が挟まれた構造、つまり、半導体層の下にゲート電極が位置するボトムゲートのトランジスタを適用した表示パネルの部分断面を図６２に示す。 In addition, as a transistor structure using polysilicon (p-Si: H) as a semiconductor layer, a structure in which a gate electrode is sandwiched between a substrate and a semiconductor layer, that is, a bottom where the gate electrode is located under the semiconductor layer. FIG. 62 shows a partial cross section of a display panel to which a gate transistor is applied.
基板１２７０１上に下地膜１２７０２が形成されている。さらに下地膜１２７０２上にゲート電極１２７０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極１２７０４が形成されている。ゲート電極１２７０３の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。
A
また、ゲート電極１２７０３及び第１の電極１２７０４を覆うようにゲート絶縁膜１２７０５が形成されている。ゲート絶縁膜１２７０５としては酸化珪素膜や窒化珪素膜などが用いられる。
In addition, a
また、ゲート絶縁膜１２７０５上に、半導体層が形成されている。半導体層は駆動トランジスタ１２７２２のチャネル形成領域１２７０６、ＬＤＤ領域１２７０７及びソース又はドレイン領域となる不純物領域１２７０８、並びに容量素子１２７２３の第２の電極となるチャネル形成領域１２７０９、ＬＤＤ領域１２７１０及び不純物領域１２７１１を有する。なお、チャネル形成領域１２７０６及びチャネル形成領域１２７０９はチャネルドープが行われていても良い。
In addition, a semiconductor layer is formed over the
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜１２７０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
As the substrate, a glass substrate, a quartz substrate, a ceramic substrate, or the like can be used. As the
半導体層を覆って第１の層間絶縁膜１２７１２が形成され、第１の層間絶縁膜１２７１２上にコンタクトホールを介して配線１２７１３が不純物領域１２７０８と接している。また、配線１２７１３と同層に同じ材料で第３の電極１２７１４が形成されている。第１の電極１２７０４、第２の電極、第３の電極１２７１４によって容量素子１２７２３が構成されている。
A first
また、第１の層間絶縁膜１２７１２には開口部１２７１５が形成されている。駆動トランジスタ１２７２２、容量素子１２７２３及び開口部１２７１５を覆うように第２の層間絶縁膜１２７１６が形成され、第２の層間絶縁膜１２７１６上にコンタクトホールを介して、画素電極１２７１７が形成されている。また、画素電極１２７１７の端部を覆って絶縁物１２７１８が形成されている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素電極１２７１７上に有機化合物を含む層１２７１９及び対向電極１２７２０が形成され、画素電極１２７１７と対向電極１２７２０とで有機化合物を含む層１２７１９が挟まれた領域では発光素子１２７２１が形成されている。そして、発光素子１２７２１の下部に開口部１２７１５が位置している。つまり、発光素子１２７２１からの発光を基板側から取り出すときには開口部１２７１５を有するため透過率を高めることができる。
In addition, an opening 127715 is formed in the first
また、図６２（ａ）において画素電極１２７１７と同層に同じ材料を用いて第４の電極１２７２４を形成して、図６２（ｂ）のような構成としてもよい。すると、第１の電極１２７０４、第２の電極、第３の電極１２７１４及び第４の電極１２７２４によって構成される容量素子１２７２５を形成することができる。
In addition, in FIG. 62A, the fourth electrode 12724 may be formed using the same material in the same layer as the
次に、トランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いた場合について説明する。図６３にはトップゲートのトランジスタ、図６４及び図６５にはボトムゲートのトランジスタの場合について示す。 Next, the case where an amorphous silicon (a-Si: H) film is used for the semiconductor layer of the transistor will be described. FIG. 63 shows the case of a top gate transistor, and FIGS. 64 and 65 show the case of a bottom gate transistor.
アモルファスシリコンを半導体層に用いたトップゲート構造のトランジスタの断面を図６３（ａ）に示す。図６３（ａ）に示すように、基板１２８０１上に下地膜１２８０２が形成されている。さらに下地膜１２８０２上に画素電極１２８０３が形成されている。また、画素電極１２８０３と同層に同じ材料からなる第１の電極１２８０４が形成されている。
FIG. 63A shows a cross section of a top-gate transistor using amorphous silicon as a semiconductor layer. As shown in FIG. 63A, a
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜１２８０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
As the substrate, a glass substrate, a quartz substrate, a ceramic substrate, or the like can be used. As the
また、下地膜１２８０２上に配線１２８０５及び配線１２８０６が形成され、画素電極１２８０３の端部が配線１２８０５で覆われている。配線１２８０５及び配線１２８０６の上部にＮ型の導電型を有するＮ型半導体層１２８０７及びＮ型半導体層１２８０８が形成されている。また、配線１２８０５と配線１２８０６の間であって、下地膜１２８０２上に半導体層１２８０９が形成されている。そして、半導体層１２８０９の一部はＮ型半導体層１２８０７及びＮ型半導体層１２８０８上にまで延長されている。なお、この半導体層はアモルファスシリコン（ａ−Ｓｉ：Ｈ）、微結晶半導体（μ−Ｓｉ：Ｈ）等の非結晶性を有する半導体膜で形成されている。また、半導体層１２８０９上にゲート絶縁膜１２８１０が形成されている。また、ゲート絶縁膜１２８１０と同層の同じ材料からなる絶縁膜１２８１１が第１の電極１２８０４上にも形成されている。なお、ゲート絶縁膜１２８１０としては酸化珪素膜や窒化珪素膜などが用いられる。
Further, a
また、ゲート絶縁膜１２８１０上に、ゲート電極１２８１２が形成されている。また、ゲート電極と同層に同じ材料でなる第２の電極１２８１３が第１の電極１２８０４上に絶縁膜１２８１１を介して形成されている。第１の電極１２８０４及び第２の電極１２８１３で絶縁膜１２８１１を挟まれた容量素子１２８１９が形成されている。また、画素電極１２８０３の端部、駆動トランジスタ１２８１８及び容量素子１２８１９を覆い、層間絶縁膜１２８１４が形成されている。
A gate electrode 12812 is formed over the
層間絶縁膜１２８１４及びその開口部に位置する画素電極１２８０３上に有機化合物を含む層１２８１５及び対向電極１２８１６が形成され、画素電極１２８０３と対向電極１２８１６とで有機化合物を含む層１２８１５が挟まれた領域では発光素子１２８１７が形成されている。
A region in which an
また、図６３（ａ）に示す第１の電極１２８０４を図６３（ｂ）に示すように第１の電極１２８２０で形成してもよい。第１の電極１２８２０は配線１２８０５及び１２８０６と同層の同一材料で形成されている。
Further, the
また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用いた表示パネルの部分断面を図６４に示す。 FIG. 64 shows a partial cross section of a display panel using a bottom-gate transistor using amorphous silicon as a semiconductor layer.
基板１２９０１上に下地膜１２９０２が形成されている。さらに下地膜１２９０２上にゲート電極１２９０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極１２９０４が形成されている。ゲート電極１２９０３の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。
A
また、ゲート電極１２９０３及び第１の電極１２９０４を覆うようにゲート絶縁膜１２９０５が形成されている。ゲート絶縁膜１２９０５としては酸化珪素膜や窒化珪素膜などが用いられる。
In addition, a
また、ゲート絶縁膜１２９０５上に、半導体層１２９０６が形成されている。また、半導体層１２９０６と同層に同じ材料からなる半導体層１２９０７が形成されている。
In addition, a
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜１２９０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
As the substrate, a glass substrate, a quartz substrate, a ceramic substrate, or the like can be used. As the
半導体層１２９０６上にはＮ型の導電性を有するＮ型半導体層１２９０８、１２９０９が形成され、半導体層１２９０７上にはＮ型半導体層１２９１０が形成されている。
N-type semiconductor layers 12908 and 12909 having N-type conductivity are formed over the
Ｎ型半導体層１２９０８、１２９０９上にはそれぞれ配線１２９１１、１２９１２が形成され、Ｎ型半導体層１２９１０上には配線１２９１１及び１２９１２と同層の同一材料からなる導電層１２９１３が形成されている。
半導体層１２９０７、Ｎ型半導体層１２９１０及び導電層１２９１３からなる第２の電極が構成される。なお、この第２の電極と第１の電極１２９０４でゲート絶縁膜１２９０５を挟み込んだ構造の容量素子１２９２０が形成されている。
A second electrode including the
また、配線１２９１１の一方の端部は延在し、その延在した配線１２９１１上部に接して画素電極１２９１４が形成されている。
In addition, one end portion of the
また、画素電極１２９１４の端部、駆動トランジスタ１２９１９及び容量素子１２９２０を覆うように絶縁物１２９１５が形成されている。
In addition, an
画素電極１２９１４及び絶縁物１２９１５上には有機化合物を含む層１２９１６及び対向電極１２９１７が形成され、画素電極１２９１４と対向電極１２９１７とで有機化合物を含む層１２９１６が挟まれた領域では発光素子１２９１８が形成されている。
A
容量素子の第２の電極の一部となる半導体層１２９０７及びＮ型半導体層１２９１０は設けなくても良い。つまり第２の電極は導電層１２９１３とし、第１の電極１２９０４と導電層１２９１３でゲート絶縁膜が挟まれた構造の容量素子としてもよい。
The
なお、図６４（ａ）において、配線１２９１１を形成する前に画素電極１２９１４を形成することで、図６４（ｂ）に示すような、画素電極１２９１４からなる第２の電極１２９２１と第１の電極１２９０４でゲート絶縁膜１２９０５が挟まれた構造の容量素子１２９２２を形成することができる。
Note that in FIG. 64A, the
なお、図６４では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの場合について、図６５（ａ）、（ｂ）を用いて説明する。 Note that although an inverted staggered channel-etched transistor is shown in FIG. 64, a channel-protective transistor may of course be used. The case of a transistor with a channel protective structure will be described with reference to FIGS.
図６５（ａ）に示すチャネル保護型構造のトランジスタは図６４（ａ）に示したチャネルエッチ構造の駆動トランジスタ１２９１９の半導体層１２９０６のチャネルが形成される領域上にエッチングのマスクとなる絶縁物１３００１が設けられている点が異なり、他の共通しているところは共通の符号を用いている。
A transistor with a channel protection structure shown in FIG. 65A is an
また、同様に、図６５（ｂ）に示すチャネル保護型構造のトランジスタは図６４（ｂ）に示したチャネルエッチ構造の駆動トランジスタ１２９１９の半導体層１２９０６のチャネルが形成される領域上にエッチングのマスクとなる絶縁物１３００１が設けられている点が異なり、他の共通しているところは共通の符号を用いている。
Similarly, the transistor having the channel protection structure shown in FIG. 65B has an etching mask over the region where the channel of the
本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレイン領域など）に非晶質半導体膜を用いることで、製造コストを削減することができる。 By using an amorphous semiconductor film for a semiconductor layer (a channel formation region, a source region, a drain region, or the like) of a transistor included in the pixel of the present invention, manufacturing cost can be reduced.
なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造を用いることができる。 Note that the structure of the transistor and the structure of the capacitor which can be applied to the pixel structure of the present invention are not limited to the above structures, and various structures of transistors and structures of the capacitor can be used.
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態７で述べた内容と自由に組み合わせて実施することができる。
Note that the contents described in this embodiment can be implemented in free combination with the contents described in
（実施の形態９）
本発明の表示装置、または本発明の駆動方法を用いた表示装置を表示部に有する携帯電話機の構成例について図３８を用いて説明する。
(Embodiment 9)
A structure example of a mobile phone having the display device of the present invention or the display device using the driving method of the present invention in a display portion will be described with reference to FIG.
表示パネル３８１０はハウジング３８００に脱着自在に組み込まれる。ハウジング３８００は表示パネル３８１０のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル３８１０を固定したハウジング３８００はプリント基板３８０１に嵌入されモジュールとして組み立てられる。 A display panel 3810 is incorporated in a housing 3800 so as to be detachable. The shape and dimensions of the housing 3800 can be changed as appropriate in accordance with the size of the display panel 3810. A housing 3800 to which a display panel 3810 is fixed is fitted into a printed board 3801 and assembled as a module.
表示パネル３８１０はＦＰＣ３８１１を介してプリント基板３８０１に接続される。プリント基板３８０１には、スピーカー３８０２、マイクロフォン３８０３、送受信回路３８０４、ＣＰＵ及びコントローラなどを含む信号処理回路３８０５が形成されている。このようなモジュールと、入力手段３８０６、バッテリー３８０７を組み合わせ、筐体３８０９及び筐体３８１２に収納する。表示パネル３８１０の画素部は筐体３８０９に形成された開口窓から視認できように配置する。
The display panel 3810 is connected to the printed board 3801 through the
表示パネル３８１０は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成してもよい。そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル３８１０に実装してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部と一体形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した表示パネルの構成の一例を図３９（Ａ）に示す。図３９（Ａ）の表示パネルは、基板３９００、信号線駆動回路３９０１、画素部３９０２、走査線駆動回路３９０３、走査線駆動回路３９０４、ＦＰＣ３９０５、ＩＣチップ３９０６、ＩＣチップ３９０７、封止基板３９０８、シール材３９０９を有する。このような構成とすることで、表示装置の低消費電力を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。
In the display panel 3810, a pixel portion and some peripheral driver circuits (a driver circuit having a low operating frequency among a plurality of driver circuits) are formed over a substrate using TFTs, and some peripheral driver circuits (a plurality of driver circuits) are formed. A driving circuit having a high operating frequency among the circuits) may be formed over the IC chip. The IC chip may be mounted on the display panel 3810 by COG (Chip On Glass). Alternatively, the IC chip may be connected to the glass substrate using TAB (Tape Auto Bonding) or a printed board. Note that FIG. 39A illustrates an example of a structure of a display panel in which some peripheral driver circuits are formed over a substrate integrally with a pixel portion and an IC chip on which other peripheral driver circuits are formed is mounted with COG or the like. A display panel in FIG. 39A includes a
また、走査線や信号線に設定する信号をバッファによりインピーダンス変換することで、１行毎の画素の書き込み時間を短くすることができる。よって高精細な表示装置を提供することができる。 In addition, by performing impedance conversion of a signal set to the scanning line or the signal line using a buffer, the pixel writing time for each row can be shortened. Therefore, a high-definition display device can be provided.
また、さらに消費電力の低減を図るため、図３９（Ｂ）に示すように基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネルに実装してもよい。なお、図３９（Ｂ）の表示パネルは、基板３９１０、信号線駆動回路３９１１、画素部３９１２、走査線駆動回路３９１３、走査線駆動回路３９１４、ＦＰＣ３９１５、ＩＣチップ３９１６、ＩＣチップ３９１７、封止基板３９１８、シール材３９１９を有する。
In order to further reduce power consumption, a pixel portion is formed on a substrate using TFTs as shown in FIG. 39B, and all peripheral driver circuits are formed on an IC chip. You may mount in a display panel by COG (Chip On Glass). Note that the display panel in FIG. 39B includes a
本発明の表示装置、およびその駆動法を用いることにより、擬似輪郭の低減された、綺麗な画像で見ることが出来る。よって、人間の肌のように、階調が微妙に変化するような画像であっても、綺麗に表示出来るようになる。 By using the display device of the present invention and its driving method, a clear image with reduced pseudo contour can be seen. Therefore, even an image whose gradation changes slightly like human skin can be displayed neatly.
また、本実施例に示した構成は携帯電話機の一例であって、本発明の表示装置はこのような構成の携帯電話機に限らず様々な構成の携帯電話機に適用することができる。 The configuration shown in this embodiment is an example of a mobile phone, and the display device of the present invention is not limited to the mobile phone having such a configuration, and can be applied to mobile phones having various configurations.
なお、本実施形態で述べた内容は、実施の形態１〜実施の形態８で述べた内容と自由に組み合わせて実施することができる。
Note that the content described in this embodiment mode can be freely combined with the content described in
（実施の形態１０）
図４０は表示パネル４００１と、回路基板４００２を組み合わせたＥＬモジュールを示している。表示パネル４００１は画素部４００３、走査線駆動回路４００４及び信号線駆動回路４００５を有している。回路基板４００２には、例えば、コントロール回路４００６や信号分割回路４００７などが形成されている。表示パネル４００１と回路基板４００２は接続配線４００８によって接続されている。接続配線にはＦＰＣ等を用いることができる。
(Embodiment 10)
FIG. 40 shows an EL module in which a
コントロール回路４００６が、実施の形態６における、コントローラ３７０８やメモリ３７０９やメモリ３７１０などに相当する。主に、コントロール回路４００６において、サブフレームの出現順序などを制御している。
The
表示パネル４００１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成してもよい。そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネル４００１に実装するとよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いて表示パネル４００１に実装してもよい。
In the
また、走査線や信号線に設定する信号を、バッファによりインピーダンス変換することで、１行毎の画素の書き込み時間を短くすることができる。よって高精細な表示装置を提供することができる。 In addition, by performing impedance conversion of signals set to the scanning lines and signal lines using a buffer, it is possible to shorten the pixel writing time for each row. Therefore, a high-definition display device can be provided.
また、さらに消費電力の低減を図るため、ガラス基板上にＴＦＴを用いて画素部を形成し、全ての信号線駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネルに実装してもよい。 In order to further reduce power consumption, a pixel portion is formed using a TFT on a glass substrate, all signal line driver circuits are formed on an IC chip, and the IC chip is formed by COG (Chip On Glass) or the like. It may be mounted on the display panel.
このＥＬモジュールによりＥＬテレビ受像機を完成させることができる。図４１は、ＥＬテレビ受像機の主要な構成を示すブロック図である。チューナ４１０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路４１０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路４１０３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路４００６により処理される。コントロール回路４００６は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路４００７を設け、入力デジタル信号をＭ個に分割して供給する構成としてもよい。
With this EL module, an EL television receiver can be completed. FIG. 41 is a block diagram illustrating a main configuration of an EL television receiver. A
チューナ４１０１で受信した信号のうち、音声信号は音声信号増幅回路４１０４に送られ、その出力は音声信号処理回路４１０５を経てスピーカー４１０６に供給される。制御回路４１０７は受信局（受信周波数）や音量の制御情報を入力部４１０８から受け、チューナ４１０１や音声信号処理回路４１０５に信号を送出する。
Of the signals received by the
ＥＬモジュールを筐体に組みこんで、テレビ受像機を完成させることができる。ＥＬモジュールにより、テレビ受像機の表示部が形成される。また、スピーカー、ビデオ入力端子などが適宜備えられている。 A television receiver can be completed by incorporating an EL module into a housing. A display portion of a television receiver is formed by the EL module. In addition, speakers, video input terminals, and the like are provided as appropriate.
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤などの表示媒体として様々な用途に適用することができる。 Of course, the present invention is not limited to a television set, and can be applied to various uses as a display medium such as a personal computer monitor, an information display board at a railway station or airport, and an advertisement display board in a street. it can.
このように、本発明の表示装置、およびその駆動法を用いることにより、擬似輪郭が低減された、綺麗な画像で見ることが出来る。よって、人間の肌のように、階調が微妙に変化するような画像であっても、綺麗に表示出来るようになる。 As described above, by using the display device of the present invention and the driving method thereof, a clear image with reduced pseudo contour can be seen. Therefore, even an image whose gradation changes slightly like human skin can be displayed neatly.
なお、本実施形態で述べた内容は、実施の形態１〜実施の形態９で述べた内容と自由に組み合わせて実施することができる。
Note that the content described in this embodiment mode can be implemented by being freely combined with the content described in
（実施の形態１１）
本発明の半導体装置を用いた電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話機、携帯型ゲーム機、電子書籍等）、記憶媒体読込部を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記憶媒体を再生し、その画像を表示しうるディスプレイを備えた装置）等が挙げられる。それらの電子機器の具体例を図４２に示す。
(Embodiment 11)
Electronic devices using the semiconductor device of the present invention include cameras such as video cameras and digital cameras, goggle-type displays (head mounted displays), navigation systems, sound playback devices (car audio, audio components, etc.), personal computers, and game machines. A portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), an image playback device (specifically, Digital Versatile Disc (DVD)) provided with a storage medium reader, And a device provided with a display capable of displaying the image). Specific examples of these electronic devices are shown in FIGS.
図４２（Ａ）は自発光型のディスプレイであり、筐体４２０１、支持台４２０２、表示部４２０３、スピーカー部４２０４、ビデオ入力端子４２０５等を含む。本発明は、表示部４２０３を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４２（Ａ）に示すディスプレイが完成される。自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、ディスプレイは、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
FIG. 42A illustrates a self-luminous display which includes a
図４２（Ｂ）はデジタルスチルカメラであり、本体４２０６、表示部４２０７、受像部４２０８、操作キー４２０９、外部接続ポート４２１０、シャッター４２１１等を含む。本発明は、表示部４２０７を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４２（Ｂ）に示すデジタルスチルカメラが完成される。
FIG. 42B shows a digital still camera, which includes a
図４２（Ｃ）はパーソナルコンピュータであり、本体４２１２、筐体４２１３、表示部４２１４、キーボード４２１５、外部接続ポート４２１６、ポインティングマウス４２１７等を含む。本発明は、表示部４２１４を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４２（Ｃ）に示すパーソナルコンピュータが完成される。
FIG. 42C illustrates a personal computer, which includes a
図４２（Ｄ）はモバイルコンピュータであり、本体４２１８、表示部４２１９、スイッチ４２２０、操作キー４２２１、赤外線ポート４２２２等を含む。本発明は、表示部４２１９を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４２（Ｄ）に示すモバイルコンピュータが完成される。
FIG. 42D illustrates a mobile computer, which includes a
図４２（Ｅ）は記憶媒体読込部を備えた画像再生装置（具体的には、例えばＤＶＤ再生装置）であり、本体４２２３、筐体４２２４、表示部Ａ４２２５、表示部Ｂ４２２６、記憶媒体（ＤＶＤ等）読込部４２２７、操作キー４２２８、スピーカー部４２２９等を含む。表示部Ａ４２２５は主に画像情報を表示し、表示部Ｂ４２２６は主に文字情報を表示するが、本発明は、表示部Ａ４２２５、表示部Ｂ４２２６を構成する表示装置に用いることができる。なお、記憶媒体読込部を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４２（Ｅ）に示す画像再生装置が完成される。
FIG. 42E illustrates an image reproduction device (specifically, for example, a DVD reproduction device) including a storage medium reading unit, which includes a
図４２（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体４２３０、表示部４２３１、アーム部４２３２等を含む。本発明は、表示部４２３１を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４２（Ｆ）に示すゴーグル型ディスプレイが完成される。
FIG. 42F illustrates a goggle type display (head mounted display), which includes a
図４２（Ｇ）はビデオカメラであり、本体４２３３、表示部４２３４、筐体４２３５、外部接続ポート４２３６、リモコン受信部４２３７、受像部４２３８、バッテリー４２３９、音声入力部４２４０、操作キー４２４１等を含む。本発明は、表示部４２３４を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４２（Ｇ）に示すビデオカメラが完成される。
FIG. 42G shows a video camera, which includes a main body 4233, a
図４２（Ｈ）は携帯電話機であり、本体４２４２、筐体４２４３、表示部４２４４、音声入力部４２４５、音声出力部４２４６、操作キー４２４７、外部接続ポート４２４８、アンテナ４２４９等を含む。本発明は、表示部４２４４を構成する表示装置に用いることができる。なお、表示部４２４４は黒色の背景に白色の文字を表示することで携帯電話機の消費電流を抑えることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４２（Ｈ）に示す携帯電話機が完成される。
FIG. 42H illustrates a cellular phone, which includes a main body 4242, a housing 4243, a
なお、発光輝度が高い発光材料を用いれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。 Note that when a light emitting material having high light emission luminance is used, it is possible to enlarge and project the light including the output image information with a lens or the like and use it in a front type or rear type projector.
また、近年では上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなっており、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光型の表示装置は動画表示に好ましい。 In recent years, the electronic devices often display information distributed through an electronic communication line such as the Internet or CATV (cable television), and in particular, opportunities for displaying moving image information are increasing. Since the light emitting material has a very high response speed, a light emitting display device is preferable for displaying moving images.
また、発光型の表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話機や音響再生装置のような文字情報を主とする表示部に発光型の表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。 In addition, since a light-emitting display device consumes power in a light-emitting display device, it is desirable to display information so that the light-emitting part is minimized. Therefore, when a light-emitting display device is used for a display unit mainly including character information such as a portable information terminal, particularly a mobile phone or a sound reproducing device, the character information is formed by the light-emitting portion with the non-light-emitting portion as the background. It is desirable to drive as follows.
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施の形態の電子機器は、実施の形態１〜実施の形態１０に示したいずれの構成の表示装置を用いてもよい。
As described above, the applicable range of the present invention is so wide that it can be used for electronic devices in various fields. In addition, the electronic device of this embodiment may use any display device having any structure shown in
Claims (2)
ｎビット（ここで、ｎは整数）で階調を表現する場合に、
２進数で表示される階調の各ビットのうち上位ビットを第１ビット群、中位ビットを第２ビット群、下位ビットを第３ビット群に区別し、
前記１フレームを、ｋ個（ここで、ｋはｋ≧３の整数）のサブフレーム群に分割し、
前記第１ビット群に属する前記上位ビットに相当するａ個（ここで、ａは０＜ａ＜ｎの整数）のサブフレームを、それぞれ（ｋ＋１）個以上に分割して、前記１フレームのｋ個の各サブフレーム群に概ね同数ずつ、期間が長く且つ点灯する順に配置し、
前記第２ビット群に属する前記中位ビットに相当するｂ個（ここで、ｂは０＜ｂ＜ｎの整数）のサブフレームを、それぞれｋ個に分割し、前記１フレームのｋ個の各サブフレーム群に１つずつ、期間が長く且つ点灯する順に配置し、
前記第３ビット群に属する前記下位ビットに相当するｃ個（ここで、ｃは０＜ｃ＜ｎの整数で、ａ＋ｂ＋ｃ＝ｎを満たす）のサブフレームを、それぞれ（ｋ−１）個以下に分割し、または分割せずに、前記１フレームのｋ個のサブフレーム群のうち少なくとも１個のサブフレーム群に配置し、
前記１フレームのｋ個のサブフレーム群の、前記第１ビット群に属する前記上位ビットに相当するサブフレームと、前記第２ビット群に属する前記中位ビットに相当するサブフレームとの出現順序が同じであり、
前記第１ビット群に属する前記上位ビットに相当する複数のサブフレームと、前記第２ビット群に属する前記中位ビットに相当する複数のサブフレームとの一部、または全部について、前記１フレームのｋ個の各サブフレーム群の中で足し合わせて階調を表現し、
前記１フレームのｋ個のサブフレーム群のそれぞれにおいて、前記第２ビット群に属する前記中位ビットに相当するサブフレーム又は前記第３ビット群に属する前記下位ビットに相当するサブフレームは、前記第１ビット群に属する前記上位ビットに相当するサブフレームの間に配置され、
前記概ね同数とは、各サブフレーム群に配置されたサブフレームについて、最大の個数をＹ個、最小の個数をＺ個とした場合、１≧Ｚ／Ｙ≧０．５を満たすことを特徴とする表示装置の駆動方法。 A method of driving a display device that divides one frame into a plurality of subframes to express gradation,
When expressing gradation with n bits (where n is an integer),
Distinguish between the first bit group, the middle bit in the second bit group, and the lower bit in the third bit group, among the bits of the gradation displayed in binary number,
The one frame is divided into k subgroups (where k is an integer of k ≧ 3),
The a sub-frames corresponding to the upper bits belonging to the first bit group (where a is an integer satisfying 0 <a <n) are divided into (k + 1) or more, and k of the one frame is divided. Approximately the same number in each subframe group, the period is long and arranged in the order of lighting,
The b subframes (where b is an integer of 0 <b <n) corresponding to the middle bit belonging to the second bit group are divided into k pieces, and each of the k pieces of the one frame is divided. One in each subframe group, arranged in the order of longer period and lighting,
The number of c subframes (where c is an integer of 0 <c <n and satisfies a + b + c = n) corresponding to the lower bits belonging to the third bit group is (k−1) or less. Dividing or not dividing, and arranging in at least one subframe group among the k subframe groups of the one frame,
The appearance order of the subframes corresponding to the higher order bits belonging to the first bit group and the subframes corresponding to the middle order bits belonging to the second bit group of the k subframe groups of the one frame is The same,
For some or all of the plurality of subframes corresponding to the higher order bits belonging to the first bit group and the plurality of subframes corresponding to the middle order bits belonging to the second bit group, In each of the k subframe groups, the gradation is expressed by adding together,
In each of the k subframe groups in one frame, the sub-frame corresponding to the lower bits belonging to the subframe or the third bit group corresponding to the middle-order bit belonging to the second bit group, the second Arranged between subframes corresponding to the upper bits belonging to one bit group,
The substantially the same number is characterized in that 1 ≧ Z / Y ≧ 0.5 is satisfied when the maximum number of subframes arranged in each subframe group is Y and the minimum number is Z. Display device driving method.
前記第２ビット群に属する前記中位ビットに相当するサブフレーム又は前記第３ビット群に属する前記下位ビットに相当するサブフレームのうち、前記第１ビット群に属する前記上位ビットに相当するサブフレームの点灯期間に最も近い点灯期間をもつサブフレームを、前記第１ビット群に属する前記上位ビットに相当するサブフレームの間に配置することを特徴とする表示装置の駆動方法。 In claim 1,
Of the subframe corresponding to the middle bit belonging to the second bit group or the subframe corresponding to the lower bit belonging to the third bit group, the subframe corresponding to the upper bit belonging to the first bit group A display device driving method, wherein a subframe having a lighting period closest to a lighting period is arranged between subframes corresponding to the upper bits belonging to the first bit group.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006079681A JP4954579B2 (en) | 2005-04-14 | 2006-03-22 | Driving method of display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005117610 | 2005-04-14 | ||
| JP2005117610 | 2005-04-14 | ||
| JP2006079681A JP4954579B2 (en) | 2005-04-14 | 2006-03-22 | Driving method of display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012006743A Division JP5531032B2 (en) | 2005-04-14 | 2012-01-17 | Driving method of display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006317909A JP2006317909A (en) | 2006-11-24 |
| JP4954579B2 true JP4954579B2 (en) | 2012-06-20 |
Family
ID=37538604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006079681A Active JP4954579B2 (en) | 2005-04-14 | 2006-03-22 | Driving method of display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4954579B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5657198B2 (en) * | 2008-08-07 | 2015-01-21 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニーＧｌｏｂａｌ Ｏｌｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ｌｌｃ． | Display device |
| US9196189B2 (en) * | 2011-05-13 | 2015-11-24 | Pixtronix, Inc. | Display devices and methods for generating images thereon |
| JP6774320B2 (en) * | 2016-11-29 | 2020-10-21 | 日亜化学工業株式会社 | Display device |
| CN114141195B (en) * | 2021-12-10 | 2023-05-02 | Tcl华星光电技术有限公司 | Light emitting device driving circuit, display panel and driving method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10171400A (en) * | 1996-12-11 | 1998-06-26 | Hitachi Ltd | Gradation display method for video signal and display device using the same |
| JP2002351390A (en) * | 2001-05-24 | 2002-12-06 | Lg Electronics Inc | Display device and grey level display method |
| JP2003177699A (en) * | 2001-10-03 | 2003-06-27 | Matsushita Electric Ind Co Ltd | Method and device for driving plasma display panel, and plasma display device |
-
2006
- 2006-03-22 JP JP2006079681A patent/JP4954579B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006317909A (en) | 2006-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5608781B2 (en) | Display device | |
| JP5531032B2 (en) | Driving method of display device | |
| KR101247222B1 (en) | Display device, and driving method and electronic apparatus of the display device | |
| JP5509285B2 (en) | Display device, display module, and electronic device | |
| TWI478134B (en) | Display device, driving method of display device, and electronic appliance | |
| JP5848278B2 (en) | Driving method of display device | |
| US20070200803A1 (en) | Display device, and driving method and electronic device thereof | |
| JP5364235B2 (en) | Display device | |
| JP4999390B2 (en) | Display device | |
| JP4954579B2 (en) | Driving method of display device | |
| JP5352047B2 (en) | Display device and electronic device | |
| JP2007086762A (en) | Display device and driving method thereof | |
| JP5153080B2 (en) | Display device | |
| JP5238142B2 (en) | Driving method of display device | |
| JP2008009392A (en) | Display device, driving method of display device, and electronic appliance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120314 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4954579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |