JP4952420B2 - Method for verifying design pattern of photomask for multiple exposure technology - Google Patents
Method for verifying design pattern of photomask for multiple exposure technology Download PDFInfo
- Publication number
- JP4952420B2 JP4952420B2 JP2007186870A JP2007186870A JP4952420B2 JP 4952420 B2 JP4952420 B2 JP 4952420B2 JP 2007186870 A JP2007186870 A JP 2007186870A JP 2007186870 A JP2007186870 A JP 2007186870A JP 4952420 B2 JP4952420 B2 JP 4952420B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- division
- design pattern
- design
- photomask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000013461 design Methods 0.000 title claims description 102
- 238000000034 method Methods 0.000 title claims description 72
- 238000005516 engineering process Methods 0.000 title claims description 26
- 238000007687 exposure technique Methods 0.000 claims description 33
- 238000012937 correction Methods 0.000 claims description 4
- 238000012795 verification Methods 0.000 description 25
- 238000012545 processing Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000000059 patterning Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000011218 segmentation Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004513 sizing Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 239000004429 Calibre Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 238000000226 double patterning lithography Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
本発明は、複数のフォトマスク（本明細書ではマスクとも記す）を用いて多重パターニングを行う多重露光技術に用いるフォトマスクの設計パタン検証方法に関し、特に、設計パタンのパタン分割の可不可を検証する設計パタン検証方法に関する。 The present invention relates to a method for verifying the design pattern of a photomask used in a multiple exposure technique in which multiple patterning is performed using a plurality of photomasks (also referred to as masks in this specification). The present invention relates to a design pattern verification method.
光リソグラフィ技術は、半導体集積回路の高集積化のための鍵となる技術であるが、近年、光リソグラフィ技術において要求される解像度が露光波長の１／２以下となるなど限界領域に近づきつつある。そこで現状の光リソグラフィ技術の解像度を使いこなす方法として、多重パターニング法などの多重露光技術が検討されている。 The optical lithography technology is a key technology for high integration of semiconductor integrated circuits, but in recent years, the resolution required in the optical lithography technology is approaching the limit area, such as being less than 1/2 of the exposure wavelength. . Thus, as a method for making full use of the resolution of the current photolithography technique, a multiple exposure technique such as a multiple patterning method has been studied.
以下、本明細書において、多重露光技術のうち２回露光を行う二重露光技術（ダブルパターニング露光技術、Ｄｏｕｂｌｅ Ｐａｔｔｅｒｎｉｎｇ Ｌｉｔｈｏｇｒａｐｈｙ、ＤＰＬとも称する）について説明する。
二重露光技術は、要求パタンの２倍緩いピッチをもった縞状のパタンを露光し、次に半ピッチ分ずらして再び同じパタンを露光すれば、マスクパタンの１／２のピッチのパタン、すなわち要求されるピッチをもったパタンがウェーハ上に転写される、という原理に基づくものである。このような技術によれば、マスクパタン転写の制限となっている最小ピッチを複数のフォトマスクに分割し、複数回プロセスを行うことによって、より狭くすることが可能となる。最小ピッチの限界は、数式０．５×λ／ＮＡ（ただし、λは露光波長、ＮＡは露光装置のレンズの開口数）によって与えられる。
Hereinafter, in the present specification, a double exposure technique (double patterning exposure technique, also referred to as double patterning lithography, DPL) in which exposure is performed twice among multiple exposure techniques will be described.
In the double exposure technique, if a striped pattern having a pitch twice as slow as the required pattern is exposed, and then the same pattern is exposed again by shifting by half a pitch, a pattern having a pitch of 1/2 of the mask pattern, That is, it is based on the principle that a pattern having a required pitch is transferred onto a wafer. According to such a technique, the minimum pitch, which is a limitation of mask pattern transfer, is divided into a plurality of photomasks, and a process can be performed more than once to make it narrower. The minimum pitch limit is given by the formula 0.5 × λ / NA (where λ is the exposure wavelength and NA is the numerical aperture of the lens of the exposure apparatus).
しかし、上記のように最小ピッチパタンを分割するだけの単純な多重露光であると、別々に形成したつもりの露光パタンが潜像として重なり、パタンとして分離しないこともあり得る。そのため、例えば、図９に示すような二重露光技術が提案されており、フォトマスクを２枚用いて、２回のレジストプロセスを実施するものである。次に、図９を参照しつつ、二重露光技術について説明する。 However, in the case of simple multiple exposure that only divides the minimum pitch pattern as described above, the exposure patterns that are separately formed may overlap as latent images and may not be separated as patterns. For this reason, for example, a double exposure technique as shown in FIG. 9 has been proposed, and two resist processes are performed using two photomasks. Next, the double exposure technique will be described with reference to FIG.
図９は、ダブルトレンチ方式と呼ばれる二重露光技術の一方法の製造工程を示す断面模式図であり、まず（ａ）ウェーハ基板９１の上にハードマスク（ＨＭとも記す）９２を設け、第１回目のレジスト９３を塗布し、（ｂ）第１回目露光用マスク９４を用いた第１回目露光工程が施される。次に、（ｃ）第１回目のレジスト現像工程を経て、（ｄ）第１回目のＨＭエッチング工程が施され、ＨＭパタン９２Ａを形成する。さらに、（ｅ）第２回目レジスト９５塗布工程、（ｆ）第２回目露光用マスク９６を用いた第２回目露光工程、（ｇ）第２回目レジスト現像工程を経て、（ｈ）第２回目のＨＭエッチング工程が施され、最終的に（ｉ）レジスト剥離工程を経て、基板９１上にハードマスクパタン９２Ｂよりなる設計パタンに基づく所望のパタンを得ることができ、以後のウェーハ加工工程を行うことができる。
FIG. 9 is a schematic sectional view showing a manufacturing process of one method of a double exposure technique called a double trench method. First, (a) a hard mask (also referred to as HM) 92 is provided on a
図１０（ａ）は、上記の二重露光技術における製造工程に用いた設計パタンの一例としての平面模式図である。図１０（ｂ）は、図１０（ａ）の設計パタンを２つのパタン、パタン１０１とパタン１０２にパタン分割した様態を示す平面模式図である。図１１は、パタン分割した２つのパタンを第１回目露光用マスク（マスク１）と第２回目露光用マスク（マスク２）の２枚のマスクに分割して設けた平面模式図である。
FIG. 10A is a schematic plan view as an example of a design pattern used in the manufacturing process in the above double exposure technique. FIG. 10B is a schematic plan view showing an aspect in which the design pattern of FIG. 10A is divided into two patterns, a
図１２は、二重露光技術におけるパタン分割の他の２例を示した平面模式図である。図１２に示すように、マスクの設計パタン（図１２（ａ）；図１２（ｂ））は最小ピッチを構成するパタンを分割して最少2枚のマスクデータ（図１２（ａ）−１および図１２（ａ）−２；図１２（ｂ）−１および図１２（ｂ）−２）とするものである。このような技術背景において、従来の二重露光技術（ＤＰＬ）用フォトマスクのパタン分割方法は、設計パタンの中で最小ピッチとなるパタンを複数のフォトマスクのパタンに分割する方法、あるいは、パタンを構成する各ポリゴン間の間隔をチェックし、間隔が設定した規定より狭い場合に分割し、図１２に示すように、２枚のマスクに単純に分割する方法などが用いられていた。 FIG. 12 is a schematic plan view showing two other examples of pattern division in the double exposure technique. As shown in FIG. 12, the mask design pattern (FIG. 12 (a); FIG. 12 (b)) is obtained by dividing the pattern constituting the minimum pitch into a minimum of two mask data (FIG. 12 (a) -1 and FIG. 12). 12 (a) -2; FIG. 12 (b) -1 and FIG. 12 (b) -2). In such a technical background, a conventional double exposure technology (DPL) photomask pattern dividing method is a method of dividing a pattern having the minimum pitch in a design pattern into a plurality of photomask patterns, or a pattern A method is used in which the interval between the polygons constituting the frame is checked and divided when the interval is narrower than the set rule, and simply divided into two masks as shown in FIG.
現在、パタン分割の方式（アルゴリズム）としては、二重露光技術の場合、従来の「地図の色分け問題」（ｃｏｌｅｒｉｎｇ ｐｒｏｂｌｅｍ）と呼ばれている２色で図形を塗り分ける方式を延長した方法が用いられ、ソフトウェアベンダなどにより設計パタン分割の方法の開発が進められている。 Currently, as a pattern division method (algorithm), in the case of the double exposure technique, a method of extending a method of painting a figure with two colors called the “coloring problem of the map” is used. Development of design pattern division methods is being promoted by software vendors.
しかし、従来の設計パタンはもともと分割することを想定していないため、また、任意設計パタンに対しては分割に対する一般解が存在しないため、二重露光技術でパタンを２分割しようとしたときに、分割できないパタン配置（以後、分割できないパタン配置を「パタン分割矛盾」とも称する）が検出されるという問題が生じている（非特許文献１参照）。
上記のパタン分割は、設計パタンを一度分割処理をしてしまえば、その後、設計ルールチェックのソフトウェアにより分割したパタンの間隔チェックを実施することで、うまく分割できていない箇所を検出することができる。
However, since the conventional design pattern is not originally assumed to be divided, and there is no general solution for the division for an arbitrary design pattern, the double exposure technique is used to divide the pattern into two. However, there is a problem that a pattern arrangement that cannot be divided (hereinafter, a pattern arrangement that cannot be divided is also referred to as “pattern division contradiction”) is detected (see Non-Patent Document 1).
In the above pattern division, once the design pattern is divided, the pattern interval check divided by the design rule check software can be performed to detect a portion that has not been successfully divided. .
また、図１３には、二重露光技術におけるパタン分割ができないパタン分割矛盾の例が提示されており、ラインパタン（パタン分割矛盾なしに分割可能とするためには、パタン分割矛盾を生じたパタン間隔を広げ、リソグラフィに好ましいパタン設計をすることが提案されている（非特許文献２参照）。
パタン分割ができない場合には、無理やり分割するか、あるいは設計変更が必要となる。しかしながら、現在のパタン分割の方式では設計パタンを分割処理をしてみないと、どこに分割できないパタン配置が発生するのかが判らないという問題があった。また、パタン分割処理をしたときに、そもそもパタン分割するソフトウェア自体に不具合があるために問題が生じるのか、あるいはパタン設計に問題があるのかの区別ができないという問題もあった。 If pattern division is not possible, it is necessary to forcibly divide or change the design. However, in the current pattern division method, there is a problem that unless the design pattern is divided, it is impossible to know where pattern arrangement that cannot be divided occurs. In addition, when performing pattern division processing, there is also a problem that it is impossible to distinguish whether there is a problem because the software itself that performs pattern division has a problem or whether there is a problem in pattern design.
現在、完全なパタン分割ソフトウェアが求められているが、未だ開発されておらず、また、パタン分割できない設計パタンの一般解が提示されておらず、パタン分割で問題を発生しないような設計ルールが決められないという状況にある。上記の非特許文献１および２においても、分割矛盾を見出すための定式化された検証方法は何も開示されておらず、現状では、パタン分割した設計パタンの検証方法として実現されている方式は未だない。
Currently, there is a need for complete pattern division software, but it has not yet been developed, and no general solution for design patterns that cannot be divided is presented. It is in a situation where it cannot be decided. Also in the above
上記のように、従来の多重露光技術用フォトマスクのパタンデータは、分割パタンとするときに、うまく分けられるかどうかが判定できず、基本的には分割できないパタンデータも多かった。また、パタンデータを分割するに際して、分割の難易度を定量する指標が無かった。そのために、パタンデータを実際に分割処理してみないと、どのパタンのどの場所に分割できない問題が発生し、うまく分けられるかどうかが不明であり、分割できない箇所があまりにも多ければパタン分割の実施ができなくなる。このように、ソフトウェアで分割ができない箇所を容易に見つけ出す方法、解決手法が見出されていないという問題があった。 As described above, when the pattern data of the conventional photomask for the multiple exposure technique is divided into patterns, it cannot be determined whether or not the pattern data can be divided well, and there are many pattern data that cannot be divided basically. Moreover, when dividing pattern data, there was no index for quantifying the difficulty of division. For this reason, if the pattern data is not actually divided, there is a problem that it cannot be divided into which location of which pattern, and it is unclear whether it can be divided well. If there are too many parts that cannot be divided, Can not be implemented. As described above, there has been a problem that a method for easily finding a part that cannot be divided by software and a solution method have not been found.
本発明は上記の問題点に鑑みてなされたもので、その目的とするところは、多重露光技術用のフォトマスクにおいて、パタン分割ができないパタン配置（パタン分割矛盾）を定式化して、データ処理によりパタン分割矛盾を検出する方法を提供するものである。 The present invention has been made in view of the above problems, and its object is to formulate a pattern arrangement (pattern division contradiction) that cannot be divided into patterns in a photomask for multiple exposure technology, and perform data processing. A method of detecting pattern division contradiction is provided.
上記の課題を解決するために、請求項１の発明に係る多重露光技術用フォトマスクの設計パタン検証方法は、多重露光技術用フォトマスクの設計パタンがパタン分割可能かどうかを検証する多重露光技術用フォトマスクの設計パタン検証方法であって、前記設計パタンを構成するポリゴンよりなる各個別パタンの各頂点から、パタン分割を必要とする所定の距離範囲内にある他のポリゴンの数が、前記パタン分割するフォトマスクの枚数以上である場合にはパタン分割できないと判定することを特徴とするものである。 In order to solve the above-described problem, a multiple exposure technique photomask design pattern verification method according to the first aspect of the present invention is a multiple exposure technique for verifying whether a multiple exposure technique photomask design pattern can be divided into patterns. The method for verifying the design pattern of a photomask for use in the invention, wherein the number of other polygons within a predetermined distance range that requires pattern division from each vertex of each individual pattern made of polygons constituting the design pattern, When the number of photomasks to be divided into patterns is greater than or equal to the number of patterns, it is determined that pattern division cannot be performed.
請求項２の発明に係る多重露光技術用フォトマスクの設計パタン検証方法は、多重露光技術用フォトマスクの設計パタンがパタン分割可能かどうかを検証する多重露光技術用フォトマスクの設計パタン検証方法であって、前記設計パタンを構成するポリゴンよりなる各個別パタンの各頂点から、パタン分割を必要とする所定の距離範囲内を図形化し、前記ポリゴンのエッジと重ならない前記図形のエッジを求め、前記図形のエッジが閉図形を形成する場合には、前記個別パタンと隣接パタンとのパタン分割は不可と判定し、前記図形のエッジが閉図形を形成しない場合には、前記個別パタンと隣接パタンとのパタン分割は可能と判定することを特徴とするものである。
The multiple exposure technology photomask design pattern verification method according to the invention of
請求項３の発明に係る多重露光技術用フォトマスクの設計パタン検証方法は、請求項２に記載の多重露光技術用フォトマスクの設計パタン検証方法において、前記閉図形を強調して図形表示し、前記設計パタンのパタン分割が不可となる箇所を検出することを特徴とするものである。
The design pattern verification method for a photomask for multiple exposure technology according to the invention of claim 3 is the method for verifying the design pattern of a photomask for multiple exposure technology according to
請求項４の発明に係る多重露光技術用フォトマスクの設計パタン検証方法は、請求項２または請求項３に記載の多重露光技術用フォトマスクの設計パタン検証方法において、 前記強調して図形表示された閉図形が、反転処理して図形表示されたものであることを特徴とするものである。
A multiple exposure technology photomask design pattern verification method according to a fourth aspect of the present invention is the multiple exposure technology photomask design pattern verification method according to
請求項５の発明に係る多重露光技術用フォトマスクの設計パタン検証方法は、請求項１〜請求項４のいずれか１項に記載の多重露光技術用フォトマスクの設計パタン検証方法において、前記設計パタンが、予め補正用のバイアスが適用されていることを特徴とするものである。
The multiple exposure technology photomask design pattern verification method according to claim 5 is the multiple exposure technology photomask design pattern verification method according to any one of
本発明の多重露光技術用フォトマスクの設計パタン検証方法を用いることにより、パタン分割前の設計パタンに対して分割できないパタン配置（分割矛盾箇所）を検出することが可能となる。パタン分割に一般解が無く、分割ソフトウェアも成熟していない現状において、本発明の設計パタン検証方法は、分割が可能かどうかを検証する検証ツールとして有用で容易に使えるという利点がある。また、本発明の設計パタン検証方法を用いることにより、パタン分割の難易度の定量的指標を作成することができ、多重露光技術を想定しているフォトマスクの設計ルールを早期に固定することが可能となる。さらに、多重露光技術用フォトマスクの設計パタンの修正負荷の定量的見積りが可能となる。また、本発明の設計パタン検証方法を用いることで、多重露光技術用のパタン分割するためのソフトウェアの品質を検証することが可能となる。 By using the design pattern verification method for a photomask for multiple exposure technology of the present invention, it becomes possible to detect a pattern arrangement (division contradiction portion) that cannot be divided with respect to a design pattern before pattern division. In the present situation where there is no general solution for pattern division and the division software is not mature, the design pattern verification method of the present invention has an advantage that it is useful as a verification tool for verifying whether division is possible and can be used easily. In addition, by using the design pattern verification method of the present invention, it is possible to create a quantitative index of the difficulty of pattern division, and to fix the photomask design rule assuming the multiple exposure technique at an early stage. It becomes possible. Furthermore, it is possible to quantitatively estimate the correction load of the design pattern of the photomask for multiple exposure technology. In addition, by using the design pattern verification method of the present invention, it is possible to verify the quality of software for dividing a pattern for the multiple exposure technique.
本明細書においては、多重露光技術のうち２回の露光を行う二重露光技術（ＤＰＬ）について説明するが、本発明の概念は、３回以上の露光を行う多重パターニングに係る露光技術にも適用することが可能である。
以下、本発明の実施形態に係る二重露光技術用フォトマスクの設計パタン検証方法について、図面による実施形態に基づいて詳細に説明する。
In this specification, a double exposure technique (DPL) in which exposure is performed twice in the multiple exposure technique will be described. However, the concept of the present invention also applies to an exposure technique related to multiple patterning in which exposure is performed three times or more. It is possible to apply.
Hereinafter, a method for verifying a design pattern of a photomask for double exposure technology according to an embodiment of the present invention will be described in detail based on the embodiment shown in the drawings.
図１〜図４は、本発明におけるパタン分割が可能かどうかを検証する設計パタン検証方法の実施形態を示す説明図である。図１〜図４においては、設計パタンの各個別パタンがいずれも１つのポリゴンで構成されている場合を示しているが、もとより各個別パタンは複数のポリゴンから構成されていてもよい。 1 to 4 are explanatory diagrams showing an embodiment of a design pattern verification method for verifying whether pattern division is possible in the present invention. 1 to 4 show a case where each individual pattern of the design pattern is composed of one polygon, but each individual pattern may be composed of a plurality of polygons.
（第１の実施形態）
本発明の多重露光技術用フォトマスクの設計パタン検証方法においては、まず設計パタンを構成するポリゴンよりなる各個別パタンの各頂点から、パタン分割を必要とする所定の距離範囲内にある他のポリゴンの数が、パタン分割しようとするフォトマスクの枚数以上ある場合にはパタン分割できないと判定する。
二重露光技術では、１つの設計パタンに対して２枚のフォトマスクが用いられるので、分割を必要とする所定の距離範囲内に他のポリゴンが２つ以上あれば、検証すべき自己のポリゴンを含めて分割すべきポリゴン数は３つ以上となり、設計パタンの状態のままでは２枚のフォトマスクにパタン分割できなくなるからである。
(First embodiment)
In the design pattern verification method for a photomask for multiple exposure technology of the present invention, first, other polygons within a predetermined distance range that requires pattern division from each vertex of each individual pattern made up of polygons constituting the design pattern. If there are more than the number of photomasks to be divided into patterns, it is determined that the pattern cannot be divided.
In the double exposure technique, two photomasks are used for one design pattern, so if there are two or more other polygons within a predetermined distance range that requires division, the self polygon to be verified This is because the number of polygons to be divided including 3 is three or more, and the pattern cannot be divided into two photomasks in the design pattern state.
本発明において、上記の分割を必要とする所定の距離範囲内とは、所定の距離範囲内に複数のパタンが存在すると、パタン分割を行なわないとウェハ上のレジスト像が分離して解像しない距離であり、他のパタンの存在が禁止された距離（本発明では、この距離を「禁止距離」とも称する）を意味するものである。上記の所定の距離は、露光光学系、使用レジスト、露光条件などのプロセス条件等により予め決められている距離である。 In the present invention, the above-mentioned predetermined distance range requiring division means that if there are a plurality of patterns within the predetermined distance range, the resist image on the wafer is not separated and resolved unless the pattern division is performed. This is a distance and means a distance where the presence of other patterns is prohibited (in the present invention, this distance is also referred to as “prohibited distance”). The predetermined distance is a distance determined in advance by process conditions such as an exposure optical system, a resist used, and exposure conditions.
図１および図２は、パタン分割を必要とする所定の距離範囲内に他のポリゴンが２つ以上あり、設計パタンの状態のままではパタン分割ができない場合を例示する。 1 and 2 exemplify a case in which there are two or more other polygons within a predetermined distance range that requires pattern division, and pattern division cannot be performed in the design pattern state.
図１は、パタン分割ができない場合を例示する設計パタン１０の平面模式図である。
まず、パタン分割が可能かどうかを検証する手順として、図１に示すように、個別パタン１２の一つの頂点ｘ１を中心として禁止距離範囲を円で表示する。同様に、個別パタン１３の一つの頂点ｙ１を中心として禁止距離範囲を円で表示する。頂点ｘ１、ｙ１を中心とする２つの円内には、それぞれ他の２つのポリゴンの一部が含まれている。したがって、設計パタン１０はパタン分割できないと判定される。設計パタンが大きい場合には、同様の手順により設計パタン全体のパタン分割できない箇所を検出することができる。
FIG. 1 is a schematic plan view of a
First, as a procedure for verifying whether pattern division is possible, as shown in FIG. 1, the prohibited distance range is displayed in a circle with one vertex x1 of the
図２も図１と同様に、各個別パタンの各頂点ｘ２、ｙ２を中心とする２つの円内には、それぞれ他の２つのポリゴンの一部が含まれており、設計パタン２０はパタン分割できないと判定される。
In FIG. 2, as in FIG. 1, the two circles centered on the vertices x2 and y2 of each individual pattern include part of the other two polygons, and the
（第２の実施形態）
次に、設計パタンを構成するポリゴン自体を強制的に分割処理をすることを想定した場合に、強制的に分割処理してパタン分割が可能であるかどうかを検証する方法について説明する。
本発明の多重露光技術用フォトマスクの設計パタン検証方法においては、まず設計パタンを構成するポリゴンよりなる各個別パタンの各頂点から、パタン分割を必要とする所定の距離（禁止距離）範囲内を図形化し、該図形の前記ポリゴンのエッジと重ならないエッジを求める。禁止距離範囲内の図形化は、上記の図１、図２で求めた方法と同じ方法が適用できる。本実施形態の設計パタン検証方法は、第１の実施形態の設計パタン検証方法の後に続けて行なうことも可能であり、また、第１の実施形態とは別に単独で行なうことも可能である。本実施形態では、第１の実施形態で用いた図１および図２と、図３を用いて説明する。
(Second Embodiment)
Next, a description will be given of a method for verifying whether pattern division is possible by forcibly dividing processing when it is assumed that the polygon itself constituting the design pattern is forcibly divided.
In the design pattern verification method for a photomask for multiple exposure technology of the present invention, first, within a predetermined distance (prohibited distance) range requiring pattern division from each vertex of each individual pattern made of polygons constituting the design pattern. A figure is formed, and an edge that does not overlap with the edge of the polygon of the figure is obtained. The same method as that obtained in FIG. 1 and FIG. 2 can be applied to the figure within the prohibited distance range. The design pattern verification method of the present embodiment can be performed subsequent to the design pattern verification method of the first embodiment, or can be performed independently of the first embodiment. This embodiment will be described with reference to FIGS. 1 and 2 used in the first embodiment and FIG.
図１は、パタン分割ができない場合を例示する設計パタン１０の平面模式図である。
まず、パタン分割が可能かどうかを検証する手順として、図１に示すように、個別パタン１２の一つの頂点ｘ１を中心として禁止距離範囲を円で表示する。同様に、個別パタン１３の一つの頂点ｙ１を中心として禁止距離範囲を円で表示する。各頂点ｘ１、ｙ１を中心とする２つの円は、個別パタン１１の一辺と接点ｚ１で接する場合である。図１において、矢印は各頂点ｘ１、ｙ１から求めた禁止距離図形のポリゴンのエッジと重ならないエッジを示している。図１では、この図形は三角形となり閉図形を形成している。
FIG. 1 is a schematic plan view of a
First, as a procedure for verifying whether pattern division is possible, as shown in FIG. 1, the prohibited distance range is displayed in a circle with one vertex x1 of the
この矢印に相当する図形のエッジが閉図形を形成するときに、パタン分割矛盾が発生し、図１の設計パタン１０は、パタン分割することができない。たとえ、個別パタン１１を２分割しても、２分割したいずれかのパタンが個別パタン１２または個別パタン１３との禁止距離内に入ってしまうからである。
When the edge of the figure corresponding to this arrow forms a closed figure, a pattern division contradiction occurs, and the
図２は、パタン分割で支障となる一つのポリゴンを強制的に２分することによりパタン分割ができる場合を例示する設計パタン２０の平面模式図である。図２は、図１における個別パタン１１と他の個別パタン１２、１３との距離を少し離した場合である。しかし、上記の第１の実施形態で述べたように、設計パタンのもとの状態のままではパタン分割することができない。
FIG. 2 is a schematic plan view of a
図２において、まず、パタン分割が可能かどうかを検証する手順として、図２に示すように、個別パタン２２の頂点ｘ２を中心として禁止距離範囲を円で表示する。同様に、個別パタン２３の頂点ｙ２を中心として禁止距離範囲を円で表示する。図２では、各々の円は個別パタン２１と異なる点ｚ２ａ、ｚ２ｂで交わる。図２において、矢印は各頂点ｘ２、ｙ２から求めた禁止距離図形のポリゴンのエッジと重ならないエッジを示しており、図２では、この図形は閉図形とはならず開図形を形成している。
In FIG. 2, as a procedure for verifying whether pattern division is possible, as shown in FIG. 2, the prohibited distance range is displayed with a circle around the vertex x <b> 2 of the
この矢印に相当する図形のエッジが開図形を形成するときには、パタン分割が可能である。図３は、図２に示した設計パタン２０を２分割した設計パタン３０の状態を示す平面模式図である。図３において、禁止距離図形に関する符号は図２と同じ符号を用いている。図３では、図２における個別パタン２１を、２点ｚ２ａ、ｚ２ｂの中間で２分割してパタン３１ａおよび３１ｂとし、分割パタン３０は３１ａと３３のグループと３１ｂと３２のグループに分割されている。
When the edge of the figure corresponding to this arrow forms an open figure, pattern division is possible. FIG. 3 is a schematic plan view showing a state of the
（第３の実施形態）
次に、パタン寸法を補正する場合にパタン分割が可能であるかどうかを検証する方法について説明する。
パタン分割後に、半導体の露光余裕度を向上させるためにしばしば用いられるパタンを補正するバイアス処理が必要となり、パタンを太らせるような場合には、たとえバイアス処理をする前の段階で分割が可能であっても、バイアス処理後に再び分割できないというパタン分割矛盾が起こり得る。
(Third embodiment)
Next, a method for verifying whether pattern division is possible when the pattern dimension is corrected will be described.
After pattern division, it is necessary to perform bias processing that corrects the pattern often used to improve the exposure margin of the semiconductor. When the pattern is thickened, division can be performed even before bias processing. Even in such a case, there may be a pattern division contradiction that the division cannot be performed again after the bias processing.
図４は、図３に示すパタン分割可能な設計パタンを、パタン分割後にバイアス処理した場合を示す平面模式図である。図４に示すように、個別パタン４２の頂点ｘ４を中心として禁止距離範囲を円で表示し、同様に、個別パタン４３の頂点ｙ４を中心として禁止距離範囲を円で表示する。図４において、矢印は各頂点ｘ４、ｙ４から求めた禁止距離図形のエッジを示しており、設計パタンのポリゴンのエッジと重ならない上記の禁止距離図形のエッジは三角形となり閉図形を形成している。したがって、図４のバイアス処理した設計パタンはパタン分割することができない。
FIG. 4 is a schematic plan view showing a case where the design pattern shown in FIG. 3 is subjected to bias processing after pattern division. As shown in FIG. 4, the forbidden distance range is displayed with a circle around the vertex x4 of the
上記の図４に示すようなパタン分割矛盾が発生するのを避けるためには、パタン分割前の設計パタンに予め補正用のバイアス処理を適用しておくのが好ましい。予めバイアス処理を施した設計パタンのパタン分割を検証することにより、パタン分割矛盾が２重に発生することに対する処理の煩雑さと時間的損失を避けることができる。
次に、実回路を用いて本発明をさらに詳しく説明する。
In order to avoid the occurrence of pattern division contradiction as shown in FIG. 4, it is preferable to apply a bias process for correction in advance to the design pattern before pattern division. By verifying the pattern division of the design pattern that has been subjected to the bias processing in advance, it is possible to avoid processing complexity and time loss due to double occurrence of pattern division contradiction.
Next, the present invention will be described in more detail using an actual circuit.
図５は、ポリシリコン層（Ｐｏｌｙ層）の回路を示す設計パタンの平面模式図であり、図５（ａ）はパタン分割の対象とするパタン部分である。この設計パタンでパタン間距離が最も狭い部分を拡大したのが図５（ｂ）である。パタン線幅０．０６μｍで横方向のパタン間隔Ｘ１が０．０６μｍ、 縦方向のパタン間隔Ｙ１、Ｙ２が０．０５μｍである。パタン間隔が極めて狭いために、人手作業でもパタン分割することができない。 FIG. 5 is a schematic plan view of a design pattern showing a circuit of a polysilicon layer (Poly layer), and FIG. 5A shows a pattern portion to be divided into patterns. FIG. 5B shows an enlarged portion where the distance between the patterns is the narrowest in this design pattern. The pattern line width is 0.06 μm, the horizontal pattern interval X1 is 0.06 μm, and the vertical pattern intervals Y1 and Y2 are 0.05 μm. Since the pattern interval is extremely narrow, it is impossible to divide the pattern even by manual work.
本実施例では、パタン間の距離検出機能を有し、その結果を図形化することができる市販の回路検証ソフトウェア、例えば、Ｃａｌｉｂｒｅ（Ｍｅｎｔｏｒ Ｇｒａｐｈｉｃｓ社製)のソフトウェアを用い、本発明の多重露光技術用フォトマスクの設計パタン検証方法を上記のソフトウェアに適用し、パタン分割を必要とする所定の距離（禁止距離）を０．０８μｍとし、禁止距離範囲内を図形化し、この図形のエッジを求めた。
図６は、上記のソフトウェアＣａｌｉｂｒｅにより、Ｐｏｌｙ層の回路６１の設計パタンにおいて、０．０８μｍ以下のパタン間隔６２を検出した結果を図形化した平面模式図（図６（ａ））と、その部分拡大図（図６（ｂ））である。
In this embodiment, a commercially available circuit verification software having a function for detecting a distance between patterns and capable of drawing the result, for example, software of Calibre (manufactured by Mentor Graphics), is used for the multiple exposure technique of the present invention. The photomask design pattern verification method was applied to the above-mentioned software, the predetermined distance (prohibited distance) requiring pattern division was set to 0.08 μm, the inside of the prohibited distance range was figured, and the edge of this figure was obtained .
FIG. 6 is a schematic plan view (FIG. 6 (a)) showing the result of detecting the
図６に示すように、パタン間隔６２で構成される図形のエッジの中で回路６１の設計パタンのポリゴンのエッジと重ならないエッジにより、Ｐｏｌｙ層の回路の最も狭い部分に三角形の閉図形６３ができている。この閉図形６３に関係するパタン部分がパタン分割できないパタン分割矛盾となる。図６に示したパタン分割矛盾の三角形を含むパタン間隔部分は、上記の回路検証ソフトウェアの抜き図形検出機能で強調すると図７に示す強調図形７１となる。
As shown in FIG. 6, among the edges of the figure formed by the
次に、図７で求められた図形を反転処理すると図８に示すような反転した閉図形８１が抽出され、この反転した閉図形８１の数が設計パタンにおけるパタン分割矛盾の数に相当する。反転処理ができない場合には、図７において、サイジング処理により閉図形を埋め（＋サイジング後、−サイジング）、次いで元の図形を差し引けば、パタン分割矛盾となる閉図形を求めることができる。
上記のようにして、検証すべき回路パタンから、パタン分割矛盾の有無と、パタン分割矛盾がある場合にはパタン分割矛盾の場所とその数を検出することができる。
Next, when the graphic obtained in FIG. 7 is inverted, inverted closed graphics 81 as shown in FIG. 8 are extracted, and the number of inverted closed graphics 81 corresponds to the number of pattern division contradictions in the design pattern. In the case where the inversion process cannot be performed, in FIG. 7, a closed figure that becomes a pattern division contradiction can be obtained by filling the closed figure by sizing process (+ sizing and then -sizing) and then subtracting the original figure.
As described above, from the circuit pattern to be verified, it is possible to detect the presence or absence of pattern division contradiction and, if there is a pattern division contradiction, the location and number of pattern division contradictions.
本発明の設計パタン検証方法によれば、パタン分割前の設計パタンに対して分割できないパタン配置（パタン分割矛盾箇所）を検出することが可能となり、ソフトウェアによるダブルパターニング用設計検証ツールとしての有用な環境が構築でき、ダブルパターニング負荷見積もりサービスなどの展開も可能となる。 According to the design pattern verification method of the present invention, it becomes possible to detect a pattern arrangement (pattern division contradiction portion) that cannot be divided with respect to a design pattern before pattern division, which is useful as a design verification tool for double patterning by software. An environment can be constructed and a double patterning load estimation service can be developed.
１０、２０ 設計パタン
１１、１２、１３、２１、２２、２３ 個別パタン
３０、４０ ２分割した設計パタン
３１ａ、３１ｂ、３２、３３、４１ａ、４１ｂ、４２，４３ 分割パタン
ｘ１、ｙ１、ｘ２、ｙ２、ｘ４、ｙ４ 個別パタンの頂点
ｚ１、ｚ２ａ、ｚ２ｂ、ｚ４ 図形化したエッジの交点
６１ Ｐｏｌｙ層の回路
６２ パタン間隔
６３ 閉図形
７１ 強調図形
８１ 反転した閉図形
９１ ウェーハ基板
９２ ハードマスク
９２Ａ、９２Ｂ ハードマスクパタン
９３、９５ レジスト
９３Ａ、９５Ａ レジストパタン
９４ 第１回目露光用マスク
９６ 第２回目露光用マスク
１０１、１０２ 分割したパタン
10, 20
Claims (5)
前記設計パタンを構成するポリゴンよりなる各個別パタンの各頂点から、パタン分割を必要とする所定の距離範囲内にある他のポリゴンの数が、前記パタン分割するフォトマスクの枚数以上である場合にはパタン分割できないと判定することを特徴とする多重露光技術用フォトマスクの設計パタン検証方法。 A method for verifying the design pattern of a photomask for multiple exposure technology, which verifies whether the design pattern of the photomask for multiple exposure technology can be divided into patterns,
When the number of other polygons within a predetermined distance range that requires pattern division from the vertices of each individual pattern made up of polygons constituting the design pattern is equal to or greater than the number of photomasks to be divided into patterns. A method for verifying the design pattern of a photomask for a multiple exposure technique, wherein it is determined that the pattern cannot be divided.
前記設計パタンを構成するポリゴンよりなる各個別パタンの各頂点から、パタン分割を必要とする所定の距離範囲内を図形化し、前記ポリゴンのエッジと重ならない前記図形のエッジを求め、
前記図形のエッジが閉図形を形成する場合には、前記個別パタンと隣接パタンとのパタン分割は不可と判定し、
前記図形のエッジが閉図形を形成しない場合には、前記個別パタンと隣接パタンとのパタン分割は可能と判定することを特徴とする多重露光技術用フォトマスクの設計パタン検証方法。 A method for verifying the design pattern of a photomask for multiple exposure technology, which verifies whether the design pattern of the photomask for multiple exposure technology can be divided into patterns,
From each vertex of each individual pattern consisting of polygons constituting the design pattern, a figure within a predetermined distance range that requires pattern division is obtained, and an edge of the figure that does not overlap with the edge of the polygon is obtained,
When the edge of the figure forms a closed figure, it is determined that pattern division between the individual pattern and the adjacent pattern is impossible,
A method for verifying a design pattern of a photomask for a multiple exposure technique, wherein when the edge of the figure does not form a closed figure, it is determined that pattern division between the individual pattern and the adjacent pattern is possible.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007186870A JP4952420B2 (en) | 2007-07-18 | 2007-07-18 | Method for verifying design pattern of photomask for multiple exposure technology |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007186870A JP4952420B2 (en) | 2007-07-18 | 2007-07-18 | Method for verifying design pattern of photomask for multiple exposure technology |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009025450A JP2009025450A (en) | 2009-02-05 |
| JP4952420B2 true JP4952420B2 (en) | 2012-06-13 |
Family
ID=40397323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007186870A Expired - Fee Related JP4952420B2 (en) | 2007-07-18 | 2007-07-18 | Method for verifying design pattern of photomask for multiple exposure technology |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4952420B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100200996A1 (en) * | 2009-02-12 | 2010-08-12 | Arm Limited | Structural feature formation within an integrated circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0787174B2 (en) * | 1986-08-29 | 1995-09-20 | ソニー株式会社 | Pattern formation method |
| JP2003060039A (en) * | 2001-08-16 | 2003-02-28 | Mitsubishi Electric Corp | Layout verification method, its program and layout verification equipment |
| JP4488727B2 (en) * | 2003-12-17 | 2010-06-23 | 株式会社東芝 | Design layout creation method, design layout creation system, mask manufacturing method, semiconductor device manufacturing method, and design layout creation program |
| JP2005276852A (en) * | 2004-03-22 | 2005-10-06 | Nec Electronics Corp | Forming method of fine hole pattern |
| US7349066B2 (en) * | 2005-05-05 | 2008-03-25 | Asml Masktools B.V. | Apparatus, method and computer program product for performing a model based optical proximity correction factoring neighbor influence |
| JP2007292983A (en) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | Verifying device of semiconductor layout pattern and mask pattern generating device |
| JP5220317B2 (en) * | 2007-01-11 | 2013-06-26 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
-
2007
- 2007-07-18 JP JP2007186870A patent/JP4952420B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009025450A (en) | 2009-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100673014B1 (en) | Method of fabricating photomask | |
| JP4628832B2 (en) | Defect inspection method for photomask database pattern | |
| US10755016B2 (en) | Hot spot and process window monitoring | |
| TWI474205B (en) | Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method | |
| KR20170011554A (en) | MPC(Mask Process Correction) verification method, and method for fabricating mask comprising the MPC verification method | |
| JP4345804B2 (en) | Mask pattern correction program and mask pattern correction system | |
| Pang et al. | Considering MEEF in inverse lithography technology (ILT) and source mask optimization (SMO) | |
| JP2011145564A (en) | Mask pattern generating method, method of manufacturing semiconductor device, and mask pattern generation program | |
| US6350977B2 (en) | Pattern distortion detecting method and apparatus and recording medium for pattern distortion detection | |
| US8127257B2 (en) | Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask | |
| JP2010026420A (en) | Method for creating pattern | |
| JP4952420B2 (en) | Method for verifying design pattern of photomask for multiple exposure technology | |
| CN110187600B (en) | Method for adding SRAF (sequence related analysis) according to rules | |
| JP2004038046A (en) | Apparatus and method for verifying correction mask pattern | |
| JP5050618B2 (en) | Pattern data creation method for photomask for multiple exposure technology | |
| De Bisschop | Optical proximity correction: a cross road of data flows | |
| JP4909729B2 (en) | Inspection data creation method and inspection method | |
| KR20100025822A (en) | Method for decomposing mask layout and optical proximity correction using the same | |
| JP2005017551A (en) | Method for verifying proximity effect correction and verification apparatus therefor | |
| JP2005250360A (en) | Verification apparatus and verification method for mask pattern | |
| Van Den Broeke et al. | Complex two-dimensional pattern lithography using chromeless phase lithography | |
| Pierrat et al. | Full phase-shifting methodology for 65-nm node lithography | |
| JP3967327B2 (en) | Mask defect inspection method | |
| CN109188857A (en) | The method for splitting and split system of domain | |
| KR20100001136A (en) | Method for verifing of optical proximity correction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4952420 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |