JP4952089B2 - Solid-state image sensor - Google Patents
Solid-state image sensor Download PDFInfo
- Publication number
- JP4952089B2 JP4952089B2 JP2006174743A JP2006174743A JP4952089B2 JP 4952089 B2 JP4952089 B2 JP 4952089B2 JP 2006174743 A JP2006174743 A JP 2006174743A JP 2006174743 A JP2006174743 A JP 2006174743A JP 4952089 B2 JP4952089 B2 JP 4952089B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- passivation film
- light
- solid
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002161 passivation Methods 0.000 claims description 83
- 238000003384 imaging method Methods 0.000 claims description 29
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 13
- 239000003989 dielectric material Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は固体撮像素子に係り、特に、素子受光部以外の光電荷保持手段への余分な光侵入を抑制するように構成された固体撮像素子に関する。 The present invention relates to a solid-state imaging device, and more particularly to a solid-state imaging device configured to suppress excessive light intrusion into a photoelectric charge holding unit other than an element light receiving unit.
従来の固体撮像素子には、大きく分けてCCD(Charge Coupled Device:電荷結合素子)方式とCMOS(Complementary MOS)方式の2つがある。両者の違いは、光を電荷に変換するフォトダイオードではなく、フォトダイオードの電荷の情報を各受光素子の外に如何に伝えるかというところにある。すなわち、CCD方式は、フォトダイオードに発生した電荷を電荷結合素子(CCD)により直接に外部へ転送する。一方、CMOS方式は、フォトダイオードに発生した電荷による電位の情報を、各フォトダイオードに対応して設けられたアンプを通して画素回路の外部に出力する。 Conventional solid-state imaging devices are roughly classified into two types, a CCD (Charge Coupled Device) type and a CMOS (Complementary MOS) type. The difference between them is not how to convert light into electric charge, but how to transmit information on the electric charge of the photodiode to the outside of each light receiving element. That is, in the CCD system, the charge generated in the photodiode is directly transferred to the outside by a charge coupled device (CCD). On the other hand, in the CMOS method, potential information due to charges generated in the photodiodes is output to the outside of the pixel circuit through an amplifier provided corresponding to each photodiode.
製造プロセスに関しては、CCD方式は特殊プロセスで製造することが必要で、専用ラインが必要となる。これに対し、CMOS方式は、通常のCMOS−LSI(Large Scale Integrated circuit:大規模集積回路)プロセスと殆ど同じプロセスで製造できるので、CMOS−LSI用のラインをそのまま使え、また、エリアセンサと他のCMOS回路を混在できるというメリットがある。更に、電源の数はCCD方式では、電荷転送を実行するために複数の電源が必要になるが、CMOS方式は単一電源でよく、CCD方式よりも電圧が低い。従って、消費電力は、CMOS方式の方がCCD方式よりも少ないというメリットがある。 Regarding the manufacturing process, the CCD system needs to be manufactured by a special process, and a dedicated line is required. On the other hand, the CMOS method can be manufactured by almost the same process as a normal CMOS-LSI (Large Scale Integrated circuit) process, so the CMOS-LSI line can be used as it is, and the area sensor and others can be used. There is an advantage that CMOS circuits can be mixed. Further, in the CCD system, a plurality of power supplies are required to execute charge transfer in the CCD system, but the CMOS system may be a single power supply and has a lower voltage than the CCD system. Therefore, there is an advantage that the power consumption of the CMOS method is less than that of the CCD method.
このような特長があるCMOS方式の固体撮像素子(CMOSイメージセンサ)は、フォトダイオードで光電変換して得られた電荷を画素内で電圧信号、あるいは電流信号などの電気信号に変換し、その電気信号を画素内に備えた増幅用トランジスタで増幅してから画素外へ出力する。CMOSイメージセンサの多くは、画素内に3個以上のトランジスタを備えていることが多い。その結果、CMOSイメージセンサは、これらのトランジスタに多くの面積をとられることから、CCDに比べて微細化に不利であるといわれている。 A CMOS solid-state imaging device (CMOS image sensor) having such features converts electric charges obtained by photoelectric conversion with a photodiode into an electric signal such as a voltage signal or a current signal in a pixel, and the electric The signal is amplified by an amplifying transistor provided in the pixel and then output to the outside of the pixel. Many CMOS image sensors often include three or more transistors in a pixel. As a result, the CMOS image sensor is said to be disadvantageous for miniaturization as compared with the CCD, because these transistors can take a large area.
そこで、画素内にトランジスタを1、2個だけ持つタイプのイメージセンサの開発も、従来行われてきた。このタイプのイメージセンサのトランジスタは、リング状のゲート電極を持つことが特徴である。この各画素内のリング状のゲート電極を持つトランジスタのリングの中心部の拡散は、通常トランジスタのソースとして機能するが、ゲート電極によりその他の拡散から分離されるため、構成をシンプルにすることが可能である。このリング状のゲート電極を持つトランジスタは増幅用MOS型電界効果トランジスタ(FET)であり、このタイプのイメージセンサは、各画素内に増幅用MOSFETを持つという意味で、CMOSイメージセンサの一種といえる。 Therefore, development of an image sensor having only one or two transistors in a pixel has been conventionally performed. A transistor of this type of image sensor is characterized by having a ring-shaped gate electrode. The diffusion at the center of the ring of a transistor having a ring-shaped gate electrode in each pixel normally functions as the source of the transistor, but is separated from other diffusions by the gate electrode, so that the configuration can be simplified. Is possible. The transistor having the ring-shaped gate electrode is an amplifying MOS field effect transistor (FET), and this type of image sensor is a kind of CMOS image sensor in the sense that each pixel has an amplifying MOSFET. .
このリング状ゲート電極を持つ固体撮像素子として、ウェル領域を共有する受光ダイオードと絶縁ゲート型電界効果トランジスタとを備え、かつ、トランジスタのチャネル領域の下のウェル領域内のソース拡散領域の近くに高濃度埋込層(キャリアポケット)を備えた構造の固体撮像素子が従来提案されている(例えば、特許文献1参照)。 As a solid-state imaging device having this ring-shaped gate electrode, a light-receiving diode sharing an well region and an insulated gate field effect transistor are provided, and high in the vicinity of the source diffusion region in the well region under the channel region of the transistor. Conventionally, a solid-state imaging device having a structure including a concentration buried layer (carrier pocket) has been proposed (see, for example, Patent Document 1).
図6は上記特許文献1記載の固体撮像素子の一例の構造断面図を示す。同図において、p+基板11の表面にnウェル12を形成し、nウェル12中に埋め込みpウェル13を形成し、その埋め込みpウェル13上にリング状ゲート電極14を形成し、更にpウェル13の表面にn+型のドレイン拡散層15をリング状ゲート電極14の外周部を取り囲むように形成すると共に、リング状ゲート電極14の中心開口部に対応したpウェル13の表面位置にn+型のソース拡散層16を形成し、リング状MOSFETとする。
FIG. 6 is a structural cross-sectional view of an example of the solid-state imaging device described in
そのリング状MOSFETのドレイン拡散層15の下部にある埋め込みpウェル13を埋め込みフォトダイオードとする。そのうえでMOSFETの埋め込みpウェル13内で、かつ、ソース拡散層16の近傍に、p型不純物濃度を高めた高濃度埋込層であるp+領域(キャリアポケット)17を形成する。光は遮光膜21によりドレイン拡散層15に入射するようにされる。
The buried p-well 13 below the
このようにすると、埋め込みpウェル13内ではこのキャリアポケット17が最もポテンシャルが低くなるため、入射光によりドレイン拡散層15の下部の埋め込みフォトダイオードで発生したホールは、埋め込みpウェル13内を移動して、キャリアポケット17に集中する。その結果、ソース近傍の電位が上昇し、MOSFETのしきい値が下がるので、そのしきい値変化が信号となる。キャリアポケット17に集まったホールは、信号が読み出された後、ソース電極配線18とゲート電極配線19に高電圧をかけることにより、基板側に排出される。なお、ドレイン拡散層15にはドレイン電極配線20が接続される。
In this way, since the potential of the
上記の従来の固体撮像素子では、遮光膜21を採用してフォトダイオード以外の部分、すなわち、リング状ゲート電極14を持つMOSFETなどへの光の進入を防いでいるが、遮光膜21は通常、アルミニウムなどの金属材料で形成されるため、腐食防止の保護膜として図6に示すように、遮光膜21上にパッシベ−ション膜22を形成する必要がある。
In the above-described conventional solid-state imaging device, the
しかし、パッシベーション膜22はCVD(Chemical Vapor Deposition:化学気相成長)などの成膜方法にて形成されるため、遮光膜21の開口部での段差を完全になくすことはできず、図6に示すように、開口部エッジ付近のパッシベーション膜表面は曲面形となってしまう。パッシベーション膜22の表面が平面である部分に関しては問題ないが、曲面部分Aに到達した光はパッシベーション膜22の表面にて屈折され受光部には到達せず、リング状MOSFETなどのある方向へ侵入してしまい、所望とするフォトダイオードからの信号以外のノイズ発生や、極端な場合はMOSFETの動作異常などを引き起こす原因となっている。
However, since the
CMOSイメージセンサには他にも、一画素のトランジスタの数が3〜4個でフローティングディフュージョン(以下FD)を持つタイプがよく使われている。図7は従来の固体撮像素子の他の例の1画素当りの断面図を示す。同図において、pウェル23上にはゲート酸化膜24を介して転送ゲート25が形成されており、更にその転送ゲート25の外側のpウェル23内にフォトダイオード26及びn+ドレイン27が形成されている。
In addition, a type of CMOS image sensor that has a floating diffusion (hereinafter referred to as FD) with 3 to 4 transistors per pixel is often used. FIG. 7 is a cross-sectional view per pixel of another example of a conventional solid-state imaging device. In the figure, a
また、Pウェル23表面の、ドレイン27が設けられていない転送ゲート25に隣接する位置にn+型のFD28が形成されており、FD28にはリセットトランジスタQ1のドレインと増幅トランジスタQ3のゲートが持続され、選択トランジスタQ2のドレイン、ソースがリセットトランジスタQ1のソース、増幅トランジスタQ3のドレインに接続されている。すなわち、この固体撮像素子では1画素にトランジスタQ1〜Q3と転送ゲート25を有する転送トランジスタからなる計4個のトランジスタが設けられている。
An n + -
この固体撮像素子では、フォトダイオード26に溜められた電荷をリセットトランジスタQ1で予めリセットされたFD28に転送し、選択トランジスタQ2がオンになると、増幅トランジスタQ3を通してFD28の電位信号を画素外に出力する構成になっている。このときもFD28は電荷保持手段となっており、絶縁膜29上に形成された遮光膜21の開口部エッジ付近のパッシベーション膜22の曲面部分Aで屈折した光がFD28に入ると、ノイズや誤動作の原因になる。
In this solid-state imaging device, the electric charge stored in the
一方、CMOSセンサの画素ピッチは、年々微細化が進んでおり、図8に示すように、2001年では、5μm以上であったものが、2006年では、2μm程度にまで小さくなっている。従って、従来は問題にならなかったことが、画素ピッチの微細化が進むことにより新たな問題として発生してくる。 On the other hand, the pixel pitch of the CMOS sensor has been miniaturized year by year, and as shown in FIG. 8, the pixel pitch in 2001 was 5 μm or more, but in 2006 it was reduced to about 2 μm. Therefore, what has not been a problem in the past occurs as a new problem as the pixel pitch becomes finer.
画素ピッチの微細化は、半導体基板上の面内方向の寸法の縮小で実現されるが、面に垂直な方向の縮小は簡便にはできないという問題がある。これはCMOSセンサを構成するためには、少なくとも3層の配線層が必要であり、その厚みを確保しなければならないということに起因する。この配線層には、画素内に設置される各トランジスタに接続して信号転送や読み出し動作を行うために、一定の電流を通さなければならず、画素ピッチを縮小した場合でも一定の断面積を確保しなければならない。 The finer pixel pitch can be realized by reducing the dimension in the in-plane direction on the semiconductor substrate, but there is a problem that the reduction in the direction perpendicular to the surface cannot be simplified. This is because at least three wiring layers are required to construct a CMOS sensor, and the thickness thereof must be ensured. In order to perform signal transfer and read operation by connecting to each transistor installed in the pixel, this wiring layer must pass a constant current, and has a constant cross-sectional area even when the pixel pitch is reduced. Must be secured.
配線層は、一般に、Al(アルミニウム)またはCu(銅)により形成されるが、この材料の許容する電流密度を超えないように膜厚を確保する必要がある。各配線層の膜厚を確保した上で、これら配線層とその層間を形成すると配線層トータルの厚み(すなわち、素子高さ:図7にhで示す)は、少なくとも3μmが必要である。 The wiring layer is generally formed of Al (aluminum) or Cu (copper), but it is necessary to ensure the film thickness so as not to exceed the current density allowed by this material. When these wiring layers and their layers are formed after securing the thickness of each wiring layer, the total thickness of the wiring layers (that is, the element height: indicated by h in FIG. 7) needs to be at least 3 μm.
一方で、画素ピッチの縮小(微細化)に伴い、信号転送や読み出し動作を行うトランジスタのサイズや素子分離領域の幅も略比例して縮小するため、素子面内の寸法(図7にΔxで示す)と素子高さ(h)とのアスペクト比(h/Δx)が急激に大きくなるという問題が生じる。その様子を、図9を用いて説明する。 On the other hand, as the pixel pitch is reduced (miniaturized), the size of the transistor that performs signal transfer and reading operation and the width of the element isolation region are also reduced approximately proportionally. The aspect ratio (h / Δx) between the element height (h) and the element height (h) increases rapidly. This will be described with reference to FIG.
図9におけるアスペクト比は、h/Δxの値(図9中の○印)で示しており、素子面内の寸法Δxは、図7ではパッシベーション膜22が曲面となる部分の位置から隣接する画素のFD28までの距離であり、後述する図2ではΔx2とΔx1の和である。画素ピッチの微細化が進むにつれ、素子の高さ(h:図9中の■印)も同様に縮小されるが、前述したように、画素ピッチの微細化に伴う素子高さ(h)の縮小には限界があり、少なくとも3μmが必要であるため、図9中に○印で示すようにアスペクト比h/Δxの値が急激に増大している。
The aspect ratio in FIG. 9 is indicated by the value of h / Δx (circles in FIG. 9), and the dimension Δx in the element plane is the pixel adjacent from the position of the portion where the
アスペクト比h/Δxの値が増大した場合、図6、図7に示す従来の固体撮像素子におけるパッシベーション膜22の曲面部分Aで屈折した光は、容易にリング状MOSFETなどのある方向へ侵入してしまい、所望とするフォトダイオードからの信号以外のノイズ発生や、極端な場合はMOSFETの動作異常などを助長するという問題が発生する。上記のアスペクト比h/Δxの値が急激に増加する点における素子面内の寸法Δxは約0.6μmであり、この点を境にさらに画素ピッチの微細化が進んだ場合には特に甚大な問題となる。
When the value of the aspect ratio h / Δx increases, the light refracted at the curved surface portion A of the
本発明は、上記の点に鑑みなされたもので、入射する光のうち、フォトダイオード以外に入射する不要な光を減らすことで、動作異常を防止すると共にノイズを低減し得る固体撮像素子を提供することを目的とする。 The present invention has been made in view of the above points, and provides a solid-state imaging device capable of preventing abnormal operation and reducing noise by reducing unnecessary light other than a photodiode among incident light. The purpose is to do.
また、本発明の他の目的は、画素ピッチを微細化した場合に、特に発生し易いフォトダイオード以外に入射する不要な光を抑制することで、小型で、かつ、ノイズの少ない固体撮像素子を提供することにある。 Another object of the present invention is to reduce the size of the solid-state imaging device with a small amount of noise by suppressing unnecessary light that enters other than the photodiode that is particularly likely to occur when the pixel pitch is reduced. It is to provide.
本発明は上記の目的を達成するため、入射光を電荷に変換して蓄積する光電変換部と、光電変換部で発生した電荷を転送する転送手段と、転送手段で転送された電荷を保持する電荷保持手段と、電荷保持手段で保持された電荷量に応じた信号を出力する出力手段とを有する画素が、半導体基板上に複数配列されており、半導体基板の上方に設けられ、光電変換部に対応する位置に開口部を有する遮光膜と、遮光膜及び開口部を覆い、遮光膜の開口部に対応する位置に、端部が曲面形状の段差凹部が表面に設けられた第1の屈折率n2を有するパッシベ−ション膜と、パッシベーション膜の段差凹部を少なくとも充填し、第1の屈折率n2以下の第2の屈折率n1を有する誘電体膜と、を備え、
入射光は誘電体膜の表面に対して直交する方向から入射し、段差凹部の底面最端部と1隣接画素における電荷保持手段に接する半導体基板内の空乏層の最端部との間の面内水平方向における最短距離をΔxとし、半導体基板表面からパッシベーション膜の開口部における表面までの面内垂直方向の距離をhとしたとき、入射光のうち、パッシベーション膜の曲面形状の段差凹部を有する端部に入射した入射光が1隣接画素における空乏層及び電荷保持手段に入射しないように、次式
Δx2≧2{1−(n1/n2)}h2
(ただし、h/Δx≧5、かつ、0≦Δx≦0.6μm)
なる条件を満足する構成とされていることを特徴とする。
In order to achieve the above object, the present invention holds a photoelectric conversion unit that converts incident light into electric charge and stores it, a transfer unit that transfers the charge generated by the photoelectric conversion unit, and a charge transferred by the transfer unit A plurality of pixels having charge holding means and output means for outputting a signal corresponding to the amount of charge held by the charge holding means are arranged on the semiconductor substrate and provided above the semiconductor substrate. A light-shielding film having an opening at a position corresponding to, and a first refracting film that covers the light-shielding film and the opening , and has a stepped concave portion having a curved surface at the surface at a position corresponding to the opening of the light-shielding film It includes a passivation film, at least filling the stepped recess of the passivation film, a dielectric film having a second refractive index n 1 of the first refractive index n 2 or less, and - passivation with rate n 2
Incident light enters from a direction orthogonal to the surface of the dielectric film, and is a surface between the bottom end of the bottom of the stepped recess and the end of the depletion layer in the semiconductor substrate in contact with the charge holding means in one adjacent pixel. When the shortest distance in the inner horizontal direction is Δx and the distance in the in-plane vertical direction from the surface of the semiconductor substrate to the surface of the opening of the passivation film is h, the stepped concave portion of the curved shape of the passivation film is included in the incident light. The following equation Δx 2 ≧ 2 {1- (n 1 / n 2 )} h 2 so that incident light incident on the end does not enter the depletion layer and the charge holding means in one adjacent pixel.
(However, h / Δx ≧ 5 and 0 ≦ Δx ≦ 0.6 μm)
It is the structure which satisfy | fills these conditions.
この発明では、画素ピッチの微細化が進み、Δxが0.6μm以下になった場合に、h/Δxが5以上となり、隣接画素における電荷保持手段に到達する光が急激に増えるが、上記の不等式を満足する屈折率n1を持つ誘電体膜を採用することでノイズの発生や誤動作を回避することができる。 In this invention, when the pixel pitch is further miniaturized and Δx becomes 0.6 μm or less, h / Δx becomes 5 or more, and the light reaching the charge holding means in the adjacent pixel increases rapidly. By using a dielectric film having a refractive index n 1 that satisfies the inequality, noise generation and malfunction can be avoided.
遮光膜を被覆するパッシベーション膜は、遮光膜の開口部に対応した位置で段差凹部をもつため、素子表面に対して垂直方向に入射する光のうち、パッシベーション膜の段差凹部の曲面部分に入射した光は、屈折して隣接画集の信号変換部方向へ光路が曲げられる。そこで、この発明では、少なくともパッシベーション膜の段差凹部内に誘電体材料を充填して誘電体膜を形成すると共に、その誘電体材料の屈折率n1とパッシベーション膜の屈折率n2との間に、上記の不等式で表される関係を持たせることにより、誘電体膜とパッシベーション膜の段差凹部の曲面部分との界面で屈折する光の屈折角を隣接画素における電荷保持手段及び電荷保持手段に接する半導体基板内の空乏層に入射しないような値にする。 Since the passivation film covering the light shielding film has a step recess at a position corresponding to the opening of the light shielding film, the light incident in the direction perpendicular to the element surface is incident on the curved surface portion of the step recess of the passivation film. The light is refracted and the optical path is bent in the direction of the signal conversion unit of the adjacent image collection. Therefore, in the present invention, to form the dielectric film by filling a dielectric material into the step in the recess of at least the passivation film, between the refractive index n 2 of the refractive index n 1 and the passivation film of the dielectric material By providing the relationship expressed by the above inequality, the refraction angle of light refracted at the interface between the dielectric film and the curved surface portion of the stepped recess of the passivation film is in contact with the charge holding means and the charge holding means in the adjacent pixels. The value is set so as not to enter the depletion layer in the semiconductor substrate.
また、上記の目的を達成するため、本発明は、誘電体膜はパッシベーション膜の段差凹部内に充填され、該誘電体膜の高さがパッシベーション膜の高さと略同じで、パッシベーション膜の段差凹部を含むパッシベーション膜表面全体を平坦にしたことを特徴とする。 In order to achieve the above object, according to the present invention, the dielectric film is filled in the step recess of the passivation film, the height of the dielectric film is substantially the same as the height of the passivation film, and the step recess of the passivation film is The entire surface of the passivation film including the surface is flattened.
この発明では、誘電体膜はパッシベーション膜の段差凹部内にのみ充填されて形成されており、かつ、パッシベーション膜の表面の高さと誘電体膜の表面の高さとがほぼ一致するようにされているため、パッシベーション膜の段差凹部も、誘電体膜により他の位置のパッシベーション膜の表面と同じ高さとなり、素子表面全体が平坦になる。 In the present invention, the dielectric film is formed by being filled only in the step recesses of the passivation film, and the height of the surface of the passivation film and the height of the surface of the dielectric film are substantially matched. Therefore, the step recesses of the passivation film also have the same height as the surface of the passivation film at other positions due to the dielectric film, and the entire element surface becomes flat.
また、上記の目的を達成するため、本発明は、誘電体膜はパッシベーション膜全面を被覆形成し、表面が平坦であることを特徴とする。この発明では、パッシベーション膜全面を誘電体膜で覆うようにしたため、研磨レートが場所によらず均一にでき、表面段差が生じず平坦性を向上できる。 In order to achieve the above object, the present invention is characterized in that the dielectric film covers the entire surface of the passivation film and has a flat surface. In the present invention, since the entire surface of the passivation film is covered with the dielectric film, the polishing rate can be made uniform regardless of the location, and the flatness can be improved without causing a surface step.
本発明によれば、パッシベーション膜の遮光膜の開口部における段差凹部を少なくとも充填する誘電体膜の屈折率n1と、パッシベ−ション膜の屈折率をn2と、段差凹部の底面最端部と1隣接画素における電荷保持手段又は電荷保持手段に接する半導体基板内の空乏層の最端部との間の面内水平方向における最短距離Δxと、半導体基板表面からパッシベーション膜の開口部における表面までの面内垂直方向の距離hとの間に、所定の関係を持たせることにより、誘電体膜とパッシベーション膜の段差凹部の曲面部分との界面で屈折する光の屈折角を隣接画素における電荷保持手段及び電荷保持手段に接する半導体基板内の空乏層に入射しないようにしたため、遮光膜の開口部に対応して設けられている画素内の光電変換部以外に入射する不要な光を減らすことができ、これにより固体撮像素子の動作異常を防止できると共に、ノイズを低減することができる。 According to the present invention, the refractive index n 1 of the dielectric film that is at least filled with a stepped recess at the opening of the light shielding film of the passivation film, passivation - the refractive index of the passivation film and n 2, the bottom surface of the stepped recessed endmost And the shortest distance Δx in the in-plane horizontal direction between the charge holding means in one adjacent pixel or the end of the depletion layer in the semiconductor substrate in contact with the charge holding means, and from the surface of the semiconductor substrate to the surface of the opening of the passivation film By maintaining a predetermined relationship with the distance h in the in-plane vertical direction, the refraction angle of light refracted at the interface between the dielectric film and the curved surface portion of the stepped recess of the passivation film is held in the adjacent pixel. Since the light is not incident on the depletion layer in the semiconductor substrate in contact with the charge holding means and the charge holding means, the light is incident on other than the photoelectric conversion portion in the pixel provided corresponding to the opening of the light shielding film. Unnecessary light can be reduced, thereby preventing abnormal operation of the solid-state imaging device and reducing noise.
また、本発明によれば、画素ピッチの微細化が進むにつれて、アスペクト比(h/Δx)が急激に増加しても、素子の高さ(面内垂直方向の距離)hをあまり縮小させることなく、光電変換部以外に入射する不要な光を抑制することができ、これにより、小型で、かつ、ノイズの少ない固体撮像素子を提供することができる。 In addition, according to the present invention, as the pixel pitch becomes finer, even if the aspect ratio (h / Δx) increases rapidly, the height (distance in the in-plane direction) h of the element is significantly reduced. In addition, unnecessary light that enters the portion other than the photoelectric conversion portion can be suppressed, and thus a solid-state imaging device that is small in size and low in noise can be provided.
次に、本発明の各実施の形態について図面と共に説明する。
<第1の実施の形態>
図1(A)は本発明になる固体撮像素子の第1の実施の形態の上面図、同図(B)は同図(A)のX−X’線に沿う縦断面図を示す。本実施の形態の固体撮像素子は、p-型基板31上にp-型エピタキシャル層32を成長し、このエピタキシャル層32の表面にnウェル33がある。nウェル33上にはゲート酸化膜34を挟んで第1のゲート電極である平面形状がリング状のゲート電極35が形成されている。
Next, each embodiment of the present invention will be described with reference to the drawings.
<First Embodiment>
FIG. 1A is a top view of a first embodiment of a solid-state imaging device according to the present invention, and FIG. 1B is a longitudinal sectional view taken along line XX ′ of FIG. In the solid-state imaging device of the present embodiment, a p −
リング状ゲート電極35の中心開口部に対応したnウェル33の表面位置にはn+型のソース領域36が形成されており、そのソース領域36に隣接してソース近傍p型領域37が形成されている。ソース近傍p型領域37はリング状ゲート電極35の外周部には達していない。また、ソース領域36とソース近傍p型領域37の外側の離間した位置のnウェル33の表面には、n+型のドレイン領域38が形成されている。更に、図1(B)に示すように、リング状ゲート電極35の外側のドレイン領域38の下のnウェル33中には埋め込みのp-型領域39がある。この埋め込みのp-型領域39とドレイン領域38は、図1(A)に示す埋め込みフォトダイオード40を構成している。
An n + -
リング状ゲート電極35、ソース領域36、転送ゲート電極41には、それぞれメタル配線43、44、45が接続されている(なお、ドレイン領域38にも電極配線が接続されているが図示せず)。また、ゲート酸化膜34上のリング状ゲート電極35、転送ゲート電極41及びメタル配線43〜45にて生じる段差を覆うように、第1の誘電体材料による絶縁膜46が被覆されている。更に、その絶縁膜46の表面は平坦化されて遮光膜47が形成され、その遮光膜47の埋め込みフォトダイオード40に対応した位置には開口部47aが穿設され、フォトダイオード40へ光を導入すると共に、フォトダイオード40以外の部分、すなわち、リング状MOSFETや転送ゲートMOSFETへの光の進入を防いでいる。この遮光膜47は金属、あるいは有機膜等で形成される。
更に、遮光膜47は通常アルミニウムなどの金属材料で形成されるため、腐食防止の保護膜としてパッシベーション膜48で素子上部全体を覆うように構成されている。パッシベーション膜48としては、プラズマCVD膜で、SiO2.SiOx,SiON,SiNなどが使用される。更に、パッシベーション膜48はその表面が遮光膜47の開口部47aに対応した位置で段差を持ち、その段差凹部には、その段差凹部を埋めるようにパッシベーション膜48とは同じかまたは異なる材質の第2の誘電体材料が充填されてなる誘電体膜49が形成されている。
Further, since the
誘電体膜49は、SOG(Spin On Glass)系の材料の塗布及び、CMP(Chemical Mechanical Polishing)工程により形成される。あるいは、CVDとCMPの組み合わせでも形成可能である。そして、その組成比で屈折率が調整されるものがある。誘電体膜49の表面高さはパッシベーション膜48の表面高さと略一致し、それぞれ表面は平滑で、反射防止膜やマイクロレンズなどの光学機能膜を施すことも可能である。
The
上記のような構成が1画素分の構造となるが、これを周期的に平面内に整列させることによりイメージセンサを構成している。なお、図1の右側には隣接する画素の構成要素の一部も図示されている。この図1の構造の固体撮像素子は、リング状ゲート電極35を持つトランジスタが、増幅用MOS型電界効果トランジスタ(FET)であり、各画素内に増幅用MOSFETを持つという意味で、CMOSセンサ(CMOSイメージセンサ)の一種といえる。
The above configuration is a structure for one pixel, and an image sensor is configured by periodically aligning them in a plane. Note that some of the components of adjacent pixels are also shown on the right side of FIG. The solid-state imaging device having the structure shown in FIG. 1 has a CMOS sensor (meaning that a transistor having a ring-shaped
次に、このCMOSイメージセンサの動作について説明する。まず、光は誘電体膜49、パッシベーション膜48、遮光膜47の開口部47a、絶縁膜46を透過して埋め込みフォトダイオード40に入射し、ここで光電効果により電子ホール対が発生し、フォトダイオード40のp-型領域39にホール(電荷)が蓄積される。その後、全画素で電荷が一斉にフォトダイオード40からリング状MOSFETのバックゲート(ソース近傍p型領域37)へ転送される。これは転送ゲート電極41の電位を制御し、転送ゲートMOSFETがオン状態になることで行われる。ここで、上記の転送ゲートMOSFETは、図1(B)では転送ゲート電極41直下のnウェル33をゲート領域、フォトダイオード40の埋め込みのp−型領域39をソース領域、ソース近傍p型領域37をドレインとするPチャネルMOSFETであり、電荷転送手段を構成する。
Next, the operation of this CMOS image sensor will be described. First, light passes through the
このとき、リング状ゲート電極35直下のソース近傍p型領域37をゲート領域とし、n+型のソース領域36及びn+型のドレイン領域38を有するNチャネルMOSFETであるリング状ゲートMOSFETは、リング状ゲート電極35の電位がローレベルとされてオフのままであり、電流が流れないようにしている。
At this time, the ring-shaped
ホール電荷転送後、転送ゲートMOSFETをオフ状態にすることにより、フォトダイオード40では再びホール電荷の蓄積が始まり、これは次の転送まで続く。ソース近傍p型領域37に溜まったホールは、当画素の読み出しのタイミングが来るまで保持される。読み出しのタイミングでリング状ゲート電極35の電圧が上がり、リング状ゲートMOSFETがオン状態になると、ソース近傍p型領域37に溜まったホールにより、リング状ゲートMOSFETのしきい値電圧が変化し、このしきい値電圧の変化を、ソース電位の変化としてソース電極配線44を介して読み出す。すなわち、リング状ゲートMOSFETは光信号出力トランジスタとして動作する。
After the hole charge transfer, the transfer gate MOSFET is turned off to start accumulation of hole charge again in the
この後、リング状ゲート電極35及びn+型のソース領域36に高い電圧を印加すると、ソース近傍p型領域37のポテンシャルが持ち上げられ、nウェル33のバリアを越えて、ホールがp型エピタキシャル層32へ排出される。あるいは別の排出方法では、リング状MOSFETをオン状態とすることで、ドレインから電流が供給されソース電位が上昇し、ソース近傍p型領域37のポテンシャルが持ち上げられ、nウェル33のバリアを越えてホールがp型エピタキシャル層32へ排出される。
Thereafter, when a high voltage is applied to the ring-shaped
このCMOSイメージセンサの特徴は、各画素のリング状ゲート電極35の中心開口部に対応して設けられたソース領域36の近傍にソース近傍p型領域37を設け、そのソース近傍p型領域37に転送ゲートMOSFETにより、フォトダイオード40に蓄えた電荷を全画素一斉に転送してグローバルシャッターを実現することにある。
The feature of this CMOS image sensor is that a source vicinity p-
次に、図2の断面図と共に図1に示した本発明の第1の実施の形態の要部の構造について更に詳細に説明する。図2中、図1(B)と同一構成部分には同一符号を付してある。図2において、右半分に示される領域は隣接画素における信号変換部53で、リング状ゲート電極35、n+型のソース領域36、ソース近傍p型領域37により構成されている。ソース領域36、ソース近傍p型領域37と離れたnウェル33の表面にはn+型のドレイン領域38があり、隣接する画素同士をチャネル分離する分離領域52を形成している。
Next, the structure of the main part of the first embodiment of the present invention shown in FIG. 1 together with the sectional view of FIG. 2 will be described in more detail. In FIG. 2, the same components as those in FIG. 1B are denoted by the same reference numerals. In FIG. 2, the region shown in the right half is a
ここで、フォトダイオード部51の埋め込みのp-型領域39の端位置から隣接する画素の信号変換部53のnウェル33内の空乏層50の最端部との間の面内水平方向における距離Δx2は、隣接画素の回路を分離するために必要な距離で(分離領域52)、最新の技術を用いて最小で約0.3μmに設計されている。
Here, the distance in the in-plane horizontal direction from the end position of the p − -
また、遮光膜47の開口部47aの端位置はフォトダイオード部51のp-型領域39の端位置と平面方向で略一致している。また、フォトダイオード部51の表面であるn+型ドレイン領域38の表面から遮光膜47の開口部47aに設けられたパッシベーション膜48の段差凹部の表面までの距離(素子高さ)をhとしてある。本実施の形態のCMOSイメージセンサは半導体プロセスによる3層または4層の電極配線構造をとっているため、hは約3μmとなる。また、パッシベーション膜48の屈折率はn2としてある。また、遮光膜47の開口部47aにおけるパッシベーション膜48の段差凹部の底面最端部と、フォトダイオード部51の埋め込みのp-型領域39の端位置に対応した遮光膜47の開口部47aの端位置との面内水平方向における距離をΔx1としてある。通常、Δx1はパッシベーション膜厚と略一致し、0.8μm程度の値である。更に、パッシベーション膜48の段差凹部に充填されている誘電体膜49の屈折率はn1である。
Further, the end position of the opening 47 a of the
かかる構造の第1の実施の形態において、素子に入射する光hν1及びhν2のうち、光hν2は誘電体膜49、パッシベーション膜48の平坦部分、絶縁膜46、ゲート酸化膜34をそれぞれ透過してフォトダイオード40を構成するドレイン領域38及び埋め込みのp-型領域39に直進して入射する。一方、光hν1はパッシベーション膜48と誘電体膜49との界面(点A)で屈折し、隣接画素の信号変換部53方向へ曲げられる。ここで、点Aはパッシベーション膜48と誘電体膜49との界面の曲面部分のある一点を代表する点であるが、最も屈折の程度が大きくなるパッシベーション膜48の凹み部分の底部端(点B)に近接する点を想定している。
In the first embodiment having such a structure, out of the light hν 1 and hν 2 incident on the element, the light hν 2 passes through the
光hν1が点Aで屈折する角度は、スネルの法則(n1・sinθ1=n2・sinθ2:θ1、θ2は光入射面の法線と入射光及び出射光とのなす角度、図示せず)により決定され、Δθ=θ1−θ2と表される。屈折した光hν1はΔθで決められる角度によっては、分離領域52を越えて隣接画素へ到達してしまう。この場合、図2に示すように、隣接画素のリング状MOSFETの空乏層50に光が入射すると、空乏層50は光電荷を保持しているソース近傍p型領域37に接しており、ソース近傍p型領域37の方がポテンシャルが低いため、発生した電荷のうちホールはソース近傍p型領域37に達し、ノイズの発生や誤動作の原因となってしまう。
The angle at which the light hν 1 is refracted at the point A is Snell's law (n 1 · sin θ 1 = n 2 · sin θ 2 : θ 1 , θ 2 is the angle formed by the normal of the light incident surface and the incident light and outgoing light. , Not shown) and expressed as Δθ = θ 1 −θ 2 . Depending on the angle determined by Δθ, the refracted light hν 1 reaches the adjacent pixel beyond the
しかし、屈折率n1を有する誘電体膜49を用いる場合でも以下のようにすることで、この問題を解決することができる。以下にその方法について詳述する。図2においてn1=n2−Δnとし、Δθのゲート酸化膜34の下面平面内の正接(tangent)をΔtとする。このとき、スネルの法則から次式が成立する。
However, even when the
Δt2=2{1−(n1/n2)}h2 ・・・ (式3)
ここで、隣接画素の信号変換部53に光hν1が到達しないための条件は、遮光膜47の開口部47aに設けられたパッシベーション膜48の段差凹部底面最端部と隣接画素における電荷保持手段(ソース近傍p型領域37)又は電荷保持手段に接する空乏層50の最端部との間の面内水平方向における最短距離をΔx(=Δx1+Δx2)としてΔt≦Δxと表すことができるから、(式3)から
Δx2>2{1−(n1/n2)}h2 ・・・ (式4)
なる関係が、隣接画素の信号変換部53に光hν1が到達しないための条件となる。
Δt 2 = 2 {1- (n 1 / n 2 )} h 2 (Formula 3)
Here, the condition for preventing the light hν 1 from reaching the
This is a condition for preventing the light hν 1 from reaching the
ここで説明した内容は、画素ピッチの微細化が進み、Δxが0.6μm以下になった場合に特に効果を発揮する。なお、当然のことながらΔx≧0である。このときは、h/Δxが5以上となり、信号変換部53に到達する光hν1が急激に増えるが、上記の(式4)を満足するΔxにて信号変換部53を配置することでノイズの発生や誤動作を回避することができる。
The contents described here are particularly effective when the pixel pitch is further miniaturized and Δx becomes 0.6 μm or less. Of course, Δx ≧ 0. At this time, h / Δx becomes 5 or more, and the light hν 1 reaching the
この第1の実施の形態の場合、n1=1.421、n2=1.45、h=3μmであるため、(式4)の不等式にこれらの値を代入すると、Δxは0.6μmとなり、(式4)の条件を満足する。これにより、第1の実施の形態では分離領域52を越えて隣接画素の信号変換部53に到達する光hν1を抑制することが可能となる。
In the case of the first embodiment, since n 1 = 1.421, n 2 = 1.45, and h = 3 μm, if these values are substituted into the inequality of (Expression 4), Δx is 0.6 μm. Thus, the condition of (Expression 4) is satisfied. Thereby, in the first embodiment, it is possible to suppress the light hν 1 that reaches the
その他、誘電体膜49の屈折率n1と、パッシベーション膜48の屈折率n2と、n+型ドレイン領域38の表面から遮光膜47の開口部47aに設けられたパッシベーション膜48の段差凹部の表面までの距離(素子高さ)hと、遮光膜47の開口部47aに設けられたパッシベーション膜48の段差凹部底面最端部と隣接画素における電荷保持手段(ソース近傍p型領域37)又は電荷保持手段に接する空乏層50の最端部との間の面内水平方向における最短距離Δxは、例えば、次の値をとる。
In addition, the refractive index n 1 of the
n1 n2 h Δx
1.421 1.450 3 0.60
1.440 1.450 5 0.60
1.430 1.450 3 0.50
1.434 1.450 3 0.45
1.437 1.450 3 0.40
なお、ここでは一例として具体的な屈折率n1の誘電体膜49と、屈折率n2のパッシベーション膜48を挙げたが、本発明は寸法及び材料を限定するものではなく、あくまで(式4)を満たすh及びΔxの値にて構造を配置することが最大の特徴である。
n 1 n 2 h Δx
1.421 1.450 3 0.60
1.440 1.450 5 0.60
1.430 1.450 3 0.50
1.434 1.450 3 0.45
1.437 1.450 3 0.40
Here, a
図3は上記した本発明になる固体撮像素子の第1の実施の形態を、フローティングディフュージョンを持つタイプのCMOSイメージセンサに適用した場合の1画素当りの構造断面図を示す。同図中、図2及び図7と同一構成部分には同一符号を付し、その説明を省略する。図3に示すCMOSイメージセンサは、1画素にトランジスタQ1〜Q3と転送ゲート25を有する転送トランジスタからなる計4個のトランジスタが設けられており、フォトダイオード26に溜められた電荷をリセットトランジスタQ1で予めリセットされたFD28に転送し、選択トランジスタQ2がオンになると、増幅トランジスタQ3を通してFD28の電位信号を画素外に出力する構成になっている。
FIG. 3 is a sectional view of the structure per pixel when the above-described first embodiment of the solid-state imaging device according to the present invention is applied to a CMOS image sensor having a floating diffusion. In the figure, the same components as those in FIGS. 2 and 7 are denoted by the same reference numerals, and the description thereof is omitted. The CMOS image sensor shown in FIG. 3 is provided with a total of four transistors each consisting of a transfer transistor having transistors Q1 to Q3 and a
このタイプのCMOSイメージセンサにおいて、誘電体膜49の屈折率n1と、パッシベーション膜48の屈折率n2と、n+型ドレイン領域27の表面からパッシベーション膜48の段差凹部の表面までの距離(素子高さ)hと、遮光膜47の開口部47aにおけるパッシベーション膜48の段差凹部の底面最端部と、隣接する画素のFD28に接する空乏層54の最端部との間の面内水平方向における距離Δxとを前記(式4)を満足するように選定することで、遮光膜47の開口部エッジ付近のパッシベーション膜48の曲面部分Aで屈折した光は、電荷保持手段となっているFD28とそれに接する空乏層54に到達することなく抑制することが可能となる。
<第2の実施の形態>
次に、本発明になる固体撮像素子の第2の実施の形態について図面と共に説明する。図4は本発明になる固体撮像素子の第2の実施の形態の要部の断面図を示す。同図中、図2と同一構成部分には同一符号を付し、その説明を省略する。図1及び図2に示した第1の実施の形態では、遮光膜47の開口部47aにおいて表面が段差を持つパッシベーション膜48の段差凹部を埋めるように誘電体材料が充填され、表面高さがパッシベーション膜48の表面高さと略一致するようにされている誘電体膜49が形成されているのに対し、図4に示す第2の実施の形態は、誘電体膜55がパッシベーション膜48の表面全体を被覆するように形成されている点に特徴がある。なお、誘電体膜55を除き、他の構成部分は図1(A)、(B)と同様である。
In this type of CMOS image sensor, the refractive index n 1 of the
<Second Embodiment>
Next, a second embodiment of the solid-state imaging device according to the present invention will be described with reference to the drawings. FIG. 4 shows a cross-sectional view of the main part of the second embodiment of the solid-state imaging device according to the present invention. In the figure, the same components as those in FIG. In the first embodiment shown in FIGS. 1 and 2, the dielectric material is filled so as to fill the stepped recesses of the
図4において、誘電体膜55は、屈折率n2のパッシベーション膜48とは同じか又は異なる材質の屈折率n1の誘電体材料であり、SOG材料の塗布及び、CMP工程により形成される。あるいは、CVDとCMPの組み合わせでも形成可能である。誘電体膜55の表面は平滑で、反射防止膜やマイクロレンズなどの光学機能膜を施すことも可能である。なお、誘電体膜55は条件を満たす複数の材料の膜が層状に重なっていてもよい。
In FIG. 4, a
この実施の形態では、誘電体膜55の平面に対して垂直方向に入射した光hν1及びhν2は誘電体膜55の内部を直進し、そのうち光hν1は第1の実施の形態と同様に、パッシベーション膜48と誘電体膜55との界面(点A)で屈折して曲げられる。従って、本実施の形態も隣接画素の信号変換部53に到達しないために、誘電体膜55の屈折率n1と、パッシベーション膜48の屈折率n2と、n+型ドレイン領域38の表面から遮光膜47の開口部47aに設けられたパッシベーション膜48の段差凹部の表面までの距離(素子高さ)hと、遮光膜47の開口部47aに設けられたパッシベーション膜48の段差凹部底面最端部(B点)と隣接画素における電荷保持手段(ソース近傍p型領域37)又は電荷保持手段に接する空乏層50の最端部との間の面内水平方向における最短距離Δxとが、前記(式4)で表される不等式を満足するように設定される。
In this embodiment, the light hν 1 and hν 2 incident in the direction perpendicular to the plane of the
ここで説明した内容は、画素ピッチの微細化が進み、Δxが0.6μm以下になった場合に特に効果を発揮する。このときは、h/Δxが5以上となり、図4の信号変換部53に到達する光hν1が急激に増えるが、上記の(式4)を満足するΔxにて信号変換部53を配置することでノイズの発生や誤動作を回避することが可能となる。
The contents described here are particularly effective when the pixel pitch is further miniaturized and Δx becomes 0.6 μm or less. At this time, h / Δx becomes 5 or more, and the light hν 1 reaching the
従って、この第2の実施の形態も、上記した第1の実施の形態と同様に、n1=1.421、n2=1.45、h=3μmであるため、(式4)の不等式にこれらの値を代入すると、Δxは0.6μmとなり、(式4)の条件を満足するので、分離領域52を越えて隣接画素の信号変換部53に到達する光hν1を抑制することが可能となる。
Accordingly, in the second embodiment, n 1 = 1.421, n 2 = 1.45, and h = 3 μm, as in the first embodiment described above, so that the inequality of (Expression 4) If these values are substituted into Δx, Δx becomes 0.6 μm, which satisfies the condition of (Equation 4), so that the light hν 1 that reaches the
その他、誘電体膜55の屈折率n1と、パッシベーション膜48の屈折率n2と、素子高さhと、遮光膜47の開口部47aにおけるパッシベーション膜48の段差凹部の底面最端部と、隣接する画素の信号変換部53のnウェル33内の空乏層50の最端部との間の面内水平方向における距離Δxは、例えば、次の値をとる。
Other, the refractive index n 1 of the
n1 n2 h Δx
1.421 1.450 3 0.60
1.440 1.450 5 0.60
1.430 1.450 3 0.50
1.434 1.450 3 0.45
1.437 1.450 3 0.40
また、本実施の形態では、素子の表面に露出する材料が、誘電体膜55の誘電体材料で単一であるため、CMP研磨レートが場所によらず均一で表面段差が生じない。従って、表面の平坦性が向上し、ノイズの原因となる表面での光散乱を抑制できるという本実施の形態特有の効果がある。
n 1 n 2 h Δx
1.421 1.450 3 0.60
1.440 1.450 5 0.60
1.430 1.450 3 0.50
1.434 1.450 3 0.45
1.437 1.450 3 0.40
In this embodiment, since the material exposed on the surface of the element is a single dielectric material of the
なお、本実施の形態も図7に示したCMOSイメージセンサに適用することができる。図5は上記した本発明になる固体撮像素子の第2の実施の形態を、図7に示したフローティングディフュージョンを持つタイプのCMOSイメージセンサに適用した場合の1画素当りの構造断面図を示す。同図中、図4及び図7と同一構成部分には同一符号を付し、その説明を省略する。図5に示すCMOSイメージセンサにおいて、誘電体膜55の屈折率n1と、パッシベーション膜48の屈折率n2と、n+型ドレイン領域27の表面からパッシベーション膜48の段差凹部の表面までの距離(素子高さ)hと、遮光膜47の開口部47aにおけるパッシベーション膜48の段差凹部の底面最端部と、隣接する画素のFD28に接する空乏層54の最端部との間の面内水平方向における距離Δxとを前記(式4)を満足するように選定することで、遮光膜47の開口部エッジ付近のパッシベーション膜48の曲面部分Aで屈折した光は、電荷保持手段となっているFD28とそれに接する空乏層54に到達することなく抑制することが可能となる。
Note that this embodiment can also be applied to the CMOS image sensor shown in FIG. FIG. 5 shows a sectional view of the structure per pixel when the above-described second embodiment of the solid-state imaging device according to the present invention is applied to the CMOS image sensor of the type having the floating diffusion shown in FIG. In the figure, the same components as those in FIGS. 4 and 7 are denoted by the same reference numerals, and the description thereof is omitted. In the CMOS image sensor shown in FIG. 5, the refractive index n 1 of the
また、本実施の形態も(式4)の条件を満足すればよく、誘電体膜55の誘電体材料やパッシベーション膜48の材料は上記の例に限定されるものではない。
Also, the present embodiment only needs to satisfy the condition of (Equation 4), and the dielectric material of the
32 p-型エピタキシャル層
33 nウェル
35 リング状ゲート電極
36 n+型ソース領域
37 ソース近傍p型領域
38 n+型ドレイン領域
39 埋め込みのp-型領域
40 フォトダイオード
41 転送ゲート電極
47 遮光膜
47a 遮光膜の開口部
48 パッシベーション膜
49、55 誘電体膜
51 フォトダイオード部
52 分離領域
53 信号変換部
32 p − type epitaxial layer 33 n well 35 ring-shaped gate electrode 36 n +
Claims (3)
前記半導体基板の上方に設けられ、前記光電変換部に対応する位置に開口部を有する遮光膜と、
前記遮光膜及び開口部を覆い、前記遮光膜の開口部に対応する位置に、端部が曲面形状の段差凹部が表面に設けられた第1の屈折率n2を有するパッシベ−ション膜と、
前記パッシベーション膜の前記段差凹部を少なくとも充填し、前記第1の屈折率n2以下の第2の屈折率n1を有する誘電体膜と、
を備え、
前記入射光は前記誘電体膜の表面に対して直交する方向から入射し、
前記段差凹部の底面最端部と1隣接画素における前記電荷保持手段に接する前記半導体基板内の空乏層の最端部との間の面内水平方向における最短距離をΔxとし、前記半導体基板表面から前記パッシベーション膜の前記開口部における表面までの面内垂直方向の距離をhとしたとき、
前記入射光のうち、前記パッシベーション膜の前記曲面形状の段差凹部を有する端部に入射した入射光が前記1隣接画素における空乏層及び前記電荷保持手段に入射しないように、次式
Δx2≧2{1−(n1/n2)}h2
(ただし、h/Δx≧5、かつ、0≦Δx≦0.6μm)
なる条件を満足する構成とされていることを特徴とする固体撮像素子。 A photoelectric conversion unit that converts incident light into charges and accumulates it, a transfer unit that transfers charges generated by the photoelectric conversion unit, a charge holding unit that holds charges transferred by the transfer unit, and the charge holding unit A plurality of pixels having output means for outputting a signal corresponding to the amount of charge held in the semiconductor substrate,
A light-shielding film provided above the semiconductor substrate and having an opening at a position corresponding to the photoelectric conversion unit;
Covering the light shielding film and the opening, in a position corresponding to the opening of the light shielding film, passivation has a first refractive index n 2 of stepped recessed curved shape end portion is provided on the surface - and passivation film,
A dielectric film that fills at least the stepped recesses of the passivation film and has a second refractive index n 1 equal to or lower than the first refractive index n 2 ;
With
The incident light is incident from a direction orthogonal to the surface of the dielectric film,
The shortest distance in the in-plane horizontal direction between the bottom end of the bottom of the step recess and the end of the depletion layer in the semiconductor substrate that is in contact with the charge holding means in one adjacent pixel is Δx, and from the surface of the semiconductor substrate When the distance in the in-plane vertical direction to the surface of the opening of the passivation film is h,
Of the incident light, the following equation Δx 2 ≧ 2 is set so that incident light that has entered the end portion of the passivation film having the curved stepped concave portion does not enter the depletion layer and the charge holding means in the one adjacent pixel. {1- (n 1 / n 2 )} h 2
(However, h / Δx ≧ 5 and 0 ≦ Δx ≦ 0.6 μm)
A solid-state imaging device characterized by satisfying the following conditions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006174743A JP4952089B2 (en) | 2005-07-06 | 2006-06-26 | Solid-state image sensor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005197438 | 2005-07-06 | ||
JP2005197438 | 2005-07-06 | ||
JP2006174743A JP4952089B2 (en) | 2005-07-06 | 2006-06-26 | Solid-state image sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007043108A JP2007043108A (en) | 2007-02-15 |
JP4952089B2 true JP4952089B2 (en) | 2012-06-13 |
Family
ID=37800755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006174743A Active JP4952089B2 (en) | 2005-07-06 | 2006-06-26 | Solid-state image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4952089B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI652837B (en) * | 2017-12-15 | 2019-03-01 | 友達光電股份有限公司 | Sensing device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2755176B2 (en) * | 1994-06-30 | 1998-05-20 | 日本電気株式会社 | Solid-state imaging device |
JP3319419B2 (en) * | 1999-02-24 | 2002-09-03 | 日本電気株式会社 | Solid-state imaging device |
JP3824469B2 (en) * | 2000-04-03 | 2006-09-20 | シャープ株式会社 | Solid-state imaging device and manufacturing method thereof |
JP2004253630A (en) * | 2003-02-20 | 2004-09-09 | Seiko Epson Corp | Solid state imaging device |
-
2006
- 2006-06-26 JP JP2006174743A patent/JP4952089B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007043108A (en) | 2007-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10115763B2 (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus | |
US20190068903A1 (en) | Solid-state imaging apparatus and imaging system | |
US7517713B2 (en) | Solid-state image sensor and method for manufacturing thereof as well as semiconductor device and method for manufacturing thereof | |
JP4341421B2 (en) | Solid-state imaging device | |
US7560678B2 (en) | Semiconductor imaging device having a plurality of pixels arranged in a matrix-like pattern | |
JP6808348B2 (en) | Photoelectric converter and camera | |
US9171799B2 (en) | Photoelectric conversion apparatus, image pickup system, and manufacturing method therefor | |
US8730361B2 (en) | Photoelectric conversion device and camera with gate-electrode covering film | |
US20200335547A1 (en) | Photoelectric conversion apparatus and image pickup system | |
KR101640257B1 (en) | Solid-state imaging device and imaging apparatus | |
US11329093B2 (en) | Photoelectric conversion apparatus, equipment including photoelectric conversion apparatus, and manufacturing method of photoelectric conversion apparatus | |
JP2017055080A (en) | Imaging device and manufacturing method for imaging device | |
JP2010182789A (en) | Solid-state imaging element, imaging device, and manufacturing method of solid-state imaging element | |
JP4474962B2 (en) | Back-illuminated solid-state imaging device, electronic device module, and camera module | |
JP4952089B2 (en) | Solid-state image sensor | |
JP5332822B2 (en) | Solid-state imaging device, imaging device | |
JP4893244B2 (en) | Solid-state image sensor | |
JP5332823B2 (en) | Solid-state imaging device, imaging device | |
JP2010045083A (en) | Solid-state imaging element | |
JP5007739B2 (en) | Back-illuminated solid-state imaging device, electronic device module, and camera module | |
JP4957775B2 (en) | Back-illuminated solid-state imaging device, electronic device module, and camera module | |
JP4957776B2 (en) | Back-illuminated solid-state imaging device, electronic device module, and camera module | |
CN118053885A (en) | Image sensor and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4952089 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |