JP4949446B2 - 感電防止機構及び感電防止機構を備える情報処理端末 - Google Patents

感電防止機構及び感電防止機構を備える情報処理端末 Download PDF

Info

Publication number
JP4949446B2
JP4949446B2 JP2009196917A JP2009196917A JP4949446B2 JP 4949446 B2 JP4949446 B2 JP 4949446B2 JP 2009196917 A JP2009196917 A JP 2009196917A JP 2009196917 A JP2009196917 A JP 2009196917A JP 4949446 B2 JP4949446 B2 JP 4949446B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
information processing
sliding
board block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009196917A
Other languages
English (en)
Other versions
JP2011048659A (ja
Inventor
利治 関野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Toshiba TEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba TEC Corp filed Critical Toshiba TEC Corp
Priority to JP2009196917A priority Critical patent/JP4949446B2/ja
Priority to US12/709,058 priority patent/US20110050003A1/en
Publication of JP2011048659A publication Critical patent/JP2011048659A/ja
Application granted granted Critical
Publication of JP4949446B2 publication Critical patent/JP4949446B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/181Enclosures
    • G06F1/182Enclosures with special features, e.g. for use in industrial environments; grounding or shielding against radio frequency interference [RFI] or electromagnetical interference [EMI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Description

本発明は、筐体を開ける場合に感電を防止する感電防止機構及びこの感電防止機構を備える情報処理端末に関する。
パソコンやPOSターミナルのような情報処理端末は電源と接続する接続機構を備えている。情報処理端末をメンテナンスする場合、電源線を接続機構から取り外すことにより感電を防止する。
しかし、電源線を接続機構から取り外すことを忘れて情報処理端末の筐体を開け、感電したり内部の機器を損傷させたりすることがある。
この点に関し、筐体のカバーに電源線を挿通する挿通孔を設け、電源線を抜かないとカバーが外せないように構成する技術が提案されている(例えば、特許文献1)。
特開平10−92504号公報
しかし、特許文献1のように構成すると、メンテナンスする場合には筐体の上に置いてあるモニタやプリンタを下ろしてからカバーを開けなければならず、手間がかかるという問題点がある。
本発明は、筐体の上に載置したものを下ろさずにメンテナンス時の感電を防止することができる感電防止機構及び感電防止機構を備える情報処理端末を提供することを目的とする。
本発明は、情報処理端末の背面の電源と接続する接続機構を第1の方向に摺動することにより被覆する電源被覆板と、電源被覆板が接続機構を露出するときに電源被覆板により摺動が阻止されることにより情報処理端末が内蔵するプリント回路基板ブロックの分割を阻止し、電源被覆板が接続機構を被覆したときに第1の方向とは異なる第2の方向の摺動が可能となってプリント回路基板ブロックの分割を許容する分割阻止部材と、を備えることを特徴とする感電防止機構を提供する。
本発明によれば、筐体の上に載置したものを下ろさずにメンテナンス時の感電を防止することができる感電防止機構及び感電防止機構を備える情報処理端末を提供することができるという効果がある。
情報処理端末の正面斜視図である。 情報処理端末の背面斜視図である。 鍵取り付け部材を本体に収容した様子を示す図である。 分割阻止部材を解除した様子を示す図である。 分割阻止部材を取り外した様子を示す図である。 プリント回路基板ブロックが分割された状態を示す図である。 分割されたプリント回路基板ブロックの底面斜視図である。 電源被覆板の分解斜視図である。 鍵取り付け部材の分解斜視図である。 分割阻止部材がロックされた状態を示す図である。 分割阻止部材のロックが解除された状態を示す図である。 分割レバーの動作を示す図である。
以下に、本発明の一実施形態に係る感電防止機構及び感電防止機構を備える情報処理端末を、図面を参照して詳細に説明する。図1は、本実施形態の情報処理端末10の正面斜視図である。図2は、情報処理端末10の背面斜視図である。情報処理端末10は、例えばコンピュータ、POSターミナル、DVDプレーヤなどが挙げられるがこれらに限定されない。
図1及び図2に示すように、本実施形態の情報処理端末10は感電防止機構を備える。感電防止機構は、情報処理端末10の背面の電源と接続する接続機構11を第1の方向すなわち縦方向に摺動することにより被覆する電源被覆板13と、電源被覆板13を締め付けて係止する係止部材13Aと、電源被覆板13が接続機構11を露出するときに第2の方向すなわち横方向の摺動が電源被覆板13により阻止され、電源被覆板13が接続機構11を被覆したときに横方向の摺動が可能となる分割阻止部材12と、分割阻止部材12の横方向の摺動を阻止する鍵取り付け部材14と、を備える。分割阻止部材12はレバーカバー12Aを有する。分割阻止部材12は電源被覆板13により横方向の摺動が阻止される。
図3は、鍵取り付け部材14を第3の方向すなわち奥側に摺動させて本体に収容した様子を示す図である。図3に示すように、鍵取り付け部材14は、鍵が取り付けられていない場合には本体内部に収納され、分割阻止部材12の横方向の摺動を許容する。
図4は、分割阻止部材12を解除した様子を示す図である。図4に示すように、接続機構11から電源線が抜かれると、係止部材13Aが緩められることにより電源被覆板13が矢印X1方向に摺動可能となる。
電源被覆板13が矢印X1方向に摺動されると、電源被覆板13は接続機構11を覆い、電源線の接続が不可能となる。また、電源被覆板13の下方に分割阻止部材12が入り込むだけの空間が生じることにより阻止が解除され、分割阻止部材12の横方向、すなわち矢印X2方向の摺動が可能となる。
図5は、分割阻止部材12を取り外した様子を示す図である。図5に示すように、分割阻止部材12は横方向に摺動した後は手前側、すなわち矢印X3方向に引き抜くことができる。
情報処理端末10は、プリント回路基板ブロック10Aに回動可能に係止される分割レバー15を有する。また、情報処理端末10は、プリント回路基板を装着可能な電子回路群であるプリント回路基板ブロック10Aを分割可能に備える。分割レバー15が矢印X4方向に押し回されると、プリント回路基板ブロック10Aは情報処理端末10から分割される。
図6は、プリント回路基板ブロック10Aが分割された状態を示す図である。図6に示すように、分割されたプリント回路基板ブロック10Aは、矢印X5の方向にプリント回路基板ブロックを被覆するケース10Bから引き抜くことが可能となる。プリント回路基板ブロック10Aは基板増設用のスロットを有しており、ユーザは感電の恐れがない状態でメンテナンスを行うことが可能となる。
図7は、分割されたプリント回路基板ブロック10Aの底面斜視図である。図7に示すように、プリント回路基板ブロック10Aは分割レバー15を回動可能に備える。分割レバー15は、レバー部15Aと、押圧部15Cとを備え、レバー部15Aと押圧部15Cとの間に分割レバー15を回動可能に係止する回動係止部15Bを有する。
レバー部15Aが力点、回動係止部15Bが支点、押圧部15Cが作用点となり、てこの原理によってプリント回路基板ブロック10Aは情報処理端末10から分割される。
分割阻止部材12はプリント回路基板ブロック10A側にフック状の切り欠きであるフック部12Bを有する。
図8は、電源被覆板13の分解斜視図である。図8に示すように、電源被覆板13はピン及びワッシャからなる留め具13Bをプリント回路基板ブロック10Aの摺動孔13Cに挿通することによりプリント回路基板ブロック10Aに摺動可能に係止される。
係止部材13Aは電源被覆板13をプリント回路基板ブロック10Aに係止する。係止部材13Aが緩められることにより電源被覆板13が摺動可能となる。
図9は、鍵取り付け部材14の分解斜視図である。図9に示すように、鍵取り付け部材14は、第3の方向への摺動を阻止する鍵を取り付けるための鍵取り付け孔14Bと、鍵取り付け部材14をプリント回路基板ブロック10Aに摺動可能に係止するための取り付け孔14Cとを有する。ネジ14Aは取り付け孔14Cに挿通され、プリント回路基板ブロック10Aの摺動ピン14Dに係止される。摺動ピン14Dは鍵取り付け部材14の厚さ以上の高さを有する。
図10は、分割阻止部材12がロックされた状態を示す図である。図11は、分割阻止部材12のロックが解除された状態を示す図である。図10及び図11においては、プリント回路基板ブロック10Aの図示を省略してある。図10及び図11に示すように、ケース10Bは、内部にピン状の係止突起16を有する。
分割阻止部材12はフック部12Bを係止突起16に掛けることによりケース10Bに係止される。分割阻止部材12は横方向、すなわち矢印X6方向に摺動されることによりロックが解除され、ケース10Bから取り外しが可能となる。
図12は、分割レバー15の動作を示す図である。図12においては、プリント回路基板ブロック10Aの図示を省略してある。図12に示すように、分割レバー15が矢印X7の方向に回動すると、押圧部15Cが矢印X8の方向に回動する。押圧部15Cはケース10Bに設けられた突起である分割突起17を押圧する。分割突起17の反作用によりプリント回路基板ブロック10Aは情報処理端末10から分割される。
以上述べたように、本実施形態の情報処理端末10は背面に感電防止機構を備える。感電防止機構は、接続機構11を摺動することにより被覆する電源被覆板13と、電源被覆板13が接続機構11を露出するときに横方向の摺動が電源被覆板13により阻止され、電源被覆板13が接続機構11を被覆したときに横方向の摺動が可能となる分割阻止部材12と、分割阻止部材12の横方向の摺動を阻止する鍵取り付け部材14と、を備える。分割阻止部材12はプリント回路基板ブロック10Aの取り外しを阻止する。従って、筐体の上に載置したものを下さずに操作者が接続機構11から電源線を外したときに初めてプリント回路基板ブロック10Aの取り外しが可能となり、感電を防止することができるという効果がある。
10:情報処理端末、
10A:プリント回路基板ブロック、
12:分割阻止部材、
13:電源被覆板、
14:鍵取り付け部材、
15:分割レバー。

Claims (6)

  1. 情報処理端末の背面の電源と接続する接続機構を第1の方向に摺動することにより被覆する電源被覆板と、
    前記電源被覆板が接続機構を露出するときに前記電源被覆板により摺動が阻止されることにより前記情報処理端末が内蔵するプリント回路基板ブロックの分割を阻止し、前記電源被覆板が接続機構を被覆したときに前記第1の方向とは異なる第2の方向の摺動が可能となってプリント回路基板ブロックの分割を許容する分割阻止部材と、
    を備えることを特徴とする感電防止機構。
  2. 第3の方向への摺動を阻止する鍵を取り付けるための鍵取り付け孔を備え、第3の方向とは逆方向に摺動することにより前記分割阻止部材の第2の方向への摺動を阻止する鍵取り付け部材をさらに備えることを特徴とする請求項1記載の感電防止機構。
  3. 前記プリント回路基板ブロックに回動可能に係止され、回動することにより情報処理端末のケースが備える突起である分割突起を押圧して前記プリント回路基板ブロックを前記ケースから分割する分割レバーをさらに備えることを特徴とする請求項1記載の感電防止機構。
  4. プリント回路基板を装着可能な電子回路群であるプリント回路基板ブロックと、
    前記プリント回路基板ブロックを被覆するケースと、
    前記プリント回路基板ブロックの背面の電源と接続する接続機構を第1の方向に摺動することにより被覆する電源被覆板と、前記電源被覆板が接続機構を露出するときに前記電源被覆板により摺動が阻止されることにより前記情報処理端末が内蔵するプリント回路基板ブロックの分割を阻止し、電源被覆板が接続機構を被覆したときに前記第1の方向とは異なる第2の方向の摺動が可能となってプリント回路基板ブロックの分割を許容する分割阻止部材と、を備える感電防止機構と、
    を備えることを特徴とする情報処理端末。
  5. 前記感電防止機構は、
    第3の方向への摺動を阻止する鍵を取り付けるための鍵取り付け孔を備え、第3の方向とは逆方向に摺動することにより前記分割阻止部材の第2の方向への摺動を阻止する鍵取り付け部材をさらに備えることを特徴とする請求項4記載の情報処理端末。
  6. 前記感電防止機構は、
    前記プリント回路基板ブロックに回動可能に係止され、回動することにより情報処理端末のケースが備える突起である分割突起を押圧して前記プリント回路基板ブロックを前記ケースから分割する分割レバーをさらに備えることを特徴とする請求項4記載の情報処理端末。
JP2009196917A 2009-08-27 2009-08-27 感電防止機構及び感電防止機構を備える情報処理端末 Expired - Fee Related JP4949446B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009196917A JP4949446B2 (ja) 2009-08-27 2009-08-27 感電防止機構及び感電防止機構を備える情報処理端末
US12/709,058 US20110050003A1 (en) 2009-08-27 2010-02-19 Electric shock preventing device and information processing terminal including electric shock preventing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009196917A JP4949446B2 (ja) 2009-08-27 2009-08-27 感電防止機構及び感電防止機構を備える情報処理端末

Publications (2)

Publication Number Publication Date
JP2011048659A JP2011048659A (ja) 2011-03-10
JP4949446B2 true JP4949446B2 (ja) 2012-06-06

Family

ID=43623768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009196917A Expired - Fee Related JP4949446B2 (ja) 2009-08-27 2009-08-27 感電防止機構及び感電防止機構を備える情報処理端末

Country Status (2)

Country Link
US (1) US20110050003A1 (ja)
JP (1) JP4949446B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012100058B3 (de) * 2012-01-04 2013-04-18 Fujitsu Technology Solutions Intellectual Property Gmbh Gehäuse für ein Computersystem sowie Computersystem mit einem derartigen Gehäuse
JP6440218B1 (ja) * 2017-09-06 2018-12-19 Necプラットフォームズ株式会社 電子機器、情報処理装置およびpos端末装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59180484A (ja) * 1983-03-31 1984-10-13 Citizen Watch Co Ltd 腕時計外装のロウ付け方法
JPH06291817A (ja) * 1993-03-31 1994-10-18 Sony Corp 電話機
JPH10112590A (ja) * 1996-10-04 1998-04-28 Japan Radio Co Ltd プリント基板の装着機構
JP2000112569A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 取り外し可能なカバーを有する情報処理装置
JP2005018665A (ja) * 2003-06-30 2005-01-20 Oki Electric Ind Co Ltd 電源ユニット

Also Published As

Publication number Publication date
JP2011048659A (ja) 2011-03-10
US20110050003A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
US7083448B2 (en) Card edge connector with ejecting mechanism
JP4220524B2 (ja) 接続装置
JP6102514B2 (ja) 取付装置、電子機器、及びロック構造
US7301777B2 (en) Retaining device for expansion cards
JP5406751B2 (ja) 盗難防止装置
JP2009026234A (ja) 機能拡張装置および電子機器システム
US8398414B2 (en) Locking mechanisms and locking caps for connectors
US7670165B2 (en) Restriction mechanism for card
US20060279918A1 (en) Protection mechanism for connectors
JP7241307B2 (ja) 電子機器
JP6470659B2 (ja) 機能拡張装置
JP4949446B2 (ja) 感電防止機構及び感電防止機構を備える情報処理端末
JP2003196605A (ja) 情報処理装置
US6760228B1 (en) Apparatus for securing a removable circuit card in a computing system
JP2007172513A (ja) ポータブル電子機器、ポータブル電子機器用ドッキング装置及びポータブル電子機器セット
EP0720135A2 (en) Information processing apparatus
JP6693510B2 (ja) 載置装置
JPH09100816A (ja) ロック解除装置
JP3122934B2 (ja) カード用コネクタ
CN118092602B (zh) 一种vnx电子模块及vnx机箱
JP2008121208A (ja) 電気電子機器収納用キャビネットの扉係止装置
JP4995292B2 (ja) 情報処理端末及び情報処理端末の感電防止方法
KR200472306Y1 (ko) 커버의 탈착이 용이한 통신장비
JP2002271059A (ja) 電子機器
JP2001210977A (ja) プリント配線板の実装構造およびその抜け止め方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4949446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees