JP4948421B2 - Test apparatus, adjustment apparatus, adjustment method, and adjustment program - Google Patents

Test apparatus, adjustment apparatus, adjustment method, and adjustment program Download PDF

Info

Publication number
JP4948421B2
JP4948421B2 JP2007551059A JP2007551059A JP4948421B2 JP 4948421 B2 JP4948421 B2 JP 4948421B2 JP 2007551059 A JP2007551059 A JP 2007551059A JP 2007551059 A JP2007551059 A JP 2007551059A JP 4948421 B2 JP4948421 B2 JP 4948421B2
Authority
JP
Japan
Prior art keywords
signal
signal input
output
unit
shift amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007551059A
Other languages
Japanese (ja)
Other versions
JPWO2007072738A1 (en
Inventor
康夫 松原
学 高先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2007551059A priority Critical patent/JP4948421B2/en
Publication of JPWO2007072738A1 publication Critical patent/JPWO2007072738A1/en
Application granted granted Critical
Publication of JP4948421B2 publication Critical patent/JP4948421B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、試験装置、調整装置、調整方法、および、調整プログラムに関する。特に本発明は、試験工程に先立って信号入出力のタイミングを調整する試験装置、調整装置、調整方法、および、調整プログラムに関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．特願２００５−３６５２６１ 出願日 ２００５年１２月１９日
２．特願２００６−２８４５６９ 出願日 ２００６年１０月１９日The present invention relates to a test apparatus, an adjustment apparatus, an adjustment method, and an adjustment program. In particular, the present invention relates to a test apparatus, an adjustment apparatus, an adjustment method, and an adjustment program that adjust signal input / output timing prior to a test process. This application is related to the following Japanese application. For designated countries where incorporation by reference of documents is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
1. Japanese Patent Application No. 2005-365261 Application date December 19, 20052. Japanese Patent Application No. 2006-284569 Filing Date October 19, 2006

電子デバイスの試験装置は、被試験デバイスに対する入力信号を遅延素子によって遅延させ、被試験デバイスに供給する信号に遅延が生じた場合であっても、予め定められた規格の範囲内で正常動作するか否かを試験する（例えば、特許文献１参照。）。ここで、被試験デバイスに対する入力信号を遅延させる場合には、被試験デバイスの複数の入力端子のそれぞれについて同様に信号を遅延させ、これらの入力端子に対して同一のタイミングで信号を入力しなければならない。同様に、試験装置は、被試験デバイスから出力された出力信号を試験する場合には、被試験デバイスから試験モジュールに出力信号を取り込むタイミングを出力端子毎に同一としなければならない。   An electronic device test apparatus delays an input signal to a device under test by a delay element, and operates normally within a predetermined standard range even when a signal supplied to the device under test is delayed. Whether or not (see, for example, Patent Document 1). Here, when delaying the input signal to the device under test, the signal should be similarly delayed for each of the plurality of input terminals of the device under test, and the signal input to these input terminals at the same timing. I must. Similarly, when testing the output signal output from the device under test, the test apparatus must make the timing for fetching the output signal from the device under test into the test module the same for each output terminal.

しかしながら、遅延素子の特性または配線遅延などは端子毎に異なっている。このため、遅延素子に対して設定する遅延量を各端子について同一としたのでは、同時に入力すべき複数の入力信号のタイミングが相違する恐れがある。このため、被試験デバイスの試験工程に先立って、キャリブレーションと呼ばれる調整工程を設け、複数の端子に対して同時に信号が入力されるように調整している。キャリブレーションにおいて、試験装置は、各端子において入出力される信号の位相差（スキュー）を検出する。そして、試験装置は、検出されたその位相差を略０とするように、各端子における信号の遅延量を調整する。   However, the characteristics of the delay elements or the wiring delay are different for each terminal. For this reason, if the delay amount set for the delay element is the same for each terminal, the timings of a plurality of input signals to be simultaneously input may be different. For this reason, prior to the test process of the device under test, an adjustment process called calibration is provided, and adjustment is performed so that signals are simultaneously input to a plurality of terminals. In calibration, the test apparatus detects a phase difference (skew) between signals input and output at each terminal. Then, the test apparatus adjusts the delay amount of the signal at each terminal so that the detected phase difference is substantially zero.

図１は、試験装置においてキャリブレーションを行うための配線の一例を示す。試験装置は、被試験デバイスの端子（Ｐ１〜Ｐ３）毎に、ピンリソース１０５を有する。それぞれのピンリソース１０５は、ドライバ１１０と、コンパレータ１２０とを有する。ドライバ１１０は、所定の試験信号を被試験デバイスに供給する。コンパレータ１２０は、被試験デバイスから出力信号を取り込む。また、キャリブレーションのために、信号入出力部１５０の各端子Ｐ１、Ｐ２、Ｐ３間の配線長Ｌ１、Ｌ２、Ｌ３を等長でショート配線するショート専用治具Ｕ１を接続する。ショート専用治具Ｕ１は、一例として、被試験デバイス２０の端子に類似した端子形状を有するものであってＩＣソケット（又はコンタクトソケット）に装着可能な形態であってもよいし、ＩＣソケットを外した状態のソケットボードの電極に対して対面接触するボード状の形態であってもよいし、ソケットボードをショート配線する形態であってもよい。   FIG. 1 shows an example of wiring for performing calibration in a test apparatus. The test apparatus has a pin resource 105 for each terminal (P1 to P3) of the device under test. Each pin resource 105 includes a driver 110 and a comparator 120. The driver 110 supplies a predetermined test signal to the device under test. The comparator 120 captures an output signal from the device under test. Further, for calibration, a short-dedicated jig U1 that connects the wiring lengths L1, L2, and L3 between the terminals P1, P2, and P3 of the signal input / output unit 150 to the same length is connected. The short dedicated jig U1 has, for example, a terminal shape similar to the terminal of the device under test 20 and may be attached to an IC socket (or contact socket). The board may be in a face-to-face contact with the socket board electrode in a state where the socket board is in a state where the socket board is short-circuited.

各ドライバ１１０は、他チャンネルのコンパレータ１２０に接続される。それぞれの端子Ｐ１〜Ｐ３を接続する接続点Ｐから、端子Ｐ１、端子Ｐ２、及び、端子Ｐ３のそれぞれまでの配線は、等距離であるものとする。ここで、各コンパレータ１２０は、スイッチ付きの終端抵抗（例えば５０Ωを）を有してよい。この場合、調整用信号を出力するドライバ１１０側のコンパレータ１２０は、終端抵抗のスイッチをオフ状態とし、調整用信号を受信する２つのコンパレータ１２０は、終端抵抗のスイッチをオン状態にして終端抵抗で終端した状態としてよい。   Each driver 110 is connected to a comparator 120 of another channel. The wiring from the connection point P connecting each of the terminals P1 to P3 to each of the terminal P1, the terminal P2, and the terminal P3 is assumed to be equidistant. Here, each comparator 120 may have a terminating resistor with a switch (for example, 50Ω). In this case, the comparator 120 on the driver 110 side that outputs the adjustment signal turns off the termination resistor, and the two comparators 120 that receive the adjustment signal turn on the termination resistor and turn on the termination resistor. It may be in a terminated state.

図２は、試験装置において各端子の信号の位相差を検出する処理の流れを示す。キャリブレーションを実現するためには、各端子の信号の位相差を精度良く検出する必要がある。図２ではその処理の概要を説明する。試験装置は、端子Ｐ２のドライバ１１０から端子Ｐ１のコンパレータ１２０に対して、タイミング調整用の信号（以下、調整用信号）を出力する（Ｓ２００）。そして、試験装置は、端子Ｐ１のコンパレータ１２０において調整用信号の位相を検出させる（Ｓ２１０）。位相の検出には、ストローブなどの技術が用いられてもよい。   FIG. 2 shows a flow of processing for detecting a phase difference between signals at each terminal in the test apparatus. In order to realize calibration, it is necessary to detect the phase difference between signals at each terminal with high accuracy. An outline of the processing will be described with reference to FIG. The test apparatus outputs a timing adjustment signal (hereinafter referred to as an adjustment signal) from the driver 110 at the terminal P2 to the comparator 120 at the terminal P1 (S200). Then, the test apparatus causes the comparator 120 of the terminal P1 to detect the phase of the adjustment signal (S210). A technique such as a strobe may be used for the phase detection.

次に、試験装置は、調整用信号を、端子Ｐ３のドライバ１１０から端子Ｐ１のコンパレータ１２０に対して出力する（Ｓ２２０）。そして、試験装置は、端子Ｐ１のコンパレータ１２０において調整用信号の位相を検出させる（Ｓ２３０）。試験装置は、Ｓ２１０において検出された位相と、Ｓ２３０において検出された位相の位相差を算出する（Ｓ２４０）。試験装置は、この位相差を略０とするように、端子Ｐ２のドライバ１１０および／または端子Ｐ３のドライバ１１０を調整できる。また、以上の処理を、他の端子の組み合わせに応用すれば、図示の全てのドライバ１１０およびコンパレータ１２０について、位相差を略０とする調整が可能となる。
特開２０００−１９９７８１号公報 Next, the test apparatus outputs an adjustment signal from the driver 110 at the terminal P3 to the comparator 120 at the terminal P1 (S220). Then, the test apparatus causes the comparator 120 of the terminal P1 to detect the phase of the adjustment signal (S230). The test apparatus calculates a phase difference between the phase detected in S210 and the phase detected in S230 (S240). The test apparatus can adjust the driver 110 of the terminal P2 and / or the driver 110 of the terminal P3 so that the phase difference is substantially zero. Further, if the above processing is applied to other combinations of terminals, it is possible to adjust the phase difference to be substantially zero for all the drivers 110 and comparators 120 shown in the figure.
JP 2000-199781 A

以上の位相差検出の技術においては、接続点Ｐから、端子Ｐ１、端子Ｐ２、および、端子Ｐ３のそれぞれまでの配線長は等しくなければならない。そうでなければ、ドライバ１１０からコンパレータ１２０までの信号遅延量が端子毎に異なってしまい、位相差が正しく算出できない場合がある。即ち、各配線の信号遅延量に誤差があれば、キャリブレーションの精度が低下してしまう場合があった。   In the above phase difference detection technique, the wiring lengths from the connection point P to the terminals P1, P2, and P3 must be equal. Otherwise, the signal delay amount from the driver 110 to the comparator 120 differs for each terminal, and the phase difference may not be calculated correctly. That is, if there is an error in the signal delay amount of each wiring, the calibration accuracy may be reduced.

また、試験装置は、例えばボード毎にグループ化された複数のドライバ１１０及び複数のコンパレータ１２０を備えてよい。このような試験装置においては、グループ内におけるドライバ１１０からコンパレータ１２０までの信号遅延量がある程度の範囲に調整されていても、グループとグループとの間での物理的な条件（温度条件等）に違いがあることから、グループ間におけるドライバ１１０からコンパレータ１２０までの信号遅延量が、大きくなる場合がある。このような場合も、試験装置は、位相差の正確な算出が困難となる。   Further, the test apparatus may include, for example, a plurality of drivers 110 and a plurality of comparators 120 grouped for each board. In such a test apparatus, even if the signal delay amount from the driver 110 to the comparator 120 in the group is adjusted to a certain range, the physical conditions (temperature conditions, etc.) between the groups Due to the difference, the signal delay amount from the driver 110 to the comparator 120 between the groups may increase. Even in such a case, it is difficult for the test apparatus to accurately calculate the phase difference.

そこで本発明は、上記の課題を解決することのできる試験装置、調整装置、調整方法、および、調整プログラムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。   Accordingly, an object of the present invention is to provide a test apparatus, an adjustment apparatus, an adjustment method, and an adjustment program that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.

本発明の第１の形態によると、被試験デバイスを試験する試験装置であって、それぞれが被試験デバイスの端子へ信号を出力する信号出力部および端子から出力された信号を入力する信号入力部を有する複数の信号入出力部と、それぞれの信号入出力部について、信号出力部が信号を出力してから信号入力部が当該信号を入力するまでの位相差が他の信号入出力部と略同一となるように調整する第１調整部と、複数の信号入出力部が調整用に互いに接続された状態において、第１の信号入出力部内の信号出力部が出力した信号を第２の信号入出力部内の信号入力部が入力するために信号入力部の信号入力タイミングをシフトすべき第１シフト量と、第２の信号入出力部内の信号出力部が出力した信号を第１の信号入出力部内の信号入力部が入力するために信号入力部の信号入力タイミングをシフトすべき第２シフト量とを検出するシフト量検出部と、第１シフト量および第２シフト量に基づいて、第１の信号入出力部および第２の信号入出力部の位相のずれ量を算出する算出部と、ずれ量に基づいて、第１の信号入出力部および第２の信号入出力部の信号出力および信号入力の位相が略同一となるように調整する第２調整部とを備える試験装置を提供する。   According to the first embodiment of the present invention, a test apparatus for testing a device under test, each of which outputs a signal to a terminal of the device under test and a signal input unit that inputs a signal output from the terminal And a plurality of signal input / output units, and each signal input / output unit has a phase difference between the signal output unit outputting a signal and the signal input unit inputting the signal is substantially the same as other signal input / output units. The signal output from the signal output unit in the first signal input / output unit in the state where the first adjustment unit and the plurality of signal input / output units are connected to each other for adjustment is the second signal. The first shift amount for shifting the signal input timing of the signal input unit to be input by the signal input unit in the input / output unit and the signal output from the signal output unit in the second signal input / output unit are input to the first signal input. The signal input section in the output section is A shift amount detection unit for detecting a second shift amount to which the signal input timing of the signal input unit is to be shifted, a first signal input / output unit and a second shift amount based on the first shift amount and the second shift amount. The phase of the signal output and the signal input of the first signal input / output unit and the second signal input / output unit are substantially the same based on the amount of shift and the calculation unit that calculates the phase shift amount of the two signal input / output units There is provided a test apparatus including a second adjustment unit that adjusts so that

また、算出部は、第２シフト量から第１シフト量を減じて２で割った値を、第１の信号入出力部に対する第２の信号入出力部の位相のずれ量としてもよい。
また、シフト量検出部は、複数の信号入出力部のそれぞれを順次選択する第１選択部と、選択された信号入出力部内の信号出力部から調整用信号を出力させる出力指示部と、調整用信号を２以上の他の信号入出力部内の信号入力部がそれぞれ入力するためにそれぞれの信号入力部の信号入力タイミングをシフトすべきシフト量を並行して検出する検出器とを有し、算出部は、複数の信号入出力部から第１の信号入出力部および第２の信号入出力部を順次選択する第２選択部と、選択された第１の信号入出力部内の信号出力部が出力した信号を選択された第２の信号入出力部内の信号入力部が入力するためのシフト量を第１シフト量とし、選択された第２の信号入出力部内の信号出力部が出力した信号を選択された第１の信号入出力部内の信号入力部が入力するためのシフト量を第２シフト量としてずれ量を算出するずれ量算出器とを有し、第２調整部は、ずれ量算出器により算出されたそれぞれのずれ量に基づいて、複数の信号入出力部の信号出力および信号入力の位相が略同一となるように調整してもよい。Further, the calculation unit may subtract the first shift amount from the second shift amount and divide by 2 as the phase shift amount of the second signal input / output unit with respect to the first signal input / output unit.
The shift amount detection unit includes a first selection unit that sequentially selects each of the plurality of signal input / output units, an output instruction unit that outputs an adjustment signal from the signal output unit in the selected signal input / output unit, and an adjustment A detector for detecting in parallel the amount of shift for shifting the signal input timing of each signal input unit in order for the signal input unit in each of the two or more other signal input / output units to input the signal for use, respectively, The calculation unit includes a second selection unit that sequentially selects the first signal input / output unit and the second signal input / output unit from the plurality of signal input / output units, and a signal output unit in the selected first signal input / output unit. The shift amount for the signal input unit in the selected second signal input / output unit to input the signal output from the signal is the first shift amount, and the signal output unit in the selected second signal input / output unit outputs The signal in the first signal input / output unit with the signal selected A shift amount calculator that calculates a shift amount using the shift amount for input by the force unit as a second shift amount, and the second adjustment unit is based on each shift amount calculated by the shift amount calculator. The signal output and signal input phase of the plurality of signal input / output units may be adjusted to be substantially the same.

また、第１調整部は、検出器によるシフト量の検出と並行して、出力指示部の指示により出力された調整用信号を選択された信号入出力部内の信号入力部が入力するまでの位相差を検出する位相差検出部と、検出された位相差に基づいて、算出部に入力される第１シフト量および第２シフト量を補正する補正部とを有してもよい。
また、第２調整部により第１の信号入出力部および第２の信号入出力部の信号出力および信号入力の位相が略同一となるように調整された状態において、検出部は、調整後の第１シフト量および第２シフト量を検出し、算出部は、調整後の第１シフト量および第２シフト量に基づいて、調整後のずれ量を算出してもよい。In addition, the first adjustment unit is configured in parallel with the detection of the shift amount by the detector until the signal input unit in the selected signal input / output unit inputs the adjustment signal output by the instruction of the output instruction unit. You may have a phase difference detection part which detects a phase difference, and a correction | amendment part which correct | amends the 1st shift amount and 2nd shift amount which are input into a calculation part based on the detected phase difference.
In the state where the second adjustment unit has adjusted the phase of the signal output and the signal input of the first signal input / output unit and the second signal input / output unit to be substantially the same, the detection unit The first shift amount and the second shift amount may be detected, and the calculation unit may calculate the adjusted shift amount based on the adjusted first shift amount and second shift amount.

本発明の第２の形態によると、被試験デバイスを試験する試験装置を調整する調整方法であって、試験装置は、それぞれが被試験デバイスの端子へ信号を出力する信号出力部および端子から出力された信号を入力する信号入力部を有する複数の信号入出力部を備え、それぞれの信号入出力部について、信号出力部が信号を出力してから信号入力部が当該信号を入力するまでの位相差が他の信号入出力部と略同一となるように調整する第１調整段階と、複数の信号入出力部が調整用に互いに接続された状態において、第１の信号入出力部内の信号出力部が出力した信号を第２の信号入出力部内の信号入力部が入力するために信号入力部の信号入力タイミングをシフトすべき第１シフト量と、第２の信号入出力部内の信号出力部が出力した信号を第１の信号入出力部内の信号入力部が入力するために信号入力部の信号入力タイミングをシフトすべき第２シフト量とを検出するシフト量検出段階と、第１シフト量および第２シフト量に基づいて、第１の信号入出力部および第２の信号入出力部の位相のずれ量を算出する算出段階と、ずれ量に基づいて、第１の信号入出力部および第２の信号入出力部の信号出力および信号入力の位相が略同一となるように調整する第２調整段階とを備える調整方法を提供する。   According to a second aspect of the present invention, there is provided an adjustment method for adjusting a test apparatus for testing a device under test, each of which is output from a signal output unit and a terminal for outputting a signal to a terminal of the device under test. A plurality of signal input / output units having a signal input unit for inputting the received signal, and for each signal input / output unit, the signal output unit outputs a signal until the signal input unit inputs the signal. In the first adjustment stage in which the phase difference is adjusted to be substantially the same as the other signal input / output units, and in the state where the plurality of signal input / output units are connected to each other for adjustment, the signal output in the first signal input / output unit A first shift amount to which the signal input timing of the signal input unit should be shifted in order for the signal input unit in the second signal input / output unit to input the signal output by the unit, and the signal output unit in the second signal input / output unit The signal output by A shift amount detection stage for detecting a second shift amount to which the signal input timing of the signal input portion should be shifted in order to be input by the signal input portion in one signal input / output portion; and a first shift amount and a second shift amount. Based on the calculation stage for calculating the phase shift amount of the first signal input / output unit and the second signal input / output unit, and based on the shift amount, the first signal input / output unit and the second signal input / output unit And a second adjustment stage for adjusting the signal output and signal input of the unit to be substantially the same.

本発明の第３の形態によると、被試験デバイスを試験する試験装置を調整する調整プログラムであって、当該調整プログラムは、試験装置を、それぞれが被試験デバイスの端子へ信号を出力する信号出力部および端子から出力された信号を入力する信号入力部を有する複数の信号入出力部と、それぞれの信号入出力部について、信号出力部が信号を出力してから信号入力部が当該信号を入力するまでの位相差が他の信号入出力部と略同一となるように調整する第１調整部と、複数の信号入出力部が調整用に互いに接続された状態において、第１の信号入出力部内の信号出力部が出力した信号を第２の信号入出力部内の信号入力部が入力するために信号入力部の信号入力タイミングをシフトすべき第１シフト量と、第２の信号入出力部内の信号出力部が出力した信号を第１の信号入出力部内の信号入力部が入力するために信号入力部の信号入力タイミングをシフトすべき第２シフト量とを検出するシフト量検出部と、第１シフト量および第２シフト量に基づいて、第１の信号入出力部および第２の信号入出力部の位相のずれ量を算出する算出部と、ずれ量に基づいて、第１の信号入出力部および第２の信号入出力部の信号出力および信号入力の位相が略同一となるように調整する第２調整部として機能させる調整プログラムを提供する。   According to a third aspect of the present invention, there is provided an adjustment program for adjusting a test apparatus for testing a device under test, wherein the adjustment program outputs a signal to each terminal of the device under test. Multiple signal input / output units having signal input units for inputting signals output from the units and terminals, and for each signal input / output unit, the signal output unit outputs the signal after the signal output unit outputs the signal. The first signal input / output unit in a state where the first adjustment unit that adjusts the phase difference until the adjustment is substantially the same as the other signal input / output units and the plurality of signal input / output units connected to each other for adjustment A first shift amount to which the signal input timing of the signal input unit should be shifted in order for the signal input unit in the second signal input / output unit to input the signal output from the signal output unit in the unit, and in the second signal input / output unit Signal A shift amount detector for detecting a second shift amount to which the signal input timing of the signal input unit should be shifted in order for the signal input unit in the first signal input / output unit to input the signal output from the output unit; A calculation unit that calculates a phase shift amount between the first signal input / output unit and the second signal input / output unit based on the shift amount and the second shift amount, and a first signal input / output based on the shift amount And an adjustment program that functions as a second adjustment unit that adjusts the phase of the signal output and the signal input of the second signal input / output unit to be substantially the same.

本発明の第４の形態によると、被試験デバイスを試験する試験装置であって、与えられるタイミング信号に応じて入出力端子から信号を出力し、与えられるタイミング信号に応じて入出力端子から信号を受け取る信号入出力部を、それぞれ複数有する第１の端子グループ及び第２の端子グループと、第１の端子グループの信号入出力部と、第２の端子グループの信号入出力部とを一対一に接続するキャリブレーションボードと、第１の端子グループが有する信号入出力部、及び第２の端子グループが有する信号入出力部のタイミング信号の基準位相を、信号入出力部毎に設定するキャリブレーション部とを備え、キャリブレーション部は、第１の端子グループの第１の信号入出力部から出力した信号を、第２の端子グループの第２の信号入出力部により検出させた場合に、第２の信号入出力部に与えられるタイミング信号の基準位相からの位相シフト量を検出する第１のシフト量検出部と、第２の信号入出力部から出力した信号を、第１の信号入出力部により検出させた場合に、第１の信号入出力部に与えられるタイミング信号の基準位相からの位相シフト量を検出する第２のシフト量検出部と、第１のシフト量検出部が検出した位相シフト量と、第２のシフト量検出部が検出した位相シフト量との差分に基づいて、第１の端子グループにおけるタイミング信号の基準位相の平均と、第２の端子グループにおけるタイミング信号の基準位相の平均とが略一致するように、それぞれのタイミング信号の基準位相を設定する位相設定部とを有する試験装置を提供する。   According to the fourth aspect of the present invention, there is provided a test apparatus for testing a device under test, which outputs a signal from an input / output terminal according to a given timing signal, and outputs a signal from the input / output terminal according to a given timing signal. The first terminal group and the second terminal group each having a plurality of signal input / output units receiving the signal, the signal input / output units of the first terminal group, and the signal input / output units of the second terminal group A calibration board that is connected to the signal terminal, a signal input / output unit included in the first terminal group, and a calibration that sets a reference phase of the timing signal of the signal input / output unit included in the second terminal group for each signal input / output unit And the calibration unit outputs the signal output from the first signal input / output unit of the first terminal group to the second signal input / output of the second terminal group. Output from the second signal input / output unit and the first shift amount detection unit for detecting the phase shift amount from the reference phase of the timing signal given to the second signal input / output unit when detected by the second signal input / output unit A second shift amount detection unit for detecting a phase shift amount from a reference phase of a timing signal applied to the first signal input / output unit when the signal is detected by the first signal input / output unit; Based on the difference between the phase shift amount detected by the first shift amount detection unit and the phase shift amount detected by the second shift amount detection unit, the average of the reference phase of the timing signal in the first terminal group, There is provided a test apparatus having a phase setting unit for setting the reference phase of each timing signal so that the average of the reference phases of the timing signals in the two terminal groups substantially matches.

位相設定部は、第１の端子グループ又は第２の端子グループのいずれかが有する信号入出力部のそれぞれのタイミング信号の基準位相を、差分の平均値に基づいて、略同一のシフト量でシフトさせてよい。   The phase setting unit shifts the reference phase of each timing signal of the signal input / output unit included in either the first terminal group or the second terminal group by substantially the same shift amount based on the average value of the differences. You may let me.

試験装置は、複数の信号入出力部に一対一に対応して設けられ、対応する信号入出力部に与えられるタイミング信号を遅延させる複数の可変遅延回路と、第１の端子グループが有する信号入出力部に対応して設けられた可変遅延回路に設定すべき遅延量を予め格納し、第１の端子グループが有する信号入出力部に与えられるタイミング信号の基準位相を略同一の位相に調整する第１の遅延量レジスタと、第２の端子グループが有する信号入出力部に対応して設けられた可変遅延回路に設定すべき遅延量を予め格納し、第２の端子グループが有する信号入出力部に与えられるタイミング信号の基準位相を略同一の位相に調整する第２の遅延量レジスタとを更に備えてよい。   The test apparatus is provided in a one-to-one correspondence with a plurality of signal input / output units, and includes a plurality of variable delay circuits that delay timing signals supplied to the corresponding signal input / output units, and a signal input included in the first terminal group. A delay amount to be set is stored in advance in a variable delay circuit provided corresponding to the output unit, and the reference phase of the timing signal applied to the signal input / output unit included in the first terminal group is adjusted to substantially the same phase. A delay amount to be set in a variable delay circuit provided corresponding to the first delay amount register and the signal input / output unit included in the second terminal group is stored in advance, and the signal input / output included in the second terminal group And a second delay amount register that adjusts the reference phase of the timing signal supplied to the unit to substantially the same phase.

第１の端子グループの複数の信号入出力部及び第１の遅延量レジスタは、第１の基板に設けられ、第２の端子グループの複数の信号入出力部及び第２の遅延量レジスタは、第１の端子グループとは異なる第２の基板に設けられてよい。   The plurality of signal input / output units and the first delay amount register of the first terminal group are provided on the first substrate, and the plurality of signal input / output units and the second delay amount register of the second terminal group are: It may be provided on a second substrate different from the first terminal group.

本発明の第５の形態によると、与えられるタイミング信号に応じて入出力端子信号を出力し、与えられるタイミング信号に応じて入出力端子から信号を受け取る信号入出力部を、それぞれ複数有する第１の端子グループ及び第２の端子グループを備え、被試験デバイスを試験する試験装置を調整する調整装置であって、第１の端子グループの信号入出力部と、第２の端子グループの信号入出力部とを一対一に接続するキャリブレーションボードと、第１の端子グループが有する信号入出力部、及び第２の端子グループが有する信号入出力部のタイミング信号の基準位相を、信号入出力部毎に設定するキャリブレーション部とを備え、キャリブレーション部は、第１の端子グループの第１の信号入出力部から出力した信号を、第２の端子グループの第２の信号入出力部により検出させた場合に、第２の信号入出力部に与えられるタイミング信号の基準位相からの位相シフト量を検出する第１のシフト量検出部と、第２の信号入出力部から出力した信号を、第１の信号入出力部により検出させた場合に、第１の信号入出力部に与えられるタイミング信号の基準位相からの位相シフト量を検出する基準位相第２のシフト量検出部と、第１のシフト量検出部が検出した位相シフト量と、第２のシフト量検出部が検出した位相シフト量との差分に基づいて、第１の端子グループにおけるタイミング信号の基準位相の平均と、第２の端子グループにおけるタイミング信号の基準位相の平均とが略一致するように、それぞれのタイミング信号の基準位相を設定する位相設定部とを有する調整装置を提供する。   According to the fifth aspect of the present invention, the first input / output unit that outputs an input / output terminal signal according to a given timing signal and receives a signal from the input / output terminal according to the given timing signal has a plurality of signal input / output units. And a second terminal group, and an adjustment device for adjusting a test apparatus for testing a device under test, the signal input / output unit of the first terminal group and the signal input / output of the second terminal group The reference phase of the timing signals of the calibration board, the signal input / output unit included in the first terminal group, and the signal input / output unit included in the second terminal group for each signal input / output unit. The calibration unit sets the signal output from the first signal input / output unit of the first terminal group to the second terminal group. A first shift amount detection unit that detects a phase shift amount from a reference phase of a timing signal applied to the second signal input / output unit when detected by the second signal input / output unit; When the signal output from the signal input / output unit is detected by the first signal input / output unit, the reference phase number for detecting the phase shift amount from the reference phase of the timing signal applied to the first signal input / output unit. The timing in the first terminal group based on the difference between the phase shift amount detected by the second shift amount detection unit, the phase shift amount detected by the first shift amount detection unit, and the phase shift amount detected by the second shift amount detection unit. An adjustment device having a phase setting unit that sets the reference phase of each timing signal so that the average of the reference phase of the signal and the average of the reference phase of the timing signal in the second terminal group substantially coincide with each other Subjected to.

本発明の第６の形態によると、与えられるタイミング信号に応じて入出力端子から信号を出力し、与えられるタイミング信号に応じて入出力端子から信号を受け取る信号入出力部を、それぞれ複数有する第１の端子グループ及び第２の端子グループを備え、被試験デバイスを試験する試験装置を調整する調整方法であって、第１の端子グループの信号入出力部と、第２の端子グループの信号入出力部とを一対一に接続する接続段階と、第１の端子グループが有する信号入出力部、及び第２の端子グループが有する信号入出力部のタイミング信号の基準位相を、信号入出力部毎に設定するキャリブレーション段階とを備え、キャリブレーション段階は、第１の端子グループの第１の信号入出力部から出力した信号を、第２の端子グループの第２の信号入出力部により検出させた場合に、第２の信号入出力部に与えられるタイミング信号の基準位相からの位相シフト量を検出する第１のシフト量検出部と、第２の信号入出力部から出力した信号を、第１の信号入出力部により検出させた場合に、第１の信号入出力部に与えられるタイミング信号の基準位相からの位相シフト量を検出する基準位相第２のシフト量検出部と、第１のシフト量検出段階において検出した位相シフト量と、第２のシフト量検出段階において検出した位相シフト量との差分に基づいて、第１の端子グループにおけるタイミング信号の基準位相の平均と、第２の端子グループにおけるタイミング信号の基準位相の平均とが略一致するように、それぞれのタイミング信号の基準位相を設定する位相設定段階とを有する調整方法を提供する。   According to the sixth aspect of the present invention, there are provided a plurality of signal input / output units each for outputting a signal from the input / output terminal according to a given timing signal and receiving a signal from the input / output terminal according to the given timing signal. An adjustment method for adjusting a test apparatus for testing a device under test, comprising a terminal group of 1 and a second terminal group, comprising: a signal input / output unit of a first terminal group; and a signal input of a second terminal group For each signal input / output unit, the reference phase of the timing stage of the signal input / output unit included in the connection stage for connecting the output unit to the output unit, the signal input / output unit included in the first terminal group, and the signal input / output unit included in the second terminal group is determined. The calibration stage sets the signal output from the first signal input / output unit of the first terminal group to the second terminal group of the second terminal group. A first shift amount detection unit for detecting a phase shift amount from a reference phase of a timing signal applied to the second signal input / output unit when detected by the signal input / output unit; and a second signal input / output unit The reference phase second shift amount for detecting the phase shift amount from the reference phase of the timing signal applied to the first signal input / output unit when the signal output from is detected by the first signal input / output unit The reference phase of the timing signal in the first terminal group based on the difference between the detection unit, the phase shift amount detected in the first shift amount detection step, and the phase shift amount detected in the second shift amount detection step And a phase setting stage for setting the reference phase of each timing signal so that the average of the reference phase of the timing signal in the second terminal group substantially matches. To provide an integer method.

本発明の第７の形態によると、与えられるタイミング信号に応じて入出力端子から信号を出力し、与えられるタイミング信号に応じて入出力端子から信号を受け取る信号入出力部を、それぞれ複数有する第１の端子グループ及び第２の端子グループを備え、被試験デバイスを試験する試験装置を調整する調整装置を機能させる調整プログラムであって、調整装置を、第１の端子グループの第１の信号入出力部に信号を出力させ、且つ第２の端子グループの第２の信号入出力部に与えるタイミング信号の位相を基準位相からシフトさせ、第２の信号入出力部が当該信号を検出した場合のタイミング信号の位相シフト量を検出する第１のシフト量検出部と、第２の信号入出力部に信号を出力させ、且つ第１の信号入出力部に与えるタイミング信号の位相を基準位相からシフトさせ、第１の信号入出力部が当該信号を検出した場合のタイミング信号の位相シフト量を検出する第２のシフト量検出部と、第１のシフト量検出部が検出した位相シフト量と、第２のシフト量検出部が検出した位相シフト量との差分に基づいて、第１の端子グループにおけるタイミング信号の基準位相の平均と、第２の端子グループにおけるタイミング信号の基準位相の平均とが略一致するように、それぞれのタイミング信号の基準位相を設定する位相設定部として機能させる調整プログラムを提供する。   According to the seventh aspect of the present invention, there are provided a plurality of signal input / output units each outputting a signal from the input / output terminal according to a given timing signal and receiving a signal from the input / output terminal according to the given timing signal. An adjustment program comprising: one terminal group and a second terminal group, wherein the adjustment device functions as an adjustment device that adjusts a test apparatus that tests a device under test. When the output unit outputs a signal and the phase of the timing signal applied to the second signal input / output unit of the second terminal group is shifted from the reference phase, and the second signal input / output unit detects the signal Timing signal for outputting a signal to a first shift amount detection unit for detecting a phase shift amount of a timing signal and a second signal input / output unit, and giving the signal to the first signal input / output unit A second shift amount detector that detects the phase shift amount of the timing signal when the phase is shifted from the reference phase and the first signal input / output unit detects the signal, and the first shift amount detector detects Based on the difference between the phase shift amount and the phase shift amount detected by the second shift amount detector, the average of the reference phase of the timing signal in the first terminal group and the timing signal in the second terminal group Provided is an adjustment program that functions as a phase setting unit that sets the reference phase of each timing signal so that the average of the reference phases substantially matches.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。   The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.

図１は、試験装置においてキャリブレーションを行うための配線の一例を示す。FIG. 1 shows an example of wiring for performing calibration in a test apparatus. 図２は、試験装置において各端子の信号の位相差を検出する処理の流れを示す。FIG. 2 shows a flow of processing for detecting a phase difference between signals at each terminal in the test apparatus. 図３は、本発明の実施形態に係る試験装置１００の全体構成を示す。FIG. 3 shows the overall configuration of the test apparatus 100 according to the embodiment of the present invention. 図４は、本発明の実施形態に係る制御装置２００の機能構成を示す。FIG. 4 shows a functional configuration of the control device 200 according to the embodiment of the present invention. 図５は、それぞれの信号入出力部１５０から入出力される信号のタイミングチャートを示す。FIG. 5 shows a timing chart of signals input / output from each signal input / output unit 150. 図６は、本発明の実施形態に係る試験装置１００による調整処理のフローチャートを示す。FIG. 6 shows a flowchart of adjustment processing by the test apparatus 100 according to the embodiment of the present invention. 図７は、本発明の実施形態の第１変形例に係る制御装置２００の機能構成を示す。FIG. 7 shows a functional configuration of the control device 200 according to the first modification of the embodiment of the present invention. 図８は、本発明の実施形態の第２変形例に係る試験装置１００の全体構成を示す。FIG. 8 shows an overall configuration of a test apparatus 100 according to a second modification of the embodiment of the present invention. 図９は、第２変形例に係るピンリソース３００の構成の一例を、第１の遅延量レジスタ７６０（第２の遅延量レジスタ７７０）、信号入出力部１５０および入出力端子７００とともに示す。FIG. 9 shows an example of the configuration of the pin resource 300 according to the second modification, together with the first delay amount register 760 (second delay amount register 770), the signal input / output unit 150, and the input / output terminal 700. 図１０は、第１の端子グループ７１０が有する信号入出力部１５０に与えられる各タイミング信号の基準位相の分布および第２の端子グループ７２０が有する信号入出力部１５０に与えられる各タイミング信号の基準位相の分布を示す。10 shows the distribution of the reference phase of each timing signal supplied to the signal input / output unit 150 included in the first terminal group 710 and the reference of each timing signal supplied to the signal input / output unit 150 included in the second terminal group 720. The phase distribution is shown. 図１１は、第２変形例に係る試験装置１００による調整処理のフローチャートを示す。FIG. 11 shows a flowchart of adjustment processing by the test apparatus 100 according to the second modification. 図１２は、本発明の実施形態の第３変形例に係る構成の一例を示す。FIG. 12 shows an example of a configuration according to a third modification of the embodiment of the present invention. 図１３は、以上の実施形態またはその変形例において制御装置２００として機能する情報処理装置５００のハードウェア構成の一例を示す。FIG. 13 shows an example of the hardware configuration of the information processing apparatus 500 that functions as the control apparatus 200 in the above embodiment or its modification.

符号の説明Explanation of symbols

２０ 被試験デバイス
１００ 試験装置
１５０ 信号入出力部
１５２ ドライバ
１５４ コンパレータ
２００ 制御装置
３００ ピンリソース
３１０ パターン発生器
３２０ 波形制御部
３３０ タイミング発生器
３４０ 判定部
３５０ 位相比較部
４００ 第１調整部
４０２ 位相差検出部
４０５ 補正部
４１０ シフト量検出部
４２０ 第１選択部
４３０ 出力指示部
４４０ 検出器
４５０ 算出部
４６０ 第２選択部
４７０ ずれ量算出部
４８０ 第２調整部
５００ 情報処理装置
７００ 入出力端子
７１０ 第１の端子グループ
７２０ 第２の端子グループ
７５０ キャリブレーションボード
７５５ 配線
７６０ 第１の遅延量レジスタ
７７０ 第２の遅延量レジスタ
８００ キャリブレーション部
８１０ 第１のシフト量検出部
８２０ 第２のシフト量検出部
８３０ 位相設定部
３２２ 第１の可変遅延回路
３４２ 第２の可変遅延回路
３４４ タイミングコンパレータ
３４６ 良否検出部20 device under test 100 test device 150 signal input / output unit 152 driver 154 comparator 200 control device 300 pin resource 310 pattern generator 320 waveform control unit 330 timing generator 340 determination unit 350 phase comparison unit 400 first adjustment unit 402 phase difference detection Unit 405 correction unit 410 shift amount detection unit 420 first selection unit 430 output instruction unit 440 detector 450 calculation unit 460 second selection unit 470 deviation amount calculation unit 480 second adjustment unit 500 information processing device 700 input / output terminal 710 first Terminal group 720 second terminal group 750 calibration board 755 wiring 760 first delay amount register 770 second delay amount register 800 calibration unit 810 first shift amount detection unit 820 second shift amount detection unit 830 Phase setting unit 3 2 the first variable delay circuit 342 the second variable delay circuit 344 timing comparator 346 quality detector

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the claimed invention, and all combinations of features described in the embodiments are invented. It is not always essential to the solution.

図３は、本発明の実施形態に係る試験装置１００の全体構成を示す。試験装置１００は、制御装置２００と、入出力端子毎に設けられたピンリソース３００および信号入出力部１５０とを有する。信号入出力部１５０は、入出力端子毎に複数設けられており、被試験デバイス２０との間で信号の授受を行う。具体的には、信号入出力部１５０は、被試験デバイス２０の端子へ信号を出力するドライバＤＲ１〜ＤＲｎと、その端子から出力された信号を入力するコンパレータＣＰ１〜ＣＰｎとを有する。ピンリソース３００は、パターン発生器３１０と、波形制御部３２０と、タイミング発生器３３０と、判定部３４０と、位相比較部３５０とを有する。パターン発生器３１０は、例えば使用者が設定するプログラムに応じて、被試験デバイス２０を試験する試験パターンを生成する。当該試験パターンに基づいて、被試験デバイス２０に入力する信号等が生成される。   FIG. 3 shows the overall configuration of the test apparatus 100 according to the embodiment of the present invention. The test apparatus 100 includes a control device 200, a pin resource 300 and a signal input / output unit 150 provided for each input / output terminal. A plurality of signal input / output units 150 are provided for each input / output terminal, and exchange signals with the device under test 20. Specifically, the signal input / output unit 150 includes drivers DR1 to DRn that output signals to terminals of the device under test 20, and comparators CP1 to CPn that input signals output from the terminals. The pin resource 300 includes a pattern generator 310, a waveform control unit 320, a timing generator 330, a determination unit 340, and a phase comparison unit 350. The pattern generator 310 generates a test pattern for testing the device under test 20 according to, for example, a program set by the user. Based on the test pattern, a signal or the like to be input to the device under test 20 is generated.

波形制御部３２０は、パターン発生器３１０から与えられる試験パターンに基づいて、被試験デバイス２０に入力する試験信号を生成する。例えば、波形制御部３２０は、与えられるタイミング信号に基づき、所定タイミングの波形データをドライバＤＲ１へ供給する。タイミング発生器３３０は、任意のタイミングに遅延可能な遅延回路と遅延設定用のレジスタとを備え、波形制御部３２０に供給する所望タイミングのタイミング信号を生成する。また、タイミング発生器３３０は、判定部３４０に供給する所望タイミングのタイミング信号（ストローブ信号）を生成する。なお、遅延回路と遅延設定用のレジスタは、波形制御部３２０に含まれてよい。   The waveform controller 320 generates a test signal to be input to the device under test 20 based on the test pattern given from the pattern generator 310. For example, the waveform control unit 320 supplies waveform data at a predetermined timing to the driver DR1 based on a given timing signal. The timing generator 330 includes a delay circuit that can be delayed at an arbitrary timing and a delay setting register, and generates a timing signal at a desired timing to be supplied to the waveform control unit 320. Further, the timing generator 330 generates a timing signal (strobe signal) at a desired timing to be supplied to the determination unit 340. The delay circuit and the delay setting register may be included in the waveform control unit 320.

コンパレータ（例えば、アナログコンパレータ）ＣＰ１は、一例として、被試験デバイス２０の出力信号を受けて、予め設定されるハイ／ローの参照電圧レベルに基づいて２本の論理信号に変換してよい。判定部３４０は、２本の論理信号を受け、タイミング発生器３３０から受けるタイミング信号（ストローブ信号）に基づくタイミングでタイミングを判定した判定信号に変換する。判定部３４０は、判定信号とパターン発生器３１０から受ける期待値信号との比較に基づき良否判定を行う。   As an example, the comparator (for example, analog comparator) CP1 may receive the output signal of the device under test 20 and convert it into two logic signals based on a preset high / low reference voltage level. The determination unit 340 receives two logic signals and converts them into a determination signal whose timing is determined at a timing based on the timing signal (strobe signal) received from the timing generator 330. The determination unit 340 determines pass / fail based on a comparison between the determination signal and the expected value signal received from the pattern generator 310.

位相比較部３５０は、主に位相差を測定する。そして、位相比較部３５０は、予め調整された信号入力の位相に対する、判定部３４０に入力される出力信号の位相差を検出して制御装置２００に出力する。ここで、試験装置１００は、図１と同様に、接続点Ｐと複数の信号入出力部１５０の出力の端子Ｐ１、Ｐ２、Ｐ３間をショートして接続するショート専用治具Ｕ１を接続してよい。ショート専用治具Ｕ１は、所望の測定精度で位相差が測定可能な範囲の複数本数の出力端子と接続点Ｐとを、ショートして接続してよい。ショート専用治具Ｕ１は、一例として、３本以上１０本程度までの出力端子と接続点Ｐとを接続してよい。   The phase comparison unit 350 mainly measures the phase difference. Then, the phase comparison unit 350 detects the phase difference of the output signal input to the determination unit 340 with respect to the phase of the signal input adjusted in advance, and outputs it to the control device 200. Here, as in FIG. 1, the test apparatus 100 connects a short-dedicated jig U1 that short-circuits between the connection point P and the output terminals P1, P2, and P3 of the plurality of signal input / output units 150. Good. The short dedicated jig U1 may short-circuit and connect a plurality of output terminals and connection points P in a range in which the phase difference can be measured with a desired measurement accuracy. As an example, the short dedicated jig U1 may connect three or more to about ten output terminals and the connection point P.

なお、ショート専用治具Ｕ１によりショート接続されない他チャンネルの信号入出力部１５０は、異なる接続条件の他のショート専用治具Ｕ２により接続されてよい。異なる接続条件の複数のショート専用治具が順次に接続されることで、試験装置１００は、被試験デバイス２０の全ての端子Ｐｎに対する位相差を順次に測定することができる。   The signal input / output units 150 of other channels that are not short-circuited by the short-dedicated jig U1 may be connected by other short-dedicated jig U2 having different connection conditions. The test apparatus 100 can sequentially measure the phase differences for all the terminals Pn of the device under test 20 by sequentially connecting a plurality of short dedicated jigs having different connection conditions.

制御装置２００は、位相比較部３５０によって検出された位相差に基づいてタイミング発生器３３０の遅延量を変更して、波形制御部３２０による信号出力の位相を調整する。また、制御装置２００は、検出された位相差に基づいて、判定部３４０による信号入力の位相を調整する。例えば、制御装置２００は、タイミング発生器３３０に含まれる遅延設定用のレジスタに対して書込みを行う。   The control device 200 adjusts the phase of the signal output by the waveform control unit 320 by changing the delay amount of the timing generator 330 based on the phase difference detected by the phase comparison unit 350. In addition, the control device 200 adjusts the phase of the signal input by the determination unit 340 based on the detected phase difference. For example, the control device 200 writes to a delay setting register included in the timing generator 330.

本実施形態に係る試験装置１００は、それぞれの信号入出力部１５０の各端子Ｐ１〜Ｐｎから接続点Ｐまでの配線長にばらつきが存在する場合であっても、それぞれの信号入出力部１５０の各端子Ｐ１〜Ｐｎにおける信号入出力の位相差（スキュー）を同一に調整することを目的とする。   In the test apparatus 100 according to the present embodiment, even when there is variation in the wiring length from each terminal P1 to Pn of each signal input / output unit 150 to the connection point P, the signal input / output unit 150 The purpose is to adjust the signal input / output phase difference (skew) at the terminals P1 to Pn to be the same.

図４は、本発明の実施形態に係る制御装置２００の機能構成を示す。制御装置２００は、第１調整部４００と、シフト量検出部４１０と、算出部４５０と、第２調整部４８０とを有する。第１調整部４００は、それぞれの信号入出力部１５０について、本発明に係る信号出力部の一例としてのドライバ１５２が信号を出力してから、本発明に係る信号入力部の一例としてのコンパレータ１５４がその信号を入力するまでの位相差が他の信号入出力部１５０と略同一となるように調整する。一例として、第１調整部４００は、それぞれの信号入出力部１５０について、ドライバ１５２による信号出力の位相と、コンパレータ１５４による信号入力の位相とを略同一に調整する。   FIG. 4 shows a functional configuration of the control device 200 according to the embodiment of the present invention. The control device 200 includes a first adjustment unit 400, a shift amount detection unit 410, a calculation unit 450, and a second adjustment unit 480. For each signal input / output unit 150, the first adjustment unit 400 outputs a signal from a driver 152 as an example of a signal output unit according to the present invention, and then a comparator 154 as an example of a signal input unit according to the present invention. Is adjusted so that the phase difference until the signal is input is substantially the same as that of the other signal input / output unit 150. As an example, the first adjustment unit 400 adjusts the signal output phase by the driver 152 and the signal input phase by the comparator 154 to be substantially the same for each signal input / output unit 150.

シフト量検出部４１０は、複数の信号入出力部１５０が調整用に互いに接続された状態において、第１の信号入出力部１５０のドライバ１５２（ＤＲ１）が出力した信号を第２の信号入出力部１５０のコンパレータ１５４（ＣＰ２）が入力するためにコンパレータ１５４の信号入力タイミングをシフトすべき第１シフト量Ｔ１を検出する。この第１シフト量をＴ１と記す。また、シフト量検出部４１０は、第２の信号入出力部１５０内のドライバ１５２（ＤＲ２）が出力した信号を第１の信号入出力部１５０内のコンパレータ１５４（ＣＰ１）が入力するためにコンパレータ１５４の信号入力タイミングをシフトすべき第２シフト量Ｔ２を検出する。この第２シフト量をＴ２と記す。The shift amount detection unit 410 outputs the signal output by the driver 152 (DR1) of the first signal input / output unit 150 to the second signal input / output in a state where the plurality of signal input / output units 150 are connected to each other for adjustment. comparator 154 parts 0.99 (CP2) detects a first shift amount T 1 to shift the signal input timing of the comparator 154 to enter. The first shift amount referred to T 1. In addition, the shift amount detection unit 410 is a comparator for the signal output from the driver 152 (DR2) in the second signal input / output unit 150 to be input by the comparator 154 (CP1) in the first signal input / output unit 150. 154 signal input timing of detecting a second shift amount T 2 to shift the. The second shift quantity referred to as T 2.

詳細には、シフト量検出部４１０は、第１選択部４２０と、出力指示部４３０と、検出器４４０とを有してもよい。第１選択部４２０は、複数の信号入出力部１５０のそれぞれを順次選択する。出力指示部４３０は、第１選択部４２０によって選択された信号入出力部１５０内のドライバ１５２から調整用信号を出力させる。そして、検出器４４０は、調整用信号を２以上の他の信号入出力部１５０内のコンパレータ１５４がそれぞれ入力するためにそれぞれのコンパレータ１５４の信号入力タイミングをシフトすべきシフト量を並行して検出する。一例として、ＤＲ１によってＣＰ２からＣＰｎのそれぞれに対して調整用信号を出力させ、次に、ＤＲ２によってＣＰ３からＣＰｎのそれぞれに対して調整用信号を出力させ、順次この繰り返しによってＤＲ１からＤＲ（ｎ−１）のそれぞれに調整用信号を出力させてもよい。   Specifically, the shift amount detection unit 410 may include a first selection unit 420, an output instruction unit 430, and a detector 440. The first selection unit 420 sequentially selects each of the plurality of signal input / output units 150. The output instruction unit 430 outputs an adjustment signal from the driver 152 in the signal input / output unit 150 selected by the first selection unit 420. Then, the detector 440 detects in parallel the shift amount to which the signal input timing of each comparator 154 should be shifted in order for the comparator 154 in two or more other signal input / output units 150 to input adjustment signals. To do. As an example, an adjustment signal is output to each of CP2 to CPn by DR1, and then an adjustment signal is output to each of CP3 to CPn by DR2, and by sequentially repeating this, DR1 to DR (n− An adjustment signal may be output to each of 1).

算出部４５０は、第１シフト量および第２シフト量に基づいて、第１の信号入出力部１５０および第２の信号入出力部１５０の位相のずれ量を算出する。詳細には、算出部４５０は、第２選択部４６０およびずれ量算出部４７０を有してもよい。第２選択部４６０は、複数の信号入出力部１５０から第１の信号入出力部１５０および第２の信号入出力部１５０を順次選択する。そして、ずれ量算出部４７０は、選択された第１の信号入出力部１５０内のドライバ１５２が出力した信号を選択された第２の信号入出力部１５０内のコンパレータ１５４が入力するためのシフト量を第１シフト量として算出する。また、ずれ量算出部４７０は、選択された第２の信号入出力部１５０内のドライバ１５２が出力した信号を選択された第１の信号入出力部１５０内のコンパレータ１５４が入力するためのシフト量を第２シフト量として算出する。そして、ずれ量算出部４７０は、これら第１シフト量および第２シフト量に基づいて、第１の信号入出力部１５０および第２の信号入出力部１５０の位相のずれ量を算出する。第２調整部４８０は、ずれ量算出部４７０により算出されたそれぞれのずれ量に基づいて、複数の信号入出力部１５０の信号出力および信号入力の位相が略同一となるように調整する。   The calculation unit 450 calculates the phase shift amount between the first signal input / output unit 150 and the second signal input / output unit 150 based on the first shift amount and the second shift amount. Specifically, the calculation unit 450 may include a second selection unit 460 and a deviation amount calculation unit 470. The second selection unit 460 sequentially selects the first signal input / output unit 150 and the second signal input / output unit 150 from the plurality of signal input / output units 150. The shift amount calculation unit 470 then shifts the signal output from the driver 152 in the selected first signal input / output unit 150 to be input by the comparator 154 in the selected second signal input / output unit 150. The amount is calculated as the first shift amount. Further, the deviation amount calculation unit 470 is a shift for the comparator 154 in the selected first signal input / output unit 150 to input the signal output from the driver 152 in the selected second signal input / output unit 150. The amount is calculated as the second shift amount. Then, the shift amount calculation unit 470 calculates the phase shift amount of the first signal input / output unit 150 and the second signal input / output unit 150 based on the first shift amount and the second shift amount. The second adjustment unit 480 adjusts the signal output and signal input phases of the plurality of signal input / output units 150 so as to be substantially the same based on the respective shift amounts calculated by the shift amount calculation unit 470.

また、検出器４４０は、第２調整部４８０により第１の信号入出力部１５０および第２の信号入出力部１５０の信号出力および信号入力の位相が略同一となるように調整された状態において、調整後の第１シフト量および第２シフト量を検出してもよい。そしてこの場合、算出部４５０は、調整後の第１シフト量および第２のシフト量に基づいて、調整後のずれ量を算出する。調整後のずれ量が略ゼロでない場合には、第２調整部４８０は、それぞれの信号入出力部１５０の信号入出力の位相を再度調整してもよい。これに代えて、試験装置１００は、調整の工程に何らかの障害が発生したものとして、エラーが発生した旨を外部に通知してもよい。   In addition, the detector 440 is adjusted by the second adjustment unit 480 so that the signal output and signal input phases of the first signal input / output unit 150 and the second signal input / output unit 150 are substantially the same. The adjusted first shift amount and second shift amount may be detected. In this case, the calculation unit 450 calculates the adjusted shift amount based on the adjusted first shift amount and the second shift amount. When the amount of deviation after adjustment is not substantially zero, the second adjustment unit 480 may adjust the signal input / output phase of each signal input / output unit 150 again. Instead, the test apparatus 100 may notify the outside that an error has occurred, assuming that some trouble has occurred in the adjustment process.

図５は、それぞれの信号入出力部１５０から入出力される信号のタイミングチャートを示す。図５において、ＤＲ１の信号出力およびＣＰ１の信号入力の位相は、第１調整部４００によって略同一に調整されている。同様に、ＤＲ２の信号出力およびＣＰ２の信号入力の位相は、第１調整部４００によって略同一に調整されている。図５では、この状態において、ＤＲ１の信号出力の位相に対するＣＰ２の信号入力の位相のずれ量（ΔＴ）を算出する処理を説明する。なお、第１調整部４００による調整によって、このずれ量（ΔＴ）は、ＣＰ１の信号入力の位相に対するＤＲ２の信号出力の位相のずれ量と同一となる。即ち、このずれ量は、ＤＲ１およびＣＰ１を有する第１の信号入出力部１５０に対する、ＤＲ２およびＣＰ２を有する第２の信号入出力部１５０の位相のずれ量となる。   FIG. 5 shows a timing chart of signals input / output from each signal input / output unit 150. In FIG. 5, the phase of the DR1 signal output and the CP1 signal input is adjusted to be substantially the same by the first adjustment unit 400. Similarly, the phase of the DR2 signal output and the CP2 signal input is adjusted to be substantially the same by the first adjustment unit 400. FIG. 5 illustrates a process of calculating a phase shift amount (ΔT) of the CP2 signal input with respect to the DR1 signal output phase in this state. By the adjustment by the first adjustment unit 400, the shift amount (ΔT) becomes the same as the shift amount of the phase of the DR2 signal output with respect to the phase of the CP1 signal input. That is, this shift amount is a phase shift amount of the second signal input / output unit 150 having DR2 and CP2 with respect to the first signal input / output unit 150 having DR1 and CP1.

シフト量検出部４１０は、ＤＲ１が出力した信号をＣＰ２が入力するためにＣＰ２の信号入力タイミングをシフトすべき第１シフト量を検出する。このシフト量は、時間の進行方向を正の数とする整数とする。即ち例えば、図５の例において第１シフト量によるシフト方向は、時間の進行方向とは逆方向であるから、この第１シフト量を負の値となる。また、ＤＲ１からＣＰ２までの間には配線による信号遅延が生じる。この信号遅延による遅延量をＴＬとする。図５からも明らかなように、第１シフト量（Ｔ１）、配線による信号遅延（ＴＬ）、および、位相のずれ量（ΔＴ）の間には、以下の関係が成り立つ。
ΔＴ＝ＴＬ−Ｔ１ …式（１）The shift amount detection unit 410 detects a first shift amount to which the signal input timing of CP2 should be shifted in order for CP2 to input the signal output from DR1. This shift amount is an integer having a positive direction in the direction of time. That is, for example, in the example of FIG. 5, the shift direction by the first shift amount is opposite to the time progression direction, and thus the first shift amount is a negative value. Further, a signal delay due to wiring occurs between DR1 and CP2. Let TL be the delay amount due to this signal delay. As is clear from FIG. 5, the following relationship holds among the first shift amount (T 1 ), the signal delay (T L ) due to the wiring, and the phase shift amount (ΔT).
ΔT = T L −T 1 Formula (1)

また、シフト量検出部４１０は、ＤＲ２が出力した信号をＣＰ１が入力するためにＣＰ１の信号入力タイミングをシフトすべき第２シフト量を検出する。図５の例において第２シフト量によるシフト方向は、時間の進行方向と同一方向であるから、この第２シフト量を正の値とする。また、既に述べたように信号遅延による遅延量をＴＬとする。図５からも明らかなように、第２シフト量（Ｔ２）、配線による信号遅延（ＴＬ）、および、位相のずれ量（ΔＴ）の間には、以下の関係が成り立つ。
ΔＴ＝Ｔ２−ＴＬ …式（２）Further, the shift amount detection unit 410 detects a second shift amount to which the signal input timing of CP1 should be shifted in order for CP1 to input the signal output from DR2. In the example of FIG. 5, the shift direction by the second shift amount is the same direction as the time progression direction, so this second shift amount is a positive value. Further, as already described, the delay amount due to the signal delay is TL . As is apparent from FIG. 5, the following relationship holds among the second shift amount (T 2 ), the signal delay (T L ) due to the wiring, and the phase shift amount (ΔT).
ΔT = T 2 −T L (2)

以上の式（１）および式（２）をΔＴについての方程式として解くと、以下のような解が導かれる（式（３））。
ΔＴ＝（Ｔ２−Ｔ１）／２ …式（３）
即ち、算出部４５０は、第２シフト量から第１シフト量を減じて２で割った値を、第１の信号入出力部１５０に対する第２の信号入出力部１５０の位相のずれ量として算出することができる。Solving the above formulas (1) and (2) as an equation for ΔT leads to the following solution (formula (3)).
ΔT = (T 2 −T 1 ) / 2 Formula (3)
That is, the calculation unit 450 calculates a value obtained by subtracting the first shift amount from the second shift amount and dividing the result by 2 as the phase shift amount of the second signal input / output unit 150 with respect to the first signal input / output unit 150. can do.

図６は、本発明の実施形態に係る試験装置１００による調整処理のフローチャートを示す。第１調整部４００は、それぞれの信号入出力部１５０について、ドライバ１５２が信号を出力してからコンパレータ１５４がその信号を入力するまでの位相差が他の信号入出力部１５０と略同一となるように調整する（Ｓ６００）。この調整を第１の位相調整と呼ぶ。第１選択部４２０は、複数の信号入出力部１５０のそれぞれを順次選択する（Ｓ６１０）。出力指示部４３０は、第１選択部４２０によって選択された信号入出力部１５０内のドライバ１５２から調整用信号を出力させる（Ｓ６２０）。そして、検出器４４０は、調整用信号を２以上の他の信号入出力部１５０内のコンパレータ１５４がそれぞれ入力するためにそれぞれのコンパレータ１５４の信号入力タイミングをシフトすべきシフト量を並行して検出する（Ｓ６３０）。Ｓ６１０において未だ選択されていない信号入出力部１５０があれば（Ｓ６４０：ＮＯ）、試験装置１００はＳ６１０に処理を戻す。既に全ての信号入出力部１５０が選択されていれば（Ｓ６４０：ＹＥＳ）、試験装置１００はＳ６５０に処理を移す。   FIG. 6 shows a flowchart of adjustment processing by the test apparatus 100 according to the embodiment of the present invention. In the first adjustment unit 400, the phase difference between the signal input / output unit 150 and the signal output from the driver 152 until the comparator 154 inputs the signal is substantially the same as that of the other signal input / output units 150. (S600). This adjustment is referred to as a first phase adjustment. The first selection unit 420 sequentially selects each of the plurality of signal input / output units 150 (S610). The output instruction unit 430 outputs an adjustment signal from the driver 152 in the signal input / output unit 150 selected by the first selection unit 420 (S620). Then, the detector 440 detects in parallel the shift amount to which the signal input timing of each comparator 154 should be shifted in order for the comparator 154 in two or more other signal input / output units 150 to input adjustment signals. (S630). If there is a signal input / output unit 150 that has not been selected in S610 (S640: NO), the test apparatus 100 returns the process to S610. If all the signal input / output units 150 have already been selected (S640: YES), the test apparatus 100 moves the process to S650.

第２選択部４６０は、複数の信号入出力部１５０から第１の信号入出力部１５０および第２の信号入出力部１５０を順次選択する（Ｓ６５０）。そして、ずれ量算出部４７０は、選択された第１の信号入出力部１５０内のドライバ１５２が出力した信号を選択された第２の信号入出力部１５０内のコンパレータ１５４が入力するためのシフト量を第１シフト量として算出する（Ｓ６６０）。また、ずれ量算出部４７０は、選択された第２の信号入出力部１５０内のドライバ１５２が出力した信号を選択された第１の信号入出力部１５０内のコンパレータ１５４が入力するためのシフト量を第２シフト量として算出する。そして、ずれ量算出部４７０は、これら第１シフト量および第２シフト量に基づいて、第１の信号入出力部１５０および第２の信号入出力部１５０の位相のずれ量を算出する。Ｓ６５０において未だ選択されていない信号入出力部１５０があれば（Ｓ６７０：ＮＯ）、試験装置１００はＳ６５０に処理を戻す。   The second selection unit 460 sequentially selects the first signal input / output unit 150 and the second signal input / output unit 150 from the plurality of signal input / output units 150 (S650). The shift amount calculation unit 470 then shifts the signal output from the driver 152 in the selected first signal input / output unit 150 to be input by the comparator 154 in the selected second signal input / output unit 150. The amount is calculated as the first shift amount (S660). Further, the deviation amount calculation unit 470 is a shift for the comparator 154 in the selected first signal input / output unit 150 to input the signal output from the driver 152 in the selected second signal input / output unit 150. The amount is calculated as the second shift amount. Then, the shift amount calculation unit 470 calculates the phase shift amount of the first signal input / output unit 150 and the second signal input / output unit 150 based on the first shift amount and the second shift amount. If there is a signal input / output unit 150 that has not been selected in S650 (S670: NO), the test apparatus 100 returns the process to S650.

一方で、Ｓ６５０において既に全ての信号入出力部１５０が選択されていれば（Ｓ６７０：ＹＥＳ）、第２調整部４８０は、ずれ量算出部４７０により算出されたそれぞれのずれ量に基づいて、複数の信号入出力部１５０の信号出力および信号入力の位相が略同一となるように調整する（Ｓ６８０）。この調整を第２の位相調整と呼ぶ。例えば、第２調整部４８０は、全ての信号入出力部１５０の信号入出力の位相を、予め定められた信号入出力の位相と略同一としてもよい。当該予め定められた信号入出力の位相は、全ての信号入出力部１５０の位相の平均であってもよいし、複数の信号入出力部１５０の中から選択したある１つの信号入出力部１５０の位相であってもよい。   On the other hand, if all the signal input / output units 150 have already been selected in S650 (S670: YES), the second adjustment unit 480 can generate a plurality of values based on the respective deviation amounts calculated by the deviation amount calculation unit 470. The signal input and output of the signal input / output unit 150 is adjusted so that the phases of the signal input and the signal input are substantially the same (S680). This adjustment is called a second phase adjustment. For example, the second adjustment unit 480 may make the signal input / output phases of all the signal input / output units 150 substantially the same as the predetermined signal input / output phases. The predetermined signal input / output phase may be an average of the phases of all the signal input / output units 150, or one signal input / output unit 150 selected from the plurality of signal input / output units 150. May be the phase.

図７は、本発明の実施形態の第１変形例に係る制御装置２００の機能構成を示す。本変形例は、第１の位相調整および第２の位相調整を並列に処理することで、調整処理に要する時間を短縮することを目的とする。本変形例における制御装置２００は、図４に示す制御装置２００と同様に、第１調整部４００と、シフト量検出部４１０と、算出部４５０と、第２調整部４８０とを有する。但し、図４に示す第１調整部４００とは異なり、本変形例の第１調整部４００は、位相差検出部４０２と、補正部４０５とを有する。   FIG. 7 shows a functional configuration of the control device 200 according to the first modification of the embodiment of the present invention. The purpose of the present modification is to reduce the time required for the adjustment process by processing the first phase adjustment and the second phase adjustment in parallel. Similar to the control device 200 shown in FIG. 4, the control device 200 in the present modification includes a first adjustment unit 400, a shift amount detection unit 410, a calculation unit 450, and a second adjustment unit 480. However, unlike the first adjustment unit 400 illustrated in FIG. 4, the first adjustment unit 400 of the present modification includes a phase difference detection unit 402 and a correction unit 405.

位相差検出部４０２は、検出器４４０によるシフト量の検出と並行して、出力指示部４３０の指示により出力された調整用信号を、第１選択部４２０によって選択された信号入出力部１５０内のコンパレータ１５４が入力するまでの位相差を検出する。即ち例えば、ＤＲ１から出力された調整用信号はＣＰ２に入力されて、検出器４４０によって第１シフト量が検出される。これと並行して、ＤＲ１から出力されたこの調整用信号はＣＰ１にも入力されて、ＤＲ１およびＣＰ１の信号入出力の位相差が位相差検出部４０２によって検出される。   In parallel with the detection of the shift amount by the detector 440, the phase difference detection unit 402 uses the adjustment signal output by the instruction of the output instruction unit 430 in the signal input / output unit 150 selected by the first selection unit 420. The phase difference until the comparator 154 inputs is detected. That is, for example, the adjustment signal output from DR1 is input to CP2, and the first shift amount is detected by the detector 440. In parallel with this, the adjustment signal output from DR 1 is also input to CP 1, and the phase difference between the signal inputs and outputs of DR 1 and CP 1 is detected by phase difference detector 402.

補正部４０５は、位相差検出部４０２によって検出された位相差に基づいて、算出部４５０に入力される第１シフト量および第２シフト量を補正する。例えば、補正部４０５は、ＣＰ２の信号入力の位相がＤＲ２の信号出力の位相よりも遅れていれば、その位相差を第１シフト量に加えてもよい。これにより、それぞれの信号入出力部１５０内で信号出力および信号入力の位相が略等しいことを前提とした第１シフト量および第２シフト量を、算出部４５０に入力することができる。   The correction unit 405 corrects the first shift amount and the second shift amount input to the calculation unit 450 based on the phase difference detected by the phase difference detection unit 402. For example, if the phase of the CP2 signal input is delayed from the phase of the DR2 signal output, the correction unit 405 may add the phase difference to the first shift amount. Thereby, the first shift amount and the second shift amount on the assumption that the phase of the signal output and the signal input are approximately equal in each signal input / output unit 150 can be input to the calculation unit 450.

その他の構成については、図４と略同一であるから説明を省略する。
以上、本変形例においては、第１の位相調整および第２の位相調整を並列に処理することで、調整処理に要する時間を短縮することができる。また、図１から図６に示す実施形態と同様に、配線の信号遅延量が不明な場合であっても、各端子の信号入出力の位相を略同一に調整することができる。Other configurations are substantially the same as those in FIG.
As described above, in the present modification, the time required for the adjustment process can be shortened by performing the first phase adjustment and the second phase adjustment in parallel. Similarly to the embodiment shown in FIGS. 1 to 6, even when the signal delay amount of the wiring is unknown, the signal input / output phase of each terminal can be adjusted to be substantially the same.

図８は、本実施形態の第２変形例に係る試験装置１００の全体構成を示す。本変形例に係る試験装置１００は、図１に示した試験装置１００と略同一の構成および機能を採るので、図１に示した部材と略同一の構成および機能を採る部材については、同一符号を付け、以下相違点を除き説明を省略する。   FIG. 8 shows an overall configuration of a test apparatus 100 according to a second modification of the present embodiment. Since the test apparatus 100 according to the present modification has substantially the same configuration and function as the test apparatus 100 shown in FIG. 1, members having the same configuration and function as those shown in FIG. The description will be omitted except for the differences.

本変形例に係る試験装置１００は、第１の基板に設けられた第１の端子グループ７１０と、第１の基板とは異なる第２の基板に設けられた第２の端子グループ７２０と、キャリブレーションボード７５０と、第１の遅延量レジスタ７６０と、第２の遅延量レジスタ７７０と、制御装置２００とを備える。   The test apparatus 100 according to this modification includes a first terminal group 710 provided on the first board, a second terminal group 720 provided on a second board different from the first board, and a calibration. A processing board 750, a first delay amount register 760, a second delay amount register 770, and a control device 200.

ここで、第１の端子グループ７１０と第２の端子グループ７２０との間における信号入出力部１５０の位相差（スキュー）は、グループ間に物理的な条件（温度条件、伝送経路、中継コネクタの嵌合条件、電源電圧条件、その他）の違いがあることから、同一基板内の場合よりも大きくなり易い。グループ間の位相差を求める別の方法としては、外部の基準タイミングの信号源と測定器を準備し、順次シリアルに接続して位相差を求めてキャリブレーションする方法がある。しかし、数千チャンネルもの信号入出力部１５０が存在するので、当該方法では時間がかかる難点があり、特に量産ラインの現場では問題となる。本件の第２変形例は、このような場合であっても、短時間にグループ間の位相差を求めることができる。   Here, the phase difference (skew) of the signal input / output unit 150 between the first terminal group 710 and the second terminal group 720 is a physical condition (temperature condition, transmission path, relay connector) between the groups. Because there are differences in fitting conditions, power supply voltage conditions, etc.), it tends to be larger than in the same substrate. As another method for obtaining the phase difference between groups, there is a method in which an external reference timing signal source and a measuring device are prepared and serially connected in series to obtain the phase difference and perform calibration. However, since the signal input / output unit 150 having thousands of channels exists, this method has a problem that it takes time, and is particularly problematic in the field of mass production lines. Even in such a case, the second modification of the present case can obtain the phase difference between groups in a short time.

第１の端子グループ７１０および第２の端子グループ７２０は、所定の単位でグループ化された複数の信号入出力部１５０および複数のピンリソース３００を有する。信号入出力部１５０およびピンリソース３００は、複数の入出力端子７００のそれぞれに対応して設けられる。複数の信号入出力部１５０およびピンリソース３００のそれぞれは、与えられるタイミング信号に応じて調整用信号を生成して、入出力端子７００から生成した調整用信号を出力し、また、与えられるタイミング信号に応じてストローブ信号を生成して、生成したストローブ信号のタイミングで入出力端子７００受け取った論理信号を論理判定する。   The first terminal group 710 and the second terminal group 720 include a plurality of signal input / output units 150 and a plurality of pin resources 300 grouped in a predetermined unit. The signal input / output unit 150 and the pin resource 300 are provided corresponding to each of the plurality of input / output terminals 700. Each of the plurality of signal input / output units 150 and the pin resource 300 generates an adjustment signal in accordance with a given timing signal, outputs the adjustment signal generated from the input / output terminal 700, and also provides a given timing signal In response to this, a strobe signal is generated, and the logical signal received at the input / output terminal 700 is logically determined at the timing of the generated strobe signal.

また、本変形例において、複数のピンリソース３００のそれぞれは、信号入出力部１５０に対して与えられるタイミング信号を遅延させた調整用信号およびストローブ信号を出力する可変遅延回路を有する。即ち、本変形例において、可変遅延回路は、複数の信号入出力部１５０に一対一に対応して設けられる。   In the present modification, each of the plurality of pin resources 300 includes a variable delay circuit that outputs an adjustment signal and a strobe signal obtained by delaying a timing signal supplied to the signal input / output unit 150. That is, in the present modification, variable delay circuits are provided in a one-to-one correspondence with the plurality of signal input / output units 150.

第１の端子グループ７１０および第２の端子グループ７２０のそれぞれは、一例として、当該試験装置１００に装着される試験モジュールが搭載された基板単位でグループ化されてよい。すなわち、第１の端子グループ７１０が有する複数の信号入出力部１５０およびピンリソース３００は、第１の基板に設けられ、第２の端子グループ７２０が有する複数の信号入出力部１５０およびピンリソース３００は、第１の基板とは異なる第２の基板に設けられてよい。また、第１の端子グループ７１０および第２の端子グループ７２０のそれぞれは、一例として、接続される被試験デバイス２０単位でグループ化されてよい。すなわち、第１の端子グループ７１０が有する複数の信号入出力部１５０およびピンリソース３００は、第１の被試験デバイス２０に接続され、第２の端子グループ７２０が有する複数の信号入出力部１５０およびピンリソース３００は、第１の被試験デバイス２０とは異なる第２の被試験デバイス２０に接続されてよい。   As an example, each of the first terminal group 710 and the second terminal group 720 may be grouped in units of boards on which test modules to be mounted on the test apparatus 100 are mounted. That is, the plurality of signal input / output units 150 and pin resources 300 included in the first terminal group 710 are provided on the first substrate, and the plurality of signal input / output units 150 and pin resources 300 included in the second terminal group 720 are included. May be provided on a second substrate different from the first substrate. Further, each of the first terminal group 710 and the second terminal group 720 may be grouped in units of devices under test 20 to be connected as an example. That is, the plurality of signal input / output units 150 and pin resources 300 included in the first terminal group 710 are connected to the first device under test 20, and the plurality of signal input / output units 150 included in the second terminal group 720 and The pin resource 300 may be connected to a second device under test 20 that is different from the first device under test 20.

キャリブレーションボード７５０は、第１の端子グループ７１０の信号入出力部１５０と、第２の端子グループ７２０の信号入出力部１５０とを一対一に接続する。ここで、第１の端子グループ７１０が設けられた第１の基板と、第２の端子グループ７２０が設けられた第１の基板とは、同一の回路内容であってよい。キャリブレーションボード７５０は、一例として、第１の端子グループ７１０の少なくとも２以上の信号入出力部１５０と、第２の端子グループ７２０における同数の信号入出力部１５０とを一対一に接続してよい。また、キャリブレーションボード７５０は、第１の端子グループ７１０が有する複数の信号入出力部１５０と、第２の端子グループ７２０が有する対応する信号入出力部１５０とを接続する複数の配線７５５を有してよい。信号入出力部１５０間を接続する複数の配線７５５の長さは、互いに異なっていてもよい。キャリブレーションボード７５０は、一例として、被試験デバイス２０の端子に類似した端子形状を有するものであってＩＣソケット（又はコンタクトソケット）に装着可能な形態であってもよいし、ＩＣソケットを外した状態のソケットボードの電極に対して対面接触するボード状の形態であってもよいし、ソケットボードをショート配線する形態であってもよい。   The calibration board 750 connects the signal input / output unit 150 of the first terminal group 710 and the signal input / output unit 150 of the second terminal group 720 on a one-to-one basis. Here, the first substrate provided with the first terminal group 710 and the first substrate provided with the second terminal group 720 may have the same circuit contents. As an example, the calibration board 750 may connect at least two or more signal input / output units 150 of the first terminal group 710 and the same number of signal input / output units 150 of the second terminal group 720 on a one-to-one basis. . The calibration board 750 includes a plurality of wirings 755 that connect the plurality of signal input / output units 150 included in the first terminal group 710 and the corresponding signal input / output units 150 included in the second terminal group 720. You can do it. The lengths of the plurality of wirings 755 connecting the signal input / output units 150 may be different from each other. As an example, the calibration board 750 may have a terminal shape similar to the terminal of the device under test 20 and may be attached to an IC socket (or contact socket), or the IC socket is removed. It may be in the form of a board that contacts the electrodes of the socket board in a state of facing, or may be in the form of short-circuiting the socket board.

第１の遅延量レジスタ７６０は、第１の端子グループ７１０の複数のピンリソース３００に対して、所望のオフセット遅延を付与する。第１の遅延量レジスタ７６０は、第１の端子グループ７１０が有する信号入出力部１５０に対応して設けられた可変遅延回路に設定すべき基準遅延量を予め格納し、第１の端子グループ７１０が有する信号入出力部１５０に与えられるタイミング信号を遅延して生成される調整用信号およびストローブ信号の基準位相を略同一の位相に調整する。ここで、基準位相とは、パターン発生器により指定された指定遅延量が基準値（例えば０）の場合における、ピンリソース３０から出力される調整用信号およびストローブ信号の位相をいう。   The first delay amount register 760 gives a desired offset delay to the plurality of pin resources 300 of the first terminal group 710. The first delay amount register 760 stores in advance a reference delay amount to be set in a variable delay circuit provided corresponding to the signal input / output unit 150 included in the first terminal group 710, and the first terminal group 710. The reference signal phase of the adjustment signal and the strobe signal generated by delaying the timing signal supplied to the signal input / output unit 150 is adjusted to substantially the same phase. Here, the reference phase refers to the phases of the adjustment signal and the strobe signal output from the pin resource 30 when the designated delay amount designated by the pattern generator is a reference value (for example, 0).

第２の遅延量レジスタ７７０は、第２の端子グループ７２０の複数のピンリソース３００に対して、所望のオフセット遅延を付与する。第２の遅延量レジスタ７７０は、第２の端子グループ７２０が有する信号入出力部１５０に対応して設けられた可変遅延回路に設定すべき基準遅延量を予め格納し、第２の端子グループ７２０が有する信号入出力部１５０およびピンリソース３００に与えられるタイミング信号を遅延して生成される調整用信号およびストローブ信号の基準位相を略同一の位相に調整する。   The second delay amount register 770 gives a desired offset delay to the plurality of pin resources 300 of the second terminal group 720. The second delay amount register 770 stores in advance a reference delay amount to be set in a variable delay circuit provided corresponding to the signal input / output unit 150 included in the second terminal group 720, and the second terminal group 720. The reference signal phases of the adjustment signal and the strobe signal generated by delaying the timing signal applied to the signal input / output unit 150 and the pin resource 300 are adjusted to substantially the same phase.

なお、試験モジュール単位で複数の信号入出力部１５０およびピンリソース３００がグループ化されている場合、第１の端子グループ７１０の複数の信号入出力部１５０、複数のピンリソース３００及び第１の遅延量レジスタ７６０は、一例として、第１の基板に設けられ、第２の端子グループ７２０の複数の信号入出力部１５０、複数のピンリソース３００及び第２の遅延量レジスタ７７０は、第１の端子グループ７１０とは異なる第２の基板に設けられてよい。   When a plurality of signal input / output units 150 and pin resources 300 are grouped for each test module, the plurality of signal input / output units 150, the plurality of pin resources 300, and the first delay of the first terminal group 710 are used. As an example, the quantity register 760 is provided on the first board, and the plurality of signal input / output units 150, the plurality of pin resources 300, and the second delay quantity register 770 of the second terminal group 720 are included in the first terminal. It may be provided on a second substrate different from the group 710.

制御装置２００は、キャリブレーション部８００を有する。キャリブレーション部８００は、第１の端子グループ７１０が有するピンリソース３００および信号入出力部１５０に与えられるタイミング信号を遅延して生成される調整用信号及びストローブ信号の基準位相、及び第２の端子グループ７２０が有するピンリソース３００および信号入出力部１５０に与えられるタイミング信号を遅延して生成される調整用信号及びストローブ信号の基準位相を、信号入出力部１５０毎に設定する。キャリブレーション部８００は、第１のシフト量検出部８１０と、第２のシフト量検出部８２０と、位相設定部８３０とを含む。   The control device 200 has a calibration unit 800. The calibration unit 800 includes a reference phase of the adjustment signal and the strobe signal generated by delaying the timing signal applied to the pin resource 300 and the signal input / output unit 150 included in the first terminal group 710, and the second terminal. The reference phase of the adjustment signal and the strobe signal generated by delaying the timing signal applied to the pin resource 300 and the signal input / output unit 150 included in the group 720 is set for each signal input / output unit 150. Calibration unit 800 includes a first shift amount detection unit 810, a second shift amount detection unit 820, and a phase setting unit 830.

第１のシフト量検出部８１０は、第１の端子グループ７１０の第１の信号入出力部１５０から出力した調整用信号を、第２の端子グループ７２０の第２の信号入出力部１５０のストローブ信号により検出させた場合における、第２の信号入出力部１５０に与えられるタイミング信号を遅延して生成されるストローブ信号の基準位相からの位相シフト量を検出する。ここで、位相シフト量とは、遅延量を調整制御することによって調整用信号またはストローブ信号の位相を変化させた場合における、当該調整用信号またはストローブ信号の位相変化量をいう。   The first shift amount detection unit 810 outputs the adjustment signal output from the first signal input / output unit 150 of the first terminal group 710 to the strobe of the second signal input / output unit 150 of the second terminal group 720. When the signal is detected, the phase shift amount from the reference phase of the strobe signal generated by delaying the timing signal given to the second signal input / output unit 150 is detected. Here, the phase shift amount refers to the amount of phase change of the adjustment signal or strobe signal when the phase of the adjustment signal or strobe signal is changed by adjusting and controlling the delay amount.

また、各コンパレータ１５４は、一例として、スイッチ付きの終端抵抗（例えば５０Ωを）を有してよい。この場合、調整用信号を出力するドライバ１５２側のコンパレータ１５４は、終端抵抗のスイッチをオフ状態とし、調整用信号を受信する２つのコンパレータ１５４は、終端抵抗のスイッチをオン状態にして終端抵抗で終端した状態としてよい。   Moreover, each comparator 154 may have a termination resistor with a switch (for example, 50Ω) as an example. In this case, the comparator 154 on the driver 152 side that outputs the adjustment signal turns off the termination resistor, and the two comparators 154 that receive the adjustment signal turn on the termination resistor and turn on the termination resistor. It may be in a terminated state.

第２のシフト量検出部８２０は、第２の端子グループ７２０の第２の信号入出力部１５０から出力した調整用信号を、第１の端子グループ７１０の第１の信号入出力部１５０のストローブ信号により検出させた場合における、第１の信号入出力部１５０に与えられるタイミング信号を遅延して生成されるストローブ信号の基準位相からの位相シフト量を検出する。   The second shift amount detection unit 820 uses the adjustment signal output from the second signal input / output unit 150 of the second terminal group 720 as the strobe of the first signal input / output unit 150 of the first terminal group 710. When detected by a signal, the phase shift amount from the reference phase of the strobe signal generated by delaying the timing signal applied to the first signal input / output unit 150 is detected.

位相設定部８３０は、第１のシフト量検出部８１０が検出した位相シフト量と、第２のシフト量検出部８２０が検出した位相シフト量との差分に基づいて、第１の端子グループ７１０におけるタイミング信号に応じて生成される調整用信号およびストローブ信号の基準位相の平均と、第２の端子グループ７２０におけるタイミング信号に応じて生成される調整用信号およびストローブ信号の基準位相の平均とが略一致するように、それぞれの基準位相を設定する。本変形例において、位相設定部８３０は、接続されたコンパレータ１５０の組み合わせごとに、位相シフト量の差分を算出し、各入出力端子７００について算出した差分の平均値に基づいて、それぞれの信号入出力部１５０に与える調整用信号の基準位相および信号入出力部１５０から出力された論理信号を受け取るストローブ信号の基準位相を設定する。また、位相設定部８３０は、一例として、第１の端子グループ７１０又は第２の端子グループ７２０のいずれかが有する信号入出力部１５０のそれぞれの調整用信号およびストローブ信号の基準位相を、差分の平均値に基づいて、略同一のシフト量でシフトさせてもよい。   Based on the difference between the phase shift amount detected by the first shift amount detection unit 810 and the phase shift amount detected by the second shift amount detection unit 820, the phase setting unit 830 uses the first terminal group 710. The average of the reference phase of the adjustment signal and the strobe signal generated according to the timing signal and the average of the reference phase of the adjustment signal and the strobe signal generated according to the timing signal in the second terminal group 720 are approximately. Each reference phase is set so as to match. In this modification, the phase setting unit 830 calculates the phase shift amount difference for each combination of the connected comparators 150, and inputs each signal input based on the average value of the differences calculated for each input / output terminal 700. The reference phase of the adjustment signal supplied to the output unit 150 and the reference phase of the strobe signal that receives the logic signal output from the signal input / output unit 150 are set. Further, as an example, the phase setting unit 830 calculates the reference phase of each adjustment signal and strobe signal of the signal input / output unit 150 included in either the first terminal group 710 or the second terminal group 720 as a difference. The shift may be performed with substantially the same shift amount based on the average value.

以上のような構成の本変形例に係る試験装置１００によれば、複数の信号入出力部１５０およびピンリソース３００を有する端子グループ毎に被試験デバイス２０との間で信号を授受する場合であっても、被試験デバイス２０との間で授受する信号の位相を精度よく調整することができる。   According to the test apparatus 100 according to this modification having the above-described configuration, signals are exchanged with the device under test 20 for each terminal group having a plurality of signal input / output units 150 and pin resources 300. However, the phase of a signal exchanged with the device under test 20 can be accurately adjusted.

図９は、第２変形例に係るピンリソース３００の構成の一例を、第１の遅延量レジスタ７６０（又は第２の遅延量レジスタ７７０）、信号入出力部１５０および入出力端子７００とともに示す。   FIG. 9 shows an example of the configuration of the pin resource 300 according to the second modification, together with the first delay amount register 760 (or the second delay amount register 770), the signal input / output unit 150, and the input / output terminal 700.

波形制御部３２０は、一例として、第１の可変遅延回路３２２を含んでよい。第１の可変遅延回路３２２は、タイミング発生器３３０から出力されたタイミング信号を遅延した調整用信号を出力する。この場合において、第１の可変遅延回路３２２は、パターン発生器３１０により指定された指定遅延量に、第１の遅延量レジスタ７６０（または第２の遅延量レジスタ７７０）に格納された基準遅延量を加えた遅延量分、タイミング発生器３３０から出力されたタイミング信号を遅延した調整用信号を生成する。ここで、第１の可変遅延回路３２２は、パターン発生器３１０から指定遅延量として基準値（例えば０）が指定された場合、調整用信号が基準位相となるような基準遅延量を格納する。   As an example, the waveform controller 320 may include a first variable delay circuit 322. The first variable delay circuit 322 outputs an adjustment signal obtained by delaying the timing signal output from the timing generator 330. In this case, the first variable delay circuit 322 adds the reference delay amount stored in the first delay amount register 760 (or the second delay amount register 770) to the specified delay amount specified by the pattern generator 310. An adjustment signal is generated by delaying the timing signal output from the timing generator 330 by the delay amount obtained by adding. Here, when the reference value (for example, 0) is designated as the designated delay amount from the pattern generator 310, the first variable delay circuit 322 stores the reference delay amount so that the adjustment signal becomes the reference phase.

そして、波形制御部３２０は、第１の可変遅延回路３２２により遅延された調整用信号を、ドライバ１５２および入出力端子７００を介して外部に供給する。これにより、波形制御部３２０によれば、基準位相から、パターン発生器３１０により指定された位相分シフトした位相の調整用信号を、外部に出力することができる。   Then, the waveform controller 320 supplies the adjustment signal delayed by the first variable delay circuit 322 to the outside via the driver 152 and the input / output terminal 700. Thereby, according to the waveform control unit 320, a phase adjustment signal shifted from the reference phase by the phase designated by the pattern generator 310 can be output to the outside.

判定部３４０は、一例として、第２の可変遅延回路３４２と、タイミングコンパレータ３４４と、良否検出部３４６とを含んでよい。第２の可変遅延回路３４２は、タイミング発生器３３０から出力されたタイミング信号を、第１の遅延量レジスタ７６０（または第２の遅延量レジスタ７７０）に格納された基準遅延量分遅延したストローブ信号を出力する。ここで、第２の可変遅延回路３４２は、第１の可変遅延回路３２２に供給される基準遅延量と共通の値が供給される。   For example, the determination unit 340 may include a second variable delay circuit 342, a timing comparator 344, and a pass / fail detection unit 346. The second variable delay circuit 342 is a strobe signal obtained by delaying the timing signal output from the timing generator 330 by the reference delay amount stored in the first delay amount register 760 (or the second delay amount register 770). Is output. Here, the second variable delay circuit 342 is supplied with a value common to the reference delay amount supplied to the first variable delay circuit 322.

タイミングコンパレータ３４４は、入出力端子７００およびコンパレータ１５４を介して受け取った論理信号を、第２の可変遅延回路３４２から出力されたストローブ信号のタイミングで論理判定する。そして、タイミングコンパレータ３４４は、論理判定した結果を表すタイミグ判定信号を出力する。良否検出部３４６は、タイミング判定信号とパターン発生器３１０により発生された期待値と比較して良否判定する。この判定部３４０によれば、タイミング発生器３３０により指定された位相から、予め指定された基準位相分シフトさせた位相のタイミングで、外部から受けた調整用信号を取り込むことができる。   The timing comparator 344 logically determines the logic signal received via the input / output terminal 700 and the comparator 154 at the timing of the strobe signal output from the second variable delay circuit 342. Then, the timing comparator 344 outputs a timing determination signal that represents the logical determination result. The pass / fail detector 346 determines pass / fail by comparing the timing determination signal with the expected value generated by the pattern generator 310. According to the determination unit 340, an adjustment signal received from the outside can be captured at a phase timing shifted from a phase designated by the timing generator 330 by a reference phase designated in advance.

また、試験装置１００は、第１の端子グループ７１０が有する複数のピンリソース３００に共通した第１の基準遅延量を第１の遅延量レジスタ７６０から与える。従って、試験装置１００は、第１の端子グループ７１０が有する複数の信号入出力部１５０のそれぞれに与えられるタイミング信号を略同一のシフト量で全体的にシフトすることができる。同様に、試験装置１００は、第２の端子グループ７２０が有する複数のピンリソース３００に共通した第２の基準遅延量を第２の遅延量レジスタ７７０から与える。従って、試験装置１００は、第２の端子グループ７２０が有する複数の信号入出力部１５０のそれぞれに与えられるタイミング信号を略同一のシフト量で全体的にシフトすることができる。   In addition, the test apparatus 100 provides the first reference delay amount common to the plurality of pin resources 300 included in the first terminal group 710 from the first delay amount register 760. Therefore, the test apparatus 100 can shift the timing signal given to each of the plurality of signal input / output units 150 included in the first terminal group 710 by substantially the same shift amount. Similarly, the test apparatus 100 provides the second reference delay amount common to the plurality of pin resources 300 included in the second terminal group 720 from the second delay amount register 770. Therefore, the test apparatus 100 can shift the timing signal given to each of the plurality of signal input / output units 150 included in the second terminal group 720 by substantially the same shift amount.

図１０は、第１の端子グループ７１０が有する信号入出力部１５０に与えられる各調整用信号（および各ストローブ信号）の基準位相の分布Ａおよび第２の端子グループ７２０が有する信号入出力部１５０に与えられる各調整用信号（および各ストローブ信号）の基準位相の分布Ｂを示す。   FIG. 10 shows the reference phase distribution A of each adjustment signal (and each strobe signal) given to the signal input / output unit 150 included in the first terminal group 710 and the signal input / output unit 150 included in the second terminal group 720. The distribution B of the reference phase of each adjustment signal (and each strobe signal) given in FIG.

同一端子のドライバ１５２からコンパレータ１５４までの遅延時間が試験モジュール単位で予め調整されているとする。この場合、第１の基板の複数の信号入出力部１５０およびピンリソース３００（第１の端子グループ７１０）に与えられる調整用信号（および各ストローブ信号）の基準位相（ＴＡ１、ＴＡ２、ＴＡ３、…）の分布は、図１０のＡに示すように、一例として、第１の平均位相（ＭＡ）をピークとした分布（例えばガウス分布）となる。また、第２の基板の複数の信号入出力部１５０およびピンリソース３００（第２の端子グループ７２０）に与えられる調整用信号（および各ストローブ信号）の基準位相（ＴＢ１、ＴＢ２、ＴＢ３、…）の分布は、図１０のＢに示すように、一例として、第２の平均位相（ＭＢ）をピークとした分布（例えばガウス分布）となる。   Assume that the delay time from the driver 152 of the same terminal to the comparator 154 is adjusted in advance for each test module. In this case, the reference phase (TA1, TA2, TA3,...) Of the adjustment signal (and each strobe signal) given to the plurality of signal input / output units 150 and the pin resource 300 (first terminal group 710) of the first substrate. ) Is, for example, a distribution having a peak at the first average phase (MA) (for example, a Gaussian distribution), as shown in FIG. 10A. Further, the reference phase (TB1, TB2, TB3,...) Of the adjustment signal (and each strobe signal) given to the plurality of signal input / output units 150 and the pin resource 300 (second terminal group 720) of the second substrate. As shown in FIG. 10B, the distribution of is a distribution having a peak at the second average phase (MB) as an example (for example, a Gaussian distribution).

このような場合において、調整用信号および各ストローブ信号の位相を試験モジュール間で略一致させるには、位相設定部８３０は、第１の平均位相（ＭＡ）と第２の平均位相（ＭＢ）とが一致するように、第１の端子グループ７１０に与えられる各タイミング信号を遅延して各調整用信号（および各ストローブ信号）を生成するための基準遅延量、および第２の端子グループ７２０に与えられる各タイミング信号を遅延して各調整用信号および各ストローブ信号を生成するための基準遅延量を調整すればよい。すなわち、位相設定部８３０は、第１の平均位相（ＭＡ）と第２の平均位相（ＭＢ）との差（ＭＢ−ＭＡ）が略０となるように、第１の端子グループ７１０における各タイミング信号および第２の端子グループ７２０におけるタイミング信号の少なくとも一方の遅延量をシフトして、調整用信号および各ストローブ信号を生成すればよい。   In such a case, in order to make the phase of the adjustment signal and each strobe signal substantially coincide between the test modules, the phase setting unit 830 includes the first average phase (MA), the second average phase (MB), and the like. The reference delay amount for delaying each timing signal applied to the first terminal group 710 to generate each adjustment signal (and each strobe signal) and the second terminal group 720 The reference delay amount for generating each adjustment signal and each strobe signal may be adjusted by delaying each timing signal to be generated. That is, the phase setting unit 830 sets each timing in the first terminal group 710 so that the difference (MB−MA) between the first average phase (MA) and the second average phase (MB) becomes substantially zero. The adjustment signal and each strobe signal may be generated by shifting the delay amount of at least one of the signal and the timing signal in the second terminal group 720.

ここで、第１の端子グループ７１０および第２の端子グループ７２０が有する複数の信号入出力部１５０の個数をそれぞれｎとした場合、第１の平均位相（ＭＡ）および第２の平均位相（ＭＢ）は、式（１）および式（２）により表される。   Here, when the number of the plurality of signal input / output units 150 included in the first terminal group 710 and the second terminal group 720 is n, the first average phase (MA) and the second average phase (MB) ) Is represented by formula (1) and formula (2).

Figure 0004948421
Figure 0004948421

式（１）および式（２）から、平均の位相ずれ量（ＭＢ−ＭＡ）は、式（３）により表される。   From the expressions (1) and (2), the average phase shift amount (MB-MA) is expressed by the expression (3).

Figure 0004948421
Figure 0004948421

式（３）の右辺を書き換えると、式（４）により表される。   When the right side of Expression (3) is rewritten, it is expressed by Expression (4).

Figure 0004948421
Figure 0004948421

式（４）を参照すると、第１の平均位相（ＭＡ）と第２の平均位相（ＭＢ）との差（ＭＢ−ＭＡ）は、キャリブレーションボード７５０によって接続された信号入出力部１５０間の調整用信号およびストローブ信号の位相のずれ量の平均であることがわかる。従って、調整用信号およびストローブ信号の位相を第１の端子グループ７１０と第２の端子グループ７２０との間で略一致するように調整するには、位相設定部８３０は、キャリブレーションボード７５０によって一対一の関係で接続された信号入出力部１５０の組み合わせごとに位相のずれ量を算出し、算出した位相のずれ量の平均値を算出する。そして、位相設定部８３０は、算出した平均値に応じた遅延時間分、第１の端子グループ７１０における各調整用信号およびストローブ信号、並びに第２の端子グループ７２０における各調整用信号およびストローブ信号の時間差が小さくなるように、少なくとも一方の各タイミング信号の遅延量をシフトすればよい。   Referring to Equation (4), the difference (MB−MA) between the first average phase (MA) and the second average phase (MB) is between the signal input / output units 150 connected by the calibration board 750. It can be seen that this is the average phase shift amount of the adjustment signal and the strobe signal. Therefore, in order to adjust the phase of the adjustment signal and the strobe signal so that they substantially coincide between the first terminal group 710 and the second terminal group 720, the phase setting unit 830 uses a pair of calibration boards 750. The phase shift amount is calculated for each combination of the signal input / output units 150 connected in one relationship, and the average value of the calculated phase shift amounts is calculated. Then, the phase setting unit 830 outputs each adjustment signal and strobe signal in the first terminal group 710 and each adjustment signal and strobe signal in the second terminal group 720 by the delay time corresponding to the calculated average value. The delay amount of at least one of the timing signals may be shifted so that the time difference becomes small.

図１１は、第２変形例に係る試験装置１００による調整処理のフローチャートを示す。まず、試験装置１００は、被試験デバイス２０に代えて、キャリブレーションボード７５０を当該試験装置１００に配置する（Ｓ９００）。これにより、試験装置１００は、第１の端子グループ７１０が有する複数の信号入出力部１５０のそれぞれと、第２の端子グループ７２０が有する複数の信号入出力部１５０のそれぞれとを一対一の関係で接続することができる。   FIG. 11 shows a flowchart of adjustment processing by the test apparatus 100 according to the second modification. First, the test apparatus 100 arranges the calibration board 750 in the test apparatus 100 instead of the device under test 20 (S900). Accordingly, the test apparatus 100 has a one-to-one relationship between each of the plurality of signal input / output units 150 included in the first terminal group 710 and each of the plurality of signal input / output units 150 included in the second terminal group 720. Can be connected with.

次に、位相設定部８３０は、一対一で接続された信号入出力部１５０の組み合わせ毎に、Ｓ９２０からＳ９４０までの処理を繰り返す（Ｓ９１０、Ｓ９５０）。   Next, the phase setting unit 830 repeats the processing from S920 to S940 for each combination of the signal input / output units 150 connected one-to-one (S910, S950).

繰り返し処理内において、第１のシフト量検出部８１０は、第１の端子グループ７１０の第１の信号入出力部１５０に調整用信号を出力させ、且つ第２の端子グループ７２０の第２の信号入出力部１５０のストローブ信号の位相を所定位相からシフトさせて、第２の信号入出力部１５０が当該信号を検出できた場合におけるストローブ信号の第１の位相シフト量を検出する（Ｓ９２０）。   In the iterative processing, the first shift amount detection unit 810 causes the first signal input / output unit 150 of the first terminal group 710 to output the adjustment signal and the second signal of the second terminal group 720. The phase of the strobe signal of the input / output unit 150 is shifted from a predetermined phase, and the first phase shift amount of the strobe signal when the second signal input / output unit 150 can detect the signal is detected (S920).

ステップＳ９２０において、第１のシフト量検出部８１０は、一例として、第１の端子グループ７１０側のピンリソース３００からパルス波形の調整用信号を出力させ、第２の端子グループ７２０側のピンリソース３００により当該パルス波形を取り込ませて第１の位相シフト量を検出させてよい。この場合において、第１のシフト量検出部８１０は、パルス波形の調整用信号を試験サイクル毎に繰り返し出力させるとともに、第２の端子グループ７２０側のストローブ信号の位相を試験サイクル毎に所定位相から順次に変化させながらパルス波形を取り込ませることより、当該パルス波形を取り込むことができたストローブ信号の位相を検出する。そして、第１のシフト量検出部８１０は、取り込み開始時におけるストローブ信号の位相と、パルス波形を取り込むことができた時のストローブ信号の位相との差を、第１の位相シフト量として検出してよい。   In step S920, as an example, the first shift amount detection unit 810 outputs a pulse waveform adjustment signal from the pin resource 300 on the first terminal group 710 side, and the pin resource 300 on the second terminal group 720 side. The pulse waveform may be taken in to detect the first phase shift amount. In this case, the first shift amount detection unit 810 repeatedly outputs a pulse waveform adjustment signal for each test cycle, and changes the phase of the strobe signal on the second terminal group 720 side from a predetermined phase for each test cycle. The phase of the strobe signal that can capture the pulse waveform is detected by capturing the pulse waveform while sequentially changing the pulse waveform. The first shift amount detection unit 810 detects the difference between the phase of the strobe signal at the start of capturing and the phase of the strobe signal when the pulse waveform can be captured as the first phase shift amount. It's okay.

次に、第２のシフト量検出部８２０は、第２の端子グループ７２０の第２の信号入出力部１５０に調整用信号を出力させ、且つ第１の端子グループ７１０の第１の信号入出力部１５０のストローブ信号の位相を所定位相からシフトさせて、第１の信号入出力部１５０が当該信号を検出できた場合におけるストローブ信号の第２の位相シフト量を検出する（Ｓ９３０）。   Next, the second shift amount detection unit 820 causes the second signal input / output unit 150 of the second terminal group 720 to output the adjustment signal and the first signal input / output of the first terminal group 710. The phase of the strobe signal of the unit 150 is shifted from a predetermined phase, and the second phase shift amount of the strobe signal when the first signal input / output unit 150 can detect the signal is detected (S930).

ステップＳ９３０において、第２のシフト量検出部８２０は、一例として、第２の端子グループ７２０側のピンリソース３００からパルス波形の調整用信号を出力させ、第１の端子グループ７１０側のピンリソース３００によりパルス波形を取り込ませて第２の位相シフト量を検出させてよい。この場合において、第２のシフト量検出部８２０は、パルス波形の調整用信号を試験サイクル毎に繰り返し出力させるとともに、第１の端子グループ７１０側のストローブ信号の位相を試験サイクル毎に所定位相から順次に変化させながらパルス波形を取り込ませることにより、当該パルス波形を取り込むことができたストローブ信号の位相を検出する。そして、第２のシフト量検出部８２０は、取り込み開始時におけるストローブ信号の位相と、パルス波形を取り込むことができた時のストローブ信号の位相との差を、第２の位相シフト量として検出してよい。   In step S930, for example, the second shift amount detection unit 820 outputs a pulse waveform adjustment signal from the pin resource 300 on the second terminal group 720 side, and the pin resource 300 on the first terminal group 710 side. The second phase shift amount may be detected by capturing a pulse waveform. In this case, the second shift amount detection unit 820 repeatedly outputs a pulse waveform adjustment signal for each test cycle, and the phase of the strobe signal on the first terminal group 710 side from a predetermined phase for each test cycle. The phase of the strobe signal that can capture the pulse waveform is detected by capturing the pulse waveform while sequentially changing the pulse waveform. Then, the second shift amount detection unit 820 detects the difference between the phase of the strobe signal at the start of capturing and the phase of the strobe signal when the pulse waveform can be captured as the second phase shift amount. It's okay.

次に、位相設定部８３０は、第１の位相シフト量と第２の位相シフト量との差分の１／２の値を算出する（Ｓ９４０）。そして、位相設定部８３０は、算出した値を、当該信号入出力部１５０の組み合わせにおける調整用信号およびストローブ信号の位相のずれ量として、例えばメモリに記憶する。   Next, the phase setting unit 830 calculates a value that is ½ of the difference between the first phase shift amount and the second phase shift amount (S940). Then, the phase setting unit 830 stores the calculated value as, for example, a memory as a phase shift amount of the adjustment signal and the strobe signal in the combination of the signal input / output unit 150.

Ｓ９２０からＳ９４０までの処理を全ての信号入出力部１５０の組み合わせについて終了した後（Ｓ９５０）、次に、位相設定部８３０は、信号入出力部１５０の組み合わせ毎に算出された位相のずれ量の平均を算出する（Ｓ９６０）。そして、位相設定部８３０は、ステップＳ９６０により算出された位相のずれ量の平均値に基づいて、第１の端子グループ７１０および第２の端子グループ７２０に与える基準位相を設定する（Ｓ９７０）。   After the processing from S920 to S940 is completed for all combinations of signal input / output units 150 (S950), the phase setting unit 830 then calculates the phase shift amount calculated for each combination of signal input / output units 150. The average is calculated (S960). Then, the phase setting unit 830 sets a reference phase to be given to the first terminal group 710 and the second terminal group 720 based on the average value of the phase shift amounts calculated in step S960 (S970).

以上のような本変形例に係る試験装置１００によれば、複数の信号入出力部１５０を有する端子グループ毎に被試験デバイス２０と信号を授受する場合であっても、被試験デバイス２０との間で授受する信号の位相を精度よく調整することができる。   According to the test apparatus 100 according to this modification as described above, even when a signal is transmitted to and received from the device under test 20 for each terminal group having a plurality of signal input / output units 150, The phase of signals exchanged between them can be adjusted with high accuracy.

図１２は、本実施形態の第３変形例に係る試験装置１００の構成の一例を示す。本変形例に係る試験装置１００は、図８に示した第２変形例に係る試験装置１００と略同一の構成および機能を採るので、図８に示した部材と略同一の構成および機能を採る部材については、同一符号を付け、以下相違点を除き説明を省略する。   FIG. 12 shows an example of the configuration of the test apparatus 100 according to the third modification of the present embodiment. Since the test apparatus 100 according to the present modification employs substantially the same configuration and function as the test apparatus 100 according to the second modification illustrated in FIG. 8, the test apparatus 100 employs substantially the same configuration and function as the members illustrated in FIG. 8. The members are denoted by the same reference numerals, and the description thereof will be omitted except for the following differences.

本変形例に係る試験装置１００は、１つの第２の端子グループ７２０に代えて、複数の第２の端子グループ７２０を備える。すなわち、本変形例に係る試験装置１００は、複数の信号入出力部１５０を有する３以上の端子グループを備える。   The test apparatus 100 according to the present modification includes a plurality of second terminal groups 720 instead of one second terminal group 720. That is, the test apparatus 100 according to this modification includes three or more terminal groups having a plurality of signal input / output units 150.

本変形例において、キャリブレーションボード７５０は、第１の端子グループ７１０のそれぞれの信号入出力部１５０と、複数の第２の端子グループ７２０のそれぞれにおける対応する信号入出力部１５０とを接続する。このような本変形例に係るキャリブレーション部８００は、まず、第１の端子グループ７１０と１番目の第２の端子グループ７２０との間で、調整用信号およびストローブ信号の位相を略一致させる。次に、キャリブレーション部８００は、第１の端子グループ７１０と２番目の第２の端子グループ７２０との間で調整用信号およびストローブ信号の位相を略一致させる。この場合において、キャリブレーション部８００は、第１の端子グループ７１０の調整用信号およびストローブ信号の位相を変化させずに、２番目の第２の端子グループ７２０の調整用信号およびストローブ信号の位相を調整する。   In this modification, the calibration board 750 connects each signal input / output unit 150 of the first terminal group 710 and the corresponding signal input / output unit 150 of each of the plurality of second terminal groups 720. First, the calibration unit 800 according to the present modification substantially matches the phases of the adjustment signal and the strobe signal between the first terminal group 710 and the first second terminal group 720. Next, the calibration unit 800 substantially matches the phases of the adjustment signal and the strobe signal between the first terminal group 710 and the second second terminal group 720. In this case, the calibration unit 800 changes the phases of the adjustment signal and the strobe signal of the second second terminal group 720 without changing the phases of the adjustment signal and the strobe signal of the first terminal group 710. adjust.

そして、キャリブレーション部８００は、３番目以降の第２の端子グループ７２０についても、２番目の第２の端子グループ７２０と同様に調整用信号およびストローブ信号の位相を調整する。以上により、本変形例に係る試験装置１００によれば、３以上の端子グループのタイミング信号の位相を精度よく調整することができる。   The calibration unit 800 also adjusts the phases of the adjustment signal and the strobe signal for the second and subsequent second terminal groups 720 as in the second second terminal group 720. As described above, according to the test apparatus 100 according to this modification, the phases of the timing signals of three or more terminal groups can be accurately adjusted.

図１３は、以上の実施形態またはその変形例において制御装置２００として機能する情報処理装置５００のハードウェア構成の一例を示す。情報処理装置５００は、ホストコントローラ１０８２により相互に接続されるＣＰＵ１０００、ＲＡＭ１０２０、及びグラフィックコントローラ１０７５を有するＣＰＵ周辺部と、入出力コントローラ１０８４によりホストコントローラ１０８２に接続される通信インターフェイス１０３０、ハードディスクドライブ１０４０、及びＣＤ−ＲＯＭドライブ１０６０を有する入出力部と、入出力コントローラ１０８４に接続されるＢＩＯＳ１０１０、フレキシブルディスクドライブ１０５０、及び入出力チップ１０７０を有するレガシー入出力部とを備える。   FIG. 13 shows an example of the hardware configuration of the information processing apparatus 500 that functions as the control apparatus 200 in the above embodiment or its modification. The information processing apparatus 500 includes a CPU peripheral unit including a CPU 1000, a RAM 1020, and a graphic controller 1075 connected to each other by a host controller 1082, a communication interface 1030, a hard disk drive 1040, And an input / output unit having a CD-ROM drive 1060, and a legacy input / output unit having a BIOS 1010, a flexible disk drive 1050, and an input / output chip 1070 connected to the input / output controller 1084.

ホストコントローラ１０８２は、ＲＡＭ１０２０と、高い転送レートでＲＡＭ１０２０をアクセスするＣＰＵ１０００及びグラフィックコントローラ１０７５とを接続する。ＣＰＵ１０００は、ＢＩＯＳ１０１０及びＲＡＭ１０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィックコントローラ１０７５は、ＣＰＵ１０００等がＲＡＭ１０２０内に設けたフレームバッファ上に生成する画像データを取得し、表示装置１０８０上に表示させる。これに代えて、グラフィックコントローラ１０７５は、ＣＰＵ１０００等が生成する画像データを格納するフレームバッファを、内部に含んでもよい。   The host controller 1082 connects the RAM 1020 to the CPU 1000 and the graphic controller 1075 that access the RAM 1020 at a high transfer rate. The CPU 1000 operates based on programs stored in the BIOS 1010 and the RAM 1020 and controls each unit. The graphic controller 1075 acquires image data generated by the CPU 1000 or the like on a frame buffer provided in the RAM 1020 and displays it on the display device 1080. Alternatively, the graphic controller 1075 may include a frame buffer that stores image data generated by the CPU 1000 or the like.

入出力コントローラ１０８４は、ホストコントローラ１０８２と、比較的高速な入出力装置である通信インターフェイス１０３０、ハードディスクドライブ１０４０、及びＣＤ−ＲＯＭドライブ１０６０を接続する。通信インターフェイス１０３０は、ネットワークを介して外部の装置と通信する。ハードディスクドライブ１０４０は、情報処理装置５００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ１０６０は、ＣＤ−ＲＯＭ１０９５からプログラム又はデータを読み取り、ＲＡＭ１０２０又はハードディスクドライブ１０４０に提供する。   The input / output controller 1084 connects the host controller 1082 to the communication interface 1030, the hard disk drive 1040, and the CD-ROM drive 1060, which are relatively high-speed input / output devices. The communication interface 1030 communicates with an external device via a network. The hard disk drive 1040 stores programs and data used by the information processing apparatus 500. The CD-ROM drive 1060 reads a program or data from the CD-ROM 1095 and provides it to the RAM 1020 or the hard disk drive 1040.

また、入出力コントローラ１０８４には、ＢＩＯＳ１０１０と、フレキシブルディスクドライブ１０５０や入出力チップ１０７０等の比較的低速な入出力装置とが接続される。ＢＩＯＳ１０１０は、情報処理装置５００の起動時にＣＰＵ１０００が実行するブートプログラムや、情報処理装置５００のハードウェアに依存するプログラム等を格納する。フレキシブルディスクドライブ１０５０は、フレキシブルディスク１０９０からプログラム又はデータを読み取り、入出力チップ１０７０を介してＲＡＭ１０２０またはハードディスクドライブ１０４０に提供する。入出力チップ１０７０は、フレキシブルディスク１０９０や、例えばパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して各種の入出力装置を接続する。   The input / output controller 1084 is connected to the BIOS 1010 and relatively low-speed input / output devices such as the flexible disk drive 1050 and the input / output chip 1070. The BIOS 1010 stores a boot program executed by the CPU 1000 when the information processing apparatus 500 is activated, a program depending on the hardware of the information processing apparatus 500, and the like. The flexible disk drive 1050 reads a program or data from the flexible disk 1090 and provides it to the RAM 1020 or the hard disk drive 1040 via the input / output chip 1070. The input / output chip 1070 connects various input / output devices via a flexible disk 1090 and, for example, a parallel port, a serial port, a keyboard port, a mouse port, and the like.

情報処理装置５００に提供されるプログラムは、フレキシブルディスク１０９０、ＣＤ−ＲＯＭ１０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、入出力チップ１０７０及び/又は入出力コントローラ１０８４を介して、記録媒体から読み出され情報処理装置５００にインストールされて実行される。実行されるプログラムは、例えば、本発明の係る調整プログラムである。この調整プログラムが情報処理装置５００等に働きかけて行わせる動作は、図１から図１２において説明した制御装置２００における動作と同一であるから、説明を省略する。   A program provided to the information processing apparatus 500 is stored in a recording medium such as the flexible disk 1090, the CD-ROM 1095, or an IC card and provided by a user. The program is read from the recording medium via the input / output chip 1070 and / or the input / output controller 1084, installed in the information processing apparatus 500, and executed. The program to be executed is, for example, the adjustment program according to the present invention. The operation that this adjustment program causes the information processing apparatus 500 to perform is the same as the operation in the control apparatus 200 described with reference to FIGS.

以上に示したプログラムは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク１０９０、ＣＤ−ＲＯＭ１０９５の他に、ＤＶＤやＰＤ等の光学記録媒体、ＭＤ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムを情報処理装置５００に提供してもよい。   The program shown above may be stored in an external storage medium. As the storage medium, in addition to the flexible disk 1090 and the CD-ROM 1095, an optical recording medium such as a DVD or PD, a magneto-optical recording medium such as an MD, a tape medium, a semiconductor memory such as an IC card, or the like can be used. Further, a storage device such as a hard disk or a RAM provided in a server system connected to a dedicated communication network or the Internet may be used as a recording medium, and the program may be provided to the information processing apparatus 500 via the network.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

Claims (15)

被試験デバイスを試験する試験装置であって、
それぞれが前記被試験デバイスの端子へ信号を出力する信号出力部および前記端子から出力された信号を入力する信号入力部を有する複数の信号入出力部と、
それぞれの前記信号入出力部について、前記信号出力部が信号を出力してから前記信号入力部が当該信号を入力するまでの位相差が他の前記信号入出力部と略同一となるように調整する第１調整部と、
前記複数の信号入出力部が調整用に互いに接続された状態において、第１の前記信号入出力部内の前記信号出力部が出力した信号を第２の前記信号入出力部内の前記信号入力部が入力するために前記信号入力部の信号入力タイミングをシフトすべき第１シフト量と、前記第２の信号入出力部内の前記信号出力部が出力した信号を前記第１の信号入出力部内の前記信号入力部が入力するために前記信号入力部の信号入力タイミングをシフトすべき第２シフト量とを検出するシフト量検出部と、
前記第１シフト量および前記第２シフト量に基づいて、前記第１の信号入出力部および前記第２の信号入出力部の位相のずれ量を算出する算出部と、
前記ずれ量に基づいて、前記第１の信号入出力部および前記第２の信号入出力部の信号出力および信号入力の位相が略同一となるように調整する第２調整部と
を備える試験装置。A test apparatus for testing a device under test,
A plurality of signal input / output units each having a signal output unit for outputting a signal to a terminal of the device under test and a signal input unit for inputting a signal output from the terminal;
For each of the signal input / output units, the phase difference from when the signal output unit outputs a signal until the signal input unit inputs the signal is adjusted to be substantially the same as the other signal input / output units. A first adjustment unit that
In a state where the plurality of signal input / output units are connected to each other for adjustment, the signal input unit in the second signal input / output unit outputs a signal output from the signal output unit in the first signal input / output unit. A first shift amount for shifting the signal input timing of the signal input unit for input, and a signal output from the signal output unit in the second signal input / output unit in the first signal input / output unit. A shift amount detection unit for detecting a second shift amount to which the signal input timing of the signal input unit is to be shifted in order for the signal input unit to input;
A calculation unit that calculates a phase shift amount between the first signal input / output unit and the second signal input / output unit based on the first shift amount and the second shift amount;
A test apparatus comprising: a second adjustment unit that adjusts the phase of the signal output and the signal input of the first signal input / output unit and the second signal input / output unit to be substantially the same based on the shift amount; . 前記算出部は、前記第２シフト量から前記第１シフト量を減じて２で割った値を、前記第１の信号入出力部に対する前記第２の信号入出力部の位相のずれ量とする請求項１に記載の試験装置。  The calculation unit subtracts the first shift amount from the second shift amount and divides the value by 2 as a phase shift amount of the second signal input / output unit with respect to the first signal input / output unit. The test apparatus according to claim 1. 前記シフト量検出部は、
前記複数の信号入出力部のそれぞれを順次選択する第１選択部と、
選択された前記信号入出力部内の前記信号出力部から調整用信号を出力させる出力指示部と、
前記調整用信号を２以上の他の前記信号入出力部内の前記信号入力部がそれぞれ入力するためにそれぞれの前記信号入力部の信号入力タイミングをシフトすべきシフト量を並行して検出する検出器と
を有し、
前記算出部は、
前記複数の信号入出力部から前記第１の信号入出力部および前記第２の信号入出力部を順次選択する第２選択部と、
選択された前記第１の信号入出力部内の前記信号出力部が出力した信号を選択された前記第２の信号入出力部内の前記信号入力部が入力するためのシフト量を前記第１シフト量とし、選択された前記第２の信号入出力部内の前記信号出力部が出力した信号を選択された前記第１の信号入出力部内の前記信号入力部が入力するためのシフト量を前記第２シフト量として前記ずれ量を算出するずれ量算出器と
を有し、
前記第２調整部は、前記ずれ量算出器により算出されたそれぞれの前記ずれ量に基づいて、前記複数の信号入出力部の信号出力および信号入力の位相が略同一となるように調整する
請求項１に記載の試験装置。The shift amount detector
A first selection unit that sequentially selects each of the plurality of signal input / output units;
An output instruction unit for outputting an adjustment signal from the signal output unit in the selected signal input / output unit;
A detector for detecting in parallel the shift amount to which the signal input timing of each of the signal input units should be shifted so that the signal input units in the two or more other signal input / output units respectively input the adjustment signal. And
The calculation unit includes:
A second selection unit that sequentially selects the first signal input / output unit and the second signal input / output unit from the plurality of signal input / output units;
A shift amount for the signal input unit in the selected second signal input / output unit to input a signal output from the signal output unit in the selected first signal input / output unit is the first shift amount. And a shift amount for the signal input unit in the selected first signal input / output unit to input the signal output from the signal output unit in the selected second signal input / output unit is the second A shift amount calculator that calculates the shift amount as a shift amount;
The second adjustment unit adjusts the phase of the signal output and the signal input of the plurality of signal input / output units to be substantially the same based on each of the deviation amounts calculated by the deviation amount calculator. Item 2. The test apparatus according to Item 1. 前記第１調整部は、
前記検出器によるシフト量の検出と並行して、前記出力指示部の指示により出力された前記調整用信号を選択された前記信号入出力部内の前記信号入力部が入力するまでの位相差を検出する位相差検出部と、
検出された位相差に基づいて、前記算出部に入力される前記第１シフト量および前記第２シフト量を補正する補正部と
を有する請求項３に記載の試験装置。The first adjustment unit includes:
In parallel with the detection of the shift amount by the detector, the phase difference until the signal input unit in the selected signal input / output unit inputs the adjustment signal output by the instruction of the output instruction unit is detected. A phase difference detector that
The test apparatus according to claim 3, further comprising: a correction unit that corrects the first shift amount and the second shift amount that are input to the calculation unit based on the detected phase difference. 前記第２調整部により前記第１の信号入出力部および前記第２の信号入出力部の信号出力および信号入力の位相が略同一となるように調整された状態において、前記検出部は、調整後の前記第１シフト量および前記第２シフト量を検出し、
前記算出部は、調整後の前記第１シフト量および前記第２シフト量に基づいて、調整後の前記ずれ量を算出する
請求項１に記載の試験装置。In the state in which the phase of the signal output and the signal input of the first signal input / output unit and the second signal input / output unit are adjusted to be substantially the same by the second adjustment unit, the detection unit Detecting the first shift amount and the second shift amount later,
The test apparatus according to claim 1, wherein the calculation unit calculates the adjusted shift amount based on the adjusted first shift amount and the second shift amount. 被試験デバイスを試験する試験装置を調整する調整方法であって、
前記試験装置は、それぞれが前記被試験デバイスの端子へ信号を出力する信号出力部および前記端子から出力された信号を入力する信号入力部を有する複数の信号入出力部を備え、
それぞれの前記信号入出力部について、前記信号出力部が信号を出力してから前記信号入力部が当該信号を入力するまでの位相差が他の前記信号入出力部と略同一となるように調整する第１調整段階と、
前記複数の信号入出力部が調整用に互いに接続された状態において、第１の前記信号入出力部内の前記信号出力部が出力した信号を第２の前記信号入出力部内の前記信号入力部が入力するために前記信号入力部の信号入力タイミングをシフトすべき第１シフト量と、前記第２の信号入出力部内の前記信号出力部が出力した信号を前記第１の信号入出力部内の前記信号入力部が入力するために前記信号入力部の信号入力タイミングをシフトすべき第２シフト量とを検出するシフト量検出段階と、
前記第１シフト量および前記第２シフト量に基づいて、前記第１の信号入出力部および前記第２の信号入出力部の位相のずれ量を算出する算出段階と、
前記ずれ量に基づいて、前記第１の信号入出力部および前記第２の信号入出力部の信号出力および信号入力の位相が略同一となるように調整する第２調整段階と
を備える調整方法。An adjustment method for adjusting a test apparatus for testing a device under test,
The test apparatus includes a plurality of signal input / output units each having a signal output unit that outputs a signal to a terminal of the device under test and a signal input unit that inputs a signal output from the terminal,
For each of the signal input / output units, the phase difference from when the signal output unit outputs a signal until the signal input unit inputs the signal is adjusted to be substantially the same as the other signal input / output units. A first adjustment stage,
In a state where the plurality of signal input / output units are connected to each other for adjustment, the signal input unit in the second signal input / output unit outputs a signal output from the signal output unit in the first signal input / output unit. A first shift amount for shifting the signal input timing of the signal input unit for input, and a signal output from the signal output unit in the second signal input / output unit in the first signal input / output unit. A shift amount detection step of detecting a second shift amount to which the signal input timing of the signal input unit is to be shifted in order for the signal input unit to input;
A calculation step of calculating a phase shift amount between the first signal input / output unit and the second signal input / output unit based on the first shift amount and the second shift amount;
And a second adjustment step of adjusting the phase of the signal output and the signal input of the first signal input / output unit and the second signal input / output unit to be substantially the same based on the shift amount. . 被試験デバイスを試験する試験装置を調整する調整プログラムであって、
当該調整プログラムは、前記試験装置を、
それぞれが前記被試験デバイスの端子へ信号を出力する信号出力部および前記端子から出力された信号を入力する信号入力部を有する複数の信号入出力部と、
それぞれの前記信号入出力部について、前記信号出力部が信号を出力してから前記信号入力部が当該信号を入力するまでの位相差が他の前記信号入出力部と略同一となるように調整する第１調整部と、
前記複数の信号入出力部が調整用に互いに接続された状態において、第１の前記信号入出力部内の前記信号出力部が出力した信号を第２の前記信号入出力部内の前記信号入力部が入力するために前記信号入力部の信号入力タイミングをシフトすべき第１シフト量と、前記第２の信号入出力部内の前記信号出力部が出力した信号を前記第１の信号入出力部内の前記信号入力部が入力するために前記信号入力部の信号入力タイミングをシフトすべき第２シフト量とを検出するシフト量検出部と、
前記第１シフト量および前記第２シフト量に基づいて、前記第１の信号入出力部および前記第２の信号入出力部の位相のずれ量を算出する算出部と、
前記ずれ量に基づいて、前記第１の信号入出力部および前記第２の信号入出力部の信号出力および信号入力の位相が略同一となるように調整する第２調整部と
として機能させる調整プログラム。An adjustment program for adjusting a test apparatus for testing a device under test,
The adjustment program includes the test apparatus,
A plurality of signal input / output units each having a signal output unit for outputting a signal to a terminal of the device under test and a signal input unit for inputting a signal output from the terminal;
For each of the signal input / output units, the phase difference from when the signal output unit outputs a signal until the signal input unit inputs the signal is adjusted to be substantially the same as the other signal input / output units. A first adjustment unit that
In a state where the plurality of signal input / output units are connected to each other for adjustment, the signal input unit in the second signal input / output unit outputs a signal output from the signal output unit in the first signal input / output unit. A first shift amount for shifting the signal input timing of the signal input unit for input, and a signal output from the signal output unit in the second signal input / output unit in the first signal input / output unit. A shift amount detection unit for detecting a second shift amount to which the signal input timing of the signal input unit is to be shifted in order for the signal input unit to input;
A calculation unit that calculates a phase shift amount between the first signal input / output unit and the second signal input / output unit based on the first shift amount and the second shift amount;
An adjustment that functions as a second adjustment unit that adjusts the phase of the signal output and the signal input of the first signal input / output unit and the second signal input / output unit to be substantially the same based on the deviation amount program. 被試験デバイスを試験する試験装置であって、
与えられるタイミング信号に応じて入出力端子から信号を出力し、与えられる前記タイミング信号に応じて前記入出力端子から信号を受け取る信号入出力部を、それぞれ複数有する第１の端子グループ及び第２の端子グループと、
前記第１の端子グループの前記信号入出力部と、前記第２の端子グループの前記信号入出力部とを一対一に接続するキャリブレーションボードと、
前記第１の端子グループが有する前記信号入出力部、及び前記第２の端子グループが有する前記信号入出力部の前記タイミング信号の基準位相を、前記信号入出力部毎に設定するキャリブレーション部と
を備え、
前記キャリブレーション部は、
前記第１の端子グループの第１の前記信号入出力部から出力した信号を、前記第２の端子グループの第２の前記信号入出力部により検出させた場合に、前記第２の信号入出力部に与えられる前記タイミング信号の前記基準位相からの位相シフト量を検出する第１のシフト量検出部と、
前記第２の信号入出力部から出力した信号を、前記第１の前記信号入出力部により検出させた場合に、前記第１の信号入出力部に与えられる前記タイミング信号の前記基準位相からの位相シフト量を検出する第２のシフト量検出部と、
前記第１のシフト量検出部が検出した前記位相シフト量と、前記第２のシフト量検出部が検出した前記位相シフト量との差分に基づいて、前記第１の端子グループにおける前記タイミング信号の基準位相の平均と、前記第２の端子グループにおける前記タイミング信号の基準位相の平均とが略一致するように、それぞれの前記タイミング信号の前記基準位相を設定する位相設定部と
を有する試験装置。A test apparatus for testing a device under test,
A first terminal group and a second terminal group each having a plurality of signal input / output units that output signals from the input / output terminals in response to a given timing signal and receive signals from the input / output terminals in accordance with the given timing signal A terminal group;
A calibration board for connecting the signal input / output unit of the first terminal group and the signal input / output unit of the second terminal group on a one-to-one basis;
A calibration unit that sets, for each signal input / output unit, a reference phase of the timing signal of the signal input / output unit included in the first terminal group and the signal input / output unit included in the second terminal group; With
The calibration unit
The second signal input / output when the signal output from the first signal input / output unit of the first terminal group is detected by the second signal input / output unit of the second terminal group. A first shift amount detection unit for detecting a phase shift amount from the reference phase of the timing signal given to the unit;
When the signal output from the second signal input / output unit is detected by the first signal input / output unit, the timing signal supplied to the first signal input / output unit from the reference phase A second shift amount detection unit for detecting the phase shift amount;
Based on the difference between the phase shift amount detected by the first shift amount detection unit and the phase shift amount detected by the second shift amount detection unit, the timing signal of the first terminal group A test apparatus comprising: a phase setting unit that sets the reference phase of each of the timing signals so that an average of the reference phases and an average of the reference phases of the timing signals in the second terminal group substantially coincide with each other. 前記キャリブレーションボードは、前記第１の端子グループの少なくとも２以上の前記信号入出力部と、前記第２の端子グループにおける同数の前記信号入出力部とを一対一に接続し、
前記位相設定部は、接続された前記信号入出力部の組み合わせごとに、前記位相シフト量の差分を算出し、各入出力端子について算出した前記差分の平均値に基づいて、それぞれの前記信号入出力部に与える前記タイミング信号の前記基準位相を設定する
請求項８に記載の試験装置。The calibration board connects at least two or more of the signal input / output units of the first terminal group and the same number of the signal input / output units of the second terminal group on a one-to-one basis,
The phase setting unit calculates a difference of the phase shift amount for each combination of the connected signal input / output units, and based on the average value of the differences calculated for each input / output terminal, The test apparatus according to claim 8, wherein the reference phase of the timing signal given to the output unit is set. 前記位相設定部は、前記第１の端子グループ又は前記第２の端子グループのいずれかが有する前記信号入出力部のそれぞれの前記タイミング信号の前記基準位相を、前記差分の平均値に基づいて、略同一のシフト量でシフトさせる
請求項９に記載の試験装置。The phase setting unit, based on the average value of the difference, the reference phase of each of the timing signals of the signal input / output unit of either the first terminal group or the second terminal group, The test apparatus according to claim 9, wherein shifting is performed with substantially the same shift amount. 複数の前記信号入出力部に一対一に対応して設けられ、対応する前記信号入出力部に与えられる前記タイミング信号を遅延させる複数の可変遅延回路と、
前記第１の端子グループが有する前記信号入出力部に対応して設けられた前記可変遅延回路に設定すべき遅延量を予め格納し、前記第１の端子グループが有する前記信号入出力部に与えられる前記タイミング信号の基準位相を略同一の位相に調整する第１の遅延量レジスタと、
前記第２の端子グループが有する前記信号入出力部に対応して設けられた前記可変遅延回路に設定すべき遅延量を予め格納し、前記第２の端子グループが有する前記信号入出力部に与えられる前記タイミング信号の基準位相を略同一の位相に調整する第２の遅延量レジスタと
を更に備える請求項１０に記載の試験装置。A plurality of variable delay circuits provided in a one-to-one correspondence with the plurality of signal input / output units, and delaying the timing signal provided to the corresponding signal input / output units;
A delay amount to be set in the variable delay circuit provided corresponding to the signal input / output unit included in the first terminal group is stored in advance, and is provided to the signal input / output unit included in the first terminal group. A first delay amount register for adjusting a reference phase of the timing signal to be substantially the same phase;
A delay amount to be set in the variable delay circuit provided corresponding to the signal input / output unit included in the second terminal group is stored in advance, and is provided to the signal input / output unit included in the second terminal group. The test apparatus according to claim 10, further comprising a second delay amount register that adjusts a reference phase of the timing signal to be substantially the same phase. 前記第１の端子グループの前記複数の信号入出力部及び前記第１の遅延量レジスタは、第１の基板に設けられ、
前記第２の端子グループの前記複数の信号入出力部及び前記第２の遅延量レジスタは、前記第１の端子グループとは異なる第２の基板に設けられる
請求項１１に記載の試験装置。The plurality of signal input / output units and the first delay amount register of the first terminal group are provided on a first substrate,
The test apparatus according to claim 11, wherein the plurality of signal input / output units and the second delay amount register of the second terminal group are provided on a second substrate different from the first terminal group. 与えられるタイミング信号に応じて入出力端子信号を出力し、与えられる前記タイミング信号に応じて前記入出力端子から信号を受け取る信号入出力部を、それぞれ複数有する第１の端子グループ及び第２の端子グループを備え、被試験デバイスを試験する試験装置を調整する調整装置であって、
前記第１の端子グループの前記信号入出力部と、前記第２の端子グループの前記信号入出力部とを一対一に接続するキャリブレーションボードと、
前記第１の端子グループが有する前記信号入出力部、及び前記第２の端子グループが有する前記信号入出力部の前記タイミング信号の基準位相を、前記信号入出力部毎に設定するキャリブレーション部と
を備え、
前記キャリブレーション部は、
前記第１の端子グループの第１の前記信号入出力部から出力した信号を、前記第２の端子グループの第２の前記信号入出力部により検出させた場合に、前記第２の信号入出力部に与えられる前記タイミング信号の前記基準位相からの位相シフト量を検出する第１のシフト量検出部と、
前記第２の信号入出力部から出力した信号を、前記第１の前記信号入出力部により検出させた場合に、前記第１の信号入出力部に与えられる前記タイミング信号の前記基準位相からの位相シフト量を検出する基準位相第２のシフト量検出部と、
前記第１のシフト量検出部が検出した前記位相シフト量と、前記第２のシフト量検出部が検出した前記位相シフト量との差分に基づいて、前記第１の端子グループにおける前記タイミング信号の基準位相の平均と、前記第２の端子グループにおける前記タイミング信号の基準位相の平均とが略一致するように、それぞれの前記タイミング信号の前記基準位相を設定する位相設定部と
を有する調整装置。A first terminal group and a second terminal each having a plurality of signal input / output units that output an input / output terminal signal according to a given timing signal and receive a signal from the input / output terminal according to the given timing signal An adjustment device comprising a group for adjusting a test apparatus for testing a device under test;
A calibration board for connecting the signal input / output unit of the first terminal group and the signal input / output unit of the second terminal group on a one-to-one basis;
A calibration unit that sets, for each signal input / output unit, a reference phase of the timing signal of the signal input / output unit included in the first terminal group and the signal input / output unit included in the second terminal group; With
The calibration unit
The second signal input / output when the signal output from the first signal input / output unit of the first terminal group is detected by the second signal input / output unit of the second terminal group. A first shift amount detection unit for detecting a phase shift amount from the reference phase of the timing signal given to the unit;
When the signal output from the second signal input / output unit is detected by the first signal input / output unit, the timing signal supplied to the first signal input / output unit from the reference phase A reference phase second shift amount detector for detecting a phase shift amount;
Based on the difference between the phase shift amount detected by the first shift amount detection unit and the phase shift amount detected by the second shift amount detection unit, the timing signal of the first terminal group And a phase setting unit configured to set the reference phase of each timing signal so that an average of the reference phase and an average of the reference phase of the timing signal in the second terminal group substantially coincide with each other. 与えられるタイミング信号に応じて入出力端子から信号を出力し、与えられる前記タイミング信号に応じて前記入出力端子から信号を受け取る信号入出力部を、それぞれ複数有する第１の端子グループ及び第２の端子グループを備え、被試験デバイスを試験する試験装置を調整する調整方法であって、
前記第１の端子グループの前記信号入出力部と、前記第２の端子グループの前記信号入出力部とを一対一に接続する接続段階と、
前記第１の端子グループが有する前記信号入出力部、及び前記第２の端子グループが有する前記信号入出力部の前記タイミング信号の基準位相を、前記信号入出力部毎に設定するキャリブレーション段階と
を備え、
前記キャリブレーション段階は、
前記第１の端子グループの第１の前記信号入出力部から出力した信号を、前記第２の端子グループの第２の前記信号入出力部により検出させた場合に、前記第２の信号入出力部に与えられる前記タイミング信号の前記基準位相からの位相シフト量を検出する第１のシフト量検出部と、
前記第２の信号入出力部から出力した信号を、前記第１の前記信号入出力部により検出させた場合に、前記第１の信号入出力部に与えられる前記タイミング信号の前記基準位相からの位相シフト量を検出する基準位相第２のシフト量検出部と、
前記第１のシフト量検出段階において検出した前記位相シフト量と、前記第２のシフト量検出段階において検出した前記位相シフト量との差分に基づいて、前記第１の端子グループにおける前記タイミング信号の基準位相の平均と、前記第２の端子グループにおける前記タイミング信号の基準位相の平均とが略一致するように、それぞれの前記タイミング信号の前記基準位相を設定する位相設定段階と
を有する調整方法。A first terminal group and a second terminal group each having a plurality of signal input / output units that output signals from the input / output terminals in response to a given timing signal and receive signals from the input / output terminals in accordance with the given timing signal An adjustment method comprising a terminal group and adjusting a test apparatus for testing a device under test,
Connecting the signal input / output unit of the first terminal group and the signal input / output unit of the second terminal group in a one-to-one relationship;
A calibration stage for setting, for each signal input / output unit, a reference phase of the timing signal of the signal input / output unit included in the first terminal group and the signal input / output unit included in the second terminal group; With
The calibration step includes
The second signal input / output when the signal output from the first signal input / output unit of the first terminal group is detected by the second signal input / output unit of the second terminal group. A first shift amount detection unit for detecting a phase shift amount from the reference phase of the timing signal given to the unit;
When the signal output from the second signal input / output unit is detected by the first signal input / output unit, the timing signal supplied to the first signal input / output unit from the reference phase A reference phase second shift amount detector for detecting a phase shift amount;
Based on the difference between the phase shift amount detected in the first shift amount detection step and the phase shift amount detected in the second shift amount detection step, the timing signal of the first terminal group An adjustment method comprising: a phase setting step of setting the reference phase of each of the timing signals so that an average of the reference phases and an average of the reference phases of the timing signals in the second terminal group substantially coincide with each other. 与えられるタイミング信号に応じて入出力端子から信号を出力し、与えられる前記タイミング信号に応じて前記入出力端子から信号を受け取る信号入出力部を、それぞれ複数有する第１の端子グループ及び第２の端子グループを備え、被試験デバイスを試験する試験装置を調整する調整装置を機能させる調整プログラムであって、
調整装置を、
前記第１の端子グループの第１の前記信号入出力部に信号を出力させ、且つ前記第２の端子グループの第２の前記信号入出力部に与える前記タイミング信号の位相を基準位相からシフトさせ、前記第２の信号入出力部が当該信号を検出した場合の前記タイミング信号の位相シフト量を検出する第１のシフト量検出部と、
前記第２の信号入出力部に信号を出力させ、且つ前記第１の信号入出力部に与える前記タイミング信号の位相を基準位相からシフトさせ、前記第１の信号入出力部が当該信号を検出した場合の前記タイミング信号の位相シフト量を検出する第２のシフト量検出部と、
前記第１のシフト量検出部が検出した前記位相シフト量と、前記第２のシフト量検出部が検出した前記位相シフト量との差分に基づいて、前記第１の端子グループにおける前記タイミング信号の基準位相の平均と、前記第２の端子グループにおける前記タイミング信号の基準位相の平均とが略一致するように、それぞれの前記タイミング信号の前記基準位相を設定する位相設定部と
して機能させる調整プログラム。A first terminal group and a second terminal group each having a plurality of signal input / output units that output a signal from an input / output terminal in response to a given timing signal and receive a signal from the input / output terminal in accordance with the given timing signal An adjustment program comprising a terminal group and functioning an adjustment device for adjusting a test apparatus for testing a device under test,
Adjusting device,
A signal is output to the first signal input / output unit of the first terminal group, and a phase of the timing signal applied to the second signal input / output unit of the second terminal group is shifted from a reference phase. A first shift amount detection unit that detects a phase shift amount of the timing signal when the second signal input / output unit detects the signal;
A signal is output to the second signal input / output unit, and a phase of the timing signal applied to the first signal input / output unit is shifted from a reference phase, and the first signal input / output unit detects the signal. A second shift amount detector that detects a phase shift amount of the timing signal when
Based on the difference between the phase shift amount detected by the first shift amount detection unit and the phase shift amount detected by the second shift amount detection unit, the timing signal of the first terminal group An adjustment program that functions as a phase setting unit that sets the reference phase of each timing signal so that the average of the reference phase and the average of the reference phase of the timing signal in the second terminal group substantially coincide with each other.
JP2007551059A 2005-12-19 2006-12-14 Test apparatus, adjustment apparatus, adjustment method, and adjustment program Expired - Fee Related JP4948421B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007551059A JP4948421B2 (en) 2005-12-19 2006-12-14 Test apparatus, adjustment apparatus, adjustment method, and adjustment program

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005365261 2005-12-19
JP2005365261 2005-12-19
JP2006284569 2006-10-19
JP2006284569 2006-10-19
PCT/JP2006/324971 WO2007072738A1 (en) 2005-12-19 2006-12-14 Testing apparatus, adjusting apparatus, adjusting method and adjusting program
JP2007551059A JP4948421B2 (en) 2005-12-19 2006-12-14 Test apparatus, adjustment apparatus, adjustment method, and adjustment program

Publications (2)

Publication Number Publication Date
JPWO2007072738A1 JPWO2007072738A1 (en) 2009-05-28
JP4948421B2 true JP4948421B2 (en) 2012-06-06

Family

ID=38188519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551059A Expired - Fee Related JP4948421B2 (en) 2005-12-19 2006-12-14 Test apparatus, adjustment apparatus, adjustment method, and adjustment program

Country Status (3)

Country Link
JP (1) JP4948421B2 (en)
TW (1) TWI318301B (en)
WO (1) WO2007072738A1 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023983B2 (en) * 2007-11-14 2012-09-12 横河電機株式会社 Semiconductor test equipment
WO2009069209A1 (en) * 2007-11-29 2009-06-04 Advantest Corporation Short-circuit wiring fixture, method for measuring skew, and method for adjusting skew
WO2009150819A1 (en) 2008-06-10 2009-12-17 株式会社アドバンテスト Test module, test device, and test method
TWI384240B (en) * 2008-07-15 2013-02-01 Advantest Corp Test apparatus
WO2010095167A1 (en) * 2009-02-17 2010-08-26 株式会社アドバンテスト Test apparatus, calibration method and program
KR101315499B1 (en) * 2009-06-29 2013-10-07 가부시키가이샤 어드밴티스트 Test apparatus, method for correcting and program
JP2011089857A (en) * 2009-10-21 2011-05-06 Advantest Corp Testing device, adjustment method, board for calibration, adjusting device, and program
TWI519806B (en) * 2014-10-31 2016-02-01 致茂電子股份有限公司 Calibration board and timing calibration method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325174A (en) * 1996-06-06 1997-12-16 Matsushita Electron Corp Semiconductor inspecting instrument
JPH11287844A (en) * 1998-04-03 1999-10-19 Advantest Corp Skew adjusting method in ic tester and pseudo device used for the method
WO2002101404A1 (en) * 2001-06-07 2002-12-19 Advantest Corporation Method for calibrating semiconductor test instrument

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325174A (en) * 1996-06-06 1997-12-16 Matsushita Electron Corp Semiconductor inspecting instrument
JPH11287844A (en) * 1998-04-03 1999-10-19 Advantest Corp Skew adjusting method in ic tester and pseudo device used for the method
WO2002101404A1 (en) * 2001-06-07 2002-12-19 Advantest Corporation Method for calibrating semiconductor test instrument

Also Published As

Publication number Publication date
TW200730852A (en) 2007-08-16
JPWO2007072738A1 (en) 2009-05-28
TWI318301B (en) 2009-12-11
WO2007072738A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
JP4948421B2 (en) Test apparatus, adjustment apparatus, adjustment method, and adjustment program
KR100868995B1 (en) Test Apparatus, Regulating Apparatus, Regulating Method, and Computer Readable Medium on which Regulating Program is recorded
JP4451189B2 (en) Test apparatus, phase adjustment method, and memory controller
WO2008007636A1 (en) Tester, adjustment method, and adjustment program
JPWO2009072509A1 (en) Test apparatus and calibration method
KR101250498B1 (en) Output device and testing device
US9313016B2 (en) Receiver circuit, communication system, electronic device, and method for controlling receiver circuit
JPWO2007138814A1 (en) Test equipment and test modules
TWI729553B (en) Image testing system and its testing assembly
JP2013109637A (en) Memory interface circuit and operation method thereof
US20050050409A1 (en) Apparatus and method for testing semiconductor memory devices, capable of selectively changing frequencies of test pattern signals
CN113252958A (en) Digital oscilloscope and automatic calibration method for delay difference between channels thereof
JP2007024524A (en) Testing device, control method, and control program
JP4849996B2 (en) Delay circuit, test apparatus, program, semiconductor chip, initialization method, and initialization circuit
US8330471B2 (en) Signal generation and detection apparatus and tester
JP5274648B2 (en) Test apparatus, calibration method, and program
CN113740717A (en) Method and circuit for measuring retention time of time sequence unit
JP2009047480A (en) Semiconductor test apparatus
JP4840730B2 (en) Device tester, timing calibration method
US20150346272A1 (en) System for testing integrated circuit
JP2007292471A (en) Semiconductor tester
JP4320733B2 (en) Semiconductor test equipment
JPH0495784A (en) Timing calibrating method for ic tester
JP2002296321A (en) Testing method for semiconductor device and loading board
KR100889816B1 (en) A phase calibration apparatus and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees