JP4946123B2

JP4946123B2 - Semiconductor device, electro-optical device and electronic apparatus

Info

Publication number: JP4946123B2
Application number: JP2006084929A
Authority: JP
Inventors: 勉宮本
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-03-27
Filing date: 2006-03-27
Publication date: 2012-06-06
Anticipated expiration: 2026-03-27
Also published as: JP2007264003A

Description

本発明は、半導体装置、電気光学装置および電子機器に関するものである。 The present invention relates to a semiconductor device, an electro-optical device, and an electronic apparatus.

従来、非発光型の電気光学装置として、電気泳動現象を利用した電気泳動表示装置が知
られている（例えば、特許文献１参照）。電気泳動現象は、液体中（分散媒）に微粒子（
電気泳動粒子）を分散させた分散系に電界を印加したとき、微粒子がクーロン力により泳
動する現象をいう。ここで、電気泳動表示装置の概略的な構成を簡単に述べる。電気泳動
表示装置は、一方の電極と他方の電極とを所定の間隔で対向させ、その間に画像の表示単
位である画素としての分散系をマトリクス状に多数配置して構成されている。そして、電
気泳動表示装置は、それらの分散系に電界を印加するための周辺回路を備えている。 2. Description of the Related Art Conventionally, an electrophoretic display device using an electrophoretic phenomenon is known as a non-light-emitting electro-optical device (see, for example, Patent Document 1). Electrophoresis is caused by fine particles (in the dispersion medium)
A phenomenon in which fine particles migrate by Coulomb force when an electric field is applied to a dispersion system in which electrophoretic particles are dispersed. Here, a schematic configuration of the electrophoretic display device will be briefly described. The electrophoretic display device has one electrode and the other electrode facing each other at a predetermined interval, and a large number of dispersion systems as pixels, which are display units of an image, are arranged in a matrix therebetween. The electrophoretic display device includes a peripheral circuit for applying an electric field to the dispersion system.

図１１は、電気泳動表示装置の１画素に対応した分散系を示す表示パネルの要部断面図
である。画素となる分散系５６は、画素電極２０等を設けた電気光学装置用基板５８と共
通電極３８等を設けた対向基板４０との間に隔壁４２を形成し、両電極２０，３８と隔壁
４２とで形成される空間４４に電気泳動粒子４６を分散させた液体（分散媒）４８を充填
して構成されている。共通電極３８および対向基板４０としては、透過性を有する材料が
用いられている。ここで、例えば２値表示を実現する場合、分散媒４８は黒色に染色され
、電気泳動粒子４６としては酸化チタン等の白色粒子が用いられる。そして、電気泳動粒
子４６は正負いずれかの電荷を持つように帯電されている。また、電気光学装置用基板５
８には上述した画素電極２０の他に、走査線、データ線及びスイッチング素子として機能
する薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴ）が形成されている（図１
１では省略している）。 FIG. 11 is a cross-sectional view of a main part of a display panel showing a dispersion system corresponding to one pixel of the electrophoretic display device. In the dispersion system 56 serving as a pixel, a partition wall 42 is formed between the electro-optical device substrate 58 provided with the pixel electrode 20 and the like and the counter substrate 40 provided with the common electrode 38 and the like, and both the electrodes 20 and 38 and the partition wall 42 are formed. Are filled with a liquid (dispersion medium) 48 in which electrophoretic particles 46 are dispersed. As the common electrode 38 and the counter substrate 40, a material having transparency is used. Here, for example, when realizing binary display, the dispersion medium 48 is dyed black, and the electrophoretic particles 46 are white particles such as titanium oxide. The electrophoretic particles 46 are charged so as to have either a positive or negative charge. Also, the electro-optical device substrate 5
In addition to the pixel electrode 20 described above, a thin film transistor (hereinafter referred to as TFT) functioning as a scanning line, a data line, and a switching element is formed in FIG.
1 is omitted).

図１２は、１画素に対応した等価回路を説明する説明図である。すなわち、表示パネル
の電気光学装置用基板５８上には互いに直交する方向に沿ってゲート線１８とデータ線１
６とが設けられ、それらの交差部に対応してＴＦＴ１２が設けられている。ＴＦＴ１２の
ゲート電極はゲート線１８に接続されている。またＴＦＴ１２のソース電極はデータ線１
６に接続されている。さらにＴＦＴ１２のドレイン電極は分散系５６を挟持する一方の画
素電極２０に接続されている。尚、分散系５６を挟持する他方の共通電極３８には、共通
電圧Ｖｃｏｍ（一般には接地電圧）が印加される。 FIG. 12 is an explanatory diagram for explaining an equivalent circuit corresponding to one pixel. That is, the gate line 18 and the data line 1 are formed on the electro-optical device substrate 58 of the display panel along directions orthogonal to each other.
6 are provided, and TFTs 12 are provided corresponding to the intersections thereof. The gate electrode of the TFT 12 is connected to the gate line 18. The source electrode of the TFT 12 is the data line 1
6 is connected. Further, the drain electrode of the TFT 12 is connected to one pixel electrode 20 that sandwiches the dispersion system 56. A common voltage Vcom (generally a ground voltage) is applied to the other common electrode 38 sandwiching the dispersion system 56.

このような構成において、ゲート線１８は、図示しない走査線駆動回路から供給される
ゲート線信号によってアクティブになり、このアクティブになる期間（選択期間）に於い
てＴＦＴ１２はオンされている。そして、データ線１６及びオンしたＴＦＴ１２を介して
図示しないデータ線駆動回路からデータ信号が供給されることにより、画素電極２０に電
圧が印加される。 In such a configuration, the gate line 18 is activated by a gate line signal supplied from a scanning line driving circuit (not shown), and the TFT 12 is turned on during this active period (selection period). A voltage is applied to the pixel electrode 20 by supplying a data signal from a data line driving circuit (not shown) via the data line 16 and the turned-on TFT 12.

画素電極２０と共通電極３８との間に電位差を与えると、クーロン力によって電気泳動
粒子４６が画素電極２０又は共通電極３８のどちらか一方の電極に引き寄せられる。この
とき、電気泳動粒子４６が透明の共通電極３８側に引き寄せられると、共通電極３８から
入射した光は電気泳動粒子４６によって反射され、電気泳動粒子４６の色（白色）が見え
ることになる。一方、電気泳動粒子４６が画素電極２０側に引き寄せられると、前述した
入射光と反射光は分散媒４８によって吸収され、分散媒４８の染色した色（黒色）が見え
ることになる。つまり、電気泳動表示装置は、表示パネルにマトリクス状に多数配置され
た各々の分散系５６について、分散系５６の電気泳動粒子４６の移動位置をそれぞれ個々
に制御することによって画像を形成している。 When a potential difference is applied between the pixel electrode 20 and the common electrode 38, the electrophoretic particles 46 are attracted to either the pixel electrode 20 or the common electrode 38 by Coulomb force. At this time, when the electrophoretic particles 46 are attracted to the transparent common electrode 38 side, the light incident from the common electrode 38 is reflected by the electrophoretic particles 46 and the color (white) of the electrophoretic particles 46 can be seen. On the other hand, when the electrophoretic particles 46 are attracted to the pixel electrode 20 side, the incident light and the reflected light described above are absorbed by the dispersion medium 48, and the color (black) stained by the dispersion medium 48 is seen. That is, the electrophoretic display device forms an image by individually controlling the movement positions of the electrophoretic particles 46 of the dispersion system 56 for each of the dispersion systems 56 arranged in a matrix on the display panel. .

特開２００２−１６９１９０号公報JP 2002-169190 A

しかしながら、ゲート線１８からＴＦＴ１２のゲート電極に供給される電圧値は、ＴＦ
Ｔ１２をオンにする電圧（０Ｖ）と、ＴＦＴ１２をオフにする電圧（電源電圧）の２値で
あったため、分散系５６を挟持する画素電極２０と共通電極３８間の電圧は電源電圧から
ＴＦＴ１２のしきい値電圧を差し引いた電圧となり十分な電圧が得られない。そこで、Ｔ
ＦＴ１２のしきい値電圧を測定し、オフにする電圧からしきい値電圧を差し引いてゲート
電極に印加すれば、画素電極２０と共通電極３８間を電源電圧にすることができるが、温
度、湿度などの外的要因や、通電時間経過による経時変化によりＴＦＴ１２のしきい値電
圧が変動した場合、しきい値電圧が小さくなるとゲート端子に過電圧が印加されＴＦＴ１
２のゲート破壊を起したり、しきい値電圧が大きくなると電圧不足により正確な画像を形
成することができなくなったりする課題があった。 However, the voltage value supplied from the gate line 18 to the gate electrode of the TFT 12 is TF.
The voltage between the pixel electrode 20 and the common electrode 38 sandwiching the dispersion system 56 is determined from the power supply voltage by the voltage of the TFT 12 because the voltage for turning on the T12 (0V) and the voltage for turning off the TFT 12 (power supply voltage) are two values. A voltage obtained by subtracting the threshold voltage cannot be obtained. So T
By measuring the threshold voltage of the FT 12 and subtracting the threshold voltage from the voltage to be turned off and applying it to the gate electrode, the power supply voltage can be made between the pixel electrode 20 and the common electrode 38. When the threshold voltage of the TFT 12 fluctuates due to external factors such as the passage of time with the passage of energization time, an overvoltage is applied to the gate terminal when the threshold voltage decreases, and the TFT 1
When the gate breakdown of 2 is caused or the threshold voltage is increased, an accurate image cannot be formed due to insufficient voltage.

本発明は、上記課題点を解決するためになされたものであり、スイッチング素子のしき
い値電圧が通電時間経過により変動しても正確な画像を形成することができる半導体装置
、電気光学装置および電子機器を提供することにある。 The present invention has been made to solve the above-described problems, and can provide an accurate image even when the threshold voltage of the switching element fluctuates with the passage of energization time, and an electro-optical device. To provide electronic equipment.

（１）本発明に係る半導体装置は、機能層が有機材料にて形成され、ソース電極とドレ
イン電極とを備えたスイッチング素子と、前記ソース電極と前記ドレイン電極との間に配
置されたＰ型半導体部及びＮ型半導体部を備えた整流素子と、を含む。本発明によれば、
スイッチング素子のしきい値電圧が通電時間経過により変動してもスイッチング素子のゲ
ート破壊を防ぎ、画素電極と共通電極間を電源電圧にすることができるので、正確な画像
を形成することができる。 (1) In the semiconductor device according to the present invention, a functional layer is formed of an organic material, a switching element including a source electrode and a drain electrode, and a P type disposed between the source electrode and the drain electrode A rectifying element including a semiconductor portion and an N-type semiconductor portion. According to the present invention,
Even if the threshold voltage of the switching element fluctuates due to the passage of energization time, the gate of the switching element can be prevented and the power supply voltage can be set between the pixel electrode and the common electrode, so that an accurate image can be formed.

（２）この半導体装置は、前記Ｎ型半導体部の構成材料は、ｎ型酸化物半導体材料で形
成され、前記Ｐ型半導体部はヨウ化銅または有機半導体で形成されてもよい。 (2) In this semiconductor device, the constituent material of the N-type semiconductor portion may be formed of an n-type oxide semiconductor material, and the P-type semiconductor portion may be formed of copper iodide or an organic semiconductor.

（３）この半導体装置は、前記Ｎ型半導体部は緻密膜で形成されてもよい。 (3) In this semiconductor device, the N-type semiconductor portion may be formed of a dense film.

（４）この半導体装置は、前記緻密膜の上に多孔体が形成されてもよい。 (4) In this semiconductor device, a porous body may be formed on the dense film.

（５）この半導体装置は、前記Ｐ型半導体部及び前記Ｎ型半導体部のうち一方が前記ソ
ース電極に接触し、前記Ｐ型半導体部及び前記Ｎ型半導体部のうち他方が前記ドレイン電
極に接触してもよい。 (5) In this semiconductor device, one of the P-type semiconductor portion and the N-type semiconductor portion is in contact with the source electrode, and the other of the P-type semiconductor portion and the N-type semiconductor portion is in contact with the drain electrode. May be.

（６）この半導体装置は、前記Ｐ型半導体部及び前記Ｎ型半導体部を覆う遮光層をさら
に含んでもよい。 (6) The semiconductor device may further include a light shielding layer that covers the P-type semiconductor portion and the N-type semiconductor portion.

（７）本発明に係る電気光学装置は、上記半導体装置と、前記半導体装置によって駆動
される電気光学素子と、を備える。 (7) An electro-optical device according to the present invention includes the semiconductor device and an electro-optical element driven by the semiconductor device.

（８）本発明に係る電子機器は、上記電気光学装置を備える。 (8) An electronic apparatus according to the invention includes the electro-optical device.

以下、本発明を適用した実施の形態について図面を参照して説明する。
（半導体装置）
図１は、本発明の実施の形態に係る電気光学装置用基板の要部を示す平面図である。図
２は、本発明の実施の形態に係る電気光学装置用基板に具備された半導体装置近傍の断面
構成を示す断面模式図である。図１及び図２を参照し、本実施の形態に係る半導体装置と
しての電気光学装置用基板の構成を説明する。なお、各図において、各層や各部材を図面
上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。 Embodiments to which the present invention is applied will be described below with reference to the drawings.
(Semiconductor device)
FIG. 1 is a plan view showing a main part of an electro-optical device substrate according to an embodiment of the present invention. FIG. 2 is a schematic cross-sectional view showing a cross-sectional configuration in the vicinity of the semiconductor device provided in the electro-optical device substrate according to the embodiment of the present invention. With reference to FIG. 1 and FIG. 2, a configuration of a substrate for an electro-optical device as a semiconductor device according to the present embodiment will be described. In addition, in each figure, in order to make each layer and each member into a size that can be recognized on the drawing, the scale is varied for each layer and each member.

本実施の形態に係る電気光学装置用基板２は、図１および図２に示すように、基板１０
上に半導体装置の主体をなすスイッチング素子（アクティブマトリクス素子）としてのＴ
ＦＴ（薄膜トランジスタ）１２と、整流素子としてのダイオード整流素子１４と、データ
線１６と、ゲート線１８と、画素電極２０とを主体として構成されている。 The electro-optical device substrate 2 according to the present embodiment includes a substrate 10 as shown in FIGS.
T as a switching element (active matrix element) forming the main part of the semiconductor device
An FT (thin film transistor) 12, a diode rectifier element 14 as a rectifier element, a data line 16, a gate line 18, and a pixel electrode 20 are mainly configured.

ＴＦＴ１２は画素電極２０をスイッチング駆動させる機能を有しており、図２に示すよ
うにソース電極１６と、ドレイン電極２０と、ゲート絶縁膜２４と、ゲート電極１８と、
半導体層（図示せず）とを主体として構成されている。ここで、ソース電極１６及びドレ
イン電極２０は、ＴＦＴ１２との接続付近において櫛歯状に形成されており、これにより
ＴＦＴ１２を形成する際のアライメントを容易化している。また、半導体層（機能層）は
有機材料からなり、具体的には高分子半導体材料を用いて構成されている。データ線１６
及びゲート線１８は、ＴＦＴ１２に電気的に接続され、ＴＦＴ１２に対して電気的信号を
供給する配線である。ここで、画素電極２０は、ＴＦＴ１２に直接接続された構成となっ
ており、この場合、画素電極２０がＴＦＴ１２のドレイン電極２０として機能するように
なっている。また、ゲート線１８はＴＦＴ１２に対する走査信号を供給する配線として機
能している。 The TFT 12 has a function of switching and driving the pixel electrode 20. As shown in FIG. 2, the source electrode 16, the drain electrode 20, the gate insulating film 24, the gate electrode 18,
It is mainly composed of a semiconductor layer (not shown). Here, the source electrode 16 and the drain electrode 20 are formed in a comb shape near the connection with the TFT 12, thereby facilitating alignment when forming the TFT 12. In addition, the semiconductor layer (functional layer) is made of an organic material, and is specifically configured using a polymer semiconductor material. Data line 16
The gate line 18 is a wiring that is electrically connected to the TFT 12 and supplies an electrical signal to the TFT 12. Here, the pixel electrode 20 is directly connected to the TFT 12, and in this case, the pixel electrode 20 functions as the drain electrode 20 of the TFT 12. The gate line 18 functions as a wiring for supplying a scanning signal to the TFT 12.

ダイオード整流素子１４はＰ型半導体部２６とＮ型半導体部２８とを有している。ダイ
オード整流素子１４はＴＦＴ１２のソース電極１６とドレイン電極２０との間に、Ｐ型半
導体部２６とドレイン電極２０と、およびＮ型半導体部２８とソース電極１６とがそれぞ
れ電気的に接続されてなる。 The diode rectifying element 14 has a P-type semiconductor portion 26 and an N-type semiconductor portion 28. The diode rectifying element 14 is formed by electrically connecting a P-type semiconductor part 26 and a drain electrode 20, and an N-type semiconductor part 28 and a source electrode 16 between a source electrode 16 and a drain electrode 20 of the TFT 12. .

Ｐ型半導体部２６の構成材料としては、ヨウ化銅または有機半導体で形成されていても
よい。Ｎ型半導体部２８の構成材料としては、ｎ型酸化物半導体材料で形成されていても
よい。例えば、二酸化チタン（ＴｉＯ２）、一酸化チタン（ＴｉＯ）、三酸化二チタン（
Ｔｉ２Ｏ３）等の酸化チタン、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ２）のようなｎ型酸
化物半導体材料や、その他のｎ型半導体材料等が挙げられる。これらのうちの１種または
２種以上を組み合わせて用いることができるが、この中でも、酸化チタン、特に、二酸化
チタンを用いるのが好ましい。 The constituent material of the P-type semiconductor unit 26 may be formed of copper iodide or an organic semiconductor. The constituent material of the N-type semiconductor portion 28 may be formed of an n-type oxide semiconductor material. For example, titanium dioxide (TiO2), titanium monoxide (TiO), dititanium trioxide (
Examples thereof include titanium oxide such as Ti2O3), n-type oxide semiconductor materials such as zinc oxide (ZnO) and tin oxide (SnO2), and other n-type semiconductor materials. Among these, one kind or a combination of two or more kinds can be used. Among these, it is preferable to use titanium oxide, particularly titanium dioxide.

すなわち、Ｎ型半導体部２８は、主として二酸化チタンで構成されているのが好ましい
。二酸化チタンは、その結晶構造が安定しているので、二酸化チタンを主とするＮ型半導
体部２８では、過酷な環境下に曝された場合でも、経年変化（劣化）が少なく、安定した
性能が長期間継続して得られるという利点を有する。また、二酸化チタンとしては、結晶
構造がアナターゼ型の二酸化チタンを主とするもの、ルチル型の二酸化チタンを主とする
もの、アナターゼ型の二酸化チタンとルチル型の二酸化チタンとの混合物を主とするもの
のいずれであってもよい。結晶構造がアナターゼ型の二酸化チタンは、比較的不安定であ
ることに起因して、アナターゼ型の二酸化チタンを主とするＮ型半導体部２８では、電子
を発生し易いという利点を有する。なお、ルチル型の二酸化チタンとアナターゼ型の二酸
化チタンとを混合する場合、ルチル型の二酸化チタンとアナターゼ型の二酸化チタンとの
混合比は、特に限定されないが、例えば、重量比で９５：５〜５：９５程度であるのが好
ましく、８０：２０〜２０：８０程度であるのがより好ましい。 That is, it is preferable that the N-type semiconductor portion 28 is mainly composed of titanium dioxide. Since the crystal structure of titanium dioxide is stable, the N-type semiconductor portion 28 mainly composed of titanium dioxide has little secular change (deterioration) even when exposed to a harsh environment, and has stable performance. It has the advantage that it can be obtained continuously for a long time. Titanium dioxide is mainly composed of anatase-type titanium dioxide, mainly rutile-type titanium dioxide, or a mixture of anatase-type titanium dioxide and rutile-type titanium dioxide. Any of those may be used. Due to the relatively unstable crystal structure of the anatase-type titanium dioxide, the N-type semiconductor portion 28 mainly composed of the anatase-type titanium dioxide has an advantage that electrons are easily generated. In addition, when mixing rutile type titanium dioxide and anatase type titanium dioxide, the mixing ratio of rutile type titanium dioxide and anatase type titanium dioxide is not particularly limited. It is preferably about 5:95, and more preferably about 80:20 to 20:80.

Ｎ型半導体部２８は緻密膜３０で形成されていてもよい。さらに、緻密膜３０の上にナ
ノ粒子の多孔体３２が形成されていてもよい（図３参照）。緻密膜３０を設けることによ
りリーク電流を抑えることができる。緻密膜３０を形成することにより、順方向バイアス
の漏れ電流を少なくし、逆方向にリーク電流が流れるのを防止する。 The N-type semiconductor unit 28 may be formed of a dense film 30. Further, a nanoparticle porous body 32 may be formed on the dense film 30 (see FIG. 3). Leakage current can be suppressed by providing the dense film 30. By forming the dense film 30, the leakage current of the forward bias is reduced and the leakage current is prevented from flowing in the reverse direction.

ダイオード整流素子の順方向電圧はＴＦＴ１２の初期のしきい電圧Ｖｔｈよりも小さく
てもよい。また、ダイオード整流素子の順方向電圧はＴＦＴ１２のしきい値電圧が通電時
間経過に伴い変移するしきい電圧Ｖｔｈよりも小さくてもよい。 The forward voltage of the diode rectifier element may be smaller than the initial threshold voltage Vth of the TFT 12. Further, the forward voltage of the diode rectifying element may be smaller than the threshold voltage Vth at which the threshold voltage of the TFT 12 changes as the energization time elapses.

ダイオード整流素子は、基板１０の裏面に導体層２２を介してＮ型半導体部２８を設け
、基板１０に穴を形成し、Ｐ型半導体インクを用いてＰ型半導体部２６がコンタクトされ
ていてもよい（図４参照）。Ｐ型半導体部２６の材料は、例えば、Ｆ８Ｔ２（フルオレン
−ビチオフェン共重合体）である。 In the diode rectifying element, an N-type semiconductor portion 28 is provided on the back surface of the substrate 10 via the conductor layer 22, a hole is formed in the substrate 10, and the P-type semiconductor portion 26 is contacted using P-type semiconductor ink. Good (see FIG. 4). The material of the P-type semiconductor part 26 is, for example, F8T2 (fluorene-bithiophene copolymer).

このように構成された電気光学装置用基板２において、データ線１６がＴＦＴ１２に電
気的に接続されており、画像信号（データ信号）がデータ線１６に対して順次に供給され
るか、あるいは互いに隣接する複数のデータ線１６に対してグループ毎に供給されるよう
になっている。また、ゲート線１８がＴＦＴ１２に電気的に接続されており、複数のゲー
ト線１８に対して走査信号が所定のタイミングでパルス的に線順次で供給されるようにな
っている。さらに、画素電極２０はＴＦＴ１２のドレイン電極２０として機能し、ゲート
電極１８にパルス電圧を印加してＴＦＴ１２を一定期間だけオンすることで、データ線１
６から供給される画像信号が画素電極２０に対し所定のタイミングで書き込まれるように
なっている。 In the electro-optical device substrate 2 configured as described above, the data line 16 is electrically connected to the TFT 12, and image signals (data signals) are sequentially supplied to the data line 16, or mutually. Each group is supplied to a plurality of adjacent data lines 16. Further, the gate line 18 is electrically connected to the TFT 12, and a scanning signal is supplied to the plurality of gate lines 18 in a pulse-sequential manner at a predetermined timing. Further, the pixel electrode 20 functions as the drain electrode 20 of the TFT 12, and a pulse voltage is applied to the gate electrode 18 to turn on the TFT 12 for a certain period of time.
The image signal supplied from 6 is written to the pixel electrode 20 at a predetermined timing.

次に、図５を参照しつつ、電気光学装置用基板２のダイオード整流素子１４の製造方法
を説明する。既に基板１０上にソース電極１６（データ線１６）、ドレイン電極２０（画
素電極２０）等が形成されている。 Next, a method for manufacturing the diode rectifying element 14 of the electro-optical device substrate 2 will be described with reference to FIG. A source electrode 16 (data line 16), a drain electrode 20 (pixel electrode 20), and the like are already formed on the substrate 10.

先ず、ソース電極１６（データ線１６）の延長上に電極を設け、その電極上にＮ型半導
体部２８を形成する（ステップＳ１００）。Ｎ型半導体部２８は緻密膜３０で形成されて
いてもよい。さらに、緻密膜３０の上にナノ粒子の多孔体３２が形成されていてもよい（
図３参照）。緻密膜３０の形成方法は、例えばスパッタ法、ＭＯＤ法等を用いて形成する
ことができる。 First, an electrode is provided on the extension of the source electrode 16 (data line 16), and the N-type semiconductor portion 28 is formed on the electrode (step S100). The N-type semiconductor unit 28 may be formed of a dense film 30. Furthermore, a nanoparticle porous body 32 may be formed on the dense film 30 (
(See FIG. 3). The dense film 30 can be formed using, for example, a sputtering method, a MOD method, or the like.

次に、Ｎ型半導体部２８の上面に、その一端がドレイン電極２０（画素電極２０）に電
気的に接続するようにＰ型半導体部２６を形成する（ステップＳ１１０）。Ｐ型半導体部
２６の形成方法は、例えば、スピンコート法、インクジェット法等の湿式法を用いて形成
することができる。 Next, the P-type semiconductor portion 26 is formed on the upper surface of the N-type semiconductor portion 28 so that one end thereof is electrically connected to the drain electrode 20 (pixel electrode 20) (step S110). As a method for forming the P-type semiconductor portion 26, for example, a wet method such as a spin coating method or an ink jet method can be used.

次に、Ｐ型半導体部２６を乾燥させる（ステップＳ１２０）。なお、Ｐ型半導体部２６
が乾燥した後、ダイオード整流素子１４を覆うように遮光層３４（図２参照）を形成して
もよい。遮光層３４を設けることにより、光がＰ型半導体部２６あるいはＮ型半導体部２
８に入射することを防止されるので、光により発生するキャリアによる誤動作を抑制する
ことができる。遮光層３４の材料はエポキシ系材料等を用いてもよい。 Next, the P-type semiconductor unit 26 is dried (step S120). The P-type semiconductor unit 26
After drying, a light shielding layer 34 (see FIG. 2) may be formed so as to cover the diode rectifier element 14. By providing the light shielding layer 34, light can be transmitted to the P-type semiconductor unit 26 or the N-type semiconductor unit 2.
Therefore, it is possible to suppress malfunction caused by light generated by light. The material of the light shielding layer 34 may be an epoxy material or the like.

以降は公知の製造方法で順次ゲート絶縁膜２４、ゲート電極１８（ゲート線１８）等を
形成する。 Thereafter, the gate insulating film 24, the gate electrode 18 (gate line 18) and the like are sequentially formed by a known manufacturing method.

以上の工程により、ＴＦＴ１２と、ダイオード整流素子１４とを含む電気光学装置用基
板２が作成される。本実施の形態では、一連の工程において湿式法（液相プロセス）を採
用しているため、真空装置を用いずに大気圧雰囲気において成膜することができ、製造コ
ストの削減を実現することができる。特に、画素電極２０を除くＴＦＴ１２、ダイオード
整流素子１４の形成工程では、有機材料を主体として用いているため液相プロセスによる
製造が好適で、その製造工程が非常に簡便なものとなっている。
（電気光学装置）
次に、図６を参照し、本実施の形態に係る電気光学装置を説明する。ここでは、電気光
学装置として、上述した電気光学装置用基板２を用いて構成した電気泳動表示装置につい
て説明する。図６は、本発明の実施の形態に係る電気泳動表示装置の要部を示す断面図で
ある。 Through the above steps, the electro-optical device substrate 2 including the TFT 12 and the diode rectifying element 14 is formed. In this embodiment mode, a wet method (liquid phase process) is employed in a series of steps, so that a film can be formed in an atmospheric pressure atmosphere without using a vacuum apparatus, and manufacturing costs can be reduced. it can. In particular, in the process of forming the TFT 12 and the diode rectifying element 14 excluding the pixel electrode 20, since an organic material is mainly used, manufacturing by a liquid phase process is preferable, and the manufacturing process is very simple.
(Electro-optical device)
Next, the electro-optical device according to this embodiment will be described with reference to FIG. Here, an electrophoretic display device configured using the above-described electro-optical device substrate 2 will be described as an electro-optical device. FIG. 6 is a cross-sectional view showing a main part of the electrophoretic display device according to the embodiment of the present invention.

本実施の形態に係る電気泳動表示装置４の分散系３６は、図６に示すように、上述した
ダイオード整流素子１４、画素電極２０等を設けた電気光学装置用基板２と共通電極３８
等を設けた対向基板４０との間に隔壁４２で仕切られた領域に配置されている。すなわち
、分散系３６は両電極２０，３８と隔壁４２とで形成される空間４４に電気泳動粒子４６
を分散させた液体（分散媒）４８を充填して構成されている。共通電極３８および対向基
板４０としては、透過性を有する材料が用いられている。ここで、例えば２値表示を実現
する場合、分散媒４８は黒色に染色され、電気泳動粒子４６としては酸化チタン等の白色
粒子が用いられる。そして、電気泳動粒子４６は正負いずれかの電荷を持つように帯電さ
れている。 As shown in FIG. 6, the dispersion system 36 of the electrophoretic display device 4 according to the present exemplary embodiment includes an electro-optical device substrate 2 provided with the diode rectifying element 14, the pixel electrode 20, and the like, and a common electrode 38.
Are arranged in a region partitioned by a partition wall 42 between the counter substrate 40 and the like. That is, the dispersion system 36 has electrophoretic particles 46 in a space 44 formed by the electrodes 20 and 38 and the partition walls 42.
And a liquid (dispersion medium) 48 in which is dispersed. As the common electrode 38 and the counter substrate 40, a material having transparency is used. Here, for example, when realizing binary display, the dispersion medium 48 is dyed black, and the electrophoretic particles 46 are white particles such as titanium oxide. The electrophoretic particles 46 are charged so as to have either a positive or negative charge.

また、電気光学装置用基板２には上述したダイオード整流素子１４、画素電極２０の他
に、図２に示すように、ゲート線１８、データ線１６及びＴＦＴ１２が形成されている。 In addition to the above-described diode rectifying element 14 and pixel electrode 20, the electro-optical device substrate 2 is formed with a gate line 18, a data line 16, and a TFT 12, as shown in FIG.

次に、分散系を制御するＴＦＴ１２の動作について図７を参照して説明する。図７は、
本発明の実施の形態に係る分散系３６を制御するＴＦＴ１２の動作を説明する表示領域の
等価回路図である。なお、本実施形態では、ＴＦＴ１２の導電型はｐチャネル型で、有機
ＴＦＴで構成されているものとする。 Next, the operation of the TFT 12 for controlling the dispersion system will be described with reference to FIG. FIG.
FIG. 5 is an equivalent circuit diagram of a display area for explaining the operation of the TFT 12 that controls the dispersion system 36 according to the embodiment of the present invention. In the present embodiment, it is assumed that the conductivity type of the TFT 12 is a p-channel type and is composed of an organic TFT.

図７（Ａ）は、各々の分散系３６の電気泳動粒子４６を共通電極３８側に引き寄せる動
作（データ書き込み）を説明する表示領域の等価回路図であり、図７（Ｂ）は、逆に画素
電極２０側に引き寄せる動作（データクリア）を説明する表示領域の等価回路図である。 FIG. 7A is an equivalent circuit diagram of the display area for explaining the operation (data writing) for attracting the electrophoretic particles 46 of each dispersion system 36 to the common electrode 38 side, and FIG. FIG. 6 is an equivalent circuit diagram of a display area for explaining an operation (data clear) that is drawn toward the pixel electrode 20 side.

データ書き込み時では、図７（Ａ）に示すように、共通電圧Ｖｃｏｍを接地電位（０Ｖ
）、データ線１６を電源電位（ＶＤＤ、例えば４０Ｖ）、ゲート線１８を接地電位（０Ｖ
）、にそれぞれ設定する。この状態においてＴＦＴ１２のソース電極１６にＶＤＤ、ゲー
ト電極１８に０Ｖが印加されるので、ＴＦＴ１２はオン状態となり、ＴＦＴ１２のドレイ
ン電極２０は、分散系３６が充電される期間を経てＶＤＤとなる。 At the time of data writing, as shown in FIG. 7A, the common voltage Vcom is set to the ground potential (0 V).
), The data line 16 is the power supply potential (VDD, for example, 40V), and the gate line 18 is the ground potential (0V
), Respectively. In this state, VDD is applied to the source electrode 16 of the TFT 12 and 0 V is applied to the gate electrode 18, so that the TFT 12 is turned on, and the drain electrode 20 of the TFT 12 becomes VDD after the dispersion system 36 is charged.

次に、データクリア時の動作について従来技術での動作と本実施の形態に係る電気泳動
表示装置４の動作について説明する。 Next, the operation in the prior art and the operation of the electrophoretic display device 4 according to the present embodiment will be described with respect to the operation during data clear.

従来技術におけるデータクリア時では、図１２に示すように、共通電圧ＶｃｏｍをＶＤ
Ｄ、データ線１６を０Ｖ、ゲート線１８を０Ｖ、にそれぞれ設定する。この状態において
ＴＦＴ１２のソース電極１６に０Ｖ、ゲート電極１８に０Ｖが印加されるので、ＴＦＴ１
２はオン状態となるが、ＴＦＴ１２のドレイン電極２０は、分散系３６が充電される期間
を経ても０Ｖまで推移せず、ＴＦＴ１２のしきい値電圧Ｖｔｈに留まってしまう。このた
め、分散系３６の画素電極２０と共通電極３８間の電位差がＶＤＤ−Ｖｔｈのため、分散
媒４８の電気泳動粒子４６が画素電極２０側に引き寄せられる動作が遅くなる、もしくは
十分に引き寄せられない問題があった。 At the time of data clear in the prior art, the common voltage Vcom is set to VD as shown in FIG.
D, the data line 16 is set to 0V, and the gate line 18 is set to 0V. In this state, 0 V is applied to the source electrode 16 of the TFT 12 and 0 V is applied to the gate electrode 18.
2 is turned on, but the drain electrode 20 of the TFT 12 does not change to 0 V even after the dispersion system 36 is charged, and remains at the threshold voltage Vth of the TFT 12. For this reason, since the potential difference between the pixel electrode 20 and the common electrode 38 of the dispersion system 36 is VDD−Vth, the operation of attracting the electrophoretic particles 46 of the dispersion medium 48 toward the pixel electrode 20 becomes slow or sufficiently attracted. There was no problem.

この問題を解決するためには、ＴＦＴ１２のゲート端子に−Ｖｔｈの電位を印加すれば
よいが、例えば、半導体層が有機材料で形成されたいわゆる有機ＴＦＴや半導体層がアモ
ルファスシリコンで形成されたアモルファスシリコンＴＦＴは、通電時間の増加に伴いし
きい値電圧が変化する。いわゆるしきい値電圧シフトが顕著であるため、−Ｖｔｈとして
ゲート端子に印加すべき電圧を設定することが困難である。仮に、一律に−Ｖｔｈをゲー
ト端子に印加するとしきい値電圧が当初のＶｔｈよりも低い電圧になった場合、ゲート破
壊を引き起こす恐れがある。 In order to solve this problem, a potential of −Vth may be applied to the gate terminal of the TFT 12. For example, a so-called organic TFT in which a semiconductor layer is formed of an organic material or an amorphous structure in which a semiconductor layer is formed of amorphous silicon. The threshold voltage of the silicon TFT changes as the energization time increases. Since a so-called threshold voltage shift is significant, it is difficult to set a voltage to be applied to the gate terminal as -Vth. If -Vth is uniformly applied to the gate terminal, the gate voltage may be destroyed if the threshold voltage becomes lower than the original Vth.

図８は、ＴＦＴの各ゲート電位におけるＶｄｓ−Ｉｄｓ特性を示す図である。図８に示
すように、Ｖｄｓが２０Ｖ以下ではＩｄｓがほとんど流れない状態である。ＴＦＴのしき
い値電圧が通電時間経過に伴い変移する理由としては、半導体界面（下地層〜半導体界面
、またはゲート絶縁層〜半導体界面）への水分子、イオン等の吸着などにより電子供与性
／電子受容性が発現することなどが考えられる。 FIG. 8 is a diagram showing Vds-Ids characteristics at each gate potential of the TFT. As shown in FIG. 8, when Vds is 20 V or less, Ids hardly flows. The reason why the threshold voltage of the TFT changes as the energization time elapses is that there is an electron donating property due to adsorption of water molecules, ions, etc. to the semiconductor interface (underlayer to semiconductor interface, or gate insulating layer to semiconductor interface). It is possible that electron acceptability is developed.

本実施の形態に係る電気泳動表示装置４におけるデータクリア時では、図７（Ｂ）に示
すように、共通電圧ＶｃｏｍをＶＤＤ、データ線１６を０Ｖ、ゲート線１８を０Ｖ、にそ
れぞれ設定する。この状態においてダイオード整流素子１４のアノード電極にＶＤＤ、カ
ソード電極に０Ｖが印加されるので、ダイオード整流素子１４はオン状態となり、ＴＦＴ
１２のドレイン電極２０は、分散系３６が充電される期間を経てＶＤＤとなる。 At the time of data clear in the electrophoretic display device 4 according to the present embodiment, as shown in FIG. 7B, the common voltage Vcom is set to VDD, the data line 16 is set to 0V, and the gate line 18 is set to 0V. In this state, VDD is applied to the anode electrode of the diode rectifier element 14 and 0 V is applied to the cathode electrode, so that the diode rectifier element 14 is turned on and the TFT
The twelve drain electrodes 20 become VDD after a period in which the dispersion system 36 is charged.

以上に述べた前記実施の形態によれば、以下の効果が得られる。本実施の形態では、ス
イッチング素子であるＴＦＴ１２のしきい値電圧が通電時間経過により変動してもＴＦＴ
１２のゲート破壊を防ぎ、画素電極と共通電極間を電源電圧にすることができるので、正
確な画像を形成することができる。
（電子機器）
上述した本実施の形態に係る電気泳動表示装置４は、表示部を備えた様々な電子機器に
適用することができる。以下、その電子機器の例について説明する。 According to the embodiment described above, the following effects can be obtained. In this embodiment, even if the threshold voltage of the TFT 12 as a switching element fluctuates with the passage of energization time, the TFT
12 can be prevented and the power supply voltage can be set between the pixel electrode and the common electrode, so that an accurate image can be formed.
(Electronics)
The electrophoretic display device 4 according to this embodiment described above can be applied to various electronic devices including a display unit. Hereinafter, an example of the electronic device will be described.

まず、本実施の形態に係る電気泳動表示装置４をフレキシブルな電子ペーパに適用した
例について説明する。図９は、本発明の実施の形態に係る電子ペーパを示す図である。電
子ペーパ６は、本実施の形態に係る電気泳動表示装置を表示部５０として備える。電子ペ
ーパ６は、従来の紙と同様の質感および柔軟性を有する書き換え可能なシートからなる本
体５２を備えて構成されている。 First, an example in which the electrophoretic display device 4 according to the present embodiment is applied to flexible electronic paper will be described. FIG. 9 is a view showing electronic paper according to the embodiment of the present invention. The electronic paper 6 includes the electrophoretic display device according to the present embodiment as the display unit 50. The electronic paper 6 includes a main body 52 made of a rewritable sheet having the same texture and flexibility as conventional paper.

また、図１０は、本発明の実施の形態に係る電子ブックを示す図である。電子ノート８
は、図９で示した電子ペーパ６が複数枚束ねられ、カバー５４に挟まれているものである
。カバー５４は、例えば外部の装置から送られる表示データを入力する不図示の表示デー
タ入力手段を備える。これにより、その表示データに応じて、電子ペーパが束ねられた状
態のまま、表示内容を変更したり更新したりできる。 FIG. 10 is a diagram showing an electronic book according to an embodiment of the present invention. Electronic notebook 8
In FIG. 9, a plurality of electronic papers 6 shown in FIG. 9 are bundled and sandwiched between covers 54. The cover 54 includes display data input means (not shown) for inputting display data sent from an external device, for example. Thereby, according to the display data, the display content can be changed or updated while the electronic paper is bundled.

また、上述した例に加えて、他の例として、パソコン用モニタ、携帯電話、液晶テレビ
、ビューファインダ型やモニタ直視型のビデオテープレコーダ、カーナビゲーション装置
、ページャ、電子手帳、電卓、ワードプロセッサ、ワークスステーション、テレビ電話、
ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。本実施の形態に係る電気光学装
置は、こうした電子機器の表示部として用いることができる。 In addition to the examples described above, other examples include personal computer monitors, mobile phones, LCD TVs, viewfinder type and monitor direct view type video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, works Station, video phone,
Examples include a POS terminal and a device equipped with a touch panel. The electro-optical device according to this embodiment can be used as a display portion of such an electronic apparatus.

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能で
ある。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機
能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本
発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、
本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達
成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術
を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれか
を限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術
を限定的に除外した内容を含む。 In addition, this invention is not limited to embodiment mentioned above, A various deformation | transformation is possible. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. Also,
The present invention includes a configuration that achieves the same effect as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment. Furthermore, the present invention includes contents that exclude any of the technical matters described in the embodiments in a limited manner. Or this invention includes the content which excluded the well-known technique limitedly from embodiment mentioned above.

本発明の実施の形態に係る電気光学装置用基板の要部を示す平面図である。FIG. 4 is a plan view illustrating a main part of the electro-optical device substrate according to the embodiment of the invention. 本発明の実施の形態に係る電気光学装置用基板に具備された半導体装置近傍の断面構成を示す断面図である。1 is a cross-sectional view showing a cross-sectional configuration in the vicinity of a semiconductor device provided on an electro-optical device substrate according to an embodiment of the present invention. 本発明の実施の形態に係る電気光学装置用基板の要部を示す断面図である。FIG. 3 is a cross-sectional view illustrating a main part of a substrate for an electro-optical device according to an embodiment of the invention. 本発明の実施の形態に係る電気光学装置用基板の要部を示す断面図である。FIG. 3 is a cross-sectional view illustrating a main part of a substrate for an electro-optical device according to an embodiment of the invention. 本発明の実施の形態に係る電気光学装置用基板の製造方法を示す図である。It is a figure which shows the manufacturing method of the board | substrate for electro-optical apparatuses which concerns on embodiment of this invention. 本発明の実施の形態に係る電気泳動表示装置の要部を示す断面図である。It is sectional drawing which shows the principal part of the electrophoretic display device which concerns on embodiment of this invention. 本発明の実施の形態に係る分散系を制御するＴＦＴの動作を説明する表示領域の等価回路図である。FIG. 5 is an equivalent circuit diagram of a display area for explaining the operation of the TFT for controlling the dispersion system according to the embodiment of the present invention. 従来の分散系を制御するＴＦＴの各ゲート電位におけるＶｄｓ−Ｉｄｓ特性を示す図である。It is a figure which shows the Vds-Ids characteristic in each gate electric potential of TFT which controls the conventional dispersion system. 本発明の実施の形態に係る電子ペーパを示す図である。It is a figure which shows the electronic paper which concerns on embodiment of this invention. 本発明の実施の形態に係る電子ブックを示す図である。It is a figure which shows the electronic book which concerns on embodiment of this invention. 従来技術における電気泳動表示装置の１画素に対応した分散系を示す表示パネルの要部断面図である。It is principal part sectional drawing of the display panel which shows the dispersion system corresponding to 1 pixel of the electrophoretic display apparatus in a prior art. 従来技術における１画素に対応した等価回路を説明する説明図である。It is explanatory drawing explaining the equivalent circuit corresponding to 1 pixel in a prior art.

符号の説明Explanation of symbols

２…電気光学装置用基板４…電気泳動表示装置６…電子ペーパ８…電子ノート
１０…基板１２…ＴＦＴ（薄膜トランジスタ）１４…ダイオード整流素子１６…ソ
ース電極（データ線）１８…ゲート電極（ゲート線）２０…ドレイン電極（画素電極
）２２…導体層２４…ゲート絶縁膜２６…Ｐ型半導体部２８…Ｎ型半導体部３
０…緻密膜３２…多孔体３４…遮光層３６…分散系３８…共通電極４０…対向
基板４２…隔壁４４…空間４６…電気泳動粒子４８…液体（分散媒）５０…表
示部５２…本体５４…カバー５６…分散系５８…電気光学装置用基板。
2 ... Electro-optical device substrate 4 ... Electrophoretic display device 6 ... Electronic paper 8 ... Electronic notebook
DESCRIPTION OF SYMBOLS 10 ... Substrate 12 ... TFT (thin film transistor) 14 ... Diode rectifier 16 ... Source electrode (data line) 18 ... Gate electrode (gate line) 20 ... Drain electrode (pixel electrode) 22 ... Conductor layer 24 ... Gate insulating film 26 ... P Type semiconductor part 28... N type semiconductor part 3
DESCRIPTION OF SYMBOLS 0 ... Dense film 32 ... Porous body 34 ... Light shielding layer 36 ... Dispersion system 38 ... Common electrode 40 ... Opposite substrate 42 ... Partition 44 ... Space 46 ... Electrophoretic particle 48 ... Liquid (dispersion medium) 50 ... Display part 52 ... Main body 54 ... Cover 56 ... Dispersion system 58 ... Electro-optical device substrate.

Claims

電気光学装置を駆動するための半導体装置であって、
機能層が有機材料にて形成され、ソース電極とドレイン電極とを備えたスイッチング素子と、
前記ソース電極と前記ドレイン電極との間に配置されたＰ型半導体部及びＮ型半導体部を備えた整流素子と、
を含むことを特徴とする半導体装置。 A semiconductor device for driving an electro-optical device,
A switching element having a functional layer formed of an organic material and including a source electrode and a drain electrode;
A rectifying device including a P-type semiconductor portion and an N-type semiconductor portion disposed between the source electrode and the drain electrode;
A semiconductor device comprising:

請求項１記載の半導体装置において、
前記Ｎ型半導体部の構成材料は、ｎ型酸化物半導体材料で形成され、前記Ｐ型半導体部はヨウ化銅または有機半導体で形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The constituent material of the N-type semiconductor part is formed of an n-type oxide semiconductor material, and the P-type semiconductor part is formed of copper iodide or an organic semiconductor.

請求項１又は２に記載の半導体装置において、
前記Ｎ型半導体部は緻密膜で形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
The semiconductor device, wherein the N-type semiconductor portion is formed of a dense film.

請求項３記載の半導体装置において、
前記緻密膜の上に多孔体が形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 3.
A semiconductor device, wherein a porous body is formed on the dense film.

請求項１から４のいずれか一項に記載の半導体装置において、
前記Ｐ型半導体部及び前記Ｎ型半導体部のうち一方が前記ソース電極に接触し、前記Ｐ型半導体部及び前記Ｎ型半導体部のうち他方が前記ドレイン電極に接触することを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 4,
One of the P-type semiconductor portion and the N-type semiconductor portion is in contact with the source electrode, and the other of the P-type semiconductor portion and the N-type semiconductor portion is in contact with the drain electrode. .

請求項１から５のいずれか一項に記載の半導体装置において、
前記Ｐ型半導体部及び前記Ｎ型半導体部を覆う遮光層をさらに含むこと、
を特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 5,
A light shielding layer covering the P-type semiconductor portion and the N-type semiconductor portion;
A semiconductor device characterized by the above.

請求項１乃至６記載の半導体装置を備えることを特徴とする電子機器。 An electronic apparatus comprising the semiconductor device according to claim 1 .