JP4945979B2 - Nitride semiconductor field effect transistor - Google Patents

Nitride semiconductor field effect transistor Download PDF

Info

Publication number
JP4945979B2
JP4945979B2 JP2005270903A JP2005270903A JP4945979B2 JP 4945979 B2 JP4945979 B2 JP 4945979B2 JP 2005270903 A JP2005270903 A JP 2005270903A JP 2005270903 A JP2005270903 A JP 2005270903A JP 4945979 B2 JP4945979 B2 JP 4945979B2
Authority
JP
Japan
Prior art keywords
film
nitride semiconductor
gan
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005270903A
Other languages
Japanese (ja)
Other versions
JP2007081346A (en
Inventor
俊裕 多木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005270903A priority Critical patent/JP4945979B2/en
Publication of JP2007081346A publication Critical patent/JP2007081346A/en
Application granted granted Critical
Publication of JP4945979B2 publication Critical patent/JP4945979B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は窒化物半導体電界効果トランジスタに関するものであり、特に、携帯基地局や衛星通信に用いられる高温動作、高速スイッチング、大電力動作が可能なＭＩＳ型電界効果トランジスタ、特に、ＭＩＳ−ＨＥＭＴのゲートリーク電流を低減するための構成に特徴のある窒化物半導体電界効果トランジスタに関するものである。   The present invention relates to a nitride semiconductor field effect transistor, and more particularly to a MIS field effect transistor capable of high-temperature operation, high-speed switching, and high-power operation used for mobile base stations and satellite communications, particularly a gate of MIS-HEMT. The present invention relates to a nitride semiconductor field effect transistor characterized by a configuration for reducing a leakage current.

近年のワイヤレス通信技術或いは衛星通信技術の発展にともなって、デバイスの高速化や高出力化が要請されており、従来のＳｉデバイスやＧａＡｓ系デバイスでは不可能な領域での動作も要求されている。   With the recent development of wireless communication technology or satellite communication technology, there is a demand for higher speed and higher output of devices, and there is also a demand for operation in areas where conventional Si devices and GaAs devices cannot. .

ＧａＮ、ＡｌＮ、ＩｎＮやその混晶に代表されるIII族窒化物半導体は、その優れた材料特性からＧａＡｓ系デバイスに代わる高出力電子デバイスや短波長発光デバイスとして非常に注目を浴びている。   Group III nitride semiconductors typified by GaN, AlN, InN, and mixed crystals thereof have attracted a great deal of attention as high-power electronic devices and short-wavelength light emitting devices that replace GaAs-based devices because of their excellent material properties.

例えば、その代表であるＧａＮの場合は、
ａ．バンドギャップが３．４ｅＶと高く、２００℃近傍での高温動作も可能であり、
ｂ．破壊電界が２×１０６Ｖ・ｃｍ−１と高耐圧であり、
ｃ．電子の飽和ドリフト速度が、ＧａＡｓより低いものの、２．７×１０７ｃｍ／秒と比較的高い、
という特徴を有している。 For example, in the case of the representative GaN,
a. The band gap is as high as 3.4 eV, and high temperature operation near 200 ° C is possible.
b. The breakdown electric field is 2 × 10 6 V · cm −1 and high breakdown voltage,
c. Although the saturation drift velocity of electrons is lower than that of GaAs, it is relatively high at 2.7 × 10 7 cm / sec.
It has the characteristics.

このような特性を生かした高出力電子デバイスとしては、電界効果トランジスタ、特に、イオン化不純物散乱の少ない二次元電子ガスをチャネル層に形成した高電子移動度トランジスタ（ＨＥＭＴ）についての報告が数多くなされている。   As a high-power electronic device utilizing such characteristics, many reports have been made on field-effect transistors, particularly high-electron mobility transistors (HEMTs) in which a two-dimensional electron gas with little ionized impurity scattering is formed in a channel layer. Yes.

しかし、ＧａＮをはじめとするIII族窒化物半導体はあまり結晶性が良くないため、結晶中にダングリング・ボンドや表面準位が多く存在し、これらのダングリング・ボンドや表面準位に起因してゲートリーク電流が大きいという問題がある。   However, since Group III nitride semiconductors such as GaN are not very crystalline, there are many dangling bonds and surface levels in the crystal, which are caused by these dangling bonds and surface levels. There is a problem that the gate leakage current is large.

そこで、近年、逆方向、順方向のゲートリーク電流を低減するとともに、耐圧を向上するために、ゲート電極とIII族窒化物半導体との間にＳｉＮ膜を挿入したＭＩＳ−ＨＥＭＴが報告されている（例えば、非特許文献１参照）。
ｈｔｔｐ：／／ｗｗｗ．ｎｕｅｅ．ｎａｇｏｙａ−ｕ．ａｕ．ｊｐ／ｌａｂｓ／ｍｉｚｕｔａｋａｌａｂ／ｔｈｉｎｄｅｘ．ｈｔｍｌ Therefore, in recent years, there has been reported a MIS-HEMT in which a SiN film is inserted between a gate electrode and a group III nitride semiconductor in order to reduce the reverse and forward gate leakage current and improve the breakdown voltage. (For example, refer nonpatent literature 1).
http: // www. nuee. nagoya-u. au. jp / labs / mizutakalab / thindex. html

しかしながら、III 族窒化物半導体自体のバンドギャップが大きいため、ゲート絶縁膜として従来から用いられているＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３等の酸化物や窒化物ではバンドギャップが充分ではなく、特にゲートに順方向の電圧を印加した際にゲートリーク電流を抑えきれないという問題がある。 However, since the band gap of the group III nitride semiconductor itself is large, oxides and nitrides such as SiN, SiO 2 , Al 2 O 3 and the like conventionally used as a gate insulating film do not have a sufficient band gap. There is a problem that the gate leakage current cannot be suppressed when a forward voltage is applied to the gate.

したがって、本発明は、ゲートリーク電流を低減するとともに、優れた高出力特性を実現することを目的とする。   Accordingly, an object of the present invention is to reduce gate leakage current and to realize excellent high output characteristics.

図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
なお、図における符号３，４は、それぞれゲート電極、ソース・ドレイン電極である。
図１参照
上記課題を解決するために、本発明は、窒化物半導体電界効果トランジスタにおいて、窒化物半導体からなる電子走行層と、窒化物半導体からなる電子供給層とを有し、前記電子供給層側に、ＳｉＯ ２ 膜、ＳｉＯＮ膜、Ａｌ ２ Ｏ ３ 膜或いは多結晶ＡｌＮ膜のいずれかを介して、ＣａＦ ２ 、ＭｇＦ ２ 或いはＬｉＦのいずれかからなるゲート絶縁膜を有し、前記ゲート絶縁膜上にゲート電極を設けるとともに、前記ゲート電極を挟んで一方の側にソース電極を設け、他方の側にドレイン電極を設けたことを特徴とする。 FIG. 1 is a diagram illustrating the basic configuration of the present invention. Means for solving the problems in the present invention will be described with reference to FIG.
Reference numerals 3 and 4 in the figure denote a gate electrode and a source / drain electrode, respectively.
In order to solve the above-mentioned problem, the present invention provides a nitride semiconductor field effect transistor comprising an electron transit layer made of a nitride semiconductor and an electron supply layer made of a nitride semiconductor, and the electron supply layer A gate insulating film made of any one of CaF 2 , MgF 2, and LiF through any of a SiO 2 film, a SiON film, an Al 2 O 3 film, or a polycrystalline AlN film on the side; A gate electrode is provided above, a source electrode is provided on one side of the gate electrode, and a drain electrode is provided on the other side .

ＣａＦ２、ＭｇＦ２、ＬｉＦはバンドギャップが大きく、ＧａＮやＡｌＧａＮ等の窒化物半導体に対する伝導帯の障壁高も充分であることから、これらのハロゲン化物をゲート絶縁膜２として用いることによってゲートリーク電流を非常に低く抑えることができる。 CaF 2 , MgF 2 , and LiF have a large band gap and a sufficient barrier height of the conduction band for nitride semiconductors such as GaN and AlGaN. Therefore, gate leakage current can be obtained by using these halides as the gate insulating film 2. Can be kept very low.

また、ゲート絶縁膜２を窒化物半導体層１側にＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、或いは、多結晶ＡｌＮのいずれかからなる絶縁膜を介して設けているので、界面準位をより低減することができる。 Further, since the gate insulating film 2 is provided on the nitride semiconductor layer 1 side through an insulating film made of either SiO 2 , SiON, Al 2 O 3 , or polycrystalline AlN , the interface state is further reduced. can do.

また、ゲート絶縁膜２の膜厚としては、１ｎｍ〜５０ｎｍの範囲が望ましく、１ｎｍ以下の場合には安定な膜質を確保することが困難になり、５０ｎｍを超えるとゲート絶縁膜２が厚くなり過ぎて駆動能力が大幅に低下する。
なお、実用的な観点からは５ｎｍ〜３０ｎｍの範囲がより好適である。 The film thickness of the gate insulating film 2 is preferably in the range of 1 nm to 50 nm, and if it is 1 nm or less, it becomes difficult to ensure a stable film quality, and if it exceeds 50 nm, the gate insulating film 2 becomes too thick. As a result, the driving ability is greatly reduced.
From a practical viewpoint, the range of 5 nm to 30 nm is more preferable.

本発明では、ゲート絶縁膜としてバンドギャップの大きなＣａＦ ２ 、ＭｇＦ ２ 、ＬｉＦを用いているので、ゲートリーク電流を大幅に低減することができ、優れた高出力特性を示す窒化物半導体によるＭＩＳ型電界効果トランジスタを実現することができる。 In the present invention, CaF 2 , MgF 2 , and LiF having a large band gap are used as the gate insulating film. Therefore, the gate leakage current can be greatly reduced, and the MIS type using a nitride semiconductor exhibiting excellent high output characteristics. A field effect transistor can be realized.

本発明は、二次元キャリアガス層を形成するためのＡｌＧａＮ層等のキャリア供給層上に直接或いはＧａＮ等の表面保護半導体層を介するとともに、ＳｉＯ ２ 、ＳｉＯＮ、Ａｌ ２ Ｏ ３ 、或いは、多結晶ＡｌＮのいずれかからなる絶縁膜を介してＣａＦ２、ＭｇＦ２或いはＬｉＦのいずれかのバンドギャップの大きなハロゲン化物からなるゲート絶縁膜を設け、その上にゲート電極を設けたものである。 The invention, together via a direct or surface protection semiconductor layer of GaN or the like on the carrier supply layer of AlGaN layer for forming a two-dimensional carrier gas layer, SiO 2, SiON, Al 2 O 3, or a multi via an insulating film made of any crystalline AlN provided a gate insulating film made of a large halides of one of the band gap of CaF 2, MgF 2 or LiF, is provided with a gate electrode thereon.

ここで、図２及び図３を参照して、本発明の実施例１のＡｌＧａＮ／ＧａＮ系ＭＩＳ−ＨＥＭＴの製造工程を説明する。
図２参照
まず、（０００１）面を主面とするＳｉＣ基板１１上に、通常のＭＯＣＶＤ法（有機金属気相成長法）を用いて、厚さが、例えば、３μｍのｉ型ＧａＮ電子走行層１２、厚さが、例えば、５ｎｍのｉ型ＡｌＧａＮ層１３、Ｓｉドーピング濃度が例えば５×１０１８ｃｍ−３で、厚さが、例えば、３０ｎｍのｎ型ＡｌＧａＮ電子供給層１４、及び、Ｓｉドーピング濃度が例えば５×１０１８ｃｍ−３で、厚さが、例えば、１０ｎｍのｎ型ＧａＮ保護層１５を順次堆積させる。 Here, with reference to FIGS. 2 and 3, the manufacturing process of the AlGaN / GaN-based MIS-HEMT of the first embodiment of the present invention.
See Figure 2
First, an i-type GaN electron transit layer 12 having a thickness of, for example, 3 μm is formed on a SiC substrate 11 having a (0001) plane as a main surface by using a normal MOCVD method (metal organic chemical vapor deposition method). For example, an i-type AlGaN layer 13 with a thickness of 5 nm, an Si doping concentration of 5 × 10 18 cm −3 , for example, an n-type AlGaN electron supply layer 14 with a thickness of, for example, 30 nm, and an Si doping concentration of, for example, The n-type GaN protective layer 15 having a thickness of 5 × 10 18 cm −3 and a thickness of, for example, 10 nm is sequentially deposited.

次いで、蒸着法を用いて厚さが５〜２０ｎｍ、例えば、１０ｎｍのＳｉＮ膜２３及び厚さが５〜２０ｎｍ、例えば、１０ｎｍのＣａＦ２膜２４を全面に堆積する。 Next, a SiN film 23 having a thickness of 5 to 20 nm, for example, 10 nm, and a CaF 2 film 24 having a thickness of 5 to 20 nm, for example, 10 nm, are deposited on the entire surface by vapor deposition.

次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、ドライエッチングにより、ソース電極・ドレイン電極形成領域のＣａＦ２膜２４乃至ｎ型ＧａＮ保護層１５を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、１０μｍとする。 Next, a resist pattern having openings in the source electrode / drain electrode formation region is provided using photolithography, and the CaF 2 film 24 to the n-type GaN protective layer 15 in the source electrode / drain electrode formation region are removed by dry etching. To do.
In this case, the distance between the source electrode formation region and the drain electrode formation region is, for example, 10 μm.

図３参照
次いで、蒸着・リフトオフ法を用いて除去部にＴｉ膜及びＡｌ膜を順次堆積させたのち、窒素雰囲気中において、例えば、６００℃で熱処理を行うことによってオーミック特性のソース電極１７及びドレイン電極１８を形成する。 See Figure 3
Next, after sequentially depositing a Ti film and an Al film on the removal portion by using an evaporation / lift-off method, the source electrode 17 and the drain electrode 18 having ohmic characteristics are formed by performing heat treatment at, for example, 600 ° C. in a nitrogen atmosphere. Form.

次いで、チャネル方向に沿った長さが例えば、１．０μｍの開口部を有するレジストパターンを設け、蒸着・リフトオフ法を用いてゲート電極２５としてのＮｉ膜及びＡｕ膜を順次堆積することによって、ＡｌＧａＮ／ＧａＮ系ＭＩＳ−ＨＥＭＴの基本構造が完成する。   Next, a resist pattern having an opening with a length of, for example, 1.0 μm along the channel direction is provided, and an Ni film and an Au film as the gate electrode 25 are sequentially deposited by using an evaporation / lift-off method to thereby obtain AlGaN. / Basic structure of GaN-based MIS-HEMT is completed.

この本発明の実施例１のＡｌＧａＮ／ＧａＮ系ＭＩＳ−ＨＥＭＴにおいては、ゲート絶縁膜をＧａＮに対してパッシベーション性に優れたＳｉＮ膜を下地としたＳｉＮ膜／ＣａＦ２膜の多層構造膜で構成しているので、界面準位をより低減することができる。 In the AlGaN / GaN-based MIS-HEMT of Example 1 of the present invention, the gate insulating film is composed of a multilayer structure film of SiN film / CaF 2 film with a SiN film having excellent passivation properties with respect to GaN as a base. Therefore, the interface state can be further reduced.

次に、図４及び図５を参照して、本発明の実施例２のＡｌＧａＮ／ＧａＮ系ＭＩＳ−ＨＥＭＴの製造工程を説明する。
図４参照
まず、（０００１）面を主面とするＳｉＣ基板１１上に、通常のＭＯＣＶＤ法（有機金属気相成長法）を用いて、厚さが、例えば、３μｍのｉ型ＧａＮ電子走行層１２、厚さが、例えば、５ｎｍのｉ型ＡｌＧａＮ層１３、Ｓｉドーピング濃度が例えば５×１０１８ｃｍ−３で、厚さが、例えば、３０ｎｍのｎ型ＡｌＧａＮ電子供給層１４、及び、Ｓｉドーピング濃度が例えば５×１０１８ｃｍ−３で、厚さが、例えば、１０ｎｍのｎ型ＧａＮ保護層１５を順次堆積させる。 Next, with reference to FIGS. 4 and 5, the manufacturing process of the AlGaN / GaN-based MIS-HEMT of the second embodiment of the present invention.
See Figure 4
First, an i-type GaN electron transit layer 12 having a thickness of, for example, 3 μm is formed on a SiC substrate 11 having a (0001) plane as a main surface by using a normal MOCVD method (metal organic chemical vapor deposition method). For example, an i-type AlGaN layer 13 with a thickness of 5 nm, an Si doping concentration of 5 × 10 18 cm −3 , for example, an n-type AlGaN electron supply layer 14 with a thickness of, for example, 30 nm, and an Si doping concentration of, for example, The n-type GaN protective layer 15 having a thickness of 5 × 10 18 cm −3 and a thickness of, for example, 10 nm is sequentially deposited.

次いで、蒸着法を用いて厚さが５〜２０ｎｍ、例えば、１０ｎｍのＳｉＮ膜２３を全面に堆積する。   Next, a SiN film 23 having a thickness of 5 to 20 nm, for example, 10 nm is deposited on the entire surface by vapor deposition.

次いで、フォトリソグラフィを用いてソース電極・ドレイン電極形成領域にそれぞれ開口部を有するレジストパターンを設け、弗素系及び塩素系ガスを用いたドライエッチングにより、ソース電極・ドレイン電極形成領域のＳｉＮ膜２３乃至ｎ型ＧａＮ保護層１５を除去する。
なお、この場合のソース電極形成領域−ドレイン電極形成領域間の距離は、例えば、１０μｍとする。 Next, a resist pattern having openings in the source electrode / drain electrode formation region is provided using photolithography, and dry etching using a fluorine-based gas and a chlorine-based gas is performed to form the SiN films 23 to 23 in the source / drain electrode formation region. The n-type GaN protective layer 15 is removed.
In this case, the distance between the source electrode formation region and the drain electrode formation region is, for example, 10 μm.

図５参照
次いで、蒸着・リフトオフ法を用いて除去部にＴｉ膜及びＡｌ膜を順次堆積させたのち、窒素雰囲気中において、例えば、６００℃で熱処理を行うことによってオーミック特性のソース電極１７及びドレイン電極１８を形成する。 See Figure 5
Next, after sequentially depositing a Ti film and an Al film on the removal portion by using an evaporation / lift-off method, the source electrode 17 and the drain electrode 18 having ohmic characteristics are formed by performing heat treatment at, for example, 600 ° C. in a nitrogen atmosphere. Form.

次いで、チャネル方向に沿った長さが例えば、１．０μｍの開口部を有するレジストパターンを設け、蒸着・リフトオフ法を用いて厚さが、５〜２０ｎｍ、例えば、１０ｎｍのＣａＦ２膜２６及びゲート電極２７としてのＮｉ膜及びＡｕ膜を順次堆積することによって、ＡｌＧａＮ／ＧａＮ系ＭＩＳ−ＨＥＭＴの基本構造が完成する。 Next, a resist pattern having an opening with a length of, for example, 1.0 μm along the channel direction is provided, and a CaF 2 film 26 and a gate with a thickness of 5 to 20 nm, for example, 10 nm, using a vapor deposition / lift-off method. The basic structure of the AlGaN / GaN-based MIS-HEMT is completed by sequentially depositing the Ni film and the Au film as the electrode 27.

この本発明の実施例２のＡｌＧａＮ／ＧａＮ系ＭＩＳ−ＨＥＭＴにおいても、ゲート絶縁膜をＧａＮに対してパッシベーション性に優れたＳｉＮ膜を下地としたＳｉＮ膜／ＣａＦ２膜の多層構造膜で構成しているので、界面準位をより低減することができる。 In the AlGaN / GaN-based MIS-HEMT of Example 2 of the present invention, the gate insulating film is composed of a multilayer structure film of SiN film / CaF 2 film based on a SiN film having excellent passivation properties with respect to GaN. Therefore, the interface state can be further reduced.

以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、各実施例においては基板としてＳｉＣ基板を用いているが、ＳｉＣ基板に限られるものではなく、例えば、ＳｉＣと同様にＧａＮ系半導体との格子整合性に優れたサファイア基板或いはＺｎＯ基板を用いても良いものである。
なお、サファイア基板を用いた場合には、ＡｌＮ低温バッファ層或いはＧａＮ低温バッファ層を介してｉ型ＧａＮキャリア走行層を設ければ良い。 The embodiments of the present invention have been described above. However, the present invention is not limited to the configurations and conditions described in the embodiments, and various modifications are possible. For example, in each embodiment, a substrate is used. However, the present invention is not limited to the SiC substrate. For example, a sapphire substrate or a ZnO substrate excellent in lattice matching with a GaN-based semiconductor may be used as in the case of SiC.
When a sapphire substrate is used, an i-type GaN carrier traveling layer may be provided via an AlN low-temperature buffer layer or a GaN low-temperature buffer layer.

また、上記の各実施例における半導体の積層構造は単なる一例であり、電界効果トランジスタとして機能するのであれば、積層数及び材料組成は全く任意である。
例えば、上記の各実施例におけるｎ型ＧａＮ保護層は省略しても良いものであり、また、ｉ型ＡｌＧａＮ層及びｎ型ＡｌＧａＮ層の組成はＡｌ０．３Ｇａ０．７Ｎを前提としているが、Ａｌ０．２５Ｇａ０．７５Ｎ等の他の組成比でも良いものである。 In addition, the stacked structure of the semiconductor in each of the above embodiments is merely an example, and the number of stacked layers and the material composition are completely arbitrary as long as they function as a field effect transistor.
For example, the n-type GaN protective layer in each of the above embodiments may be omitted, and the composition of the i-type AlGaN layer and the n-type AlGaN layer is premised on Al 0.3 Ga 0.7 N. However, other composition ratios such as Al 0.25 Ga 0.75 N may be used.

また、上記の各実施例におけるソース・ドレイン電極及びゲート電極の層構造・形成方法は一例であり、他の層構造・材料でも良いし、また、製造方法としてもリフトオフ法に限られるものではなく、全面に堆積したのち選択的にエッチング除去してソース・ドレイン電極或いはゲート電極を形成しても良いものである。   In addition, the layer structure / formation method of the source / drain electrode and the gate electrode in each of the above embodiments is an example, and other layer structures / materials may be used, and the manufacturing method is not limited to the lift-off method. The source / drain electrode or the gate electrode may be formed by depositing the entire surface and then selectively removing it by etching.

また、上記の各実施例においては、ゲート絶縁膜を構成するバンドギャップの大きな絶縁物としてＣａＦ２を用いているが、ＣａＦ２に限られるものではなく、ＭｇＦ ２ 、または、ＬｉＦを用いても良く、いずれにしても、ＳｉＮよりバンドギャップの大きな絶縁物であれば良い。 In each of the above embodiments, CaF 2 is used as an insulator having a large band gap constituting the gate insulating film, but is not limited to CaF 2 , and MgF 2 or LiF may be used. In any case, an insulator having a larger band gap than SiN may be used.

また、上記の各実施例においては、ＣａＦ２を成膜する際に蒸着法を用いているが、蒸着法に限られるものではなく、スパッタ法、分子線エピタキシーなど他の成膜方法を用いても良いものである。 Further, in each of the above embodiments, the vapor deposition method is used when forming the CaF 2 film. However, it is not limited to the vapor deposition method, and other film formation methods such as sputtering and molecular beam epitaxy are used. Is also good.

また、上記の各実施例においては、ソース・ドレイン電極の形成工程において、ジャストエッチングを前提に説明しているが、必ずしもジャストエッチングである必要はなく、ｎ型ＧａＮ保護層を少し残しても、或いは、逆に過剰エッチングしてＡｌＧａＮ層を少し削っても構わない。   In each of the above embodiments, the source / drain electrode formation process is described on the premise of just etching. However, it is not always necessary to perform just etching, and even if a little n-type GaN protective layer is left, Alternatively, the AlGaN layer may be slightly etched by excessive etching.

また、上記の実施例１及び実施例２においては、下地ゲート絶縁膜となるＳｉＮ膜の厚さを例えば、１０ｎｍとしているが、この場合のゲート絶縁膜としてのＳｉＮ膜はより薄いほうが望ましいので、例えば、ＳｉＮ膜を１０ｎｍ程度に成膜したのち、ゲート電極形成部を選択的にエッチングして５ｎｍ以下にしたのち、ＣａＦ２膜を堆積するようにしても良い。 In the first and second embodiments, the thickness of the SiN film serving as the base gate insulating film is 10 nm, for example. However, in this case, it is desirable that the SiN film as the gate insulating film is thinner. For example, after forming the SiN film to about 10 nm, the gate electrode forming portion may be selectively etched to 5 nm or less, and then the CaF 2 film may be deposited.

また、上記の実施例１及び実施例２においては、ゲート絶縁膜をＳｉＮ／ＣａＦ２の２層構造としているが、下地は必ずしもＳｉＮ膜である必要はなく、ＣａＦ２等のハロゲン化物よりIII族窒化物半導体に対するパッシベーション性に優れた絶縁物であれば良く、例えば、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３、或いは、多結晶ＡｌＮ等を用いても良いものである。 In the first and second embodiments described above, the gate insulating film has a two-layer structure of SiN / CaF 2 , but the underlying layer does not necessarily need to be a SiN film, and is a group III from a halide such as CaF 2. Any insulator that has excellent passivation properties for nitride semiconductors may be used. For example, SiO 2 , SiON, Al 2 O 3 , polycrystalline AlN, or the like may be used.

本発明の活用例としては、携帯基地局或いは衛星通信用の高出力トランジスタが典型的なものであるが、青色半導体レーザ等の青色半導体発光素子の駆動用トランジスタとして青色半導体発光素子とモノリシックに一体化しても良いものである。   As a practical example of the present invention, a high-power transistor for a mobile base station or satellite communication is typical, but it is monolithically integrated with a blue semiconductor light emitting element as a driving transistor for a blue semiconductor light emitting element such as a blue semiconductor laser. It is possible to make it.

本発明の原理的構成の説明図である。It is explanatory drawing of the fundamental structure of this invention. 本発明の実施例１のＡｌＧａＮ／ＧａＮ系ＭＩＳ−ＨＥＭＴの途中までの製造工程の説明図である。It is explanatory drawing of the manufacturing process to the middle of the AlGaN / GaN-type MIS-HEMT of Example 1 of this invention. 本発明の実施例１のＡｌＧａＮ／ＧａＮ系ＭＩＳ−ＨＥＭＴの図２以降の製造工程の説明図である。It is explanatory drawing of the manufacturing process after FIG. 2 of AlGaN / GaN-type MIS-HEMT of Example 1 of this invention. 本発明の実施例２のＡｌＧａＮ／ＧａＮ系ＭＩＳ−ＨＥＭＴの途中までの製造工程の説明図である。It is explanatory drawing of the manufacturing process to the middle of the AlGaN / GaN-type MIS-HEMT of Example 2 of this invention. 本発明の実施例２のＡｌＧａＮ／ＧａＮ系ＭＩＳ−ＨＥＭＴの図４以降の製造工程の説明図である。 It is explanatory drawing of the manufacturing process after FIG. 4 of AlGaN / GaN-type MIS-HEMT of Example 2 of this invention .

１ 窒化物半導体層
２ ゲート絶縁膜
３ ゲート電極
４ ソース・ドレイン電極
１１ ＳｉＣ基板
１２ ｉ型ＧａＮ電子走行層
１３ ｉ型ＡｌＧａＮ層
１４ ｎ型ＡｌＧａＮ電子供給層
１５ ｎ型ＧａＮ保護層
１６ ＳｉＮ膜
１７ ソース電極
１８ ドレイン電極
２３ ＳｉＮ膜
２４ ＣａＦ２膜
２５ ゲート電極
２６ ＣａＦ２膜
２７ ゲート電極 1 Nitride semiconductor layer
2 Gate insulating film 3 Gate electrode 4 Source / drain electrode 11 SiC substrate 12 i-type GaN electron transit layer 13 i-type AlGaN layer 14 n-type AlGaN electron supply layer 15 n-type GaN protective layer 16 SiN film 17 Source electrode
18 Drain electrode
23 SiN film 24 CaF2 film 25 Gate electrode 26 CaF2 film 27 Gate electrode

Claims (2)

窒化物半導体からなる電子走行層と、
窒化物半導体からなる電子供給層と
を有し、
前記電子供給層側に、ＳｉＯ ２ 膜、ＳｉＯＮ膜、Ａｌ ２ Ｏ ３ 膜或いは多結晶ＡｌＮ膜のいずれかを介して、ＣａＦ ２ 、ＭｇＦ ２ 或いはＬｉＦのいずれかからなるゲート絶縁膜を有し、
前記ゲート絶縁膜上にゲート電極を設けるとともに、前記ゲート電極を挟んで一方の側にソース電極を設け、他方の側にドレイン電極を設けたことを特徴とする窒化物半導体電界効果トランジスタ。 An electron transit layer made of a nitride semiconductor;
An electron supply layer made of a nitride semiconductor;
Have
On the electron supply layer side, a gate insulating film made of any one of CaF 2 , MgF 2, and LiF is provided via any one of a SiO 2 film, a SiON film, an Al 2 O 3 film, or a polycrystalline AlN film ,
A nitride semiconductor field effect transistor comprising a gate electrode provided on the gate insulating film, a source electrode provided on one side of the gate electrode, and a drain electrode provided on the other side . 前記ゲート絶縁膜の膜厚が、１ｎｍ〜５０ｎｍであることを特徴とする請求項１に記載の窒化物半導体電界効果トランジスタ。 The nitride semiconductor field effect transistor according to claim 1, wherein the gate insulating film has a thickness of 1 nm to 50 nm.
JP2005270903A 2005-09-16 2005-09-16 Nitride semiconductor field effect transistor Active JP4945979B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005270903A JP4945979B2 (en) 2005-09-16 2005-09-16 Nitride semiconductor field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005270903A JP4945979B2 (en) 2005-09-16 2005-09-16 Nitride semiconductor field effect transistor

Publications (2)

Publication Number Publication Date
JP2007081346A JP2007081346A (en) 2007-03-29
JP4945979B2 true JP4945979B2 (en) 2012-06-06

Family

ID=37941285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005270903A Active JP4945979B2 (en) 2005-09-16 2005-09-16 Nitride semiconductor field effect transistor

Country Status (1)

Country Link
JP (1) JP4945979B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431962B2 (en) * 2007-12-07 2013-04-30 Northrop Grumman Systems Corporation Composite passivation process for nitride FET
WO2011039800A1 (en) * 2009-09-29 2011-04-07 株式会社 東芝 Semiconductor device
JP5724347B2 (en) * 2010-12-10 2015-05-27 富士通株式会社 Compound semiconductor device and manufacturing method thereof
JP5782947B2 (en) * 2011-09-15 2015-09-24 富士通株式会社 Semiconductor device and manufacturing method thereof, power supply device, and high-frequency amplifier
JP5990976B2 (en) 2012-03-29 2016-09-14 富士通株式会社 Semiconductor device and manufacturing method of semiconductor device
JP6337726B2 (en) 2014-09-29 2018-06-06 株式会社デンソー Semiconductor device and manufacturing method thereof
JP6332055B2 (en) * 2015-01-23 2018-05-30 株式会社島津製作所 Pulse laser equipment
JP6941346B2 (en) * 2017-04-13 2021-09-29 国立研究開発法人物質・材料研究機構 MIS type semiconductor device and its manufacturing method
CN112133741A (en) * 2020-08-27 2020-12-25 西安电子科技大学 Enhanced hydrogen terminal diamond field effect transistor and preparation method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410671A (en) * 1987-07-03 1989-01-13 Nippon Telegraph & Telephone Compound semiconductor field effect transistor
JPH02250376A (en) * 1989-03-23 1990-10-08 Nec Corp Mis-type semiconductor device and its manufacture
JPH0391931A (en) * 1989-09-04 1991-04-17 Oki Electric Ind Co Ltd Polycrystalline silicon thin film transistor
EP0516142A3 (en) * 1991-05-31 1993-06-09 Texas Instruments Incorporated Photo-stimulated etching of caf2
JPH10223901A (en) * 1996-12-04 1998-08-21 Sony Corp Field effect transistor and manufacture of the same
JP4741792B2 (en) * 2003-12-18 2011-08-10 日本電気株式会社 Manufacturing method of nitride semiconductor MIS type field effect transistor

Also Published As

Publication number Publication date
JP2007081346A (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP4945979B2 (en) Nitride semiconductor field effect transistor
US7956383B2 (en) Field effect transistor
US8101972B2 (en) Nitride semiconductor device and method for fabricating the same
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
KR101890749B1 (en) Electrode structure, gallium nitride based semiconductor device including the same and methods of manufacturing the same
US8912570B2 (en) High electron mobility transistor and method of forming the same
US7268375B2 (en) Inverted nitride-based semiconductor structure
US9514930B2 (en) Method for manufacturing semiconductor HEMT device with stoichiometric silicon nitride layer
US20140080277A1 (en) Compound semiconductor device and manufacturing method thereof
JP5825017B2 (en) Compound semiconductor device and manufacturing method thereof
JP7317936B2 (en) Nitride semiconductor device
JP2001230407A (en) Semiconductor device
JPWO2005015642A1 (en) Semiconductor device and manufacturing method thereof
JP2007149794A (en) Field effect transistor
JP2007088185A (en) Semiconductor device and its fabrication process
JP2005086171A (en) Semiconductor device and method of fabricating same
JP7175727B2 (en) Nitride semiconductor device
JP2012227456A (en) Semiconductor device
JP2011054809A (en) Nitride semiconductor device, and method of manufacturing the same
JP2011210785A (en) Field-effect transistor and method for manufacturing the same
US6864510B2 (en) Nitride semiconductor field effect transistor (FET) and method of fabricating the same
KR20130008281A (en) Methods for manufacturing power devices
JP2014110320A (en) Hetero junction field effect transistor and manufacturing method of the same
KR101427280B1 (en) Nitride semiconductor device and method for manufacturing the same
JP2007088186A (en) Semiconductor device and its fabrication process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080619

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4945979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150