JP4942629B2 - Power semiconductor module - Google Patents
Power semiconductor module Download PDFInfo
- Publication number
- JP4942629B2 JP4942629B2 JP2007319034A JP2007319034A JP4942629B2 JP 4942629 B2 JP4942629 B2 JP 4942629B2 JP 2007319034 A JP2007319034 A JP 2007319034A JP 2007319034 A JP2007319034 A JP 2007319034A JP 4942629 B2 JP4942629 B2 JP 4942629B2
- Authority
- JP
- Japan
- Prior art keywords
- connection circuit
- electrode connection
- electrode
- gate electrode
- joined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 239000000758 substrate Substances 0.000 claims description 74
- 229910052751 metal Inorganic materials 0.000 claims description 73
- 239000002184 metal Substances 0.000 claims description 73
- 239000010410 layer Substances 0.000 claims description 63
- 239000011229 interlayer Substances 0.000 claims description 38
- 238000009413 insulation Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Inverter Devices (AREA)
Description
本発明は、半導体スイッチングチップとダイオードチップとを用いた電力用半導体モジュールに関し、特に半導体スイッチングチップとダイオードチップとの配線のインダクタンスを低減させた構造である電力用半導体モジュールに関するものである。 The present invention relates to a power semiconductor module using a semiconductor switching chip and a diode chip, and more particularly to a power semiconductor module having a structure in which the inductance of the wiring between the semiconductor switching chip and the diode chip is reduced.
電気自動車や産業用機器に用いられているモータの駆動装置であるインバータ装置等の電力用半導体装置は、直流からモータを駆動する交流を得るために、大電流を高速スイッチングする必要がある。そこで、インバータには、電力用スイッチングチップとしてのＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）チップとダイオードチップとが用いられている。
かかるインバータでは、小型軽量化が要求されるとともに、インバータに用いられているモジュール内の配線インダクタンスを小さくして、ＩＧＢＴの発生損失を低減させることが重要となっている。
Power semiconductor devices such as inverter devices, which are motor drive devices used in electric vehicles and industrial equipment, need to switch large currents at high speed in order to obtain alternating current that drives the motor from direct current. Therefore, an IGBT (Insulated Gate Bipolar Transistor) chip and a diode chip are used as inverters for power.
In such an inverter, a reduction in size and weight is required, and it is important to reduce a wiring inductance in a module used in the inverter to reduce an IGBT generation loss.
インバータ装置等の電力用半導体装置の小型軽量化を図るものとして絶縁基板面に配線経路を形成したバスバー基板の配線構造体が用いられている。そして、このようなバスバー基板において、絶縁基板の、一方の面に負極電極接続用回路を形成し、他方の面に正極電極接続用回路を形成し、且つ負極電極接続用回路と正極電極接続用回路とを平行になるように配置すると、回路面から発生する磁界がキャンセルされ、インバータのモジュール内の配線インダクタンスを低減できることが知られている。
このようなバスバー基板を備えたインバータ装置では、バスバー基板における絶縁基板の下面に設けられた配線回路は、電力用半導体チップと直接接合できるが、絶縁基板の上面に設けられた配線回路は、配線回路と電力用半導体チップとを接合するのに、スペーサ等の中間体が必要であり、コストが増加するとともに、中間体の接合工程が必要となり、生産性が低下するとの問題があった。
In order to reduce the size and weight of power semiconductor devices such as inverter devices, a wiring structure of a bus bar substrate in which a wiring path is formed on an insulating substrate surface is used. In such a bus bar substrate, the negative electrode connection circuit is formed on one surface of the insulating substrate, the positive electrode connection circuit is formed on the other surface, and the negative electrode connection circuit and the positive electrode connection circuit are formed. It is known that when the circuit is arranged in parallel, the magnetic field generated from the circuit surface is canceled and the wiring inductance in the module of the inverter can be reduced.
In the inverter device provided with such a bus bar substrate, the wiring circuit provided on the lower surface of the insulating substrate in the bus bar substrate can be directly bonded to the power semiconductor chip, but the wiring circuit provided on the upper surface of the insulating substrate is In order to join the circuit and the power semiconductor chip, an intermediate body such as a spacer is required, which increases the cost and requires a step of joining the intermediate body, resulting in a decrease in productivity.
上記問題を解決する電力変換装置として、スイッチングチップの負側端子に接続される一方の平行導電バーと、スイッチングチップの正側端子に接続される他方の平板導電バーとで、絶縁板を挟み込む２枚の平板導電バーからなるバスバー基板の配線構造体がある。
このバスバー基板には、下層に位置する平板導電バーの所定箇所に開口部を形成し、上層に位置する平板導電バーにおける、下層の平板導電バーの開口部に相当する箇所に、下層の平板導電バーの開口部から突き出す突出部を形成し、例えば、上層の平板導電バーの突出部をスイッチングチップの負側端子に接続し、下層の平板導電バーをスイッチングチップの正側端子に接続することが開示されている（例えば、特許文献１参照）。
As a power converter that solves the above problem, an insulating plate is sandwiched between one parallel conductive bar connected to the negative terminal of the switching chip and the other flat conductive bar connected to the positive terminal of the switching chip. There is a wiring structure of a bus bar substrate made of a single plate conductive bar.
In this bus bar substrate, an opening is formed at a predetermined position of the flat plate conductive bar located in the lower layer, and the lower plate conductive plate is formed at a position corresponding to the opening of the lower plate conductive bar in the flat plate conductive bar located in the upper layer. Protruding portions that protrude from the opening of the bar are formed, for example, the protruding portion of the upper flat conductive bar may be connected to the negative terminal of the switching chip, and the lower flat conductive bar may be connected to the positive terminal of the switching chip. It is disclosed (for example, see Patent Document 1).
一般にインバータ装置等の電力用半導体装置に用いられる電力用スイッチングチップであるＩＧＢＴチップとダイオードチップとはチップの厚みが異なるケースが多い。また、バスバー基板における、一方の面の負極電極接続用回路と他方の面の正極電極接続用回路とを平行にしてインダクタンスの低減を図るためには、どちらかの電極接続用回路と、チップを搭載している金属電極板の配線パターンとの接続も必要である。
また、ＩＧＢＴチップとダイオードチップとには、その表面の電界緩和のため、各チップ表面の周辺にガードリングと呼ばれる緩和層が形成されており、ガードリングは、その上を交差する配線と十分な絶縁距離を保つ必要がある。
In general, there are many cases where the chip thickness of the IGBT chip, which is a power switching chip used in a power semiconductor device such as an inverter device, and the diode chip are different. In addition, in order to reduce inductance by connecting the negative electrode connection circuit on one side and the positive electrode connection circuit on the other side of the bus bar substrate in parallel, either of the electrode connection circuit and the chip are connected. Connection with the wiring pattern of the mounted metal electrode plate is also necessary.
In addition, a relaxation layer called a guard ring is formed on the periphery of each chip surface in order to reduce the electric field on the surface of the IGBT chip and the diode chip. It is necessary to keep the insulation distance.
しかし、上記従来の２枚の平板導電バーで絶縁板を挟み込み、下層の平板導電バーの所定箇所に開口部を形成し、上層の平板導電バーにおける、下層の平板導電バーの開口部に相当する箇所に、下層の平板導電バーの開口部から突き出す突出部を形成したバスバー基板では、電力用半導体装置に用いられる、厚みの異なるスイッチングチップとスイッチングチップを搭載する配線パターンとを、上層と下層との平板導電バーで同時に接続することは不可能であるとの問題があった。
また、上記従来のバスバー基板では、下層の平板導電バーをスイッチングチップに接触させると下層の平板導電バーとガードリングとの絶縁距離を保つことができず、また、下層の平板導電バーとガードリングとに絶縁距離を設けると、下層の平板導電バーとスイッチングチップとの直接の接合が困難になるとの問題があった。
However, the insulating plate is sandwiched between the two conventional flat conductive bars, and an opening is formed at a predetermined position of the lower flat conductive bar, which corresponds to an opening of the lower flat conductive bar in the upper flat conductive bar. In the bus bar substrate in which the protruding portion protruding from the opening of the lower flat plate conductive bar is formed at the location, the switching chip of different thickness used for the power semiconductor device and the wiring pattern for mounting the switching chip are connected to the upper layer and the lower layer. There is a problem that it is impossible to simultaneously connect the flat conductive bars.
Further, in the conventional bus bar substrate, when the lower flat conductive bar is brought into contact with the switching chip, the insulation distance between the lower flat conductive bar and the guard ring cannot be maintained, and the lower flat conductive bar and the guard ring cannot be maintained. If the insulation distance is provided, the direct connection between the lower plate conductive bar and the switching chip becomes difficult.
この発明は、上述のような課題を解決するためになされたもので、その目的は、高さの異なるＩＧＢＴチップとダイオードチップおよびＩＧＢＴチップとダイオードチップとを搭載した配線パターンである金属電極板に、導電バーで形成された上層配線回路と下層配線回路とを同時に接続でき、下層配線回路とガードリングとの絶縁距離を保つことができるとともに、配線インダクタンスを小さくできるバスバー基板の配線構造体を備えた電力用半導体モジュールを提供することである。 The present invention has been made to solve the above-described problems, and its object is to provide a metal electrode plate which is a wiring pattern in which IGBT chips and diode chips and IGBT chips and diode chips having different heights are mounted. A bus bar substrate wiring structure that can connect an upper wiring circuit and a lower wiring circuit formed of conductive bars at the same time, can maintain an insulation distance between the lower wiring circuit and the guard ring, and can reduce wiring inductance. A power semiconductor module is provided.
本発明に係わる電力用半導体モジュールは、絶縁板の一方の面に絶縁距離を設けて接合された第１の金属電極板と第２の金属電極板とが形成された主基板と、第１の金属電極板に、コレクタ電極が接合された第１のＩＧＢＴチップとカソード電極が接合された第１のダイオードチップと、第２の金属電極板に、コレクタ電極が接合された第２のＩＧＢＴチップとカソード電極が接合された第２のダイオードチップと、主基板と対向する層間絶縁板の面に形成され、第１のゲート電極接続用回路と第２のゲート電極接続用回路と出力電極接続用回路と負極電極接続用回路とを構成する金属板の下層配線回路と、下層配線回路形成面と反対側の層間絶縁板の面に形成され、正極電極接続用回路を構成する、負極電極接続用回路より広幅の金属板の上層配線回路とが設けられたバスバー基板とを備えた電力用半導体モジュールであって、正極電極接続用回路には、第１の金属電極板と接合する、正極電極接続用回路自身で形成された突起が設けられ、第１のゲート電極接続用回路には、第１のＩＧＢＴチップのゲート電極と接合する、第１のゲート電極接続用回路自身で形成された突起が設けられ、第２のゲート電極接続用回路には、第２のＩＧＢＴチップのゲート電極と接合する、第２のゲート電極接続用回路自身で形成された突起が設けられ、出力電極接続用回路には、第１のＩＧＢＴチップのエミッタ電極と第１のダイオードチップのアノード電極と第２の金属電極板とに各々接合する、出力電極接続用回路自身で形成された各突起が設けられ、負極電極接続用回路には、第２のＩＧＢＴチップのエミッタ電極と第２のダイオードチップのアノード電極とに各々接合する、負極電極接続用回路自身で形成された各突起が設けられたものである。A power semiconductor module according to the present invention includes a main substrate on which a first metal electrode plate and a second metal electrode plate joined to each other with an insulation distance provided on one surface of an insulating plate; A first IGBT chip in which a collector electrode is bonded to a metal electrode plate and a first diode chip in which a cathode electrode is bonded; a second IGBT chip in which a collector electrode is bonded to a second metal electrode plate; A second diode chip to which the cathode electrode is bonded, and a first gate electrode connection circuit, a second gate electrode connection circuit, and an output electrode connection circuit formed on the surface of the interlayer insulating plate facing the main substrate. The negative electrode connection circuit is formed on the lower layer wiring circuit of the metal plate that constitutes the negative electrode connection circuit and the surface of the interlayer insulating plate opposite to the lower layer wiring circuit formation surface, and constitutes the positive electrode connection circuit. Of wider metal plate A power semiconductor module including a bus bar substrate provided with a layer wiring circuit, wherein the positive electrode connection circuit is formed by the positive electrode connection circuit itself which is joined to the first metal electrode plate. The first gate electrode connection circuit is provided with a protrusion formed by the first gate electrode connection circuit itself, which is joined to the gate electrode of the first IGBT chip. The electrode connection circuit is provided with a protrusion formed by the second gate electrode connection circuit itself, which is joined to the gate electrode of the second IGBT chip, and the output electrode connection circuit includes the first IGBT chip. Each of the projections formed by the output electrode connection circuit itself is provided to join the emitter electrode of the first diode chip, the anode electrode of the first diode chip, and the second metal electrode plate, respectively. I of 2 Respectively joined to the anode electrode of the BT chip emitter electrode and the second diode chip, in which the protrusion formed in the negative electrode connection circuit itself is provided.
本発明に係わる電力用半導体モジュールは、絶縁板の一方の面に絶縁距離を設けて接合された第１の金属電極板と第２の金属電極板とが形成された主基板と、第１の金属電極板に、コレクタ電極が接合された第１のＩＧＢＴチップとカソード電極が接合された第１のダイオードチップと、第２の金属電極板に、コレクタ電極が接合された第２のＩＧＢＴチップとカソード電極が接合された第２のダイオードチップと、主基板と対向する層間絶縁板の面に形成され、第１のゲート電極接続用回路と第２のゲート電極接続用回路と出力電極接続用回路と負極電極接続用回路とを構成する金属板の下層配線回路と、下層配線回路形成面と反対側の層間絶縁板の面に形成され、正極電極接続用回路を構成する、負極電極接続用回路より広幅の金属板の上層配線回路とが設けられたバスバー基板とを備えた電力用半導体モジュールであって、正極電極接続用回路には、第１の金属電極板と接合する、正極電極接続用回路自身で形成された突起が設けられ、第１のゲート電極接続用回路には、第１のＩＧＢＴチップのゲート電極と接合する、第１のゲート電極接続用回路自身で形成された突起が設けられ、第２のゲート電極接続用回路には、第２のＩＧＢＴチップのゲート電極と接合する、第２のゲート電極接続用回路自身で形成された突起が設けられ、出力電極接続用回路には、第１のＩＧＢＴチップのエミッタ電極と第１のダイオードチップのアノード電極と第２の金属電極板とに各々接合する、出力電極接続用回路自身で形成された各突起が設けられ、負極電極接続用回路には、第２のＩＧＢＴチップのエミッタ電極と第２のダイオードチップのアノード電極とに各々接合する、負極電極接続用回路自身で形成された各突起が設けられたものであり、電力用半導体モジュール内のインダクタンスを低減することができ、下層配線回路と各チップ表面の周辺のガードリングとの絶縁距離を保つことができ、上層および下層配線回路と、高さの異なるチップや金属板電極とを、スペーサ等の部材を用いることなく、一括に接続することができる。 A power semiconductor module according to the present invention includes a main substrate on which a first metal electrode plate and a second metal electrode plate joined to each other with an insulation distance provided on one surface of an insulating plate; A first IGBT chip in which a collector electrode is bonded to a metal electrode plate and a first diode chip in which a cathode electrode is bonded; a second IGBT chip in which a collector electrode is bonded to a second metal electrode plate; A second diode chip to which the cathode electrode is bonded, and a first gate electrode connection circuit, a second gate electrode connection circuit, and an output electrode connection circuit formed on the surface of the interlayer insulating plate facing the main substrate. The negative electrode connection circuit is formed on the lower layer wiring circuit of the metal plate that constitutes the negative electrode connection circuit and the surface of the interlayer insulating plate opposite to the lower layer wiring circuit formation surface, and constitutes the positive electrode connection circuit. Of wider metal plate A power semiconductor module including a bus bar substrate provided with a layer wiring circuit, wherein the positive electrode connection circuit is formed by the positive electrode connection circuit itself which is joined to the first metal electrode plate. The first gate electrode connection circuit is provided with a protrusion formed by the first gate electrode connection circuit itself, which is joined to the gate electrode of the first IGBT chip. The electrode connection circuit is provided with a protrusion formed by the second gate electrode connection circuit itself, which is joined to the gate electrode of the second IGBT chip, and the output electrode connection circuit includes the first IGBT chip. Each of the projections formed by the output electrode connection circuit itself is provided to join the emitter electrode of the first diode chip, the anode electrode of the first diode chip, and the second metal electrode plate, respectively. I of 2 Respectively joined to the anode electrode of the BT chip emitter electrode and the second diode chips, which each protrusion formed by the negative electrode connection circuit itself is provided, reducing the inductance in the power semiconductor module The insulation distance between the lower layer wiring circuit and the guard ring around each chip surface can be maintained, and the upper layer and lower layer wiring circuit and the chips and metal plate electrodes having different heights can be connected with members such as spacers. It is possible to connect all at once without using them.
実施の形態１．
図１は、本発明の実施の形態１に係わる電力用半導体モジュールの外観を示す斜視図である。
図１に示すように、本実施の形態の電力用半導体モジュール１００は、ケース１１内に、後述する主基板上に搭載されたＩＧＢＴチップとダイオードチップおよび配線構造体であるバスバー基板８０が収納されている。そして、ケース１１に設けられた出力電極端子１４と正極電極端子１５と負極電極端子１６と第１のゲート電極端子１３ａと第２のゲート電極端子１３ｂの各々は、対応するバスバー基板８０の各電極接続回路にワイヤーボンド１２により接続されている。そして、図示していないが、ケース１１内に封止樹脂が注入され、各チップとバスバー基板８０とを封止している。
本実施の形態で説明する電力用半導体モジュール１００は、上下アーム（２イン１）モジュールであり、後述するように、ケース１１内に電力用半導体チップであるＩＧＢＴチップとダイオードチップとの組が２セット収納されている。
Embodiment 1 FIG.
FIG. 1 is a perspective view showing an external appearance of a power semiconductor module according to Embodiment 1 of the present invention.
As shown in FIG. 1, a
The
図２は、本発明の実施の形態１に係わる電力用半導体モジュールに用いられる主基板にＩＧＢＴチップとダイオードチップとを搭載した状態を示す上面模式図（ａ）とこの上面模式図におけるＡ−Ａ断面模式図（ｂ）である。
図２に示すように、本実施の形態の電力用半導体モジュール１００に用いられる主基板１７は、絶縁板５と、絶縁板５の一方の面に略平行に必要な絶縁距離を設けて接合された第１の金属電極板４ａと第２の金属電極板４ｂと、絶縁板５の他方の面に接合された金属板４とからなる。そして、主基板１７の第１の金属電極板４ａの面には、第１のＩＧＢＴチップ１ａと第１のダイオードチップ２ａが搭載され、第２の金属電極板４ｂの面には、第２のＩＧＢＴチップ１ｂと第２のダイオードチップ２ｂが搭載されている。
FIG. 2 is a top schematic view (a) showing a state where an IGBT chip and a diode chip are mounted on a main substrate used in the power semiconductor module according to the first embodiment of the present invention, and AA in this top schematic view. It is a cross-sectional schematic diagram (b).
As shown in FIG. 2, the
本実施の形態では、第１のＩＧＢＴチップ１ａと第２のＩＧＢＴチップ１ｂとが並び、第１のダイオードチップ２ａと第２のダイオードチップ２ｂとが並ぶように各金属電極板４ａ，４ｂとに載置されている。そして、第１のＩＧＢＴチップ１ａのコレクタ電極と第１のダイオードチップ２ａのカソード電極とが、第１の金属電極板４ａに接合しており、第２のＩＧＢＴチップ１ｂのコレクタ電極と第２のダイオードチップ２ｂのカソード電極とが、第２の金属電極板４ｂに接合している。さらに、第１のＩＧＢＴチップ１ａの第１のゲート電極３ａおよび第２のＩＧＢＴチップ１ｂの第２のゲート電極３ｂとが、ダイオードチップからＩＧＢＴチップの方向に向かって遠方側になるように、各ＩＧＢＴチップ１ａ，１ｂが配置されている。
In the present embodiment, the
図３は、本発明の実施の形態１に係わる電力用半導体モジュールにおける主基板上の金属電極板とＩＧＢＴチップとダイオードチップとにバスバー基板を接合した接合体の上面模式図である。
図４は、図３に示す接合体におけるＢ−Ｂ断面模式図（ａ）とＣ−Ｃ断面模式図（ｂ）とである。
図５は、図３に示す接合体におけるＤ−Ｄ断面模式図（ｃ）とＥ−Ｅ断面模式図（ｄ）とである。
図６は、本発明の実施の形態１に係わる電力用半導体モジュールに用いられるバスバー基板を構成する下層配線回路（ａ）と層間絶縁板（ｂ）と上層配線回路（ｃ）とを示す上面模式図である。
図３に示す接合体３０と、図４と図５とに示す接合体３０の各断面と、図６に示すバスバー基板の構成部材とから明らかなように、本実施の形態の電力用半導体モジュール１００に用いられるバスバー基板８０は、層間絶縁板８１の両面に金属の配線回路が設けられたものである。
そして、層間絶縁板８１における主基板と対向する面に形成された下層配線回路８３は、第１のゲート電極３ａと電気的に接続する第１のゲート電極接続用回路７ａと、第２のゲート電極３ｂと電気的に接続する第２のゲート電極接続用回路７ｂと、第１のＩＧＢＴチップ１ａのエミッタ電極と第１のダイオードチップ２ａのアノード電極と第２の金属電極板４ｂとを電気的に接続する出力電極接続用回路８と、第２のＩＧＢＴチップ１ｂのエミッタ電極と第２のダイオードチップ２ｂのアノード電極とを電気的に接続する負極電極接続用回路９とを備えている。
FIG. 3 is a schematic top view of a joined body in which a bus bar substrate is joined to a metal electrode plate, an IGBT chip, and a diode chip on a main substrate in the power semiconductor module according to the first embodiment of the present invention.
4A and 4B are a BB cross-sectional schematic diagram (a) and a CC cross-sectional schematic diagram (b) in the joined body illustrated in FIG. 3.
FIG. 5 is a DD cross-sectional schematic diagram (c) and an EE cross-sectional schematic diagram (d) in the joined body illustrated in FIG. 3.
FIG. 6 is a schematic top view showing a lower layer wiring circuit (a), an interlayer insulating plate (b), and an upper layer wiring circuit (c) constituting the bus bar substrate used in the power semiconductor module according to the first embodiment of the present invention. FIG.
As apparent from the joined
The lower
また、層間絶縁板８１における下層配線回路８３形成面の反対側の面に形成された上層配線回路８２は、第１の金属電極板４ａと電気的に接続する正極電極接続用回路６を構成している。
そして、上層配線回路８２である正極電極接続用回路６は、下層配線回路８３の負極電極接続用回路９より広幅になっている。
また、各電極接続回路は、対応する電極端子とワイヤーボンドで、電気的に接続されており、本実施の形態の電力用半導体モジュール１００の回路は、図７で表すことができる。
Further, the upper
The positive
Each electrode connection circuit is electrically connected to the corresponding electrode terminal by wire bonding, and the circuit of the
バスバー基板８０の下層配線回路８３を構成する各電極接続回路には、層間絶縁板８１との接合面と反対方向に、各電極接続回路自身の金属絞り加工で形成した突起が設けられている。
第１のゲート電極接続用回路７ａでは第１のゲート電極３ａに対向する部分に第１のゲート電極接続用回路の突起２０ａが設けられ、第２のゲート電極接続用回路７ｂでは第２のゲート電極３ｂに対向する部分に第２のゲート電極接続用回路の突起２０ｂが設けられており、各突起は対向する各電極に接合されている。
また、出力電極接続用回路８では、第１のＩＧＢＴチップ１ａのエミッタ電極と対向する部分に出力電極接続用回路の第１の突起２０ｃが設けられ、第１のダイオードチップ２ａのアノード電極と対向する部分に出力電極接続用回路の第２の突起２０ｄが設けられ、第２の金属電極板４ｂと対向する部分に出力電極接続用回路の第３の突起２０ｅが設けられており、各突起は対向する各電極および金属電極板に接合されている。
また、負極電極接続用回路９では、第２のＩＧＢＴチップ１ｂのエミッタ電極と対向する部分に負極電極接続用回路の第１の突起２０ｆが設けられ、第２のダイオードチップ２ｂのアノード電極と対向する部分に負極電極接続用回路の第２の突起２０ｇが設けられており、各突起は対向する各電極に接合されている。
Each electrode connection circuit constituting the lower
In the first gate
Further, in the output
Further, in the negative
また、バスバー基板８０の上層配線回路８２を構成する正極電極接続用回路６にも、第１の金属電極板４ａと対向する部分において、層間絶縁板８１との接合面方向に正極電極接続回路自身の金属絞り加工で形成した正極電極接続用回路の突起２０ｈが設けられ、この突起２０ｈが対向する第１の金属電極板４ａと接合している。
本実施の形態では、各突起と、各電極および金属電極板との接合は、導電性接合材（図示せず）により行われている。
本実施の形態では、突起２０ａと突起２０ｂとは、各１個であり、突起２０ｃと突起２０ｄと突起２０ｅと突起２０ｆと突起２０ｇと突起２０ｈとは、各２個であるが、突起の数は、これらに限定されるものではなく、電力用半導体モジュールの容量により適宜決められる。
Further, the positive
In the present embodiment, each protrusion, each electrode, and the metal electrode plate are joined by a conductive joining material (not shown).
In the present embodiment, there are one
また、層間絶縁板８１には、上層配線回路８２と下層配線回路８３との突起が設けられた部分と重なる位置と、下層配線回路８３における出力電極接続用回路８と負極電極接続用回路９とにワイヤーボンド１２を接続する部分と重なる位置とに、貫通孔が形成されている。
層間絶縁板８１における、上層配線回路８２の突起と重なる貫通孔には、上層配線回路８２に設けられた突起２０ｈが挿通しており、下層配線回路８３の各突起と重なる貫通孔には、下層配線回路８３に突起を形成する時に治工具が挿通される。
また、上層配線回路８２にも、下層配線回路８３における、突起が設けられた部分と重なる位置と、ワイヤーボンド１２を接続する部分と重なる位置とに、貫通孔が形成されている。この上層配線回路８２に形成された貫通孔は、層間絶縁板８１の貫通孔と重なっており、層間絶縁板８１に形成された貫通孔より大きく、層間絶縁板８１の貫通孔は上層配線回路８２の貫通孔の内側に配置されている。
In addition, the
In the
In the
本実施の形態において、主基板１７を構成する絶縁板５には、高い絶縁性と高い熱伝導性が要求されるために、アルミナ、窒化アルミニウム、窒化ケイ素等のセラミック板、あるいは、エポキシ樹脂等の熱硬化性樹脂に高熱伝導性を有するセラミックフィラーを混合したエポキシシートが、用いられる。
また、主基板１７を構成する、第１の金属電極板４ａと第２の金属電極板４ｂと金属板４とに用いられる、材料には、銅系金属、アルミニウム等の高い熱伝導性と低い電気抵抗とを有する金属が挙げられる。
また、導電性接合材には、銅や銀フィラーを熱硬化性樹脂であるエポキシ樹脂に混合した導電性ペースト、または、はんだ等が、用いられる。導電性ペーストは、どの様な金属材料表面のチップにも、突起を接合できるが、はんだは、チップ表面の金属材料がアルミニウムの場合には突起を接合できず、表面の金属材料がニッケルや金等の限定された金属材料表面のチップに用いられる。
In the present embodiment, since the insulating
In addition, the material used for the first
As the conductive bonding material, a conductive paste in which copper or silver filler is mixed with an epoxy resin that is a thermosetting resin, solder, or the like is used. The conductive paste can bond protrusions to chips with any metal material surface, but solder cannot bond protrusions when the metal material on the chip surface is aluminum, and the surface metal material is nickel or gold. It is used for a chip on the surface of a limited metal material.
また、バスバー基板８０の層間絶縁板８１は、十分な絶縁性を有している必要があり、その材料は、例えば、両面に接着剤が塗布されたポリイミド、ポリアミド、ポリエーテルエーテルケトン、ポリエチレンテレフタレート等の熱可塑性樹脂シート、半硬化のエポキシやポリイミド等の熱硬化性樹脂シート、さらにはガラスクロス等の繊維で強化された樹脂シートが挙げられる。
また、バスバー基板８０の上層配線回路８２と下層配線回路８３との材料は、低い電気抵抗と高い熱伝導性を有すると同時に、各突起を形成するに必要な十分な伸び特性を有している必要があり、銅板が好ましい。
例えば、ガラスエポキシ銅張り基板は、ガラスクロス強化エポキシ樹脂シートの層間絶縁板８１と、銅板の上層配線回路８２および下層配線回路８３とからなるバスバー基板８０として用いることができる。
また、出力電極端子１４と正極電極端子１５と負極電極端子１６と第１のゲート電極端子１３ａと第２のゲート電極端子１３ｂとに用いる材料には、電気抵抗の少ない銅合金系の金属が好ましい。
ワイヤーボンドの材料としてはアルミニウムが好ましく、封止樹脂としてはシリコーンゲルやエポキシ樹脂等が好ましい。
In addition, the
Further, the material of the
For example, the glass epoxy copper-clad substrate can be used as a
The material used for the
The wire bond material is preferably aluminum, and the sealing resin is preferably silicone gel or epoxy resin.
本実施の形態の電力用半導体モジュール１００の製造方法の一例を説明する。
最初に、主基板１７の製造方法について説明する。
両面に金属板が接合された絶縁板５の一方の面の金属板を、エッチング等により加工し、第１の金属電極板４ａと第２の金属電極板４ｂとを形成することにより主基板１７を作製する。
An example of a method for manufacturing the
Initially, the manufacturing method of the main board |
The
次に、バスバー基板８０の製造方法について説明する。
前もって接着性を有する層間絶縁板８１の両面に金属板を接着させた後、エッチング等により、上層配線回路８２および下層配線回路８３を形成する。上層配線回路８２には、下層配線回路８３の突起を設ける位置と対向する位置に貫通孔が形成されている。次に、上層配線回路８２の貫通孔部分に露出した層間絶縁板８１をルータ等により除去し、層間絶縁板８１に貫通孔を形成する。
また、上層配線回路８２の突起を設ける領域と対向する部分には、下層配線回路８３が設けられていないので、上層配線回路８２の突起を設ける位置と対向する層間絶縁板８１の部分も、上層配線回路８２形成面と反対側の面からルータ等により層間絶縁板８１を除去し、層間絶縁板８１に貫通孔を形成する。
次に、突起を備えた金型およびこの突起に対応した位置に凹部を備えた金型を用いて、下層配線回路８３の貫通孔部に露出した部分と、上層配線回路８２の層間絶縁板８１の貫通孔に対向する部分とをプレスすることにより、配線回路を形成する金属板を絞り加工し、バスバー基板８０の下層配線回路８３と上層配線回路８２とに突起を形成する。
Next, a method for manufacturing the
After the metal plates are bonded to both surfaces of the
Further, since the lower
Next, using a mold having a protrusion and a mold having a recess at a position corresponding to the protrusion, a portion exposed to the through hole portion of the lower
また、主基板１７における、第１の金属電極板４ａに第１のＩＧＢＴチップ１ａのコレクタ電極と第１のダイオードチップ２ａのカソード電極とを接合し、第２の金属電極板４ｂに、第２のＩＧＢＴチップ１ｂのコレクタ電極と第２のダイオードチップ２ｂのカソード電極とを接合する。
次に、ＩＧＢＴチップとダイオードチップとを搭載した主基板１７に、突起が形成された上層配線回路８２と下層配線回路８３とを備えたバスバー基板８０を重ねて、バスバー基板８０の各電極接続回路の突起を、対応するＩＧＢＴチップの電極とダイオードチップの電極と金属電極板とに導電性接合材で接合し、接合体３０を作製する。
次に、接合体３０をケース１１に収納し、ケース１１に設けられた出力電極端子１４と正極電極端子１５と負極電極端子１６と第１のゲート電極端子１３ａと第２のゲート電極端子１３ｂの各電極端子と、バスバー基板８０の対応する電極接続回路とを、ワイヤーボンド１２で接続する。
次に、ケース１１内に封止樹脂を注入して、電力用半導体モジュール１００を完成する。
In addition, the collector electrode of the
Next, the
Next, the joined
Next, a sealing resin is injected into the
本実施の形態の電力用半導体モジュール１００では、上層配線回路８２を構成する正極電極接続用回路６に設けられた、第１の金属電極板４ａと接合する突起２０ｈが最も長く、下層配線回路８３の出力電極接続用回路８に設けられた、第２の金属電極板４ｂと接合する突起２０ｅが次に長い。下層配線回路８３に設けられたその他の突起も、各チップの厚さに応じた長さで形成されている。
また、本実施の形態の電力用半導体モジュール１００では、第１のＩＧＢＴチップ１ａと第２のＩＧＢＴチップ１ｂとが隣接し、第１のダイオードチップ２ａと第２のダイオードチップ２ｂとが隣接する配置となっているが、例えば、第１のＩＧＢＴチップ１ａと第２のダイオードチップ２ｂとが隣接し、第１のダイオードチップ２ａと第２のＩＧＢＴチップ１ｂとが隣接する配置や、第１のＩＧＢＴチップ１ａと第１のダイオードチップ２ａと第２のダイオードチップ２ｂと第２のＩＧＢＴチップ１ｂとが、この順に１列に並ぶ配置であっても良い。
In the
In the
本実施の形態の電力用半導体モジュール１００は、バスバー基板８０が用いられており、層間絶縁板８１を介して、正極電極接続用回路６と負極電極接続用回路９とが、重なって平行に配置されていると同時に、負極電極接続用回路９に比べ正極電極接続用回路６が広幅となっているため、電力用半導体モジュール内のインダクタンスを低減することができる。
また、各電極端子１３ａ，１３ｂ，１４，１５，１６と対応するバスバー基板８０の電極接続回路とが、ワイヤーボンドで接続されている。すなわち、熱膨張係数が１６ｐｐｍ／℃である銅の電極接続回路は、熱膨張係数が３ｐｐｍ／℃と低熱膨張性であるシリコンチップに比べ、ワイヤーボンドとの熱膨張係数差が小さいので、ワイヤーボンドの接続信頼性が飛躍的に向上する。
また、各電極端子１３ａ，１３ｂ，１４，１５，１６の位置は任意に変更できるため、外部電極の自由な配置が可能となる。
本実施の形態の電力用半導体モジュール１００では、各電極端子がピン構造となっているが、ＩＧＢＴチップもしくはダイオードチップから流れる電流の大きさに応じて、スプリング等の形状の電極端子を用いても良い。
本実施の形態の電力用半導体モジュール１００に用いられるバスバー基板８０において、上層配線回路８２と下層配線回路８３との貫通孔部での沿面絶縁距離は、用いられる電力用半導体チップの駆動電圧、および、用いられる封止樹脂の絶縁特性により決定される。例えば、１２００Ｖ系の電力用半導体チップを接続し、封止樹脂にシリコーンゲルを用いる場合、この絶縁距離は約２ｍｍあれば良い。
The
Moreover, each
Further, since the positions of the
In the
In the
本実施の形態の電力用半導体モジュール１００では、バスバー基板８０の下層配線回路８３に突起が設けられ、これらの突起がチップと接合しているので、下層配線回路８３が、各チップ表面の周辺のガードリングと、十分な絶縁距離を保つことができる。この絶縁距離は、例えば、１２００Ｖ系の電力用半導体チップを接続し、封止樹脂にシリコーンゲルを用いた場合、約２ｍｍあれば良い。
また、上層および下層配線回路８２，８３に設けられた突起は、上層および下層配線回路８２，８３を形成する金属板を絞り加工にて形成しているので、異なる大きさや長さの突起も、１回の金型プレスで作製できる。すなわち、上層および下層配線回路８２，８３と、高さの異なるチップや金属板電極とを、スペーサ等の部材を用いることなく一括に接続できるので、部品点数と組み立て工程との削減ができ、電力用半導体モジュールの製造コストの低減が図れる。
In the
In addition, since the protrusions provided on the upper and
実施の形態２．
図８は、本発明の実施の形態２に係わる電力用半導体モジュールに用いられるバスバー基板を構成する下層配線回路（ａ）と層間絶縁板（ｂ）と上層配線回路（ｃ）とを示す上面模式図である。
図８に示すバスバー基板の構成部材から明らかなように、本実施の形態で用いられるバスバー基板は、実施の形態１のバスバー基板８０と、層間絶縁板と上層配線回路とが異なる。すなわち、本実施の形態の電力用半導体モジュールはバスバー基板が異なる以外、実施の形態１の電力用半導体モジュールと同様である。
本実施の形態のバスバー基板は、下層配線回路９３における、出力電極接続回路と負極電極接続回路とに形成された突起の部分と重なる、層間絶縁板９１と上層配線回路９２との位置には貫通孔は設けられていない。
すなわち、本実施の形態のバスバー基板における、層間絶縁板９１には、正極電極接続回路に形成された突起の部分に重なる位置と、第１のゲート電極接続用回路と第２のゲート電極接続用回路と出力電極接続用回路と負極電極接続用回路とのワイヤーボンドが接続される部分と重なる位置とに、のみ貫通孔が設けられている。また、上層配線回路９２には、第１のゲート電極接続用回路と第２のゲート電極接続用回路と出力電極接続用回路と負極電極接続用回路とのワイヤーボンドが接続される部分と重なる位置にのみ貫通孔が設けられている。しかし、下層配線回路９３は、実施の形態１のバスバー基板８０に用いられたものと同様である。
Embodiment 2. FIG.
FIG. 8 is a schematic top view showing a lower layer wiring circuit (a), an interlayer insulating plate (b), and an upper layer wiring circuit (c) constituting a bus bar substrate used in the power semiconductor module according to the second embodiment of the present invention. FIG.
As is apparent from the constituent members of the bus bar substrate shown in FIG. 8, the bus bar substrate used in the present embodiment is different from the
The bus bar substrate according to the present embodiment penetrates at the position of the
That is, in the bus bar substrate according to the present embodiment, the
次に、本実施の形態の電力用半導体モジュールに用いられるバスバー基板の製造方法の一例について説明する。
まず、層間絶縁板９１の貫通孔を形成する部分をルータ等で除去する。次に、金型を用いて金属板をプレスして、貫通孔と突起とを有する上層配線回路９２を形成する。また、金型を用いて金属板をプレスして、各電極接続用回路と突起とを有する下層配線回路９３を形成する。次に、両面に接着剤を塗布した層間絶縁板９１に、上層配線回路９２と下層配線回路９３とを接着する。この時、下層配線回路９３はタイバーを設けた状態で接着し、後からタイバーを除去しても良い。
本実施の形態では、上層配線回路９２に貫通孔が少ないので、上層配線回路９２で構成する正極電極接続回路の負極電極接続用回路と重なる面積が大きくでき、電力用半導体モジュール内のインダクタンスの低減効果が大きくなる。
Next, an example of a method for manufacturing a bus bar substrate used in the power semiconductor module of the present embodiment will be described.
First, a portion of the
In the present embodiment, since there are few through holes in upper
実施の形態３．
図９は、本発明の実施の形態３に係わる電力用半導体モジュールの外観を示す斜視図である。
図９に示すように、本実施の形態の電力用半導体モジュール２００は、出力電極端子１４と正極電極端子１５と負極電極端子１６と第１のゲート電極端子１３ａと第２のゲート電極端子１３ｂとを、対応する電極接続回路にワイヤーボンドを介して接続する代わりに、直接バスバー基板８０上の電極接続回路部に配置した以外、実施の形態１の電力用半導体モジュール１００と同様である。
各電極端子と対応する電極接続回路との接続は、はんだ等の導電性接着材で行う。
各電極端子をバスバー基板８０上の電極接続回路部に配置することは、熱膨張係数が同じ材料で電極接続回路部と電極端子とを直接接合することができ、実施の形態１の電力用半導体モジュール１００におけるワイヤーボンド接続より、接続信頼性がさらに向上する。
それと、バスバー基板８０面の任意な位置に各電極端子１３ａ，１３ｂ，１４，１５，１６を配置することが可能となるため、外部電極の配置の自由度がさらに向上する。
また、モジュールが大容量化した場合に、ワイヤーボンドの本数を増加させる必要があり接合工程が増えるとの、ワイヤーボンド接続における製造上の問題が、本実施の形態では解消できる。
Embodiment 3 FIG.
FIG. 9 is a perspective view showing an appearance of a power semiconductor module according to Embodiment 3 of the present invention.
As shown in FIG. 9, the
Each electrode terminal and the corresponding electrode connection circuit are connected by a conductive adhesive such as solder.
Arranging each electrode terminal in the electrode connection circuit portion on the
In addition, the
Further, in the present embodiment, the manufacturing problem in the wire bond connection that the number of wire bonds needs to be increased and the number of bonding steps is increased when the capacity of the module is increased.
本発明に係わる電力用半導体モジュールは、モジュール内の配線インダクタンスが低く、発生損失が小さいので、電気自動車や産業用機器用の高効率なモータ駆動装置として有効に利用できる。 Since the power semiconductor module according to the present invention has low wiring inductance in the module and low generation loss, it can be effectively used as a highly efficient motor driving device for electric vehicles and industrial equipment.
１ａ 第１のＩＧＢＴチップ、１ｂ 第２のＩＧＢＴチップ、
２ａ 第１のダイオードチップ、２ｂ 第２のダイオードチップ、
３ａ 第１のゲート電極、３ｂ 第２のゲート電極、４ 金属板、
４ａ 第１の金属電極板、４ｂ 第２の金属電極板、５ 絶縁板、
６ 正極電極接続用回路、７ａ 第１のゲート電極接続用回路、
７ｂ 第２のゲート電極接続用回路、８ 出力電極接続用回路、
９ 負極電極接続用回路、１１ ケース、１２ ワイヤーボンド、
１３ａ 第１のゲート電極端子、１３ｂ 第２のゲート電極端子、１４ 出力電極端子、
１５ 正極電極端子、１６ 負極電極端子、１７ 主基板、
２０ａ 第１のゲート電極接続用回路の突起、
２０ｂ 第２のゲート電極接続用回路の突起、
２０ｃ 出力電極接続用回路の第１の突起、２０ｄ 出力電極接続用回路の第２の突起、
２０ｅ 出力電極接続用回路の第３の突起、２０ｆ 負極電極接続用回路の第１の突起、
２０ｇ 負極電極接続用回路の第２の突起、２０ｈ 正極電極接続用回路の突起、
３０ 接合体、８０ バスバー基板、８１ 層間絶縁板、８２ 上層配線回路、
８３ 下層配線回路、９１ 層間絶縁板、９２ 上層配線回路、９３ 下層配線回路、
１００，２００ 電力用半導体モジュール。
1a 1st IGBT chip, 1b 2nd IGBT chip,
2a first diode chip, 2b second diode chip,
3a 1st gate electrode, 3b 2nd gate electrode, 4 metal plate,
4a 1st metal electrode plate, 4b 2nd metal electrode plate, 5 insulating plate,
6 positive electrode connection circuit, 7a first gate electrode connection circuit,
7b Second gate electrode connection circuit, 8 Output electrode connection circuit,
9 Negative electrode connection circuit, 11 case, 12 wire bond,
13a first gate electrode terminal, 13b second gate electrode terminal, 14 output electrode terminal,
15 positive electrode terminal, 16 negative electrode terminal, 17 main substrate,
20a projection of the first gate electrode connection circuit;
20b Projection of the second gate electrode connection circuit,
20c, first protrusion of the output electrode connection circuit, 20d, second protrusion of the output electrode connection circuit,
20e The third protrusion of the output electrode connection circuit, 20f The first protrusion of the negative electrode connection circuit,
20g second protrusion of the negative electrode connection circuit, 20h protrusion of the positive electrode connection circuit,
30 joined body, 80 bus bar substrate, 81 interlayer insulating plate, 82 upper layer wiring circuit,
83 Lower layer wiring circuit, 91 Interlayer insulation board, 92 Upper layer wiring circuit, 93 Lower layer wiring circuit,
100, 200 Power semiconductor module.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007319034A JP4942629B2 (en) | 2007-12-11 | 2007-12-11 | Power semiconductor module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007319034A JP4942629B2 (en) | 2007-12-11 | 2007-12-11 | Power semiconductor module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009141288A JP2009141288A (en) | 2009-06-25 |
| JP4942629B2 true JP4942629B2 (en) | 2012-05-30 |
Family
ID=40871576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007319034A Active JP4942629B2 (en) | 2007-12-11 | 2007-12-11 | Power semiconductor module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4942629B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10128625B2 (en) | 2014-11-18 | 2018-11-13 | General Electric Company | Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009029476B4 (en) * | 2009-09-15 | 2012-11-08 | Lisa Dräxlmaier GmbH | Electronic device for switching currents and manufacturing method for the same |
| KR101749386B1 (en) | 2011-12-08 | 2017-06-20 | 엔지케이 인슐레이터 엘티디 | Substrate for large-capacity module, and manufacturing method for said substrate |
| KR101926854B1 (en) | 2012-02-09 | 2018-12-07 | 후지 덴키 가부시키가이샤 | Semiconductor device |
| DE102022209559A1 (en) | 2022-09-13 | 2024-02-15 | Zf Friedrichshafen Ag | HALF BRIDGE MODULE |
| CN116913910B (en) * | 2022-11-25 | 2024-03-22 | 苏州悉智科技有限公司 | Power module packaging structure of laminated wiring |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355019A (en) * | 1992-03-04 | 1994-10-11 | At&T Bell Laboratories | Devices with tape automated bonding |
| WO1998015005A1 (en) * | 1996-09-30 | 1998-04-09 | Siemens Aktiengesellschaft | Microelectronic component with a sandwich design |
| JP4550538B2 (en) * | 2004-09-30 | 2010-09-22 | 東芝エレベータ株式会社 | Power converter |
-
2007
- 2007-12-11 JP JP2007319034A patent/JP4942629B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10128625B2 (en) | 2014-11-18 | 2018-11-13 | General Electric Company | Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009141288A (en) | 2009-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9899345B2 (en) | Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power | |
| JP4576448B2 (en) | Power semiconductor device | |
| JP3847676B2 (en) | Power semiconductor device | |
| JP4635564B2 (en) | Semiconductor device | |
| JP4438489B2 (en) | Semiconductor device | |
| US20060138633A1 (en) | Semiconductor device | |
| JP4942629B2 (en) | Power semiconductor module | |
| JP4885046B2 (en) | Power semiconductor module | |
| US11749633B2 (en) | Power semiconductor module with laser-welded leadframe | |
| JP2008117825A (en) | Power semiconductor device | |
| JP2012004543A (en) | Semiconductor unit, and semiconductor device using the same | |
| WO2019064775A1 (en) | Semiconductor device and production method therefor | |
| JP2005340639A (en) | Semiconductor device and three-phase inverter device | |
| JP6331294B2 (en) | Semiconductor device | |
| KR20140092774A (en) | Power semiconductor module and method for manufacturing a power semiconductor module | |
| JP2012074730A (en) | Power semiconductor module | |
| JP2012142466A (en) | Semiconductor device | |
| CN100418216C (en) | Semiconductor packaging and semiconductor module | |
| CN112992845A (en) | Power module and method for manufacturing the same | |
| JP4039258B2 (en) | Power semiconductor device | |
| JP7472806B2 (en) | Semiconductor device, power module, and method of manufacturing the semiconductor device | |
| JP2015026667A (en) | Semiconductor module | |
| JP2014154770A (en) | Semiconductor device and semiconductor device manufacturing method | |
| CN114203659A (en) | Multilayer interconnection tape | |
| JP2018110143A (en) | Semiconductor device, power converter, lead frame, and manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4942629 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |