JP4940478B2 - 同期シリアルｔｄｍａバス上のフロー制御方法 - Google Patents

Description

本発明は、２つ以上の集積回路間でデータを転送する方法、及びこうした方法により動作するように構成された集積回路に関するものである。

多くの状況において、２つ以上の集積回路またはチップ間でデータを転送することが必要であるか、あるいは望まれる。例えば、多くの電子製品は比較的複雑であり、多数の集積回路を含み、そしてこれらの集積回路が互いに通信できるようにする必要がある。

モバイル・インダストリー・プロセッサ・インタフェース（ＭＩＰＩ：Mobile Industry Processor Interface）アライアンス（モバイル産業プロセッサ・インタフェース連合）は、例えばモバイルアプリケーション（移動体応用）プロセッサへのインタフェースを規定する作業をしている組織である。ディジタルオーディオデータ及び低速データを転送するためのチップ間または集積回路間バスを設けることを提案している。提案されているバスは時分割多重（多元）接続（ＴＤＭＡ）の原理に基づくものである。提案されているバスは同期的方法で動作し、クロックライン及びデータラインを具えている。

"Audio Codec ’97, Revision 2.3 Revision 1.0", Intel, April 2002

同期ＴＤＭＡバスは既知であるが、一般にフロー制御データ伝送用のフレキシブル（柔軟）な方式は提供していない。例えば、ＡＣ’９７（“Audio Codec ’97, Revision 2.3 Revision 1.0”, Intel, April 2002）は、プルド（pulled：引き出し型）データモデル（サンプル・オンデマンド）用の非常に基本的な方法を提供するが、例えばＵＡＲＴエミュレーションは可能にしない。Ｓ／ＰＤＩＦ（“Sony/Philips Digital Interconnect Format, IEC958 type II”、IEC-60958の一部）、及びテキサスインスツルメンツ社のＭｃＢＳＰインタフェースはフロー制御メカニズムは提供していない。

本発明の態様によれば、ソース（情報源）からＴＤＭＡバス上で少なくとも１つのシンク（受信装置）にデータを送信する方法が提供され、この方法は：
上記ソース及び上記少なくとも１つのシンクによってチャンネルを規定するステップと；
上記データについてのフロー制御要求を示すトランスポート・プロファイル（搬送の属性）を規定するステップと；
上記ソースから上記バス上で少なくとも１つのデータタイムスロット中にデータを送信するステップと；
上記トランスポート・プロファイルによって指示される場合に、フロー制御情報を上記ソースから、上記バス上で、上記データタイムスロットに関連する少なくとも１つのフロー制御タイムスロット中に送信するステップとを具えている。

このことは、フロー制御データをユーザデータと共に送信することができるという利点を有する。本発明の第２の態様によれば、上記第１の態様によりデータを送信及び／または受信するように構成された電子装置が提供される。

図１に、集積回路ＩＣ１、ＩＣ２、ＩＣ３及びＩＣ４を含む電子装置１０の一部を例示する。電子装置１０は、所望の任意数の集積回路を含むことができ、そして他の構成要素も含むことは当業者にとって明らかであるが、本発明の完全な理解のためにこれらを示す必要はない。

図に示す実施例では、バス１５は同期バスである。即ち、データはデータライン上で１つの装置（デバイス）から他の装置に渡され、その間にクロック信号は第２ライン上で送信され、受信装置はクロック信号に同期し、これによりデータライン上に送信されるデータを正しく受信することができる。

さらに、バス１５は時分割原理で動作し、時間はサブフレームに分割され、各サブフレームはタイムスロットに分割され、これらのタイムスロット中に信号を伝送することができる。図に示すこの実施例では、各タイムスロット中に４ビットを伝送することができ、各サブフレーム内には３２個のタイムスロットが存在し、従って、各サブフレーム内には１２８ビットが存在するが、本発明は、これらのパラメータが任意の好都合な値をとるシステムに適用することができることは明らかである。

図に示す本発明の実施例では、各サブフレームは２つの部分に分割することができ、第１部分は制御チャンネル情報を含み、第２部分は有用なペイロードデータを含む。

図２に、本発明の一実施例におけるサブフレーム毎のデータ構造を例示する。特に、このセグメントは、３つまでの別個のビットフィールド、即ちＴＡＧ（タグ）フィールド２０、ＡＵＸ（補助）フィールド２５、及びＤＡＴＡ（データ）フィールド３０を含むことができる。

ＴＡＧフィールド２０は、存在すれば、１つまたは２つのタイムスロットに適合するビットの集合を含む。そしてＴＡＧフィールド２０は、フロー制御及びフロー情報を搬送するために使用され、これについては以下でより詳細に説明する。

ＡＵＸフィールド２５は、存在すれば、１つまたは２つのタイムスロットに適合するビットの集合を含み、データ内容に関する情報を搬送し、これについては以下でより詳細に説明する。

ＤＡＴＡフィールド３０は、データチャンネルによって搬送されるペイロードを含む。ＤＡＴＡフィールド（スロット）は論理ＯＲシグナリング（論理和信号伝達）は用いない。未使用ビットは論理値０を有する。

データをバス１５上で搬送する際に、チャンネルを規定しなければならない。チャンネルは一度に１つだけのデータソース（データ源）を有し、１つ以上のデータシンク（データ受信装置）を有することができる。定義により、ソースはデータを生成し、シンクはデータを消費する。各チャンネルも、これに関連するトランスポート・プロファイル（搬送の属性）を有し、これらのプロファイルはチャンネルの属性である。トランスポート・プロファイルは、当該特定チャンネル用にフロー制御を実行する方法を規定し、特に、フロー制御情報をＴＡＧフィールド内のビットまたはＴＡＧビットにマッピングする方法を規定する。

従って、ＴＡＧビットは、データチャンネルにおいて使用するトランスポート・プロファイルによって規定されるフロー制御情報を搬送するために使用される。１つまたは複数の装置が、論理ＯＲシグナリングを用いてすべての単一のＴＡＧビットを別個に駆動することができる。各ＴＡＧビットは、これに関連する、すべての装置における読取り／書込み状態を有し、この読取り／書込み（Ｒ／Ｗ）状態は、当該装置がこのＴＡＧビットを読み取るか書き込むかを示す。読取り／書込み状態のデフォルト状態は使用中のプロファイルによって規定される。未使用ビットは論理値０を有する。

ＴＡＧビットのＲ／Ｗ状態が「読取り」または論理値０に設定されている際には、装置はＴＡＧビットの論理レベルを読み取る。

ＴＡＧビットのＲ／Ｗ状態が「書込み」または論理値１に設定されている際には、装置はより複雑な挙動を行う。論理ＯＲシグナリング（信号伝達）法及びＮＲＺＩ（non-return-to-zero inverted）符号化により、０を書き込むことは、出力を高インピーダンス状態に保つことによってデータラインのレベルを変化させないことを意味する。１を書き込むことは、バスを能動的に駆動してそのレベルを変化させる（０から１、または１から０）ことを意味する。０を「書き込み中の」装置は、実際にはビットレベルを読み取って、他の誰かが１を書き込んでいるか否かを見るべきである（以下に説明するアービトレーション（調停）メカニズムに使用する）。

図２に示すように、あらゆるＴＡＧビット２０はサブフレーム内のＡＵＸ（補助）ビット２５の前に出現し、ＡＵＸビット２５はＤＡＴＡ（データ）ビット３０の前に出現する。従って、チャンネルセグメント構造は[ＴＡＧ][ＡＵＸ][ＤＡＴＡ]である。

トランスポート・プロファイルによってＴＡＧビットが規定されていない際には、ＴＡＧフィールドに割り当てられたタイムスロットはチャンネルセグメント内に存在しない。従ってチャンネルセグメント構造は[ＡＵＸ][ＤＡＴＡ]、あるいはＡＵＸビットも規定されていなければ単に[ＤＡＴＡ]である。

ＡＵＸビットはトランスポート・プロファイルから独立している。ＡＵＸビットが規定されていなければ、ＡＵＸフィールドに割り当てられたタイムスロットはチャンネルセグメント内に存在しない。従ってチャンネルセグメント構造は[ＴＡＧ][ＤＡＴＡ]、あるいはＴＡＧビットも規定されていなければ単に[ＤＡＴＡ]である。ＡＵＸスロットは論理ＯＲシグナリングを使用しない。未使用ビットは論理値０を有する。

上述したように、チャンネルを規定する際に、使用中のプロファイルを指定する必要がある。次の表は、使用可能なプロファイル、及びチャンネルを規定する際に当該ＩＤ（識別子）によってこれらのプロファイルを識別することのできるＩＤを与える。

等時性プロファイルは、フロー情報もフロー制御も提供しない。このプロファイルは、データレートがチャンネルレート（転送速度）に正確に一致するデータを搬送するために使用される。ＴＡＧビットは使用されず、従ってＴＡＧフィールドは０個のタイムスロットである。図３に、このプロファイルを用いたサブフレーム毎のデータ構造を例示する。特に、このセグメントはＡＵＸフィールド２５及びＤＡＴＡフィールド３０を含むことができる。

このことを用いることのできる代表的な場合は、４８ｋＨｚのサンプリングレート（１秒当たり４８０００回のサンプルが得られる）のＰＣＭオーディオ（信号）の、４８ｋＨｚのチャンネルレート（１秒当たり４８０００回のチャンネルセグメントが利用可能）上での搬送である。

例として、１６ビットのリニア（直線）ＰＣＭオーディオをバス１５上で搬送し、ＤＡＴＡフィールドは４スロット幅であり、ＡＵＸビットは存在しない。従ってセグメントサイズは４スロット（１６ビット）である。

上記の表に記したように、等時性プロファイルはマルチキャスト（同報）を可能にする。即ち、等時性プロファイルは複数のシンクを１つのデータチャンネルに接続することを可能にする。

「近」等時性プロファイルはフロー情報を含まない。このプロファイルは、当該データのレートがチャンネルレートに一致しないデータを搬送するために使用される。即ち、ソースはデータを駆動し、ＴＡＧフィールド２０内のビットはＤＡＴＡフィールド内のデータの利用可能性を示す。

上述したように、この「近」等時性プロファイルでは、２つのＴＡＧビットが必要である。従って、次の表に示すように、１つのタイムスロット（または４ビット）を割り当てるが、これら４ビットのうち２ビットは未使用である。

ソースがＤＡＴＡフィールド内でデータを送信することを決めると、ソースはＰビットをセットする。ソースがセグメントを使用しない際には、ソースはＰをリセット（Ｐ＝０）し、ＡＵＸ及びＤＡＴＡフィールドのビットを駆動しない（高インピーダンスモード）。

シンクはＰビットを読み取って、ＤＡＴＡフィールド内に有効なデータが存在するか否かを検出する。Ｐビットがセットされている場合には、シンクはＤＡＴＡフィールドを読み取る。Ｐビットがセットされていない場合には、ＤＡＴＡフィールドの内容は無視する。

Ｐビットがソースによってセットされる毎に、シンクはＨビットをセットする。ソースはＨビット値を読み取って、少なくとも１つのシンクがまだ同期していることを確認する。「ハッピー（Ｈ）」ビットのサポートは、シンク装置にとっては義務であり、ソース装置にとっては随意的である。

「近」等時性プロファイルを設計する代表的な利用法の場合は、４４．１ｋＨｚのサンプリングレート（１秒当たり４４１００回のサンプルが得られる）のＰＣＭオーディオの、４８ｋＨｚのチャンネルレート（１秒当たり４８０００回のチャンネルセグメントが利用可能）上での搬送である。１６０個のチャンネルセグメント毎に１４７サンプルが利用可能である。従って、１６０個のチャンネルセグメントのうち１３個のチャンネルセグメントがシンクによって無視される。シンクは、ＴＡＧタイムスロット中のＰビットを読み取ることによって、使用すべきセグメント及び無視すべきセグメントを知る。

「近」等時性プロファイルは、複数のシンクを同じデータチャンネルに接続すること（マルチキャスト）を可能にする。

次の表はイベントのシーケンスの例を示して、上述したメカニズムの例をより明確にする。

図４に、一連の状態図を示して、「近」等時性プロファイルを実現するために使用される可能な状態マシンを例示する。この状態マシンは、サンプルを記憶するＦＩＦＯ（カウンタＣ及びサイズＬを有する）に頼る。

ソース側では、図４Ａに示すように、ＦＩＦＯはサンプル発生器によって（データを）供給される。ＦＩＦＯは所定レートでデータを生成する（サンプル・クロックチックのイベント）。サンプルレートがチャンネルレートより高い場合には、ＣはバッファサイズＬに達し（Ｃ＝＝Ｌ）、バッファオーバーフローをもたらす。

シンク側では、図４Ｂに示すように、アプリケーション（例えばディジタル−アナログ変換器）がＦＩＦＯから所定レートでサンプルを受信する（サンプル・クロックチックのイベント）。理想的には、このレートはソースのサンプルレートに正確に一致する。そうでない場合には、シンクは、ソースのレートがシンクのレートより高ければバッファオーバーフローに直面し（Ｃ＝＝Ｌ）、ソースのレートがシンクのレートより低ければバッファアンダーラン（バッファのデータ切れ）に直面する（Ｃ＝＝０）。シンクは適切な動作を行ってこれらの状態に適切に対処する。

サンプル・オンデマンド・プロファイルは、シンクが必要時にソースからのデータを要求することを可能にするフロー制御メカニズムを提供する。従って、このプロファイルはプル（引き出し）モデルに頼る。このプロファイルは、１つのソース及び１つだけのシンクによるポイント−ツー−ポイント（二点間）リンクを提供する。上述したように、２つのＴＡＧビットを必要とする。従って、次の表に示すように、１つのタイムスロット（または４ビット）を割り当てるが、４ビットのうち２ビットは未使用である。

シンクはＳＲＱ（サンプル要求）の値を書き込む。ソースはこのＳＲＱビットを読み取る。ＳＲＱ＝１である際には、ソースは次のセグメント内で有効なサンプルを提供し、Ｐビットをセットしてサンプルが存在することを示す。ＳＲＱ＝０である際には、ソースは次のセグメント内にデータを書き込まず、ＰをリセットしてＡＵＸ及びＤＡＴＡフィールドを駆動しない。何らかの理由で、ソースがサンプル要求に対して時間通りにサンプルを提供することができない場合には、ソースはＰを論理値０にセットする。このことはシンクにおいてエラーフラグを生じさせる。

このプロファイル用の利用法の場合は、「近」等時性プロファイルと類似している。より詳細には、例えば、ハイエンド（高級）のオーディオ品質が要求され、システム設計者がバスクロックの品質に頼りたくない際に、自前の高品質のクロックを有するディジタル−アナログ変換器（ＤＡＣ）を設計することが選択肢である。バスクロックとＤＡＣのクロックとの不一致には、「サンプル・オンデマンド」プロファイルで対処する。

次の表はイベントのシーケンスの例を提供して、前述したメカニズムをより明確にする。

図５に、一連の状態図を示して、「サンプル・オンデマンド」プロファイルを実現するために使用される可能な状態マシンを例示する。この状態マシンは、サンプルを記憶するＦＩＦＯ（カウンタＣ、サイズＬ、及びしきい値レベルＴを有する）に頼る。

ソース側では、図５Ａに示すように、ＦＩＦＯはサンプル発生器によって（データを）供給される。ＦＩＦＯは所定レート（サンプル・クロックチック（SampleClockTick）イベント）でデータを生成する。サンプルレートがチャンネルレートより高い場合には、ＣはバッファサイズＬに達し（Ｃ＝＝Ｌ）、バッファオーバーフローをもたらす。今度は、現在セグメント内へのサンプルの放出はＲＥＱによって調整され、ＲＥＱは前のセグメントのＳＲＱビットの値を保持する。

シンクは、図５Ｂに示すように、そのＦＩＦＯレベル（Ｃ）を監視し、このレベルが所定しきい値（Ｔ）を下回っていれば、ＳＲＱをセットすることによってソースからのサンプルを要求する。

非同期プロファイルは、シリアル同期リンク上のフロー制御信号を含む非同期データ伝送を達成するために必要な手段を提供する。非同期プロファイルでは、上述したように、ＴＡＧビットを必要とする。従って、以下の表に示すように、１つの４ビットタイムスロットが割り当てられる。

チャンネルリソースの所有権（即ち、ＡＵＸ及びＤＡＴＡフィールド）はトークンによって管理される。チャンネルリソースへの書込みアクセス権は、トークンを所有する装置のみに与えられる。最初のチャンネル割り当て段階中に、データソースとして指定された装置がチャンネルの一次的所有者である。データシンクとして指定された装置はチャンネルの二次的所有者である。チャンネルはデフォルトでアイドル（休止）状態である。即ち、トークンビットはいずれの関係者によっても所有されず、論理値０を有する。Ｔビットがリセットされると、ＣＴＳ及びＤＲビットは０にリセットされる。

プライオリティ（優先権）方式を用いて、一次的所有者及び二次的所有者が共に、同時にトークンを得ようとすることを防止する。一次的所有者は最高のプライオリティを有し、トークンを求めて調停をする際にＴビット及びＰビットを共にセットすることによってこのことを示す。これとは対照的に、二次的所有者がトークンを得ようとする際には、二次的所有者はＴビットをセットしてＰビットを読み取る。Ｐビットが論理値１を有する場合に、二次的所有者は、自分がトークンを得ていないことを知り、新たな試みを行う前にＴビットが再び０になるのを待つ。Ｐビットが論理値０を有する場合に、二次的所有者はトークンを獲得して送信を開始することができる。トークンを所有する装置が自分自身をソースとして設定する。他の装置はシンクになる。Ｔビットが論理レベル０から論理レベル１にトグルする（切り替わる）と、Ｐビットはもはや「存在」データ（Ｐ＝１）を示さない。Ｐビットはプライオリティビットになり、シンクは現在セグメント内のデータを無視する。一旦、ソースが通信する用意ができると、ソースはＤＲ（装置レディ、装置準備完了）ビットをセットして、送信を開始することをシンクに対して示す。シンクがデータを受信する用意ができると、シンクはＣＴＳ（クリア・ツー・センド：送信クリア）ビットを設定する。

ソースが利用可能なデータを有すると、ソースはこのデータをセグメントのＤＡＴＡフィールドに書き込み、ＴＡＧフィールド内のＰ（存在）ビットを論理値１にセットして、データがセグメント内で利用可能であることをシンクに対して示す。ソースが利用可能なデータを有しない場合には、ソースはＰビットを論理値０にリセットしてＤＡＴＡフィールドを駆動しない。何らかの理由により、シンクがもはやデータを受け取ることができない場合には、シンクはＣＴＳビットを論理値０にリセットし、ソースはＣＴＳビットが再び論理値１にセットされるまでは、新たなデータをさらに送信しない。

次の表はイベントのシーケンスを提供して、前述したメカニズムをより明確にする。

非同期プロファイルは、１つのソース及び１つのシンクによるユニキャスト・ポイント−ツー−ポイント・リンクにおいてのみ使用することができる。

図６に、一連の状態図を示して、「非同期」プロファイルを実現するために使用される可能な状態マシンを例示する。このプロファイルは、データバイトを記憶するＦＩＦＯ（カウンタＣ及びサイズＬを有する）に頼る。非同期プロファイルは本来半二重である。即ち、データを一次的所有者から二次的所有者に、または二次的所有者から一次的所有者に送信することはできるが、一度に一方向にしか送信することはできない。両方の装置が同時にデータを送信することのできる全二重通信が必要である際には、各々が非同期プロファイルを用いる２つのチャンネルを必要とする。装置が２つのチャンネルを有し、各チャンネルは非同期プロファイルを有し、装置の２つのポートに取り付けられ、これらのポートの一方はソースとして、他方はシンクとしてのポートである際には、装置は全二重リンクが設定されていることを知る。この構成では、チャンネルの二次的所有者は決して、トークンを求めて調停を行おうとはしない。図７に示すように、非同期プロファイルを用いて従来のＵＡＲＴ（Universal Asynchronous Receiver-Transmitter：非同期通信用送受信回路）リンクをエミュレートすることができ、ここではEIA232信号を非同期プロファイルにおいて規定されているＴＡＧビットにマッピングする。このことは、既存のＵＡＲＴソフトウェアドライバを最小量の変更で再使用することを可能にする。

図７では、ＴＸＤ及びＲＸＤを用いて、それぞれ送信ピン及び受信ピン上の信号を表している。これらのピンは１ビットのシリアルラインを使用するのに対し、プロファイルは１つ以上のバイトを供給し、従ってビットストリームを供給するために（ソフトウェアまたはハードウェアによる）シリアライザ（シリアル化器）が必要である。

ＲＴＳ（リクエスト・ツー・センド：送信要求）及びＣＴＳ（クリア・ツー・センド：送信クリア）はフロー制御信号である。ソースのＲＴＳ信号は非同期プロファイルによって搬送されない。シンクは常に自分のＣＴＳ入力信号をアサート（有効に／真の論理値に）する。ソースはシンクのデータフローを管理する必要がないので、このことは問題にならない。

ソースのＲＴＳ信号は実際にトークン要求をトリガするが、専用ビットを介してシンクに搬送されない。トークンビットはシンクのＣＴＳレベルを駆動するために使用されない。

シンクのＲＴＳ信号は、プロファイルのＣＴＳフロー制御ビットにマッピングされる。この信号はソースからシンクへのデータフローを管理する。

ＤＴＲは、ＤＴＥ（EIA232の名称を用いれば）がレディ（準備完了）状態であることを信号通知する。ＤＴＲ信号を使用する方法はアプリケーション（応用）に大きく依存するが、レガシー（遺産、長年の使用）上の理由で、プロファイルのＤＲビットによって提供される。

ＤＳＲは、ＤＣＥ（ここでもEIA232の名称を用いれば）、主にモデムが実際に電話回線上で通信する用意ができていることをＤＴＥに信号通知する。ＤＳＲ信号はプロファイルによって供給されず、常にアサートされている。

なお、ＵＡＲＴの物理層はスタート（開始）及びストップ（停止）ビットを送信に加える。非同期プロファイルはこれらの同期ビットを使用する必要がない。随意的なＵＡＲＴパリティビットも実現しない。

図８に示すように、２つの装置ＡとＢの間の全二重エミュレーションは、非同期プロファイルを用いた２つのチャンネルに頼る。

この場合には、装置ＡのＲＴＳレベルはデータチャンネル２のＣＴＳビット中で供給される。このＲＴＳレベルは装置Ｂによって読み取られ、装置ＢのＣＴＳ入力信号上にマッピングされる。装置ＢのＲＴＳレベルはデータチャンネル１のＣＴＳビット中で供給される。このＲＴＳレベルは装置Ａによって読み取られ、装置ＡのＣＴＳ入力信号上にマッピングされる。

ＤＴＲは、ＤＴＥ（ここでもEIA232の名称を用いれば）がレディ状態であることを信号通知する。ＤＴＲを使用する方法はアプリケーションに大きく依存し、レガシー上の理由により実現される。装置ＡのＤＴＲレベル（ＤＴＥとして見られる）はデータチャンネル１のＤＲビット中で供給される。このＤＴＲレベルは装置Ｂによって読み取られ、装置ＢのＤＴＲ入力信号上にマッピングされる。

ＤＳＲは、ＤＣＥ（ここでもEIA232の名称を用いれば）がレディ状態であることを信号通知する。ＤＳＲを使用する方法はアプリケーションに大きく依存し、レガシー上の理由により実現される。装置ＢのＤＳＲレベル（ＤＣＥとして見られる）はデータチャンネル２のＤＲビット中で供給される。このＤＳＲレベルは装置Ａによって読み取られ、装置ＡのＤＳＲ入力信号上にマッピングされる。

チャンネルレートが低く要求されるデータレートが高い際に、複数のバイトをセグメントのＤＡＴＡフィールド内にプッシュする（押し込む）ことができる。以上で規定した非同期プロファイルは２スロット幅のＤＡＴＡフィールドを有する。代案として、拡張された非同期プロファイルも規定することができ、４スロットから２８スロットまでの範囲にわたるＤＡＴＡフィールドのサイズを２スロットのステップで有する。この拡張された非同期プロファイルの動作の原理は上記非同期プロファイルと同一である。

しかし、ＤＡＴＡフィールド内の有効バイト数（及びこれに関連するＰビットの数）を示すことが義務付けられる、というのは、メッセージ長はＤＡＴＡフィールド長の倍数でないことがあり得るからである。追加的なＴＡＧビットを用いて、有効ビット数を符号化する。

第２ＴＡＧスロット（４ビット）は、有効バイト数Ｇの符号化に割り当てられる。フレーム構造は、セグメントのＤＡＴＡフィールド内に１５バイト以上を許容しない。従って、Ｇは０から１４までの範囲をとる。値１５は不正である。

次の表はイベントのシーケンスの例を示して、前述したメカニズムをより明確にする。この例は、ＤＡＴＡフィールドが１６スロット幅（８バイト）であり、２１バイトのメッセージ（８バイトの２パケット及び５バイトの１パケット）が搬送されるものと仮定する。

上述したように、特定の想定外の送信の種類に対しては、ユーザ定義のプロファイルも用意することができる。ユーザプロファイルをチャンネル内に用いる際には、両方の装置がＴＡＧビットのメッセージ、及びこれらの装置の変化に反応する方法を知っているものと仮定する。ユーザプロファイルはこれらのＴＡＧビットのデフォルトのＲ／Ｗ状態も規定する。一実施例では、以上で示したように、一方は４つのＴＡＧビットを有し、他方は８つのＴＡＧビットを有する２つのユーザ定義のプロファイルを提供することができる。

上述したように、補助（ＡＵＸ）フィールドのビットは、ＤＡＴＡフィールドの内容に結び付けられた副情報を搬送する。これらのビットは通常、データを生成する装置の種類に依存する。ＡＵＸビットはデータソースによって駆動される。

例えば、ＡＵＸフィールドはＳ／ＰＤＩＦインタフェースに必要なデータをトンネル（素通し）させるために使用することができる。IEC60958規格は、オーディオデータ及びフレーム情報を伴って同時に伝送される４つのビットを定義している。ステレオまたはマルチチャンネル動作のためには、これらのビットをバス上のデータと共に搬送することが必要になり得る。Ｓ／ＰＨＩＦフレームは、各々が４ビットのフィールドで構成される２つのサブフレームで一意的に構成されている。

図９に、（例えば、リニアＰＣＭ応用における）サブフレームのフォーマットを例示する。フレーム内では、第１サブフレーム（ステレオ動作における左または「Ａ」チャンネル）は通常、プリアンブル「Ｍ」で始まる。しかし、図１０に示すように、このプリアンブルは１９２フレーム毎に１回、プリアンブル「Ｂ」に変化して、チャンネル状態情報を編成するために使用するブロック構造の始点を識別する。第２サブフレーム（ステレオ動作における右または「Ｂ」チャンネル）は常にプリアンブル「Ｗ」で始まる。

図９に示すサブフレームのビット２８〜３１は、図２に示すフレーム構造におけるＡＵＸビットの定義に関係するのに対し、図９に示すサブフレームのビット４〜２７は、このフレーム構造のＤＡＴＡフィールド内で搬送される。

従って、図９では、ビット２８の「Ｖ」は有効ビットであり、チャンネルがリニアＰＣＭオーディオ（信号）を搬送していない際にセットされ、ビット２９の「Ｕ」はユーザデータビットであり、１９２ビットのブロック構造（IEC60958参照）の一部であり、ビット３０の「Ｃ」はチャンネル状態（ビット）であり、１９２ビットのブロック構造（IEC60958参照）の一部であり、そしてビット３１の「Ｐ」はパリティビットであり、ビット４〜３１の全体が偶数個の「１」及び偶数個の「０」を搬送するように計算される（即ち、これらのビットは偶数（イーブン）パリティを有する）。

IEC60958のプリアンブルはデータと共に搬送されないので、ブロック構造の始点は異なる方法で表す。ＰビットはＳ／ＰＤＩＦ送信機によって容易に再構成することができ、決定的な情報は搬送しない。「Ｚ」ビットは、IEC60958のフレーム０毎にセットされ、残りの時間はリセットされる。

他のユーザ定義のＡＵＸフォーマットは、特定の未定義のサイドバンド（側波帯）情報用に提供することができる。ユーザ定義のフォーマットをチャンネル内に用いる際には、両方の装置がすべてのＡＵＸビットの意味を知っているものと仮定する。一方が４つのＡＵＸビットを有し、他方が８つのＡＵＸビットを有する２つのフォーマットが提供される。

チャンネルを規定する際に、使用するＡＵＸビットのフォーマットを指定する必要がある。次の表は使用されるＩＤ（識別子）のフォーマットを表す。

こうして、フロー制御情報をユーザデータと共に同期バス上で伝送することを可能にする方法が提供される。

本発明の好適な実施例を開示してきたが、本発明の範囲から逸脱することなしに本発明のいくつかの利点を達成する種々の変更及び変形を加えることができることは当業者にとって明らかである。本発明の概念に対するこうした変形は、請求項によってカバーされることを意図している。さらに、発明の詳細な説明及び請求項中で、「具えている」等は他の要素またはステップの存在を排除するものではない。さらに、各構成要素は複数存在し得る。単一のプロセッサまたは他の装置が、請求項中に挙げたいくつかの手段を満たすことができる。

本発明により動作する電子装置の概略ブロック図である。 本発明による方法において使用するデータフォーマットを示す図である。 本発明による方法において使用する第２データフォーマットを示す図である。 本発明による２つの装置の動作を示す図である。 本発明による２つの装置の動作を示す図である。 本発明による２つの装置の他の動作を示す図である。 本発明による２つの装置の他の動作を示す図である。 本発明による２つの装置のさらに他の動作を示す図である。 本発明による２つの装置のさらに他の動作を示す図である。 本発明による２つの装置のさらに他の動作を示す図である。 本発明による２つの装置のさらに他の動作を示す図である。 本発明による方法において使用する第３データフォーマットを示す図である。 本発明による方法において使用する第４データフォーマットを示す図である。

Claims (6)

1. ソースから少なくとも１つのシンクに、データを所望のデータレートで送信する方法であって、
   前記ソース及び前記少なくとも１つのシンクを識別することによって、チャンネルを規定するステップと；
   前記データについてのフロー制御要求を示すトランスポート・プロファイルを規定するステップとを具えた方法において、
   前記データを前記ソースから、同期ＴＤＭＡバス上で、少なくとも１つのデータタイムスロット中に送信するステップと；
   前記トランスポート・プロファイルによって指示される場合に、フロー制御情報を前記ソースから、前記バス上で、前記データタイムスロットに関連する少なくとも１つのフロー制御タイムスロット中に送信するステップとを具え、
   前記トランスポート・プロファイルを規定するステップが、複数の所定のトランスポート・プロファイルから前記トランスポート・プロファイルを選択することを含み、
   前記所定のトランスポート・プロファイルの１つが、前記ソースが前記少なくとも１つのシンクにデータをプッシュし、前記所望のデータレートがチャンネルレート未満である際に適用されるプロファイルであり、
   前記所望のデータレートと前記チャンネルレートとを非同期にすることができることを特徴とするデータの送信方法。
2. 前記所定のトランスポート・プロファイルの１つが規定されると、当該タイムスロット中にデータが送信される前記データタイムスロットに関連する各前記フロー制御タイムスロット中に、前記ソースが第１フラグをセットすることを特徴とする請求項１に記載の方法。
3. 前記シンクの各々が、前記フロー制御タイムスロット中に前記第１フラグを受信すると、当該フロー制御タイムスロットに関連する前記データタイムスロット中に送信された前記データを読み取ることを特徴とする請求項２に記載の方法。
4. 前記シンクの各々が、前記フロー制御タイムスロット中に前記第１フラグを受信すると、前記フロー制御タイムスロット中に第２フラグをセットすることを特徴とする請求項２または３に記載の方法。
5. 前記ソースが、前記シンクの各々によってセットされた前記第２フラグの各々に論理和を適用して、組合せ同期信号を得ることを特徴とする請求項４に記載の方法。
6. 請求項１〜５のいずれかに記載の方法によってデータを送信及び／または受信するように構成された電子装置。

Images