JP4933996B2 - Radio receiver and radio communication system - Google Patents
Radio receiver and radio communication system Download PDFInfo
- Publication number
- JP4933996B2 JP4933996B2 JP2007238725A JP2007238725A JP4933996B2 JP 4933996 B2 JP4933996 B2 JP 4933996B2 JP 2007238725 A JP2007238725 A JP 2007238725A JP 2007238725 A JP2007238725 A JP 2007238725A JP 4933996 B2 JP4933996 B2 JP 4933996B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switch
- power supply
- delay
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 99
- 238000005070 sampling Methods 0.000 claims description 52
- 238000004364 calculation method Methods 0.000 claims description 43
- 230000003111 delayed effect Effects 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 16
- 239000000284 extract Substances 0.000 claims description 7
- 238000009825 accumulation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 239000013078 crystal Substances 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Near-Field Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は、例えば物品管理等に使われるアクティブタグ(無線端末)の無線送信機からキャリア信号を用いずに無線送信された高周波パルス信号(RFパルス信号)を受信する無線受信機に関する。また、本発明は、アクティブタグ(無線端末)の無線送信機および無線受信機を含む無線通信システムに関する。 The present invention relates to a wireless receiver that receives a high-frequency pulse signal (RF pulse signal) wirelessly transmitted without using a carrier signal from a wireless transmitter of an active tag (wireless terminal) used for article management, for example. The present invention also relates to a wireless communication system including a wireless transmitter and a wireless receiver of an active tag (wireless terminal).
図7は、アクティブタグに用いられる従来の無線送信機の構成例を示す(非特許文献1)。図において、従来の無線送信機は、電源210、電源回路220および送信アンテナ234を含む送信回路230を有し、電源回路220のオンオフ制御により電源210が送信回路230に接続され、所要の電源電圧が供給される構成である。
FIG. 7 shows a configuration example of a conventional wireless transmitter used for an active tag (Non-Patent Document 1). In the figure, a conventional wireless transmitter has a
電源回路220は、水晶発振器221の出力をカウンタ222でカウントし、一定のカウント数に達するごとに、電源210に接続されるスイッチ223を閉じ、送信回路230と電源210を接続する構成である。電源回路220の構成は様々であるが、例えば物品管理等に用いるアクティブタグの場合、一定の時間間隔でデータを送信するシーケンスで動作するので、時間を計測するために基準となる発振器およびカウンタを備えるのが一般的である。
The
送信回路230は、電源回路220を介して電源電圧が供給されると立ち上がり、発振器231から出力されたキャリア信号が、データ信号でオンオフするスイッチ232を介してオンオフキーイング変調され、その変調信号がパワーアンプ233で増幅して送信アンテナ234に入力され、無線信号として送信される構成である。送信回路230の構成は様々であるが、キャリア信号をデータ信号で変調するために、キャリア信号を出力する発振器231およびキャリア信号を変調するための変調回路(ここではスイッチ232)を備えるのが一般的である。
The
アクティブタグは、一定の時間間隔でデータを送信するシーケンスで動作するものが多く、送信回路は送信時にのみ間欠的に動作するのが一般的である。これは、データを送信しない待機時における送信回路への電源供給を停止し、タグ全体の消費電力を抑えて電源の長寿命化を図るためである。 Many active tags operate in a sequence of transmitting data at a constant time interval, and the transmission circuit generally operates intermittently only during transmission. This is because the power supply to the transmission circuit is stopped during standby when data is not transmitted, and the power consumption of the entire tag is reduced to extend the life of the power supply.
ところで、図7に示す電源回路220の場合、時間を計測する水晶発振器221およびカウンタ222は、待機時であってもタグのシーケンス維持のために動作を停止することはできない。したがって、待機時には、送信回路230を停止することで消費電力の低減は可能であるものの、水晶発振器221およびカウンタ222を動作せる必要があるため消費電力の低減には限界があった。
By the way, in the case of the
また、送信回路は、電源回路から電源が供給されると、送信回路を構成する各回路が立ち上がって所定の処理が実行される。一方、送信回路を構成する回路群は基本的にアナログ回路であるので、電源供給からデータが送信可能になるまでにある程度の時間を要する。特に、キャリア信号を出力する発振器は、出力が安定するまでに要する時間が他のアナログ回路よりも長い。こうしたアナログ回路の立ち上がりに要する時間は、データ信号を送信するまでの待ち時間となるため、送信時の送信回路の電力効率を低下させる要因になる。
以上の理由から、アクティブタグの電源寿命を長期化するには限界があった。
In addition, when power is supplied from the power supply circuit to the transmission circuit, each circuit constituting the transmission circuit starts up and performs predetermined processing. On the other hand, since the circuit group constituting the transmission circuit is basically an analog circuit, a certain amount of time is required until data can be transmitted from the power supply. In particular, an oscillator that outputs a carrier signal takes a longer time to stabilize the output than other analog circuits. Since the time required for such an analog circuit to rise is a waiting time until the data signal is transmitted, the power efficiency of the transmission circuit during transmission is reduced.
For these reasons, there is a limit to extending the power life of the active tag.
そこで、この問題を解決する一手法として、コンパレータ、容量、基準電圧発生回路、スイッチから構成される電源回路と、キャリア信号を用いずにRFパルス信号を間欠的に送信する送信回路を用い、電源回路における待機時消費電力を低減し、送信回路の電力効率を高めることにより長寿命な無線送信機が提案されている(特願2007-142977)。 Therefore, as a technique for solving this problem, a power supply circuit including a comparator, a capacitor, a reference voltage generation circuit, and a switch and a transmission circuit that intermittently transmits an RF pulse signal without using a carrier signal are used. A long-life radio transmitter has been proposed by reducing standby power consumption in a circuit and increasing the power efficiency of a transmission circuit (Japanese Patent Application No. 2007-142977).
図8は、先願の無線送信機の構成例を示す。図において、先願の無線送信機は、電源10、電源回路20および送信アンテナ34を含む送信回路30を有し、電源回路20の制御により送信回路30に所要の電圧が供給され、送信回路30が電圧入力のタイミングで送信データを生成し、RFパルス信号として送信する動作を開始する構成である。
FIG. 8 shows a configuration example of the wireless transmitter of the prior application. In the figure, the wireless transmitter of the prior application has a
電源回路20は、電源10から供給される電荷を蓄積するキャパシタCを備え、分圧抵抗R1,R2を介してキャパシタCの端子間電圧を取り出し、その端子間電圧と基準電圧Vref とを比較するコンパレータ21の出力により、キャパシタCと電源10または送信回路30をそれぞれ接続するスイッチ22,23のオンオフを相補的に制御する構成である。
The
すなわち、図9に示すように、まず、スイッチ22がオン、スイッチ23がオフとなり、電源10(一般的には電池)から電源回路20のキャパシタCに電荷が蓄積される。コンパレータ21の入力電圧(キャパシタCの端子間電圧)が基準電圧Vref を超え、コンパレータ21がこれを検知すると、スイッチ22をオフ、スイッチ23をオンにする制御を行うことにより、キャパシタCに蓄積された電荷がスイッチ23を介して出力され、送信回路30に電源電圧が供給される。
That is, as shown in FIG. 9, first, the
送信回路30は電源電圧が供給されると所定の動作を開始し、電源回路20のキャパシタCに蓄えられた電荷が消費され、キャパシタCの端子間電圧が低下する。キャパシタCの端子間電圧が低下してコンパレータ21の入力電圧が基準電圧Vref を下回り、コンパレータ21がこれを検知すると、スイッチ22をオン、スイッチ23をオフにする制御信号を出力する。これにより、電源回路20から送信回路30への電源供給は停止し、キャパシタCは再び電源10から供給される電荷を蓄積する動作を繰り返す。
When the power supply voltage is supplied, the
このように、電源回路20は、キャパシタCの端子間電圧に応じて、キャパシタCと電源10または送信回路30との接続を相補的に切り替える構成とすることにより、水晶発振器とカウンタを用いた間欠動作制御が不要となる。また、コンパレータ21や基準電圧発生回路は、水晶発振器やカウンタよりも低消費電力で動作させることが可能であり、その分だけ待機時の消費電力を低減することができる。
As described above, the
図10は、送信回路30の構成例を示す。図において、送信回路30は、電源回路20から供給される電圧により動作するデータクロック生成部31、送信データ生成部32および送信信号生成部33により構成されるが、電源回路20の出力端子に接続される電源線は省略している。
FIG. 10 shows a configuration example of the
電源回路20からの電源供給により、送信回路30の電源電圧が立ち上がる。電源電圧が立ち上がると、図11に示すように、データクロック生成部31からデータクロックが出力される。送信データ生成部32は、このデータクロックに同期して送信データを発生し、送信信号生成部33に出力する。送信信号生成部33は、データクロックの立ち上がりで送信データをラッチし、そのタイミングでパルス信号を生成して送信アンテナ34に供給することにより、送信アンテナ34からパルス信号の基本波成分または高次高調波成分に対応するRFパルス信号が送信される。
With the power supply from the
ここで、電源回路20の出力電圧は、送信回路30が動作している間に緩やかに低下するが、特にRFパルス信号が出力されるときに多くの電荷が消費されるので、図11に示すようにほぼ階段状に変化する。
Here, although the output voltage of the
このような送信回路30は、アナログのキャリア信号を用いずにRFパルス信号を送信できるので、ディジタル回路のみで構成することができる。これにより、高速に送信回路30が立ち上がり、送信データを無線送信することが可能になることから、一般的な送信回路を用いる構成に比べて電源回路20からの電源供給期間を短くすることができる。
Since such a
次に、図10に示す送信回路30の送信データ生成部32で生成される送信データフォーマットおよび無線受信機の構成について説明する。
Next, the transmission data format generated by the transmission
送信データは、図12に示すように、無線受信機が送信データに同期するためのプリアンブル部と送信データが格納されるデータ部から構成される。無線受信機は、送信データを復調する際に、プリアンブル部で相関演算処理を行い、送信データに同期するようにサンプリングタイミングを抽出してデータ部の読み込みを行う構成である。 As shown in FIG. 12, the transmission data includes a preamble part for the wireless receiver to synchronize with the transmission data and a data part in which the transmission data is stored. When demodulating transmission data, the radio receiver is configured to perform correlation calculation processing in a preamble portion, extract sampling timing so as to be synchronized with transmission data, and read the data portion.
図13は、無線受信機の構成例を示す。図13(1) は無線受信機の全体構成を示し、図13(2),(3),(4) は無線受信機の各部を構成例を示す。受信アンテナ51の受信信号はアナログフロントエンド部52で検波され、図14に示すベースバンド信号がアナログ/ディジタル変換器(ADC)53を介してベースバンド処理部54に入力される。アナログフロントエンド部52は、図13(2),(3) に示すように、通常のAM復調器と同様に増幅器521、ダイオードまたは乗算器を用いた包絡線検波器522、IF増幅器523により構成される。ベースバンド処理部54は、相関演算処理部541、ピーク検出部542、データ読み取り部543により構成される。
FIG. 13 shows a configuration example of a wireless receiver. FIG. 13 (1) shows the overall configuration of the wireless receiver, and FIGS. 13 (2), (3), and (4) show examples of the configuration of each part of the wireless receiver. The reception signal of the
相関演算処理部541は、受信信号のプリアンブル部の各パルスをサンプリングし、既知のデータレート間隔(T[s] )で相関演算(積和演算)を行う。なお、積分区間はプリアンブル区間の全てである。図15に示すように、タイミング1の間隔でプリアンブルパターンを積和した結果は、タイミング2の間隔で積和した結果よりも大きな値を示すので、ピーク検出部542で相関演算結果のピーク値を検出することにより、プリアンブル全体における平均的なサンプリングタイミングを検出することができる。データ読み取り部543は、このサンプリングタイミングでプリアンブル部に続くデータ部の読み取りを行う。
ところで、電源回路20の出力電圧(送信回路30の電源電圧)は、図9および図11に示すように少しずつ低下するが、データクロック生成部31で生成されるデータクロック周波数も電源電圧の低下に伴って少しずつ低下する。そのため、送信信号生成部33からRFパルス信号として送信される各シンボルのピーク値に少しずつズレ(遅れ)が生じ、データレートが一定にならずパルス間隔が徐々に広がってしまう。
Incidentally, the output voltage of the power supply circuit 20 (the power supply voltage of the transmission circuit 30) gradually decreases as shown in FIGS. 9 and 11, but the data clock frequency generated by the
一方、図13に示す無線受信機では、予め定められたデータレートで相関値演算を行い、サンプリングタイミングを抽出しているが、プリアンブル期間で抽出したサンプリングタイミングは平均的なものである。しかし、送信回路30の電源電圧低下により送信信号のデータレートが実質的に低下するときに、プリアンブル期間で抽出された平均的なサンプリングタイミングでデータ部をサンプリングすると、データ部の後半部分になるほど平均的なサンプリングタイミングとデータクロック周波数の差が大きくなり、図16に示すようにデータ部のサンプリングポイントが最適値からずれてしまう。すなわち、受信信号のSN比によっては後半のデータ部を復調できなくなる問題があった。
On the other hand, in the radio receiver shown in FIG. 13, correlation value calculation is performed at a predetermined data rate and sampling timing is extracted, but sampling timing extracted in the preamble period is average. However, when the data rate of the transmission signal is substantially reduced due to a drop in the power supply voltage of the
本発明は、アクティブタグに適用され、待機時における消費電力を低減し、かつ送信時における送信回路の電力効率を改善し、電源寿命の長い無線送信機に対応する無線受信機として、送信側の電源電圧低下に伴うデータクロック周波数の低下による影響を補償し、データ読み取り時のエラーレートを低減することができる無線受信機および無線通信システムを提供することを目的とする。 The present invention is applied to an active tag, reduces power consumption during standby, improves power efficiency of a transmission circuit during transmission, and as a radio receiver corresponding to a radio transmitter with a long power supply life, An object of the present invention is to provide a radio receiver and a radio communication system capable of compensating for the influence of a decrease in data clock frequency accompanying a decrease in power supply voltage and reducing an error rate at the time of data reading.
第1の発明は、所定のデータレートの送信信号に同期してオンオフするRFパルス信号を受信し、包絡線検波によりベースバンドの受信信号に変換する受信処理手段と、受信信号のプリアンブル部の各パルスをサンプリングして相関演算を行う相関演算処理部と、相関演算処理部の出力のピーク値検出によってサンプリングタイミングを抽出するピーク検出部と、サンプリングタイミングで受信信号のプリアンブル部に続くデータ部の読み取りを行うデータ読み取り部とを備えた無線受信機において、受信処理手段から出力された受信信号にそれぞれ異なる遅延を与えた複数の遅延受信信号を生成し、その複数の遅延受信信号を加算してパルス幅を広げた遅延加算受信信号を生成し、相関演算処理部に与える遅延加算処理部を備える。 According to a first aspect of the present invention, each of a reception processing means for receiving an RF pulse signal that is turned on and off in synchronization with a transmission signal of a predetermined data rate and converting the received RF pulse signal into a baseband reception signal by envelope detection, and a preamble portion of the reception signal A correlation calculation processing unit that samples a pulse to perform a correlation calculation, a peak detection unit that extracts a sampling timing by detecting a peak value of an output of the correlation calculation processing unit, and a reading of a data portion that follows the preamble portion of the received signal at the sampling timing A plurality of delayed reception signals, each of which has a different delay added to the reception signal output from the reception processing means, and adds the plurality of delayed reception signals to generate a pulse. A delay addition processing unit that generates a delayed addition reception signal with an expanded width and supplies the generated signal to the correlation calculation processing unit is provided.
第1の発明の無線受信機において、相関演算処理部は、遅延加算受信信号からプリアンブル部のビット数分のデータ系列を所定のデータレートおよびその前後の複数のサンプリングタイミングで抜き出し、それぞれ抜き出された各データ系列とプリアンブルパタンの相関演算を並列に行い、1サンプルポイントごとに各データ系列から最大値を選択して出力する構成であり、ピーク検出部は、相関演算処理部の出力からピーク値検出を行い、複数のサンプリングタイミングからピーク値に対応するサンプリングタイミングを抽出する構成である。 In the radio receiver according to the first aspect, the correlation calculation processing unit extracts a data sequence corresponding to the number of bits of the preamble portion from the delayed addition received signal at a predetermined data rate and a plurality of sampling timings before and after the data sequence. The correlation calculation of each data series and preamble pattern is performed in parallel, and the maximum value is selected and output from each data series for each sample point, and the peak detection unit receives the peak value from the output of the correlation calculation processing unit. In this configuration, detection is performed and sampling timing corresponding to the peak value is extracted from a plurality of sampling timings.
第1の発明の無線受信機において、遅延加算処理部は、受信信号にそのパルス幅の半分以下の遅延を順次与えた複数の遅延受信信号を生成する構成である。 In the wireless receiver according to the first aspect of the invention, the delay addition processing unit is configured to generate a plurality of delayed received signals obtained by sequentially applying a delay equal to or less than half of the pulse width to the received signal.
第1の発明の無線受信機において、遅延加算処理部は、複数の遅延受信信号の加算系列数を制御して遅延加算受信信号のパルス幅を調整する構成である。 In the radio receiver of the first invention, the delay addition processing unit is configured to adjust the pulse width of the delay addition reception signal by controlling the number of addition sequences of the plurality of delay reception signals.
第2の発明の無線通信システムは、所定のデータレートの送信信号に同期してオンオフするRFパルス信号を送信する無線送信機と、第1の発明の無線受信機とを備える。 A radio communication system of a second invention includes a radio transmitter that transmits an RF pulse signal that is turned on and off in synchronization with a transmission signal of a predetermined data rate, and a radio receiver of the first invention.
第2の発明の無線通信システムにおいて、無線送信機は、電源と、外部からの電圧入力に応じて動作し、送信信号をRFパルス信号に変換して送信アンテナから送信する送信回路と、入力端子が電源に接続され、出力端子が送信回路に接続され、所定の間欠比率で電源から供給される電圧を送信回路に出力する電源回路とを備え、電源回路は、入力端子に接続される第1のスイッチと、出力端子に接続される第2のスイッチと、第1のスイッチと第2のスイッチとの間に接続され、第1のスイッチがオン、第2のスイッチがオフのときに電源から供給される電荷を蓄積し、第1のスイッチがオフ、第2のスイッチがオンのときに蓄積した電荷を出力端子に出力するキャパシタと、キャパシタの電荷蓄積・出力により変動する出力電圧に応じて、第1のスイッチおよび第2のスイッチを相補的にオンオフするスイッチ制御部とを備える。 In the wireless communication system of the second invention, the wireless transmitter operates in accordance with a power supply, an external voltage input, converts a transmission signal into an RF pulse signal, and transmits it from a transmission antenna, and an input terminal Is connected to the power supply, the output terminal is connected to the transmission circuit, and the power supply circuit outputs a voltage supplied from the power supply at a predetermined intermittent ratio to the transmission circuit. The power supply circuit is connected to the input terminal. And a second switch connected to the output terminal, and connected between the first switch and the second switch. When the first switch is on and the second switch is off, the power supply According to the capacitor that accumulates the supplied charge, outputs the accumulated charge to the output terminal when the first switch is off and the second switch is on, and the output voltage that varies depending on the charge accumulation / output of the capacitor And a switch controller complementarily turn on and off the first switch and the second switch.
本発明の無線受信機では、遅延加算処理部で受信信号のパルス幅を広げる処理を行うことにより、パルス幅が広がった分だけ送信クロック遅延の影響が緩和し、データレートが一定でない受信信号であってもデータ読み取り時のエラーレートを低減することができる。 In the wireless receiver of the present invention, the delay addition processing unit performs a process of widening the pulse width of the received signal, so that the influence of the transmission clock delay is reduced by the increased pulse width, and the received signal with a non-constant data rate is used. Even if it exists, the error rate at the time of data reading can be reduced.
また、相関演算処理部において、複数のサンプリングタイミングで抜き出したデータ系列に対して相関演算を並列に行うことにより、送信機から繰り返し送信されたデータに対して、プリアンブルごとに最適なサンプリングタイミングを選択してデータ読み取りが可能となり、データの読み取り誤り率を向上させることができる。また、製造偏差等に起因したクロックのジッタに対しても、その影響を緩和することができる。 In addition, the correlation calculation processing unit selects the optimum sampling timing for each preamble for data repeatedly transmitted from the transmitter by performing correlation calculation on the data series extracted at multiple sampling timings in parallel. Thus, data can be read, and the data reading error rate can be improved. Further, the influence of clock jitter caused by manufacturing deviations can be reduced.
また、待機時の消費電力および送信時の消費電力を低減することが可能な無線送信機と、本発明の無線受信機を組み合わせることにより、低消費電力かつ低エラーレートで所要のデータ伝送が可能で電源寿命の長い無線通信システムを構成することができる。 In addition, by combining a wireless transmitter capable of reducing standby power consumption and transmission power consumption with the wireless receiver of the present invention, required data transmission can be achieved with low power consumption and low error rate. Thus, a wireless communication system with a long power supply life can be configured.
図1は、本発明の無線受信機の実施形態を示す。
図1(1) は無線受信機の全体構成を示す。図において、受信アンテナ51の受信信号はアナログフロントエンド部52で検波され、ベースバンド信号がアナログ/ディジタル変換器(ADC)53を介して本発明の特徴とするベースバンド処理部100に入力される。アナログフロントエンド部52は、図13(2),(3) に示すように、通常のAM復調器と同様に増幅器521、ダイオードまたは乗算器が用いた包絡線検波器522、IF増幅器523により構成される。ベースバンド処理部100は、図1(2) に示すように、遅延加算処理部110、相関演算処理部120、ピーク検出部130、データ読み取り部140により構成される。
FIG. 1 shows an embodiment of a wireless receiver of the present invention.
Fig. 1 (1) shows the overall configuration of the wireless receiver. In the figure, a received signal of the receiving
図2は、遅延加算処理部110の構成例を示す。図において、遅延加算処理部110は、シフトレジスタからなる複数の遅延線111,112,113,114が縦属接続され、受信信号を順次遅延させる各遅延線の出力を加算器115で選択的に加算可能な構成になっている。ここでは、受信信号および遅延線111,112で遅延させた出力を直接加算器115に接続し、遅延線113,114で遅延させた出力を選択器116,117を介して加算器115に接続する。選択器116,117は、遅延線113,114の出力か「0」かを選択して出力する。これにより、加算器115では、受信信号および遅延線111,112の出力を加算した信号、さらに遅延線113の出力を加算した信号、さらに遅延線114の出力を加算した信号をそれぞれ生成することができる。
FIG. 2 shows a configuration example of the delay
図3は、遅延加算処理部110の動作例を示す。ここでは、送信信号のデータレートを1Mbps(送信間隔1μs)とし、アナログフロントエンド部52で検波されたベースバンド信号のパルス幅を 100ns とし、このベースバンド信号をADC53でアナログ/ディジタル変換するサンプリング周期を 125MHz(サンプリング間隔8ns)とする。1つの遅延線で例えば5サンプルポイント遅延させると、遅延線111の出力は受信信号から5サンプルポイント(40ns)遅延し、遅延線112の出力は受信信号から10サンプルポイント(80ns)遅延し、遅延線113の出力は受信信号から15サンプルポイント(120ns)遅延し、遅延線114の出力は受信信号から20サンプルポイント(160ns)遅延する。選択器116,117で「0」を選択すると、加算器115は受信信号と、5サンプルポイント(40ns)遅延受信信号と、10サンプルポイント(80ns)遅延受信信号を加算し、遅延加算受信信号のパルス幅は 100ns から 180ns に広がる。なお、最大で4系列の遅延受信信号を加算することにより、パルス幅を 260ns まで広げることができる。
FIG. 3 shows an operation example of the delay
ところで、上述したように、送信回路の電源電圧低下による送信クロック遅延により、プリアンブル期間で抽出された平均的なサンプリングタイミングでは、データ部の後半部分になるほどサンプリングタイミングとデータクロック周波数の差が大きくなり、図16に示すようにサンプリングポイントが最適値からずれてしまう問題があった。本発明では、ベースバンド処理部100の入力段に設けた遅延加算処理部110で受信信号のパルス幅を広げる処理を行うことにより、パルス幅が広がった分だけ送信クロック遅延の影響を緩和することができる。
By the way, as described above, due to the transmission clock delay caused by the drop in the power supply voltage of the transmission circuit, in the average sampling timing extracted in the preamble period, the difference between the sampling timing and the data clock frequency increases toward the latter half of the data portion. As shown in FIG. 16, there is a problem that the sampling point deviates from the optimum value. In the present invention, the delay /
なお、パルス幅を広げるために遅延加算する遅延時間の目安としては、パルス幅のおよそ半分程度が適当である。これ以上遅延時間を大きくすると、加算処理後の波形の山谷の谷の部分の落ち込みが大きくなって適当ではない。また、遅延時間が短すぎると加算処理後の受信信号のパルス幅を広げる効果が小さくなる。本実施形態では、パルス幅は100nsであり、ADC53のサンプリング周期は 125MHz(サンプリング間隔8ns)であるので、各遅延線の遅延時間を5サンプルポイント、すなわちパルス幅の半分程度の40ns に設定している。
It should be noted that about half of the pulse width is appropriate as a standard of the delay time for delay addition to widen the pulse width. If the delay time is made longer than this, the drop of the peaks and valleys of the waveform after the addition processing becomes large, which is not appropriate. If the delay time is too short, the effect of expanding the pulse width of the received signal after the addition processing is reduced. In this embodiment, since the pulse width is 100 ns and the sampling period of the
また、遅延加算する系列数を多くしてパルス幅を広げると、送信クロック遅延の影響を緩和する効果が増す。しかし、系列数を多くするほど他の送信機からの分離すべき信号と混合してしまう可能性もあり、加算系列数を必要以上に多くすることは望ましくない。 In addition, if the number of sequences to be delayed and added is increased to widen the pulse width, the effect of reducing the influence of the transmission clock delay increases. However, as the number of sequences increases, there is a possibility of mixing with signals to be separated from other transmitters, and it is not desirable to increase the number of added sequences more than necessary.
また、図2に示すように、選択器116,117で加算系列数を可変にする構成をとり、送信機数に応じて加算系列数を制御すると効率的である。例えば、送信機数が予め多くないと分かっている場合には加算系列数を最大にしておき、受信状況から判断して加算系列数を削減する制御を行えばよい。受信状況からの判断とは、通信区間内に存在すると想定される端末からの送信信号を検出できないといった場合である。この場合は、送信機そのものの問題の可能性もあるが、遅延加算処理により他信号と分離できず復調できない可能性もあるので、加算系列数を少なくする制御を行う。
Also, as shown in FIG. 2, it is efficient to adopt a configuration in which the number of added series is made variable by the
また、図2に示す構成では、選択器116,117を3系列目と4系列目に配置しているが、この配置に限定されるわけではなく、全系列に選択器を挿入してもよい。さらに、ハードウェア規模が増大するが、5サンプルポイントの遅延幅を短くし、加算系列数を多くすることにより、遅延加算後の波形の山谷が小さくなるようにきめ細かく遅延加算処理を行うことができる。これにより、後段でのデータ読み取り検出率を高めることができる。また、各系列の遅延幅が均等でなくてもよく、例えば2サンプル遅延と3サンプル遅延を交互に配置することにより、0サンプル遅延、2サンプル遅延、5サンプル遅延、7サンプル遅延、10サンプル遅延、…の各受信信号を加算してパルス幅を広げるようにしてもよい。
In the configuration shown in FIG. 2, the
次にパルス幅を広げた受信信号のプリアンブルからサンプリングタイミングを抽出する相関演算処理部120およびピーク検出部130の機能について説明する。なお、相関演算処理部120およびピーク検出部130は、従来のように、受信信号のプリアンブル部の各パルスをサンプリングし、規定のデータレート間隔(T[s] )で相関演算を行い、相関演算結果のピーク値を検出することにより、プリアンブル全体における平均的なサンプリングタイミングを検出してもよい。その場合でも、上記のように受信信号のパルス幅を広げることにより、送信クロック遅延の影響を緩和し、データ読み取り検出率を高めることができる効果は期待できる。例えば、図15におけるタイミング2に応じたサンプリングタイミングを抽出することにより、図16におけるデータクロック周波数が低下した場合にも対応可能になる。
Next, functions of the correlation
ここでは、パルス幅を広げた受信信号に対して、複数種類のデータレート間隔で相関演算を行うことにより、プリアンブルごとに送信クロック遅延に応じた最適なサンプリングタイミングを抽出する構成について説明する。 Here, a description will be given of a configuration in which an optimum sampling timing is extracted for each preamble according to a transmission clock delay by performing a correlation operation at a plurality of types of data rate intervals on a reception signal with an expanded pulse width.
図4は、相関演算処理部120の構成例を示す。図において、相関演算処理部120は、シフトレジスタ121、積和演算部122,123,124,125,126および最大値選択部127により構成される。遅延加算処理部110から出力される受信信号はシフトレジスタ121に入力され、このシフトレジスタ121からプリアンブルのビット数分(ここではXビット)のデータが互いに異なるサンプリング間隔で抜き出され、それぞれ積和演算部122,123,124,125,126に入力される。各積和演算部では、それぞれ異なるサンプリング間隔で抜き出されたデータ系列とプリアンブルパタンの積和演算がパラレルに行われ、その結果が最大値選択部127に入力されて1サンプルポイントごとに各データ系列から最大値が選択される。
FIG. 4 shows a configuration example of the correlation
ここでは、規定のデータレートを1Mbps(送信間隔1μs)、サンプリング周期を 125MHz(サンプリング間隔8ns)としたときに、データレート前後の 992ns 〜1024ns の5つのサンプリング間隔でプリアンブルのデータ系列が抜き出されるものとする。遅延加算受信信号と複数のサンプリングタイミングの関係を図5に示す。
Here, when the specified data rate is 1 Mbps (
図6は、相関演算処理部120の出力例を示す。ピーク検出部130は、相関演算処理部120の出力からピーク検出を行い、閾値レベルを超えるピーク値が検出されたときに、相関演算処理部120の5系列のサンプリングタイミングのうちどれに対応するかを検出する。ここで検出されたサンプリングタイミングが次段のデータ読み取り部140に与えられ、プリアンブルに続くデータ部のサンプリングが行われる。データ読み取り部140では、データ部のビット数分のデータを抜き出し、相関演算処理部120およびピーク検出部130で抽出されたサンプリングタイミングで閾値判定を行い、「1」または「0」のデータとして復調される。
FIG. 6 shows an output example of the correlation
このように本実施形態の無線受信機は、プリアンブルの相関演算処理時に、複数のサンプリングタイミングで遅延加算処理された受信信号からデータを抜き出して相関演算を行い、最大相関値が得られたサンプリングタイミングを選択してデータ読み取りを行う構成である。これにより、送信機から繰り返し送信されたデータに対して、プリアンブルごとに最適なサンプリングタイミングを選択してデータ読み取りが可能となり、データの読み取り誤り率を向上させることができる。また、製造偏差等に起因したクロックのジッタに対しても、その影響を緩和することができる。 As described above, the radio receiver according to the present embodiment performs the correlation calculation by extracting the data from the reception signal subjected to the delay addition process at the plurality of sampling timings during the preamble correlation calculation process, and obtains the maximum correlation value. In this configuration, data is read by selecting. As a result, it is possible to read data by selecting an optimum sampling timing for each preamble with respect to data repeatedly transmitted from the transmitter, and it is possible to improve a data reading error rate. Further, the influence of clock jitter caused by manufacturing deviations can be reduced.
さらに、図4に示すように、複数系統のサンプリングタイミングでパラレルに演算処理を行うことにより、高速に最適なサンプリングタイミングを抽出することができる。 Furthermore, as shown in FIG. 4, the optimum sampling timing can be extracted at high speed by performing arithmetic processing in parallel at a plurality of sampling timings.
また、本実施形態では、サンプリング間隔の系列の設定について、送信機の特性(ジッタと送信クロック遅延)によって 992ns 〜1024ns の5つのサンプリング間隔を用いている。すなわち、規定のデータレートを1Mbps(送信間隔1μs)の前後のサンプリング間隔である 992ns 〜1008ns は主にジッタ吸収目的であり、これ以降の1016ns 〜1024ns のサンプリング間隔は送信機の送信クロック遅延に対応する目的で設定される。このように、サンプリング間隔の設定については、規定のデータレートに対して遅れる方向にサンプリング間隔を多く設けることが効果的である。
In this embodiment, five sampling intervals from 992 ns to 1024 ns are used for setting the sampling interval series depending on the characteristics of the transmitter (jitter and transmission clock delay). That is, 992 ns to 1008 ns, which is the sampling interval before and after the specified data rate of 1 Mbps (
また、本実施形態では、1サンプルポイント(8ns)ごとに 992ns 〜1024ns の5つのサンプリング間隔を設定しているが、それに限られるものではない。遅延加算の単位(ここでは5サンプルポイント)に応じて、例えば2サンプルポイント(16ns)ごとに一律設定したり、ジッタ吸収目的では1サンプルポイント(8ns)ごと、送信クロック遅延対応目的では2サンプルポイント(16ns)ごとなど不均一に設定するようにしてもよい。 In this embodiment, five sampling intervals of 992 ns to 1024 ns are set for each sample point (8 ns), but the present invention is not limited to this. Depending on the unit of delay addition (here, 5 sample points), for example, every 2 sample points (16 ns) can be set uniformly, every 1 sample point (8 ns) for jitter absorption purposes, and 2 sample points for transmission clock delay support purposes It may be set non-uniformly, such as every (16 ns).
以上説明したように、本発明の無線受信機では、受信データを遅延加算してパルス幅を広げる処理を行うとともに、予め想定したデータレートおよびそのデータレートの前後のサンプリング間隔で相関値演算を行い、最適なサンプリングタイミングを決定し、データ読み取りを行う。これにより、送信クロック遅延によりデータレートに変化があっても、受信側でデータ読み取り時のエラーレートを低減することができる。 As described above, the wireless receiver of the present invention performs processing to delay and add received data to widen the pulse width, and performs correlation value calculation at a data rate assumed in advance and sampling intervals before and after the data rate. The optimum sampling timing is determined and the data is read. Thereby, even if the data rate changes due to the transmission clock delay, the error rate at the time of data reading can be reduced on the receiving side.
なお、先願の無線送信機では、待機時の消費電力および送信時の消費電力を低減することが可能である。さらに、送信回路が高速に立ち上がって動作することから、電源回路からの電源の供給期間を短くすることができる。この結果、間欠比率をより高くすることが可能となり、長寿命な無線送信機を実現することができる。 In the wireless transmitter of the prior application, it is possible to reduce power consumption during standby and power consumption during transmission. Furthermore, since the transmission circuit starts up and operates at high speed, the supply period of power from the power supply circuit can be shortened. As a result, the intermittent ratio can be further increased, and a long-life wireless transmitter can be realized.
このような無線送信機と、本発明の無線受信機を組み合わせることにより、低消費電力かつ低エラーレートで所要のデータ伝送が可能で電源寿命の長い無線通信システムを構成することができる。 By combining such a wireless transmitter and the wireless receiver of the present invention, it is possible to configure a wireless communication system that can perform required data transmission with low power consumption and low error rate and has a long power supply life.
10 電源
20 電源回路
21 コンパレータ
22,23 スイッチ
30 送信回路
31 データクロック生成部
32 送信データ生成部
33 送信信号生成部
38 送信アンテナ
51 受信アンテナ
52 アナログフロントエンド部
521 増幅器
522 包絡線検波器
523 IF増幅器
53 アナログ/ディジタル変換器(ADC)
54,100 ベースバンド処理部
110 遅延加算処理部
111,112,113,114 遅延線
115 加算器
116,117 選択器
120,541 相関演算処理部
121 シフトレジスタ
122,123,124,125,126 積和演算部
127 最大値選択部
130,542 ピーク検出部
140,543 データ読み取り部
DESCRIPTION OF
54, 100
Claims (6)
前記受信信号のプリアンブル部の各パルスをサンプリングして相関演算を行う相関演算処理部と、
前記相関演算処理部の出力のピーク値検出によってサンプリングタイミングを抽出するピーク検出部と、
前記サンプリングタイミングで前記受信信号のプリアンブル部に続くデータ部の読み取りを行うデータ読み取り部と
を備えた無線受信機において、
前記受信処理手段から出力された受信信号にそれぞれ異なる遅延を与えた複数の遅延受信信号を生成し、その複数の遅延受信信号を加算してパルス幅を広げた遅延加算受信信号を生成し、前記相関演算処理部に与える遅延加算処理部を備えた
ことを特徴とする無線受信機。 A reception processing means for receiving an RF pulse signal that is turned on and off in synchronization with a transmission signal of a predetermined data rate, and converting the received RF pulse signal into a baseband reception signal by envelope detection;
A correlation calculation processing unit that samples each pulse of the preamble portion of the received signal and performs a correlation calculation;
A peak detector for extracting sampling timing by detecting a peak value of the output of the correlation calculation processing unit;
In a wireless receiver comprising: a data reading unit that reads a data part following a preamble part of the received signal at the sampling timing;
Generating a plurality of delayed reception signals each having a different delay to the reception signal output from the reception processing means, generating a delayed addition reception signal having a wider pulse width by adding the plurality of delayed reception signals, A radio receiver comprising a delay addition processing unit for giving to a correlation calculation processing unit.
前記相関演算処理部は、前記遅延加算受信信号から前記プリアンブル部のビット数分のデータ系列を前記所定のデータレートおよびその前後の複数のサンプリングタイミングで抜き出し、それぞれ抜き出された各データ系列とプリアンブルパタンの相関演算を並列に行い、1サンプルポイントごとに各データ系列から最大値を選択して出力する構成であり、
前記ピーク検出部は、前記相関演算処理部の出力からピーク値検出を行い、前記複数のサンプリングタイミングからピーク値に対応するサンプリングタイミングを抽出する構成である
ことを特徴とする無線受信機。 The radio receiver according to claim 1, wherein
The correlation calculation processing unit extracts a data sequence corresponding to the number of bits of the preamble portion from the delayed addition received signal at the predetermined data rate and a plurality of sampling timings before and after the predetermined data rate, and each extracted data sequence and preamble The pattern correlation calculation is performed in parallel, and the maximum value is selected from each data series for each sample point and output.
The wireless receiver according to claim 1, wherein the peak detection unit is configured to detect a peak value from an output of the correlation calculation processing unit and extract a sampling timing corresponding to a peak value from the plurality of sampling timings.
前記遅延加算処理部は、前記受信信号にそのパルス幅の半分以下の遅延を順次与えた複数の遅延受信信号を生成する構成である
ことを特徴とする無線受信機。 The radio receiver according to claim 1, wherein
The radio receiver according to claim 1, wherein the delay addition processing unit is configured to generate a plurality of delayed reception signals obtained by sequentially applying a delay of half or less of the pulse width to the reception signal.
前記遅延加算処理部は、前記複数の遅延受信信号の加算系列数を制御して前記遅延加算受信信号のパルス幅を調整する構成である
ことを特徴とする無線受信機。 The radio receiver according to claim 1, wherein
The radio receiver according to claim 1, wherein the delay addition processing unit is configured to adjust the pulse width of the delay addition reception signal by controlling the number of addition sequences of the plurality of delay reception signals.
請求項1〜4のいずれかに記載の無線受信機と
を備えたことを特徴とする無線通信システム。 A wireless transmitter that transmits an RF pulse signal that is turned on and off in synchronization with a transmission signal of a predetermined data rate;
A wireless communication system comprising the wireless receiver according to claim 1.
前記無線送信機は、
電源と、
外部からの電圧入力に応じて動作し、送信信号をRFパルス信号に変換して送信アンテナから送信する送信回路と、
入力端子が前記電源に接続され、出力端子が前記送信回路に接続され、所定の間欠比率で前記電源から供給される電圧を前記送信回路に出力する電源回路とを備え、
前記電源回路は、
前記入力端子に接続される第1のスイッチと、
前記出力端子に接続される第2のスイッチと、
前記第1のスイッチと前記第2のスイッチとの間に接続され、前記第1のスイッチがオン、前記第2のスイッチがオフのときに前記電源から供給される電荷を蓄積し、前記第1のスイッチがオフ、前記第2のスイッチがオンのときに蓄積した電荷を前記出力端子に出力するキャパシタと、
前記キャパシタの電荷蓄積・出力により変動する出力電圧に応じて、前記第1のスイッチおよび前記第2のスイッチを相補的にオンオフするスイッチ制御部とを備えた
ことを特徴とする無線通信システム。 The wireless communication system according to claim 5, wherein
The wireless transmitter is
Power supply,
A transmission circuit that operates in response to an external voltage input, converts a transmission signal into an RF pulse signal, and transmits the signal from a transmission antenna;
An input terminal connected to the power supply, an output terminal connected to the transmission circuit, and a power supply circuit that outputs a voltage supplied from the power supply at a predetermined intermittent ratio to the transmission circuit,
The power supply circuit is
A first switch connected to the input terminal;
A second switch connected to the output terminal;
The first switch is connected between the first switch and the second switch, and accumulates charges supplied from the power source when the first switch is on and the second switch is off. A capacitor that outputs the accumulated charge to the output terminal when the switch is off and the second switch is on;
A wireless communication system, comprising: a switch control unit that complementarily turns on and off the first switch and the second switch in accordance with an output voltage that varies depending on charge accumulation / output of the capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007238725A JP4933996B2 (en) | 2007-09-14 | 2007-09-14 | Radio receiver and radio communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007238725A JP4933996B2 (en) | 2007-09-14 | 2007-09-14 | Radio receiver and radio communication system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009071643A JP2009071643A (en) | 2009-04-02 |
JP4933996B2 true JP4933996B2 (en) | 2012-05-16 |
Family
ID=40607435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007238725A Expired - Fee Related JP4933996B2 (en) | 2007-09-14 | 2007-09-14 | Radio receiver and radio communication system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4933996B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5195801B2 (en) * | 2010-03-25 | 2013-05-15 | 株式会社デンソーウェーブ | Wireless tag reader |
JP5552072B2 (en) | 2011-02-09 | 2014-07-16 | 株式会社メガチップス | SNR improvement circuit, synchronization information detection circuit, communication apparatus, SNR improvement method, and synchronization information detection method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4633762B2 (en) * | 2006-06-05 | 2011-02-16 | 日本電信電話株式会社 | Wireless transmitter |
-
2007
- 2007-09-14 JP JP2007238725A patent/JP4933996B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009071643A (en) | 2009-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10820270B2 (en) | Preamble detector | |
CN111527704B (en) | Controller for detecting Bluetooth low-power-consumption packets | |
JP5551847B1 (en) | Receiving machine | |
CN111543105B (en) | Energy-saving system for detecting Bluetooth long-distance packet | |
US8265122B2 (en) | Receiver | |
US20090156158A1 (en) | Super regenerative receiver and method of saving power of the same | |
US20060199558A1 (en) | Apparatus and method for detecting preambles according to IEEE 802.11A/B/G wireless LAN standards and its application to a 802.11 multimode receiver | |
US7221215B2 (en) | Demodulator for demodulating pulse position modulated signal | |
US20170040955A1 (en) | Dynamic bias modulator with multiple output voltage converter and power amplification apparatus using the same | |
JP4918135B2 (en) | Receiver for receiving data symbols having a symbol period | |
JP4933996B2 (en) | Radio receiver and radio communication system | |
US20200274569A1 (en) | Communication system, transmission device, reception device, and communication method | |
US20070087723A1 (en) | System and method for energy efficient signal detection in a wireless network device | |
CN114097280B (en) | Wireless device | |
CN101048941B (en) | Mobile wireless devices and method for prolonging battery usage life | |
JP4633762B2 (en) | Wireless transmitter | |
JP4584060B2 (en) | Wireless communication device | |
US8396172B2 (en) | Method and device for correlating a signal, in particular an ultra wideband signal | |
JP6234700B2 (en) | COMMUNICATION SYSTEM, TRANSMISSION DEVICE, AND TRANSMITTING / RECEIVING METHOD | |
US20170026168A1 (en) | Method for the radio communication of digital data in a noisy environment | |
CN100438355C (en) | System and method for energy efficient signal detection in a wireless network device | |
CN116112042B (en) | Demodulation circuit, electronic tag and electronic tag system | |
US10848948B1 (en) | Low power, low latency, high duty cycle scan for Bluetooth Low Energy | |
WO2022079852A1 (en) | Wireless communication system, wireless communication method, and terminal device | |
JP2005223387A (en) | Transmission/reception system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |