JP4928921B2 - Trimming circuit - Google Patents
Trimming circuit Download PDFInfo
- Publication number
- JP4928921B2 JP4928921B2 JP2006325319A JP2006325319A JP4928921B2 JP 4928921 B2 JP4928921 B2 JP 4928921B2 JP 2006325319 A JP2006325319 A JP 2006325319A JP 2006325319 A JP2006325319 A JP 2006325319A JP 4928921 B2 JP4928921 B2 JP 4928921B2
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- circuit
- signal
- block
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、例えば、大規模集積回路(以下「LSI」という。)等において、トリミング(調整)対象となる被トリミング回路にトリミングを行わせるためのトリミング信号を生成して出力するトリミング回路に関するものである。 The present invention relates to a trimming circuit that generates and outputs a trimming signal for causing a trimming target circuit to be trimmed (adjusted) in a large scale integrated circuit (hereinafter referred to as “LSI”) or the like. It is.
一般に、半導体集積回路(例えば、LSI)において、複数のヒューズを有するヒューズ回路を用いたトリミング回路では、被トリミング回路に与えるトリミング信号を外部から入力する手段を設けず、ヒューズ回路中の特定のヒューズを切断することで、所定のトリミングコードのパターンを有するトリミング信号を内部で生成し、このトリミング信号を被トリミング回路に入力し、例えば、所望の出力電位を調整するようになっている。 Generally, in a semiconductor integrated circuit (for example, LSI), a trimming circuit using a fuse circuit having a plurality of fuses does not have a means for inputting a trimming signal to be applied to the circuit to be trimmed from the outside, and a specific fuse in the fuse circuit. Is trimmed so that a trimming signal having a pattern of a predetermined trimming code is internally generated, and this trimming signal is input to a circuit to be trimmed to adjust a desired output potential, for example.
しかし、このようなトリミング回路では、ヒューズ回路を用いて切断する箇所のトリミングコードのパターンを決定するためには、前もってヒューズ回路中のどのヒューズを切断するか検証し、この検証結果を参照する必要がある。そのため、トリミング対象となる被トリミング回路(デバイス)自体のばらつき等による影響を、反映することができない。又、そのヒューズを切断して決定されるトリミングコードの特定も、参照デバイスの事前測定結果によるもので、最終的にLSIチップの試験に用いるのに手間が掛かるという問題がある。 However, in such a trimming circuit, in order to determine the pattern of the trimming code at the location to be cut using the fuse circuit, it is necessary to verify in advance which fuse in the fuse circuit is to be cut and refer to the verification result. There is. For this reason, it is not possible to reflect the influence of variations in the circuit to be trimmed (device) itself to be trimmed. In addition, the specification of the trimming code determined by cutting the fuse is also based on the pre-measurement result of the reference device, and there is a problem that it takes time and effort to finally use the LSI chip for testing.
このような問題を解決するために、例えば、次のような文献等に記載されたトリミング回路の技術を利用することが考えられる。 In order to solve such a problem, for example, it is conceivable to use a technique of a trimming circuit described in the following document or the like.
これらの特許文献1、2等に記載された従来のトリミング回路では、外部から入力されるトリミング用データと、ヒューズ回路中のヒューズの切断によって生成されるトリミング用データとのいずれか一方が、選択的に被トリミング回路へ出力されるように制御するセレクタを持っている。そこで、このようなセレクタを設ければ、前記の問題を解決するが可能である。
In the conventional trimming circuits described in these
しかしながら、特許文献1、2等に記載されたセレクタをトリミング回路に設けた場合には、このセレクタを選択動作させるための選択信号等を生成する回路が必要になるが、この回路が複雑で、回路素子数が増えるので、結果として回路規模が増大し、トリミング回路の回路規模を小型化することが困難であった。
However, when the selectors described in
本発明のうちの第1の発明のトリミング回路は、複数のトリミング制御端子から入力される第1のトリミング信号が所定の組み合わせになると第1の選択信号を出力し、前記第1のトリミング信号が前記所定の組み合わせ以外の組み合わせになると第2の選択信号を出力する選択信号出力手段と、プログラム素子によりプログラムされた第2のトリミング信号を生成して出力するトリミング制御回路と、前記第1の選択信号が入力されると、前記第2のトリミング信号を選択して被トリミング回路に与え、前記第2の選択信号が入力されると、前記第1のトリミング信号を選択して前記被トリミング回路に与え、前記被トリミング回路にトリミングを行わせる選択手段とを有し、前記第1のトリミング信号は、リセット時に前記所定の組み合わせになり、リセット後の任意のクロック経過時に前記所定の組み合わせ以外の組み合わせになることを特徴とする。
第2の発明のトリミング回路は、前記第1の発明と同様の選択信号出力手段、トリミング制御回路、及び選択手段を有し、前記第1のトリミング信号は、基準信号と前記被トリミング回路の出力信号とを比較した結果として出力される信号であることを特徴とする。
The trimming circuit according to a first aspect of the present invention outputs a first selection signal when the first trimming signals input from a plurality of trimming control terminals are in a predetermined combination, and the first trimming signal is Selection signal output means for outputting a second selection signal when a combination other than the predetermined combination is generated, a trimming control circuit for generating and outputting a second trimming signal programmed by a program element, and the first selection When a signal is input, the second trimming signal is selected and applied to the circuit to be trimmed, and when the second selection signal is input, the first trimming signal is selected and input to the circuit to be trimmed. given, and a selection means for causing the trimming to the target trimming circuit, the first trimming signal, the predetermined set if a reset It becomes cause, characterized by comprising any combination other than said predetermined combination when the clock has elapsed after a reset.
A trimming circuit according to a second aspect has a selection signal output means, a trimming control circuit, and a selection means similar to those of the first aspect, wherein the first trimming signal is an output of a reference signal and the circuit to be trimmed. It is a signal output as a result of comparison with a signal.
第1及び第2の発明によれば、同一サンプルにて、プログラム素子でプログラムすべきトリミングコードのパターンを、トリミング制御端子を用いてのトリミングにより策定できることが可能になる。それ故、LSI等の製造プロセス上のばらつき要因による調整誤差を極めて小さい範囲に低減することができる。更に、テスト評価にて、トリミング制御端子入力へのトリミングコードのパターンを手早く調べることができ、プログラム素子でプログラムすべきトリミングコードのパターンが容易に策定できる。しかも、トリミング制御端子に入力するトリミング信号の組み合わせを変えることにより、選択手段を選択動作させているので、選択信号出力手段の回路構成を簡単にできる。これにより、回路素子数を低減でき、トリミング回路全体の回路規模を小型化できる。 According to the first and second aspects of the present invention, it is possible to formulate a trimming code pattern to be programmed with a program element by trimming using a trimming control terminal in the same sample. Therefore, it is possible to reduce an adjustment error due to a variation factor in a manufacturing process of LSI or the like to an extremely small range. Further, in the test evaluation, the pattern of the trimming code to the input of the trimming control terminal can be quickly examined, and the pattern of the trimming code to be programmed by the program element can be easily established. In addition, since the selection means is selectively operated by changing the combination of the trimming signals input to the trimming control terminal, the circuit configuration of the selection signal output means can be simplified. As a result, the number of circuit elements can be reduced, and the circuit scale of the entire trimming circuit can be reduced.
トリミング回路は、複数のトリミング制御端子と、選択信号出力手段と、トリミング制御回路と、選択手段とを有している。 The trimming circuit has a plurality of trimming control terminals, a selection signal output unit, a trimming control circuit, and a selection unit.
前記選択信号出力手段は、前記複数のトリミング制御端子から入力される第1のトリミング信号が所定の組み合わせになると第1の選択信号を出力し、前記第1のトリミング信号が前記所定の組み合わせ以外の組み合わせになると第2の選択信号を出力する。前記トリミング制御回路は、プログラム素子(例えば、ヒューズ)によりプログラムされた第2のトリミング信号を生成して出力する。更に、前記選択手段は、前記第1の選択信号が入力されると、前記第2のトリミング信号を選択してトリミング対象である被トリミング回路に与え、前記第2の選択信号が入力されると、前記第1のトリミング信号を選択して前記被トリミング回路に与え、前記被トリミング回路にトリミングを行わせる。 The selection signal output means outputs a first selection signal when the first trimming signals input from the plurality of trimming control terminals are in a predetermined combination, and the first trimming signal is other than the predetermined combination. When combined, a second selection signal is output. The trimming control circuit generates and outputs a second trimming signal programmed by a program element (for example, a fuse). Further, when the first selection signal is inputted, the selection means selects the second trimming signal and gives it to a circuit to be trimmed that is a trimming target, and when the second selection signal is inputted. The first trimming signal is selected and applied to the circuit to be trimmed to cause the circuit to be trimmed to perform trimming.
(実施例1の構成)
図1は、本発明の実施例1を示すトリミング回路の概略の回路図である。
このトリミング回路は、LSI等に設けられる回路であり、外部から複数の第1のトリミング信号TRIM_0〜TRIM_nを入力する複数のトリミング制御端子1−0〜1−nと、このトリミング制御端子1−0〜1−nに接続された選択信号出力手段(例えば、論理回路ブロック)10と、トリミング制御回路(例えば、ヒューズブロック)20とを有している。
(Configuration of Example 1)
FIG. 1 is a schematic circuit diagram of a trimming circuit showing Embodiment 1 of the present invention.
The trimming circuit is a circuit provided in an LSI or the like, and includes a plurality of trimming control terminals 1-0 to 1-n that receive a plurality of first trimming signals TRIM_0 to TRIM_n from the outside, and the trimming control terminals 1-0. 1 to n, selection signal output means (for example, logic circuit block) 10 and trimming control circuit (for example, fuse block) 20 are included.
論理回路ブロック10は、複数のトリミング制御端子1−0〜1−nから入力される複数の第1のトリミング信号TRIM_0〜TRIM_nが所定の組み合わせ(例えば、論理がオール“L”)になると、選択信号S10として第1の選択信号S10−1(例えば、論理“H”)を出力し、その組み合わせ以外の組み合わせになると、選択信号S10として第2の選択信号S10−2(例えば、論理“L”)を出力する回路であり、論理否定(以下「NOT」という。)、論理積(以下「AND」という。)、論理和(以下「OR」という。)といった基本論理回路等で構成されている。
The
ヒューズブロック20は、プログラム素子(例えば、レーザヒューズ)によりプログラムされた複数の第2のトリミング信号FUSE_0〜FUSE_nを生成して出力する回路であり、複数のヒューズ回路21−0〜21−nにより構成されている。これらのトリミング制御端子1−0〜1−n、論理回路ブロック10、及びヒューズブロック20の出力側には、選択手段(例えば、セレクタブロック)30が接続されている。
The
セレクタブロック30は、論理回路ブロック10から第1の選択信号S10−1(=“H”)が入力されると、第2のトリミング信号FUSE_0〜FUSE_nを選択し、論理回路ブロック10から第2の選択信号S10−2(=“L”)が入力されると、第1のトリミング信号TRIM_0〜TRIM_nを選択し、これらの選択結果に対応したトリミング信号TRIMO_0〜TRIMO_nを出力する回路であり、論理回路等で構成された複数のセレクタ31−0〜31−nを有している。このセレクタブロック30の出力側には、トリミング対象となる被トリミング回路(例えば、トリミングブロック)40が接続されている。
When the first selection signal S <b> 10-1 (= “H”) is input from the
トリミングブロック40は、例えば、可変の出力電圧VBGを出力する定電圧発生回路であり、電源電圧VDDノードとグランドとの間に直列に接続された基準電圧発生用の抵抗分圧回路である抵抗ラダー41を有し、この出力側に、複数のスイッチ素子群42−n〜42−0がツリー状に接続されている。各スイッチ素子群42−n〜42−0は、複数のスイッチ素子によりそれぞれ構成され、各トリミング信号TRIMO_n〜TRIMO_0により各1個のスイッチ素子がオン状態になって、抵抗ラダー41から出力された複数の電圧を順に選択して出力電圧VBGを出力する回路である。
The
図2(a)、(b)は、図1中の論理回路ブロック10、及びヒューズ回路(例えば、21−0)の構成例を示す概略の回路図である。
2A and 2B are schematic circuit diagrams illustrating configuration examples of the
図2(a)に示す論理回路ブロック10は、複数のトリミング信号TRIM_0〜TRIM_nのうちの所定数(例えば、3)毎の否定論理和(以下「NOR」という。)を求める複数の3入力NOR回路11−0〜11−mを有し、これらの出力側に、m入力AND回路12が接続されている。m入力AND回路12は、複数のNOR回路11−0〜11−mの出力信号の論理積を求めて選択信号S10(S10−1,S10−2)を出力する回路である。
The
図2(b)に示すヒューズ回路21−0は、定電流源21a、トリミング信号FUSE_0を出力する出力端子21b、及びレーザヒューズ21cを有し、これらが電源電圧VDDノードとグランドとの間に直列に接続されている。レーザヒューズ21cを切断しない時には、出力端子21bがグランドレベルの論理“L”になり、レーザヒューズ21cを切断した時には、出力端子21bが電源電圧VDDレベルの論理“H”になる。図1中の他のヒューズ回路21−1〜21−nも、ヒューズ回路21−0と同様の回路構成である。
The fuse circuit 21-0 shown in FIG. 2B includes a constant
(実施例1の動作)
先ず、トリミング制御端子1−0〜1−nに入力されるトリミング信号TRIM_0〜TRIM_nにより最適なトリミングコードを決めるため、論理“H”、“L”の所定の組み合わせ(例えば、オール“L”)以外の他の種々の組み合わせのトリミング信号TRIM_0〜TRIM_nを入力する。すると、論理回路ブロック10により、そのトリミング信号TRIM_0〜TRIM_nのNOR及びANDが取られ、この論理回路ブロック10から第2の選択信号S10−2(=“L”)が出力されるので、入力されたトリミング信号TRIM_0〜TRIM_nがセレクタブロック30により選択され、これに対応したトリミングコードを有するトリミング信号TRIMO_n〜TRIMO_0が出力されてトリミングブロック40に与えられる。
(Operation of Example 1)
First, in order to determine an optimal trimming code by trimming signals TRIM_0 to TRIM_n input to the trimming control terminals 1-0 to 1-n, a predetermined combination of logic “H” and “L” (for example, all “L”). Various other combinations of trimming signals TRIM_0 to TRIM_n are input. Then, the
これにより、トリミングブロック40中のスイッチ素子群42−0〜42−nがオン/オフ動作し、入力されたトリミングコードに対応した出力電圧VBGAが出力される。同様に、トリミングコードを可変させて、トリミングブロック40におけるトリミング動作を実施する。テスタ等でトリミングブロック40の出力電圧VBGをモニタ(測定)し、所望の出力電圧VBGが出力された時に、トリミング制御端子1−0〜1−nを使用したトリミング動作が完了する。この時決定された最適なトリミングコードのパターンに対応したトリミング信号FUSE_0〜FUSE_nをヒューズブロック20から出力させるために、このヒューズブロック20中の所望のレーザヒューズ21cを切断する。
As a result, the switch element groups 42-0 to 42-n in the
次に、所定の組み合わせ(例えば、オール“L”)のトリミング信号TRIM_0〜TRIM_nをトリミング制御端子1−0〜1−nに入力すると、これに応答して論理回路ブロック10から第1の選択信号S10−1(=“H”)が出力される。これにより、ヒューズブロック20から出力される最適なトリミングコードのトリミング信号FUSE_0〜FUSE_nがセレクタブロック30により選択され、これに対応したトリミング信号TRIMO_n〜TRIMO_0がセレクタブロック30から出力されてトリミングブロック40に与えられる。つまり、トリミング制御端子1−0〜1−nを使用したトリミングが完了した後に、ヒューズブロック20を使用したトリミングが行われることによって、トリミングブロック40へのトリミング信号TRIMO_0〜TRIMO_nが固定され、このトリミングブロック40にて最適なトリミング動作が行われる。
Next, when trimming signals TRIM_0 to TRIM_n of a predetermined combination (for example, all “L”) are input to the trimming control terminals 1-0 to 1-n, the first selection signal is output from the
(実施例1の効果)
本実施例1によれば、同一サンプルにて、レーザヒューズ21cで切断すべきトリミングコードのパターンを、トリミング制御端子1−0〜1−nを用いてのトリミングにより策定できることが可能になる。それ故、LSI等の製造プロセス上のばらつき要因による調整誤差を極めて小さい範囲に低減することができる。更に、テスト評価にて、トリミング制御端子入力へのトリミングコードのパターンを手早く調べることができ、ヒューズ切断パターンが容易に策定できる。又、仮に、ヒューズブロック20のヒューズ切断に失敗しても、トリミング制御端子1−0〜1−nを固定的に用いることで、ヒューズブロック20の代用が可能になる。
(Effect of Example 1)
According to the first embodiment, a trimming code pattern to be cut by the
しかも、本実施例1によれば、トリミング制御端子1−0〜1−nに入力するトリミング信号TRIM_0〜TRIM_nの組み合わせを変えることにより、セレクタブロック30を選択動作させているので、論理回路ブロック10の回路構成を簡単にできる。これにより、回路素子数を低減でき、トリミング回路全体の回路規模を小型化できる。
Moreover, according to the first embodiment, the
(実施例2の構成)
図3は、本発明の実施例2を示すトリミング回路の概略の回路図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
(Configuration of Example 2)
FIG. 3 is a schematic circuit diagram of a trimming circuit showing a second embodiment of the present invention. Elements common to those in FIG. 1 showing the first embodiment are denoted by common reference numerals.
本実施例2のトリミング回路では、実施例1の論理回路ブロック10及びセレクタブロック30に代えて、実施例1の論理回路ブロック10とは異なる構成の論理回路ブロック10Aが設けられている。論理回路ブロック10Aの入力側には、複数のトリミング制御端子1−0〜1−nとヒューズブロック20の出力側とが接続され、この論路回路ブロック10Aの出力側に、トリミングブロック40の入力側が接続されている。
In the trimming circuit according to the second embodiment, a
論理回路ブロック10Aは、実施例1の論理回路ブロック10が有する選択信号出力手段としての機能と、実施例1のセレクタブロック30が有する選択手段としての機能とを有し、例えば、その論理回路ブロック10の回路素子とセレクタブロック30の回路素子とを組み合わせて構成されている。その他の構成は、実施例1と同様である。
The
(実施例2の動作)
実施例1と同様に、トリミング制御端子1−0〜1−nに入力されるトリミング信号TRIM_0〜TRIM_nにより最適なトリミングコードを決めるため、所定の組み合わせ(例えば、オール“L”)以外の他の種々の組み合わせのトリミング信号TRIM_0〜TRIM_nを入力すると、このトリミング信号TRIM_0〜TRIM_nが論理回路ブロック10Aにより選択され、そのトリミング信号TRIM_0〜TRIM_nに対応したトリミングコードを有するトリミング信号TRIMO_n〜TRIMO_0が、論理回路ブロック10Aから出力されてトリミングブロック40に与えられる。これにより、トリミングコードを可変させて、トリミングブロック40におけるトリミング動作を実施する。
(Operation of Example 2)
As in the first embodiment, in order to determine an optimal trimming code by trimming signals TRIM_0 to TRIM_n input to the trimming control terminals 1-0 to 1-n, other than a predetermined combination (for example, all “L”) When various combinations of trimming signals TRIM_0 to TRIM_n are input, the trimming signals TRIM_0 to TRIM_n are selected by the
トリミング制御端子1−0〜1−nを使用したトリミング動作が完了すると、この時決定された最適なトリミングコードのパターンに対応したトリミング信号FUSE_0〜FUSE_nをヒューズブロック20から出力させるために、このヒューズブロック20中の所望のレーザヒューズ21cを切断する。
When the trimming operation using the trimming control terminals 1-0 to 1-n is completed, the
次に、所定の組み合わせ(例えば、オール“L”)のトリミング信号TRIM_0〜TRIM_nをトリミング制御端子1−0〜1−nに入力すると、論理回路ブロック10Aにより、ヒューズブロック20から出力された最適なトリミングコードのトリミング信号FUSE_0〜FUSE_nが選択され、これに対応したトリミング信号TRIMO_n〜TRIMO_0が論理回路ブロック10Aから出力されてトリミングブロック40に与えられる。この結果、ヒューズブロック20を使用したトリミングが行われることによって、トリミングブロック40へのトリミング信号TRIMO_0〜TRIMO_nが固定され、このトリミングブロック40にて最適なトリミング動作が行われる。
Next, when trimming signals TRIM_0 to TRIM_n of a predetermined combination (for example, all “L”) are input to the trimming control terminals 1-0 to 1-n, the optimum output from the
(実施例2の効果)
本実施例2によれば、トリミング制御端子1−0〜1−nに入力するトリミング信号TRIM_0〜TRIMO_nの組み合わせを変えることにより、論理回路ブロック10Aを選択動作させているので、同一サンプルにて、レーザヒューズ21cで切断すべきトリミングコードのパターンを容易に策定することが、より少ない回路規模で実現できると共に、より小さいレイアウトで実現できる。
(Effect of Example 2)
According to the second embodiment, the
(実施例3の構成)
図4は、本発明の実施例3を示すトリミング回路の概略の回路図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
(Configuration of Example 3)
FIG. 4 is a schematic circuit diagram of a trimming
本実施例3のトリミング回路では、新た設けられたnビット出力のカウンタ50の出力側が、複数のトリミング制御端子1−0〜1−nに接続されている。nビット出力のカウンタ50は、入力されるクロック信号CLKのパルス数をカウントし、このカウント結果であるnビットのトリミング信号TRIM_0〜TRIM_nを複数のトリミング制御端子1−0〜1−nへ供給し、且つ、リセット信号RTにより初期化されてそのトリミング信号TRIM_0〜TRIM_nをオール“L”にする回路である。その他の構成は、実施例1と同様である。
In the trimming circuit according to the third embodiment, the output side of the newly provided n-
(実施例3の動作)
本実施例3では、カウンタ50によりカウントする入力クロック信号CLKのパルス数により、トリミングコードを特定し、このカウンタ50から全トリミングコードのパターンがトリミング信号TRIM_0〜TRIM_nとして出力されて複数のトリミング制御端子1−0〜1−nに入力される。
(Operation of Example 3)
In the third embodiment, the trimming code is specified by the number of pulses of the input clock signal CLK counted by the
カウンタ50から出力されるトリミング信号TRIM_0〜TRIM_nは、所定の組み合わせ(例えば、オール“L”)以外の他の組み合わせの信号であり、この信号に応答して、実施例1と同様に、論理回路ブロック10から第2の選択信号S10−2(=“L”)が出力される。そのため、入力されたトリミング信号TRIM_0〜TRIM_nがセレクタブロック30により選択され、これに対応したトリミングコードを有するトリミング信号TRIMO_n〜TRIMO_0が出力されてトリミングブロック40に与えられる。これにより、トリミングコードを可変させて、トリミングブロック40におけるトリミング動作を実施する。
The trimming signals TRIM_0 to TRIM_n output from the
カウンタ50から出力されるトリミング信号TRIM_0〜TRIM_nを使用したトリミング動作が完了すると、この時決定された最適なトリミングコードのパターンに対応したトリミング信号FUSE_0〜FUSE_nをヒューズブロック20から出力させるために、このヒューズブロック20中の所望のレーザヒューズ21cを切断する。
When the trimming operation using the trimming signals TRIM_0 to TRIM_n output from the
次に、リセット信号RTによりカウンタ50をリセットすると、このカウンタ50から出力されるトリミング信号TRIM_0〜TRIM_nがオール“L”の所定の組み合わせになるので、論理回路ブロック10から第1の選択信号S10−1(=“H”)が出力される。これにより、実施例1と同様に、ヒューズブロック20から出力される最適なトリミングコードのトリミング信号FUSE_0〜FUSE_nがセレクタブロック30により選択され、これに対応したトリミング信号TRIMO_n〜TRIMO_0がセレクタブロック30から出力されてトリミングブロック40に与えられ、最適なトリミング動作が行われる。
Next, when the
(実施例3の効果)
本実施例3によれば、カウンタ50から出力されるトリミング信号TRIM_0〜TRIM_nを用いてトリミングを行うようにしたので、同一サンプルにて、外部入力を必要とせず、レーザヒューズ21cで切断すべきトリミングコードのパターンの策定が可能になり、テストの容易化が図れる。しかも、カウンタ50の出力信号により、セレクタブロック30を選択動作させているので、論理回路ブロック10の回路構成を簡単にでき、回路素子数の低減と、回路規模の小型化が可能になる。
(Effect of Example 3)
According to the third embodiment, since trimming is performed using the trimming signals TRIM_0 to TRIM_n output from the
図5は、本発明の実施例4を示すトリミング回路の概略の回路図であり、実施例3を示す図4中の要素と共通の要素には共通の符号が付されている。 FIG. 5 is a schematic circuit diagram of a trimming circuit showing a fourth embodiment of the present invention. Elements common to those in FIG. 4 showing the third embodiment are denoted by common reference numerals.
本実施例4のトリミング回路では、実施例3のカウンタ50に代えて、比較回路(例えば、逐次比較回路)60が設けられている。逐次比較回路60は、基準信号RFとトリミングブロック40の出力電圧VBGとを比較してこの比較結果のトリミング信号TRIM_0〜TRIM_nを複数のトリミング制御端子1−0〜1−nへ与える回路である。その他の構成は、実施例3と同様である。
In the trimming circuit according to the fourth embodiment, a comparison circuit (for example, a successive approximation circuit) 60 is provided instead of the
本実施例4では、逐次比較回路60に入力する基準信号RF等により、トリミングコードを特定し、この逐次比較回路60から全トリミングコードのパターンがトリミング信号TRIM_0〜TRIM_nとして出力されて複数のトリミング制御端子1−0〜1−nに入力され、実施例3とほぼ同様のトリミング動作が行われる。
In the fourth embodiment, a trimming code is specified by a reference signal RF or the like input to the
実施例3では、トリミングコード入力にカウンタ50の出力信号を用いてテストの容易化を図っているが、本実施例4では、そのカウンタ50の代わりに、トリミングブロック40の出力電圧VBGと基準信号RFとの比較を、逐次比較回路60を用いて行うことにより、テストの容易化を図っている。
In the third embodiment, the output of the
(変形例)
本発明は、実施例1〜4に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(a)、(b)のようなものがある。
(Modification)
The present invention is not limited to the first to fourth embodiments, and various usage forms and modifications are possible. For example, the following forms (a) and (b) are used as the usage form and the modified examples.
(a) 実施例では、トリミング制御端子1−0〜1−nから入力されるトリミング信号TRIM_0〜TRIM_nの所定の組み合わせとして、オール“L”の場合について説明したが、これは他の論理(例えば、オール“H”や、その他の任意の論理)であっても良い。他の論理を使用する場合には、これに対応して論理回路ブロック10,10Aの回路構成を変更すれば良い。 (A) In the embodiment, the case of all “L” as the predetermined combination of the trimming signals TRIM_0 to TRIM_n input from the trimming control terminals 1-0 to 1-n has been described. , “H” or any other logic). When other logic is used, the circuit configuration of the logic circuit blocks 10 and 10A may be changed correspondingly.
(b) 論理回路ブロック10,10A、ヒューズブロック20、セレクタブロック30、及びトリミングブロック40は、図示以外の他の回路構成に変更可能である。
(B) The logic circuit blocks 10, 10A, the
1−0〜1−n トリミング制御端子
10 論理回路ブロック
20 ヒューズブロック
30 セレクタブロック
40 トリミングブロック
50 カウンタ
60 逐次比較回路
1-0 to 1-n
Claims (3)
プログラム素子によりプログラムされた第2のトリミング信号を生成して出力するトリミング制御回路と、
前記第1の選択信号が入力されると、前記第2のトリミング信号を選択して被トリミング回路に与え、前記第2の選択信号が入力されると、前記第1のトリミング信号を選択して前記被トリミング回路に与え、前記被トリミング回路にトリミングを行わせる選択手段とを有し、
前記第1のトリミング信号は、リセット時に前記所定の組み合わせになり、リセット後の任意のクロック経過時に前記所定の組み合わせ以外の組み合わせになることを特徴とするトリミング回路。 When the first trimming signals input from the plurality of trimming control terminals are in a predetermined combination, the first selection signal is output, and when the first trimming signal is in a combination other than the predetermined combination, the second selection signal is output. Selection signal output means for outputting
A trimming control circuit for generating and outputting a second trimming signal programmed by the program element;
When the first selection signal is input, the second trimming signal is selected and applied to the circuit to be trimmed, and when the second selection signal is input, the first trimming signal is selected. Selection means for giving to the circuit to be trimmed and causing the circuit to be trimmed to perform trimming ;
The trimming circuit, wherein the first trimming signal becomes the predetermined combination at the time of resetting, and becomes a combination other than the predetermined combination when an arbitrary clock has elapsed after the resetting .
プログラム素子によりプログラムされた第2のトリミング信号を生成して出力するトリミング制御回路と、A trimming control circuit for generating and outputting a second trimming signal programmed by the program element;
前記第1の選択信号が入力されると、前記第2のトリミング信号を選択して被トリミング回路に与え、前記第2の選択信号が入力されると、前記第1のトリミング信号を選択して前記被トリミング回路に与え、前記被トリミング回路にトリミングを行わせる選択手段とを有し、When the first selection signal is input, the second trimming signal is selected and applied to the circuit to be trimmed, and when the second selection signal is input, the first trimming signal is selected. Selection means for giving to the circuit to be trimmed and causing the circuit to be trimmed to perform trimming;
前記第1のトリミング信号は、基準信号と前記被トリミング回路の出力信号とを比較した結果として出力される信号であることを特徴とするトリミング回路。The trimming circuit, wherein the first trimming signal is a signal output as a result of comparing a reference signal with an output signal of the circuit to be trimmed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006325319A JP4928921B2 (en) | 2006-12-01 | 2006-12-01 | Trimming circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006325319A JP4928921B2 (en) | 2006-12-01 | 2006-12-01 | Trimming circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008140961A JP2008140961A (en) | 2008-06-19 |
JP4928921B2 true JP4928921B2 (en) | 2012-05-09 |
Family
ID=39602130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006325319A Active JP4928921B2 (en) | 2006-12-01 | 2006-12-01 | Trimming circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4928921B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103576728A (en) * | 2012-07-27 | 2014-02-12 | 株式会社理光 | Trimming circuit, trimming method and power device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11339205A (en) * | 1998-05-28 | 1999-12-10 | Hitachi Ltd | Semiconductor integrated circuit and magnetic memory thereof |
-
2006
- 2006-12-01 JP JP2006325319A patent/JP4928921B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103576728A (en) * | 2012-07-27 | 2014-02-12 | 株式会社理光 | Trimming circuit, trimming method and power device |
US9148133B2 (en) | 2012-07-27 | 2015-09-29 | Ricoh Electronic Devices Co., Ltd. | Trimming circuit, power supply including trimming circuit, and trimming method |
Also Published As
Publication number | Publication date |
---|---|
JP2008140961A (en) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9536038B1 (en) | Method and algorithm for functional critical paths selection and critical path sensors and controller insertion | |
KR101357351B1 (en) | Method and apparatus for trimming die-to-die variation of an on-chip generated voltage reference | |
CN105445648B (en) | Test trimming circuit and integrated circuit | |
US6140856A (en) | Parametric tuning of an intergrated circuit after fabrication | |
KR101423862B1 (en) | Device specific configuration of operating voltage | |
US7359811B1 (en) | Programmable logic device with power supply noise monitoring | |
JP2006133228A (en) | Integrated circuit die including temperature detection circuit, and system and method for calibrating temperature detection circuit | |
US6338032B1 (en) | System and method for trimming IC parameters | |
JP2004146783A (en) | Semiconductor integrated circuit device and method of adjusting semiconductor integrated circuit device | |
US8531196B1 (en) | Delay test circuitry | |
JP4928921B2 (en) | Trimming circuit | |
US7367007B1 (en) | Method of routing a design to increase the quality of the design | |
JP4880999B2 (en) | Semiconductor integrated circuit and inspection method thereof | |
US6732349B1 (en) | Method and apparatus for improving PIP coverage in programmable logic devices | |
US8146036B1 (en) | Circuit for and method of determining a process corner for a CMOS device | |
US20170285106A1 (en) | Semiconductor device | |
CN110880933B (en) | On-chip correction circuit and method with half-step resolution | |
JP4632920B2 (en) | Off-chip driver control counter circuit and off-chip driver output current value changing method using the same | |
US10120017B2 (en) | Enabling testing of an integrated circuit at a single temperature | |
KR20180090495A (en) | The test method of semiconductor device and test system for performing the same | |
JP2008102094A (en) | Voltage monitoring method and its device | |
US7632011B1 (en) | Integrated circuit temperature sensor systems and methods | |
US6993467B2 (en) | Method and circuits for performing offline circuit trimming | |
KR101965360B1 (en) | circuit for trimming voltage | |
Kumar et al. | Efficient memory built in self test address generator implementation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4928921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |