JP4920036B2 - メモリチャネル上の応答のスケジューリング - Google Patents
メモリチャネル上の応答のスケジューリング Download PDFInfo
- Publication number
- JP4920036B2 JP4920036B2 JP2008517233A JP2008517233A JP4920036B2 JP 4920036 B2 JP4920036 B2 JP 4920036B2 JP 2008517233 A JP2008517233 A JP 2008517233A JP 2008517233 A JP2008517233 A JP 2008517233A JP 4920036 B2 JP4920036 B2 JP 4920036B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- responses
- requests
- pass
- agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 title claims description 128
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 description 19
- 238000012546 transfer Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000013481 data capture Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
Claims (17)
- メモリエージェントであって、
前記メモリエージェントおよび第2のメモリエージェントを含む複数のメモリエージェント同士が一方向のリンクを介して接続されており、前記複数のメモリエージェントと、前記複数のメモリエージェントに対するメモリコントローラとが一方向のリンクで接続されており、
前記メモリエージェントのメモリリソースへと宛てられた複数のローカルリクエストと、前記第2のメモリエージェントのメモリリソースへと宛てられた複数のパススルーリクエストと、前記複数のローカルリクエストと前記複数のパススルーリクエストのそれぞれの識別子を保存するリクエストファイルであって、前記複数のローカルリクエスト及び前記複数のパススルーリクエストを、それらの識別子の相対順序に従って保存するリクエストファイルと、
前記メモリエージェントで生成された複数のローカル応答と前記第2のメモリエージェントから前記メモリエージェントが受信した複数のパススルー応答とを保存する応答ファイルであって、前記メモリコントローラによって指定され得る最大の未処理リクエスト数分の応答を保存可能な容量を有する応答ファイルと、
保存された各応答に対して1つ存在する、優先順位情報を含む識別子の相対順位に従って前記応答ファイルに保存された各応答の伝送を、前記識別子に従ってスケジューリングし、保存された各応答の優先順位に基づいて伝送の順序を再編する論理と
を含み、
前記複数のメモリエージェントは、複数のリクエストおよび複数の応答の交換をスケジューリングするために、互いの間でフロー制御通信を交換することなく、前記複数のリクエストおよび前記複数の応答を交換する、
メモリエージェント。 - 前記複数のパススルー応答に対する前記識別子を、前記複数のパススルー応答と同一のリンク上において受信する、
請求項1に記載のメモリエージェント。 - 各リクエストに対する前記識別子をリクエストと同一のリンク上において受信する、
請求項1に記載のメモリエージェント。 - 前記複数のパススルー応答を、第1リンク上において受信し、
前記複数のローカル応答と前記複数のパススルー応答とを、第2リンク上において伝送する、
請求項1に記載のメモリエージェント。 - 前記複数のパススルー応答を第1リンク上において受信し、
前記複数のローカル応答と前記複数のパススルー応答とを第2リンク上において伝送し、
前記複数のリクエストを第3リンク上において受信する、
請求項3に記載のメモリエージェント。 - 前記複数のパススルー応答を、第1リンク上において受信し、
前記複数のローカル応答と前記複数のパススルー応答とを第2リンク上において伝送し、
前記複数のローカル応答と前記複数のパススルーリクエストを第3リンク上において受信し、
前記複数のパススルーリクエストを第4リンク上において伝送する、
請求項1に記載のメモリエージェント。 - 優先順位を有する複数のリクエストをチャネル上において伝送するための論理を含むメモリコントローラと、
前記チャネルに結合された、請求項1から6のいずれか1項に記載のメモリエージェントであって、前記メモリエージェントの論理が、前記複数の応答の前記メモリコントローラへの伝送をスケジューリングするメモリエージェントと
を含む、メモリシステム。 - 前記メモリコントローラの論理は、前記最大の未処理リクエスト数を指定する、
請求項7に記載のメモリシステム。 - 前記リクエストファイルは、前記最大の未処理リクエスト数分の複数のリクエストを保存するのに十分な大きさである、
請求項7に記載のメモリシステム。 - 前記メモリエージェントの論理は、前記複数の応答の伝送を、各リクエストと応答の前記優先順位に従ってスケジューリングするための論理を含む、
請求項7に記載のメモリシステム。 - 前記優先順位は、タイムスタンプを含む、
請求項7に記載のメモリシステム。 - 前記メモリエージェントは、1つのメモリインターフェースを更に含む、
請求項7に記載のメモリシステム。 - 前記応答ファイル、前記論理、及び前記メモリインターフェースは、1つの集積回路上に製造される、
請求項12に記載のメモリシステム。 - 前記メモリエージェントは、前記メモリインターフェースに接続された複数のメモリ装置を更に含む、
請求項13に記載のメモリシステム。 - 前記集積回路と前記複数のメモリ装置は、1つのプリント基板上に実装される、
請求項14に記載のメモリシステム。 - 第1のメモリエージェントおよび第2のメモリエージェントを含む複数のメモリエージェントであって、一方向リンクを介して互いに接続され、前記複数のメモリエージェントに対するメモリコントローラに接続され、複数のリクエストおよび複数の応答の交換をスケジューリングするために互いの間でフロー制御通信を交換しない複数のメモリエージェントの間で、前記複数のリクエストおよび前記複数の応答を交換することであって、
前記第1のメモリエージェントにおいて、前記第2のメモリエージェントから複数のパススルー応答を受信することと、
前記第1のメモリエージェントにおいて、前記第1のメモリエージェントのメモリリソースへと宛てられた複数のローカルリクエストと、前記第2のメモリエージェントのメモリリソースへと宛てられたパススルーリクエストと、複数のローカルリクエストと複数のパススルーリクエストのそれぞれの識別子とをリクエストファイルに保存することであって、前記複数のローカルリクエスト及び前記複数のパススルーリクエストを、それらの識別子の相対順序に従って保存することと、
前記第1のメモリエージェントにおいて、前記第1のメモリエージェントにおいて生成された複数のローカル応答と前記第2のメモリエージェントから受信した前記パススルーの応答とを、前記メモリコントローラによって指定され得る最大の未処理リクエスト数分の応答を保存可能な容量を有する応答ファイルに保存することと、
前記複数のメモリエージェントにおいて、保存された各応答に対して1つ存在する、優先順位情報を含む識別子の相対順位に従って前記応答ファイルに保存された各応答の伝送を、前記識別子に従ってスケジューリングし、保存された各応答の優先順位に基づいて伝送の順序を再編することと
を有する、前記複数のリクエストおよび前記複数の応答を交換すること
を含む、方法。 - 前記複数のパススルー応答に対する前記識別子を前記複数のパススルー応答と同一のリンク上において受信すること
を更に含む、請求項16に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/165,582 US20070016698A1 (en) | 2005-06-22 | 2005-06-22 | Memory channel response scheduling |
US11/165,582 | 2005-06-22 | ||
PCT/US2006/024720 WO2007002546A2 (en) | 2005-06-22 | 2006-06-22 | Memory channel response scheduling |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008547099A JP2008547099A (ja) | 2008-12-25 |
JP4920036B2 true JP4920036B2 (ja) | 2012-04-18 |
Family
ID=37595938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008517233A Expired - Fee Related JP4920036B2 (ja) | 2005-06-22 | 2006-06-22 | メモリチャネル上の応答のスケジューリング |
Country Status (7)
Country | Link |
---|---|
US (1) | US20070016698A1 (ja) |
JP (1) | JP4920036B2 (ja) |
KR (1) | KR100960542B1 (ja) |
DE (1) | DE112006001543T5 (ja) |
GB (1) | GB2442625A (ja) |
TW (1) | TWI341532B (ja) |
WO (1) | WO2007002546A2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7331010B2 (en) | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
US7685392B2 (en) | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
US7562285B2 (en) | 2006-01-11 | 2009-07-14 | Rambus Inc. | Unidirectional error code transfer for a bidirectional data link |
US20100189926A1 (en) * | 2006-04-14 | 2010-07-29 | Deluca Charles | Plasma deposition apparatus and method for making high purity silicon |
JP5669338B2 (ja) * | 2007-04-26 | 2015-02-12 | 株式会社日立製作所 | 半導体装置 |
US8601181B2 (en) | 2007-11-26 | 2013-12-03 | Spansion Llc | System and method for read data buffering wherein an arbitration policy determines whether internal or external buffers are given preference |
CN102609378B (zh) | 2012-01-18 | 2016-03-30 | 中国科学院计算技术研究所 | 一种消息式内存访问装置及其访问方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020084458A1 (en) * | 2000-12-28 | 2002-07-04 | Halbert John B. | Multi-tier point-to-point buffered memory interface |
US20050086441A1 (en) * | 2003-10-20 | 2005-04-21 | Meyer James W. | Arbitration system and method for memory responses in a hub-based memory system |
JP2005537543A (ja) * | 2002-08-29 | 2005-12-08 | マイクロン テクノロジー,インコーポレイティド | メモリハブアーキテクチャを有するメモリモジュールへのメモリアクセスを制御する方法およびシステム |
JP2006528394A (ja) * | 2003-05-13 | 2006-12-14 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | シリアルメモリインターコネクトを介して複数のメモリモジュールに接続されたホストを含むシステム |
JP2007526559A (ja) * | 2004-02-05 | 2007-09-13 | マイクロン テクノロジー,インコーポレイテッド | パケットメモリを有するアービトレーションシステムとハブに基づくメモリシステムにおけるメモリ応答の方法 |
JP2007534044A (ja) * | 2003-10-17 | 2007-11-22 | マイクロン テクノロジー, インク. | 複数のソースからコミュニケーションバスを介してデータを送信する方法および装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050050237A1 (en) * | 2003-08-28 | 2005-03-03 | Jeddeloh Joseph M. | Memory module and method having on-board data search capabilities and processor-based system using such memory modules |
KR100549869B1 (ko) * | 2004-10-18 | 2006-02-06 | 삼성전자주식회사 | 의사 차동 출력 버퍼, 이를 이용한 메모리 칩 및 메모리시스템 |
-
2005
- 2005-06-22 US US11/165,582 patent/US20070016698A1/en not_active Abandoned
-
2006
- 2006-06-22 TW TW095122499A patent/TWI341532B/zh not_active IP Right Cessation
- 2006-06-22 DE DE112006001543T patent/DE112006001543T5/de not_active Ceased
- 2006-06-22 WO PCT/US2006/024720 patent/WO2007002546A2/en active Application Filing
- 2006-06-22 KR KR1020077030497A patent/KR100960542B1/ko not_active IP Right Cessation
- 2006-06-22 GB GB0722954A patent/GB2442625A/en not_active Withdrawn
- 2006-06-22 JP JP2008517233A patent/JP4920036B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020084458A1 (en) * | 2000-12-28 | 2002-07-04 | Halbert John B. | Multi-tier point-to-point buffered memory interface |
JP2005537543A (ja) * | 2002-08-29 | 2005-12-08 | マイクロン テクノロジー,インコーポレイティド | メモリハブアーキテクチャを有するメモリモジュールへのメモリアクセスを制御する方法およびシステム |
JP2006528394A (ja) * | 2003-05-13 | 2006-12-14 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | シリアルメモリインターコネクトを介して複数のメモリモジュールに接続されたホストを含むシステム |
JP2007534044A (ja) * | 2003-10-17 | 2007-11-22 | マイクロン テクノロジー, インク. | 複数のソースからコミュニケーションバスを介してデータを送信する方法および装置 |
US20050086441A1 (en) * | 2003-10-20 | 2005-04-21 | Meyer James W. | Arbitration system and method for memory responses in a hub-based memory system |
JP2007526559A (ja) * | 2004-02-05 | 2007-09-13 | マイクロン テクノロジー,インコーポレイテッド | パケットメモリを有するアービトレーションシステムとハブに基づくメモリシステムにおけるメモリ応答の方法 |
Also Published As
Publication number | Publication date |
---|---|
GB2442625A (en) | 2008-04-09 |
KR20080014084A (ko) | 2008-02-13 |
TWI341532B (en) | 2011-05-01 |
DE112006001543T5 (de) | 2008-04-30 |
JP2008547099A (ja) | 2008-12-25 |
WO2007002546A3 (en) | 2007-06-21 |
GB0722954D0 (en) | 2008-01-02 |
KR100960542B1 (ko) | 2010-06-03 |
US20070016698A1 (en) | 2007-01-18 |
WO2007002546A2 (en) | 2007-01-04 |
TW200713274A (en) | 2007-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4083987B2 (ja) | 多重レベル接続識別を備えた通信システム | |
JP5036120B2 (ja) | 非ブロック化共有インターフェイスを持つ通信システム及び方法 | |
JP4920036B2 (ja) | メモリチャネル上の応答のスケジューリング | |
KR20210033996A (ko) | 전용 저 레이턴시 링크를 사용한 다수의 하드웨어 가속기에 대한 통합된 어드레스 공간 | |
US20050174877A1 (en) | Bus arrangement and method thereof | |
KR20060103098A (ko) | PCI-Express 통신 시스템 | |
CN103338217A (zh) | 基于低等待时间接口的连网 | |
KR102303424B1 (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
CN102523265B (zh) | 一种过程数据动态分配mvb控制器和处理数据方法 | |
CA2234635C (en) | Method and device for exchanging data | |
JP4104939B2 (ja) | マルチプロセッサシステム | |
CN118041959B (zh) | 基于Aurora协议互联的数据采集***及方法 | |
CN101594291B (zh) | 非阻塞式网络***及其分组仲裁方法 | |
US9081743B2 (en) | Communication system and communicaton method | |
KR101808776B1 (ko) | 칩 간 통신중개장치 | |
EP1459191B1 (en) | Communication bus system | |
CN117707426A (zh) | 一种芯粒、io资源共享方法、片上***及电子设备 | |
JP2022091361A (ja) | 通信装置、通信方法、およびプログラム | |
JP2003085040A (ja) | メモリアクセラレータ、アクセラレーション方法、および、これに関連したインターフェースカードおよびマザーボード | |
JPH1115779A (ja) | バス制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |