JP4919846B2 - Pulse noise elimination circuit - Google Patents

Description

本発明は、無線等の受信信号の検波出力に含まれるパルスノイズを除去するパルスノイズ除去回路に関する。   The present invention relates to a pulse noise removal circuit that removes pulse noise included in a detection output of a reception signal such as a radio signal.

ラジオ放送の受信、例えば車載のＦＭ受信機でＦＭ放送を受信する場合、車両のエンジン、電動ミラーやワイパーなどにて発生するイグニッションノイズのように時間幅の短く振幅の大きいパルス状のノイズ（以下、パルスノイズと呼ぶ）が受信信号に重畳されることがある。このパルスノイズは音質劣化の要因となるため、従来よりパルスノイズ除去回路が設けられている。   When receiving radio broadcasts, for example when receiving FM broadcasts with an in-vehicle FM receiver, pulse-like noise with a short time width and a large amplitude such as ignition noise generated in a vehicle engine, electric mirror, wiper, etc. , Referred to as pulse noise) may be superimposed on the received signal. Since this pulse noise causes deterioration in sound quality, a pulse noise removal circuit has been conventionally provided.

図５は、従来のＦＭ受信機の構成を示すブロック図である。アンテナ２にて受信されたＲＦ（Radio Frequency）信号は、第１混合回路４にて第１の局部発振信号と混合され、目的受信信号が所定の中間周波数ｆ_ＩＦ１の第１中間信号Ｓ_ＩＦ１へ周波数変換される。 FIG. 5 is a block diagram showing a configuration of a conventional FM receiver. An RF (Radio Frequency) signal received by the antenna 2 is mixed with the first local oscillation signal by the first mixing circuit 4, and the target reception signal is sent to the first intermediate signal _SIF1 having a predetermined intermediate frequency _fIF1 . Frequency converted.

Ｓ_ＩＦ１は第２混合回路６にて第２の局部発振信号と混合され、所定の中間周波数ｆ_ＩＦ２を有する第２中間信号Ｓ_ＩＦ２へ周波数変換される。Ｓ_ＩＦ２はｆ_ＩＦ２を中心周波数とするバンドパスフィルタ（Band Pass Filter：ＢＰＦ）であるＩＦＢＰＦ８を通過後、検波回路１０にてＦＭ検波され、コンポジット信号である検波信号Ｓ_ＤＥＴが抽出される。ちなみに、このコンポジット信号であるＳ_ＤＥＴは、左チャネル信号（Ｌ）と右チャネル信号（Ｒ）との和信号（Ｌ＋Ｒ）と差信号（Ｌ−Ｒ）、及び１９ｋＨｚのステレオパイロット信号が重畳されたものである。なお、差信号（Ｌ−Ｒ）は３８ｋＨｚサブ信号を振幅変調した形で他の信号に重畳されている。 S _IF1 is mixed with the second local oscillation signal by the second mixing circuit 6 and frequency-converted to a second intermediate signal S _IF2 having a predetermined intermediate frequency f _IF2 . S _IF2 bandpass filter having a center frequency _{f IF2:} after passing through the (Band Pass Filter BPF) in a IFBPF 8, the FM detection by the detection circuit 10, the detection signal _{S DET} is a composite signal is extracted. Incidentally, _{S DET} is the composite signal, a sum signal of the left channel signal (L) and right channel signal (R) (L + R) and difference signal (L-R), and the stereo pilot signal of 19kHz is superimposed Is. Note that the difference signal (L-R) is superimposed on another signal in the form of amplitude modulation of a 38 kHz sub-signal.

この検波信号Ｓ_ＤＥＴは、ローパスフィルタ（Low Pass Filter：ＬＰＦ）１２を介して差分回路１４の（＋）端子に入力される。一方、差分回路１４の（−）端子には、スイッチ１６を介してパイロットキャンセル信号Ｓ_ＰＬＣが入力される。パイロットキャンセル信号Ｓ_ＰＬＣは、コンポジット信号から抽出されたパイロット信号である。差分回路１４の（＋）端子と（−）端子との間はキャパシタ２０で接続される。 The detection signal _SDET is input to the (+) terminal of the difference circuit 14 via a low pass filter (LPF) 12. On the other hand, the pilot cancellation signal _SPLC is input to the (−) terminal of the difference circuit 14 via the switch 16. The pilot cancel signal _SPLC is a pilot signal extracted from the composite signal. The (+) terminal and the (−) terminal of the difference circuit 14 are connected by a capacitor 20.

また、Ｓ_ＤＥＴは、ハイパスフィルタ（High Pass Filter：ＨＰＦ）２２を介してノイズ検出回路２４に入力される。ＨＰＦ２２をコンポジット信号を通過しないように設定することで、ＨＰＦ２２の出力には高周波を有するノイズ成分が取り出される。ノイズ検出回路２４は、ＨＰＦ２２の出力を所定の時定数で積分し、その積分値と所定の基準電圧Ｖtとを比較する。ノイズ検出回路２４は、パルスノイズのような大きなパルスが入力されたときに、積分値がＶtを超えるように構成される。ノイズ検出回路２４が基準電圧Ｖtに基づいて、Ｓ_ＤＥＴからパルスノイズを検出すると、ゲート信号生成回路２６が、パルスノイズの時間幅に応じた期間、スイッチ１６をオフする。 Further, _SDET is input to the noise detection circuit 24 through a high pass filter (HPF) 22. By setting the HPF 22 so as not to pass the composite signal, a noise component having a high frequency is extracted from the output of the HPF 22. The noise detection circuit 24 integrates the output of the HPF 22 with a predetermined time constant, and compares the integrated value with a predetermined reference voltage Vt. The noise detection circuit 24 is configured such that the integral value exceeds Vt when a large pulse such as pulse noise is input. Based noise detection circuit 24 to the reference voltage Vt, when detecting the pulse noise from the S _DET, the gate signal generating circuit 26, a period corresponding to the time width of the pulse noise, turns off the switch 16.

スイッチ１６は通常はオン状態であり、差分回路１４は、Ｓ_ＤＥＴとパイロットキャンセル信号Ｓ_ＰＬＣとの差分をＦＭマルチプレクサ２８へ出力する。ＦＭマルチプレクサ２８は、差分回路１４から出力される和信号（Ｌ＋Ｒ）、差信号（Ｌ−Ｒ）に基づいてステレオ音声信号を生成し、スピーカ等からなる出力回路へ出力する。 The switch 16 normally is in an ON state, the differential circuit 14 _outputs a difference between the _{S DET} and the pilot canceling signal _{S PLC} to FM multiplexer 28. The FM multiplexer 28 generates a stereo audio signal based on the sum signal (L + R) and the difference signal (LR) output from the difference circuit 14, and outputs the stereo audio signal to an output circuit including a speaker or the like.

一方、パルスノイズが検出されてスイッチ１６がオフ状態となると、差分回路１４の（−）端子の電位はキャパシタ２０を介して（＋）端子と同じように変化し、差分回路１４からはＳ_ＤＥＴに応じた電圧変化は出力されない。すなわち、Ｓ_ＤＥＴに重畳されているパルスノイズも差分回路１４から出力されず、これにより音声出力からパルスノイズが除去される。
特開平８−１６３０６５号公報 On the other hand, when pulse noise is detected and the switch 16 is turned off, the potential of the (−) terminal of the difference circuit 14 changes in the same way as the (+) terminal via the capacitor 20, and the difference circuit 14 outputs _SDET. The voltage change according to is not output. That is, the pulse noise superimposed on _SDET is not output from the difference circuit 14, thereby removing the pulse noise from the audio output.
JP-A-8-163065

受信電界強度が弱電界の場合には、検波信号Ｓ_ＤＥＴに含まれるノイズの高周波成分が中電界以上に比べて増大する。この弱電界ノイズをパルスノイズとして誤検出しないように、ノイズ検出回路２４の基準電圧Ｖtを高く設定すると、中電界以上の場合においてパルスノイズの検出効率が低下する。すなわち、弱電界でのパルスノイズの誤検出抑制と中電界以上でのパルスノイズの検出漏れ抑制とを好適に両立させるように基準電圧Ｖtを設定することが難しいという問題があった。 When the received electric field strength is a weak electric field, the high-frequency component of noise included in the detection signal _SDET increases compared to the medium electric field or higher. If the reference voltage Vt of the noise detection circuit 24 is set high so that this weak electric field noise is not erroneously detected as pulse noise, the detection efficiency of the pulse noise is reduced when the electric field is higher than the medium electric field. In other words, there is a problem that it is difficult to set the reference voltage Vt so as to achieve both the suppression of erroneous detection of pulse noise in a weak electric field and the suppression of detection leakage of pulse noise in an intermediate electric field or more.

本発明は、上記問題点を解決するためになされたものであり、受信電界強度にかかわらずにパルスノイズを好適に検出し除去できるパルスノイズ除去回路を提供することを目的とする。   The present invention has been made to solve the above problems, and an object of the present invention is to provide a pulse noise removal circuit that can suitably detect and remove pulse noise regardless of the received electric field strength.

本発明は、受信信号を検波して得られる検波信号に重畳されたパルスノイズを検出して除去するパルスノイズ除去回路であって、前記受信信号に基づいて、受信電界強度に応じた電界強度信号を生成する強度信号生成回路と、前記受信信号が有する振幅の変動に応じた変動成分信号を生成する変動成分信号生成回路と、前記検波信号に基づく第１監視対象信号又は前記変動成分信号に基づく第２監視対象信号を入力され、それらに基づいて前記パルスノイズを検出するパルスノイズ検出回路と、前記受信電界強度が所定閾値以下となる弱電界状態の場合にオフ状態となって、前記パルスノイズ検出回路への前記第１監視対象信号の入力を遮断し、一方、前記受信電界強度が前記弱電界状態を超える状態の場合にオン状態となって、前記第１監視対象信号を前記パルスノイズ検出回路に入力させるスイッチ回路と、を有するものである。   The present invention is a pulse noise removing circuit that detects and removes pulse noise superimposed on a detection signal obtained by detecting a received signal, and an electric field strength signal corresponding to the received electric field strength based on the received signal. An intensity signal generation circuit that generates a variation component signal generation circuit that generates a variation component signal corresponding to a variation in amplitude of the received signal, and a first monitoring target signal based on the detection signal or based on the variation component signal A pulse noise detection circuit that receives the second monitoring target signal and detects the pulse noise based on the second monitoring target signal; and the pulse noise is turned off in a weak electric field state in which the received electric field intensity is a predetermined threshold value or less. The input of the first monitoring target signal to the detection circuit is cut off, and on the other hand, the first monitoring signal is turned on when the received electric field strength exceeds the weak electric field state. A switch circuit for inputting the target signal to the pulse noise detection circuit, and has a.

本発明によれば、弱電界状態では、弱電界ノイズが問題となる検波信号はパルスノイズの検出には用いず、パルスノイズによる変動と他の原因による低レベルの変動とを弁別することが比較的容易な変動成分信号に基づいてパルスノイズを検出する。これにより、弱電界状態でのパルスノイズを精度良く検出し除去することが可能となる。一方、中電界以上では、パルスノイズと低レベルノイズとの弁別が比較的容易な検波信号に基づいてパルスノイズを検出することで、パルスノイズを精度良く検出し除去することが可能である。すなわち、本発明によれば、広範な電界強度にてパルスノイズを好適に検出し除去することができる。   According to the present invention, in the weak electric field state, the detection signal in which the weak electric field noise is a problem is not used for detecting the pulse noise, but the difference between the fluctuation due to the pulse noise and the low level fluctuation due to another cause is compared. A pulse noise is detected based on a fluctuation component signal that is easy to target. As a result, it is possible to accurately detect and remove pulse noise in a weak electric field state. On the other hand, in the case of a medium electric field or more, it is possible to detect and remove the pulse noise with high accuracy by detecting the pulse noise based on the detection signal in which the discrimination between the pulse noise and the low level noise is relatively easy. That is, according to the present invention, pulse noise can be detected and removed suitably with a wide range of electric field strengths.

また、中電界以上では、検波信号と併せて変動成分信号もパルスノイズの検出に用いることで、弱電界状態と中電界以上の状態との境界にて、パルスノイズの検出動作の連続性が向上する。   For medium electric fields and above, the fluctuation component signal is also used for pulse noise detection along with the detection signal, improving the continuity of pulse noise detection at the boundary between the weak electric field state and the medium electric field state or higher. To do.

ここで例えば、パルスノイズに応じた変動が生じる変動成分信号は、シグナルメータ回路によって得ることができる。そのシグナルメータ回路により得られる変動成分信号は弱電界状態においてフロアノイズとして現れるノイズ変動が大きくなる性質を有するが、弱電界時ノイズ変動低減回路は、そのノイズ変動の振幅のうちの少なくとも一部を基底レベルにクリップする。これにより、ノイズ変動の振幅が抑制され、それをパルスノイズとして誤検出することを防止できる。なお、クリップによりパルスノイズの波高も低下するものの、ノイズ変動との絶対的な差は基本的に変わらないので、中電界以上と同様の基準で、パルスノイズをフロアノイズから弁別することが可能である。   Here, for example, a fluctuation component signal in which fluctuation according to pulse noise occurs can be obtained by a signal meter circuit. The fluctuation component signal obtained by the signal meter circuit has the property that noise fluctuation that appears as floor noise in a weak electric field state becomes large, but the noise fluctuation reduction circuit during weak electric field has at least a part of the amplitude of the noise fluctuation. Clip to the base level. Thereby, the amplitude of noise fluctuation is suppressed, and it can be prevented that it is erroneously detected as pulse noise. Note that although the pulse noise pulse height also decreases due to clipping, the absolute difference from the noise fluctuation does not change basically, so it is possible to discriminate pulse noise from floor noise based on the same criteria as those for medium electric fields and higher. is there.

以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。   Hereinafter, embodiments of the present invention (hereinafter referred to as embodiments) will be described with reference to the drawings.

図１は、本発明の実施形態であるＦＭ受信機の概略の構成を示すブロック図である。本ＦＭ受信機５０は、その主要部を集積回路（ＩＣ）として構成され、例えば、自動車の車載オーディオ機器に用いられる。ＦＭ受信機５０は、アンテナ５２、ＲＦアンプ５４、第１局部発振回路５６、第１混合回路５８、ＢＰＦ６０，６４、アンプ６２，７２、第２局部発振回路６６、第２混合回路６８、ＩＦＢＰＦ７０、検波回路７４、ＬＰＦ７６、差分回路７８、キャパシタ８０、ＦＭマルチプレクサ８２、パイロット信号抽出回路８４、ＰＬＬ（Phase Lock Loop）回路８６、Ｓメータ回路９０、低レベルリミッタ回路９２、ＨＰＦ９４，９６、モード切換スイッチ９８、ノイズ検出回路１００、ゲート信号生成回路１０２、及びノイズキャンセルスイッチ１０４を含んで構成される。   FIG. 1 is a block diagram showing a schematic configuration of an FM receiver according to an embodiment of the present invention. The main part of the FM receiver 50 is configured as an integrated circuit (IC), and is used, for example, in an in-vehicle audio device of an automobile. The FM receiver 50 includes an antenna 52, an RF amplifier 54, a first local oscillation circuit 56, a first mixing circuit 58, BPFs 60 and 64, amplifiers 62 and 72, a second local oscillation circuit 66, a second mixing circuit 68, an IFBPF 70, Detection circuit 74, LPF 76, difference circuit 78, capacitor 80, FM multiplexer 82, pilot signal extraction circuit 84, PLL (Phase Lock Loop) circuit 86, S meter circuit 90, low level limiter circuit 92, HPF 94, 96, mode switch 98, a noise detection circuit 100, a gate signal generation circuit 102, and a noise cancellation switch 104.

アンテナ５２で受信されたＲＦ信号Ｓ_ＲＦはＲＦアンプ５４で増幅された後、第１混合回路５８に入力される。第１混合回路５８は、入力されたＲＦ信号Ｓ_ＲＦを、第１局部発振回路５６から入力される第１局部発振信号Ｓ_ＬＯ１と混合して、第１中間信号Ｓ_ＩＦ１を生成する。Ｓ_ＬＯ１の周波数ｆ_ＬＯ１は、Ｓ_ＲＦに含まれる周波数ｆ_Ｒの目的受信局の信号が第１混合回路５８によるＳ_ＩＦ１への周波数変換にて所定の第１中間周波数ｆ_ＩＦ１に変換されるように調整される。第１中間周波数ｆ_ＩＦ１は、例えば、１０．７ＭＨｚに設定される。 The RF signal S _RF received by the antenna 52 is amplified by the RF amplifier 54 and then input to the first mixing circuit 58. The first mixing circuit 58 mixes the input RF signal S _RF with the first local oscillation signal S _LO1 input from the first local oscillation circuit 56 to generate a first intermediate signal S _IF1 . Frequency of S _{LO1 f LO1 is} such that the signal of interest received station of the frequency _{f R} included in the _{S RF} is converted to a first intermediate frequency _{f IF1} predetermined by the frequency conversion to _{S IF1} by the first mixing circuit 58 Adjusted to The first intermediate frequency _{f IF1} is set to, for example, 10.7 MHz.

Ｓ_ＩＦ１は、ＢＰＦ６０、アンプ６２及びＢＰＦ６４を経て、第２混合回路６８とＳメータ回路９０とにそれぞれ入力される。 The S _IF1 is input to the second mixing circuit 68 and the S meter circuit 90 via the BPF 60, the amplifier 62, and the BPF 64, respectively.

第２混合回路６８は、入力された第１中間信号Ｓ_ＩＦ１を、第２局部発振回路６６から入力される第２局部発振信号Ｓ_ＬＯ２と混合して、第２中間周波数ｆ_ＩＦ２の第２中間信号Ｓ_ＩＦ２を生成する。Ｓ_ＬＯ２の周波数ｆ_ＬＯ２は、（ｆ_ＩＦ１−ｆ_ＩＦ２）に設定され、Ｓ_ＩＦ１に含まれる周波数ｆ_ＩＦ１の目的受信信号は第２混合回路６８において周波数ｆ_ＩＦ２に変換される。第２中間周波数ｆ_ＩＦ２は、例えば、４５０ｋＨｚに設定される。 The second mixing circuit 68 mixes the input first intermediate signal S _IF1 with the second local oscillation signal S _LO2 input from the second local oscillation circuit 66, and the second intermediate frequency f _IF2 has a second intermediate frequency f _IF2 . A signal _SIF2 is generated. The frequency f _{LO2 of} S _LO2 is set to (f _IF1 −f _IF2 ), and the target reception signal of the frequency f _IF1 included in S _IF1 is converted into the frequency f _IF2 in the second mixing circuit 68. The second intermediate frequency f _IF2 is set to 450 kHz, for example.

Ｓ_ＩＦ２は、ＩＦＢＰＦ７０及びアンプ７２を経て、検波回路７４に入力される。検波回路７４はＦＭ検波回路であり、例えば、クオドラチュア検波回路で構成される。検波回路７４は、アンプ７２から入力されたＳ_ＩＦ２をＦＭ検波して、コンポジット信号である検波信号Ｓ_ＤＥＴを抽出する。 S _IF2 is input to the detection circuit 74 through the IFBPF 70 and the amplifier 72. The detection circuit 74 is an FM detection circuit, and is composed of, for example, a quadrature detection circuit. The detection circuit 74 performs FM detection on the S _IF2 input from the amplifier 72 and extracts a detection signal _SDET that is a composite signal.

この検波信号Ｓ_ＤＥＴは、ＬＰＦ７６に入力される。ＬＰＦ７６は、コンポジット信号帯域を通過するように構成される。このＬＰＦ７６により、コンポジット信号帯域より高い周波数帯域に現れるノイズ成分が除去される。ＬＰＦ７６にて抽出されたコンポジット信号は、差分回路７８の（＋）端子、及びパイロット信号抽出回路８４に入力される。 The detection signal _{S DET} is inputted to the LPF 76. The LPF 76 is configured to pass through the composite signal band. The LPF 76 removes noise components that appear in a frequency band higher than the composite signal band. The composite signal extracted by the LPF 76 is input to the (+) terminal of the difference circuit 78 and the pilot signal extraction circuit 84.

パイロット信号抽出回路８４は、コンポジット信号から１９ｋＨｚのパイロット信号Ｓ_ＰＬを抽出してＰＬＬ回路８６に供給する。ＰＬＬ回路８６はＳ_ＰＬを基に１９ｋＨｚのパイロットキャンセル信号Ｓ_ＰＬＣや３８ｋＨｚのステレオ復調用信号Ｓ_ＰＬ２を生成し出力する。 The pilot signal extraction circuit 84 is supplied to PLL circuit 86 extracts the pilot signal _{S PL} of 19kHz from the composite signal. PLL circuit 86 generates and outputs a pilot canceling signal _S stereo demodulation signal _{S PL2} of _PLC and 38kHz of 19kHz based on _{S PL.}

差分回路７８の（−）端子には、ＰＬＬ回路８６からノイズキャンセルスイッチ１０４を介してパイロットキャンセル信号Ｓ_ＰＬＣが入力される。パイロットキャンセル信号Ｓ_ＰＬＣは、基本的にコンポジット信号から抽出されたパイロット信号Ｓ_ＰＬであり、Ｓ_ＰＬと同一のレベル、周波数及び位相を有する。 The pilot cancel signal _SPLC is input to the (−) terminal of the difference circuit 78 from the PLL circuit 86 via the noise cancel switch 104. The pilot cancellation signal S _PLC is basically a pilot signal S _PL extracted from the composite signal, and has the same level, frequency, and phase as S _PL .

後述するパルスノイズ除去回路がパルスノイズを除去する動作を行っていない状態では、ノイズキャンセルスイッチ１０４はオン状態とされ、Ｓ_ＰＬＣが差分回路７８に入力される。この場合には、差分回路７８の出力は、コンポジット信号からパイロット信号Ｓ_ＰＬを除いたもの、すなわち和信号（Ｌ＋Ｒ）と差信号（Ｌ−Ｒ）のみとなる。 In a state where a pulse noise removal circuit described later is not performing an operation for removing pulse noise, the noise cancellation switch 104 is turned on, and _SPLC is input to the difference circuit 78. In this case, the output of the difference circuit 78, minus the pilot signal S _PL from the composite signal, that is, only the sum signal (L + R) and difference signal (L-R).

ＦＭマルチプレクサ８２は、差分回路７８の出力信号を入力されると共に、ＰＬＬ回路８６からステレオ復調用信号Ｓ_ＰＬ２を入力される。ＦＭマルチプレクサ８２は、Ｓ_ＰＬ２を用いて、差分回路７８の出力信号から差信号（Ｌ−Ｒ）を復調する。さらにＦＭマルチプレクサ８２は、この差信号（Ｌ−Ｒ）と、差分回路７８の出力信号から抽出した和信号（Ｌ＋Ｒ）とから、マトリクス方式によりＬ信号とＲ信号とを分離し、Ｌ信号及びＲ信号からなるステレオ信号をスピーカ等からなる出力回路へ出力する。 FM multiplexer 82 receives the output signal of difference circuit 78 and also receives stereo demodulation signal _SPL2 from PLL circuit 86. The FM multiplexer 82 demodulates the difference signal (L−R) from the output signal of the difference circuit 78 using _SPL2 . Further, the FM multiplexer 82 separates the L signal and the R signal by a matrix method from the difference signal (L−R) and the sum signal (L + R) extracted from the output signal of the difference circuit 78, and the L signal and the R signal are separated. A stereo signal composed of a signal is output to an output circuit composed of a speaker or the like.

Ｓ_ＩＦ１のもう１つの入力先であるＳメータ回路９０は、Ｓ_ＩＦ１に基づいて、受信電界強度信号Ｓ_Ｍ−ＤＣを生成すると共に、Ｓ_ＩＦ１に含まれるノイズ等に起因する変動成分信号Ｓ_Ｍ−ＡＣを生成する。 S meter circuit 90 is a S _IF1 another input _destination, on the basis of the _{S IF1,} generates the reception field strength signal _{S M-DC,} fluctuation component signal caused by noise or the like contained in the _{S IF1 S M -Generate AC} .

図２は、Ｓメータ回路９０の概略の構成を示す回路図である。Ｓメータ回路９０は、例えば、直列に接続された６段のリミッタアンプ１１０-1〜１１０-6、それらの出力を並列に入力される加算器１１２、加算器１１２の出力電流Ｉ_ＯＵＴに基づいてＳ_Ｍ−ＤＣ及びＳ_Ｍ−ＡＣの生成に用いる電流を取り出すカレントミラー回路１１４、カレントミラー回路１１４の出力電流に基づいてそれぞれＳ_Ｍ−ＤＣ及びＳ_Ｍ−ＡＣを生成する平滑化回路１１６，１１８を含んで構成される。 FIG. 2 is a circuit diagram showing a schematic configuration of the S meter circuit 90. S meter circuit 90, for example, six stages of the limiter amplifier 110-1～110-6 connected in series, an adder 112 which is input to their outputs in parallel, based on the output current _{I OUT} of the adder 112 S _M-DC and _{S M-AC} current mirror circuit 114 draws current used for generating the smoothing circuit respectively generates a _{S M-DC} and _{S M-AC} on the basis of the output current of the current mirror circuit 114 116, 118 It is comprised including.

Ｓ_ＩＦ１は初段のリミッタアンプ１１０-1に入力され、各リミッタアンプ１１０で順次増幅されると共に、各リミッタアンプ１１０-k（ｋは１≦ｋ≦６なる整数）の出力信号Ｓ_Ａｋとして加算器１１２に入力される。加算器１１２は、各Ｓ_Ａｋと基準電圧Ｖaとの電圧差δV_Ａｋ（≡Ｓ_Ａｋ−Ｖa）を求め、δV_Ａｋ＞０なるδV_Ａｋについて、当該電圧差に応じた電流δI_Ａｋを生成し、それらの合成電流をＩ_ＯＵＴとして出力する。 S _IF1 is input to the first-stage limiter amplifier 110-1, is sequentially amplified by each limiter amplifier 110, and is added as an output signal S _Ak of each limiter amplifier 110-k (k is an integer satisfying 1 ≦ k ≦ 6). 112 is input. The adder 112 calculates a voltage difference δV _Ak (≡S _Ak −Va) between each S _Ak and the reference voltage Va, generates a current δI _Ak corresponding to the voltage difference for δV _{Ak where} δV _Ak > 0, their combined current output as _{I OUT.}

Ｉ_ＯＵＴはカレントミラー回路１１４の入力側経路のトランジスタＴ_ｒ１を介して、Ｔ_ｒ２を有する出力側経路及びＴ_ｒ３を有する出力側経路にそれぞれ折り返される。Ｔ_ｒ２を有する出力側経路に接続される平滑化回路１１６は、Ｔ_ｒ２のコレクタと接地電位ＧＮＤとの間に互いに並列に接続された抵抗Ｒ_１及びキャパシタＣ_１からなる。平滑化回路１１６は、Ｔ_ｒ２から出力されるＩ_ＯＵＴを抵抗値Ｒ_１及び容量値Ｃ_１に応じて定まる時定数で平滑化し、Ｓ_Ｍ−ＤＣを生成する。例えば、Ｒ_１を１０ｋΩ程度、Ｃ_１を０．４７μＦ程度とすることで、Ｓ_Ｍ−ＤＣとして、十分に平滑化され実質的に直流とみなせる信号が得られる。 I _OUT is folded back to the output side path having T _r2 and the output side path having T _r3 via the transistor T _r1 in the input side path of the current mirror circuit 114, respectively. The smoothing circuit 116 connected to the output side path having T _r2 includes a resistor R ₁ and a capacitor C ₁ connected in parallel with each other between the collector of T _r2 and the ground potential GND. The smoothing circuit 116 smoothes I _OUT output from T _r2 with a time constant determined according to the resistance value R ₁ and the capacitance value C ₁ to generate S _M-DC . For example, about 10kΩ the _{R 1,} a _{C 1} by about 0.47 _.mu.F, as _{S M-DC,} the signal can be regarded as sufficiently smoothed substantially DC is obtained.

一方、Ｔ_ｒ３を有する出力側経路に接続される平滑化回路１１８は、平滑化回路１１６と同様に、Ｔ_ｒ３のコレクタと接地電位ＧＮＤとの間に互いに並列に接続された抵抗Ｒ_２及びキャパシタＣ_２からなる。平滑化回路１１８は、Ｔ_ｒ３から出力されるＩ_ＯＵＴを抵抗値Ｒ_２及び容量値Ｃ_２に応じて定まる時定数で平滑化し、Ｓ_Ｍ−ＡＣを生成する。例えば、Ｒ_２を５．７ｋΩ程度、Ｃ_２を１０００ｐＦ程度とすることで、平滑化回路１１８の時定数は、Ｓ_ＩＦ１の振幅変動に追随できる程度の値となる。その結果、加算器１１２及び平滑化回路１１８は、包絡線検波器を構成し、パルスノイズ等によってＳ_ＩＦ１に生じる振幅変動を交流信号であるＳ_Ｍ−ＡＣとして抽出する。 On the other hand, the smoothing circuit 118 connected to the output side path having T _r3 is similar to the smoothing circuit 116 in that the resistor R ₂ and the capacitor connected in parallel with each other between the collector of T _r3 and the ground potential GND are connected. consisting of C _2. The smoothing circuit 118 smoothes I _OUT output from T _r3 with a time constant determined according to the resistance value R ₂ and the capacitance value C ₂ , and generates S _M-AC . For example, about 5.7kΩ to _{R 2,} by a _{C 2} to about 1000pF, the time constant of the smoothing circuit 118 _is a value enough to follow the amplitude variation of the _{S IF1.} As a result, the adder 112 and the smoothing circuit 118 constitute an envelope detector, which extracts the S _M-AC is AC signal amplitude variation occurring in the S _IF1 by the pulse noise.

このＳメータ回路９０は、パルスノイズ除去回路の一部を構成する。パルスノイズ除去回路は、Ｓメータ回路９０の他に、図１に示す低レベルリミッタ回路９２、ＨＰＦ９４，９６、モード切換スイッチ９８、ノイズ検出回路１００、ゲート信号生成回路１０２、ノイズキャンセルスイッチ１０４、及び差分回路７８を含んで構成され、ＦＭマルチプレクサ８２からパルスノイズが出力されないようにする。   The S meter circuit 90 constitutes a part of a pulse noise removal circuit. In addition to the S meter circuit 90, the pulse noise elimination circuit includes a low level limiter circuit 92, HPFs 94 and 96, a mode changeover switch 98, a noise detection circuit 100, a gate signal generation circuit 102, a noise cancellation switch 104, and A difference circuit 78 is included to prevent pulse noise from being output from the FM multiplexer 82.

パルスノイズ除去回路は、Ｓ_ＤＥＴとＳ_Ｍ−ＡＣとを監視対象信号として、これらに基づいてパルスノイズの発生を監視し、その発生を検出すると、パルスノイズを除去する動作を行う。 The pulse noise removal circuit monitors the generation of pulse noise based on _SDET and _{SM -AC} as signals to be monitored, and performs the operation of removing the pulse noise when the occurrence is detected.

Ｓ_ＤＥＴは、検波回路７４からＨＰＦ９６に入力され、ＨＰＦ９６からモード切換スイッチ９８を介してノイズ検出回路１００に入力される。ＨＰＦ９６は、本ＦＭ受信機における目的伝送信号であるコンポジット信号の帯域より高い周波数にカットオフ周波数を設定される。これによりＨＰＦ９６は入力されたＳ_ＤＥＴからコンポジット信号を除去し、ＨＰＦ９６の出力には第１の監視対象信号として、Ｓ_ＤＥＴに含まれる高周波のノイズ成分が取り出される。 S _DET is inputted from the detection circuit 74 to HPF96, is input to the noise detection circuit 100 via the mode switch 98 from HPF96. The HPF 96 has a cutoff frequency set to a frequency higher than the band of the composite signal that is the target transmission signal in the FM receiver. Thus HPF96 is a composite signal is removed from the input _{S DET,} as a first monitored signal at the output of _HPF96, high-frequency noise components contained in the _{S DET} is taken out.

一方、Ｓ_Ｍ−ＡＣは、低レベルリミッタ回路９２及びＨＰＦ９４を介してノイズ検出回路１００に入力される。低レベルリミッタ回路９２は、Ｓ_Ｍ−ＡＣのうち所定の基底レベル信号Ｓ_ＢＡＳＥを下回る期間をＳ_ＢＡＳＥのレベルにクリップするリミッタ回路である。本ＦＭ受信機では、基底レベル信号Ｓ_ＢＡＳＥはＳ_Ｍ−ＤＣを用いて生成される。 On the other hand, the SM _-AC is input to the noise detection circuit 100 via the low level limiter circuit 92 and the HPF 94. Low-level limiter circuit 92 _is a limiter circuit which clips the period below a predetermined basal level signal _{S BASE} of _{S M-AC} on the level of _{S BASE.} In the FM receiver, the base level signal S _BASE is generated using S _M-DC .

図３は、Ｓメータ回路９０の出力信号Ｓ_Ｍ−ＡＣ，Ｓ_Ｍ−ＤＣの受信電界強度に応じた変化を示す模式的なグラフである。同図において、横軸が受信電界強度、縦軸が信号Ｓ_Ｍ−ＡＣ，Ｓ_Ｍ−ＤＣの電圧である。曲線１２０はＳ_Ｍ−ＡＣのＤＣレベルφ_ＡＣであり、点線１２２ｕ，１２２ｄはそれぞれＳ_Ｍ−ＡＣのノイズ変動の振幅の上限（φ_ＡＣ＋δ_ＮＵ）、下限（φ_ＡＣ−δ_ＮＤ）を表している。また曲線１２４はＳ_Ｍ−ＤＣの値φ_ＤＣを表している。図３に示すＳ_Ｍ−ＤＣは、所定の弱電界の範囲にて、
φ_ＤＣ＞φ_ＡＣ ………（１）
となるように、上へオフセットしている。低レベルリミッタ回路９２にはこのようにオフセットさせたＳ_Ｍ−ＤＣが入力される。このオフセットは例えば、図１に示していないオフセット回路を用いて、Ｓメータ回路９０と低レベルリミッタ回路９２との間にて付与される。なお、Ｓ_Ｍ−ＤＣ，Ｓ_Ｍ−ＡＣそれぞれの立ち上がりの傾きα_Ｍ−ＤＣ，α_Ｍ−ＡＣを、
α_Ｍ−ＤＣ＜α_Ｍ−ＡＣ ………（２）
なる条件の下で調整することで、（１）式が成り立つ電界強度範囲を所定の弱電界範囲に限定することができる。Ｓ_Ｍ−ＤＣのオフセット量は、例えば、Ｓ_Ｍ−ＡＣが立ち上がっていない弱電界範囲でのＳ_Ｍ−ＡＣの上限レベル（φ_ＡＣ＋δ_ＮＵ）に応じて設定することができる。 FIG. 3 is a schematic graph showing changes according to the received electric field strength of the output signals S _M-AC and S _M-DC of the S meter circuit 90. In the figure, the horizontal axis represents the received electric field intensity, and the vertical axis represents the voltages of the signals S _M-AC and S _M-DC . Curve 120 is a DC level phi _AC of _{S M-AC,} dotted 122u, 122d is the upper limit of the amplitude of the _{S M-AC} noise variation respectively (φ _AC + δ _NU), represents the lower limit (φ _AC -δ _ND) Yes. The curve 124 represents the value phi _DC of _{S M-DC.} The S _M-DC shown in FIG. 3 has a predetermined weak electric field range.
φ _DC > φ _AC (1)
It is offset upward so that The low level limiter circuit 92 receives the S _M-DC offset in this way. This offset is applied between the S meter circuit 90 and the low level limiter circuit 92 using an offset circuit not shown in FIG. Note that the rising slopes α _M-DC and α _M-AC of S _M-DC and S _M-AC, respectively,
α _M-DC <α _M-AC (2)
By adjusting under the following conditions, the electric field strength range in which the expression (1) is satisfied can be limited to a predetermined weak electric field range. Offset of S _M-DC, for _example, it can be set according to the _{S M-AC} max level (φ _AC + δ _NU) in a weak electric field range that is not risen _{S M-AC.}

低レベルリミッタ回路９２は、Ｓメータ回路９０及び図示しないオフセット回路を用いて生成されたオフセット後のＳ_Ｍ−ＤＣを基底レベル信号Ｓ_ＢＡＳＥとして用い、Ｓ_Ｍ−ＡＣ≧Ｓ_ＢＡＳＥのとき、Ｓ_Ｍ−ＡＣに応じた電圧を出力し、Ｓ_Ｍ−ＡＣ＜Ｓ_ＢＡＳＥのとき、Ｓ_ＢＡＳＥに応じた電圧を出力する。 The low level limiter circuit 92 uses the S _M-DC after offset generated by the S meter circuit 90 and an offset circuit (not shown) as the base level signal S _BASE , and when S _M-AC ≧ S _BASE , S _M voltage outputs corresponding to _-AC, when the _{S M-AC <S BASE,} and outputs a voltage corresponding to the _{S BASE.}

図４は、低レベルリミッタ回路９２の動作を説明する信号波形の模式図である。図４（ａ）は、低レベルリミッタ回路９２に入力されるＳ_Ｍ−ＡＣの波形例を実線１３０で示すと共に、基底レベル信号Ｓ_ＢＡＳＥとして用いるＳ_Ｍ−ＤＣを点線１３２で示している。この例では、Ｓ_Ｍ−ＤＣはＳ_Ｍ−ＡＣのノイズ変動の振幅の上限（φ_ＡＣ＋δ_ＮＵ）より少し下に設定されている。なお、実線１３０のＳ_Ｍ−ＡＣは、低レベルのノイズ変動の中にパルスノイズによる大きな変動波形１３４が現れている様子を示している。 FIG. 4 is a schematic diagram of a signal waveform for explaining the operation of the low level limiter circuit 92. FIG. 4A shows a waveform example of S _M-AC input to the low level limiter circuit 92 by a solid line 130, and S _M-DC used as the base level signal S _BASE by a dotted line 132. In this example, S _M-DC is set slightly below the upper limit (φ _AC + δ _NU ) of the amplitude of noise fluctuation of S _M-AC . Note that S _M-AC indicated by a solid line 130 shows a large fluctuation waveform 134 due to pulse noise appearing in a low level noise fluctuation.

一方、図４（ｂ）は、低レベルリミッタ回路９２から出力される信号の波形を実線１３６で示している。実線１３６の波形は、図４（ａ）のＳ_Ｍ−ＡＣに対応して低レベルリミッタ回路９２から出力される信号波形を示している。例えば、弱電界ではノイズ変動の振幅（δ_ＮＵ＋δ_ＮＤ）は中電界以上に比べて大きくなるが、低レベルリミッタ回路９２を用いることで、ノイズ変動の振幅は（φ_ＡＣ＋δ_ＮＵ）とＳ_Ｍ−ＤＣとの差に縮小する。なお、低レベルリミッタ回路９２では、パルスノイズの波高も低下するが、ノイズ変動との絶対的な差は基本的に変わらない。 On the other hand, FIG. 4B shows a waveform of a signal output from the low level limiter circuit 92 by a solid line 136. A waveform indicated by a solid line 136 indicates a signal waveform output from the low level limiter circuit 92 corresponding to the SM _-AC of FIG. For example, the amplitude of the noise fluctuation (δ _NU + δ _ND ) is larger in the weak electric field than in the middle electric field or more, but by using the low level limiter circuit 92, the amplitude of the noise fluctuation is (φ _AC + δ _NU ) and S _{M -Reduce} to the difference from _DC . In the low level limiter circuit 92, the pulse height of the pulse noise also decreases, but the absolute difference from the noise fluctuation is basically the same.

基底レベル信号は、必ずしもＳ_Ｍ−ＤＣに基づいて生成する必要はなく、例えば、電界強度に依存しない一定レベルに設定することもできる。一方、基底レベル信号をＳ_Ｍ−ＤＣに基づいて生成する構成は、Ｓ_Ｍ−ＤＣとＳ_Ｍ−ＡＣのＤＣレベルφ_ＡＣ又はノイズ変動の振幅の上限（φ_ＡＣ＋δ_ＮＵ）とが電界強度に対して同じような変化をすることに起因して、広範な電界強度範囲においてノイズ変動の振幅を好適に抑制することができるという特徴を有している。 The base level signal does not necessarily have to be generated based on _SM-DC, and can be set to a constant level that does not depend on the electric field strength, for example. On the other hand, the basal level signal structure generated based on _{S M-DC is} the amplitude of the upper limit (φ _AC + δ _NU) and the electric field strength of the _{S M-DC} and _{S M-AC} DC level phi _AC or noise variation On the other hand, due to the same change, the noise fluctuation amplitude can be suitably suppressed in a wide electric field strength range.

この低レベルリミッタ回路９２の出力は図１に示すようにＨＰＦ９４に入力される。ＨＰＦ９４は、ＨＰＦ９６と同様に、本ＦＭ受信機における目的伝送信号であるコンポジット信号の帯域より高い周波数にカットオフ周波数を設定される。これによりＨＰＦ９４は低レベルリミッタ回路９２の出力信号から、コンポジット信号に対応して生じる変動成分を除去し、ＨＰＦ９４の出力には第２の監視対象信号として、ノイズ変動の高周波成分や鋭い波形を有するパルスノイズを含む信号が取り出される。   The output of the low level limiter circuit 92 is input to the HPF 94 as shown in FIG. As with the HPF 96, the HPF 94 has a cutoff frequency set to a frequency higher than the band of the composite signal that is the target transmission signal in the FM receiver. As a result, the HPF 94 removes the fluctuation component generated corresponding to the composite signal from the output signal of the low level limiter circuit 92, and the output of the HPF 94 has a high frequency component of noise fluctuation and a sharp waveform as the second monitoring target signal. A signal including pulse noise is extracted.

モード切換スイッチ９８は、Ｓ_Ｍ−ＤＣに基づいて断続状態を切り換える。具体的には、Ｓ_Ｍ−ＤＣが弱電界状態に対応する電圧である場合には、モード切換スイッチ９８はオフ状態となり、ＨＰＦ９６の出力をノイズ検出回路１００に入力させない。一方、Ｓ_Ｍ−ＤＣが弱電界状態を超える状態、すなわち中電界以上の状態に対応する電圧である場合には、モード切換スイッチ９８はオン状態となり、ＨＰＦ９６の出力をノイズ検出回路１００に入力する。なお、モード切換スイッチ９８がオン状態となる場合には、ＨＰＦ９６の出力とＨＰＦ９４の出力とが加算合成されてノイズ検出回路１００に入力される。 The mode changeover switch 98 switches between intermittent states based on SM _-DC . Specifically, when SM _-DC is a voltage corresponding to the weak electric field state, the mode changeover switch 98 is turned off, and the output of the HPF 96 is not input to the noise detection circuit 100. On the other hand, when the SM _-DC exceeds the weak electric field state, that is, the voltage corresponds to the state of the medium electric field or more, the mode switch 98 is turned on and the output of the HPF 96 is input to the noise detection circuit 100. . When the mode changeover switch 98 is turned on, the output of the HPF 96 and the output of the HPF 94 are added and combined and input to the noise detection circuit 100.

ノイズ検出回路１００は、モード切換スイッチ９８がオフする弱電界状態では、ＨＰＦ９４の出力、すなわちＳ_Ｍ−ＡＣに基づいてパルスノイズを検出する。このように、弱電界状態においてＳ_Ｍ−ＡＣと比較して弱電界ノイズが大きくなり得るＳ_ＤＥＴをパルスノイズの検出に用いないことは、ランダムノイズである弱電界ノイズをパルスノイズとして誤検出することを回避できる。さらに、Ｓ_Ｍ−ＡＣに基づくパルスノイズの検出は、上述のように低レベルリミッタ回路９２によって弱電界状態を含む広範な電界強度範囲においてノイズ変動を抑制することにより、ノイズ変動をパルスノイズとして誤検出することを防止可能である。 The noise detection circuit 100 detects pulse noise based on the output of the HPF 94, that is, S _M-AC , in a weak electric field state where the mode selector switch 98 is turned off. As described above, not using _SDET, which can increase the weak electric field noise in comparison with SM _-AC in the weak electric field state, for detecting the pulse noise, erroneously detects the weak electric field noise, which is random noise, as the pulse noise. You can avoid that. Furthermore, the detection of pulse noise based on SM _-AC is performed by suppressing the noise fluctuation in a wide electric field intensity range including a weak electric field state by the low-level limiter circuit 92 as described above, so that the noise fluctuation is erroneously detected as pulse noise. It is possible to prevent detection.

一方、中電界以上の状態では、ノイズ検出回路１００は、ＨＰＦ９６の出力とＨＰＦ９４の出力とを合成した信号に基づいてパルスノイズを検出する。中電界以上の状態では、ランダムノイズのレベルは弱電界状態に比べて低下するので、それをパルスノイズとして誤検出する可能性は低くなる。そこで、中電界以上では、Ｓ_ＤＥＴに基づいてパルスノイズを検出することができる。ここで、Ｓ_Ｍ−ＡＣは電界強度が大きくなるにつれて、リミッタアンプ１１０のリミッタの効果が大きくなり、振幅が小さくなる。そのため、電界強度が大きくなるほど、Ｓ_Ｍ−ＡＣはパルスノイズの検出には適さなくなり、中電界以上の全範囲においてパルスノイズをＳ_Ｍ−ＡＣだけに基づいて高精度に検出することは難しい。しかし、中電界以上でも弱電界寄りの領域では、Ｓ_Ｍ−ＡＣをパルスノイズの検出に用いることが可能であり、この領域にてＳ_ＤＥＴ及びＳ_Ｍ−ＡＣの双方を用いてパルスノイズの発生を監視することで、パルスノイズの検出効率の向上が図れる。また、Ｓ_ＤＥＴが有効な電界強度範囲とＳ_Ｍ−ＡＣが有効な電界強度範囲とをオーバーラップさせることで、モード切換スイッチ９８がオン状態での検出モードとオフ状態での検出モードとの切り換えが円滑に行われる。 On the other hand, in a state of a medium electric field or higher, the noise detection circuit 100 detects pulse noise based on a signal obtained by combining the output of the HPF 96 and the output of the HPF 94. In a state where the electric field is higher than the middle electric field, the level of random noise is lower than that in a weak electric field state. Therefore, pulse noise can be detected based on _SDET above the medium electric field. Here, as the electric field strength increases, the effect of the limiter of the limiter amplifier 110 increases and the amplitude decreases in SM _-AC . Therefore, as the electric field strength increases, the SM _-AC becomes less suitable for detecting the pulse noise, and it is difficult to detect the pulse noise with high accuracy based only on the _SM-AC in the entire range above the medium electric field. However, SM _-AC can be used for detection of pulse noise in a region close to a weak electric field even in the middle electric field or more. In this region, pulse noise is generated using both _SDET and _{SM -AC.} By monitoring this, it is possible to improve the detection efficiency of pulse noise. Further, by overlapping the electric field intensity range in which _SDET is effective and the electric field intensity range in which _SM-AC is effective, switching between the detection mode when the mode changeover switch 98 is in the on state and the detection mode when it is in the off state. Is done smoothly.

このように、モード切換スイッチ９８のオン／オフにより、監視対象信号を切り換えることで、弱電界から中電界以上に亘る広範な電界強度範囲にて、パルスノイズを好適に検出し除去することができる。   In this way, by switching the monitoring target signal by turning on / off the mode changeover switch 98, pulse noise can be suitably detected and removed in a wide electric field strength range from a weak electric field to a medium electric field or higher. .

ちなみに、ノイズ検出回路１００は、増幅器、積分回路、比較器、及びゲイン制御回路を含んで構成される。増幅器はＨＰＦ９４，９６からの監視対象信号を増幅し、積分回路はその増幅器の出力を所定の時定数で積分する。この積分はキャパシタの充電により行うことができる。比較器は、積分値が所定の閾値を超えると、パルスノイズが入力されたと判断して、ゲート信号生成回路１０２へトリガパルスを出力する。ゲイン制御回路は、積分回路を構成するキャパシタの充電電圧に基づいて増幅器のゲインを制御する。積分回路は、低レベルのノイズが増幅器に入力されている間は、充電電圧が比較的低いレベルに維持されるように充放電時定数を設定されている。この低い充電電圧に対して、ゲイン制御回路は、増幅器のゲインを大きな値に設定する。これにより、パルスノイズが入力されたときに充電電圧が直ちに比較器の閾値以上に上昇するので、パルスノイズ除去動作までのタイムラグを縮小することができる。一方、充電電圧が上昇すると、ゲイン制御回路はゲインを低下させる。これにより、充電電圧の低下が促され、パルスノイズ検出に対する不感時間が抑制される。また、ゲインは、低レベルノイズの頻度が高くなった場合に低下し、低レベルノイズの積分値が比較器の閾値を超え、パルスノイズとして誤検出されることが防止される。   Incidentally, the noise detection circuit 100 includes an amplifier, an integration circuit, a comparator, and a gain control circuit. The amplifier amplifies the monitoring target signal from the HPFs 94 and 96, and the integrating circuit integrates the output of the amplifier with a predetermined time constant. This integration can be performed by charging the capacitor. When the integrated value exceeds a predetermined threshold value, the comparator determines that pulse noise has been input and outputs a trigger pulse to the gate signal generation circuit 102. The gain control circuit controls the gain of the amplifier based on the charging voltage of the capacitor constituting the integrating circuit. The integration circuit has a charge / discharge time constant set so that the charge voltage is maintained at a relatively low level while low level noise is input to the amplifier. For this low charging voltage, the gain control circuit sets the gain of the amplifier to a large value. Thereby, when the pulse noise is input, the charging voltage immediately rises above the threshold value of the comparator, so that the time lag until the pulse noise removal operation can be reduced. On the other hand, when the charging voltage increases, the gain control circuit decreases the gain. Thereby, the fall of a charging voltage is promoted and the dead time with respect to pulse noise detection is suppressed. Further, the gain decreases when the frequency of the low level noise increases, and the integrated value of the low level noise exceeds the threshold value of the comparator, thereby preventing erroneous detection as pulse noise.

ゲート信号生成回路１０２は、ノイズキャンセルスイッチ１０４へゲート信号を供給する。パルスノイズが検出されない期間は、ゲート信号生成回路１０２はゲート信号として例えば、Ｌ（Low）レベルを出力し、これに対応してノイズキャンセルスイッチ１０４は上述したようにオン状態とされ、パイロット信号のキャンセル及びステレオ音声出力の再生が行われる。一方、パルスノイズの検出によりノイズ検出回路１００からトリガパルスを受けると、ゲート信号生成回路１０２はゲート信号を所定の期間、Ｈ（High）レベルとする。ノイズキャンセルスイッチ１０４は、ゲート信号がＨレベルの期間、オフ状態となり、ＰＬＬ回路８６から差分回路７８の（−）端子へのパイロットキャンセル信号Ｓ_ＰＬＣの入力を停止する。なお、Ｈレベルとする時間幅は、パルスノイズの想定幅に応じて設定される。 The gate signal generation circuit 102 supplies a gate signal to the noise cancellation switch 104. During a period in which no pulse noise is detected, the gate signal generation circuit 102 outputs, for example, an L (Low) level as a gate signal, and the noise cancel switch 104 is turned on as described above, and the pilot signal Cancellation and reproduction of stereo audio output are performed. On the other hand, when a trigger pulse is received from the noise detection circuit 100 by detecting pulse noise, the gate signal generation circuit 102 sets the gate signal to the H (High) level for a predetermined period. Noise canceling switches 104, gate signal is at the H level, turned off, the PLL circuit 86 of the difference circuit 78 (-) to stop the input of the pilot cancellation signals _{S PLC} to the terminal. Note that the time width for the H level is set according to the assumed width of the pulse noise.

ノイズキャンセルスイッチ１０４がオフとなると、差分回路７８の（−）端子はフローティング状態となる。そのため、差分回路７８の（＋）端子と（−）端子との間に接続されたキャパシタ８０により、（−）端子の電位は（＋）端子の電位の変位量と同じだけ変化する。従って、（＋）端子にＳ_ＤＥＴが入力されても、差分回路７８からはＳ_ＤＥＴに応じた電圧変化は出力されない。ここで、ノイズ検出回路１００にてパルスノイズとして検知されたＳ_ＤＥＴの波形が（＋）端子に入力されるタイミングが、ノイズキャンセルスイッチ１０４のオフ期間となるように、（＋）端子に至るＳ_ＤＥＴの経路とノイズキャンセルスイッチ１０４に至るパルスノイズ除去回路の経路との信号伝達の遅延量が調整される。これにより、Ｓ_ＤＥＴに重畳されたパルスノイズが差分回路７８から出力されることが阻止され、音声出力からパルスノイズが除去される。 When the noise cancel switch 104 is turned off, the (−) terminal of the difference circuit 78 is in a floating state. For this reason, the capacitor 80 connected between the (+) terminal and the (−) terminal of the difference circuit 78 changes the potential of the (−) terminal by the same amount as the displacement of the potential of the (+) terminal. Therefore, even if _SDET is input to the (+) terminal, no voltage change corresponding to _SDET is output from the difference circuit 78. Here, S reaching the (+) terminal is such that the timing at which the waveform of _SDET detected as pulse noise by the noise detection circuit 100 is input to the (+) terminal is the OFF period of the noise cancel switch 104. The delay amount of signal transmission between the _DET path and the pulse noise removal circuit path leading to the noise cancellation switch 104 is adjusted. This prevents the pulse noise superimposed on _SDET from being output from the difference circuit 78 and removes the pulse noise from the audio output.

上述の実施形態では、Ｓ_Ｍ−ＡＣに基づく監視対象信号を生成するＨＰＦ９４とＳ_ＤＥＴに基づく監視対象信号を生成するＨＰＦ９６とを設けたが、これら２つのＨＰＦの代わりに、両監視対象信号の合流点とノイズ検出回路１００との間に共通のＨＰＦを設ける構成とすることもできる。 In the above-described embodiment, the HPF 94 that generates the monitoring target signal based on the SM _-AC and the HPF 96 that generates the monitoring target signal based on the S _DET are provided, but instead of these two HPFs, A common HPF may be provided between the junction and the noise detection circuit 100.

なお、ノイズ検出回路１００が両監視対象信号におけるパルスノイズの検出を共通に行う構成としているので、両監視対象信号のレベルは概ねバランスさせるのが好適であり、そのために必要に応じて増幅器や減衰器を挿入してもよい。   Since the noise detection circuit 100 is configured to detect pulse noise in both monitoring target signals in common, it is preferable that the levels of both monitoring target signals are approximately balanced. For this purpose, an amplifier or attenuation is used as necessary. A vessel may be inserted.

本発明の実施形態であるＦＭ受信機の概略の構成を示すブロック図である。It is a block diagram which shows the structure of the outline of the FM receiver which is embodiment of this invention. Ｓメータ回路の概略の構成を示す回路図である。It is a circuit diagram which shows the structure of the outline of S meter circuit. Ｓメータ回路の出力信号Ｓ_Ｍ−ＡＣ，Ｓ_Ｍ−ＤＣの受信電界強度に応じた変化を示す模式的なグラフである。It is a typical graph which shows the change according to the reception electric field strength of output signal S _{M-AC of} a S meter circuit, and S _M-DC . 低レベルリミッタ回路の動作を説明する信号波形の模式図である。It is a schematic diagram of a signal waveform for explaining the operation of the low level limiter circuit. 従来のＦＭ受信機の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional FM receiver.

符号の説明Explanation of symbols

５０ ＦＭ受信機、５２ アンテナ、５４ ＲＦアンプ、５６ 第１局部発振回路、５８ 第１混合回路、６０，６４ ＢＰＦ、６２，７２ アンプ、６６ 第２局部発振回路、６８ 第２混合回路、７０ ＩＦＢＰＦ、７４ 検波回路、７６ ＬＰＦ、７８ 差分回路、８０ キャパシタ、８２ ＦＭマルチプレクサ、８４ パイロット信号抽出回路、８６ ＰＬＬ回路、９０ Ｓメータ回路、９２ 低レベルリミッタ回路、９４，９６ ＨＰＦ、９８ モード切換スイッチ、１００ ノイズ検出回路、１０２ ゲート信号生成回路、１０４ ノイズキャンセルスイッチ、１１０ リミッタアンプ、１１２ 加算器、１１４ カレントミラー回路、１１６，１１８ 平滑化回路。   50 FM receiver, 52 antenna, 54 RF amplifier, 56 first local oscillation circuit, 58 first mixing circuit, 60, 64 BPF, 62, 72 amplifier, 66 second local oscillation circuit, 68 second mixing circuit, 70 IFBPF 74 detector circuit, 76 LPF, 78 difference circuit, 80 capacitor, 82 FM multiplexer, 84 pilot signal extraction circuit, 86 PLL circuit, 90 S meter circuit, 92 low level limiter circuit, 94, 96 HPF, 98 mode selector switch, DESCRIPTION OF SYMBOLS 100 Noise detection circuit, 102 Gate signal generation circuit, 104 Noise cancellation switch, 110 Limiter amplifier, 112 Adder, 114 Current mirror circuit, 116,118 Smoothing circuit.

Claims (5)

受信信号を検波して得られる検波信号に重畳されたパルスノイズを検出して除去するパルスノイズ除去回路において、
前記受信信号に基づいて、受信電界強度に応じた電界強度信号を生成する強度信号生成回路と、
前記受信信号が有する振幅の変動に応じた変動成分信号を生成する変動成分信号生成回路と、
前記検波信号に基づく第１監視対象信号及び前記変動成分信号に基づく第２監視対象信号のうち前記受信電界強度が所定閾値以下となる弱電界状態の場合には前記第２監視対象信号のみを入力され、一方、前記受信電界強度が前記弱電界状態を超える状態の場合には前記第１監視対象信号及び前記第２監視対象信号を入力され、当該入力される監視対象信号に基づいて前記パルスノイズを検出するパルスノイズ検出回路と、
前記受信電界強度が前記弱電界状態の場合にオフ状態となって、前記パルスノイズ検出回路への前記第１監視対象信号の入力を遮断し、一方、前記弱電界状態を超える状態の場合にオン状態となって、前記第１監視対象信号を前記パルスノイズ検出回路に入力させるスイッチ回路と、
を有することを特徴とするパルスノイズ除去回路。 In the pulse noise removal circuit that detects and removes the pulse noise superimposed on the detection signal obtained by detecting the received signal,
An intensity signal generation circuit for generating an electric field strength signal corresponding to the received electric field strength based on the received signal;
A fluctuation component signal generation circuit that generates a fluctuation component signal corresponding to a fluctuation in amplitude of the received signal;
Enter only the second monitoring target signal the reception field strength of the second monitored signal based on the first monitoring target signal and the fluctuation component signal based on the detection signal in the case of a weak electric field state equal to or less than a predetermined threshold value On the other hand, when the received electric field intensity exceeds the weak electric field state, the first monitoring target signal and the second monitoring target signal are input, and the pulse noise is generated based on the input monitoring target signal. A pulse noise detection circuit for detecting
In the OFF state when the received signal strength of the weak electric field state, and cut off the input of the first monitoring target signal to the pulse noise detection circuit, on the other hand, in the case of a state before more than Kijaku field conditions A switch circuit that is turned on to input the first monitoring target signal to the pulse noise detection circuit;
A pulse noise removal circuit comprising: 請求項１に記載のパルスノイズ除去回路において、
目的伝送信号の帯域より上のカットオフ周波数を有し、前記検波信号を入力され前記第１監視対象信号を出力する検波出力ハイパスフィルタと、
前記目的伝送信号の帯域より上のカットオフ周波数を有し、前記変動成分信号を入力され前記第２監視対象信号を出力する変動成分ハイパスフィルタと、
を有することを特徴とするパルスノイズ除去回路。 The pulse noise removal circuit according to claim 1 ,
A detection output high-pass filter having a cutoff frequency above the band of the target transmission signal, receiving the detection signal and outputting the first monitored signal;
A fluctuation component high-pass filter having a cutoff frequency above the band of the target transmission signal and receiving the fluctuation component signal and outputting the second monitored signal;
A pulse noise removal circuit comprising: 請求項１又は請求項２に記載のパルスノイズ除去回路において、
前記強度信号生成回路及び前記変動成分生成回路となるシグナルメータ回路を有し、
前記シグナルメータ回路は、前記受信信号に応じた被計測信号を平滑化して前記電界強度信号を生成し、また、前記被計測信号を包絡線検波して前記変動成分信号を生成すること、
を特徴とするパルスノイズ除去回路。 In the pulse noise removal circuit according to claim 1 or 2 ,
A signal meter circuit serving as the intensity signal generation circuit and the fluctuation component generation circuit;
The signal meter circuit generates the electric field strength signal by smoothing the signal under measurement according to the received signal, and generates the fluctuation component signal by envelope detection of the signal under measurement.
A pulse noise elimination circuit characterized by. 請求項３に記載のパルスノイズ除去回路において、
前記弱電界状態での前記変動成分信号のノイズ変動を低減する弱電界時ノイズ変動低減回路を有し、
前記弱電界時ノイズ変動低減回路は、
基底レベル信号を生成する基底レベル信号生成回路と、
前記変動成分信号のうち前記基底レベル信号を下回る期間を当該基底レベル信号でクリップするリミッタ回路と、
を有し、
前記基底レベル信号生成回路が生成する前記基底レベル信号は、前記弱電界状態にて、前記ノイズ変動の振幅の少なくとも一部が前記リミッタ回路によってクリップされるように設定され、
前記パルスノイズ検出回路は、前記リミッタ回路によって前記ノイズ変動が抑制された前記変動成分信号に基づく信号を、前記第２監視対象信号として入力されること、
を特徴とするパルスノイズ除去回路。 The pulse noise removal circuit according to claim 3 ,
A weak electric field noise fluctuation reducing circuit for reducing noise fluctuation of the fluctuation component signal in the weak electric field state;
The weak electric field noise fluctuation reduction circuit is:
A base level signal generation circuit for generating a base level signal;
A limiter circuit that clips a period of the fluctuation component signal below the base level signal with the base level signal;
Have
The base level signal generated by the base level signal generation circuit is set so that at least a part of the amplitude of the noise fluctuation is clipped by the limiter circuit in the weak electric field state.
The pulse noise detection circuit receives, as the second monitoring target signal, a signal based on the fluctuation component signal in which the noise fluctuation is suppressed by the limiter circuit;
A pulse noise elimination circuit characterized by. 請求項４に記載のパルスノイズ除去回路において、
前記基底レベル信号は、前記電界強度信号を用いて生成されること、を特徴とするパルスノイズ除去回路。 The pulse noise removal circuit according to claim 4 ,
The pulse noise removal circuit, wherein the base level signal is generated using the electric field strength signal.

Images