JP4919642B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4919642B2 JP4919642B2 JP2005286123A JP2005286123A JP4919642B2 JP 4919642 B2 JP4919642 B2 JP 4919642B2 JP 2005286123 A JP2005286123 A JP 2005286123A JP 2005286123 A JP2005286123 A JP 2005286123A JP 4919642 B2 JP4919642 B2 JP 4919642B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- metal thin
- thin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C13/00—Resistors not provided for elsewhere
- H01C13/02—Structural combinations of resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
例えば金属薄膜抵抗体を用いた分割抵抗回路では、図10に示すようなラダートリミング抵抗体31とアナログトリミング抵抗体33を組み合わせた抵抗回路に、レーザ光軌跡35aで示すように任意の本数の金属薄膜抵抗体31aを切断又は変質させて絶縁させ粗調整を行ない、次にレーザ光軌跡35bで示すように金属薄膜抵抗体33の任意の領域を切断又は変質させ微調整を行なうことにより、所望の直列抵抗値を高精度に得ることができるものがある(例えば特許文献を参照。)。
このような分割抵抗回路では、任意のヒューズ素子RL0,RL1,…,RLmをレーザビームで切断することにより、所望の直列抵抗値を得ることができる(デジタルトリミングと称す。)。
図13はデジタルトリミングの分割抵抗回路におけるトリミングステップ(コード)と抵抗値の関係を示す図であり、(A)はトリミングステップ全体を示し、(B)は(A)の一部を拡大して示している。ここでは10ビットで1024通りのコードをもつものを用いた。
ΔRn≧R(n−1)_step
本願特許請求の範囲及び本明細書において、抵抗値調整範囲とは、各金属薄膜抵抗体のトリミング後の抵抗値と初期抵抗値との差をいう。
また、ラダートリミング抵抗体とはレーザ照射される複数の領域がはしご状に並列に設けられている金属薄膜抵抗体をいう。
また、オンライントリミング抵抗体とは電極間の領域にレーザ照射されて切欠き又はスポットが形成されて抵抗値調整される金属薄膜抵抗体をいう。
また、抵抗値調整精度とは、ラダートリミング抵抗体については1本のレーザ照射領域を切断又は変質させるごとの抵抗値変動、オンライントリミング抵抗体については1回のレーザ照射による抵抗値変動をいう。
また、n番目とは、金属薄膜抵抗体の抵抗値調整精度に関して粗いものから順に並べた順番であり、実際に直列に接続されている順番を意味するものではない。
Ra_step≦0.1×ΔR0
Rb_step≦0.01×ΔR0<Ra_step
Rc_step≦0.001×ΔR0<Rb_step
ここでは、Ra_step>Rb_step>Rc_stepなので、金属薄膜抵抗体Raが1番目、Rbが2番目、Rcが3番目になる。
また、上記金属薄膜抵抗体Raはラダートリミング抵抗体であり、上記金属薄膜抵抗体Rb,Rcはオンライントリミング抵抗体である例を挙げることができる。
ΔRn≧R(n−1)_step
の関係を満たすようにしたので、抵抗値を連続的に調整することができ、広範囲な抵抗値調整範囲を高精度に抵抗値調整することができる。
Ra_step≦0.1×ΔR0
Rb_step≦0.01×ΔR0<Ra_step
Rc_step≦0.001×ΔR0<Rb_step
の関係を満たすようにすれば、金属薄膜抵抗体Ra,Rb,Rcにおいて、順に、総抵抗値調整範囲ΔR0の10分の1以下、100分の1以下、1000分の1以下の抵抗値調整精度で抵抗値調整を行なうことができる。
ただし、本発明が適用される半導体装置は分割抵抗回路を備えたものに限定されるものではない。
抵抗体R1,R2,R3には矢印2a,2b,2cに示すように、レーザが照射される。
抵抗体R1,R2,R3は本発明を構成する抵抗回路の抵抗体Ra,Rb,Rcに相当する。
R0_total=R10+R20+R30 ・・・(1)
Rtmax_total=(R10+ΔR1)+(R20+ΔR2)+(R30+ΔR3)・・・(2)
で表される。
さらに、総抵抗値調整範囲ΔR0は、
ΔR0=ΔR1+ΔR2+ΔR3 ・・・(3)
と表される。
R1_step=ΔR0÷10 ・・・(4)
ΔR1=9ショット×ΔR0÷10 ・・・(5)
R2_step=ΔR0÷100 ・・・(6)
ΔR2=9ショット×ΔR0÷100 ・・・(7)
R3_step=ΔR0÷1000 ・・・(8)
ΔR3=10ショット×ΔR0÷1000 ・・・(9)
となるように配置しておく。
抵抗体R1,R2,R3のトリミングによる抵抗値調整は独立して行なえるので、この場合、総抵抗値調整範囲ΔR0は、上記(3)、(5)、(7)、(9)式より、
ΔR0=9×ΔR0÷10+9×ΔR0÷100+10×ΔR0÷1000
=1000÷1000×ΔR0 ・・・(10)
となる。すなわち、この抵抗回路では、抵抗体R3の抵抗値調整精度であるΔR0の1000分の1にて抵抗値調整ができ、高精度かつ広範囲の抵抗調整が実現できる。
例えば、抵抗体R5,R6はオンライントリミング抵抗体からなり、抵抗体R5,R6の長さ寸法L5,L6はともに20μm(マイクロメートル)、幅寸法W5は40μm、W6は80μmである。
抵抗体R4,R5,R6には矢印2d,2e,2fに示すように、レーザが照射される。
抵抗体R4,R5,R6は本発明を構成する抵抗回路の抵抗体Ra,Rb,Rcに相当する。
1/R40=1/R4a+1/R4b+・・・+1/R4j
より、R40=1.25Ω/□である。
そして、矢印2dに示すように、レーザ照射領域R4a側からR4iに順にレーザ光を照射してレーザ照射領域R4aから切断していくと、最初にレーザ照射領域R4aを切断したときの抵抗体R4の抵抗値R40aは
1/R40a=1/R4b+1/R4c+・・・+1/R4j
より、R40a=1.45Ω/□となる。
同様に、レーザ照射領域R4a側から順にレーザ照射領域R4iまで切断していくと、
R40c=1.85Ω/□
R40d=2.05Ω/□
R40e=2.25Ω/□
R40f=2.45Ω/□
R40g=2.65Ω/□
R40h=2.85Ω/□
R40i=3.05Ω/□
となる。このように、抵抗体R4は0.20Ω/□の抵抗値調整精度R4_stepをもつ。
また、レーザ照射領域R4aからR4iの幅Wは1.00〜4.80μmと容易に切断できる幅に設定されている。
図3から、抵抗値変化量は3.14×10-3〜6.55×10-3Ω/□であり、初期抵抗値R50を0.500〜0.727Ω/□に調整できることがわかる。
図4から、抵抗値変化量は7.83×10-4〜9.48×10-4Ω/□であり、初期抵抗値R60を0.250〜0.276Ω/□に調整できることがわかる。
R0=R40+R50+R60=2.00(Ω/□)
に設定した。さらに初期抵抗値R0で規格化した。
R4_step=0.1×ΔR0 ・・・(10)
ΔR4=0.9×ΔR0 ・・・(11)
R5_step=0.00305×ΔR0 ・・・(12)
ΔR5=0.11×ΔR0 ・・・(13)
R6_step=0.000455×ΔR0 ・・・(14)
ΔR6=0.011×ΔR0 ・・・(15)
となる。
ΔR6=0.011×ΔR0>R5_step=0.00305×ΔR0
ΔR5=0.11×ΔR0>R4_step=0.1×ΔR0
であり、
ΔRn≧R(n−1)_step
の関係を満たしている。
R4_step=0.1×ΔR0 ・・・(10)
R5_step=0.00305×ΔR0 ・・・(12)
R6_step=0.000455×ΔR0 ・・・(14)
であり、
Ra_step≦0.1×ΔR0
Rb_step≦0.01×ΔR0<Ra_step
Rc_step≦0.001×ΔR0<Rb_step
の関係も満たしている。
例えば、抵抗回路のうち最も粗い抵抗値調整を行なう金属薄膜抵抗体として、アナログトリミング抵抗体を用い、図6(A)に示すダブルプランジ、(B)に示すサーペンタイン、(C)に示すLカットと称されるレーザ照射を行なうものを用いてもよい。これらの態様によれば、より大きい抵抗値範囲で抵抗値調整を行なうことができる。
また、上記の実施例では、抵抗値調整精度が粗いものから順に抵抗体R1,R2,R3又はR4,R5,R6を直列に接続しているが、本発明はこれに限定されるものではなく、金属薄膜抵抗体を直列に接続する順番は任意である。
直流電源1からの電源を負荷3に安定して供給すべく、定電圧発生回路5が設けられている。定電圧発生回路5は、直流電源1が接続される入力端子(Vbat)7、基準電圧発生回路(Vref)9、演算増幅器(比較回路)11、出力ドライバを構成するPチャネルMOSトランジスタ(以下、PMOSと略記する)13、分割抵抗回路15,17及び出力端子(Vout)19を備えている。
電圧検出回路21において、符号11は演算増幅器で、その反転入力端子(−)に基準電圧発生回路9が接続され、基準電圧Vrefが印加される。入力端子(Vsens)23から入力される測定すべき端子の電圧が分割抵抗回路15と17によって分割されて演算増幅器11の非反転入力端子(+)に入力される。演算増幅器11の出力は出力端子(Vout)25を介して外部に出力される。
抵抗体Rbottom、例えば図1に示した3つの抵抗体R1,R2,R3からなる抵抗回路27、抵抗体Rtopが直列に接続されている。
このような分割抵抗回路では、例えば抵抗体R1,R2,R3に対してレーザビームを照射することにより、所望の直列抵抗値を得ることができる(図1も参照。)。
また、本発明を構成する抵抗回路が適用される半導体装置は分割抵抗回路を備えた半導体装置に限定されるものではなく、金属薄膜抵抗体を備えた半導体装置であれば、本発明を適用することができる。
Claims (6)
- レーザビームが照射されて切断又は変質されて抵抗値調整される複数の金属薄膜抵抗体が直列に接続されてなる抵抗回路を備えた半導体装置において、
前記抵抗回路は直列に接続された3個以上の金属薄膜抵抗体を備え、
n番目(nは2以上の整数)の金属薄膜抵抗体の抵抗値調整範囲ΔRnと、(n−1)番目の抵抗値調整精度R(n−1)_stepの関係が以下の関係を満たし、
かつ、前記金属薄膜抵抗体として3個の金属薄膜抵抗体Ra,Rb,Rcを備え、前記金属薄膜抵抗体Ra,Rb,Rcの抵抗値調整精度Ra_step,Rb_step,Rc_stepと、抵抗値調整範囲ΔRa,ΔRb,ΔRcの総抵抗値調整範囲ΔR0(=ΔRa+ΔRb+ΔRc)の関係が以下の関係を満たすことを特徴とする半導体装置。
ΔRn≧R(n−1)_step
Ra_step≦0.1×ΔR0
Rb_step≦0.01×ΔR0<Ra_step
Rc_step≦0.001×ΔR0<Rb_step
- 前記金属薄膜抵抗体Ra,Rb,Rcはオンライントリミング抵抗体である請求項1に記載の半導体装置。
- 前記金属薄膜抵抗体Raはラダートリミング抵抗体であり、前記金属薄膜抵抗体Rb,Rcはオンライントリミング抵抗体である請求項1に記載の半導体装置。
- 2個以上の金属薄膜抵抗体による分割によって電圧出力を得、金属薄膜抵抗体へのレーザビーム照射によって電圧出力を調整できる分割抵抗回路を備えた半導体装置において、
前記分割抵抗回路は、請求項1から3のいずれかに記載の抵抗回路を備えていることを特徴とする半導体装置。 - 入力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較するための比較回路をもつ電圧検出回路を備えた半導体装置において、
前記分割抵抗回路として請求項4に記載の分割抵抗回路を備えていることを特徴とする半導体装置。 - 入力電圧の出力を制御する出力ドライバと、出力電圧を分割して分割電圧を供給するための分割抵抗回路と、基準電圧を供給するための基準電圧発生回路と、前記分割抵抗回路からの分割電圧と前記基準電圧発生回路からの基準電圧を比較し、比較結果に応じて前記出力ドライバの動作を制御するための比較回路をもつ定電圧発生回路を備えた半導体装置において、
前記分割抵抗回路として請求項4に記載の分割抵抗回路を備えていることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005286123A JP4919642B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置 |
US11/529,179 US7292133B2 (en) | 2005-09-30 | 2006-09-28 | Resistance circuit, and voltage detection and constant voltage generating circuits incorporating such resistance circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005286123A JP4919642B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007096174A JP2007096174A (ja) | 2007-04-12 |
JP4919642B2 true JP4919642B2 (ja) | 2012-04-18 |
Family
ID=37913673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005286123A Expired - Fee Related JP4919642B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7292133B2 (ja) |
JP (1) | JP4919642B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4353258B2 (ja) * | 2007-02-20 | 2009-10-28 | セイコーエプソン株式会社 | 抵抗回路及び発振回路 |
US8169811B2 (en) * | 2010-07-13 | 2012-05-01 | Nxp B.V. | Non-volatile re-programmable memory device |
CN102467144B (zh) * | 2010-11-05 | 2014-03-12 | 成都芯源***有限公司 | 电压调节器的输出电压修调装置及修调方法 |
US9453914B2 (en) * | 2011-09-08 | 2016-09-27 | Continental Advanced Lidar Solutions Us, Inc. | Terrain mapping LADAR system |
JP6197312B2 (ja) | 2013-03-12 | 2017-09-20 | 株式会社リコー | センサ素子およびセンサ素子の製造方法 |
CN112349468B (zh) * | 2020-11-11 | 2022-05-03 | 中国电子科技集团公司第二十九研究所 | 用于微波组件的高精度电阻分压电路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2398374A1 (fr) * | 1977-07-19 | 1979-02-16 | Lignes Telegraph Telephon | Ajustement de resistances pour circuits hybrides |
JPH01133303A (ja) * | 1987-11-18 | 1989-05-25 | Minolta Camera Co Ltd | 膜抵抗体の形成方法 |
JPH03255601A (ja) * | 1990-03-05 | 1991-11-14 | Nec Corp | レーザトリミング装置 |
IL94340A (en) * | 1990-05-09 | 1994-05-30 | Vishay Israel Ltd | Selectable high precision resistor and technique for production thereof |
JPH0689974A (ja) * | 1992-09-08 | 1994-03-29 | Toshiba Lighting & Technol Corp | 抵抗体と、その抵抗値および温度係数とを設定する方法 |
US5432630A (en) * | 1992-09-11 | 1995-07-11 | Motorola, Inc. | Optical bus with optical transceiver modules and method of manufacture |
US5291174A (en) * | 1993-02-04 | 1994-03-01 | General Motors Corporation | Ceramic substrate blower motor resistor array |
JPH08124729A (ja) * | 1994-10-28 | 1996-05-17 | Nec Corp | トリミング用膜抵抗体及びその実装構造並びにそのトリ ミング方法 |
JPH09232117A (ja) * | 1996-02-28 | 1997-09-05 | Matsushita Electric Works Ltd | 半導体装置 |
JPH1187627A (ja) * | 1997-09-11 | 1999-03-30 | Toshiba Corp | 半導体装置及びファンクショントリミング方法 |
JP4419214B2 (ja) * | 1999-03-08 | 2010-02-24 | パナソニック株式会社 | チップ形ptcサーミスタ |
US6229428B1 (en) * | 2000-05-30 | 2001-05-08 | The United States Of America As Represented By The Secretary Of The Navy | Microcircuit resistor stack |
JP3894833B2 (ja) | 2001-05-14 | 2007-03-22 | 株式会社リコー | 抵抗回路並びにそれを用いた電圧検出回路及び定電圧発生回路 |
JP4484548B2 (ja) * | 2004-03-08 | 2010-06-16 | 株式会社リコー | 半導体装置 |
-
2005
- 2005-09-30 JP JP2005286123A patent/JP4919642B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-28 US US11/529,179 patent/US7292133B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070075825A1 (en) | 2007-04-05 |
US7292133B2 (en) | 2007-11-06 |
JP2007096174A (ja) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4919642B2 (ja) | 半導体装置 | |
KR102536213B1 (ko) | 반도체 장치 | |
JPH01199404A (ja) | トリミング抵抗回路網 | |
TWI588639B (zh) | 分壓電路 | |
US20060197649A1 (en) | Resistance hybrid, and voltage detection and constant voltage generating circuits incorporating such resistance hybrid | |
US20090002120A1 (en) | Electrically adjustable resistor | |
US9429967B2 (en) | High precision resistor and trimming method thereof | |
JP2008021726A (ja) | トリミング回路及び半導体装置 | |
US5233327A (en) | Active resistor trimming by differential annealing | |
JP3894833B2 (ja) | 抵抗回路並びにそれを用いた電圧検出回路及び定電圧発生回路 | |
US7566946B2 (en) | Precision passive circuit structure | |
US6725436B2 (en) | Resistor circuit | |
JP2011204925A (ja) | 半導体装置 | |
US20020074319A1 (en) | Laser-trimmable digital resistor | |
US7855432B2 (en) | Integrated thermal characterization and trim of polysilicon resistive elements | |
JP2007243075A (ja) | 半導体装置 | |
US7205880B2 (en) | Trimmer impedance component, semiconductor device and trimming method | |
EP1935015B1 (en) | Semiconductor device | |
JP2001077310A (ja) | 電圧設定回路 | |
US20230343700A1 (en) | Semiconductor device | |
CN101427328A (zh) | 对线性和非线性微调引起的电阻温度系数偏移的补偿 | |
JP5531488B2 (ja) | 半導体装置 | |
JP2022094379A (ja) | 抵抗回路及び当該抵抗回路を備える電流検出回路 | |
Subrahmanyan | Yield improvement and flexible manufacturing of integrated circuits through laser trim | |
JPS59121863A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |