JP4911372B2 - Cpu再リセットを伴うcpu再初期化時におけるタイムアウト防止方法、その装置及びそのプログラム - Google Patents
Cpu再リセットを伴うcpu再初期化時におけるタイムアウト防止方法、その装置及びそのプログラム Download PDFInfo
- Publication number
- JP4911372B2 JP4911372B2 JP2009232457A JP2009232457A JP4911372B2 JP 4911372 B2 JP4911372 B2 JP 4911372B2 JP 2009232457 A JP2009232457 A JP 2009232457A JP 2009232457 A JP2009232457 A JP 2009232457A JP 4911372 B2 JP4911372 B2 JP 4911372B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- transaction
- cpu
- state
- timeout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Description
(ステップA503で記憶した割り込み状態)or(ステップA507で記憶した割り込み状態)xor(ステップA510で記憶した割り込み状態)
である。(ステップA511)。
101 コンテキスト保存部
102 IO Txn停止部
103 IO割り込み保存部
104 CPUリセット部
105 コンテキスト復帰部
106 IO Txn開始部
107 IO割り込み再送部
200 記憶装置
201 コンテキスト記憶部
202 IO割り込み記憶部
300 CPU
310 第1のコア
320 第2のコア
400 IOデバイス群
Claims (12)
- CPU再リセットを伴うCPU再初期化時におけるタイムアウトを防止するためのタイムアウト防止装置において、
前記CPUの再リセットが必要となった際に、前記CPUのレジスタ状態を保存するコンテキスト保存手段と、
IOトランザクションの停止を行うIOトランザクション停止手段と、
前記CPUのリセット処理を行うCPUリセット手段と、
前記コンテキスト保存手段が保存した前記CPUのレジスタ状態に基づいてコンテキストリストアを行うコンテキスト復帰手段と、
前記IOトランザクション停止手段が停止させたIOトランザクションを再開させるIOトランザクション開始手段と、
を備え、
前記レジスタ状態の保存をした後に第1のIOトランザクションの停止を行い、前記CPUリセット処理を行った後に第1のIOトランザクションの開始を行い、当該第1のIOトランザクションの開始をした後に第2のIOトランザクションの停止を行い、前記コンテキストリストアを行った後に第2のIOトランザクションの開始を行うことを特徴とするタイムアウト防止装置。 - 請求項1に記載のタイムアウト防止装置において、
前記CPUに対してのIO割り込み状態を保存するIO割り込み保存手段と、
前記IO割り込み保存手段が保存したIO割り込みを前記CPUに対して再送するIO割り込み再送手段と、を更に備え、
前記IO割り込み保存手段は、前記IOトランザクションが停止されていない間に発生したIO割り込みを保存することを特徴とするタイムアウト防止装置。 - 請求項2に記載のタイムアウト防止装置において、
前記IO割り込み保存手段は、
前記第1のIOトランザクションの停止後のIO割り込み状態である第1のIO割り込み状態を保存し、
前記第2のIOトランザクションの停止後のIO割り込み状態である第2のIO割り込み状態を保存し、
前記第2のIOトランザクションの開始を行った後のIO割り込み状態である第3のIO割り込み状態を保存し、
前記IO割り込み再送手段は、前記第1のIO割り込み状態又は第2のIO割り込み状態に含まれるIO割り込みであって、第3のIO割り込み状態に含まれていない割り込みについてのみ再送を行うことを特徴とするタイムアウト防止装置。 - 請求項1乃至3の何れか1項に記載のタイムアウト防止装置において、
前記CPUが有する複数のコアにおいてCLL(Core Level Lockstep)が実現されており、前記CPUの再リセットは、Non−Lockstep ModeからLockstep modeへと移行するためのLoL Recoveryに伴うものであることを特徴とするタイムアウト防止装置。 - CPU再リセットを伴うCPU再初期化時におけるタイムアウトを防止するためのタイムアウト防止装置が行うタイムアウト防止方法において、
前記タイムアウト防止装置が備えるコンテキスト保存手段が、前記CPUの再リセットが必要となった際に、前記CPUのレジスタ状態を保存するコンテキスト保存ステップと、
前記タイムアウト防止装置が備えるIOトランザクション停止手段が、第1のIOトランザクションの停止を行う第1のIOトランザクション停止ステップと、
前記タイムアウト防止装置が備えるCPUリセット手段が、前記CPUのリセット処理を行うCPUリセットステップと、
前記タイムアウト防止装置が備えるIOトランザクション開始手段が、前記第1のIOトランザクション停止ステップにおいて停止させた前記IOトランザクションの開始を行う第1のIOトランザクション開始ステップと、
前記IOトランザクション停止手段が、第2のIOトランザクションの停止を行う第2のIOトランザクション停止ステップと、
前記タイムアウト防止装置が備えるコンテキスト復帰手段が、前記コンテキスト保存ステップにおいて保存した前記CPUのレジスタ状態に基づいてコンテキストリストアを行うコンテキスト復帰ステップと、
前記IOトランザクション開始手段が、前記第2のIOトランザクション停止ステップにおいて停止させた前記IOトランザクションの開始を行う第2のIOトランザクション開始ステップと、
を備えることを特徴とするタイムアウト防止方法。 - 請求項5に記載のタイムアウト防止方法において、
前記タイムアウト防止装置が備えるIO割り込み保存手段が、前記CPUに対してのIO割り込み状態を保存するIO割り込み保存ステップと、
前記タイムアウト防止装置が備えるIO割り込み再送手段が、前記IO割り込み保存ステップにおいて保存されたIO割り込みを前記CPUに対して再送するIO割り込み再送ステップと、を更に備え、
前記IO割り込み保存手段は前記IO割り込み保存ステップにおいては、前記IOトランザクションが停止されていない間に発生したIO割り込みを保存することを特徴とするタイムアウト防止方法。 - 請求項6に記載のタイムアウト防止方法において、
前記IO割り込み保存手段が、前記IO割り込み保存ステップとして、
前記第1のIOトランザクションの停止後のIO割り込み状態である第1のIO割り込み状態を保存する第1のIO割り込み保存ステップと、
前記第2のIOトランザクションの停止後のIO割り込み状態である第2のIO割り込み状態を保存する第2のIO割り込み保存ステップと、
前記第2のIOトランザクションの開始を行った後のIO割り込み状態である第3のIO割り込み状態を保存する第3のIO割り込み保存ステップと、を行い、
前記IO割り込み再送手段は前記IO割り込み再送ステップにおいては、前記第1のIO割り込み状態又は第2のIO割り込み状態に含まれるIO割り込みであって、第3のIO割り込み状態に含まれていない割り込みについてのみ再送を行うことを特徴とするタイムアウト防止方法。 - 請求項5乃至7の何れか1項に記載のタイムアウト防止方法において、
前記CPUが有する複数のコアにおいてCLL(Core Level Lockstep)が実現されており、前記CPUの再リセットは、Non−Lockstep ModeからLockstep modeへと移行するためのLoL Recoveryに伴うものであることを特徴とするタイムアウト防止方法。 - CPU再リセットを伴うCPU再初期化時におけるタイムアウトを防止するためのタイムアウト防止プログラムにおいて、
前記CPUの再リセットが必要となった際に、前記CPUのレジスタ状態を保存するコンテキスト保存手段と、
IOトランザクションの停止を行うIOトランザクション停止手段と、
前記CPUのリセット処理を行うCPUリセット手段と、
前記コンテキスト保存手段が保存した前記CPUのレジスタ状態に基づいてコンテキストリストアを行うコンテキスト復帰手段と、
前記IOトランザクション停止手段が停止させたIOトランザクションを再開させるIOトランザクション開始手段と、
を備え、
前記レジスタ状態の保存をした後に第1のIOトランザクションの停止を行い、前記CPUリセット処理を行った後に第1のIOトランザクションの開始を行い、当該第1のIOトランザクションの開始をした後に第2のIOトランザクションの停止を行い、前記コンテキストリストアを行った後に第2のIOトランザクションの開始を行うタイムアウト防止装置としてコンピュータを機能させることを特徴とするタイムアウト防止プログラム。 - 請求項9に記載のタイムアウト防止プログラムにおいて、
前記タイムアウト防止装置は、
前記CPUに対してのIO割り込み状態を保存するIO割り込み保存手段と、
前記IO割り込み保存手段が保存したIO割り込みを前記CPUに対して再送するIO割り込み再送手段と、を更に備え、
前記IO割り込み保存手段は、前記IOトランザクションが停止されていない間に発生したIO割り込みを保存することを特徴とするタイムアウト防止プログラム。 - 請求項10に記載のタイムアウト防止プログラムにおいて、
前記IO割り込み保存手段は、
前記第1のIOトランザクションの停止後のIO割り込み状態である第1のIO割り込み状態を保存し、
前記第2のIOトランザクションの停止後のIO割り込み状態である第2のIO割り込み状態を保存し、
前記第2のIOトランザクションの開始を行った後のIO割り込み状態である第3のIO割り込み状態を保存し、
前記IO割り込み再送手段は、前記第1のIO割り込み状態又は第2のIO割り込み状態に含まれるIO割り込みであって、第3のIO割り込み状態に含まれていない割り込みについてのみ再送を行うことを特徴とするタイムアウト防止プログラム。 - 請求項9乃至11の何れか1項に記載のタイムアウト防止プログラムにおいて、
前記CPUが有する複数のコアにおいてCLL(Core Level Lockstep)が実現されており、前記CPUの再リセットは、Non−Lockstep ModeからLockstep modeへと移行するためのLoL Recoveryに伴うものであることを特徴とするタイムアウト防止プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009232457A JP4911372B2 (ja) | 2009-10-06 | 2009-10-06 | Cpu再リセットを伴うcpu再初期化時におけるタイムアウト防止方法、その装置及びそのプログラム |
US12/898,315 US8392642B2 (en) | 2009-10-06 | 2010-10-05 | Timeout preventing device, a timeout preventing method and a program thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009232457A JP4911372B2 (ja) | 2009-10-06 | 2009-10-06 | Cpu再リセットを伴うcpu再初期化時におけるタイムアウト防止方法、その装置及びそのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011081544A JP2011081544A (ja) | 2011-04-21 |
JP4911372B2 true JP4911372B2 (ja) | 2012-04-04 |
Family
ID=43824045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009232457A Expired - Fee Related JP4911372B2 (ja) | 2009-10-06 | 2009-10-06 | Cpu再リセットを伴うcpu再初期化時におけるタイムアウト防止方法、その装置及びそのプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8392642B2 (ja) |
JP (1) | JP4911372B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5682829B2 (ja) * | 2011-09-01 | 2015-03-11 | 日本電気株式会社 | 情報処理装置 |
US8880860B2 (en) * | 2011-12-02 | 2014-11-04 | Qualcomm Incorporated | Methods and apparatus for saving conditions prior to a reset for post reset evaluation |
US9483185B2 (en) * | 2014-12-16 | 2016-11-01 | Intel Corporation | Gradual context saving in a data storage device |
CN111538539B (zh) | 2020-04-23 | 2022-07-22 | 苏州浪潮智能科技有限公司 | 存储***启动方法、装置及计算机可读存储介质 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01239567A (ja) * | 1988-03-22 | 1989-09-25 | Fujitsu Ltd | 画像形成装置 |
JPH03102430A (ja) * | 1989-09-14 | 1991-04-26 | Nippon Telegr & Teleph Corp <Ntt> | 割り込み制御方式 |
KR980010717A (ko) * | 1996-07-24 | 1998-04-30 | 김광호 | 정전기에 의한 시스템 오동작 방지방법 |
US6948100B1 (en) * | 1999-02-24 | 2005-09-20 | Hitachi, Ltd. | Computer system and method of handling trouble of computer system |
WO2001016678A1 (fr) * | 1999-08-30 | 2001-03-08 | Mitsubishi Denki Kabushiki Kaisha | Systeme de controleur programmable et procede de reinitialisation dudit systeme |
JP2004046599A (ja) * | 2002-07-12 | 2004-02-12 | Nec Corp | フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム |
US7055060B2 (en) * | 2002-12-19 | 2006-05-30 | Intel Corporation | On-die mechanism for high-reliability processor |
US7711869B1 (en) * | 2007-12-20 | 2010-05-04 | Emc Corporation | Method for communicating plural signals generated at a source to a remote destination through a single wire |
-
2009
- 2009-10-06 JP JP2009232457A patent/JP4911372B2/ja not_active Expired - Fee Related
-
2010
- 2010-10-05 US US12/898,315 patent/US8392642B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8392642B2 (en) | 2013-03-05 |
US20110082959A1 (en) | 2011-04-07 |
JP2011081544A (ja) | 2011-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10585743B2 (en) | Multiple reset modes for a PCI host bridge | |
US7631244B2 (en) | Soft error correction method, memory control apparatus and memory system | |
JP4911372B2 (ja) | Cpu再リセットを伴うcpu再初期化時におけるタイムアウト防止方法、その装置及びそのプログラム | |
US20140089760A1 (en) | Storage of codeword portions | |
JP2008165449A (ja) | エラー訂正コード生成方法、およびメモリ制御装置 | |
CN109558277B (zh) | 微控制器及其控制方法 | |
US7966536B2 (en) | Method and apparatus for automatic scan completion in the event of a system checkstop | |
JP6247816B2 (ja) | 高完全性処理を提供する方法 | |
JP2003015900A (ja) | 追走型多重化システム、及び追走により信頼性を高めるデータ処理方法 | |
JP7012915B2 (ja) | コントローラ | |
JP2021072074A (ja) | 半導体装置および半導体装置の制御方法 | |
JP4985599B2 (ja) | Dma転送制御システム | |
US10922180B2 (en) | Handling uncorrected memory errors inside a kernel text section through instruction block emulation | |
US20150199228A1 (en) | Conditional branch programming technique | |
JP2010061258A (ja) | デュプレックスプロセッサシステム及びプロセッサ二重化方法 | |
US9081723B2 (en) | Data processing device | |
JP4976817B2 (ja) | プログラム処理装置及びプログラム処理方法 | |
JP2008192108A (ja) | 二重化情報処理システム | |
JP2812037B2 (ja) | 業務処理プログラムの再起動制御方式 | |
JP6275098B2 (ja) | 制御装置およびレジスタの故障復帰方法 | |
JP2011141756A (ja) | Cpu故障検出方法およびcpu故障検出装置 | |
CN117289591A (zh) | 一种基于fpga的可信芯片冗余控制方法及*** | |
JP2005122337A (ja) | バスシステム、ホストブリッジ、バスシステムのオンライン再立ち上げ方法及びプログラム | |
JP2004102702A (ja) | 半導体装置の設計検証方法 | |
JP2006277532A (ja) | レジスタ退避復旧回路障害検出装置及び方法とそのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4911372 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |