JP4909077B2 - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP4909077B2
JP4909077B2 JP2006535835A JP2006535835A JP4909077B2 JP 4909077 B2 JP4909077 B2 JP 4909077B2 JP 2006535835 A JP2006535835 A JP 2006535835A JP 2006535835 A JP2006535835 A JP 2006535835A JP 4909077 B2 JP4909077 B2 JP 4909077B2
Authority
JP
Japan
Prior art keywords
plating layer
substrate
pair
protective film
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006535835A
Other languages
English (en)
Other versions
JPWO2006030705A1 (ja
Inventor
泰治 木下
俊樹 松川
直樹 渋谷
聖治 星徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006535835A priority Critical patent/JP4909077B2/ja
Publication of JPWO2006030705A1 publication Critical patent/JPWO2006030705A1/ja
Application granted granted Critical
Publication of JP4909077B2 publication Critical patent/JP4909077B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/06Electrostatic or electromagnetic shielding arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)

Description

本発明は、各種電子機器に採用されるチップ抵抗器に関するものである。
以下、従来のチップ抵抗器について、図面を参照しながら説明する。
図11は従来のチップ抵抗器の断面図を示したもので、基板1はアルミナ等の磁器からなる絶縁性を有するものである。この基板1の厚みは微小なチップ抵抗器ほど薄く、例えば、製品の外形寸法が0.6mm×0.3mmである0603チップ抵抗器では基板1の厚みは0.2mm、一方、製品の外形寸法が0.4mm×0.2mmである0402チップ抵抗器では基板1の厚みは0.1mmが標準となっている。
前記基板1の上面の左右両端部には一対の上面電極2が設けられている。この一対の上面電極2の膜厚は通常8μm程度である。前記基板1の上面には前記一対の上面電極2に両端部が重なるように抵抗体3が設けられている。この抵抗体3の厚みは通常8μm程度である。また、前記抵抗体3を覆うようにプリコートガラス層4が設けられている。このプリコートガラス層4の厚みは通常8μm程度である。また、前記抵抗体3の全体を覆うように保護膜6が設けられている。この保護膜6は、抵抗体3の上方に位置する部分で10μm〜30μmの厚さがあるため、表面張力によって中央付近がかまぼこ状に盛り上がった断面形状になっている。
前記基板1の裏面には前記一対の上面電極2と対向するように一対の裏面電極5が設けられている。前記基板1の両端面には前記一対の上面電極2および一対の裏面電極5と電気的に接続されるように一対の端面電極7が設けられている。前記一対の上面電極2の表面の一部、一対の端面電極7の表面および一対の裏面電極5の表面にはニッケルめっき層8が設けられている。また、ニッケルめっき層8を覆うようにはんだめっき層9が設けられている。このはんだめっき層9は前記保護膜5の中央部よりも低く設けられている。
次に、従来のチップ抵抗器の製造方法について、図面を参照しながら説明する。
図12(a)〜(c)および図13(a)〜(c)は従来のチップ抵抗器の製造工程図を示したもので、この図12(a)〜(c)および図13(a)〜(c)に基づいて、その製造方法を以下に説明する。
まず、図12(a)に示すように、上面と裏面にそれぞれ1次分割溝1aと2次分割溝1bをあらかじめ形成したアルミナ等の磁器からなる絶縁性を有するシート状の基板1cを用意し、そしてこのシート状の基板1cの上面に、前記1次分割溝1aを跨ぐように複数の上面電極2をスクリーン印刷法で形成する。なお、図示していないが、シート状の基板1cの裏面にも、前記1次分割溝1aを跨ぐように複数の裏面電極5をスクリーン印刷法で形成する。
次に、図12(b)に示すように、複数の上面電極2に一部が重なるように前記シート状の基板1cの上面に抵抗体3をスクリーン印刷法で形成するとともに、この抵抗体3を覆うようにプリコートガラス層4をスクリーン印刷法で形成し、さらに前記抵抗体3における全抵抗値が所定の抵抗値の範囲内に入るようにレーザ等によりプリコートガラス層4の上から抵抗体3にトリミング溝3aを施す。
次に、図12(c)に示すように、複数の抵抗体3を覆うように保護膜6をスクリーン印刷法で形成する。
次に、図12(c)に示す1次分割溝1aの部分で分割することにより、図13(a)に示すような短冊状の基板1dを構成するとともに、短冊状の基板1dの両端面に、上面電極2および裏面電極4と電気的に接続されるように端面電極7を塗着形成する。
次に、図13(a)に示す短冊状の基板1dを2次分割溝1bの部分で分割することにより、図13(b)に示すような個片状の基板1eを構成する。
最後に、図13(c)に示すように、上面電極2の表面の一部と裏面電極5の表面および端面電極7の表面にニッケルめっき層8(図示せず)を形成した後、その上にはんだめっき層9を形成することにより、従来のチップ抵抗器を製造していた。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平7−86003号公報
上記した従来のチップ抵抗器を電子機器のプリント基板に実装する場合は、図14に示すように、プリント基板10aの電極ランド10bにチップ抵抗器の裏面電極5をはんだ付けすることにより実装しているが、この場合、実装ノズル10cで保護膜6の上面を吸着し、そしてこの実装ノズル10cでチップ抵抗器の裏面電極5をプリント基板10aの電極ランド10bに位置合わせするようにしている。このため、従来のチップ抵抗器においては、チップ抵抗器の上面側の突出部である保護膜6の中央付近に押し込む力が集中し、チップ抵抗器の裏面側の突出部である一対の裏面電極5が受ける反発力とが合わさって、基板1を折る力が強く働いて基板1に大きな曲げ応力が作用することになり、これにより、図15に示すように、基板1が割れてしまうという課題を有していた。特に、この基板1の割れは、基板1の厚みが薄い微小なチップ抵抗器、例えば、製品の外形寸法が0.6mm×0.3mmである0603チップ抵抗器や、製品の外形寸法が0.4mm×0.2mmである0402チップ抵抗器においては、大きな課題となっていた。
本発明は上記従来の課題を解決するもので、実装ノズルを用いてチップ抵抗器を電子機器のプリント基板に実装する場合、実装時の応力により基板が割れることを抑制することができる微小サイズのチップ抵抗器を提供することを目的とするものである。
上記目的を達成するために、本発明に係るチップ抵抗器は、基板と、この基板の上面に設けられた一対の第1の上面電極と、この一対の第1の上面電極の上に重ねて形成された一対の第2の上面電極と、前記一対の第1の上面電極と電気的に接続されるように設けられた抵抗体と、前記基板の裏面側における前記一対の第1の上面電極と対向する位置に設けられた一対の裏面電極と、前記一対の第1の上面電極の各々とこれに対向する裏面電極とに電気的に接続されるように前記基板の端面に設けられた一対の端面電極と、少なくとも前記抵抗体を覆うように設けられた樹脂からなる保護膜と、少なくとも前記一対の上面電極の各々を覆うように形成されためっき層とを備え、前記一対の第2の上面電極の一部は前記保護膜を覆い、前記めっき層は、少なくとも前記一対の第2の上面電極の各々を覆う第1のめっき層と、この第1のめっき層を覆い、かつこの第1のめっき層よりも硬度が低くて柔らかい第2のめっき層とで構成されており、さらに、前記第1のめっき層の厚みは、前記第2のめっき層の厚みよりも厚く設定され、前記第1のめっき層および第2のめっき層のうち、前記第2の上面電極における前記保護膜の上に重なる端部の上方に位置する部分が、前記基板の上方からの荷重に対して当該荷重を2点で受けるように前記保護膜よりも上方に突出する突出部となり、この突出部は、前記一対の裏面電極の上方に対応する箇所に位置し、上面視にて前記裏面電極と重なっていることを特徴とするものである。
この構成によれば、チップ抵抗器を実装ノズルで吸着して電子機器のプリント基板に実装する場合、実装ノズルの押し込み力は少なくとも2点に分散されるため、基板に作用する曲げ応力が低減され、さらに、第1のめっき層よりも硬度が低くて柔らかい第2のめっき層の厚みを第1のめっき層の厚みよりも薄く設定しているため、第2のめっき層の変形の影響を抑制できて基板割れが発生しにくくなるものである。
以下、本発明の実施の形態におけるチップ抵抗器について、図面を参照しながら説明する。
(第1実施形態)
図1は本発明の第1実施形態におけるチップ抵抗器の断面図を示したもので、基板11は焼成済みのアルミナ等の磁器からなる絶縁性を有するものである。この基板11の厚みは微小なチップ抵抗器ほど薄く、例えば、製品の外形寸法が0.6mm×0.3mmである0603チップ抵抗器では基板11の厚みは0.2mm、一方、製品の外形寸法が0.4mm×0.2mmである0402チップ抵抗器では基板11の厚みは0.1mmが標準となっている。
前記基板11の上面の左右両端部には一対の第1の上面電極12が設けられている。この一対の第1の上面電極12は金を含有した金レジネートペーストにより構成されている。前記基板11の上面には前記第1の上面電極12に両端部が重なるように酸化ルテニウム系の抵抗体13が設けられている。また、前記抵抗体13の少なくとも一部を覆うようにガラス層14が設けられている。前記抵抗体13およびガラス層14には抵抗値を所望の値に調整するためのトリミング溝15が形成されている。また、前記抵抗体13を覆うようにエポキシ系樹脂を主成分とする保護膜16が設けられている。この保護膜16は左右両端部が前記一対の第1の上面電極12の上に重なるように設けられている。そしてこの保護膜16の基板11の上面からの高さは最も高いところで約10μmとなっている。
前記基板11の裏面には前記一対の第1の上面電極12と対向するように一対の裏面電極17が設けられている。この一対の裏面電極17は、スパッタ等の薄膜形成技術を用いて基板11の裏面から端面にかけて略L字形に形成されるもので、その構成は、クロムからなる第1層と、銅ニッケル合金からなる第2層の2層構造となっている。なお、この裏面電極17は基板11の端面に位置する部分が端面電極18を構成するものであり、その上端部は前記第1の上面電極12に電気的に接続されている。また、裏面電極17における基板11の裏面に位置する部分は、前記上面電極12よりも大きな面積を有していて、他方の裏面電極17に対向する側の端部が左右方向で上面電極12よりも内側に張り出している。
前記一対の第1の上面電極12の上には一対の第2の上面電極19が重ねて形成されている。この一対の第2の上面電極19は、スパッタ等の薄膜形成技術を用いて基板11の上面側から端面側にかけて略L字形に形成されるもので、その構成は、クロムからなる第1層と、銅ニッケル合金からなる第2層の2層構造となっている。そしてこの第2の上面電極19における基板11の端面側に位置する部分は、前記裏面電極17における端面電極18を構成する部分に電気的に接続されている。また、この第2の上面電極19における基板11の上面側に位置する部分は、前記第1の上面電極12の上に重なるとともに、他方の第2の上面電極19に対向する側の端部が前記保護膜16の上に重なっている。
前記一対の第2の上面電極19の表面、一対の端面電極18の表面および一対の裏面電極17の表面の露出部分は、一対の第1のめっき層20で覆われている。この一対の第1のめっき層20はニッケルから成り、その厚みは約10μmである。前記一対の第1のめっき層20の表面は一対の第2のめっき層21で覆われている。この一対の第2のめっき層21は錫から成り、その厚みは約6μmである。このように、前記第2のめっき層21の厚みは、第1のめっき層20の厚みよりも薄く設定されている。
そして前記第1のめっき層20および第2のめっき層21のうち、第2の上面電極19における保護膜16の上に重なる端部の上方に位置する部分が保護膜16よりも上方に突出する突出部22となっていて、チップ抵抗器の実装時にはこの突出部22に実装ノズルが当接するようになっている。この突出部22は、一対の裏面電極17の上方に対応する位置で基板11の前後方向(図1では紙面に垂直な方向)に延びる突条となっている。この突出部22において、第1のめっき層20の最上点は保護膜16の最も高い部分よりも約4μm上方に位置しており、さらに第2のめっき層21の最上点は保護膜16の最も高い部分よりも約10μm上方に位置している。
なお、上記第1のめっき層20を構成するニッケルのモース硬度は3.5、第2のめっき層21を構成する錫のモース硬度は1.8であり、前記第1のめっき層20は第2のめっき層21に比べて硬度が高くて硬い。一方、第2のめっき層21は第1のめっき層20に比べて硬度が低くて柔らかい。
上記本発明の第1実施形態においては、第1のめっき層20および第2のめっき層21で構成されるめっき層が保護膜16よりも上方に突出した構造となっているため、図5に示すように、例えば、製品の外形寸法が0.6mm×0.3mmである0603チップ抵抗器や、製品の外形寸法が0.4mm×0.2mmである0402チップ抵抗器の基板の厚みが極めて薄い微小なチップ抵抗器を電子機器のプリント基板23の電極ランド23aに実装ノズル24を用いて実装する場合、実装ノズル24が両突出部22に当接するようになる。従って、実装ノズルの押し込み力は両突出部22に分散されて基板11に作用する曲げ応力が低減されるため、基板割れが発生しにくくなる。しかも、第1のめっき層20は第2のめっき層21よりも硬度が高くて硬いので、実装ノズル24の押し込み力が強くて突出部22における硬度が低くて柔らかい第2のめっき層21が変形してしまっても、硬度が高くて硬い第1のめっき層20でその押し込み力を受け止めることができるため、基板11を折る力は働かず、その結果、通常の実装衝撃では基板11が割れることはないという効果が得られる。
また、上記本発明の第1実施形態においては、最外装の第2のめっき層21を低温で溶融する錫で形成しているため、プリント基板23に低融点金属(錫−鉛合金や錫−銀−銅合金など)によるはんだ実装を行うとき、最外装の第2のめっき層21と低融点金属は容易に融合することになり、これにより、はんだ濡れ性不良の発生を防止することができる。さらに、ニッケルから成る第1のめっき層20は融点が高く、はんだ実装時も溶融して合金化することがないため、裏面電極17や端面電極18が低融点金属に溶融してしまうのを防止するバリア層として働くことになり、これにより、接続信頼性を高めることができるという効果が得られる。
なお、基板11は、上記のように通常の実装衝撃によっては割れることはないが、それよりも大きな荷重が作用したときには割れるおそれがある。(表1)は、第1のめっき層20の厚みと第2のめっき層21の厚みがそれぞれ6μm/10μm、8μm/8μm、10μm/6μmに設定されたチップ抵抗器に対して上方から荷重を負荷したときに、基板11が割れる時の荷重値を示したものである。
Figure 0004909077
この(表1)から明らかなように、第1のめっき層20と第2のめっき層21の総厚み(厚みの総和)はいずれも16μmであり、第2のめっき層21の保護膜16からの突出量はいずれの条件でも同等であるが、第1のめっき層20が厚いほど、基板11を割るのに必要な荷重値は高くなっているもので、このことから、第1のめっき層20の厚みは、第2のめっき層21の厚みに比べて厚い程、何らかの要因によって実装ノズルの押し込み力が通常時よりも大きくなった場合でも基板11の割れが発生しにくく、好ましいものである。
なお、上記本発明の第1実施形態においては、第1のめっき層20を保護膜16よりも上方に突出させた場合について説明したが、少なくとも第2のめっき層21が保護膜16よりも上方に突出していれば、実装ノズルの押し込み力による基板11の割れを防止する効果は得られるものである。この場合、硬度が高くて硬い第1のめっき層20の厚みは、硬度が低くて柔らかい第2のめっき層21の厚みよりも厚くした方が、第2のめっき層21の変形の影響を抑制できるため、基板11の割れを防止する効果は大きくなる。
また、バラツキを考慮した上で基板11の実装割れに対する効果を得るためには、第2のめっき層21を保護膜16よりも平均で少なくとも8μm程度高くすることが望ましく、そのためには第1のめっき層20と第2のめっき層21の総厚みの平均値を少なくとも14μm程度にする必要がある。ただ、厚みは、厚くすればするほどコストがかかるため、基板11の実装割れに対する効果が得られる範囲内で薄くした方が良い。また、第2のめっき層21の厚みを薄くしすぎると、はんだ濡れ不良が発生しやすくなるため、錫めっきやはんだめっきの場合は厚みを最低3μm以上とする必要があり、そしてバラツキを考慮すると、第2のめっき層21の厚みは平均で5μm以上とする必要がある。実装ノズルの押し込み力による基板11の割れを抑制するためには、第1のめっき層20の厚みが第2のめっき層21の厚みよりも厚い方が有利であるため、めっき厚みの平均値としては、第2のめっき層21を6μm±1μm、第1のめっき層20を10μm±1μmの範囲内に設定するのが最適である。あるいは、製造工程でのばらつきを考慮して、第1のめっき層20を10μm±4μm、第2のめっき層21を6μ±3μmの範囲内に設定してもよい。
そして、上記本発明の第1実施形態のように、第1のめっき層20および第2のめっき層21で構成されるめっき層を部分的に突出する突出部22を有した形状に形成することにより、第1のめっき層20および第2のめっき層21を構成する材料を節約しながら基板11の割れを防ぐことができる。
なお、上記本発明の第1実施形態では、突出部22が突条となっている形態を示したが、突出部22は必ずしも突条となっている必要はなく、基板11の前後方向においても上方に突となる突起となっていて、基板11の前後方向に点在していてもよく、あるいは1点だけ設けられていてもよい。すなわち、突出部22は、基板11の上方からの荷重に対して、当該荷重を左右方向に離間する少なくとも2点で受けることができるようになっていればよい。
また、上記本発明の第1実施形態では、一対の突出部22の各々が一対の裏面電極17の上方に位置していて、左右方向における突出部22の最上点、すなわち上方からの荷重を受ける作用点同士の間の距離が一対の裏面電極17の対向する端部同士の間の距離よりも僅かに大きくなっているが、突出部22の最上点同士の間の距離は、一対の裏面電極17の対向する端部同士の間の距離の2分の1以上であれば、本発明の効果を顕著に得ることができる。ただし、上記実施形態のように、一対の突出部22の各々が一対の裏面電極17の上方に位置していれば、基板11には曲げ応力がほとんど作用しなくなるため、本発明の効果をさらに顕著に得ることができる。
次に、本発明の第1実施形態におけるチップ抵抗器の製造方法について、図面を参照しながら説明する。
図2(a)〜(c)、図3(a)〜(c)および図4(a)〜(d)は本発明の第1実施形態におけるチップ抵抗器の製造方法を示す製造工程図である。
まず、図2(a)に示すように、焼成済みのアルミナ等の磁器からなる絶縁性を有するシート状の基板11aを用意し、そしてこのシート状の基板11aの上面に、金を含有した金レジネートペーストをスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成することにより、複数の第1の上面電極12を升目状に並べて形成する。なお、シート状の基板11aの周辺部には、第1の上面電極12を形成しない領域を設けておく。
次に、図2(b)に示すように、複数の第1の上面電極12に一部が重なるように、すなわち複数の第1の上面電極12と電気的に接続されるように、スクリーン印刷工法により酸化ルテニウム系の複数の抵抗体13を前記シート状の基板11aの上面に形成し、ピーク温度850℃の焼成プロファイルで焼成することにより、抵抗体13を安定な膜とする。この抵抗体13の形成により、抵抗体13と前記第1の上面電極12は一列につながって形成されることになり、この列を多数、平行に並べて形成する。また、この抵抗体13を形成する際に同時に、抵抗体13と同じ材料を用いて位置合わせマーク11bを形成する。
次に、図2(c)に示すように、複数の第1の上面電極12間の抵抗体13を覆うように、スクリーン印刷工法により鉛硼珪酸ガラス系のガラス層14を前記シート状の基板11aの上面に形成し、ピーク温度600℃の焼成プロファイルで焼結することにより、ガラス層14を安定な膜とし、さらに、複数の第1の上面電極12間の抵抗体13の抵抗値を一定の値に調整するために、レーザトリミング工法によりガラス層14の上から抵抗体13にトリミングを行い、トリミング溝15を形成する。
次に、図3(a)に示すように、複数の抵抗体13を覆うように、スクリーン印刷工法によりエポキシ系樹脂を主成分とする保護膜16を形成し、ピーク温度200℃の硬化プロファイルで硬化することにより、保護膜16を安定な膜とする。
次に、図3(b)に示すように、シート状の基板11aを第1の上面電極12を形成した面を上にしてUVテープ(図示せず)に貼り付け、そして位置合わせマーク11bを基準にして、高速回転するブレードによるダイシング工法により、抵抗体13と第1の上面電極12からなる列と直交する方向に、第1の上面電極12が切断されるようにシート状の基板11aに第1のスリット溝11cを形成する。なお、この第1のスリット溝11cは、シート状の基板11aの周辺部を残して形成し、かつその溝幅はシート状の基板11aの厚みの0.5〜2倍程度にする。
次に、シート状の基板11aをUVテープ(図示せず)から引き剥がす。
次に、図3(c)に示すように、メタルマスク(図示せず)によってシート状の基板11aの裏面側における各第1のスリット溝11cの間に位置する部分をマスクした状態で、シート状の基板11aの裏面側から薄膜形成技術であるスパッタを行うことにより、シート状の基板11aの裏面の一部と第1のスリット溝11cの壁面に裏面電極17を形成する。この裏面電極17は、クロムからなる第1層と、銅ニッケル合金からなる第2層の2層構造となっている。なお、第1のスリット溝11cの壁面に位置する裏面電極17は端面電極18を構成するものである。
次に、図4(a)に示すように、メタルマスク(図示せず)によってシート状の基板11aの上面側における各第1のスリット溝11cの間に位置する部分をマスクした状態で、シート状の基板11aの上面側から薄膜形成技術であるスパッタを行うことにより、シート状の基板11aの上面の一部と第1のスリット溝11cの壁面に第2の上面電極19を形成する。この第2の上面電極19も、前記裏面電極17と同様に、クロムからなる第1層と、銅ニッケル合金からなる第2層の2層構造となっている。なお、第1のスリット溝11cの壁面に位置する第2の上面電極19は、前記裏面電極17における端面電極18を構成する部分に電気的に接続されるものである。また、前記第2の上面電極19は、シート状の基板11aの上面側において、第1の上面電極12の露出部分と、保護膜16の一部を覆うように形成される。
なお、前記図3(c)に示す裏面電極17と、図4(a)に示す第2の上面電極19を形成する順番は、本発明の第1実施形態の順番に限定されるものではなく、逆の順番、すなわち、図4(a)に示す第2の上面電極19を先に形成し、その後、図3(c)に示す裏面電極17を形成するようにしても、特に問題が生じることはない。また、裏面電極17と第2の上面電極19は、いずれもクロムからなる第1層と、銅ニッケル合金からなる第2層の2層構造としているが、これらは、例えば、ニッケルクロム合金の1層構造で形成してもよいものである。
次に、図4(b)に示すように、シート状の基板11aを第1の上面電極12が形成された面を上にしてUVテープ(図示せず)に貼り付け、そして位置合わせマーク11bを基準にして、高速回転するブレードによるダイシング工法により、抵抗体13と第1の上面電極12からなる列と平行な方向に、抵抗体13を切断しないようにしながら、シート状の基板11aに第2のスリット溝11dを形成する。この第2のスリット溝11dが形成されると、個片化されて複数の基板11に分離される。
次に、UVテープ(図示せず)から、第1のスリット溝11cと第2のスリット溝11dの形成により切断されて個片化された複数の基板11を剥離して、図4(c)に示すような個片化されたチップ抵抗器本体11eを得る。
最後に、図4(d)に示すように、チップ抵抗器本体11eにおける第2の上面電極19の表面、端面電極18の表面および裏面電極17の表面にバレルめっき法により、ニッケルからなる第1のめっき層20と、錫からなる第2のめっき層21を形成して、図1に示すようなチップ抵抗器を製造する。
なお、上記本発明の第1実施形態においては、第1の上面電極12と第2の上面電極19で上面電極を構成する例で説明したが、第1の上面電極12だけで上面電極を構成しても良い。
また、抵抗体13をガラス層14と保護膜16の2層で覆う構成について説明したが、ガラス層14をなくして保護膜16のみで抵抗体13を覆う構成にしてもよい。
そしてまた、第1のめっき層20はニッケルで形成した場合について説明したが、この第1のめっき層20は硬度が高く、はんだ実装時にバリア層となる材料で構成すれば同様の効果が期待できるもので、例えばモース硬度が3.0である銅で第1のめっき層20を形成しても良く、また、ニッケルめっき層と銅めっき層あるいは銅めっき層とニッケルめっき層の複合層で第1のめっき層20を形成しても良いものである。
さらに、第2のめっき層21は錫めっきで形成した場合について説明したが、この第2のめっき層21は第1のめっき層よりも硬度が低くかつはんだ濡れ性の良い材料で構成すれば同様の効果が期待できるもので、例えばはんだ(錫−鉛合金)や金で第2のめっき層21を形成しても良いものである。
(第2実施形態)
図6は本発明の第2実施形態におけるチップ抵抗器の断面図を示したもので、基板31は焼成済みのアルミナ等の磁器からなる絶縁性を有するものである。この基板31の厚みは微小なチップ抵抗器ほど薄く、例えば、製品の外形寸法が0.6mm×0.3mmである0603チップ抵抗器では基板31の厚みは0.2mm、一方、製品の外形寸法が0.4mm×0.2mmである0402チップ抵抗器では基板31の厚みは0.1mmが標準となっている。
前記基板31の上面の左右両端部には一対の上面電極32が設けられている。この一対の上面電極32は金を含有した金レジネートペーストにより構成され、かつその厚みは約1μmである。前記基板31の上面には前記第1の上面電極32に両端部が重なるように酸化ルテニウム系の抵抗体33が設けられている。この抵抗体33の厚みは3μm〜5μmである。また、前記抵抗体33の少なくとも一部を覆うようにプリコートガラス層34が設けられている。このプリコートガラス層34の厚みは約2μmである。前記抵抗体33およびプリコートガラス層34には抵抗値を所望の値に調整するためのトリミング溝35が形成されている。
また、前記抵抗体33を覆うようにエポキシ系樹脂を主成分とする保護膜36が設けられている。この保護膜36は左右両端部が前記一対の第1の上面電極32の上に重なるように設けられている。そして前記抵抗体33の上方に位置する部分の保護膜36の厚みは約4〜7μmと従来よりも薄く設定されている。
通常、保護膜36を樹脂系材料で構成した場合、保護膜36は樹脂系材料の表面張力によって、中央付近ほど厚いかまぼこ状の形状になる。この傾向は保護膜36の幅が狭いほど、また保護膜36の厚みが厚いほど顕著になるため、特に微小のチップ抵抗器においては、保護膜36の中央部はかまぼこ状に盛り上がった形状になりやすい。しかしながら、本発明の第2実施形態においては、抵抗体33の上方に位置する部分の保護膜36の厚みを最大で7μmと非常に薄く仕上げているため、保護膜36は中央部が盛り上がることなく、上面をほぼフラットにすることができる。この保護膜36は、図6に示す断面形状のまま基板31の前後方向(図6では紙面と垂直な方向)に存していて、前記のほぼフラットな上面は、平面視で略矩形状をなしている。
前記基板31の裏面には前記一対の上面電極32と対向するように一対の裏面電極37が設けられている。この一対の裏面電極37は銀系厚膜材料により構成されている。そして、この裏面電極37の上方に、前記保護膜36におけるほぼフラットな上面の左右両端部が位置している。
前記基板31の端面には前記一対の上面電極32および一対の裏面電極37と電気的に接続されるように一対の端面電極38が設けられている。この一対の端面電極38は銀系の導電性樹脂材料により構成されている。
前記一対の上面電極32の表面、一対の端面電極38の表面および一対の裏面電極37の表面の露出部分は、一対の第1のめっき層39で覆われている。この一対の第1のめっき層はニッケルから成っている。前記一対の第1のめっき層39の表面は一対の第2のめっき層40で覆われている。この一対の第2のめっき層40は錫から成っている。そして、第1のめっき層39および第2のめっき層40の厚みは、それぞれの厚みが3μm〜10μmの範囲に収まり、かつ、前記基板31の上面から第2のめっき層40の上面までの高さが7μm〜12μmの範囲内で、前記基板31の上面から保護膜36の上面までの高さ10μm〜14μmよりも低くなるように設定されている。換言すれば、保護膜36は、第1のめっき層39および第2のめっき層40で構成されるめっき層よりも上方に突出しており、チップ抵抗器の実装時には、保護膜36の上面に実装ノズルが当接し、実装ノズルの押し込み力が保護膜36の上面に作用するようになる。すなわち、チップ抵抗器の実装時には、保護膜36の上面に上方からの荷重を受ける多数の作用点が存在することになる。
次に、本発明の第2実施形態におけるチップ抵抗器の製造方法について、図面を参照しながら説明する。
図7(a)〜(c)および図8(a)〜(d)は本発明の第2実施形態におけるチップ抵抗器の製造方法を示す製造工程図である。
まず、図7(a)に示すように、上面と裏面にそれぞれ1次分割溝31aと2次分割溝31bをあらかじめ形成したアルミナ等の磁器からなる絶縁性を有するシート状の基板31cを用意し、そしてこのシート状の基板31cの上面に、前記1次分割溝31aを跨ぐように金を含有した金レジネートペーストをスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成することにより、複数の上面電極32を升目状に並べて形成する。なお、図示していないが、シート状の基板31cの裏面にも、前記1次分割溝31aを跨ぐように銀電極ペーストをスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成することにより複数の裏面電極37(図示せず)を形成する。
次に、図7(b)に示すように、複数の上面電極32に一部が重なるように前記シート状の基板31cの上面に酸化ルテニウム系の抵抗ペーストをスクリーン印刷し、ピーク温度850℃の焼成プロファイルで焼成することにより抵抗体33を形成する。
次に、図7(c)に示すように、複数の上面電極32間の抵抗体33を覆うように、スクリーン印刷工法により鉛硼珪酸ガラス系のプリコートガラス層34を前記シート状の基板31cの上面に形成し、ピーク温度600℃の焼成プロファイルで焼成することにより、プリコートガラス層34を安定な膜とし、さらに、複数の上面電極32間の抵抗体33の抵抗値を測定しながら、レーザトリミング工法によりプリコートガラス層34の上から抵抗体33にトリミング溝35を形成することによって、抵抗値を所望の値に高精度で調整する。
次に、図8(a)に示すように、複数の抵抗体33を覆うように、スクリーン印刷工法によりエポキシ系樹脂を主成分とする保護膜36を形成し、ピーク温度200℃の硬化プロファイルで硬化することにより、保護膜36を安定な膜とする。
次に、図8(a)に示す1次分割溝31aの部分でシート状の基板31cを分割することにより、図8(b)に示すような短冊状の基板31dを構成するとともに、短冊状の基板31dの両端面に、上面電極32および裏面電極37と電気的に接続されるように導電性樹脂電極を塗布して硬化することにより端面電極38を形成する。
次に、図8(b)に示す短冊状の基板31dにおける2次分割溝31bの部分で分割することにより、図8(c)に示すような個片状の基板31eを構成する。
最後に、図8(d)に示すように、上面電極32の表面の一部と裏面電極37の表面および端面電極38の表面にバレルめっき法により、ニッケルからなる第1のめっき層39と、錫からなる第2のめっき層40を形成して、図6に示すようなチップ抵抗器を製造する。
上記本発明の第2実施形態においては、抵抗体33の厚みを3μm〜5μmとし、かつプリコートガラス層34の厚みを2μmとして、抵抗体33とプリコートガラス層34の総厚みを5μm〜7μmと薄く形成しているため、トリミング溝35の段差、すなわち、抵抗体33とプリコートガラス層34の総厚みを低く抑えることができ、これにより、薄い保護膜36を用いても、トリミング溝35を完全に保護膜36で覆うことができるため、耐環境性の低下が起こることはない。
また、図9に示すように、例えば、製品の外形寸法が0.6mm×0.3mmである0603チップ抵抗器や、製品の外形寸法が0.4mm×0.2mmである0402チップ抵抗器等の基板の厚みが極めて薄い微小なチップ抵抗器を電子機器のプリント基板41aの電極ランド41bに実装ノズル42を用いて実装する場合、実装ノズル42の押し込み力は、チップ抵抗器の上面側で最も高い部分である保護膜36に負荷される。そして保護膜36が受ける押し込み力と、裏面側の突出部である一対の裏面電極37が受ける反発力とが基板31を折る力として働くが、上記本発明の第2実施形態においては、抵抗体33の上方に位置する部分の保護膜36の厚みを約4〜7μmと従来よりも薄く設定することにより保護膜36の上面がほぼフラットになっているため、実装ノズル42の押し込み力が保護膜36に負荷されたとしても、従来のチップ抵抗器のように実装ノズル42の押し込み力が保護膜36の中央部に集中することはなく、実装ノズル42の押し込み力は保護膜36の上面のほぼ全面に分散される。これにより、基板31に作用する曲げ応力が低減されて、従来のチップ抵抗器に比べて基板31の割れが発生しにくくなる。
(表2)は、抵抗体33の上方に位置する部分の保護膜36の厚みと、基板31の割れが発生する荷重値(平均)を示したものである。
Figure 0004909077
この(表2)から明らかなように、上記保護膜36の厚みが7μm以下では、保護膜36の厚みが8μm〜12μmの場合と比べて、基板31の割れが発生する荷重値が顕著に大きくなっているもので、このことからも、基板31の割れが発生しにくくなっていることがわかる。このことは、保護膜36の厚みが7μm以下であれば、保護膜36の表面がほぼフラットになっていることを示している。
なお、トリミング溝35の段差、すなわち、抵抗体33とプリコートガラス層34の総厚みが保護膜36の厚みの2倍を超えると、保護膜36がトリミング溝35を完全に埋めることができずに抵抗体33が部分的に露出してしまうため、耐環境性が劣化する場合が発生する。そのため、トリミング溝35を形成し、かつ保護膜36を薄くする場合は、抵抗体33とプリコートガラス層34の総厚みを保護膜36の厚みの2倍以下にする必要がある。保護膜36の厚みの下限は4μmであるため、抵抗体33とプリコートガラス層34の総厚みは8μm以下とする必要がある。
また、保護膜36の厚みが3μm以下になると、衝撃荷重が加わったときの保護膜36のクッション効果が弱まるため、保護膜36の欠けが発生しやすくなる。よって、保護膜36の膜厚は4μm以上7μm以下とすることが望ましい。
そしてまた、トリミング溝35を形成しない場合は、抵抗体33とプリコートガラス層34の総厚みが保護膜36の厚みの2倍以上であっても信頼性上の問題は特に発生しないが、抵抗値精度が非常に悪くなり、歩留まりに悪影響を与える。したがって、抵抗体33とプリコートガラス層34の厚みの総和を保護膜36の厚みの2倍以下とすることが望ましい。
なお、上記本発明の第2実施形態においては、抵抗体33の上方に位置する部分の保護膜36の厚みを7μm以下にすることにより当該保護膜36の上面をほぼフラットにする形態を示したが、それ以外の研磨などの方法によって保護膜36の上面をほぼフラットにしてもよい。この場合には、保護膜36の上面のフラットな部分における前記一対の裏面電極37が互いに離間する方向(図6では左右方向)の距離、換言すれば保護膜36の上面に分布する上方からの荷重を受ける多数の作用点のうち最も外側に位置する作用点同士の間の距離が前記一対の裏面電極37の対向する端部同士の間の距離の2分の1以上になるようにすれば、本発明の効果を顕著に得ることができる。ただし、図6で示したように、保護膜36におけるほぼフラットな上面の左右両端部が一対の裏面電極37の上方に位置していれば、基板31に作用する曲げ応力が極めて小さくなるため、本発明の効果をさらに顕著に得ることができる。
なお、上記本発明の第2実施形態においては、抵抗体33をプリコートガラス層34と保護膜36の2層で覆う構成について説明したが、プリコートガラス層34をなくして保護膜36のみで抵抗体33を覆う構成にしても良く、これにおいて、トリミング溝35を抵抗体33に形成する場合は、抵抗体33の厚みを保護膜36の2倍以内にすれば良いものである。
また、抵抗体33スクリーン印刷工法で形成した場合について説明したが、スパッタなどの薄膜工法で形成しても良く、この場合は、非常に薄い抵抗体33の膜を形成することができ、保護膜36の表面のフラット性をさらに向上させることができるものである。
そしてまた、端面電極38は導電性樹脂電極を塗布して形成した場合について説明したが、スパッタなどの薄膜技術で端面電極38を形成しても良いものである。
さらに、上記本発明の第2実施形態に係るチップ抵抗器の製造方法として、上記本発明の第1実施形態で示した製造方法を採用することも可能であるし、逆に上記本発明の第1実施形態に係るチップ抵抗器の製造方法として、上記本発明の第2実施形態で示した製造方法を採用することも可能である。
(第3実施形態)
図10は本発明の第3実施形態におけるチップ抵抗器の断面図を示したものである。この第3実施形態は、上記第2実施形態に上記第1実施形態の変形例の形態を組み合わせたものであり、第2実施形態と同一構成部分には同一符号を付している。
すなわち、抵抗体33の上方に位置する部分の保護膜36の厚みが7μm以下に設定されることにより保護膜36の上面がほぼフラットになっているとともに、前記基板31の上面から第2のめっき層40の上面までの高さが12μm〜21μmの範囲内で、前記基板31の上面から保護膜36の上面までの高さ10μm〜14μmよりも高くなるように第1のめっき層39および第2のめっき層40の厚みが設定されていて、第1のめっき層39および第2のめっき層40で構成されるめっき層が保護膜36よりも上方に突出している。なお、第2のめっき層40の上面はほぼフラットになっている。
このように、抵抗体33の上方に位置する部分の保護膜36の厚みを薄く形成していることを利用すれば、第2のめっき層40の厚みを若干厚くするだけで、容易に第2のめっき層40を保護膜36よりも高くすることができる。具体的には、上面電極32や第1のめっき層39、第2のめっき層40の厚みを累計で4μm程度厚くすれば良く、その場合は、図10に示すように、第2のめっき層40が受ける押し込み力と、裏面側の突出部である一対の裏面電極37が受ける反発力とが略同じ位置にかかるため、基板31を折る力が働かず、基板割れが発生しないので、より好ましいと言える。
さらに、本実施形態のように、第2のめっき層40の上面がほぼフラットになっていれば、当該上面に実装ノズルの押し込み力が分散されるため、第2のめっき層40の変形量を小さくすることができる。
上述したように、本発明に係るチップ抵抗器は、基板と、この基板の上面に設けられた一対の上面電極と、この一対の上面電極と電気的に接続されるように設けられた抵抗体と、前記基板の裏面側における前記一対の上面電極と対向する位置に設けられた一対の裏面電極と、前記一対の上面電極の各々とこれに対向する裏面電極とに電気的に接続されるように前記基板の端面に設けられた一対の端面電極と、少なくとも前記抵抗体を覆うように設けられた樹脂からなる保護膜と、少なくとも前記一対の上面電極の各々を覆うように形成されためっき層とを備え、前記保護膜またはめっき層は、前記基板の上方からの荷重に対して、当該荷重を少なくとも2点で受け、前記めっき層は、少なくとも前記一対の上面電極の各々を覆う第1のめっき層と、この第1のめっき層を覆い、かつこの第1のめっき層よりも硬度が低くて柔らかい第2のめっき層とで構成されており、さらに、前記第1のめっき層の厚みは、前記第2のめっき層の厚みよりも厚く設定されていることを特徴とするものである。
この構成によれば、チップ形電子部品を実装ノズルで吸着して電子機器のプリント基板に実装する場合、実装ノズルの押し込み力は少なくとも2点に分散されて基板に作用する曲げ応力が低減されるため、基板割れが発生しにくくなる。また、第1のめっき層の厚みを第2のめっき層の厚みよりも厚く設定しているため、第1のめっき層よりも硬度が低くて柔らかい第2のめっき層の変形の影響を抑制でき、これにより、基板の割れを防止する効果が大きくなる。
前記チップ抵抗器において、前記第1のめっき層の厚みは、10μm±1μmの範囲内に設定され、前記第2のめっき層の厚みは、6μm±1μmの範囲内に設定されていることが好ましい。
この構成によれば、コストを抑えながら基板割れを有効に抑制することができる。
あるいは、製造工程でのばらつきを考慮して、前記第1のめっき層の厚みは、10μm±4μmの範囲内に設定され、前記第2のめっき層の厚みは、6μm±3μmの範囲内に設定されていてもよい。
また、前記チップ抵抗器においては、前記保護膜は、前記めっき層よりも上方に突出し、かつ、上面が略フラットになるように形成されており、この保護膜の上面に前記荷重が作用し、前記保護膜の略フラットな上面における前記一対の裏面電極が互いに離間する方向の両端部は、前記一対の裏面電極の上方に位置し、さらに、前記保護膜における前記抵抗体の上方に位置する部分の厚みを4μm以上7μm以下とし、前記抵抗体の厚みを前記保護膜の厚みの2倍以下とすることが好ましい。
この構成によれば、保護膜がめっき層よりも上方に突出しているため、保護膜の上面に荷重を作用させることができる。また、この構成によれば、基板に作用する曲げ応力が極めて小さくなるため、本発明の効果をさらに顕著に得ることができる。そしてまた、この構成によれば、保護膜の厚みを設定することによって保護膜の上面をほぼフラットにすることができる。さらにまた、この構成によれば、抵抗体にトリミング溝を形成した場合に、保護膜でトリミング溝を完全に埋めることができるため、保護膜から抵抗体が部分的に露出することを防止することができる。
そしてまた、前記チップ抵抗器において、前記抵抗体はプリコートガラス層を介して前記保護膜に覆われており、この抵抗体とプリコートガラス層の厚みの総和が前記保護膜の厚みの2倍以下になるように構成されていることが好ましい。
この構成によれば、プリコートガラス層で覆われた抵抗体にトリミング溝を形成した場合にも、保護膜でトリミング溝を完全に埋めることができるため、保護膜から抵抗体が部分的に露出することを防止することができる。
本発明にかかるチップ抵抗器は、実装時に実装ノズルから受ける荷重に起因する基板割れを抑制できるという効果を有し、特に、微小のチップ抵抗器に適用することにより有用となるものである。
図1は、本発明の第1実施形態におけるチップ抵抗器の断面図である。 図2(a)〜(c)は、同チップ抵抗器の製造方法を示す製造工程図である。 図3(a)〜(c)は、同チップ抵抗器の製造方法を示す製造工程図である。 図4(a)〜(d)は、同チップ抵抗器の製造方法を示す製造工程図である。 図5は、同チップ抵抗器を電子機器のプリント基板に実装した時の状態を示す縦断面図である。 図6は、本発明の第2実施形態におけるチップ抵抗器の断面図である。 図7(a)〜(c)は、同チップ抵抗器の製造方法を示す製造工程図である。 図8(a)〜(d)は、同チップ抵抗器の製造方法を示す製造工程図である。 図9は、保護膜が実装ノズルに当接する同チップ抵抗器を電子機器のプリント基板に実装した時の状態を示す縦断面図である。 図10は、本発明の第3実施形態におけるチップ抵抗器の断面図である。 図11は、従来のチップ抵抗器の断面図である。 図12(a)〜(c)は、同チップ抵抗器の製造方法を示す製造工程図である。 図13(a)〜(c)は、同チップ抵抗器の製造方法を示す製造工程図である。 図14は、同チップ抵抗器を電子機器のプリント基板に実装した時の状態を示す縦断面図である。 図15は、同チップ抵抗器を電子機器のプリント基板に実装した時、基板が割れた状態を示す縦断面図である。

Claims (1)

  1. 基板と、この基板の上面に設けられた一対の第1の上面電極と、この一対の第1の上面電極の上に重ねて形成された一対の第2の上面電極と、前記一対の第1の上面電極と電気的に接続されるように設けられた抵抗体と、前記基板の裏面側における前記一対の第1の上面電極と対向する位置に設けられた一対の裏面電極と、前記一対の第1の上面電極の各々とこれに対向する裏面電極とに電気的に接続されるように前記基板の端面に設けられた一対の端面電極と、少なくとも前記抵抗体を覆うように設けられた樹脂からなる保護膜と、少なくとも前記一対の上面電極の各々を覆うように形成されためっき層とを備え、
    前記一対の第2の上面電極の一部は前記保護膜を覆い、前記めっき層は、少なくとも前記一対の第2の上面電極の各々を覆う第1のめっき層と、この第1のめっき層を覆い、かつこの第1のめっき層よりも硬度が低くて柔らかい第2のめっき層とで構成されており、さらに、前記第1のめっき層の厚みは、前記第2のめっき層の厚みよりも厚く設定され、前記第1のめっき層および第2のめっき層のうち、前記第2の上面電極における前記保護膜の上に重なる端部の上方に位置する部分が、前記基板の上方からの荷重に対して当該荷重を2点で受けるように前記保護膜よりも上方に突出する突出部となり、この突出部は、前記一対の裏面電極の上方に対応する箇所に位置し、上面視にて前記裏面電極と重なっていることを特徴とするチップ抵抗器。
JP2006535835A 2004-09-15 2005-09-09 チップ抵抗器 Active JP4909077B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006535835A JP4909077B2 (ja) 2004-09-15 2005-09-09 チップ抵抗器

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004267926 2004-09-15
JP2004267927 2004-09-15
JP2004267927 2004-09-15
JP2004267926 2004-09-15
JP2006535835A JP4909077B2 (ja) 2004-09-15 2005-09-09 チップ抵抗器
PCT/JP2005/016597 WO2006030705A1 (ja) 2004-09-15 2005-09-09 チップ形電子部品

Publications (2)

Publication Number Publication Date
JPWO2006030705A1 JPWO2006030705A1 (ja) 2008-05-15
JP4909077B2 true JP4909077B2 (ja) 2012-04-04

Family

ID=36059958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006535835A Active JP4909077B2 (ja) 2004-09-15 2005-09-09 チップ抵抗器

Country Status (3)

Country Link
US (1) US7772961B2 (ja)
JP (1) JP4909077B2 (ja)
WO (1) WO2006030705A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI430293B (zh) * 2006-08-10 2014-03-11 Kamaya Electric Co Ltd Production method of corner plate type chip resistor and corner plate type chip resistor
US7982582B2 (en) 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
US20100236054A1 (en) * 2007-08-30 2010-09-23 Kamaya Electric Co., Ltd. Method and apparatus for manufacturing metal plate chip resistors
JP5145896B2 (ja) * 2007-11-21 2013-02-20 富士通株式会社 電子装置および電子装置製造方法
JPWO2010113341A1 (ja) * 2009-04-01 2012-10-04 釜屋電機株式会社 電流検出用金属板抵抗器及びその製造方法
JP6227877B2 (ja) * 2013-02-26 2017-11-08 ローム株式会社 チップ抵抗器、およびチップ抵抗器の製造方法
CN110070970B (zh) * 2013-04-04 2022-06-03 罗姆股份有限公司 芯片构件、电路组件及电子设备
WO2015162858A1 (ja) * 2014-04-24 2015-10-29 パナソニックIpマネジメント株式会社 チップ抵抗器およびその製造方法
DE102014107040A1 (de) 2014-05-19 2015-11-19 Epcos Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102014110560A1 (de) 2014-07-25 2016-01-28 Epcos Ag Sensorelement, Sensoranordnung und Verfahren zur Herstellung eines Sensorelements und einer Sensoranordnung
DE102014110553A1 (de) * 2014-07-25 2016-01-28 Epcos Ag Sensorelement, Sensoranordnung und Verfahren zur Herstellung eines Sensorelements
US9818512B2 (en) 2014-12-08 2017-11-14 Vishay Dale Electronics, Llc Thermally sprayed thin film resistor and method of making
JP6506639B2 (ja) * 2015-07-01 2019-04-24 Koa株式会社 チップ抵抗器の製造方法
JP2017168817A (ja) * 2016-03-15 2017-09-21 ローム株式会社 チップ抵抗器およびその製造方法
JP7478554B2 (ja) * 2020-03-03 2024-05-07 Koa株式会社 面実装型抵抗器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274614A (ja) * 1986-05-23 1987-11-28 ティーディーケイ株式会社 磁器の電極構造
JP2535441B2 (ja) 1990-08-21 1996-09-18 ローム株式会社 チップ型抵抗器の製造方法
JPH0786003A (ja) 1993-09-14 1995-03-31 Rohm Co Ltd チップ抵抗器の製造方法
JPH07169601A (ja) * 1993-12-16 1995-07-04 Matsushita Electric Ind Co Ltd 角形チップ抵抗器およびその製造方法
JP3276765B2 (ja) * 1994-02-16 2002-04-22 清川メッキ工業株式会社 チップ固定抵抗器の電極端子形成方法
JPH08222404A (ja) * 1995-02-15 1996-08-30 Matsushita Electric Ind Co Ltd チップ型電子部品およびその製造方法
JPH09246006A (ja) * 1996-03-08 1997-09-19 Matsushita Electric Ind Co Ltd 角形チップ抵抗器およびその製造方法
JP2000195701A (ja) * 1998-12-24 2000-07-14 Matsushita Electric Ind Co Ltd 角形チップ抵抗器およびその製造方法
JP2002231502A (ja) * 2001-02-06 2002-08-16 Koa Corp フィレットレス形チップ抵抗器及びその製造方法
JP2003282304A (ja) * 2002-03-25 2003-10-03 Koa Corp チップ抵抗器およびその製造方法
JP2004079811A (ja) * 2002-08-19 2004-03-11 Hokuriku Electric Ind Co Ltd チップ電子部品及びその製造方法
AU2003289337A1 (en) 2002-12-16 2004-07-09 Koa Kabushiki Kaisha Resistive material, resistive element, resistor and method for manufacturing resistor
JP2004259864A (ja) 2003-02-25 2004-09-16 Rohm Co Ltd チップ抵抗器

Also Published As

Publication number Publication date
US20080094169A1 (en) 2008-04-24
US7772961B2 (en) 2010-08-10
JPWO2006030705A1 (ja) 2008-05-15
WO2006030705A1 (ja) 2006-03-23

Similar Documents

Publication Publication Date Title
JP4909077B2 (ja) チップ抵抗器
JP4632358B2 (ja) チップ型ヒューズ
US8854175B2 (en) Chip resistor device and method for fabricating the same
JP2006310277A (ja) チップ型ヒューズ
JP2007227718A (ja) 抵抗素子を有する電子部品およびその製造法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP5255899B2 (ja) チップ抵抗器の製造方法及びチップ抵抗器
WO2018061961A1 (ja) チップ抵抗器
WO2020189217A1 (ja) チップ抵抗器
JP4295035B2 (ja) チップ抵抗器の製造方法
JP4729398B2 (ja) チップ抵抗器
JP4741355B2 (ja) チップ型電子部品
JP3447728B2 (ja) チップ抵抗器
KR101771836B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP5135745B2 (ja) チップ部品およびその製造方法
JP2011142117A (ja) ジャンパーチップ部品およびその製造方法
JP2009088368A (ja) 低抵抗チップ抵抗器の製造方法
JP2003068505A (ja) チップ抵抗器およびその製造方法
JP3353037B2 (ja) チップ抵抗器
JP4380398B2 (ja) ジャンパーチップ部品およびその製造方法
JP2005191404A (ja) チップ形電子部品
JP2005191402A (ja) チップ抵抗器、チップ部品及びチップ抵抗器の製造方法
JP2022189028A (ja) チップ部品
JP3159963B2 (ja) チップ抵抗器
JP6175435B2 (ja) ジャンパチップ部品の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4909077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150