JP4908325B2 - LSI wiring structure - Google Patents

LSI wiring structure Download PDF

Info

Publication number
JP4908325B2
JP4908325B2 JP2007167026A JP2007167026A JP4908325B2 JP 4908325 B2 JP4908325 B2 JP 4908325B2 JP 2007167026 A JP2007167026 A JP 2007167026A JP 2007167026 A JP2007167026 A JP 2007167026A JP 4908325 B2 JP4908325 B2 JP 4908325B2
Authority
JP
Japan
Prior art keywords
wiring
variation
capacitance
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007167026A
Other languages
Japanese (ja)
Other versions
JP2007251212A (en
Inventor
直之 執行
哲哉 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007167026A priority Critical patent/JP4908325B2/en
Publication of JP2007251212A publication Critical patent/JP2007251212A/en
Application granted granted Critical
Publication of JP4908325B2 publication Critical patent/JP4908325B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、半導体装置の設計に係り、特にＬＳＩの配線構造に関する。   The present invention relates to the design of a semiconductor device, and more particularly to an LSI wiring structure.

ＬＳＩの大規模化を実現するため、素子の微細化が進んでいる。この微細化の進展に伴い、パターニングやイオン注入などのプロセスばらつきの回路特性に与える影響が顕在化している。（N. Shigyo et al.,“Statistical Simulation of MOSFETS using TCAD: Meshing noise problem and selection of factors,”Proc.IWSM98, p. 10, 1998）。   In order to realize a large scale LSI, elements are being miniaturized. With the progress of miniaturization, the influence of process variations such as patterning and ion implantation on circuit characteristics has become apparent. (N. Shigyo et al., “Statistical Simulation of MOSFETS using TCAD: Meshing noise problem and selection of factors,” Proc. IWSM98, p. 10, 1998).

これまでに、プロセスばらつきが回路特性に与える影響については、感度解析に基づく手法（Z. J. Lin and C. j. Sponos, “Sensitivity study of interconnect using statistical design,”Proc. IWSM, p. 68, 1998）や解析式を使った検討が行われてきた（O. S. Nakagawa et al.,“modeling of pattern-dependent on-chip interconnect geometry variation for deep-submicron process and design technology,”Tech. Dig. IWSM, p. 137, 1997）。   So far, the effect of process variation on circuit characteristics has been investigated using a method based on sensitivity analysis (ZJ Lin and C. j. Sponos, “Sensitivity study of interconnect using statistical design,” Proc. IWSM, p. 68, 1998). And analytical formulas (OS Nakagawa et al., “Modeling of pattern-dependent on-chip interconnect geometry variation for deep-submicron process and design technology,” Tech. Dig. IWSM, p. 137 , 1997).

ＬＳＩの回路特性のひとつとしては、例えば回路遅延特性が挙げられる。回路の遅延時間は、配線長Ｌが長い場合、配線抵抗Ｒと配線容量Ｃの積ＲＣで与えられる。一方、配線長Ｌが短い場合、トランジスタのオン抵抗Ｒｔｒと配線容量Ｃとの積ＲｔｒＣで与えられる。（H. B. Bakoglu and J. D. Meindl,“Optimun interconnection circuits for VLSI,”IEEE Trans. Electron Devices, ED-32, p. 903, 1985）。つまり、良好な回路遅延特性を得るためには、配線性能として、配線長が長い場合は配線遅延ＲＣ、短い場合は配線容量Ｃが重要である。 One of the circuit characteristics of an LSI is, for example, a circuit delay characteristic. The delay time of the circuit is given by the product RC of the wiring resistance R and the wiring capacitance C when the wiring length L is long. On the other hand, when the wiring length L is short, it is given by the product R tr C of the on-resistance R tr of the transistor and the wiring capacitance C. (HB Bakoglu and JD Meindl, “Optimun interconnection circuits for VLSI,” IEEE Trans. Electron Devices, ED-32, p. 903, 1985). That is, in order to obtain good circuit delay characteristics, the wiring performance is important when the wiring length is long, and when the wiring length is short, the wiring capacity C is important.

従って、ＬＳＩの微細化に伴って、配線容量Ｃと配線遅延ＲＣの低減が急務となっているが、これに加えて、プロセスばらつきに起因する配線容量変動ΔＣと配線遅延変動Δ（ＲＣ）／（ＲＣ）の抑制もまた重要になってきている。このため、Ｃ及びΔＣ、ＲＣ及びΔ（ＲＣ）／（ＲＣ）を同時に抑制可能な配線構造を見出す必要がある。   Accordingly, with the miniaturization of LSIs, there is an urgent need to reduce the wiring capacitance C and the wiring delay RC. In addition to this, the wiring capacitance variation ΔC and the wiring delay variation Δ (RC) / Control of (RC) is also becoming important. For this reason, it is necessary to find a wiring structure that can simultaneously suppress C and ΔC, RC, and Δ (RC) / (RC).

しかし、従来はプロセスばらつきが回路特性に与える影響を解析するに止まり、プロセスばらつきによる容量変動△Ｃ／Ｃや配線遅延変動△ＲＣ／ＲＣの変動を抑制する配線構造の検討までは行われていなかった。またこのような配線構造を見いだすための技術的指針も無かった。   However, in the past, analysis of the effect of process variations on circuit characteristics has been limited, and no study has been made on a wiring structure that suppresses variations in capacitance variation ΔC / C and wiring delay variation ΔRC / RC due to process variations. It was. There was no technical guideline for finding such a wiring structure.

そこで、本発明の目的は、プロセスばらつきを考慮しつつ、実用に適した配線容量Ｃ又は配線遅延ＲＣの変動を抑制することの可能なＬＳＩの設計方法を提供することである。また、この設計方法に基づいた配線構造を提供することである。   SUMMARY OF THE INVENTION An object of the present invention is to provide an LSI design method capable of suppressing fluctuations in wiring capacitance C or wiring delay RC suitable for practical use while considering process variations. Moreover, it is providing the wiring structure based on this design method.

上記課題を達成するために、本発明によるＬＳＩの配線構造は、多層配線層を有する配線構造において、１ｍｍ以上の配線長を有する上層配線層では、配線の幅方向の配線間絶縁層の誘電率を、前記配線の厚み方向の配線間絶縁層の誘電率より相対的に高くした配線構造を有し、１ｍｍ未満の配線長を有する下層配線層では、配線の厚み方向の配線間絶縁層の誘電率を、前記配線の幅方向の配線間絶縁層の誘電率より相対的に高くした配線構造を有することを特徴とする。 In order to achieve the above object, an LSI wiring structure according to the present invention is a wiring structure having a multilayer wiring layer. In an upper wiring layer having a wiring length of 1 mm or more, the dielectric constant of the inter-wiring insulating layer in the width direction of the wiring In a lower wiring layer having a wiring length of less than 1 mm , the dielectric of the inter-wiring insulating layer in the thickness direction of the wiring. It has a wiring structure in which the rate is relatively higher than the dielectric constant of the inter-wiring insulating layer in the width direction of the wiring.

この特徴によれば、上層配線層では、配線の幅方向の配線間絶縁層の誘電率を、配線間絶縁層の誘電率より大きくすることにより、横方向の配線間のカップリング容量を増加させ、プロセスばらつきに対する配線遅延変動Δ（ＲＣ）／（ＲＣ）を抑制することができ、下層配線層では、配線の厚み方向の絶縁層の誘電率を、配線間絶縁層の誘電率より大きくすることにより、配線の対接地容量を増加させ、プロセスばらつきに対する配線容量変動△Ｃ／Ｃを抑制することができる。   According to this feature, in the upper wiring layer, the dielectric constant of the inter-wiring insulating layer in the width direction of the wiring is made larger than the dielectric constant of the inter-wiring insulating layer, thereby increasing the coupling capacitance between the horizontal wirings. The wiring delay variation Δ (RC) / (RC) with respect to process variations can be suppressed, and in the lower wiring layer, the dielectric constant of the insulating layer in the thickness direction of the wiring is made larger than the dielectric constant of the inter-wiring insulating layer. As a result, it is possible to increase the grounding capacitance of the wiring and suppress the wiring capacitance variation ΔC / C with respect to process variations.

本発明によれば、プロセスばらつきを考慮しつつ、実用に適した配線容量Ｃ又は配線遅延ＲＣの変動を抑制することの可能なＬＳＩの配線構造を提供することが可能となる。   According to the present invention, it is possible to provide an LSI wiring structure capable of suppressing fluctuations in wiring capacitance C or wiring delay RC suitable for practical use while considering process variations.

（第１の実施の形態）
配線容量Ｃ、及び配線遅延ＲＣの低減に関して、従来の技術の問題点を解析した結果、本発明者等は、プロセスばらつきが配線容量ＣおよびＣと抵抗Ｒとの積である配線遅延に与える影響の抑制が重要であると判断した。この影響を解析した結果、Ｃの変動ΔＣ／ＣとＲＣの変動量Δ（ＲＣ）／（ＲＣ）は相反する関係にあることが分かった。これは、配線の「フリンジ容量」に起因する。 (First embodiment)
As a result of analyzing the problems of the prior art regarding the reduction of the wiring capacitance C and the wiring delay RC, the present inventors have found that the influence of the process variation on the wiring delay, which is the product of the wiring capacitances C and C and the resistance R, It was judged that the suppression of As a result of analyzing this influence, it has been found that the variation ΔC / C of C and the variation Δ (RC) / (RC) of RC are in a contradictory relationship. This is due to the “fringe capacitance” of the wiring.

図１は、１０％のプロセスばらつき量δＰがある場合のＣの変動量ΔＣ／ＣとＲＣの変動量Δ（ＲＣ）／（ＲＣ）をフリンジ容量比Ｆ（＝ＣＦ／ＣＰ、ここでＣＦとＣＰはフリンジおよび平行平板容量）の関数として表したものである。Ｆが大きければ、Ｃの変動を抑えられる。逆に、Ｆが小さいほどＲＣの変動量Δ（ＲＣ）／（ＲＣ）は少ない。 1, the variation amount of the variation amount [Delta] C / C and RC of C in the case where there is a 10% process variation amount δ P Δ (RC) / ( RC) the fringe capacitance ratio F (= C F / C P , wherein in C F and C P is a representation as a function of the fringe and parallel plate capacitance). If F is large, the fluctuation of C can be suppressed. Conversely, the smaller the F is, the smaller the RC fluctuation amount Δ (RC) / (RC).

さらに、所望のＣまたはＲＣの変動量とプロセスばらつき量δＰから、満たすべきフリンジ容量比Ｆを求める式を導出した。即ち、後に証明するように配線容量変動ΔＣ／Ｃと配線ＲＣ変動量Δ（ＲＣ）／（ＲＣ）をそれぞれの許容範囲ξＣおよびξＲＣ以内にするためには、フリンジ容量比Ｆは下記の式（１）または式（２）を満たさなければならない。 Furthermore, from the desired C or RC of variation and process variation amount [delta] P, to derive the equation for obtaining the fringe capacitance ratio F to be satisfied. That is, as will be proved later, in order to set the wiring capacitance fluctuation ΔC / C and the wiring RC fluctuation amount Δ (RC) / (RC) within the allowable ranges ξ C and ξ RC , the fringe capacitance ratio F is Equation (1) or equation (2) must be satisfied.


｜ΔＣ／Ｃ｜ ≦ ξＣ ← Ｆ ≧ δＰ／ξＣ − １ （１）

または、

｜Δ（ＲＣ）／ＲＣ｜≦ξＲＣ ← Ｆ≦（１−δＰ）・δＰ／（δＰ−ξＲＣ）−１ （２）

これら式と、容量シミュレータを用いて算出したＦから、配線構造を決められる。設計指針として、配線長Ｌが短い場合、Ｃ変動を抑えるためにＦを大きくする配線構造をすれば良い。一方、Ｌが長い場合、ＲＣ変動を抑えるためＦを小さくした方が良い。
| ΔC / C | ≦ ξ C ← F ≧ δ P / ξ C - 1 (1)

Or

| Δ (RC) / RC | ≦ ξ RC ← F ≦ (1−δ P ) · δ P / (δ P −ξ RC ) −1 (2)

The wiring structure can be determined from these equations and F calculated using the capacity simulator. As a design guideline, when the wiring length L is short, a wiring structure in which F is increased in order to suppress C variation may be used. On the other hand, when L is long, it is better to reduce F in order to suppress RC fluctuation.

また、容量変動とＲＣ変動を共に抑えたい場合には、妥協点としてＦ＝１−δＰとすれば、２つ変動をδＰの半分にまでなら抑えられる。例えば、δＰが１０％である図１の場合、２つの曲線の交点であるＦＣＲＣ＝０．９にする。 When it is desired to suppress both the capacity change and RC variation, if a compromise with the F = 1-δ P, is suppressed if two variations until half of the [delta] P. For example, in the case of FIG. 1 [delta] P is 10%, to F CRC = 0.9 is the intersection of the two curves.

以下、より詳しく説明する。図２は、解析に用いた周期的配線構造である。ここで、Ｓは配線間隔、Ｈは絶縁膜厚である。ピッチは一定とした。つまり、Ｗ＋Ｓ＝一定である。寸法は、Ｈで規格化した（２次元容量は、大きさではなく、形状で決まる）。Ｔ／Ｈ＝０．６で固定とした。配線容量は、２次元シミュレーションを用いて算出した。   This will be described in more detail below. FIG. 2 shows a periodic wiring structure used for the analysis. Here, S is a wiring interval, and H is an insulating film thickness. The pitch was constant. That is, W + S = constant. The dimensions were normalized with H (two-dimensional capacity is determined not by size but by shape). It was fixed at T / H = 0.6. The wiring capacity was calculated using a two-dimensional simulation.

図３は、Ｗを＋１０％、−１０％変化させた場合の配線容量Ｃへの影響である。シミュレーション結果と共に平行平板近似についても示した。平行平板近似では、対地容量Ｃ２０と配線間容量Ｃ２１をＣ２０／（κｏｘ・εｏ・Ｌ）＝Ｗ／Ｈ、Ｃ２１／（κｏ・εｏ・Ｌ）＝Ｔ／Ｓとして算出した。ここで、容量は絶縁膜の誘電定数κｏｘ・εｏと配線長Ｌで規格化した。Ｗが広いと対地容量Ｃ２０が支配的になり、一方、Ｗが狭くなると配線間容量Ｃ２１が支配的となる。実線がnominal値で、点線がＷを＋１０％、−１０％変化させた場合の配線容量Ｃである。 FIG. 3 shows the influence on the wiring capacitance C when W is changed by + 10% and −10%. The parallel plate approximation is also shown along with the simulation results. In the parallel plate approximation, the ground capacitance C 20 and the inter-wiring capacitance C 21 are C 20 / (κ ox · ε o · L) = W / H, C 21 / (κ o · ε o · L) = T / S Calculated. Here, the capacitance was normalized by the dielectric constant κ ox · ε o of the insulating film and the wiring length L. W is wide and earth capacitance C 20 is dominant, whereas, W is the wiring capacitance C 21 is dominant narrow. The solid line is the nominal value, and the dotted line is the wiring capacitance C when W is changed by + 10% and −10%.

図４は、Ｗを＋１０％、−１０％変化させた場合の相対変化量ΔＣ／Ｃである。Ｗ／Ｈ＝２近傍でΔＣ／Ｃの変化量は最小となる。一方、平行平板近似の場合、ΔＣ／Ｃは常に１０％程度である。この原因は、「フリンジ容量」である。このフリンジ容量により、Ｗの変化に対して、ΔＣ／Ｃが緩和される。つまり、ΔＣ／Ｃの変化が鈍くなる。従って、配線容量の変動を抑えるためには最適であると言える。しかし、後述するように、配線遅延の変動という観点からは、このＷ／Ｈ＝２という配線構造は最悪なものである。   FIG. 4 shows the relative change ΔC / C when W is changed by + 10% and −10%. In the vicinity of W / H = 2, the change amount of ΔC / C is minimized. On the other hand, in the case of parallel plate approximation, ΔC / C is always about 10%. The cause is “fringe capacity”. With this fringe capacity, ΔC / C is relaxed with respect to changes in W. That is, the change in ΔC / C becomes dull. Therefore, it can be said that it is optimal for suppressing fluctuations in wiring capacity. However, as will be described later, this wiring structure of W / H = 2 is the worst from the viewpoint of fluctuation of wiring delay.

図５は、配線抵抗Ｒを考慮して求めた配線遅延ＲＣの変動の相対変化量Δ（ＲＣ）／（ＲＣ）である。ここで、Ｒは断面積ＷＴに逆比例するとした。Ｗが広い場合と狭い場合の両極端で、Δ（ＲＣ）／（ＲＣ）が減少する。つまり、これらはＷのばらつきに対してＲＣ的には強い配線構造と言える。その中間のＷ／Ｈ＝２近傍では、Δ（ＲＣ）／（ＲＣ）は４％近くになっている。配線遅延の変動という観点からは、このＷ／Ｈ＝２という配線構造は最悪のものである。尚、平行平板近似の場合、Δ（ＲＣ）／（ＲＣ）は常に１％以下である。   FIG. 5 shows the relative change amount Δ (RC) / (RC) of the fluctuation of the wiring delay RC obtained in consideration of the wiring resistance R. Here, R is assumed to be inversely proportional to the cross-sectional area WT. Δ (RC) / (RC) decreases at both extremes when W is wide and narrow. That is, these can be said to be wiring structures that are strong in RC against W variations. In the middle of W / H = 2, Δ (RC) / (RC) is close to 4%. From the viewpoint of fluctuation of wiring delay, the wiring structure of W / H = 2 is the worst. In the parallel plate approximation, Δ (RC) / (RC) is always 1% or less.

これらは、以下のように説明できる。ΔＷが、抵抗Ｒと容量Ｃに与える影響は逆である。つまり、ΔＲ／ＲとΔＣ／Ｃが相殺する関係（負の相関）にある。例えば、配線幅Ｗが狭まるとＲは増えるが、逆に対地容量Ｃ２０は減る。これは配線間容量Ｃ２１でも同様で、Ｗが狭まるとスペースＳが広がり配線間容量Ｃ２１が減る（ピッチは一定）。単純化して、平行平板近似が成り立つと仮定すると、ＲＣの変動は０になる。 These can be explained as follows. The effect of ΔW on the resistance R and the capacitance C is opposite. That is, there is a relationship (negative correlation) in which ΔR / R and ΔC / C cancel each other. For example, although the wiring width W narrows R is increased, ground capacitance C 20 reversed is reduced. This is true even wiring capacitance C 21, W is the space S inter-wiring capacitance C 21 spread decreases the narrow (pitch constant). If we simplify and assume that the parallel plate approximation holds, the RC variation will be zero.

式で表すと、

Δ（ＲＣ）／ＲＣ＝［（Ｒ＋ΔＲ）（Ｃ＋ΔＣ）−ＲＣ］／ＲＣ
＝ΔＲ／Ｒ ＋ ΔＣ／Ｃ ＋ ΔＲΔＣ／ＲＣ

となる。平行平板近似が成り立てば、ΔＲ／Ｒ＋ΔＣ／Ｃ＝０となる。 Expressed as a formula:

Δ (RC) / RC = [(R + ΔR) (C + ΔC) −RC] / RC
= ΔR / R + ΔC / C + ΔRΔC / RC

It becomes. If the parallel plate approximation is established, ΔR / R + ΔC / C = 0.

実際には、微細化すると、配線の構造（Ｗ，Ｓ，Ｈ，Ｔ）により、Δ（ＲＣ）／（ＲＣ）は増加または減少する。これは、フリンジ容量が原因である。平行平板近似が、成り立たなくなるためである。例えば、対地容量Ｃ２０では、微細化によりΔＣ／Ｃがフリンジ容量のため緩和され（Ｗの変化に対して鈍くなり）、ΔＲ／Ｒがそのまま見えてしまう。一方、配線間容量は、微細化で平行平板近似が成り立つようになり、ΔＲ／Ｒ＝−ΔＣ／Ｃとなる。平行平板近似が成り立てば、ΔＲ／ＲとΔＣ／Ｃは相殺し、ＲＣの変動は０になる。 Actually, when miniaturized, Δ (RC) / (RC) increases or decreases depending on the structure of the wiring (W, S, H, T). This is due to the fringe capacity. This is because the parallel plate approximation does not hold. For example, in the ground capacity C 20 , ΔC / C is relaxed due to the fringe capacity due to miniaturization (it becomes dull with respect to the change in W), and ΔR / R can be seen as it is. On the other hand, the inter-wiring capacity becomes parallel plate approximation by miniaturization, and becomes ΔR / R = −ΔC / C. If the parallel plate approximation is established, ΔR / R and ΔC / C cancel each other, and RC fluctuation becomes zero.

図６は、Ｗを１０％増加した場合での式（１）の各成分である。ΔＣ／Ｃは、図３に示したものと同じである。ΔＲ／Ｒは、単に断面積から求めた。Ｗに逆比例し、一定の変化量である。ΔＣ／Ｃに対してΔＲ／Ｒは符号が逆であり、相殺する関係にある。しかし、Ｗ／Ｈ＝２付近では、フリンジ容量のためΔＣ／Ｃが小さく、ΔＲ／Ｒを相殺できない。このため、Δ（ＲＣ）／（ＲＣ）が大きくなる。つまり、ＷのばらつきΔＷに対してＲＣの変動が大きくなる。   FIG. 6 shows each component of the formula (1) when W is increased by 10%. ΔC / C is the same as that shown in FIG. ΔR / R was simply determined from the cross-sectional area. It is inversely proportional to W and is a constant change amount. ΔR / R is opposite in sign to ΔC / C and has a canceling relationship. However, in the vicinity of W / H = 2, ΔC / C is small due to the fringe capacity, and ΔR / R cannot be offset. For this reason, Δ (RC) / (RC) increases. That is, the RC variation becomes larger than the W variation ΔW.

次に、解析的に解く。配線容量は、平行平板成分ＣＰとフリンジ成分ＣＦから成る。 Next, it solves analytically. Wiring capacity consists parallel plate component C P fringe component C F.

Ｃ＝ＣＰ＋ＣＦ＝（１＋Ｆ）ＣＰ
ここで、Ｆはフリンジ容量比で、Ｆ＝ＣＦ／ＣＰである。 C = C P + C F = (1 + F) C P
Here, F is a fringe capacity ratio, and F = C F / C P.

変動量について、以下の２つを仮定した。   The following two were assumed for the amount of variation.

（ｉ）フリンジ容量の変動ΔＣＦは、平行平板成分の変動ΔＣＰに比べて無視できる。 (I) variation of the fringe capacitor [Delta] C F is negligible compared to the variation [Delta] C P of the parallel plate component.

ΔＣＦ << ΔＣＰ
（ii）容量の平行平板成分と抵抗の変動量は相殺し、その絶対値はプロセスばらつきδＰと等しい。 ΔC F << ΔC P
The variation amount of the parallel plate component resistor (ii) capacity cancel each, its absolute value is equal to the process variation [delta] P.


ΔＣＰ／ＣＰ ＝ −ΔＲ／Ｒ ＝ δＰ （３）

これらの仮定に基づくと、容量変動ΔＣ／Ｃは、フリンジ容量比Ｆを使って、以下のように表される。
ΔC P / C P = −ΔR / R = δ P (3)

Based on these assumptions, the capacity variation ΔC / C is expressed as follows using the fringe capacity ratio F.


ΔＣ／Ｃ＝ΔＣＰ／（ＣＰ＋ＣＦ）＝［１／（１＋Ｆ）］・（ΔＣＰ／ＣＰ） （４）

ＲＣ変動Δ（ＲＣ）／（ＲＣ）は、以下のように表される。
ΔC / C = ΔC P / (C P + C F ) = [1 / (1 + F)] · (ΔC P / C P ) (4)

The RC fluctuation Δ (RC) / (RC) is expressed as follows.


Δ（ＲＣ）／ＲＣ ＝ ΔＲ／Ｒ ＋ ΔＣ／Ｃ ＋ ΔＲΔＣ／ＲＤ
＝ΔＲ／Ｒ＋［１／（１＋Ｆ）］・（ΔＣＰ／ＣＰ）・（１＋ΔＲ／Ｒ） （５）

さらに、式（３）を考慮すると、次のようになる。
Δ (RC) / RC = ΔR / R + ΔC / C + ΔRΔC / RD
= ΔR / R + [1 / (1 + F)] · (ΔC P / C P ) · (1 + ΔR / R) (5)

Further, considering equation (3), the following is obtained.


Δ（ＲＣ）／ＲＣ ＝ −｛１−［１／（１＋Ｆ）］・（１−δＰ）｝・δＰ （６）

容量変動ΔＣ／ＣとＲＣ変動Δ（ＲＣ）／（ＲＣ）をそれぞれξＣおよびξＲＣ以内にするためには、フリンジ容量比Ｆは次式を満たさなければならない。
Δ (RC) / RC = − {1− [1 / (1 + F)] · (1−δ P )} · δ P (6)

In order to make the capacity fluctuation ΔC / C and the RC fluctuation Δ (RC) / (RC) within ξC and ξRC, respectively, the fringe capacity ratio F must satisfy the following equation.


｜ΔＣ／Ｃ｜ ≦ ξＣ ← Ｆ ≧ δＰ／ξＣ − １ （１）

または、

｜Δ（ＲＣ）／ＲＣ｜≦ξＲＣ ← Ｆ≦（１−δＰ）・δＰ／（δＰ−ξＲＣ）−１ （２）

ここで、δＰはプロセスのばらつき量であり、δＰ＝ΔＣＰ／ＣＰ＝−ΔＲ／Ｒとした。これは、配線幅Ｗや配線膜厚Ｔに対するばらつきとしては、妥当な仮定である。試みに、δＰを０．１（１０％）とすると、ξＣ＝０．０５（５％）を実現するには、Ｆは１以上でなければならない。一方、ξＲＣ＝０．０５（５％）を実現するには、Ｆは０．８以下でなければならない。
| ΔC / C | ≦ ξ C ← F ≧ δ P / ξ C - 1 (1)

Or

| Δ (RC) / RC | ≦ ξ RC ← F ≦ (1−δ P ) · δ P / (δ P −ξ RC ) −1 (2)

Here, δ P is the amount of process variation, and δ P = ΔC P / C P = −ΔR / R. This is a reasonable assumption as variations with respect to the wiring width W and the wiring film thickness T. Attempts, when the [delta] P and 0.1 (10%), to achieve xi] C = 0.05 (5%) is, F is must be 1 or more. On the other hand, in order to realize ξ RC = 0.05 (5%), F must be 0.8 or less.

図１は、容量変動ΔＣ／ＣとＲＣ変動Δ（ＲＣ）／（ＲＣ）をフリンジ容量比Ｆの関数として表したものである。尚、Δ（ＲＣ）／（ＲＣ）は、符号ΔＣ／Ｃの逆である。この場合、負であり、絶対値をとり表示した。Ｆが増加するにつれ、容量変動ΔＣ／Ｃは減少する。逆にＲＣ変動Δ（ＲＣ）／（ＲＣ）が増加する。これは、前述の結論に一致する。やはり、プロセスばらつきδＰを０．１（１０％）とした図２の配線構造の場合、ξＣ＝０．０５（５％）にするにはＦは１以上でなければならなく、一方、ξＲＣ＝０．０５（５％）にするにはＦは０．８以下でなければならないことが分かる。 FIG. 1 shows the capacity fluctuation ΔC / C and the RC fluctuation Δ (RC) / (RC) as a function of the fringe capacity ratio F. Note that Δ (RC) / (RC) is the reverse of the sign ΔC / C. In this case, it was negative and displayed as an absolute value. As F increases, the capacity variation ΔC / C decreases. Conversely, RC fluctuation Δ (RC) / (RC) increases. This is consistent with the above conclusion. Again, when the wiring structure of FIG. 2 in which the process variation [delta] P 0.1 (10%), to xi] C = 0.05 (5%) is F instead must be at least 1, whereas, It can be seen that F must be 0.8 or less in order to achieve ξ RC = 0.05 (5%).

以下、具体例を説明する。容量変動とＲＣ変動は、背反するため、同時に変動を抑制することができない。しかし、ある程度なら２つの変動を抑えることはできる。このためには、図１の２つの曲線の交点となるフリンジ容量比ＦＣＲＣに設定するのが良い。ここで、ＦＣＲＣは式（４）と式（６）から、次のように表される。 Specific examples will be described below. Since the capacity fluctuation and the RC fluctuation are contradictory, the fluctuation cannot be suppressed at the same time. However, two fluctuations can be suppressed to some extent. For this purpose, it is preferable to set the fringe capacity ratio F CRC which is the intersection of the two curves in FIG. Here, F CRC is expressed as follows from the equations (4) and (6).

ＦＣＲＣ ＝１−δＰ （７）
また、このとき、ξＣとξＲＣは、δＰ << ２なら、以下のように近似できる。 F CRC = 1−δ P (7)
At this time, ξ C and ξ RC can be approximated as follows if δ P << 2.


ξＣ ＝ ξＲＣ ＝ δＰ／２

つまり、フリンジ容量比ＦＣＲＣの場合、容量変動ΔＣ／ＣとＲＣ変動Δ（ＲＣ）／（ＲＣ）をプロセスばらつきδＰの半分に抑えることができる。図１に示した２つの曲線の交点であるＦ＝０．９では、１０％のプロセスばらつきに対して、容量変動ΔＣ／ＣとＲＣ変動の２つの変動を共に５％程度にすることができる。
ξ C = ξ RC = δ P / 2

That is, in the case of fringe capacitance ratio F CRC, capacitance variation [Delta] C / C and RC variation Δ a (RC) / (RC) can be suppressed to half of the process variation [delta] P. At F = 0.9, which is the intersection of the two curves shown in FIG. 1, the two variations of capacity variation ΔC / C and RC variation can both be about 5% for a process variation of 10%. .

図７は、図２の配線構造でのフリンジ容量比Ｆである。Ｗ／Ｈ＝１近傍でＦ＝１となっている。この配線構造では、Ｗ／Ｈ＝１近傍でフリンジ容量が全体の容量に占める割合が最も高い。ここで、ＦＣＲＣ＝０．９となる配線構造は、Ｗ／Ｈは０．７または２である。そこで、Ｗ／Ｈと０．７とすると、例えばＷ＝Ｓ＝０．２５μｍでは、Ｈ＝０．３６μｍ、Ｔ＝０．２２μｍとすれば良い。 FIG. 7 shows the fringe capacitance ratio F in the wiring structure of FIG. F = 1 in the vicinity of W / H = 1. In this wiring structure, the ratio of the fringe capacitance to the total capacitance is highest in the vicinity of W / H = 1. Here, in the wiring structure in which F CRC = 0.9, W / H is 0.7 or 2. Therefore, when W / H is 0.7, for example, when W = S = 0.25 μm, H = 0.36 μm and T = 0.22 μm.

図８は、単一配線の構造モデルを示す図である。   FIG. 8 is a diagram showing a structural model of a single wiring.

図９は、単一配線でのフリンジ容量比Ｆである。このＦと式（１）、式（２）または式（７）から、所望の変動仕様を満たす配線構造を決定できる。   FIG. 9 shows the fringe capacitance ratio F in a single wiring. From this F and formula (1), formula (2), or formula (7), a wiring structure satisfying a desired variation specification can be determined.

又、配線長Ｌが長い場合、式（１）に示したように、ＲＣ変動Δ（ＲＣ）／（ＲＣ）を抑制するため、Ｆが小さい配線構造が望ましい。つまり配線容量として平行平板近似が成り立つようにする。逆に、Ｌが短い場合、配線容量の変動ΔＣ／Ｃを重視すべきであり、フリンジ容量比Ｆの大きい配線構造が良い。   Further, when the wiring length L is long, a wiring structure with a small F is desirable in order to suppress the RC fluctuation Δ (RC) / (RC) as shown in the equation (1). That is, the parallel plate approximation is established as the wiring capacity. Conversely, when L is short, the wiring capacitance variation ΔC / C should be emphasized, and a wiring structure having a large fringe capacitance ratio F is preferable.

具体的には、ＬＳＩでの回路の遅延時間は、配線長Ｌが１ｍｍ以上の長い場合、配線の抵抗Ｒと容量Ｃの積ＲＣで与えられる。一方、配線長Ｌが１ｍｍ未満の短い場合、トランジスタのオン抵抗をＲｔｒとして、Ｒｔｒで与えられる（M. R. Anand, Design of optimized high performance interconnect schemes for ULSI devices, Ph.D. Desertation, Waseda Univ., p. 4, 1999.）。つまり、配線としては、配線長が１ｍｍ以上の長い場合はＲＣ、１ｍｍ未満の短い場合は容量Ｃの抑制が重要である。 Specifically, the circuit delay time in the LSI is given by the product RC of the resistance R and the capacitance C of the wiring when the wiring length L is longer than 1 mm. On the other hand, if the wiring length L is shorter than 1 mm, the on-resistance of the transistor as R tr, is given by R tr (MR Anand, Design of optimized high performance interconnect schemes for ULSI devices, Ph.D. Desertation, Waseda Univ. , p. 4, 1999.). In other words, as the wiring, when the wiring length is longer than 1 mm, it is important to suppress the capacitance C when the wiring length is shorter than 1 mm.

配線長が１ｍｍ未満の短い場合に容量Ｃの変動を抑制するには、図４で、１０％のプロセス変動に対しＣの変動を７％以下に抑えるために配線幅Ｗと該配線直下の絶縁膜厚ＨとのＷ／Ｈが１≦Ｗ／Ｈ≦６としなければならない。又、配線長が１ｍｍ以上の長い場合にＲＣの変動を抑制するためには、図４から、配線幅Ｗと該配線直下の絶縁膜厚ＨとのＷ／Ｈが１以下または６以上としなければならない。   In order to suppress the variation of the capacitance C when the wiring length is shorter than 1 mm, the wiring width W and the insulation immediately below the wiring are suppressed in FIG. W / H with film thickness H must be 1 ≦ W / H ≦ 6. In order to suppress RC fluctuation when the wiring length is longer than 1 mm, the W / H between the wiring width W and the insulating film thickness H immediately below the wiring must be 1 or less or 6 or more from FIG. I must.

一方、多層配線では、下層の配線は短く、上層の配線は長い。そこで、下から２層目以下の配線は容量変動の抑制を主に考慮し、３層以上はＲＣ変動を考慮して、配線構造を決定すれば良い。   On the other hand, in the multilayer wiring, the lower layer wiring is short and the upper layer wiring is long. Therefore, the wiring structure in the second and lower layers from the bottom may be determined by mainly considering the suppression of capacitance fluctuations, and the wiring structure in the third and higher layers in consideration of RC fluctuations.

つまり、２層以下の配線は配線幅Ｗと該配線直下の絶縁膜厚ＨとのＷ／Ｈを１≦Ｗ／Ｈ≦６とし、容量変動を抑制する。一方、３層以上の配線ではＲＣの変動を３％以下に抑制するため、配線幅Ｗと該配線直下の絶縁膜厚ＨとのＷ／Ｈを１以下またはで６以上とする。   That is, for the wirings of two layers or less, the W / H between the wiring width W and the insulating film thickness H immediately below the wiring is set to 1 ≦ W / H ≦ 6, and the capacitance variation is suppressed. On the other hand, in order to suppress the fluctuation of RC to 3% or less in the wiring of three layers or more, the W / H between the wiring width W and the insulating film thickness H immediately below the wiring is set to 1 or less or 6 or more.

この結果、図１０に示すように、配線間絶縁層厚を考慮すると、２層目の配線幅Ｗと該配線膜厚Ｔとの比Ｗ／Ｈは、３層目の配線のＷ／Ｔは、３層目の配線のＷ／Ｔよりも大きくなる。   As a result, as shown in FIG. 10, when the inter-wiring insulating layer thickness is taken into consideration, the ratio W / H between the wiring width W of the second layer and the wiring film thickness T is W / T of the wiring of the third layer. It becomes larger than W / T of the wiring of the third layer.

配線間のカップリング容量によるクロストークを抑制するには手段として、図１１に示すように、電源線またはクロック信号線の配線１１をシールド・プレートとして電源線またはクロック信号線以外の上の配線１２と下の配線１３との配線間クロストークを抑制する。   As a means for suppressing the crosstalk due to the coupling capacitance between the wirings, as shown in FIG. 11, the wirings 12 other than the power supply lines or the clock signal lines are used with the wirings 11 of the power supply lines or the clock signal lines as shield plates. And inter-wiring crosstalk with the lower wiring 13 is suppressed.

さらに、図１２に示すように、電源線用またはクロック信号用の配線１１，１４の間にそれ以外の配線１５を位置し、電源線とクロック信号用の配線１１と１４をシールド・プレートとして、その間の配線１５での配線間クロストークを抑制を実現できる。   Further, as shown in FIG. 12, the other wiring 15 is positioned between the power supply line or clock signal wirings 11 and 14, and the power supply line and clock signal wirings 11 and 14 are used as shield plates. It is possible to suppress the crosstalk between the wirings 15 in the meantime.

（第２の実施の形態：Ｃｕ配線構造）
次に、Ｃｕ配線の場合を考える。図１４に示すように、Ｃｕ配線を用いる場合は拡散防止のためにＣｕ配線の底面と側面にバリアメタルを形成することが多い（M. T. Bohr,“Interconnect scaling-the real limiter to high performance ULSI、”Tech. Dig. 1995 IEDM, p. 241.）。このため、抵抗率がＡｌのほぼ半分のＣｕ配線を使っても、実効断面積が小さくなる。この影響は図１５に示すように、配線幅Ｗが狭くなると顕著になる。この効果を取り入れると、配線抵抗Ｒの変動ΔＲ／Ｒは、

｜ΔＲ／Ｒ｜ ＝ δＰ／（１ − ２Ｔｂ／Ｗ ＋ δＰ）

と表される。ここで、Ｔｂはバリアメタルの厚みである。通常、Ｔｂは１０〜２０ｎｍ程度である。 (Second embodiment: Cu wiring structure)
Next, consider the case of Cu wiring. As shown in FIG. 14, when Cu wiring is used, barrier metal is often formed on the bottom and side surfaces of Cu wiring to prevent diffusion (MT Bohr, “Interconnect scaling-the real limiter to high performance ULSI”). Tech. Dig. 1995 IEDM, p. 241.). For this reason, even if Cu wiring whose resistivity is almost half that of Al is used, the effective area is reduced. As shown in FIG. 15, this effect becomes significant when the wiring width W is narrowed. Taking this effect into account, the variation ΔR / R of the wiring resistance R is

| ΔR / R | = δ P / (1 - 2T b / W + δ P)

It is expressed. Here, Tb is the thickness of the barrier metal. Normally, T b is about 10~20nm.

従って、Ｃｕ配線の場合、バリアメタルを考慮すると、配線抵抗変動ΔＲ／ＲをξＲ以内にするためには、Ｔｂ／Ｗは下記の式（８）を満たさなければならない。 Therefore, in the case of Cu wiring, considering the barrier metal, T b / W must satisfy the following formula (8) in order to keep the wiring resistance fluctuation ΔR / R within ξ R.


｜ΔＲ／Ｒ｜≦ξＲ ← Ｔｂ／Ｗ≦０．５［１−δＰ・（１−１／ξＲ）］ （８）

また、配線ＲＣ変動Δ（ＲＣ）／（ＲＣ）をξＲＣ以内にするためには、プロセスばらつき量をδＰとして、Ｔｂ／Ｗおよびフリンジ容量比は次式を満たさなければならない。
| ΔR / R | ≦ ξ R ← T b /W≦0.5 [1- δ P · (1-1 / ξ R )] (8)

Further, in order to the wiring RC variation Δ (RC) / (RC) is within xi] RC is a process variation amount as δ P, T b / W and the fringe capacitance ratio must satisfy the following equation.


［δＰ／（１−２Ｔｂ／Ｗ＋δＰ）］・［１＋δＰ／（１＋Ｆ）］＋δＰ／（１＋Ｆ）≦ξＲＣ （９）

以下、より詳しく説明する。ここでも、図１４に示したような周期的な配線構造について考える。やはり、Ｓは配線間隔、Ｈは絶縁膜厚、Ｔは配線膜厚である。ピッチは一定とした。つまり、Ｗ＋Ｓ＝一定である。Ｔ／Ｈ＝０．６で固定とした。
[Δ P / (1-2T b / W + δ P )] · [1 + δ P / (1 + F)] + δ P / (1 + F) ≦ ξ RC (9)

This will be described in more detail below. Here again, a periodic wiring structure as shown in FIG. 14 is considered. Again, S is the wiring interval, H is the insulating film thickness, and T is the wiring film thickness. The pitch was constant. That is, W + S = constant. It was fixed at T / H = 0.6.

図１５は、バリアメタルの配線抵抗Ｒへの影響である。バリアメタルが無ければ、ＲはＷに逆比例する。しかし、バリアメタルが一定膜厚存在する場合（ここではＴｂ／Ｈ＝０．０５）、Ｗの微細化と共に、１／Ｗより急激に増加する。言換えると、実効的断面積が急激に減少する。 FIG. 15 shows the influence of the barrier metal on the wiring resistance R. If there is no barrier metal, R is inversely proportional to W. However, when the barrier metal has a constant film thickness (here, T b /H=0.05), it rapidly increases from 1 / W as W becomes finer. In other words, the effective cross-sectional area decreases rapidly.

図１６は、Ｗが＋１０％増加した場合の配線抵抗の変動量ΔＲ／Ｒである。図１５で述べたように、Ｗの微細化と共に、Ｒが１／Ｗよりも急激に増加するため、ΔＲ／Ｒも急増する。   FIG. 16 shows the wiring resistance variation ΔR / R when W increases by + 10%. As described with reference to FIG. 15, with the miniaturization of W, since R increases more rapidly than 1 / W, ΔR / R also increases rapidly.

配線幅の変動ΔＷのみを考慮し、Ｒが配線の断面積に逆比例すると、ΔＲ／Ｒは以下のように表される。   Considering only the wiring width variation ΔW, if R is inversely proportional to the cross-sectional area of the wiring, ΔR / R is expressed as follows.


｜ΔＲ／Ｒ｜ ＝ δＰ／（１ − ２Ｔｂ／Ｗ ＋ δＰ）

ここで、δＰ ＝ΔＷ／Ｗとした。従って、Ｃｕ配線の場合、バリアメタルを考慮すると、配線抵抗変動ΔＲ／ＲをξＲ以内にするためには、Ｔｂ／Ｗは式（８）を満たさなければならない。
| ΔR / R | = δ P / (1 - 2T b / W + δ P)

Here, δ P = ΔW / W. Therefore, in the case of the Cu wiring, considering the barrier metal, in order to make the wiring resistance fluctuation ΔR / R within ξ R , T b / W must satisfy Expression (8).


｜ΔＲ／Ｒ｜≦ξＲ ← Ｔｂ／Ｗ≦０．５［１−δＰ・（１−１／ξＲ）］ （８）

また、配線ＲＣ変動Δ（ＲＣ）／（ＲＣ）をξＲＣ以内にするためには、プロセスばらつき量δＰとして、Ｔｂ／Ｗおよびフリンジ容量比Ｆは次式を満たさなければならない。
| ΔR / R | ≦ ξ R ← T b /W≦0.5 [1- δ P · (1-1 / ξ R )] (8)

Further, in order to make the wiring RC fluctuation Δ (RC) / (RC) within ξ RC , the process variation amount δ P must satisfy T b / W and the fringe capacitance ratio F as follows.


［δＰ／（１−２Ｔｂ／Ｗ＋δＰ）］・［１＋δＰ／（１＋Ｆ）］＋δＰ／（１＋Ｆ）≦ξＲＣ （９）

図１３は、配線容量Ｃを２次元シミュレーションで算出して求めたＲＣの変動Δ（ＲＣ）／（ＲＣ）である。配線幅のばらつきΔＷ／Ｗが１０％でのものである。ＲＣの変動を４％以下に抑制するには、Ｃｕ配線では幅Ｗと該配線直下の絶縁膜厚Ｈとの比Ｗ／Ｈを０．４≦Ｗ／Ｈ≦２とする。
[Δ P / (1-2T b / W + δ P )] · [1 + δ P / (1 + F)] + δ P / (1 + F) ≦ ξ RC (9)

FIG. 13 shows RC variation Δ (RC) / (RC) obtained by calculating the wiring capacitance C by two-dimensional simulation. The wiring width variation ΔW / W is 10%. In order to suppress the variation of RC to 4% or less, in the Cu wiring, the ratio W / H between the width W and the insulating film thickness H immediately below the wiring is set to 0.4 ≦ W / H ≦ 2.

配線長Ｌが長い場合、ＲＣの遅延が回路動作を律速する。具体的には、ＬＳＩでの回路の遅延時間は、配線長Ｌが１ｍｍ以上の長い場合、配線の抵抗Ｒと容量Ｃの積ＲＣで与えられる。（M. R. Anand, Design of optimized high performance interconnect schemes for ULSI devices, Ph.D. Desertation, Waseda Univ., p. 4, 1999.）。つまり、配線としては、配線長が１ｍｍ以上の長い場合はＲＣの抑制が重要であり、Ｃｕ配線では幅Ｗと該配線直下の絶縁膜厚ＨとのＷ／Ｈが０．４≦Ｗ／Ｈ≦２とする。   When the wiring length L is long, the RC delay determines the circuit operation. Specifically, the circuit delay time in the LSI is given by the product RC of the resistance R and the capacitance C of the wiring when the wiring length L is longer than 1 mm. (M. R. Anand, Design of optimized high performance interconnect schemes for ULSI devices, Ph.D. Desertation, Waseda Univ., P. 4, 1999.). That is, for wiring, when the wiring length is 1 mm or longer, RC suppression is important. For Cu wiring, the W / H between the width W and the insulating film thickness H immediately below the wiring is 0.4 ≦ W / H. ≦ 2.

多層配線では、下層の配線は短く、上層の配線は長い。そこで、下から２層目以下の配線は容量変動の抑制を主に考慮し、３層以上はＲＣ変動を考慮して、配線構造を決定すれば良い。   In multilayer wiring, the lower layer wiring is short and the upper layer wiring is long. Therefore, the wiring structure in the second and lower layers from the bottom may be determined by mainly considering the suppression of capacitance fluctuations, and the wiring structure in the third and higher layers in consideration of RC fluctuations.

つまり、３層以上の配線ではＲＣの変動を４％以下に抑制するため、配線幅Ｗと該配線直下の絶縁膜厚Ｈとの比Ｗ／Ｈを０．４≦Ｗ／Ｈ≦２とする。   That is, in the case of three or more layers of wiring, in order to suppress the fluctuation of RC to 4% or less, the ratio W / H between the wiring width W and the insulating film thickness H immediately below the wiring is set to 0.4 ≦ W / H ≦ 2. .

（第３の実施の形態：Equivalent-Variationsの概念の導入）
今回、配線容量変動△Ｃ／Ｃと配線遅延変動Δ（ＲＣ）／（ＲＣ）を解析した結果、Equivalent-Variationsという新たな概念を見出した。さらにその概念の持つUniversalityという特性を発見した。このEquivalent-Variationsは、配線構造設計の技術的指針として用いることができる。この概念を用いることで、Ｃ及びΔＣ、ＲＣ及びΔ（ＲＣ）を同時に抑制可能な配線構造がより明らかになった。以下、これについて説明する。 (Third Embodiment: Introduction of Equivalent-Variations Concept)
As a result of analyzing the wiring capacitance variation ΔC / C and the wiring delay variation Δ (RC) / (RC), a new concept called Equivalent-Variations was found. In addition, I discovered a characteristic of the concept called Universality. This Equivalent-Variations can be used as a technical guideline for wiring structure design. By using this concept, a wiring structure capable of simultaneously suppressing C and ΔC, RC, and Δ (RC) has become clearer. This will be described below.

最初に、Equivalent-Variationsの概念について説明する。   First, the concept of Equivalent-Variations will be explained.

配線容量変動ΔＣ／Ｃと配線遅延変動Δ（ＲＣ）／（ＲＣ）とは、２次の微小量（ΔＣ／Ｃ）・（ΔＲ／Ｒ）を無視すると、次のような関係式で表わされる。   The wiring capacitance variation ΔC / C and the wiring delay variation Δ (RC) / (RC) are expressed by the following relational expressions when the second-order minute amount (ΔC / C) · (ΔR / R) is ignored. .


Δ（ＲＣ）／（ＲＣ）＝（ΔＣ／Ｃ）＋（ΔＲ／Ｒ）

ΔＣ／ＣとΔＲ／Ｒの符号は常に逆である。ここで、│ΔＣ／Ｃ│を出来るだけ小さくし、同時に│Δ（ＲＣ）／（ＲＣ）│も出来るだけ小さくする条件、即ち、│ΔＣ／Ｃ│＝│Δ（ＲＣ）／（ＲＣ）│をEquivalent-Variationsと定義する。
Δ (RC) / (RC) = (ΔC / C) + (ΔR / R)

The signs of ΔC / C and ΔR / R are always opposite. Here, the condition for making │ΔC / C│ as small as possible and │Δ (RC) / (RC) │ as small as possible, that is, │ΔC / C│ = │Δ (RC) / (RC) │ Is defined as Equivalent-Variations.

ΔＣ／ＣとΔ（ＲＣ）／（ＲＣ）が常に逆符号であること、および上式の関係を用いてEquivalent-Variationsの定義式を書き直すと、以下の式（１１）が得られる。   When ΔC / C and Δ (RC) / (RC) are always opposite in sign, and the equation of Equivalent-Variations is rewritten using the relationship of the above equation, the following equation (11) is obtained.

２×ΔＣ／Ｃ＝−ΔＲ／Ｒ （１１）
“Ｃ rc”（ΔＲＣ−suppression）を「ＲＣ変動│Δ（ＲＣ）／（ＲＣ）│をＣ変動│ΔＣ／Ｃ│より小さく抑える条件」と定義し、“ｃ ＲＣ”（ΔＣ−suppression）を「Ｃの変動│ΔＣ／Ｃ│をＲＣの変動│Δ（ＲＣ）／（ＲＣ）│より小さく抑える条件」と定義すると、Ｃ rcの条件式は２×ΔＣ／Ｃ＞−ΔＲ／Ｒ、一方、ｃ ＲＣの条件式は２×ΔＣ／Ｃ＜−ΔＲ／Ｒとなる。 2 × ΔC / C = −ΔR / R (11)
“C rc ”(ΔRC−suppression) is defined as“ conditions for keeping RC fluctuation | Δ (RC) / (RC) | smaller than C fluctuation | ΔC / C | ”and“ c RC ”(ΔC-suppression) is defined as“ conditions for keeping C fluctuation | ΔC / C | smaller than RC fluctuation | Δ (RC) / (RC) | ”. The conditional expression for rc is 2 × ΔC / C> −ΔR / R, while c The conditional expression for RC is 2 × ΔC / C <−ΔR / R.

次に、配線幅Ｗと配線厚みＴのプロセスばらつきを、δＷ＝ΔＷ／Ｗ、及び、δＴ＝ΔＴ／Ｔと置くと（例えばＷが±１０％ばらつく時、δＷ＝０．１である）、

ΔＲ ＝ １／［（Ｔ±ΔＴ）・（Ｗ±ΔＷ）］ − １／（Ｔ・Ｗ）

であるから、

ΔＲ／Ｒ＝（ΔＲ／Ｒ）ｐｐ − （ΔＲ／Ｒ）ｍｍ
＝−（δＷ＋δＴ＋δＷδＴ）／（１＋δＷ）・（１＋δＴ）−（δＷ＋δＴ−δＷδＴ）／（１−δＷ）・（１−δＴ）
＝−２・（δＷ＋δＴ） （１２）

ここで、（ΔＲ／Ｒ）ｐｐは、プロセスばらつき起因により、ＷとＴが共にプラス方向にばらつく場合を意味し、同様に（ΔＲ／Ｒ）ｍｍは、ＷとＴが共にマイナス方向にばらつく場合を意味する。このとき、（ΔＲ／Ｒ）ｐｐ−（ΔＲ／Ｒ）ｍｍは、抵抗Ｒの変動ΔＲ／Ｒに対して最大ばらつき（ワーストケース）を与える。 Next, when the process variations of the wiring width W and the wiring thickness T are set as δ W = ΔW / W and δ T = ΔT / T (for example, when W varies ± 10%, δ W = 0.1). is there),

ΔR = 1 / [(T ± ΔT) · (W ± ΔW)] − 1 / (T · W)

Because

ΔR / R = (ΔR / R) pp − (ΔR / R) mm
=-([Delta] W + [delta] T + [delta] W [ delta] T ) / (1+ [delta] W ). (1+ [delta] T )-([delta] W + [delta] T- [ delta] W [ delta] T ) / (1- [delta] W ). (1- [delta] T ).
= −2 · (δ W + δ T ) (12)

Here, (ΔR / R) pp means the case where W and T both vary in the positive direction due to process variation, and similarly, (ΔR / R) mm means the case where both W and T vary in the negative direction. Means. At this time, (ΔR / R) pp− (ΔR / R) mm gives the maximum variation (worst case) to the variation ΔR / R of the resistance R.

式（１２）より、ΔＲ／Ｒは常に一定値であり、２次微小量を無視すれば、−２・（δＷ＋δＴ）となることが分かる。 From equation (12), it can be seen that ΔR / R is always a constant value, and is −2 · (δ W + δ T ) if the secondary minute amount is ignored.

次に、関数ＦＥＶを、

ＦＥＶ ＝ ｜ΔＣ／Ｃ｜ − （δＷ＋δＴ） （１３）

のように定義する。この関数ＦＥＶを用いれば、上記の内容を簡潔にまとめることができる。 Next, the function F EV is

F EV = | ΔC / C | − (δ W + δ T ) (13)

Define as follows. If this function F EV is used, the above contents can be summarized concisely.

即ち、ＦＥＶ＞０のときＣ rc,ＦＥＶ＜０のときｃ ＲＣである。そして、ＦＥＶ＝０がEquivalent-Variationsの条件式である。 That is, when F EV > 0, C When rc, F EV <0, c RC. F EV = 0 is an Equivalent-Variations conditional expression.

ここで次のような一連の重要な結論が得られる。式（１３）から、ＦＥＶ＝０によって与えられるEquivalent-Variationsのばらつきの割合は、δＷ＋δＴに等しい。つまり、プロセスのばらつきにより、Ｗが±δＷ％ばらつき、ＴがδＴ％ばらつく時、Equivalent-Variationsのばらつきの割合は、（δＷ＋δＴ）％に等しい。 Here is a series of important conclusions: From equation (13), the rate of variation of Equivalent-Variations given by F EV = 0 is equal to δ W + δ T. That is, when W varies by ± δ W % and T varies by δ T % due to process variations, the ratio of Equivalent-Variations variation is equal to (δ W + δ T )%.

さらに、Equivalent-Variationsを与える条件式ＦＥＶ＝０は、δＷ、δＴに対してUniversalityを持つことは、次のようにして証明される。 Further, it is proved that the conditional expression F EV = 0 giving Equivalent-Variations has universality with respect to δ W and δ T as follows.

Equivalent-Variationsの条件式は、式（１１）、及び、式（１２）から、

ΔＣ／Ｃ ＝ −（ΔＲ／Ｒ）／２ ＝ δＷ＋δＴ （１４）

ここでｘ＝Ｗ／Ｈ、及びｙ＝Ｔ／Ｈと置く。さらに、配線容量ＣはＷ／ＨとＴ／Ｈのみの関数であるから（もう一つの変数としてＳ／Ｈが含まれるが、ここではピッチ固定のため変数として考慮する必要が無い）、Ｃ＝ｆ（Ｗ／Ｈ、Ｔ／Ｈ）＝ｆ（ｘ，ｙ）である。従って、

ΔＣｐｐ ＝ ｆ（ｘ＋δＷｘ，ｙ＋δＷｙ）−ｆ（ｘ，ｙ）
＝（δｆ／δｘ）・δＷｘ ＋ （δｆ／δｙ）・δＷｙ （１５）

同様にして、

ΔＣｍｍ ＝ ｆ（ｘ−δＷｘ，ｙ−δＷｙ）−ｆ（ｘ，ｙ）
＝−（δｆ／δｘ）・δＷｘ − （δｆ／δｙ）・δＷｙ （１６）

よって、式（１４）〜式（１６）より、

δＷ＋δＴ ＝ ΔＣ／Ｃ ＝ （ΔＣｐｐ−ΔＣｍｍ）／Ｃ
＝ ２・｛［（δｆ／δｘ）・δＷｘ ＋ （δｆ／δｙ）・δＷｙ]／ｆ｝

ここで、プロセスばらつきの比をＬ＝δＷ／δＴと置き、上式の両辺をδＴで割れば、

（Ｌ＋１）／２ ＝ ［Ｌ・（δｆ／δｘ）・ｘ ＋ （δｆ／δｙ）・ｙ]／ｆ

この式は、Ｌのみに依存する。つまり、Universalityが証明された。 The conditional expression of Equivalent-Variations is from the expression (11) and the expression (12),

ΔC / C = − (ΔR / R) / 2 = δ W + δ T (14)

Here, x = W / H and y = T / H are set. Further, since the wiring capacitance C is a function of only W / H and T / H (S / H is included as another variable, but it is not necessary to consider it as a variable here because the pitch is fixed), C = f (W / H, T / H) = f (x, y). Therefore,

ΔC pp = f (x + δ Wx , y + δ Wy ) −f (x, y)
= (Δf / δx) · δ Wx + (δf / δy) · δ Wy (15)

Similarly,

ΔC mm = f (x−δ Wx , y−δ Wy ) −f (x, y)
=-([Delta] f / [delta] x). [ Delta] Wx -([delta] f / [delta] y). [ Delta] Wy (16)

Therefore, from the equations (14) to (16),

δ W + δ T = ΔC / C = (ΔC pp -ΔC mm) / C
= 2 · {[(δf / δx) · δ Wx + (δf / δy) · δ Wy ] / f}

Here, if the ratio of process variation is set as L = δ W / δ T and both sides of the above equation are divided by δ T ,

(L + 1) / 2 = [L · (δf / δx) · x + (δf / δy) · y] / f

This equation depends only on L. In other words, Universality was proved.

Equivalent-Variationsは、配線構造の設計基準として利用できる。具体的には、ＲＣの変動をＣの変動より小さく抑える必要が有る場合、例えば、長い配線の構造を決めるような場合には、ＦＥＶ＜０という条件の元で設計を行えばよい。逆に、Ｃの変動をＲＣの変動より小さく抑える必要が有る場合、例えば、短い配線の構造を決めるような場合には、ＦＥＶ＞０という条件の元で設計を行えばよい。又、Ｃの変動もＲＣの変動も均等に小さく抑えたい場合、例えば、平均的な長さの配線の構造を決めるような場合には、ＦＥＶ≒０という条件の下で設計を行えばよい。 Equivalent-Variations can be used as a design standard for wiring structures. Specifically, when it is necessary to keep the fluctuation of RC smaller than the fluctuation of C, for example, when determining the structure of a long wiring, the design may be performed under the condition of F EV <0. On the other hand, when it is necessary to suppress the variation of C to be smaller than the variation of RC, for example, when determining the structure of a short wiring, the design may be performed under the condition of F EV > 0. In addition, when it is desired to keep both C fluctuation and RC fluctuation equally small, for example, when determining the structure of an average length of wiring, the design should be performed under the condition of F EV ≈0. .

（実施例：Equivalent-Variations概念に基づく配線構造設計）
次に、Equivalent-Variationsの概念に基づいて、配線構造の設計方法について説明する。ここでも、図２に示したような周期的な配線構造について考える。 (Example: Wiring structure design based on Equivalent-Variations concept)
Next, a wiring structure design method will be described based on the concept of Equivalent-Variations. Again, consider the periodic wiring structure as shown in FIG.

やはり、Ｗは配線幅、Ｓは配線間隔、Ｈは下層の絶縁層の厚み、Ｔは配線層の厚みである。配線ピッチは一定とした。つまり、Ｗ＋Ｓ＝一定とした。また、第１次近似として、膜厚の寸法は、Ｈで規格化し、スケーリングしていない。２次元容量は、サイズではなく、形状で決まるからである。 Again, W is the wiring width, S is the wiring interval, H is the thickness of the lower insulating layer, and T is the thickness of the wiring layer. The wiring pitch was constant. That is, W + S = constant. As a first approximation, the film thickness is normalized by H and not scaled. This is because the two-dimensional capacity is determined not by size but by shape.

まず、配線材料としてはアルミニウム（Ａｌ）を用い、絶縁層材料としては酸化膜（ＳｉＯ２ ）を用いた例について考える。 First, consider an example in which aluminum (Al) is used as a wiring material and an oxide film (SiO 2 ) is used as an insulating layer material.

図１７に、図２の配線構造に対して求めたEquivalent-Variationsを示した。   FIG. 17 shows Equivalent-Variations obtained for the wiring structure of FIG.

図１８は、図１７中のグラフを両対数表示のグラフに書き換えたものである。ここで各プロットは、Equivalent-Variationsを与える条件式ＦＥＶ＝０が満たされているＷ／Ｈ及びＴ／Ｈのペアを示している。 FIG. 18 is a graph obtained by rewriting the graph in FIG. 17 into a log-log display graph. Here, each plot shows a pair of W / H and T / H in which a conditional expression F EV = 0 giving Equivalent-Variations is satisfied.

従来、どのような配線構造が配線容量変動△Ｃ／Ｃを抑制するのか（この条件はｃ ＲＣと表記される）、また、どのような配線構造が配線遅延変動Δ（ＲＣ）／（ＲＣ）抑制するのか（この条件はＣ rcと表記される）を見極める具体的な技術的指導がなかったが、図１７、図１８に示されるように、Equivalent-Variationsの概念を用いれば、この条件を境界にして、ｃ ＲＣ、Ｃ rc の領域に分離されるため、より変動を抑えたい所望の条件に基づき、設計条件を選択することができる。さらに図１７、図１８から明らかになったように、Equivalent-Variationsに対して前述のUniversalityが成り立っている。 Conventionally, what type of wiring structure suppresses wiring capacitance fluctuation ΔC / C (this condition is c RC) and what wiring structure suppresses the wiring delay variation Δ (RC) / (RC) (this condition is C Although there was no specific technical guidance to identify), as shown in FIGS. 17 and 18, using the Equivalent-Variations concept, c RC, C Since the rc region is separated, design conditions can be selected based on desired conditions for which fluctuations are to be suppressed. Further, as is clear from FIGS. 17 and 18, the above-mentioned universality holds for Equivalent-Variations.

シミュレーションによって解析的に得られる図１７もしくは図１８を元にして、配線容量変動△Ｃ／Ｃ、及び、配線遅延変動Δ（ＲＣ）／（ＲＣ）を抑制するための配線構造を決定することが可能である。   The wiring structure for suppressing the wiring capacitance fluctuation ΔC / C and the wiring delay fluctuation Δ (RC) / (RC) can be determined based on FIG. 17 or 18 obtained analytically by simulation. Is possible.

また、ＴＥＧ(Test Element Group)の実測からΔＣ／Ｃを求め、式（１３）で定義される関数ＦＥＶ＝０の条件を検索することで、任意の配線構造に対する、Equivalent-Variationsを求めることも可能である。ここで、ＴＥＧとは、チップ上に異った寸法の多くの配線を形成したものをいう。 Also, ΔC / C is obtained from actual measurement of TEG (Test Element Group), and Equivalent-Variations for an arbitrary wiring structure is obtained by searching for the condition of function F EV = 0 defined by Equation (13). Is also possible. Here, TEG means that many wirings having different dimensions are formed on a chip.

よって、このEquivalent-Variationsを求めるアルゴリズムを内蔵するＣＡＤツールを用いれば、様々な配線形状からEquivalent-Variationsの条件を抽出し、効率的に最適な配線構造を予測することができる。プロセスばらつきに対し配線特性ばらつきの少ない配線構造設計を効率的に行うことができる。   Therefore, if a CAD tool incorporating an algorithm for obtaining Equivalent-Variations is used, Equivalent-Variations conditions can be extracted from various wiring shapes, and an optimal wiring structure can be predicted efficiently. It is possible to efficiently perform a wiring structure design with little variation in wiring characteristics with respect to process variations.

（第４の実施の形態）
（実施例１：長い配線の配線構造１）
ＬＳＩ回路の遅延特性は、配線長が１ｍｍ以上となる長い配線の場合は主に配線遅延ＲＣに依存する。よって、配線長が長い場合は、配線遅延ＲＣと配線遅延変動Δ（ＲＣ）／（ＲＣ）によって配線性能が決まる。従って、この場合は、ＲＣ及びΔ（ＲＣ）／（ＲＣ）を抑制する配線構造とする必要がある。 (Fourth embodiment)
(Example 1: Long wiring structure 1)
The delay characteristic of an LSI circuit mainly depends on the wiring delay RC in the case of a long wiring having a wiring length of 1 mm or more. Therefore, when the wiring length is long, the wiring performance is determined by the wiring delay RC and the wiring delay variation Δ (RC) / (RC). Therefore, in this case, it is necessary to have a wiring structure that suppresses RC and Δ (RC) / (RC).

まず、配線材料としてＡｌを用い、絶縁層としてＳｉＯ２を用いた場合についてＲＣ及びΔ（ＲＣ）／（ＲＣ）を抑制しうる配線構造について求める。 First, a wiring structure capable of suppressing RC and Δ (RC) / (RC) is obtained when Al is used as a wiring material and SiO 2 is used as an insulating layer.

以下、プロセスばらつきを、配線幅の変動ΔＷを±１０％、配線厚みの変動ΔＴを±１０％として説明する。   Hereinafter, the process variation will be described assuming that the wiring width variation ΔW is ± 10% and the wiring thickness variation ΔT is ± 10%.

図１９は、Ｗ／Ｈ値とＴ／Ｈ値に対する配線遅延ＲＣの値を示す。ｘ軸にＷ／Ｈ、ｙ軸にＴ／Ｈ、ｚ軸にＲＣの値をとっている。なお、Ｗは配線幅、Ｈは下層の絶縁層の厚み、Ｔは配線層の厚みである。ＲＣの値はρ・κｏｘ・εｏ・Ｌ２で規格化した。ρはＡｌ配線の抵抗率、εｏは真空の誘電率、κｏｘはＳｉＯ２の誘電率、Ｌは配線長を意味する。 FIG. 19 shows the value of the wiring delay RC with respect to the W / H value and the T / H value. The x-axis is W / H, the y-axis is T / H, and the z-axis is RC. W is the wiring width, H is the thickness of the lower insulating layer, and T is the thickness of the wiring layer. The value of RC was normalized by ρ · κ ox · ε o · L 2 . ρ is the resistivity of the Al wiring, ε o is the vacuum dielectric constant, κ ox is the dielectric constant of SiO 2 , and L is the wiring length.

図１９の３次元分布を２次元平面に射影したものが図２０である。図２０の等高線から明らかなように、配線遅延ＲＣを低減させるためには、Ｗ／ＨとＴ／Ｈを共に大きくする配線構造とすれば良い。   FIG. 20 is a projection of the three-dimensional distribution of FIG. 19 onto a two-dimensional plane. As is clear from the contour lines in FIG. 20, in order to reduce the wiring delay RC, a wiring structure in which both W / H and T / H are increased may be used.

図２１は、配線遅延変動Δ（ＲＣ）／（ＲＣ）を示す。ｘ軸はＷ／Ｈ，ｙ軸はＴ／Ｈ、ｚ軸は−Δ（ＲＣ）／ＲＣである。図２１の３次元分布を２次元平面に射影したものが図２２である。図中の”ＥＶ”は、Equivalent-Variationsのラインを示している。図２２の等高線分布から明らかなように、配線遅延変動Δ（ＲＣ）／（ＲＣ）を低減させるためには、Ｗ／Ｈを小さくする配線構造にすれば良い。   FIG. 21 shows the wiring delay variation Δ (RC) / (RC). The x-axis is W / H, the y-axis is T / H, and the z-axis is −Δ (RC) / RC. FIG. 22 is a projection of the three-dimensional distribution of FIG. 21 onto a two-dimensional plane. “EV” in the figure indicates an Equivalent-Variations line. As is clear from the contour line distribution in FIG. 22, in order to reduce the wiring delay variation Δ (RC) / (RC), a wiring structure in which W / H is reduced may be used.

この結果を踏まえて、配線遅延ＲＣと配線遅延変動Δ（ＲＣ）／（ＲＣ）を同時に抑制するための配線構造を求める目的で、図２０と図２２を重ねて表示したものが図２３である。   Based on this result, FIG. 23 shows FIG. 20 and FIG. 22 overlapped for the purpose of obtaining a wiring structure for simultaneously suppressing the wiring delay RC and the wiring delay variation Δ (RC) / (RC). .

ところで、超高速ＬＳＩのＲＣ遅延スペックは一般に１ｍｍ当たり約１ｎｓｅｃといわれる。この値を単一配線でフリンジ容量を無視した近似計算により、グラフ中の規格化されたＲＣ値に直すと、１０１１．５ となる。そこで、ＲＣ遅延についてはこの値以下であることを望ましい条件の目安にできる。 By the way, it is generally said that the RC delay specification of an ultrahigh-speed LSI is about 1 nsec per mm. When this value is converted into a normalized RC value in the graph by approximation calculation ignoring the fringe capacitance with a single wiring, it becomes 10 11.5 . Therefore, it is possible to set a desirable condition that the RC delay is equal to or less than this value.

また、ＲＣ遅延ばらつきΔ（ＲＣ）／（ＲＣ）については１５％以下をひとつの目安とすれば、この両者の条件を充たす配線構造は、図２３中の斜線部分となる。即ち、Ｗ／Ｈが約４前後、Ｔ／Ｈが約９〜１０という条件で配線構造を形成すれば、配線遅延ＲＣが小さく、しかもプロセスばらつきに対し配線遅延変動Δ（ＲＣ）／（ＲＣ）の少ない配線構造を得ることができる。   Further, assuming that RC delay variation Δ (RC) / (RC) is 15% or less as one criterion, the wiring structure satisfying both conditions is a hatched portion in FIG. That is, if the wiring structure is formed under the condition that W / H is about 4 and T / H is about 9 to 10, the wiring delay RC is small, and the wiring delay variation Δ (RC) / (RC) with respect to process variations. A wiring structure with less can be obtained.

（実施例２：長い配線の配線構造２）
図２３中の斜線部分の条件に相当する配線構造を図２６（ａ）に示した。こうして求めた配線構造は、ＲＣとΔ（ＲＣ）／（ＲＣ）とを同時に抑制することが可能なものである。しかし、この条件下では配線層の幅Ｗと厚みＴの比は４：９〜１０であり、アスペクト比（Ｔ／Ｗ）は大きなものになってしまう。このようにアスペクト比の大きい配線形状は、溝加工やエッチング加工が困難であり、プロセス上好ましくない。 (Example 2: Wiring structure 2 of long wiring)
FIG. 26A shows a wiring structure corresponding to the shaded area condition in FIG. The wiring structure thus obtained can simultaneously suppress RC and Δ (RC) / (RC). However, under this condition, the ratio of the width W to the thickness T of the wiring layer is 4: 9 to 10, and the aspect ratio (T / W) becomes large. Such a wiring shape with a large aspect ratio is not preferable in terms of process because it is difficult to perform groove processing or etching processing.

そこで、従来の配線材料と絶縁材料を変えることによって、ＲＣとΔ（ＲＣ）／（ＲＣ）を同時に抑制するとともに、プロセス上良好なアスペクト比が得られる条件を求める検討を行った。   Therefore, by changing the conventional wiring material and insulating material, RC and Δ (RC) / (RC) were suppressed at the same time, and a study was conducted to obtain conditions for obtaining a good aspect ratio in the process.

まず、配線材料をＡｌからより比抵抗の小さいＣｕに代える検討を行った。比抵抗が小さくなれば、同じ抵抗値を得るのに膜厚Ｔを薄くできる。図２４は、Ａｌ配線をＣｕ配線に置き換えた結果である。Ｃｕ配線の比抵抗ρＣｕは１．７μΩ・ｃｍ、Ａｌ配線の比抵抗ρＡｌは３．０μΩ・ｃｍであるから、ρＣｕ／ρＡｌを約０．５として計算した。 First, examination was made to replace the wiring material from Al to Cu having a lower specific resistance. If the specific resistance is reduced, the film thickness T can be reduced to obtain the same resistance value. FIG. 24 shows the result of replacing the Al wiring with the Cu wiring. Since the specific resistance ρ Cu of the Cu wiring is 1.7 μΩ · cm and the specific resistance ρ Al of the Al wiring is 3.0 μΩ · cm, the calculation was performed assuming that ρ Cu / ρ Al is about 0.5.

図２４から明らかなように、配線材料をＣｕに変えると、グラフ上Ｗ／Ｔに対するＲＣの等高線が大きく下がる。その結果、ＲＣを１０１１．５以下に抑制し、且つ、Δ（ＲＣ）／（ＲＣ）を１５％以下に抑制しうる配線構造の領域（斜線部分）は図２３に比べて広がる。つまり、Ｗ／ＨとＴ／Ｈの選択の幅、プロセス・ウィンドウが広がる。 As apparent from FIG. 24, when the wiring material is changed to Cu, the contour line of RC with respect to W / T on the graph is greatly lowered. As a result, the region of the wiring structure (shaded portion) where RC can be suppressed to 10 11.5 or less and Δ (RC) / (RC) can be suppressed to 15% or less is wider than that in FIG. That is, the width of selection of W / H and T / H and the process window are expanded.

ＲＣを１０１１．５ 以下とし、Δ（ＲＣ）／（ＲＣ）を１５％以下とする配線構造は、Ｗ／Ｈが約２〜４、Ｔ／Ｈが約５〜１０という条件であり、アスペクト比（Ｔ／Ｗ）が改善できることがわかる。 The wiring structure in which RC is 10 11.5 or less and Δ (RC) / (RC) is 15% or less is a condition that W / H is about 2 to 4 and T / H is about 5 to 10, It can be seen that the ratio (T / W) can be improved.

このように、配線長の長い配線構造において、配線材料をＡｌからより比抵抗の低いＣｕに変えると、より良好なアスペクト比の配線形状にできる。   Thus, in a wiring structure with a long wiring length, if the wiring material is changed from Al to Cu having a lower specific resistance, a wiring shape with a better aspect ratio can be obtained.

（実施例３：長い配線の配線構造３）
上述するように、配線材料をＡｌからＣｕに変えることで、プロセスウィンドウを広げ、配線形状のアスペクト比の改善を図ることができるが、さらに理想的なアスペクト比である１：１に近づけるため、絶縁層の一部を従来のＳｉＯ２からＳｉＮに置き換える検討を行った。即ち、配線間のカップリング容量Ｃ２１を決める横方向（幅方向）の配線間絶縁層を高誘電体材料であるＳｉＮに置き換える検討を行った。 (Example 3: Wiring structure 3 of long wiring)
As described above, by changing the wiring material from Al to Cu, the process window can be expanded and the aspect ratio of the wiring shape can be improved. However, in order to approach the ideal aspect ratio of 1: 1, A study was conducted to replace a part of the insulating layer from conventional SiO 2 to SiN. That is, a study was made to replace the inter-wiring insulating layer in the lateral direction (width direction) that determines the coupling capacitance C 21 between the wirings with SiN that is a high dielectric material.

配線間のカップリング容量Ｃ２１は、配線の膜厚Ｔと配線間絶縁層の誘電率に依存するため、横方向の配線間絶縁層の誘電率を上げることにより、配線間のカップリング容量Ｃ２１を大きくできる。このため、全体の配線容量Ｃも上がり、配線遅延変動Δ（ＲＣ）／（ＲＣ）をより緩和できる。また、より薄い配線層膜厚Ｔで高いカップリング容量Ｃ２１を得ることができるので、配線幅Ｗに対する配線層膜厚Ｔの値を相対的に下げることも可能となる。 Coupling capacitance C 21 between the wires is dependent on the dielectric constant of the wiring film thickness T and the wiring insulating layer, by increasing the dielectric constant of the lateral direction of the wiring insulating layer, the coupling capacitance C between the interconnection 21 can be increased. For this reason, the overall wiring capacitance C also increases, and the wiring delay variation Δ (RC) / (RC) can be further relaxed. Further, it is possible to obtain a high coupling capacitance C 21 with a thinner wiring layer thickness T, it is possible to relatively reduce the value of the wiring layer thickness T for the wiring width W.

図２５は、Ｃｕ配線を用いるとともに、横方向の配線間絶縁層をＳｉＯ２からＳｉＮに置き換えた場合の結果である。ＳｉＯ２の誘電率ε(SiO2)は３．９、ＳｉＮの誘電率ε(SiN)は６．７であるから、ε(SiN)／ε(SiO2)を約２として計算した。 FIG. 25 shows the results when Cu wiring is used and the inter-wiring insulating layer in the lateral direction is replaced from SiO 2 to SiN. Since the dielectric constant ε (SiO2) of SiO 2 is 3.9 and the dielectric constant ε (SiN) of SiN is 6.7, the calculation was performed assuming that ε (SiN) / ε (SiO2) was about 2.

同図から明らかなように、Δ（ＲＣ）／（ＲＣ）の範囲が広がることにより、プロセス・ウィンドウ（斜線部分）は、図２４の場合よりもさらに増加している。これにより、Ｗ／Ｈ、Ｔ／Ｈをそれぞれ５とする配線構造を選ぶことで、Ｗ：Ｔ＝１：１であるような良好なアスペクト比の配線形状も得られることが分かる。   As is apparent from FIG. 24, the process window (shaded portion) is further increased as compared with the case of FIG. 24 as the range of Δ (RC) / (RC) is widened. Accordingly, it can be seen that by selecting a wiring structure in which W / H and T / H are 5 respectively, a wiring shape having a favorable aspect ratio of W: T = 1: 1 can be obtained.

図２６（ｂ）に、上述する配線構造を示す。配線層１０としてＣｕを用い、横方向の配線間絶縁層として、高誘電絶縁膜４０であるＳｉＮを用い、それ以外の絶縁層２０ａ、２０ｂとしてＳｉＯ２を使用する。 FIG. 26B shows the wiring structure described above. Cu is used as the wiring layer 10, SiN, which is the high dielectric insulating film 40, is used as the inter-wiring insulating layer in the lateral direction, and SiO 2 is used as the other insulating layers 20 a and 20 b.

これまでの配線設計では、縦（厚み）方向、横（幅）方向いずれの配線間絶縁層も同じ材料を用いることが前提で検討されてきたが、上述するように１ｍｍ以上の長い配線構造において縦方向の配線間絶縁層に対し、横方向の配線間絶縁層をより高誘電率な材料に変えることで配線遅延変動Δ（ＲＣ）／（ＲＣ）抑制することができる。またＣｕ配線を用いることで、配線遅延ＲＣ、配線遅延変動Δ（ＲＣ）／（ＲＣ）をともに抑制し、良好なアスペクト比の配線形状も提供できる。   In the conventional wiring design, it has been studied on the premise that the same material is used for the inter-wiring insulating layer in both the vertical (thickness) direction and the horizontal (width) direction. However, in the long wiring structure of 1 mm or more as described above. The wiring delay variation Δ (RC) / (RC) can be suppressed by changing the horizontal inter-wiring insulating layer to a material having a higher dielectric constant than the vertical inter-wiring insulating layer. Further, by using the Cu wiring, both the wiring delay RC and the wiring delay variation Δ (RC) / (RC) can be suppressed, and a wiring shape having a good aspect ratio can be provided.

上述する例では、縦方向の配線間絶縁層として従来のＳｉＯ２膜を用い、横方向の配線間絶縁層としてＳｉＮ膜を用いたが、必ずしも、選択する絶縁材料はこれに限られない。横方向の配線間絶縁層の平均的な誘電率が、縦方向の配線間の配線間絶縁層の平均的な誘電率に対し相対的に高ければ、同様な効果が期待できる。 In the above-described example, the conventional SiO 2 film is used as the vertical inter-wiring insulating layer and the SiN film is used as the horizontal inter-wiring insulating layer. However, the insulating material to be selected is not necessarily limited to this. A similar effect can be expected if the average dielectric constant of the inter-wiring insulating layer in the horizontal direction is relatively higher than the average dielectric constant of the inter-wiring insulating layer between the vertical wirings.

よって、縦方向の配線間絶縁層と横方向の配線間絶縁層の選択には種々の組み合わせが考えられる。図３５は、現在配線間絶縁層として用いることができる絶縁層材料とその比抵抗の一例を挙げた表である。   Therefore, various combinations can be considered for selecting the vertical inter-wiring insulating layer and the horizontal inter-wiring insulating layer. FIG. 35 is a table showing an example of an insulating layer material that can be used as an insulating layer between wires and its specific resistance.

例えば、図２６（ｂ）において、縦方向の配線間絶縁層２０としてＳｉＯ２より低誘電率を有するＦＳＧ（Flourine-doped Spin-on-glass）を用いれば、横方向の配線間絶縁層（高誘電絶縁膜）４０としてＳｉＯ２膜を用いることができる。 For example, in FIG. 26B, if FSG (Flourine-doped Spin-on-glass) having a dielectric constant lower than that of SiO 2 is used as the vertical inter-wiring insulating layer 20, the horizontal inter-wiring insulating layer (high As the dielectric insulating film 40, a SiO 2 film can be used.

即ち、必ずしもＳｉＮのような高誘電率材料を用いなくても上述と同様な効果を得ることができる。また、配線遅延ＲＣの低減を図る目的を考慮すれば、むしろ全体的に低い誘電率材料を用いることが望まれる。よって、例えば、縦方向の配線間絶縁層２０として誘電率が３．２のＨＳＧ（Hydrogen Silses Quioxane）を用い、横方向の配線間絶縁層（高誘電絶縁膜）４０として誘電率が３．６のＦＳＧ膜を用いれば、配線遅延ＲＣの値をより低く抑制することもできる。   That is, the same effect as described above can be obtained without necessarily using a high dielectric constant material such as SiN. In consideration of the purpose of reducing the wiring delay RC, it is rather desirable to use a low dielectric constant material as a whole. Therefore, for example, HSG (Hydrogen Silses Quioxane) having a dielectric constant of 3.2 is used as the inter-wiring insulating layer 20 in the vertical direction, and the dielectric constant is 3.6 as the inter-wiring insulating layer (high dielectric insulating film) 40 in the horizontal direction. If the FSG film is used, the value of the wiring delay RC can be further suppressed.

さらに、誘電率が３以下のポリイミド系樹脂や、現在開発中の誘電率２．５以下あるいは誘電率１．０の将来の新材料等の低誘電材料を配線間絶縁層２０として用いれば、さらにトータルな容量Ｃの低減を図り、配線遅延ＲＣの値をより低減することが可能となる。   Furthermore, if a low dielectric material such as a polyimide resin having a dielectric constant of 3 or less or a future new material having a dielectric constant of 2.5 or less or a dielectric constant of 1.0 which is currently being developed is used as the inter-wiring insulating layer 20, It is possible to reduce the total capacitance C and further reduce the value of the wiring delay RC.

また、図２６（ｃ）に、横方向の配線間絶縁層の誘電率を、縦方向の配線間絶縁層の誘電率より相対的に高くした別の構造例を示す。同図に示すように、高誘電絶縁膜４０ｂを横方向の層間絶縁層の一部に設けることによっても、平均的な誘電率を上げ、カップリング容量Ｃ２１を増やし、図２６（ｂ）の構造と同様な効果を得ることができる。例えば、絶縁層２０としてＳｉＯ２を用い、Ｃｕ材料を用いた配線層１０の側壁に、ＳｉＮからなる高誘電絶縁膜４０ｂを設ける。この配線構造では、高誘電絶縁膜４０ｂの厚みを調整することでカップリング容量Ｃ２１を調整することも可能である。このように、各配線間絶縁層は単層構造に限らず、複数の層を積層した構造であってもよい。 FIG. 26C shows another structural example in which the dielectric constant of the inter-wiring insulating layer in the horizontal direction is relatively higher than the dielectric constant of the inter-wiring insulating layer in the vertical direction. As shown in the drawing, by providing the high dielectric insulating layer 40b in a part of the lateral interlayer insulating layer, increasing the average permittivity, increasing the coupling capacitance C 21, FIG. 26 (b) The same effect as the structure can be obtained. For example, SiO 2 is used as the insulating layer 20, and a high dielectric insulating film 40b made of SiN is provided on the side wall of the wiring layer 10 using a Cu material. In this wiring structure, it is possible to adjust the coupling capacitance C 21 by adjusting the thickness of the high dielectric insulating film 40b. Thus, each inter-wiring insulating layer is not limited to a single layer structure, and may have a structure in which a plurality of layers are stacked.

図２６（ｃ）に示すような配線層１０の側壁の高誘電絶縁膜４０ｂは、一般的なプロセスを用いて形成できる。例えばダマシン法を用いて配線層を形成する場合には、配線間絶縁層に配線溝を形成した後、まず配線溝の内壁にスパッタ法もしくはコーティング法を用いて高誘電材料４０ｂを薄くコーティングし、その後ＲＩＥ（Reactive Ion Etching）法で異方性エッチングを行い溝側面の高誘電材料４０ｂを残したまま溝底面についた膜のみを選択的にエッチング除去する。   The high dielectric insulating film 40b on the side wall of the wiring layer 10 as shown in FIG. 26C can be formed using a general process. For example, when forming a wiring layer using the damascene method, after forming a wiring groove in the inter-wiring insulating layer, first, the inner wall of the wiring groove is thinly coated with a high dielectric material 40b using a sputtering method or a coating method, Thereafter, anisotropic etching is performed by RIE (Reactive Ion Etching) method, and only the film on the bottom surface of the groove is selectively etched away while leaving the high dielectric material 40b on the side surface of the groove.

この後、通常の方法で配線の埋め込みを行えばよい。 Thereafter, the wiring may be embedded by a normal method.

図２６（ｃ）に示す配線構造の場合も絶縁層２０と高誘電絶縁膜４０ｂとして用いる材料は図３５に示した表中の絶縁層材料等の中から、あるいはそれ以外から選ぶことができる。例えば、絶縁層２０としてＨＳＧを選択し、高誘電絶縁膜４０ｂとしてＦＳＧを選択するという組み合わせを選択すればトータルな配線容量Ｃを減らすことができる。   In the case of the wiring structure shown in FIG. 26C, the materials used for the insulating layer 20 and the high dielectric insulating film 40b can be selected from the insulating layer materials shown in the table of FIG. For example, if the combination of selecting HSG as the insulating layer 20 and selecting FSG as the high dielectric insulating film 40b is selected, the total wiring capacitance C can be reduced.

（実施例４：短い配線の配線構造１）
ＬＳＩ回路の遅延時間は、配線長が１ｍｍ未満の短い配線が用いられる場合には、トランジスタのオン抵抗Ｒｔｒと配線容量Ｃの積、ＲｔｒＣで与えられる。 (Embodiment 4: Short wiring structure 1)
The delay time of the LSI circuit is given by the product of the on-resistance R tr of the transistor and the wiring capacitance C, R tr C, when a short wiring having a wiring length of less than 1 mm is used.

よって、回路動作に与える配線性能としては配線容量Ｃおよび配線容量変動△Ｃ／Ｃが重要となる。即ち、短い配線の場合にはＣ及びΔＣを抑制する配線構造が望まれる。 Therefore, the wiring capacity C and the wiring capacity variation ΔC / C are important for the wiring performance given to the circuit operation. That is, in the case of a short wiring, a wiring structure that suppresses C and ΔC is desired.

まず、配線材料としてＡｌを用い、絶縁層としてＳｉＯ２を用いた場合の望ましい配線構造を求める。以下、プロセスばらつきについてΔＷを±１０％、ΔＴを±１０％として説明する。 First, a desirable wiring structure is obtained when Al is used as a wiring material and SiO 2 is used as an insulating layer. Hereinafter, process variations will be described assuming that ΔW is ± 10% and ΔT is ± 10%.

図２７に、配線容量Ｃを示した。ｘ軸はＷ／Ｈ，ｙ軸はＴ／Ｈ、ｚ軸はＣである。なお、Ｃの値は、εｏ・Ｌで規格化している。図２７の３次元分布を２次元平面に射影したものが図２８である。図２８の等高線分布から明らかなように、配線容量Ｃを低減させるためには、Ｗ／ＨとＴ／Ｈを共に小さくする配線構造にすれば良い。 FIG. 27 shows the wiring capacitance C. The x axis is W / H, the y axis is T / H, and the z axis is C. Note that the value of C is normalized by ε o · L. FIG. 28 is a projection of the three-dimensional distribution of FIG. 27 onto a two-dimensional plane. As is clear from the contour distribution in FIG. 28, in order to reduce the wiring capacitance C, a wiring structure in which both W / H and T / H are reduced may be used.

一方、図２９に、配線容量変動ΔＣ／Ｃを示した。ｘ軸はＷ／Ｈ，ｙ軸はＴ／Ｈ、ｚ軸はΔＣ／Ｃである。この図２９の３次元分布を２次元平面に射影したものが図３０である。図中の”ＥＶ”は、Equivalent-Variationsのラインを示している。図３０の等高線から明らかなように、配線容量変動ΔＣ／Ｃを低減させるためには、Ｔ／Ｈを小さくする配線構造にすれば良い。   On the other hand, FIG. 29 shows the wiring capacitance variation ΔC / C. The x-axis is W / H, the y-axis is T / H, and the z-axis is ΔC / C. FIG. 30 is a projection of the three-dimensional distribution of FIG. 29 onto a two-dimensional plane. “EV” in the figure indicates an Equivalent-Variations line. As is apparent from the contour lines in FIG. 30, in order to reduce the wiring capacitance variation ΔC / C, a wiring structure that reduces T / H may be used.

この結果を踏まえて、配線容量Ｃと配線容量変動ΔＣ／Ｃを同時に抑制するための配線構造を求める目的で、図２８と図３０を重ねて表示したものが図３１である。   Based on this result, FIG. 31 shows FIG. 28 and FIG. 30 overlapped for the purpose of obtaining a wiring structure for simultaneously suppressing the wiring capacitance C and the wiring capacitance variation ΔC / C.

実用上好ましい配線容量Ｃの目安をＣ／（εｏ・Ｌ）の規格値で７以下とし、△Ｃ／Ｃを１５％以下とすると、図３１中の斜線部分がこの条件を満たす構造として求められる。即ち、Ｗ／Ｈが約１．５〜４、Ｔ／Ｈが約０．８未満の条件で配線構造を形成すれば、配線容量Ｃが小さく、しかもプロセスのばらつきに対し配線容量変動△Ｃ／Ｃの少ない配線構造を得ることができる。こうして求めた配線構造の一例を図３３（ａ）に示す。 Assuming that the standard value of the practically preferable wiring capacitance C is 7 or less with a standard value of C / (ε o · L) and ΔC / C is 15% or less, the hatched portion in FIG. 31 is obtained as a structure satisfying this condition. It is done. That is, if the wiring structure is formed under the condition that W / H is about 1.5 to 4 and T / H is less than about 0.8, the wiring capacity C is small, and the wiring capacity fluctuation ΔC / A wiring structure with less C can be obtained. An example of the wiring structure thus obtained is shown in FIG.

（実施例５：短い配線の配線構造２）
上述の方法で求めた図３３（ａ）に示す配線構造は、確かにＣとΔＣ／Ｃを同時に抑制することが可能である。しかし、絶縁膜厚Ｈを一定にすると、Ｗ：Ｔ＝４：１〜８：１であり、配線幅に較べ配線厚みの薄い、アスペクト比（Ｔ／Ｗ）の小さい配線となる。 (Example 5: Wiring structure 2 of short wiring)
The wiring structure shown in FIG. 33A obtained by the above method can surely suppress C and ΔC / C at the same time. However, if the insulating film thickness H is constant, W: T = 4: 1 to 8: 1, and the wiring has a smaller thickness than the wiring width and a smaller aspect ratio (T / W).

このように小さいアスペクト比の配線を用いると、配線幅を広くせざるを得ないため、基板上の占有面積が広くなり、ＬＳＩの微細化の観点から好ましいものではない。   When wiring with such a small aspect ratio is used, the wiring width must be increased, and therefore the occupied area on the substrate is increased, which is not preferable from the viewpoint of miniaturization of the LSI.

特に、短い配線層が形成される層では、微細パターンが求められる場合が多いので、この小さすぎるアスペクト比は問題となる。そこで配線幅Ｗを狭めることができる構造が望まれる。例えば、配線抵抗Ｒを増加させないで配線幅Ｗを減少させるため例えば配線材料をＡｌからより比抵抗の小さいＣｕにかえる。   In particular, in a layer where a short wiring layer is formed, a fine pattern is often required, so this aspect ratio that is too small is a problem. Therefore, a structure that can narrow the wiring width W is desired. For example, in order to reduce the wiring width W without increasing the wiring resistance R, for example, the wiring material is changed from Al to Cu having a lower specific resistance.

一方、配線層厚みＴが一定のままで配線幅Ｗが減少すると、カップリング容量Ｃ２１が減るためトータルな配線容量Ｃが減り、配線容量変動ΔＣ／Ｃが大きくなる。従って、ΔＣ／Ｃを低減させるためには、配線幅Ｗを広げずに配線の対接地容量Ｃ２０を増加させることが望ましい。 On the other hand, when the wiring layer thickness T is the wiring width W decreases remains constant, the coupling capacitance C 21 is fewer total wiring capacitance C because it reduces wiring capacitance variation [Delta] C / C is increased. Therefore, in order to reduce the [Delta] C / C, it is desirable to increase the capacitance to ground C 20 of the wiring without increasing the wiring width W.

そこで、Ａｌ配線をＣｕ配線に置き換え、且つ、配線の下層絶縁層（縦方向の配線間絶縁層）をＳｉＯ２からより高い誘電率を持つＳｉＮに置き換える。図３１にこの結果を示す。プロセス・ウィンドウ（斜線部分）は図３１よりも狭くなってしまう。しかし、ＳｉＮにより対接地容量Ｃ２０が増加し、プロセス・ウィンドウの位置が、よりＷの小さい方へシフトする。その結果、Ｗ／Ｈが約１かつＴ／Ｈが約０．５の配線構造を選ぶことで、Ｗ：Ｔ＝２：１にまでアスペクト比を改善できる。 Therefore, the Al wiring is replaced with a Cu wiring, and the lower insulating layer (vertical inter-wiring insulating layer) of the wiring is replaced with SiN having a higher dielectric constant from SiO 2 . FIG. 31 shows the result. The process window (shaded area) becomes narrower than that in FIG. However, an increase in the capacitance to ground C 20 by SiN, the position of the process window is shifted to a more smaller W. As a result, the aspect ratio can be improved to W: T = 2: 1 by selecting a wiring structure having W / H of about 1 and T / H of about 0.5.

図３３（ｂ）は、アスペクト比を改善した上述の配線構造を示す断面図である。同図に示すように、ここでは配線層１１としてＣｕを用い、下層の縦方向配線間絶縁層として、高誘電絶縁膜５０であるＳｉＮを用い、それ以外の配線間絶縁層２１としてＳｉＯ２を使用している。なお、下地配線層３１は、より下層の配線層もしくは半導体基板そのものを指す。 FIG. 33B is a cross-sectional view showing the above-described wiring structure with an improved aspect ratio. As shown in the figure, here, Cu is used as the wiring layer 11, SiN, which is the high dielectric insulating film 50, is used as the lower vertical inter-wiring insulating layer, and SiO 2 is used as the other inter-wiring insulating layer 21. I use it. The underlying wiring layer 31 refers to a lower wiring layer or the semiconductor substrate itself.

これまでの配線設計では、縦方向、横方向いずれの配線間絶縁層も同じ材料を用いることが前提で検討されてきたが、上述するように１ｍｍ未満の短い配線構造において横方向の配線間絶縁層に対し、縦方向の配線間絶縁層、特に配線下層の絶縁層を相対的に高誘電率を有する材料に置き換え、配線層をより比抵抗の小さいＣｕに変えることで、配線容量Ｃとプロセスばらつきに対する配線容量変動ΔＣ／Ｃを同時に抑制するとともに、微細化プロセスに適したアスペクト比の配線形状を持つ配線構造が提供できる。   Previous wiring designs have been studied on the premise that the same material is used for both the vertical and horizontal inter-wiring insulation layers, but as described above, the horizontal inter-wiring insulation in a short wiring structure of less than 1 mm. By replacing the vertical inter-wiring insulating layer, particularly the insulating layer under the wiring with a material having a relatively high dielectric constant, and changing the wiring layer to Cu having a lower specific resistance, the wiring capacitance C and the process A wiring structure having a wiring shape with an aspect ratio suitable for a miniaturization process can be provided while simultaneously suppressing the wiring capacitance variation ΔC / C with respect to variations.

上述する例では、縦方向の配線間絶縁層として従来のＳｉＯ２膜を用い、横方向の配線間絶縁層としてＳｉＮ膜を用いているが、必ずしも選択する絶縁材料の組み合わせはこれに限られない。縦方向の配線間絶縁層の平均的な誘電率が、横方向の配線間絶縁層の平均的な誘電率より相対的に高ければ、同様な効果が期待できる。 In the above-described example, the conventional SiO 2 film is used as the vertical inter-wiring insulating layer and the SiN film is used as the horizontal inter-wiring insulating layer, but the combination of insulating materials to be selected is not limited to this. . A similar effect can be expected if the average dielectric constant of the vertical inter-wiring insulating layer is relatively higher than the average dielectric constant of the horizontal inter-wiring insulating layer.

図３３（ｃ）に、縦方向の配線間絶縁層の誘電率を、横方向の配線間絶縁層の誘電率より相対的に高くした別の配線構造例を示す。同図に示すように、Ｃｕ材料を用いた配線層１１の底面にＳｉＮ等の高誘電絶縁膜５０ｂを設け、他の絶縁層２１は従来と同様ＳｉＯ２膜を用いている。 FIG. 33 (c) shows another wiring structure example in which the dielectric constant of the inter-wiring insulating layer in the vertical direction is relatively higher than the dielectric constant of the inter-wiring insulating layer in the horizontal direction. As shown in the figure, a high dielectric insulating film 50b such as SiN is provided on the bottom surface of the wiring layer 11 made of Cu material, and the other insulating layer 21 is made of a SiO 2 film as in the conventional case.

このように、高誘電絶縁膜５０ｂを縦方向の配線間絶縁層の一部に設けることによって、縦方向の配線間絶縁層の実質的な誘電率を上げ、対接地容量Ｃ２０を増やし、図３３（ｂ）の構造と同様な効果を得ることができる。 Thus, by providing a part of the high dielectric insulating film 50b vertical interconnect insulating layer, increasing the substantial dielectric constant of the longitudinal direction of the wiring insulating layer, increasing the capacitance to ground C 20, FIG. The same effect as the structure of 33 (b) can be obtained.

図３３（ｃ）に示す配線構造の場合は、高誘電絶縁膜５０ｂの厚みを調整することでカップリング容量Ｃ２１の調整も可能である。 If the wiring structure shown in FIG. 33 (c), it is also possible adjustment of the coupling capacitance C 21 in adjusting the thickness of the high dielectric insulating film 50b.

配線層１１底面に高誘電絶縁膜５０ｂを設けるには、例えば配線層の下にあらかじめ層間絶縁層の中間層としてパターニングした高誘電絶縁膜５０ｂの層を形成し、層間絶縁層に配線溝を形成する際にこの高誘電絶縁膜５０ｂが底面に露出するように溝を形成し、この後は通常の配線の埋め込みを行えばよい。   In order to provide the high dielectric insulating film 50b on the bottom surface of the wiring layer 11, for example, a layer of the high dielectric insulating film 50b previously patterned as an intermediate layer of the interlayer insulating layer is formed below the wiring layer, and a wiring groove is formed in the interlayer insulating layer. In this case, a groove is formed so that the high dielectric insulating film 50b is exposed on the bottom surface, and thereafter, normal wiring may be buried.

なお、この場合、高誘電絶縁膜５０ｂは必ずしも配線層１１の底面に接している必要はなく縦方向の配線間絶縁層の一部に層形成されていればよい。また、必ずしも配線パターンと同じ平面パターンにする必要はない。   In this case, the high dielectric insulating film 50b is not necessarily in contact with the bottom surface of the wiring layer 11, and may be formed on a part of the insulating layer between the wirings in the vertical direction. Moreover, it is not always necessary to use the same plane pattern as the wiring pattern.

図３３（ｄ）に、縦方向の配線間絶縁層の誘電率を、横方向の配線間絶縁層の誘電率より相対的に高くしたもう一つ別の配線構造例を示す。   FIG. 33D shows another wiring structure example in which the dielectric constant of the inter-wiring insulating layer in the vertical direction is relatively higher than the dielectric constant of the inter-wiring insulating layer in the horizontal direction.

同図に示すように、縦方向の層間絶縁膜２１としては従来通りＳｉＯ２膜を用い、横方向の配線間絶縁層として、低誘電絶縁膜６０を用いることで相対的に縦方向の配線間絶縁層の誘電率を上げる構造である。例えば、低誘電絶縁膜６０としてＦＳＧ（Flourine-doped Spin-on-glass）を用いることができる。 As shown in the figure, a SiO 2 film is used as a conventional interlayer insulating film 21 in the vertical direction, and a low dielectric insulating film 60 is used as an insulating layer between wirings in the horizontal direction. This structure increases the dielectric constant of the insulating layer. For example, FSG (Flourine-doped Spin-on-glass) can be used as the low dielectric insulating film 60.

このように、ＳｉＮのような高誘電材料を用いなくても相対的な誘電率が横方向の配線間絶縁層より縦方向の配線間絶縁層が高ければ、上述と同様な効果を得ることができる。配線容量Ｃの低減を図る目的を考慮すれば、むしろ全体的に低い誘電率材料を用いることが望まれる。   Thus, even if a high dielectric material such as SiN is not used, the same effect as described above can be obtained if the relative dielectric constant is higher in the vertical inter-wiring insulating layer than in the horizontal inter-wiring insulating layer. it can. Considering the purpose of reducing the wiring capacitance C, it is rather desirable to use a material having a low dielectric constant as a whole.

この場合も図３５に示した表中の絶縁層材料等の中から各絶縁層材料を選ぶことができる。例えば、横方向の配線間絶縁層として誘電率が３．２のＨＳＧ（Hydrogen Silses Quioxane）を用い、縦方向の配線間絶縁層として誘電率が３．６のＦＳＧを用いれば、上述の効果に加え、トータルな配線容量Ｃの値をより低く抑えることができる。   Also in this case, each insulating layer material can be selected from the insulating layer materials in the table shown in FIG. For example, if HSG (Hydrogen Silses Quioxane) having a dielectric constant of 3.2 is used as the insulating layer between the wires in the horizontal direction and FSG having a dielectric constant of 3.6 is used as the insulating layer between the wires in the vertical direction, the above-described effect can be obtained. In addition, the total wiring capacitance C can be further reduced.

誘電率が３以下のポリイミド系樹脂や、現在開発中の誘電率２．５以下あるいは誘電率１．０の将来の新材料等の低誘電率材料を用いれば、さらにトータルな容量Ｃの低減を図り、回路遅延時間を短くすることも可能となる。   If a low dielectric constant material such as a polyimide resin with a dielectric constant of 3 or less or a future new material with a dielectric constant of 2.5 or less or a dielectric constant of 1.0 is being developed, the total capacity C can be further reduced. Therefore, the circuit delay time can be shortened.

以上のように、配線材料としてＣｕを用い、横方向の配線間絶縁層に対し、縦方向の配線間絶縁層を相対的に高誘電率にすることにより、配線容量Ｃと配線容量変動ΔＣ／Ｃを同時に抑制するとともに、微細プロセスに適した良好なアスペクト比の配線を持つ配線構造を提供できる。回路遅延の主因子となる配線容量Ｃと配線容量変動△Ｃ／Ｃを同時に抑制できるので、プロセスばらつきに対し安定した良好な回路遅延特性を提供できる。   As described above, Cu is used as the wiring material, and the inter-wiring insulating layer in the vertical direction has a relatively high dielectric constant with respect to the inter-wiring insulating layer in the horizontal direction, so that the wiring capacitance C and the wiring capacitance variation ΔC / In addition to suppressing C at the same time, it is possible to provide a wiring structure having wiring with a good aspect ratio suitable for a fine process. Since the wiring capacitance C and the wiring capacitance variation ΔC / C, which are the main factors of circuit delay, can be suppressed at the same time, it is possible to provide good circuit delay characteristics that are stable against process variations.

（実施例６：多層配線構造）
以上、実施例１〜実施例５において長い配線構造、短い配線構造それぞれについて説明したが、実際のデバイスは、長い配線と短い配線の両方を有する多層配線構造を持つ。また、通常の多層配線構造では、トランジスタやメモリ等は半導体基板面に直接形成されることが多いため、下層には短い配線が形成され、上層に行くほど配線長が長くなる傾向がある。 (Example 6: Multilayer wiring structure)
As described above, the long wiring structure and the short wiring structure are described in the first to fifth embodiments. However, an actual device has a multilayer wiring structure having both long wirings and short wirings. In a normal multilayer wiring structure, transistors and memories are often formed directly on the surface of the semiconductor substrate. Therefore, a short wiring is formed in the lower layer, and the wiring length tends to be longer toward the upper layer.

図３４（ａ）は、上述した実施例を多層配線構造に応用した例を示す配線構造の断面図である。ここには上層下層の配線１０、１１ともＣｕを配線材料に用いた場合を示している。   FIG. 34A is a cross-sectional view of a wiring structure showing an example in which the above-described embodiment is applied to a multilayer wiring structure. Here, the upper and lower wirings 10 and 11 both show the case where Cu is used as the wiring material.

配線長が１ｍｍ未満の下層では、例えば、下地配線層（基板）３１と配線層１１の間の縦方向の配線間絶縁層２１ａとして誘電率が４．１のＵＳＧを用い、横方向の層間絶縁層６０としては誘電率が３．２のＨＳＱを用いることで、相対的に縦方向の配線間絶縁層の誘電率を高くしている。   In the lower layer having a wiring length of less than 1 mm, for example, USG having a dielectric constant of 4.1 is used as the vertical inter-wiring insulating layer 21a between the base wiring layer (substrate) 31 and the wiring layer 11, and the lateral interlayer insulation is used. By using HSQ having a dielectric constant of 3.2 as the layer 60, the dielectric constant of the inter-wiring insulating layer in the vertical direction is relatively increased.

一方、配線長が１ｍｍ以上の長い配線となる上層では、下地配線層３０と配線層１０の間の縦方向の配線間絶縁層２０ａとして誘電率が３．６のＦＳＧ膜を用い、横方向の配線間絶縁層４０として誘電率が４．１のＵＳＧ膜を用いることで、相対的に横方向の配線間絶縁層の誘電率を縦方向の配線間絶縁層の誘電率より高くしている。勿論、各配線間絶縁層の材料選択は、上述する組み合わせに限られない。   On the other hand, in the upper layer that is a long wiring having a wiring length of 1 mm or more, an FSG film having a dielectric constant of 3.6 is used as the vertical inter-wiring insulating layer 20a between the base wiring layer 30 and the wiring layer 10, and the horizontal direction By using a USG film having a dielectric constant of 4.1 as the inter-wiring insulating layer 40, the dielectric constant of the inter-wiring insulating layer in the lateral direction is relatively higher than the dielectric constant of the inter-wiring insulating layer in the vertical direction. Of course, the material selection of each inter-wiring insulating layer is not limited to the combination described above.

上述する多層配線構造とすることで、上層、下層それぞれの配線層において、回路遅延を抑え、プロセスばらつきに対する回路遅延ばらつきを抑制できる配線構造とすることができる。また、それぞれの配線のアスペクト比も微細化に適した範囲に抑えられるので、デバイスの微細化要求に応え、プロセスばらつきの発生自体も抑制できる。   With the multilayer wiring structure described above, it is possible to provide a wiring structure that can suppress circuit delays in the upper and lower wiring layers and suppress circuit delay variations with respect to process variations. In addition, since the aspect ratio of each wiring can be suppressed within a range suitable for miniaturization, it is possible to meet the demand for miniaturization of devices and to suppress the occurrence of process variations.

図３４（ｂ）は、上述した実施例を多層配線構造に応用したもう一つの例を示す配線構造の断面図である。例えば、上層下層の配線１０、１１ともＣｕを配線材料に用い、配線長が１ｍｍ未満の下層配線層では、配線層１１の下層に、例えばＳｉＯ２より高誘電率な例えばＳｉＮ等の絶縁膜５０ｂを備えるとともに、配線長が１ｍｍ以上の上層配線層では、配線層１０の側壁にＳｉＯ２より高い誘電率を持つＳｉＮ等の絶縁膜４０ｂを備え、他の絶縁層２０、２１はＳｉＯ２を用いる。この場合も図３４（ａ）と同様な効果を得ることができる。 FIG. 34B is a cross-sectional view of a wiring structure showing another example in which the above-described embodiment is applied to a multilayer wiring structure. For example, the upper and lower wirings 10 and 11 both use Cu as a wiring material, and in a lower wiring layer having a wiring length of less than 1 mm, an insulating film 50b such as SiN having a higher dielectric constant than SiO 2 is formed below the wiring layer 11. In the upper wiring layer having a wiring length of 1 mm or more, an insulating film 40b such as SiN having a higher dielectric constant than SiO 2 is provided on the side wall of the wiring layer 10, and the other insulating layers 20 and 21 use SiO 2 . . In this case as well, the same effect as in FIG. 34 (a) can be obtained.

なお、各配線間絶縁層の各材料の選択は、上述する組み合わせに限定されるものではない。図３５に示す表の中から、あるいはこれ以外の絶縁層材料から広く選択することが可能である。   In addition, selection of each material of each wiring insulation layer is not limited to the combination mentioned above. It is possible to widely select from the table shown in FIG. 35 or other insulating layer materials.

また、実際のデバイスにおいてプロセスのばらつきが、配線性能に大きな影響を与えるのは、より微細なパターンの形成が必要となる下層配線であるので、下層配線のみを上述する本実施の形態の条件を充たす構造としてもよい。例えば、下層の配線のみＣｕを用い、上層の配線は従来通りＡｌを用いることも可能である。   In addition, the process variations in actual devices have a great influence on the wiring performance because it is a lower layer wiring that requires the formation of a finer pattern. Therefore, only the lower layer wiring satisfies the above-described conditions of this embodiment. It is good also as a structure to fill. For example, Cu can be used only for the lower layer wiring, and Al can be used for the upper layer wiring as usual.

なお、多層配線構造では、上下の配線間でのクロストークの問題も発生しうる。この場合には、クロストークを発生しうる配線同士を上下で隣接配置しないように配線構造を設計することにより、未然にクロストークの発生を回避できる。   In the multilayer wiring structure, a problem of crosstalk between the upper and lower wirings can also occur. In this case, the occurrence of crosstalk can be avoided in advance by designing the wiring structure so that wirings that can generate crosstalk are not arranged adjacent to each other.

なお、上述したＡｌ配線には、Ａｌを主成分とする種々の化合物配線が含まれ、Ｃｕ配線にはＣｕを主成分とする種々の配線、または配線周囲にバリアメタルを有する配線を含む。また、配線材料は、この２種の材料以外に種々の導電材料を用いることが可能である。   The Al wiring described above includes various compound wirings mainly composed of Al, and the Cu wiring includes various wirings mainly composed of Cu or wirings having a barrier metal around the wiring. In addition to these two types of materials, various conductive materials can be used as the wiring material.

以上、実施の形態に基づいて本発明の内容を説明したが、本発明は、上述の実施の形態の記載に限定されるものではない。種々の改変が可能であることは当業者にあきらかである。また、上述した配線構造は、ＬＳＩの配線構造としてのみならず、微細化プロセスに伴う回路遅延やそのばらつきの問題が発生しうるデバイスの配線構造に広く応用できることは明らかである。   The contents of the present invention have been described above based on the embodiments, but the present invention is not limited to the description of the above-described embodiments. It will be apparent to those skilled in the art that various modifications are possible. Further, it is apparent that the above-described wiring structure can be widely applied not only as an LSI wiring structure, but also in a device wiring structure in which problems such as circuit delay and variation due to a miniaturization process may occur.

１０％のプロセスばらつき量δＰがある場合のＣの変動ΔＣ／ＣとＲＣの変動量Δ（ＲＣ）／（ＲＣ）をフリンジ容量比Ｆの関数として表した図である。Variation amount of the variation [Delta] C / C and RC of C in the case where there is a 10% process variation amount [delta] P delta of (RC) / (RC) is a diagram as a function of the fringe capacitance ratio F. 周期的配線構造のモデルを示す断面図である。It is sectional drawing which shows the model of a periodic wiring structure. 配線幅Ｗを＋１０％／−１０％変化させた場合のＷ／Ｈに対する容量Ｃの変化を示す図である。実線がシミュレーション結果、波線は平行平板容量の結果を示す。It is a figure which shows the change of the capacity | capacitance C with respect to W / H at the time of changing the wiring width W +10% /-10%. The solid line indicates the simulation result, and the wavy line indicates the parallel plate capacitance result. 配線幅Ｗを＋１０％／−１０％変化させた場合のＷ／Ｈに対する相対変化量ΔＣ／Ｃを示す図である。実線がシミュレーション結果、波線は平行平板容量の結果を示す。It is a figure which shows the relative variation | change_quantity (DELTA) C / C with respect to W / H at the time of changing the wiring width W +10% /-10%. The solid line indicates the simulation result, and the wavy line indicates the parallel plate capacitance result. 配線幅Ｗを＋１０％／−１０％変化させた場合のＷ／Ｈに対する配線遅延ＲＣの変動Δ（ＲＣ）／（ＲＣ）を示す図である。実線はシミュレーション結果、波線は平行平板容量の結果を示す。It is a figure which shows fluctuation | variation (DELTA) (RC) / (RC) of wiring delay RC with respect to W / H when wiring width W is changed +10% /-10%. Solid lines indicate simulation results, and wavy lines indicate parallel plate capacitance results. Ｗ／Ｈに対する配線遅延ＲＣの変動Δ（ＲＣ）／（ＲＣ）を示す図である。It is a figure which shows fluctuation | variation (DELTA) (RC) / (RC) of the wiring delay RC with respect to W / H. 図２に示す周期的配線構造でのＷ／Ｈに対するフリンジ容量比Ｆ（＝ＣＦ／ＣＰ）の変化を示す図である。It is a figure which shows the change of the fringe capacity | capacitance ratio F (= CF / CP ) with respect to W / H in the periodic wiring structure shown in FIG. 単一配線構造モデルを示す断面図である。It is sectional drawing which shows a single wiring structure model. 図８に示す単一配線構造でのＷ／Ｈに対するフリンジ容量比Ｆ（＝ＣＦ／ＣＰ）の変化を示す図である。It is a figure which shows the change of the fringe capacity | capacitance ratio F (= CF / CP ) with respect to W / H in the single wiring structure shown in FIG. ２層以下の短い配線を有する下層配線層で容量変動ΔＣ／Ｃを抑え、３層以上の長い配線を有する上層配線層でＲＣ遅延変動Δ（ＲＣ）／（ＲＣ）を抑えた配線構造の断面図である。A cross section of a wiring structure in which capacitance variation ΔC / C is suppressed in a lower wiring layer having a short wiring of two layers or less, and RC delay variation Δ (RC) / (RC) is suppressed in an upper wiring layer having a long wiring of three layers or more. FIG. クロストークを抑えるため、電源線を最上層には置かない構造を示す配線構造の断面図である。It is sectional drawing of the wiring structure which shows the structure which does not place a power supply line in the uppermost layer in order to suppress crosstalk. クロストークを抑えるため、クリティカルな配線層を電源線とクロック配線で挟みシールドした配線構造の断面図である。FIG. 3 is a cross-sectional view of a wiring structure in which a critical wiring layer is sandwiched between a power supply line and a clock wiring and shielded in order to suppress crosstalk. Ｃｕ配線の幅Ｗを＋１０％変化させた場合の、Ｗ／Ｈに対する配線遅延の変動量Δ（ＲＣ）／（ＲＣ）の変化を示す図である。It is a figure which shows the change of fluctuation amount (DELTA) (RC) / (RC) of wiring delay with respect to W / H when the width W of Cu wiring is changed + 10%. バリアメタルを側面と底面に備えたＣｕ配線の周期的配線構造モデルを示す断面図である。It is sectional drawing which shows the periodic wiring structure model of Cu wiring which provided the barrier metal in the side surface and the bottom face. Ｃｕ配線の抵抗Ｒのバリアメタル有無の違いを示す図である。It is a figure which shows the difference in the presence or absence of the barrier metal of resistance R of Cu wiring. 配線幅Ｗを＋１０％変化させた場合の抵抗変動ΔＲ／Ｒを示す図である。It is a figure which shows resistance fluctuation (DELTA) R / R at the time of changing wiring width W + 10%. Equivalent VariationsのUniversalityを示す図である。It is a figure which shows Universality of Equivalent Variations. 両対数表示におけるEquivalent Variationsを示す図である。It is a figure which shows Equivalent Variations in a log-log display. Ｗ／ＨとＴ／Ｈに対する配線遅延ＲＣ値を三次元的に示す図である。It is a figure which shows the wiring delay RC value with respect to W / H and T / H three-dimensionally. Ｗ／ＨとＴ／Ｈに対する配線遅延ＲＣ値を二次元分布で示す図である。It is a figure which shows the wiring delay RC value with respect to W / H and T / H by two-dimensional distribution. Ｗ／ＨとＴ／Ｈに対する配線遅延変動△（ＲＣ）／（ＲＣ）値を三次元的に示す図である。It is a figure which shows the wiring delay fluctuation (DELTA) (RC) / (RC) value with respect to W / H and T / H three-dimensionally. Ｗ／ＨとＴ／Ｈに対する配線遅延変動△（ＲＣ）／（ＲＣ）値を二次元的に示す図である。It is a figure which shows the wiring delay fluctuation | variation (RC) / (RC) value with respect to W / H and T / H two-dimensionally. Ｗ／ＨとＴ／Ｈに対する配線遅延ＲＣと配線遅延変動ΔＲＣ／ＲＣを示す図である。It is a figure which shows the wiring delay RC and wiring delay fluctuation | variation (DELTA) RC / RC with respect to W / H and T / H. Ｃｕ配線を用いた場合における、Ｗ／ＨとＴ／Ｈに対する配線遅延ＲＣと配線遅延変動ΔＲＣ／ＲＣを示す図である。It is a figure which shows the wiring delay RC and wiring delay fluctuation | variation (DELTA) RC / RC with respect to W / H and T / H at the time of using Cu wiring. Ｃｕ配線及び幅方向の層間絶縁膜としてＳｉＮを用いた場合における、Ｗ／ＨとＴ／Ｈに対する配線遅延ＲＣと配線遅延変動ΔＲＣ／ＲＣを示す図である。It is a figure which shows the wiring delay RC and wiring delay fluctuation | variation (DELTA) RC / RC with respect to W / H and T / H at the time of using SiN as Cu wiring and the width direction interlayer insulation film. 長い配線の配線構造例を示す断面図である。It is sectional drawing which shows the wiring structural example of a long wiring. Ｗ／ＨとＴ／Ｈに対する配線容量Ｃ値を三次元的に示す図である。It is a figure which shows the wiring capacitance C value with respect to W / H and T / H three-dimensionally. Ｗ／ＨとＴ／Ｈに対する配線容量Ｃ値を二次元分布で示す図である。It is a figure which shows the wiring capacitance C value with respect to W / H and T / H by two-dimensional distribution. Ｗ／ＨとＴ／Ｈに対する配線容量変動△Ｃ／Ｃ値を三次元的に示す図である。It is a figure which shows the wiring capacity fluctuation | variation (DELTA) C / C value with respect to W / H and T / H three-dimensionally. Ｗ／ＨとＴ／Ｈに対する配線容量変動△Ｃ／Ｃ値を二次元分布で示す図である。It is a figure which shows wiring capacity fluctuation | variation (DELTA) C / C value with respect to W / H and T / H by a two-dimensional distribution. Ｗ／ＨとＴ／Ｈに対する配線容量Ｃと配線容量変動△Ｃ／Ｃを示す図である。It is a figure which shows the wiring capacity C and wiring capacity fluctuation | variation (DELTA) C / C with respect to W / H and T / H. Ｃｕ配線及び配線と下地間の絶縁膜としてＳｉＮを用いた場合における、配線容量Ｃと配線容量変動△Ｃ／Ｃを示す図である。It is a figure which shows wiring capacity | capacitance C and wiring capacity fluctuation | variation (DELTA) C / C at the time of using SiN as an insulating film between Cu wiring and wiring, and a base. 短い配線の配線構造例を示す断面図である。It is sectional drawing which shows the wiring structure example of a short wiring. 多層配線の配線構造例を示す断面図である。It is sectional drawing which shows the wiring structural example of multilayer wiring. 絶縁層の材料として用いられる誘電体材料を示した図表である。It is the graph which showed the dielectric material used as a material of an insulating layer.

符号の説明Explanation of symbols

１、４ 配線はクロック信号線
２ 電源線またはクロック信号線上の配線
１０、１１ 配線
２０ 絶縁層
３０、３１ 下地配線層
４０、５０ 高誘電絶縁膜
６０ 低誘電絶縁膜 1, 4 Wiring is clock signal line 2 Wiring on power supply line or clock signal line 10, 11 Wiring 20 Insulating layer 30, 31 Underlying wiring layer 40, 50 High dielectric insulating film 60 Low dielectric insulating film

Claims (3)

多層配線層を有する配線構造において、
１ｍｍ以上の配線長を有する上層配線層では、配線の幅方向の配線間絶縁層の誘電率を、前記配線の厚み方向の配線間絶縁層の誘電率より相対的に高くした配線構造を有し、
１ｍｍ未満の配線長を有する下層配線層では、配線の厚み方向の配線間絶縁層の誘電率を、前記配線の幅方向の配線間絶縁層の誘電率より相対的に高くした配線構造を有することを特徴とするＬＳＩの配線構造。 In a wiring structure having a multilayer wiring layer,
The upper wiring layer having a wiring length of 1 mm or more has a wiring structure in which the dielectric constant of the inter-wiring insulating layer in the wiring width direction is relatively higher than the dielectric constant of the inter-wiring insulating layer in the thickness direction of the wiring. ,
The lower wiring layer having a wiring length of less than 1 mm has a wiring structure in which the dielectric constant of the inter-wiring insulating layer in the wiring thickness direction is relatively higher than the dielectric constant of the inter-wiring insulating layer in the width direction of the wiring. LSI wiring structure characterized by the above. 前記多層配線層のいずれかにＣｕを主成分とする配線を用いることを特徴とする請求項１に記載のＬＳＩの配線構造。   2. The LSI wiring structure according to claim 1, wherein a wiring mainly composed of Cu is used in any of the multilayer wiring layers. 前記多層配線層のいずれかの層より下層の配線層でＣｕを主成分とする配線を用い、これより上層の配線層でＡｌを主成分とする配線を用いることを特徴とする請求項１に記載のＬＳＩの配線構造。   2. The wiring mainly comprising Cu is used in a wiring layer below any one of the multilayer wiring layers, and wiring containing Al as a main component is used in an upper wiring layer. The LSI wiring structure described.
JP2007167026A 1999-06-25 2007-06-25 LSI wiring structure Expired - Fee Related JP4908325B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007167026A JP4908325B2 (en) 1999-06-25 2007-06-25 LSI wiring structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1999180572 1999-06-25
JP18057299 1999-06-25
JP2007167026A JP4908325B2 (en) 1999-06-25 2007-06-25 LSI wiring structure

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26951199A Division JP4363716B2 (en) 1999-06-25 1999-09-22 LSI wiring structure design method

Publications (2)

Publication Number Publication Date
JP2007251212A JP2007251212A (en) 2007-09-27
JP4908325B2 true JP4908325B2 (en) 2012-04-04

Family

ID=38595094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167026A Expired - Fee Related JP4908325B2 (en) 1999-06-25 2007-06-25 LSI wiring structure

Country Status (1)

Country Link
JP (1) JP4908325B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113888A (en) * 1997-05-28 1999-01-06 Texas Instr Inc <Ti> Integrated circuit dielectric and method
JPH11111845A (en) * 1997-10-03 1999-04-23 Toshiba Corp Semiconductor device and its manufacture

Also Published As

Publication number Publication date
JP2007251212A (en) 2007-09-27

Similar Documents

Publication Publication Date Title
US7373627B2 (en) Method of designing wiring structure of semiconductor device and wiring structure designed accordingly
US20210358841A1 (en) Semiconductor device and manufacturing method thereof
US6204200B1 (en) Process scheme to form controlled airgaps between interconnect lines to reduce capacitance
US7667332B2 (en) Method for generating pattern, method for manufacturing semiconductor device, semiconductor device, and computer program product
US20050035457A1 (en) Interconnecting structure with dummy vias
JP3590034B2 (en) Semiconductor capacitive element and manufacturing method thereof
US8143109B2 (en) Method for fabricating damascene interconnect structure having air gaps between metal lines
US6664641B2 (en) Wiring structure for an integrated circuit
JP2001274328A (en) Semiconductor device and method of manufacturing the same
JP4908325B2 (en) LSI wiring structure
JP4908324B2 (en) LSI wiring structure design method
JP4908323B2 (en) LSI wiring structure design method
JP2007288216A (en) Method for designing wiring structure of lsi
US20090316314A1 (en) Design structure for an on-chip high frequency electro-static discharge device
JP2007281513A (en) Wiring structure of lsi
JP2007288215A (en) Method for designing wiring structure of lsi
JP3000935B2 (en) Method for manufacturing semiconductor device
US6320264B1 (en) Interconnect wiring with sidewalls and inter-wiring insulation composed of fluorine
JP2006222253A (en) Wiring structure of semiconductor integrated circuit and manufacturing method thereof
CN113838758B (en) Semiconductor device and manufacturing method thereof
Weber et al. Current and future challenges of DRAM metallization
JPH11162983A (en) Semiconductor device and its manufacture
JPH04307939A (en) Manufacture of semiconductor device
KR20010113508A (en) An integrated circuit including a dual-damascene structure and a capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120112

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees