JP4904628B2

JP4904628B2 - Composite light emitting device

Info

Publication number: JP4904628B2
Application number: JP2001072222A
Authority: JP
Inventors: 登美男井上
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-03-14
Filing date: 2001-03-14
Publication date: 2012-03-28
Anticipated expiration: 2021-03-14
Also published as: JP2002270905A

Description

【０００１】
【発明の属する技術分野】
本発明は、複合発光素子に係り、特に発光素子をサブマウント素子にチップ接合させて複合素子化し、このサブマウント素子によって機能改善を可能とした複合発光素子に関する。
【０００２】
【従来の技術】
ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色発光の半導体発光素子は、従来のものに比べて格段に高輝度化されたので、青色発光だけでなく蛍光物質を含む波長変換層で被覆するようにして白色発光としても利用されるようになった。ＧａＮ系化合物半導体を利用する発光素子では、結晶基板として一般的には透明で絶縁性のサファイアが利用されるので、基板とは反対側の面にｐ側及びｎ側の電極がそれぞれ形成されたフリップチップ型である。このようなフリップチップ型の発光素子では、各電極をマイクロバンプを介して配線基板やリードフレームの搭載面に搭載して接合するフェイスダウン方式とし、透明のサファイア基板の上面を主光取り出し面とすることが効果的である。一方、このようなＧａＮ系化合物半導体による青色発光の発光素子では、静電気に弱いという性質があるので、静電気保護用のツェナーダイオードと組み合わせた複合発光素子が近来では広く使用されるようになった。
【０００３】
図１１の（ａ）は従来の複合発光素子の平面図、（ｂ）は正面図、（ｃ）は等価回路図である。
【０００４】
図示のように、発光素子５１はサファイア基板５１ａの上にＧａＮ系化合物半導体を積層したもので、ｐ型層及びｎ型層に導通させてｐ側電極５１ｃ及びｎ側電極５１ｂが形成されている。一方、ツェナーダイオードを利用したサブマウント素子５２はｎ型のＳｉ基板５２ａの上面側の一部に不純物を注入してｐ型半導体領域５２ｂを形成し、このｐ型半導体領域５２ｂに接触させてｐ側電極５２ｃを設け、残りのｎ型半導体領域５２ａの上面側にｎ側電極５２ｄを形成し、下面側に裏面電極５２ｅを形成したものである。そして、発光素子５１のｎ側電極５１ｂがバンプ５３ａによってサブマウント素子５２のｐ側電極５２ｃに接続され、発光素子５１のｐ側電極５１ｃがバンプ５３ｂによってサブマウント素子５２のｎ側電極５２ｄに接続されている。
【０００５】
このように、ｎ側とｐ側とを逆極性で導通させることにより、ツェナーダイオードを利用したサブマウント素子５２によって発光素子５１の静電気による破壊を防止できる。また、サファイア基板５１ａは熱伝導率が小さいので放熱が十分ではないが、Ｓｉ基板５２ａには十分な放熱性があるので、発光素子５１をサブマウント素子５２と複合素子化することで、発光素子５１の発熱による輝度低下も防ぐことができる。
【０００６】
【発明が解決しようとする課題】
各発光色の発光素子（ＬＥＤ素子）は、各種の分野で広く利用されているが、近年では植物栽培用や照明用の光源としても検討されるようになってきた。この植物栽培用や照明用の光源とする場合では、大きな光度が必要となるため、多数のＬＥＤランプ等の発光装置が必要になる。すなわち、現在までに開発されている発光素子では、通電可能な電流の大きさはせいぜい２０ｍＡ程度と極めて小さいので、光度を大きくするためには多数のＬＥＤ素子を必要とするためコストが極めて高くなる。
【０００７】
このように多数の発光素子を使用する場合でも、図１１に示したサブマウント素子５２に発光素子５１を搭載した複合発光素子を利用できる。この場合、サブマウント素子５２にＳｉ基板５２ａを用いることにより放熱性が促進されるため、発光効率が良くなり、照明用の光源としては適している。しかし、このタイプの発光素子５１は、ｐ側及びｎ側電極が同一面側に形成されたフリップチップ型でｎ側電極が４角の１角に形成されているため、流れる電流はｎ側とｐ側電極の境界近傍に集中し、その部分の電流密度が大きくなり、発熱も多く発光効率が悪くなるという欠点がある。そのため、発光素子５１全体で考えても、均等に電流密度が分布している場合と比較すると、一部に電流が集中している場合のほうが発光効率は悪くなる。言い換えると、発光素子５１全体で同じ発光量を得るためには、均等な電流密度分布に近いほうがトータルの発熱量が少ないということである。
【０００８】
また、複合発光素子を多数設備する場合に、直列配置とすると１００Ｖの商用電源をそのまま使えるような消費電力に設定できる。しかしながら、１個の発光素子５１を１個のサブマウント素子５２に搭載し、サブマウント素子５２にＳｉ基板５２ａを用いたものでも、この放熱性を利用するだけでは設備全体の放熱の促進には限界があり、発光素子５１の発光効率低下をもたらしてしまう。
【０００９】
また、図１１の複合発光素子はマイクロバンプ５３ａ，５３ｂを介して発光素子５１をサブマウント素子５２上にフリップチップ実装するが、その実装工程は、発光素子５１の１個ずつについて行われるので、この工程に要する時間がかなり長くなる。すなわち、発光素子５１の搭載の工程は、この発光素子５１をピックアップしてサブマウント素子５２が形成されたウエハーの電極パターンに合わせて位置決めする工程と、これに続いて超音波、加熱及び荷重の負荷を加えながらバンプ接合する工程となるため、１個の発光素子５１については３秒程度の時間が必要となる。そして、サブマウント素子５２が形成されたウエハーにたとえば３万個程度の発光素子５１を搭載できるようにしたものが多用されているので、このような多数の発光素子５１の搭載完了までには２４時間以上を費やすことになり、生産性への影響すなわちコストへの影響は無視できない。
【００１０】
このように、図１１に示した従来構造の複合発光素子により照明用など大きな光度が必要な光源を実現するには、上記のような問題点を改善することが必要である。
【００１１】
そこで、本発明は、発光素子を複数個備えたブロック発光素子を１個のサブマウント素子に搭載することにより、コスト面及び発熱による発光効率の低下を改善した複合発光素子を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の複合発光素子は、サブマウント素子上に発光素子が実装された複合発光素子であって、発光素子が複数個の発光素子で構成されたブロック発光素子からなることを特徴とする。
【００１３】
本発明によれば、発光素子を複数個備えたブロック発光素子を１個のサブマウント素子に搭載することにより、コスト面と発熱による発光効率の低下を改善した複合発光素子が得られる。
【００１４】
【発明の実施の形態】
本願第１の発明は、サブマウント素子上に発光素子が実装された複合発光素子であって、前記発光素子が複数個の発光素子で構成されたブロック発光素子からなることを特徴とする複合発光素子であり、複数の発光素子からなるブロック発光素子にすることにより、熱による発光効率の低下と生産性を含めたコストを改善できる。
【００１５】
本願第２の発明は、前記サブマウント素子に対し、前記ブロック発光素子を構成する複数個の発光素子を直列、並列またはその組み合わせで接続したことを特徴とする複合発光素子であり、ブロック発光素子を構成する複数の発光素子を並列に接続することにより本願第１の発明と同様の作用が得られ、また、直列に接続することにより本願第１の発明による作用に加え、１００Ｖの商用電源をそのまま使えるような消費電力に設定できる。
【００１６】
本願第３の発明は、前記サブマウント素子に、前記ブロック発光素子を構成する複数個の発光素子が直列、並列またはその組み合わせで接続される配線を設けたことを特徴とする複合発光素子であり、配線により複数の発光素子を並列に接続することにより本願第１の発明と同様の作用が得られ、また、直列に接続することにより本願第１の発明による作用に加え、１００Ｖの商用電源をそのまま使えるような消費電力に設定できる。
【００１７】
本願第４の発明は、前記サブマウント素子は、少なくとも１つのダイオードからなり、前記ブロック発光素子と逆極性で並列に接続されたものであることを特徴とする複合発光素子であり、本願第２，３の発明による作用に加え、１つのサブマウント素子で複数の発光素子の静電気保護を行うことができる。
【００１８】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１９】
図１は本発明の複合発光素子に用いるブロック発光素子の詳細であって、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線矢視による断面図である。
【００２０】
図において、ブロック発光素子１はサファイア基板１ａの上にＧａＮ系化合物半導体を積層した青色発光のもので、ＧａＮ系化合物半導体のｎ型層の上面にｎ側電極１ｂを形成するとともに、ｐ型層の上面にｐ側電極１ｃを形成したものである。ｎ側電極１ｂ及びｐ側電極１ｃの形成パターンは、従来例の図１１で示したものの相似形で約４分の１の面積のものを４組配列したものに相当し、１個のブロック発光素子１で従来の発光素子の１．１倍の発光輝度を担うことができる。なお、ｎ側電極１ｂ及びｐ側電極１ｃの形成パターンを、図１１で示したものと同じサイズのものを４組配列したものに相当するものとすれば、４倍以上の発光輝度を担うことができる。
【００２１】
図２はサブマウント素子の詳細であって、（ａ）は平面図、（ｂ）は正面図である。
【００２２】
サブマウント素子２は、１つの静電気保護用のツェナーダイオードを利用してｎ型のＳｉ基板２ａの下面に裏面電極２ｂを形成するとともに上面にはＳｉＯ₂の絶縁膜２ｃを形成したものである。Ｓｉ基板２ａの一部には不純物を注入してｐ型半導体領域２ｄを形成している。絶縁膜２ｃはＳｉ基板２ａの全体に形成されているが、ｐ型半導体領域２ｄを開放するｐ側窓２ｅ及びＳｉ基板２ａのｎ型層を開放するｎ側窓２ｆを一部に設けている。そして、絶縁膜２ｃの上にはｐ側窓２ｅに被さってｐ型半導体領域２ｄに導通するｐ側電極３ａと、ｎ側窓２ｆに被さってＳｉ基板２ａのｎ型層に導通するｎ側電極３ｂが形成されている。また、絶縁膜２ｃにはｐ側電極３ａ及びｎ側電極３ｂとともにブロック発光素子のｎ側電極１ｂ及びｐ側電極１ｃのパターンを直列配置するための配線パターンとして第１電極４ａ，第２電極４ｂ，第３電極４ｃがそれぞれ形成されている。
【００２３】
図３はサブマウント素子２にブロック発光素子１を搭載したときの詳細であって、（ａ）は平面図、（ｂ）は正面図である。
【００２４】
ブロック発光素子１は図１の姿勢をそのまま反転してサブマウント素子２の上に被せたものであり、サブマウント素子２のｐ側電極３ａ，ｎ側電極３ｂ及び第１〜第３電極４ａ，４ｂ，４ｃに予め形成したバンプ５によって導通接続されている。このとき、ブロック発光素子１の４組のｎ側電極１ｂ及びｐ側電極１ｃとサブマウント素子２の各電極３ａ，３ｂ，４ａ，４ｂ，４ｃの対応は図４に示す通りである。このような導通構造により、図５の等価回路に示すように、１個のサブマウント素子２に対して４個の発光素子が直列配列されることになる。
【００２５】
以上の構造において、サブマウント素子２の上に導通搭載されたブロック発光素子１には４個の発光素子が含まれているので、従来のものに比べて高輝度の発光が得られ、植物栽培用光源や照明用光源として最適に利用できる。また、ブロック発光素子１は４個の発光素子を直列配列しているので駆動電圧を家庭用電源の１００Ｖに近づけることができ、植物栽培や照明施設等での使用が簡単になる。そして、駆動電流が大きくて発光素子による発熱が大きくても、Ｓｉ基板２ａを用いたサブマウント素子２による放熱が促進されるので、発熱輝度が低下することもない。
【００２６】
図６はブロック発光素子１を並列配置するサブマウント素子２の詳細であって、（ａ）は平面図、（ｂ）は正面図である。
【００２７】
サブマウント素子２は、先の例と同様にｎ型のＳｉ基板２ａの下面に裏面電極２ｂを形成するとともに上面にはＳｉＯ₂の絶縁膜２ｃを形成したものである。Ｓｉ基板２ａの一部には不純物を注入してｐ型半導体領域２ｄを形成している。絶縁膜２ｃはＳｉ基板２ａの全体に形成されているが、ｐ型半導体領域２ｄを開放するｐ側窓２ｅ及びＳｉ基板２ａのｎ型層を開放するｎ側窓２ｆ，２ｇを一部に設けている。そして、絶縁膜２ｃの上にはｐ側窓２ｅに被さってｐ型半導体領域２ｄに導通するｐ側電極３ａと、ｎ側窓２ｆに被さってＳｉ基板２ａのｎ型層に導通するｎ側電極３ｂと、ｎ側窓２ｇに被さってＳｉ基板のｎ型層に導通するｎ側電極３ｃが形成されている。
【００２８】
図６に示したサブマウント素子２に対するブロック発光素子１の実装は、ブロック発光素子１を図１の姿勢からそのまま反転してサブマウント素子２の上に被せたものである。すなわち、ブロック発光素子１の４組のｎ側電極１ｂ及びｐ側電極１ｃとサブマウント素子２の各電極３ａ，３ｂ，３ｃの対応は図７に示す通りである。このような導通構造により、図８の等価回路に示すように、１個のサブマウント素子２に対して４個の発光素子が並列配列されることになる。
【００２９】
なお、上記実施形態では、ブロック発光素子１は、４分割の４個の発光素子で構成されているが、これに限ったものではなく、発光効率への効果は、分割が細かいほど、すなわち構成される発光素子の数が多いほど、また、電流が大きいほど大きくなる。
【００３０】
このようにサブマウント素子２にブロック発光素子１を導通搭載することで、ブロック発光素子１の発光素子を並列配列することができ、高輝度の光源として利用できる。
【００３１】
次に、複合発光素子をブロック発光素子１によって構成することにより，発光効率が良くなることを概算で説明する。
【００３２】
図１１に示した従来の構造の複合発光素子において、計算を簡単とするため発光素子５１のチップサイズを図９（ａ）に示すように平面的で１辺が０．４ｍｍの正方形とし、その一角（同図右下）に半径０．２ｍｍの扇状のｎ側電極が形成されているものとする。また、ｎ側電極以外の部分にはｐ側電極が形成されているものとし、この部分の下のｐ−ｎジャンクション部が発光する。電流は２０ｍＡ流すものとする。このとき、ｎ側とｐ側電極の境界線Ａ近傍の電流密度と円弧Ｂ近傍の電流密度は、円弧Ａと円弧Ｂの長さに逆比例する。すなわち、Ａ近傍の電流密度はＢ近傍の電流密度の２倍となる。
【００３３】
次に、図３に示した本実施形態における複合発光素子を示すものとして、図９（ａ）に示す１辺が０．４ｍｍの正方形を図９（ｂ）に示すように１辺が０．２ｍｍの正方形に４等分し、その各々に１／４の面積で相似形のｎ側電極及びｐ側電極を形成する。その小さな４個の発光素子は並列に接続され、その各々には電流５ｍＡが流される。このとき、小さな発光素子のｎ側電極とｐ側電極の境界線ＳＡ近傍の電流密度は、円弧ＳＢ近傍の電流密度の２倍となる。また、図９（ａ）に示すＡ近傍の電流密度は、ＳＡ近傍の電流密度の２倍となる。すなわち、Ａ近傍の電流密度，Ｂ近傍の電流密度，ＳＡ近傍の電流密度，ＳＢ近傍の電流密度の比は４：２：２：１である。
【００３４】
ここで、図１０（ａ）に示すように発光素子の輝度が電流密度に比例して大きくなるものであれば、Ａ近傍の輝度とＢ近傍の輝度との合計（４×１＋２×２）はＳＡ近傍の輝度とＳＢ近傍の輝度との合計（２×１／２＋１×１）の４倍に等しくなるはずであるが、実際は図１０（ｂ）に示すように電流密度が大きくなるにしたがって飽和していく。飽和の重みをそれぞれＡ，Ｂ，ＳＡ，ＳＢの順に０．８９，０．９５，０．９５，１とすると、Ａ近傍の輝度とＢ近傍の輝度との合計は４×０．８９×１＋２×０．９５×２＝７．３６、ＳＡ近傍の輝度とＳＢ近傍の輝度との合計の４倍は４×（２×０．９５×１／２＋１×１×１）＝７．８となる。すなわち、合計面積が同じで発光素子であっても、分割して並列に接続する方が、発光効率が高くなることを示している。なお、直列に接続する場合も同じように説明できる。
【００３５】
また、コスト面では、発光効率が高くなるので発光装置の数が削減できる。また、発光素子を複数個形成したブロック発光素子を１つのサブマウント素子上に実装するため、１個ずつの発光素子をチップ接合するのに比べると、チップ接合時間の工程が大幅に短縮できるとともに、小型の発光素子もブロックで扱うのでハンドリングも容易にすることができる。また、複数個の発光素子の静電気保護を１つのツェナーダイオードで行えることもコスト的にメリットがある。
【００３６】
なお、本実施形態においては、１つのツェナーダイオードを用いたサブマウント素子２の例について説明したが、複数のダイオードによって等価的に１つのダイオードとすることも可能である。
【００３７】
【発明の効果】
本発明では、サブマウント素子上に複数の発光素子で構成されたブロック発光素子を搭載するので、発光輝度を向上させることができ、植物栽培用や照明用の光源として有効に利用できる。また、ブロック発光素子に含まれる複数の発光素子は、サブマウント素子を静電気保護用のＳｉ基板のツェナーダイオードとすることによって静電気による破壊が防止されるとともに、大電流を流してもＳｉ基板による放熱が促進されるので熱による発光素子の発光効率の低下を低く抑えることができる。
【図面の簡単な説明】
【図１】本発明の複合発光素子に使用する青色発光のブロック発光素子の詳細であって、
（ａ）は平面図
（ｂ）は（ａ）のＡ−Ａ線矢視による断面図
【図２】図１のブロック発光素子を搭載するサブマウント素子の詳細であって、
（ａ）は平面図
（ｂ）は正面図
【図３】（ａ）はブロック発光素子をサブマウント素子に導通搭載したときの平面図
（ｂ）は正面図
【図４】ブロック発光素子の電極とサブマウント素子の電極の対応を説明するための平面図
【図５】図３の実装のときのサブマウント素子とブロック発光素子の等価回路図
【図６】ブロック発光素子を並列配置するときの電極パターンを形成したサブマウント素子の詳細であって、
（ａ）は平面図
（ｂ）は正面図
【図７】図６のサブマウント素子に対するブロック発光素子の電極の対応を説明するための平面図
【図８】並列配列のときの等価回路図
【図９】発光効率を説明するための発光素子の模式図であって、
（ａ）は従来の発光素子の模式図
（ｂ）はブロック発光素子の模式図
【図１０】発光素子（ＬＥＤ素子）の発光輝度（光束）の電流密度依存性を表したグラフであって、
（ａ）は理論値を示す図
（ｂ）は実際値を示す図
【図１１】従来例の複合発光素子であって、
（ａ）は平面図
（ｂ）は正面図
（ｃ）は等価回路図
【符号の説明】
１ブロック発光素子
１ａサファイア基板
１ｂｎ側電極
１ｃｐ側電極
２サブマウント素子
２ａＳｉ基板
２ｂ裏面電極
２ｃ絶縁膜
２ｄｐ型半導体領域
２ｅｐ側窓
２ｆ，２ｇｎ側窓
３ａｐ側電極
３ｂ，３ｃｎ側電極
４ａ第１電極
４ｂ第２電極
４ｃ第３電極
５バンプ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a composite light-emitting element, and more particularly to a composite light-emitting element in which a light-emitting element is chip-bonded to a submount element to form a composite element, and the function can be improved by the submount element.
[0002]
[Prior art]
Blue light-emitting semiconductor light-emitting devices using GaN-based compound semiconductors such as GaN, GaAlN, InGaN, and InAlGaN are much brighter than conventional ones, so wavelength conversion includes not only blue light emission but also fluorescent materials. It was also used as white light emission by coating with a layer. In a light-emitting device using a GaN-based compound semiconductor, transparent and insulating sapphire is generally used as a crystal substrate, and thus p-side and n-side electrodes are formed on the surface opposite to the substrate. It is a flip chip type. In such a flip-chip type light emitting element, each electrode is mounted on a wiring board or a lead frame mounting surface via a microbump and is a face-down method, and the upper surface of a transparent sapphire substrate is used as a main light extraction surface. It is effective to do. On the other hand, blue light emitting devices using such GaN-based compound semiconductors are susceptible to static electricity, and thus composite light emitting devices combined with a zener diode for electrostatic protection have been widely used in recent years.
[0003]
11A is a plan view of a conventional composite light emitting device, FIG. 11B is a front view, and FIG. 11C is an equivalent circuit diagram.
[0004]
As shown in the drawing, the light emitting element 51 is formed by laminating a GaN-based compound semiconductor on a sapphire substrate 51a, and a p-side electrode 51c and an n-side electrode 51b are formed in conduction with a p-type layer and an n-type layer. . On the other hand, in the submount element 52 using a Zener diode, an impurity is implanted into a part of the upper surface side of the n-type Si substrate 52a to form a p-type semiconductor region 52b. A side electrode 52c is provided, an n-side electrode 52d is formed on the upper surface side of the remaining n-type semiconductor region 52a, and a back electrode 52e is formed on the lower surface side. The n-side electrode 51b of the light-emitting element 51 is connected to the p-side electrode 52c of the submount element 52 by the bump 53a, and the p-side electrode 51c of the light-emitting element 51 is connected to the n-side electrode 52d of the submount element 52 by the bump 53b. Has been.
[0005]
In this way, by causing the n side and the p side to conduct with opposite polarities, the submount element 52 using a Zener diode can prevent the light emitting element 51 from being damaged due to static electricity. Further, the sapphire substrate 51a has a low thermal conductivity, so that the heat dissipation is not sufficient. However, since the Si substrate 52a has a sufficient heat dissipation property, the light emitting element 51 can be combined with the submount element 52 to obtain a light emitting element. It is also possible to prevent a decrease in luminance due to the heat generated by 51.
[0006]
[Problems to be solved by the invention]
Light emitting elements (LED elements) of each emission color are widely used in various fields, but in recent years, they have been studied as light sources for plant cultivation and illumination. In the case of using the light source for plant cultivation or illumination, a large luminous intensity is required, and thus a large number of light emitting devices such as LED lamps are necessary. That is, in the light emitting element developed so far, the magnitude of the current that can be energized is as small as about 20 mA at most, so a large number of LED elements are required to increase the luminous intensity, and the cost becomes extremely high. .
[0007]
Even when a large number of light emitting elements are used, a composite light emitting element in which the light emitting element 51 is mounted on the submount element 52 shown in FIG. 11 can be used. In this case, the use of the Si substrate 52a for the submount element 52 promotes heat dissipation, thereby improving the light emission efficiency and being suitable as a light source for illumination. However, this type of light-emitting element 51 is a flip chip type in which the p-side and n-side electrodes are formed on the same surface side, and the n-side electrode is formed in one corner of the square. There are disadvantages that the concentration is concentrated in the vicinity of the boundary of the p-side electrode, the current density in that portion is increased, the heat generation is large, and the light emission efficiency is deteriorated. Therefore, even when considering the entire light emitting element 51, the luminous efficiency is worse when the current is partially concentrated as compared with the case where the current density is evenly distributed. In other words, in order to obtain the same amount of light emission in the entire light emitting element 51, the closer to the uniform current density distribution, the smaller the total amount of heat generation.
[0008]
Further, when a large number of composite light emitting elements are installed, the power consumption can be set so that a commercial power supply of 100 V can be used as it is when arranged in series. However, even if one light-emitting element 51 is mounted on one submount element 52 and the Si substrate 52a is used for the submount element 52, the heat dissipation of the entire equipment can be promoted only by using this heat dissipation property. There is a limit, and the light emission efficiency of the light emitting element 51 is reduced.
[0009]
Further, in the composite light emitting device of FIG. 11, the light emitting device 51 is flip-chip mounted on the submount device 52 via the micro bumps 53a and 53b, but the mounting process is performed for each of the light emitting devices 51. The time required for this step is considerably long. That is, the mounting process of the light emitting element 51 includes picking up the light emitting element 51 and positioning the light emitting element 51 in accordance with the electrode pattern of the wafer on which the submount element 52 is formed, followed by ultrasonic, heating and load. Since it is a step of bump bonding while applying a load, one light emitting element 51 requires about 3 seconds. For example, about 30,000 light emitting elements 51 can be mounted on the wafer on which the submount element 52 is formed. It will take more time, and the impact on productivity, that is, the cost, cannot be ignored.
[0010]
As described above, it is necessary to improve the above-described problems in order to realize a light source that requires a large luminous intensity, such as for illumination, by the composite light emitting element having the conventional structure shown in FIG.
[0011]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a composite light emitting device in which a block light emitting device having a plurality of light emitting devices is mounted on one submount device, thereby improving cost and reduction in light emission efficiency due to heat generation. And
[0012]
[Means for Solving the Problems]
The composite light-emitting element of the present invention is a composite light-emitting element in which a light-emitting element is mounted on a submount element, and the light-emitting element is composed of a block light-emitting element composed of a plurality of light-emitting elements.
[0013]
According to the present invention, by mounting a block light-emitting element having a plurality of light-emitting elements on one submount element, a composite light-emitting element with improved cost and reduction in light emission efficiency due to heat generation can be obtained.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
A first aspect of the present invention is a composite light emitting element in which a light emitting element is mounted on a submount element, and the light emitting element is composed of a block light emitting element composed of a plurality of light emitting elements. By using a block light-emitting element that is an element and includes a plurality of light-emitting elements, it is possible to improve costs including reduction in luminous efficiency due to heat and productivity.
[0015]
A second invention of the present application is a composite light-emitting element characterized in that a plurality of light-emitting elements constituting the block light-emitting element are connected to the submount element in series, in parallel, or a combination thereof, and the block light-emitting element By connecting a plurality of light-emitting elements constituting the same in parallel, the same effect as that of the first invention of the present application can be obtained. In addition to the effect of the first invention of the present application by connecting in series, a commercial power supply of 100 V can be obtained. The power consumption can be set as it is.
[0016]
A third invention of the present application is a composite light emitting element characterized in that a wiring for connecting a plurality of light emitting elements constituting the block light emitting element in series, parallel or a combination thereof is provided on the submount element. By connecting a plurality of light emitting elements in parallel by wiring, the same effect as that of the first invention of the present application can be obtained, and by connecting them in series, a 100 V commercial power supply can be connected in addition to the action of the first invention of the present application. The power consumption can be set as it is.
[0017]
A fourth invention of the present application is a composite light-emitting element , wherein the submount element includes at least one diode and is connected in parallel with the block light-emitting element in reverse polarity . In addition to the effects of the inventions of (3) and (3), it is possible to perform electrostatic protection of a plurality of light emitting elements with one submount element.
[0018]
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0019]
1A and 1B show details of a block light-emitting element used in the composite light-emitting element of the present invention. FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along line AA in FIG.
[0020]
In the figure, a block light emitting device 1 is a blue light emitting device in which a GaN-based compound semiconductor is stacked on a sapphire substrate 1a. An n-side electrode 1b is formed on the upper surface of the n-type layer of the GaN-based compound semiconductor, and a p-type layer is formed. A p-side electrode 1c is formed on the upper surface of the substrate. The formation pattern of the n-side electrode 1b and the p-side electrode 1c is similar to that shown in FIG. 11 of the conventional example, and corresponds to the arrangement of four sets having an area of about 1/4. The element 1 can bear light emission luminance 1.1 times that of the conventional light emitting element. In addition, if the formation pattern of the n-side electrode 1b and the p-side electrode 1c corresponds to an array of four sets having the same size as that shown in FIG. Can do.
[0021]
2A and 2B show details of the submount element. FIG. 2A is a plan view and FIG. 2B is a front view.
[0022]
The submount element 2 is formed by forming a back electrode 2b on the lower surface of an n-type Si substrate 2a using one Zener diode for electrostatic protection and forming an insulating film 2c of SiO _{2 on} the upper surface. An impurity is implanted into a part of the Si substrate 2a to form a p-type semiconductor region 2d. Although the insulating film 2c is formed on the entire Si substrate 2a, a p-side window 2e that opens the p-type semiconductor region 2d and an n-side window 2f that opens the n-type layer of the Si substrate 2a are provided in part. . Then, on the insulating film 2c, a p-side electrode 3a covering the p-side window 2e and conducting to the p-type semiconductor region 2d, and an n-side electrode covering the n-side window 2f and conducting to the n-type layer of the Si substrate 2a. 3b is formed. The insulating film 2c includes a first electrode 4a and a second electrode 4b as wiring patterns for arranging the patterns of the n-side electrode 1b and the p-side electrode 1c of the block light emitting element together with the p-side electrode 3a and the n-side electrode 3b. , Third electrodes 4c are respectively formed.
[0023]
3A and 3B show the details when the block light-emitting element 1 is mounted on the submount element 2. FIG. 3A is a plan view and FIG. 3B is a front view.
[0024]
The block light emitting element 1 is obtained by inverting the posture of FIG. 1 as it is and covering the submount element 2, and the p-side electrode 3a, the n-side electrode 3b, the first to third electrodes 4a, 4b and 4c are electrically connected by bumps 5 formed in advance. At this time, the correspondence between the four sets of the n-side electrode 1b and the p-side electrode 1c of the block light emitting element 1 and the electrodes 3a, 3b, 4a, 4b, 4c of the submount element 2 is as shown in FIG. With such a conductive structure, as shown in the equivalent circuit of FIG. 5, four light emitting elements are arranged in series with respect to one submount element 2.
[0025]
In the above structure, the block light-emitting element 1 that is conductively mounted on the submount element 2 includes four light-emitting elements, so that it can emit light with higher brightness than the conventional one, and plant cultivation. It can be optimally used as a light source for lighting or a light source for illumination. Moreover, since the block light emitting element 1 has four light emitting elements arranged in series, the drive voltage can be brought close to 100 V of a household power source, and the use in plant cultivation, lighting facilities, and the like is simplified. Even if the drive current is large and the heat generated by the light emitting element is large, the heat radiation by the submount element 2 using the Si substrate 2a is promoted, so that the heat generation luminance does not decrease.
[0026]
6A and 6B show details of the submount element 2 in which the block light emitting elements 1 are arranged in parallel. FIG. 6A is a plan view and FIG. 6B is a front view.
[0027]
As in the previous example, the submount element 2 has a back electrode 2b formed on the lower surface of an n-type Si substrate 2a and an insulating film 2c made of SiO ₂ formed on the upper surface. An impurity is implanted into a part of the Si substrate 2a to form a p-type semiconductor region 2d. Although the insulating film 2c is formed on the entire Si substrate 2a, a p-side window 2e that opens the p-type semiconductor region 2d and n-side windows 2f and 2g that open the n-type layer of the Si substrate 2a are provided in part. ing. Then, on the insulating film 2c, a p-side electrode 3a covering the p-side window 2e and conducting to the p-type semiconductor region 2d, and an n-side electrode covering the n-side window 2f and conducting to the n-type layer of the Si substrate 2a. 3b and an n-side electrode 3c that covers the n-side window 2g and is electrically connected to the n-type layer of the Si substrate.
[0028]
6 is mounted on the submount element 2 by inverting the block light emitting element 1 as it is from the posture of FIG. That is, the correspondence between the four sets of the n-side electrode 1b and p-side electrode 1c of the block light-emitting element 1 and the electrodes 3a, 3b, 3c of the submount element 2 is as shown in FIG. With such a conductive structure, as shown in the equivalent circuit of FIG. 8, four light emitting elements are arranged in parallel with respect to one submount element 2.
[0029]
In the above embodiment, the block light-emitting element 1 is configured by four light-emitting elements divided into four parts. However, the present invention is not limited to this, and the effect on the light emission efficiency is as the division becomes finer, that is, the structure. The larger the number of light emitting elements to be applied, and the larger the current, the larger.
[0030]
As described above, the block light-emitting element 1 is conductively mounted on the submount element 2 so that the light-emitting elements of the block light-emitting element 1 can be arranged in parallel and can be used as a high-luminance light source.
[0031]
Next, it will be roughly described that the luminous efficiency is improved by constituting the composite light emitting element by the block light emitting element 1.
[0032]
In the composite light emitting device having the conventional structure shown in FIG. 11, the chip size of the light emitting device 51 is flat and square with a side of 0.4 mm as shown in FIG. It is assumed that a fan-shaped n-side electrode having a radius of 0.2 mm is formed at one corner (lower right in the figure). In addition, it is assumed that a p-side electrode is formed in a portion other than the n-side electrode, and the pn junction portion below this portion emits light. The current is assumed to flow 20 mA. At this time, the current density near the boundary line A between the n-side and p-side electrodes and the current density near the arc B are inversely proportional to the lengths of the arc A and the arc B. That is, the current density in the vicinity of A is twice the current density in the vicinity of B.
[0033]
Next, as an example of the composite light emitting device in the present embodiment shown in FIG. 3, a square having a side of 0.4 mm shown in FIG. 9A has a side of 0.4 mm as shown in FIG. A 2 mm square is divided into four equal parts, and an n-side electrode and a p-side electrode having a similar area are formed on each of the squares. The four small light emitting elements are connected in parallel, and a current of 5 mA flows through each of the small light emitting elements. At this time, the current density near the boundary line SA between the n-side electrode and the p-side electrode of the small light emitting element is twice the current density near the arc SB. Further, the current density near A shown in FIG. 9A is twice the current density near SA. That is, the ratio of the current density near A, the current density near B, the current density near SA, and the current density near SB is 4: 2: 2: 1.
[0034]
Here, if the luminance of the light emitting element is increased in proportion to the current density as shown in FIG. 10A, the sum of the luminance in the vicinity of A and the luminance in the vicinity of B (4 × 1 + 2 × 2) is Although it should be equal to four times the sum of the luminance in the vicinity of SA and the luminance in the vicinity of SB (2 × 1/2 + 1 × 1), in reality, as shown in FIG. I will do it. When the saturation weights are 0.89, 0.95, 0.95, and 1 in the order of A, B, SA, and SB, respectively, the sum of the luminance in the vicinity of A and the luminance in the vicinity of B is 4 × 0.89 × 1 + 2. × 0.95 × 2 = 7.36, 4 times the sum of the luminance near SA and the luminance near SB is 4 × (2 × 0.95 × 1/2 + 1 × 1 × 1) = 7.8. . That is, even if the total area is the same, even if it is a light emitting element, it is shown that the luminous efficiency is higher when divided and connected in parallel. The same can be said for the case of serial connection.
[0035]
In terms of cost, since the light emission efficiency is increased, the number of light emitting devices can be reduced. In addition, since the block light emitting element in which a plurality of light emitting elements are formed is mounted on one submount element, the chip bonding time process can be significantly shortened compared to chip bonding of each light emitting element. Since a small light emitting element is also handled by a block, handling can be facilitated. In addition, there is an advantage in cost that electrostatic protection of a plurality of light emitting elements can be performed with one Zener diode.
[0036]
In the present embodiment, the example of the submount element 2 using one Zener diode has been described. However, a plurality of diodes can be equivalently formed as one diode.
[0037]
【Effect of the invention】
In this invention, since the block light emitting element comprised by the several light emitting element is mounted on a submount element, light emission brightness can be improved and it can utilize effectively as a light source for plant cultivation or illumination. In addition, the plurality of light emitting elements included in the block light emitting element can be prevented from being destroyed by static electricity by using a submount element as a Zener diode of an Si substrate for electrostatic protection, and can also dissipate heat by the Si substrate even when a large current flows. Therefore, a decrease in light emission efficiency of the light emitting element due to heat can be suppressed to a low level.
[Brief description of the drawings]
FIG. 1 shows details of a blue light emitting block light emitting device used in a composite light emitting device of the present invention,
(A) is a plan view (b) is a cross-sectional view taken along line AA of (a). FIG. 2 is a detail of a submount element on which the block light emitting element of FIG.
(A) is a plan view (b) is a front view [FIG. 3] (a) is a plan view when a block light emitting element is conductively mounted on a submount element (b) is a front view [FIG. 4] electrodes of the block light emitting element FIG. 5 is a plan view for explaining the correspondence between the electrodes of the submount element and the submount element. FIG. 5 is an equivalent circuit diagram of the submount element and the block light emitting element when mounted in FIG. Details of the submount element on which the electrode pattern is formed,
(A) is a plan view (b) is a front view. FIG. 7 is a plan view for explaining the correspondence of the electrodes of the block light emitting elements to the submount elements in FIG. 6. FIG. 8 is an equivalent circuit diagram in a parallel arrangement. FIG. 9 is a schematic view of a light emitting device for explaining luminous efficiency,
(A) is a schematic diagram of a conventional light-emitting element (b) is a schematic diagram of a block light-emitting element. FIG. 10 is a graph showing the current density dependence of light emission luminance (light flux) of a light-emitting element (LED element),
FIG. 11A is a diagram showing theoretical values, and FIG. 11B is a diagram showing actual values. FIG. 11 shows a conventional composite light emitting device,
(A) is a plan view (b) is a front view (c) is an equivalent circuit diagram
1 block light emitting element 1a sapphire substrate 1b n-side electrode 1c p-side electrode 2 submount element 2a Si substrate 2b backside electrode 2c insulating film 2d p-type semiconductor region 2e p-side window 2f, 2g n-side window 3a p-side electrodes 3b, 3c n-side electrode 4a first electrode 4b second electrode 4c third electrode 5 bump

Claims

サブマウント素子上にＧａＮ系化合物半導体の発光素子が実装された複合発光素子であって、前記発光素子が複数個の発光素子で構成されたブロック発光素子からなり、前記サブマウント素子は、１つのダイオードからなり、かつ前記ブロック発光素子を構成する複数個の発光素子が直列、並列またはその組み合わせで接続される配線を設けたことを特徴とする複合発光素子。A composite light-emitting element in which a GaN-based compound semiconductor light-emitting element is mounted on a submount element, wherein the light-emitting element includes a block light-emitting element including a plurality of light-emitting elements, and the submount element has one Ri diode Tona, and composite light-emitting device in which a plurality of light emitting elements constituting the block light emitting element in series, characterized in that a wiring connected in parallel or a combination thereof.