JP4903637B2 - Comparator circuit - Google Patents
Comparator circuit Download PDFInfo
- Publication number
- JP4903637B2 JP4903637B2 JP2007171821A JP2007171821A JP4903637B2 JP 4903637 B2 JP4903637 B2 JP 4903637B2 JP 2007171821 A JP2007171821 A JP 2007171821A JP 2007171821 A JP2007171821 A JP 2007171821A JP 4903637 B2 JP4903637 B2 JP 4903637B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- input signal
- capacitor
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Description
本発明はコンパレータ回路に関し、特にFSK復調回路のコンパレータ回路に好適なものに関する。 The present invention relates to a comparator circuit, and more particularly to a circuit suitable for a comparator circuit of an FSK demodulating circuit.
FSK(frequency shift keying)信号を復調する際に、FSK信号に含まれる信号成分を除去して直流成分を抽出してこれをFSK信号の平均電圧とし、この電圧をスレッショルド電圧としてFSK信号と比較することで2値化されたデータを生成することが行われている。 When demodulating an FSK (frequency shift keying) signal, a signal component included in the FSK signal is removed to extract a DC component, which is used as an average voltage of the FSK signal, and this voltage is compared with the FSK signal as a threshold voltage. Thus, binarized data is generated.
ここで、FSK信号の平均電圧を得るため、通常は抵抗とキャパシタとによる一次ローパスフィルタを使用するが、このローパスフィルタのカットオフ周波数はFSK信号に含まれる信号成分の周波数より十分に低く設定する必要がある。このためキャパシタの容量が大きくなり、充放電に時間を要し平均電圧の立ち上がりが遅くなり、2値化されたデータを取得するまでに長い時間が必要となる。即ち、入力信号電圧Vinに変化があった場合に、キャパシタと抵抗から成る時定数により平均電圧Vrefが高速に追従することができない。 Here, in order to obtain the average voltage of the FSK signal, a primary low-pass filter using a resistor and a capacitor is usually used. The cut-off frequency of this low-pass filter is set sufficiently lower than the frequency of the signal component included in the FSK signal. There is a need. For this reason, the capacity of the capacitor is increased, it takes time to charge and discharge, the rise of the average voltage is delayed, and it takes a long time to obtain binarized data. That is, when there is a change in the input signal voltage Vin, the average voltage Vref cannot follow at a high speed due to the time constant composed of the capacitor and the resistor.
電池で動作するシステムでは特に、立ち上がり時間の短縮は電池寿命を伸ばすために重要であり、キャパシタを急速に充放電する充放電回路が必要になる。これを実現するために、従来はダイオードを用いてキャパシタを充放電する手法を用いていた。 Particularly in a battery-operated system, shortening the rise time is important for extending the battery life, and a charge / discharge circuit for rapidly charging / discharging the capacitor is required. In order to achieve this, conventionally, a method of charging and discharging a capacitor using a diode has been used.
しかし、この構成ではキャパシタを充電又は放電する時の信号電圧がダイオードの順方向電圧VFに拘束される。即ち、入力信号電圧Vinから平均電圧Vrefを差し引いたVin−Vrefが正の値をとるとき、順方向電圧VFより大きくなるとキャパシタを充電し、Vin−Vrefが負の値をとるとき、順方向電圧−VFより小さくなるとキャパシタを放電するが、充放電が開始される電圧を任意の値に設定することができず±VFで固定されることになる。 However, in this configuration, the signal voltage when charging or discharging the capacitor is restricted by the forward voltage VF of the diode. That is, when Vin−Vref obtained by subtracting the average voltage Vref from the input signal voltage Vin takes a positive value, the capacitor is charged when it becomes larger than the forward voltage VF, and when Vin−Vref takes a negative value, the forward voltage When it becomes smaller than −VF, the capacitor is discharged, but the voltage at which charging / discharging is started cannot be set to an arbitrary value and is fixed at ± VF.
また、ダイオードの順方向電圧VFは0.6V程度と大きく、近年の低電源電圧化に伴う信号振幅の縮小化に適応することが困難であった。さらに、順方向電圧VFには温度に依存する特性(−2mV/℃)があり、高い信頼性を得ることが難しかった。
本発明は、充放電開始電圧を任意に設定可能であり、ダイオードの温度特性に依存することなく回路特性の向上が可能なコンパレータ回路を提供することを目的とする。 An object of the present invention is to provide a comparator circuit that can arbitrarily set a charge / discharge start voltage and can improve circuit characteristics without depending on temperature characteristics of a diode.
本発明の一態様によるコンパレータ回路は、入力信号電圧と、前記入力信号を抵抗及びキャパシタを用いて平滑して得られた基準電圧とを比較しその結果を出力するコンパレータと、前記入力信号電圧に第1の電圧が加算された第1の加算信号と前記基準電圧とを比較し、前記第1の加算信号が前記基準電圧より低下した時に前記キャパシタを放電する放電回路と、前記入力信号電圧に第2の電圧が加算された第2の加算信号と前記基準電圧とを比較し、前記第2の加算信号が前記基準電圧より上昇した時に前記キャパシタを充電する充電回路とを備えることを特徴とする。 A comparator circuit according to one embodiment of the present invention compares an input signal voltage with a reference voltage obtained by smoothing the input signal using a resistor and a capacitor, and outputs a result thereof. A first addition signal to which a first voltage is added is compared with the reference voltage, and a discharge circuit that discharges the capacitor when the first addition signal falls below the reference voltage; and the input signal voltage And a charging circuit that compares the reference voltage with a second addition signal to which a second voltage is added, and charges the capacitor when the second addition signal rises above the reference voltage. To do.
本発明のコンパレータ回路は、充放電開始電圧を任意に設定することができ、またダイオードの温度特性に依存することなく回路特性を向上させることが可能なコンパレータ回路を提供することを目的とする。 An object of the comparator circuit of the present invention is to provide a comparator circuit that can arbitrarily set a charge / discharge start voltage and can improve circuit characteristics without depending on temperature characteristics of a diode.
以下、本発明の実施の形態について図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
先ず、本発明の実施の形態によるコンパレータ回路を含むFSK受信回路の構成について、図1を用いて説明する。 First, the configuration of an FSK receiving circuit including a comparator circuit according to an embodiment of the present invention will be described with reference to FIG.
アンテナ(ANT)101において受信された信号がローノイズアンプ(LNA)102により増幅され、ミキサ(MIX)103により周波数が低下された後に、IFフィルタ(IFF)104により中間周波数(IF)以外の成分が除去される。 After the signal received by the antenna (ANT) 101 is amplified by the low noise amplifier (LNA) 102 and the frequency is lowered by the mixer (MIX) 103, components other than the intermediate frequency (IF) are obtained by the IF filter (IFF) 104. Removed.
その後、IFアンプ(IF_AMP)105で増幅され、FM検波器(DET)106により検波された後、ローパスフィルタ(LPF)107において必要な低周波数成分のみが通過される。さらにこの信号が、コンパレータ(COMP)回路108において、信号成分が除去された平均電圧と電圧比較されて、信号が出力される。
After that, after being amplified by the IF amplifier (IF_AMP) 105 and detected by the FM detector (DET) 106, only a necessary low frequency component is passed through the low-pass filter (LPF) 107. Further, the comparator (COMP)
このようなFSK受信回路におけるコンパレータ回路108に適用された本発明の実施の形態1によるコンパレータ回路について述べる。
A comparator circuit according to the first embodiment of the present invention applied to the
実施の形態1
図2に、本実施の形態1によるコンパレータ回路の構成を示す。
FIG. 2 shows the configuration of the comparator circuit according to the first embodiment.
上述したFSK受信回路におけるFM検波では、入力周波数に比例して検波出力の直流電圧が変化する。よって、無信号状態から信号が存在する状態に変化した時に直流電圧が変動し、コンパレータ回路108はこの変化に高速に追従する必要がある。
In the FM detection in the FSK receiving circuit described above, the DC voltage of the detection output changes in proportion to the input frequency. Therefore, the DC voltage fluctuates when the signal changes from the no-signal state to the state where the signal exists, and the
このコンパレータ回路108は、コンパレータCOMを有し、その第1の入力端子、第2の入力端子にはそれぞれ抵抗R1、R2が接続されており、入力端子INを介してそれぞれ入力信号電圧Vinが入力される。
The
第2の入力端子には、接地端子との間にキャパシタCが接続されている。抵抗R2及びキャパシタCとから成るローパスフィルタにより、第2の入力端子には比較対象としての平均電圧Vrefが発生する。このキャパシタCへの充放電を急速に行うために充放電回路CDC1が設けられている。 A capacitor C is connected between the second input terminal and the ground terminal. An average voltage Vref as a comparison target is generated at the second input terminal by the low-pass filter including the resistor R2 and the capacitor C. In order to rapidly charge and discharge the capacitor C, a charge / discharge circuit CDC1 is provided.
充放電回路CDC1は、入力端子INと、コンパレータCOMの第2の入力端子との間に、放電用にオペアンプOP1、電圧V1、ダイオードD1が設けられ、充電用にオペアンプOP2、電圧V2、ダイオードD2が設けられている。 The charge / discharge circuit CDC1 is provided with an operational amplifier OP1, a voltage V1, and a diode D1 for discharging between the input terminal IN and the second input terminal of the comparator COM, and the operational amplifier OP2, voltage V2, and diode D2 for charging. Is provided.
オペアンプOP1は、非反転入力端子に入力信号電圧Vin+V1が入力され、反転入力端子に平均電圧Vrefが入力され、Vin+V1<VrefになるとキャパシタCからダイオードD1、オペアンプOP1の出力端子から接地端子へ電流が流れて、キャパシタCが放電される。 In the operational amplifier OP1, the input signal voltage Vin + V1 is input to the non-inverting input terminal, the average voltage Vref is input to the inverting input terminal, and when Vin + V1 <Vref, current flows from the capacitor C to the diode D1 and from the output terminal of the operational amplifier OP1 to the ground terminal. The capacitor C is discharged.
一方、オペアンプOP2は、非反転入力端子に電圧Vin−V2が入力され、反転入力端子に平均電圧Vrefが入力され、Vin−V2>Vrefになると電源端子からオペアンプOP2の出力端子、ダイオードD2、キャパシタCへ電流が流れて、キャパシタCが充電される。 On the other hand, in the operational amplifier OP2, the voltage Vin−V2 is input to the non-inverting input terminal, the average voltage Vref is input to the inverting input terminal, and when Vin−V2> Vref, the output terminal of the operational amplifier OP2, the diode D2, the capacitor A current flows to C, and capacitor C is charged.
このように、オペアンプOP1の非反転入力端子に接続された電圧V1で放電開始電圧を設定し、オペアンプOP2の非反転入力端子に接続された電圧V2で充電開始電圧を設定する。入力信号電圧Vinが平均電圧VrefからV1より下がった時にオペアンプOP1が動作してキャパシタCを放電する。入力信号電圧Vinが平均電圧VrefからV2より高くなった時にオペアンプOP2が動作してキャパシタCを充電する。 Thus, the discharge start voltage is set by the voltage V1 connected to the non-inverting input terminal of the operational amplifier OP1, and the charge start voltage is set by the voltage V2 connected to the non-inverting input terminal of the operational amplifier OP2. When the input signal voltage Vin falls from the average voltage Vref to V1, the operational amplifier OP1 operates to discharge the capacitor C. When the input signal voltage Vin becomes higher than V2 from the average voltage Vref, the operational amplifier OP2 operates to charge the capacitor C.
従って、本実施の形態1によれば充放電開始電圧を任意の値に設定することが可能である。 Therefore, according to the first embodiment, the charge / discharge start voltage can be set to an arbitrary value.
ここで、電圧V1、V2は同じ電圧に設定してもよく、あるいは異なる値に設定してもよい。また、電圧V1、V2に温度変動が生じない場合には、回路として温度変動は発生しない。しかし、検波出力レベルに温度変動がある場合には、電圧V1、V2を検波出力レベルの温度変動に合わせて変化させることにより、温度補正が可能である。 Here, the voltages V1 and V2 may be set to the same voltage or different values. Further, when no temperature fluctuation occurs in the voltages V1 and V2, no temperature fluctuation occurs in the circuit. However, when the detection output level has a temperature variation, temperature correction can be performed by changing the voltages V1 and V2 in accordance with the temperature variation of the detection output level.
図3に、実施の形態1による回路において、電圧Vin−Vrefと、キャパシタCに充放電を行う電流Iとの関係を示す。電圧Vin−Vrefが電圧V2より大きくなると(Vin−Vref>V2、即ちVin−V2>Vref)キャパシタCが充電され、電圧Vin−Vrefが電圧−V1より小さくなると(Vin−Vref<−V1、即ちVin+V1<Vref)キャパシタCが放電される。 FIG. 3 shows the relationship between the voltage Vin−Vref and the current I that charges and discharges the capacitor C in the circuit according to the first embodiment. When the voltage Vin-Vref becomes larger than the voltage V2 (Vin-Vref> V2, that is, Vin-V2> Vref), the capacitor C is charged. When the voltage Vin-Vref becomes smaller than the voltage -V1, (Vin-Vref <-V1, that is, Vin + V1 <Vref) The capacitor C is discharged.
尚、オペアンプOP1、OP2に入力DCオフセット電圧VOFF1、VOFF2がそれぞれ存在する場合は、この分を考慮し、電圧Vin−Vrefが電圧V2−VOFF2より大きくなると(Vin−Vref>V2−VOFF2、即ちVin−(V2−VOFF2)>Vref)キャパシタCが充電され、電圧Vin−Vrefが電圧−V1−VOFF1より小さくなると(Vin−Vref<−V1−VOFF1、即ちVin+(V1+VOFF1)<Vref)キャパシタCが放電される。このような入力電圧DCオフセット電圧を考慮した場合における充放電開始電圧は、以下の実施の形態2〜4においても同様である。尚、オフセット電圧には、回路上に寄生するものと、回路設計上意図して設定するものとが存在する。 If the input DC offset voltages VOFF1 and VOFF2 exist in the operational amplifiers OP1 and OP2, respectively, if this is taken into consideration, the voltage Vin−Vref becomes larger than the voltage V2−VOFF2 (Vin−Vref> V2−VOFF2, that is, Vin. − (V2−VOFF2)> Vref) When the capacitor C is charged and the voltage Vin−Vref becomes smaller than the voltage −V1−VOFF1 (Vin−Vref <−V1−VOFF1, ie, Vin + (V1 + VOFF1) <Vref), the capacitor C is discharged. Is done. The charge / discharge start voltage when such an input voltage DC offset voltage is considered is the same in the following second to fourth embodiments. There are two types of offset voltage, one that is parasitic on the circuit and one that is intentionally set in the circuit design.
上述したように、本実施の形態1によれば電圧V1、V2の値を任意に設定することで充放電開始電圧を任意の値に設定することが可能であり、またこの電圧V1、V2に温度変動がない場合には回路動作上温度変動を受けず回路特性を向上させることができる。 As described above, according to the first embodiment, it is possible to set the charge / discharge start voltage to an arbitrary value by arbitrarily setting the values of the voltages V1 and V2, and to the voltages V1 and V2. When there is no temperature variation, the circuit characteristics can be improved without receiving temperature variation in circuit operation.
比較例
図4に、比較例によるコンパレータ回路の構成を示す。この回路では、キャパシタCに充放電を行う充放電回路CDC101として、抵抗R2の両端に並列にダイオードD101とダイオードD102とが設けられている。
Comparative Example FIG. 4 shows a configuration of a comparator circuit according to a comparative example. In this circuit, as a charge / discharge circuit CDC101 for charging / discharging the capacitor C, a diode D101 and a diode D102 are provided in parallel at both ends of the resistor R2.
入力信号電圧Vinと平均電圧Vrefとの電圧差がダイオードの順方向電圧VFを超えると(Vin−Vref>VF)キャパシタCが充電され、入力信号電圧Vinと平均電圧Vrefとの電圧差がダイオードの順方向電圧VFの負の値より低くなると(Vin−Vref<−VF)キャパシタCが放電される。 When the voltage difference between the input signal voltage Vin and the average voltage Vref exceeds the forward voltage VF of the diode (Vin−Vref> VF), the capacitor C is charged, and the voltage difference between the input signal voltage Vin and the average voltage Vref is When the forward voltage VF becomes lower than the negative value (Vin−Vref <−VF), the capacitor C is discharged.
この場合の電圧(Vin−Vref)と充放電電流Iとの関係を図5に示す。キャパシタCへの充放電を開始する充放電開始電圧は、ダイオードD101、D102の順方向電圧±VFにより決定される。温度が摂氏25度である場合は、約±0.6Vとなる。 FIG. 5 shows the relationship between the voltage (Vin−Vref) and the charge / discharge current I in this case. The charge / discharge start voltage for starting charging / discharging of the capacitor C is determined by the forward voltage ± VF of the diodes D101 and D102. When the temperature is 25 degrees Celsius, it is about ± 0.6V.
この値は、低電源電圧化が要求される状況にあってかなり高く、また任意の値に設定することはできない。さらに、図5に示されたようにダイオードの順方向電圧は温度により変動するため、充放電開始電圧も変動することとなり回路特性の劣化を招く。 This value is considerably high in a situation where a low power supply voltage is required, and cannot be set to an arbitrary value. Further, as shown in FIG. 5, since the forward voltage of the diode varies with temperature, the charge / discharge start voltage also varies, leading to deterioration of circuit characteristics.
ここで、入力信号電圧をVin(p−p)とすると、充放電速度を速くするためには、2×VF ≧ Vin(p−p)>VFという関係が成立するように設定する必要がある。特に、2×VF = Vin(p−p)のときに、充放電速度が最も速くなり平均電圧Vrefの立ち上りを速くすることができる。 Here, when the input signal voltage is Vin (p−p), in order to increase the charge / discharge speed, it is necessary to set the relationship 2 × VF ≧ Vin (p−p)> VF. . In particular, when 2 × VF = Vin (p−p), the charge / discharge rate is the fastest and the rise of the average voltage Vref can be accelerated.
しかし、上述したように順方向電圧VFは温度変動が大きいため上記関係式が成立するように設定することは困難である。 However, as described above, since the forward voltage VF has a large temperature fluctuation, it is difficult to set so that the above relational expression is established.
2×VF > Vin(p−p)>VFであるときは、平均電圧Vrefの立ち上がりが遅くなり、平均電圧Vrefが入力信号電圧Vinのレベルに達するまでに時間を要する。このため、デューティ比が50%に達するのが遅くなるが、コンパレータCOMの動作開始は速い。 When 2 × VF> Vin (p−p)> VF, the rise of the average voltage Vref is delayed, and it takes time for the average voltage Vref to reach the level of the input signal voltage Vin. For this reason, it becomes slow for the duty ratio to reach 50%, but the operation of the comparator COM starts quickly.
2×VF<Vin(p−p)になると、平均電圧Vrefの振られが大きくなり、変調波ではデューティ比が50%からずれが生じてコンパレータCOMからの出力データにエラーが発生し易くなる。また、平均電圧VrefにノイズがのるためS/N比が劣化し感度が悪化する。 When 2 × VF <Vin (p−p), the fluctuation of the average voltage Vref becomes large, and the duty ratio of the modulation wave is shifted from 50%, and an error is likely to occur in the output data from the comparator COM. Further, since noise is applied to the average voltage Vref, the S / N ratio is deteriorated and the sensitivity is deteriorated.
Vin(p−p)<VFであるときは、コンパレータCOMの動作開始が遅くなる。 When Vin (p−p) <VF, the operation start of the comparator COM is delayed.
ダイオードの順方向電圧VFの温度特性は−2mV/℃であり、仮に摂氏25度でVF=0.6Vとする。この温度から±65℃を考えた場合、摂氏−40度でVF=0.73V、摂氏+90度でVF=0.47V となり、0.26Vの変動が生じる。このため、2×VF=Vin(p−p)の関係が成立するように設定することが困難である。 The temperature characteristic of the forward voltage VF of the diode is −2 mV / ° C., and it is assumed that VF = 0.6 V at 25 degrees Celsius. When considering ± 65 ° C. from this temperature, VF = 0.73V at −40 degrees Celsius and VF = 0.47V at +90 degrees Celsius, resulting in a variation of 0.26V. For this reason, it is difficult to set so that the relationship 2 × VF = Vin (pp) is established.
以上のように、比較例によればダイオードの順方向電圧VFの温度特性に充放電回路の特性が大きく影響され、また電圧VFが大きいために入力信号電圧Vinに大きな振幅が要求され、低電源電圧下においては用いることができない。 As described above, according to the comparative example, the temperature characteristic of the forward voltage VF of the diode is greatly influenced by the characteristics of the charge / discharge circuit, and since the voltage VF is large, a large amplitude is required for the input signal voltage Vin. It cannot be used under voltage.
実施の形態2
本発明の実施の形態2によるコンパレータ回路について、その構成を示した図6を用いて説明する。
Embodiment 2
A comparator circuit according to the second embodiment of the present invention will be described with reference to FIG.
本実施の形態2は、上記実施の形態1において入力端子INと抵抗R1及びR2の接続点との間に直列に、ゲイン可変型オペアンプOP3が接続されている点で相違する。 The second embodiment is different from the first embodiment in that a variable gain operational amplifier OP3 is connected in series between the input terminal IN and the connection point of the resistors R1 and R2.
入力端子INから入力された入力信号電圧Vin1がゲイン可変型オペアンプOP3によりレベルが可変され、入力信号電圧Vin2として後段に出力される。 The level of the input signal voltage Vin1 input from the input terminal IN is varied by the gain variable operational amplifier OP3, and is output to the subsequent stage as the input signal voltage Vin2.
実施の形態2によれば、図1に示された前段のローパスフィルタ107から与えられた入力信号電圧Vin1がばらついて変動した場合であっても、ゲイン可変型オペアンプOP3によりレベルを可変することで、2×V1(又はV2)=Vin2(p−p)が成立するように調整し、平均電圧Vrefの立ち上りを速くすることが可能である。
According to the second embodiment, even when the input signal voltage Vin1 given from the low-
上記実施の形態1と同一の他の要素については、同一の番号を付して説明を省略する。 Other elements that are the same as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted.
次に、充放電回路が設けられていないコンパレータ回路と、上記実施の形態2によるコンパレータ回路について、その特性を示したグラフを用いて対比して説明する。 Next, the comparator circuit in which the charge / discharge circuit is not provided and the comparator circuit according to the second embodiment will be described in comparison with a graph showing the characteristics thereof.
ここで、電源電圧が3Vという低電圧であっても十分動作することを前提とし、入力信号電圧Vinにおける平均電圧Vrefが1.0V、充放電開始電圧が0.2Vに設定されている。 Here, on the premise that the power supply voltage operates sufficiently even at a low voltage of 3V, the average voltage Vref in the input signal voltage Vin is set to 1.0V, and the charge / discharge start voltage is set to 0.2V.
充放電回路が設けられていないコンパレータ回路における入力信号電圧Vin(=0.4Vp−p)と生成された平均電圧Vrefの波形を図7(a)に、コンパレータ回路からの出力電圧波形を図7(b)にそれぞれ示す。 FIG. 7A shows the waveforms of the input signal voltage Vin (= 0.4 Vp-p) and the generated average voltage Vref in the comparator circuit not provided with the charge / discharge circuit, and FIG. 7 shows the output voltage waveform from the comparator circuit. Each is shown in (b).
充放電回路が設けられていない構成では、平均電圧Vrefの立ち上りが遅く、これに伴いコンパレータ回路から出力が得られるまでに時間を要する。 In the configuration in which the charge / discharge circuit is not provided, the rise of the average voltage Vref is slow, and accordingly, it takes time until the output is obtained from the comparator circuit.
本実施の形態2によるコンパレータ回路における入力信号電圧Vin(=0.4Vp−p)と生成された平均電圧Vrefの波形を図8(a)に、コンパレータ回路からの出力電圧波形を図8(b)にそれぞれ示す。 The waveform of the input signal voltage Vin (= 0.4 Vp-p) and the generated average voltage Vref in the comparator circuit according to the second embodiment is shown in FIG. 8A, and the output voltage waveform from the comparator circuit is shown in FIG. ) Respectively.
この場合は、平均電圧Vrefの立ち上りが速く短時間でデューティ比50% に到達する。 In this case, the average voltage Vref rises quickly and reaches a duty ratio of 50% in a short time.
本実施の形態2によるコンパレータ回路において、入力信号電圧Vinを0.2Vp−pにした場合における平均電圧Vrefの波形を図9(a)に、コンパレータ回路からの出力電圧波形を図9(b)にそれぞれ示す。 In the comparator circuit according to the second embodiment, the waveform of the average voltage Vref when the input signal voltage Vin is 0.2 Vp-p is shown in FIG. 9A, and the output voltage waveform from the comparator circuit is shown in FIG. Respectively.
この場合は、平均電圧Vrefの立ち上りは速いが、デューティ比が50% に到達するまでに、入力信号電圧Vinが0.4Vp−pの場合よりも時間を要する。 In this case, the rise of the average voltage Vref is fast, but more time is required until the duty ratio reaches 50% than when the input signal voltage Vin is 0.4 Vp-p.
さらに本実施の形態2によるコンパレータ回路において、入力信号電圧Vinを0.6Vp−pにした場合における平均電圧Vrefの波形を図10(a)に、コンパレータ回路からの出力電圧波形を図10(b)にそれぞれ示す。 Furthermore, in the comparator circuit according to the second embodiment, the waveform of the average voltage Vref when the input signal voltage Vin is 0.6 Vp-p is shown in FIG. 10A, and the output voltage waveform from the comparator circuit is shown in FIG. ) Respectively.
この場合は、Vin−Vref(=0.6Vp−p)>2×V(=0.2V)の関係にある。平均電圧Vrefの立ち上りが速く出力波形が短時間で立ち上がっているが、平均電圧Vrefが直流成分のみで構成されず交流成分が含まれており、レベルが変動するためコンパレータ回路からの出力特性上感度の低下を招くこととなる。 In this case, Vin−Vref (= 0.6 Vp−p)> 2 × V (= 0.2 V). The average voltage Vref rises quickly and the output waveform rises in a short time. However, since the average voltage Vref is not composed of only the DC component but includes the AC component, the level fluctuates, so the sensitivity varies with the output characteristics from the comparator circuit. Will be reduced.
このように、入力信号電圧Vin、充放電開始電圧V1、V2の関係が重要であり、可能な限り2×V1(又はV2)=Vin(p−p)の関係が成立することが望ましい。 Thus, the relationship between the input signal voltage Vin and the charge / discharge start voltages V1 and V2 is important, and it is desirable that the relationship of 2 × V1 (or V2) = Vin (p−p) is established as much as possible.
本実施の形態2によれば、充放電開始電圧V1、V2を任意に設定することができるので、低電源化に伴う入力信号電圧Vinの振幅の縮小化に対しても高速に充放電を行うことが可能である。 According to the second embodiment, the charge / discharge start voltages V1 and V2 can be arbitrarily set, so that charge / discharge is performed at high speed even when the amplitude of the input signal voltage Vin is reduced due to the low power supply. It is possible.
実施の形態3
本発明の実施の形態3によるコンパレータ回路の構成を図11に示す。上記実施の形態2では、入力信号電圧Vinのレベルを可変にすることで、2×V1(又はV2)=Vin2(p−p)が成立するように調整する。
Embodiment 3
FIG. 11 shows the configuration of a comparator circuit according to the third embodiment of the present invention. In the second embodiment, the level of the input signal voltage Vin is made variable so that 2 × V1 (or V2) = Vin2 (p−p) is established.
これに対し本実施の形態3では、充放電回路CDC3におけるオペアンプOP1、OP2に入力される段階で充放電開始電圧を可変にすることで、2×V1a(又はV1b)=Vin2(p−p)が成立するように、電圧V1a、V1bを可変電圧として調整する。 On the other hand, in the third embodiment, the charge / discharge start voltage is made variable at the stage of input to the operational amplifiers OP1 and OP2 in the charge / discharge circuit CDC3, thereby 2 × V1a (or V1b) = Vin2 (p−p). The voltages V1a and V1b are adjusted as variable voltages so that
上記実施の形態1と同一の他の要素については、同一の番号を付して説明を省略する。 Other elements that are the same as those in the first embodiment are denoted by the same reference numerals and description thereof is omitted.
実施の形態4
図12に、本発明の実施の形態4によるコンパレータ回路の構成を示す。
Embodiment 4
FIG. 12 shows a configuration of a comparator circuit according to the fourth embodiment of the present invention.
上記実施の形態1〜3は、いずれもオペアンプOP1、OP2を用いており、出力端子にダイオードD1、D2を接続して充電又は放電の向きを設定する必要がある。 In the first to third embodiments, the operational amplifiers OP1 and OP2 are used, and it is necessary to connect the diodes D1 and D2 to the output terminals to set the direction of charging or discharging.
このため、ダイオードD1、D2の存在により出力電圧が順方向電圧VF分だけ降下し、充放電動作のダイナミックレンジが狭くなる。例えば、電源電圧VCCが3V、順方向電圧VFが0.6Vとすると、0.6Vから2.4Vの範囲で動作することになる。 For this reason, the output voltage drops by the forward voltage VF due to the presence of the diodes D1 and D2, and the dynamic range of the charge / discharge operation is narrowed. For example, if the power supply voltage VCC is 3V and the forward voltage VF is 0.6V, the operation will be in the range of 0.6V to 2.4V.
一方、本実施の形態4では電流出力アンプOP11、OP12が用いられている。電流出力アンプOP11、12の出力端子にダイオードが接続されていないのでダイナミックレンジは狭くならず、上記例では0Vから3Vの範囲で動作することができる。 On the other hand, in the fourth embodiment, current output amplifiers OP11 and OP12 are used. Since no diode is connected to the output terminals of the current output amplifiers OP11 and OP12, the dynamic range is not narrowed, and in the above example, it can operate in the range of 0V to 3V.
尚、図12では電流出力アンプOP11,OP12の出力端子に電流源が示されているが、電流源が接続されているのではなく電流出力アンプOP11,OP12が電流出力型であることを概念として示すものとする。 In FIG. 12, the current source is shown at the output terminals of the current output amplifiers OP11 and OP12. However, the concept is that the current output amplifiers OP11 and OP12 are of the current output type instead of being connected to the current source. Shall be shown.
ここで、上記実施の形態1〜3ではダイオードD1、D2が用いられており、ダイナミックレンジは狭くなる。しかし上記比較例とは異なり、充放電開始電圧V1、V2には影響はなく、ダイオードの温度特性が充放電開始電圧V1、V2に影響を与えることもない。 Here, in the first to third embodiments, the diodes D1 and D2 are used, and the dynamic range becomes narrow. However, unlike the comparative example, there is no effect on the charge / discharge start voltages V1, V2, and the temperature characteristics of the diode do not affect the charge / discharge start voltages V1, V2.
尚、本実施の形態4において上記実施の形態1と同一の他の要素については、同一の番号を付して説明を省略する。
In addition, in this Embodiment 4, about the other element same as the said
図13に、本実施の形態4における充放電回路CDC4の詳細な回路構成を示す。 FIG. 13 shows a detailed circuit configuration of the charge / discharge circuit CDC4 in the fourth embodiment.
電源端子と入力端子INとの間に電流源I1、抵抗R21が接続され、接続点において電圧V1が発生する。入力端子INと接地端子との間に電流源I2、抵抗R22が接続され、接続点において電圧V2が発生する。 A current source I1 and a resistor R21 are connected between the power supply terminal and the input terminal IN, and a voltage V1 is generated at the connection point. A current source I2 and a resistor R22 are connected between the input terminal IN and the ground terminal, and a voltage V2 is generated at the connection point.
電流出力アンプOP11が、PNP型バイポーラトランジスタT1〜T2、NPN型バイポーラトランジスタT3〜T6により構成されて電圧V1が入力され、電流出力アンプOP12が、PNP型バイポーラトランジスタT11〜T12及びT17〜T18、NPN型バイポーラトランジスタT13〜T16により構成されて電圧V2が入力され、出力端子がそれぞれコンパレータCOMの第2の入力端子に接続されている。 The current output amplifier OP11 is constituted by PNP type bipolar transistors T1 to T2 and NPN type bipolar transistors T3 to T6, and the voltage V1 is inputted. The current output amplifier OP12 is made of PNP type bipolar transistors T11 to T12 and T17 to T18, NPN. The bipolar transistors T13 to T16 are configured to receive the voltage V2, and the output terminals are respectively connected to the second input terminals of the comparator COM.
電圧V1は、電流源CS21に流れる電流I1と抵抗R21の抵抗値R21との間、電圧V2は、電流源CS22に流れる電流I2と抵抗R22の抵抗値R22との間に、V1=I1×R21、V2 =I2×R22という関係がある。よって、電流源CS21、CS22を可変電流源とし、電流I1、I2を変えることにより、電流出力アンプOP11、OP12の充放電開始電圧を所望の値に設定することができる。 The voltage V1 is between the current I1 flowing through the current source CS21 and the resistance value R21 of the resistor R21, and the voltage V2 is between the current I2 flowing through the current source CS22 and the resistance value R22 of the resistor R22, V1 = I1 × R21. , V2 = I2 × R22. Therefore, the charge / discharge start voltages of the current output amplifiers OP11 and OP12 can be set to desired values by using the current sources CS21 and CS22 as variable current sources and changing the currents I1 and I2.
図14に、本実施の形態4によるコンパレータにおける入力信号電圧Vin−平均電圧Vrefと、充放電電流Iとの間の電圧−電流特性を示す。 FIG. 14 shows voltage-current characteristics between the input signal voltage Vin−average voltage Vref and the charge / discharge current I in the comparator according to the fourth embodiment.
電圧Vi−VrefがV2を超えるとキャパシタCが充電され、−V1よりも低下すると放電される。ここで、充放電に必要な電流は図14において±I1であり、電圧Vi−Vrefと電流Iとの間がリニアである範囲内で動作するように設定することが望ましい。これにより、リニアでない範囲と異なり、速い応答速度が得られる。 Capacitor C is charged when voltage Vi-Vref exceeds V2, and discharged when it falls below -V1. Here, the current required for charging / discharging is ± I1 in FIG. 14, and it is desirable to set so as to operate within a linear range between the voltage Vi−Vref and the current I. Thereby, unlike a non-linear range, a fast response speed can be obtained.
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく、本発明の技術的範囲内において様々に変形することが可能である。 The above-described embodiments are merely examples and do not limit the present invention, and various modifications can be made within the technical scope of the present invention.
また上記実施の形態1〜4によるコンパレータ回路を、図1に示されたコンパレータ回路108に適用し、FSK受信回路として用いることもできる。
Further, the comparator circuit according to the first to fourth embodiments can be applied to the
例えば、本発明のFSK受信回路は、
信号を受信するアンテナと、
前記アンテナに受信された前記信号を増幅するローノイズアンプと、
前記ローノイズアンプから出力された信号の周波数を低下させるミキサと、
前記ミキサから出力された信号から中間周波数以外の成分を除去して出力する中間周波数フィルタと、
前記中間周波数フィルタから出力された信号を増幅する中間周波数アンプと、
前記中間周波数アンプから出力された信号を検波する検波器と、
前記検波器により検波された信号から低周波数成分を通過させるローパスフィルタと、
前記ローパスフィルタから出力された信号の電圧と、この信号の平均電圧とを比較した結果を出力するコンパレータ回路とを備え、
前記コンパレータ回路が、
入力信号電圧と、前記入力信号を抵抗及びキャパシタを用いて平滑して得られた基準電圧とを比較しその結果を出力するコンパレータと、
前記入力信号電圧に第1の電圧が加算された第1の加算信号と前記基準電圧とを比較し、前記第1の加算信号が前記基準電圧より低下した時に前記キャパシタを放電する放電回路と、
前記入力信号電圧に第2の電圧が加算された第2の加算信号と前記基準電圧とを比較し、前記第2の加算信号が前記基準電圧より上昇した時に前記キャパシタを充電する充電回路とを有することを特徴とする。
For example, the FSK receiver circuit of the present invention is
An antenna for receiving signals;
A low noise amplifier for amplifying the signal received by the antenna;
A mixer for reducing the frequency of the signal output from the low noise amplifier;
An intermediate frequency filter that removes and outputs components other than the intermediate frequency from the signal output from the mixer;
An intermediate frequency amplifier that amplifies the signal output from the intermediate frequency filter;
A detector for detecting a signal output from the intermediate frequency amplifier;
A low pass filter that passes low frequency components from the signal detected by the detector;
A comparator circuit that outputs a result of comparing the voltage of the signal output from the low-pass filter and the average voltage of the signal;
The comparator circuit is
A comparator that compares the input signal voltage with a reference voltage obtained by smoothing the input signal using a resistor and a capacitor and outputs the result;
A discharge circuit for comparing the reference voltage with a first addition signal obtained by adding a first voltage to the input signal voltage, and discharging the capacitor when the first addition signal falls below the reference voltage;
A charging circuit that compares the reference voltage with a second addition signal obtained by adding a second voltage to the input signal voltage, and charges the capacitor when the second addition signal rises above the reference voltage; It is characterized by having.
COM コンパレータ
R1、R2 抵抗
C キャパシタ
CDC1〜CDC4 充放電回路
OP1、OP2 オペアンプ
D1、D2 ダイオード
COM Comparator R1, R2 Resistor C Capacitors CDC1-CDC4 Charge / Discharge Circuit OP1, OP2 Operational Amplifier D1, D2 Diode
Claims (5)
前記入力信号電圧に正の第1の電圧が加算された第1の加算信号と前記基準電圧とを比較し、前記第1の加算信号が前記基準電圧より低下した時に前記キャパシタを放電する放電回路と、
前記入力信号電圧に負の第2の電圧が加算された第2の加算信号と前記基準電圧とを比較し、前記第2の加算信号が前記基準電圧より上昇した時に前記キャパシタを充電する充電回路と、
を備えることを特徴とするコンパレータ回路。 A comparator that compares the input signal voltage with a reference voltage obtained by smoothing the input signal using a resistor and a capacitor and outputs the result;
A discharge circuit that compares a first addition signal obtained by adding a positive first voltage to the input signal voltage and the reference voltage, and discharges the capacitor when the first addition signal falls below the reference voltage. When,
A charging circuit that compares a second addition signal obtained by adding a negative second voltage to the input signal voltage and the reference voltage, and charges the capacitor when the second addition signal rises above the reference voltage. When,
A comparator circuit comprising:
前記入力信号電圧に前記第1の電圧が加算された前記第1の加算信号が一方の入力端子に入力し、前記基準電圧が他方の入力端子に入力する第1のオペアンプと、
前記第1のオペアンプの出力端子にカソードが接続され、前記基準電圧がアノードに入力される第1のダイオードとを有し、
前記充電回路は、
前記入力信号電圧に前記第2の電圧が加算された前記第2の加算信号が一方の入力端子に入力し、前記基準電圧が他方の入力端子に入力する第2のオペアンプと、
前記第2のオペアンプの出力端子にアノードが接続され、前記基準電圧がカソードに入力される第2のダイオードとを有することを特徴とする請求項1乃至3のいずれか一に記載のコンパレータ回路。 The discharge circuit is:
A first operational amplifier in which the first addition signal obtained by adding the first voltage to the input signal voltage is input to one input terminal, and the reference voltage is input to the other input terminal;
A cathode connected to an output terminal of the first operational amplifier, and a first diode to which the reference voltage is input to an anode;
The charging circuit is
A second operational amplifier in which the second addition signal obtained by adding the second voltage to the input signal voltage is input to one input terminal, and the reference voltage is input to the other input terminal;
4. The comparator circuit according to claim 1, further comprising: a second diode having an anode connected to an output terminal of the second operational amplifier and the reference voltage being input to a cathode. 5.
前記入力信号電圧に前記第1の電圧が加算された前記第1の加算信号が一方の入力端子に入力し、前記基準電圧が他方の入力端子に入力する第1の電流出力アンプと、
前記基準電圧が入力されて前記第1の電流出力アンプの出力端子に向かって電流を出力する第1の電流源とを有し、
前記充電回路は、
前記入力信号電圧に前記第2の電圧が加算された前記第2の加算信号が一方の入力端子に入力し、前記基準電圧が他方の入力端子に入力する第2の電流出力アンプと、
前記第2の電流出力アンプの出力端子から前記キャパシタへ向かって電流を出力する第2の電流源とを有することを特徴とする請求項1乃至3のいずれか一に記載のコンパレータ回路。 The discharge circuit is:
A first current output amplifier in which the first addition signal obtained by adding the first voltage to the input signal voltage is input to one input terminal, and the reference voltage is input to the other input terminal;
A first current source that receives the reference voltage and outputs a current toward an output terminal of the first current output amplifier;
The charging circuit is
A second current output amplifier in which the second addition signal obtained by adding the second voltage to the input signal voltage is input to one input terminal, and the reference voltage is input to the other input terminal;
4. The comparator circuit according to claim 1, further comprising: a second current source that outputs a current from an output terminal of the second current output amplifier toward the capacitor. 5.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007171821A JP4903637B2 (en) | 2007-06-29 | 2007-06-29 | Comparator circuit |
US12/163,175 US7633320B2 (en) | 2007-06-29 | 2008-06-27 | Comparator circuit |
US12/613,153 US8044686B2 (en) | 2007-06-29 | 2009-11-05 | Comparator circuit for generating binarized data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007171821A JP4903637B2 (en) | 2007-06-29 | 2007-06-29 | Comparator circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009010833A JP2009010833A (en) | 2009-01-15 |
JP4903637B2 true JP4903637B2 (en) | 2012-03-28 |
Family
ID=40325428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007171821A Expired - Fee Related JP4903637B2 (en) | 2007-06-29 | 2007-06-29 | Comparator circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4903637B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63167519A (en) * | 1986-12-29 | 1988-07-11 | Nec Corp | Offset cancel circuit |
JPS63277931A (en) * | 1987-05-09 | 1988-11-15 | Mitsubishi Electric Corp | Vortex flowmeter |
JPH064063Y2 (en) * | 1987-11-16 | 1994-02-02 | 株式会社ゼクセル | Glow plug preheating controller |
-
2007
- 2007-06-29 JP JP2007171821A patent/JP4903637B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009010833A (en) | 2009-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7633320B2 (en) | Comparator circuit | |
US9673797B2 (en) | Peak detector using charge pump and burst-mode transimpedance amplifier | |
US10819425B2 (en) | Transimpedance amplifier for receiving burst optical signal | |
US20090212826A1 (en) | Hysteresis comparator | |
US11394349B2 (en) | Transimpedance amplifier | |
US20160187385A1 (en) | Amplification circuit and current sensor having the same | |
US7049856B2 (en) | High speed peak amplitude comparator | |
CN101753110A (en) | Amplifier | |
JP4903637B2 (en) | Comparator circuit | |
KR20060041866A (en) | Frequency-current conversion circuit, equalizer, and optical disc apparatus | |
US6232842B1 (en) | Amplifying circuit and optical receiver comprising the same | |
US20090134913A1 (en) | Signal comparison circuit | |
US7684518B2 (en) | Logic threshold acquisition circuits and methods using reversed peak detectors | |
CN109212350B (en) | Transient jump detection circuit for buck voltage converter | |
US7834692B2 (en) | Peak detector with active ripple suppression | |
JP4941718B2 (en) | Voltage shift circuit | |
JP2009044508A (en) | Reception circuit, and binary-signal generation circuit | |
JP2020010203A (en) | Transimpedance amplifier circuit | |
JP2020010202A (en) | Transimpedance amplifier circuit | |
JPH07193437A (en) | Gain switching optical receiver amplifier circuit | |
JP2007081599A (en) | Burst signal receiver and method of detecting burst signal | |
US20060208768A1 (en) | High speed peak amplitude comparator | |
CN113141163B (en) | Class D power amplifier circuit | |
JP2015076801A (en) | Limiter amplifier circuit and driver circuit | |
US8928390B2 (en) | Method to improve response speed of RMS detectors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120105 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |