JP4896609B2 - フィードフォワード増幅器 - Google Patents
フィードフォワード増幅器 Download PDFInfo
- Publication number
- JP4896609B2 JP4896609B2 JP2006190524A JP2006190524A JP4896609B2 JP 4896609 B2 JP4896609 B2 JP 4896609B2 JP 2006190524 A JP2006190524 A JP 2006190524A JP 2006190524 A JP2006190524 A JP 2006190524A JP 4896609 B2 JP4896609 B2 JP 4896609B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- group delay
- delay time
- negative group
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
また、この発明に係るフィードフォワード増幅器は、歪み抽出部を構成する主増幅器または歪みキャンセル部を構成する誤差増幅器の少なくとも一方に、負の群遅延時間を有する回路または素子を前置または後置し、負の群遅延時間を有する回路として、コンデンサ、インダクタおよび抵抗を用いた並列共振回路を、信号線路に対して縦続接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路、およびコンデンサ、インダクタおよび抵抗を用いた直列共振回路を、信号線路に対して並列接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路を用い、直列共振回路の2つと並列共振回路の1つをπ字形に接続し、かつ、直列共振回路の共振周波数における抵抗分Rsと並列共振回路の共振周波数における抵抗分Rpが、特性インピーダンスZoの時に、2×Zo×Zo×Rs+Zo×Zo×Rp=Rp×Rs×Rsの関係をおおむね満足し、負の群遅延時間を有する回路を複数個縦続接続し、負の群遅延時間を有する回路の共振周波数をそれぞれ異なる周波数に設定し、負の群遅延時間を有する回路において、回路の損失を補う増幅器を前置または後置または段間に配置し、複数個縦続接続した負の群遅延時間を有する回路において、周波数帯域両端の回路で発生させる負の群遅延時間より、周波数帯域の両端以外の回路で発生させる負の群遅延時間を0nsecに近づけたことを特徴とする。
図1は、この発明の実施の形態1に係るフィードフォワード増幅器の構成図である。
図1に示すフィードフォワード増幅器は、主増幅器4で発生した歪み成分を抽出し、出力側に逆位相で合成することにより歪みを低減する歪み補償方式を適用した増幅器である。このフィードフォワード増幅器は、歪み抽出ループおよび歪み除去ループからなり、歪み抽出ループは、主増幅器4、第1の遅延線5で構成され、歪み除去ループは、第2の遅延線3、負の群遅延時間を有する回路1、誤差増幅器2で構成される。なお、6は入力端子、7は出力端子である。
入力端子6から入力された信号は、主線路と副線路に分配される。主線路の信号は、主増幅器4によって増幅され、再び主線路と副線路に2分配される。一方、入力端子6から入力され分配された副線路の信号は、第1の遅延線5によって群遅延特性が与えられた後、主増幅器4の出力側で分配された副線路の信号に逆位相で合成され、主増幅器4の歪み成分が抽出される。抽出された歪み成分は、負の群遅延特性を有する回路1によって負の群遅延時間が与えられた後、主線路の歪み成分と同じ振幅になるように誤差増幅器2で増幅される。歪み除去ループにおいて、この信号は、主増幅器4の出力側に逆位相で合成され、出力端子7へ導かれる。
図2は、この発明の実施の形態2における負の群遅延時間を有する回路の構成を示す図である。
負の群遅延時間を有する回路としては、図2(A)に示す直列共振回路8または図2(B)に示す並列共振回路9を少なくとも1つ用いる。
すなわち、図2(A)に示す直列共振回路は、コンデンサCs、インダクタLsおよび抵抗Rsからなるもので、信号線路に対して並列接続すると共に、所望の周波数近傍で共振させた回路である。また、図2(B)に示す並列共振回路は、コンデンサCpおよびインダクタLpおよび抵抗Rpからなるもので、信号線路に対して縦続接続すると共に、所望の周波数近傍で共振させた回路である。
実施の形態2の動作を示すため、図2(A)、図2(B)の回路の群遅延特性(GD:Group Delay)、反射特性(S11、S22)を計算した計算結果を、図3(A)、(B)にそれぞれ示す。なお、図3(A)は、Cs=1pF、Ls=101.3nH、Rs=37.5Ωとした結果であり、図3(B)は、Cp=100pF、Lp=1.01nH、Rp=25Ωとした結果である。図3(A)、(B)に示すように、共振周波数の500MHz近傍で負の群遅延時間が得られていることがわかる。
図6は、この発明の実施の形態3における負の群遅延時間を有する回路の構成を示す図である。
図6に示す負の群遅延時間を有する回路は、図2(A)に示す直列共振回路1つと図2(B)に示す並列共振回路2つをT字形に接続して構成している。このとき、直列共振回路の共振周波数における抵抗分Rsと並列共振回路の共振周波数における抵抗分Rpは、Rp×Rp+2×Rs×Rp=Zo×Zoの関係をおおむね満足している。ここで、Zoは特性インピーダンスである。
実施の形態3における動作を示すため、図6の回路の群遅延特性、反射特性を計算した計算結果を図7に示す。なお、図7は、Cp=100pF、Lp=1.01nH、Rp=25Ω、Cs=1pF、Ls=101.3nH、Rs=37.5Ωとした結果である。図7に示すように、共振周波数の500MHz近傍で負の群遅延時間が得られているとともに、実施の形態2の場合より反射特性が改善されていることがわかる。
図12は、この発明の実施の形態4における負の群遅延時間を有する回路の構成を示す図である。
図12に示す負の群遅延時間を有する回路は、図2(A)に示す直列共振回路2つと図2(B)に示す並列共振回路1つをπ字形に接続して構成している。このとき、直列共振回路の共振周波数における抵抗分Rsと並列共振回路の共振周波数における抵抗分Rpは、2×Zo×Zo×Rs+Zo×Zo×Rp=Rp×Rs×Rsの関係をおおむね満足している。ここで、Zoは特性インピーダンスである。
実施の形態4の動作を示すため、図12に示す回路の群遅延特性、反射特性を計算した計算結果を図13に示す。なお、図13は、Cp=100pF、Lp=1.0nH、Rp=37.5Ω、Cs=1pF、Ls=101.3nH、Rs=150Ωとした結果である。図13に示すように、共振周波数の500MHz近傍で負の群遅延時間が得られているとともに、実施の形態2の場合より反射特性が改善されていることがわかる。
図14は、この発明の実施の形態5における負の群遅延時間を有する回路の構成を示す図である。
図14に示す実施の形態5における負の群遅延時間を有する回路の基本的な構成、動作に関しては、図6に示す実施の形態3と同じであるが、並列共振回路を構成するインダクタLpにコンデンサCspを直列接続した回路を用いている点が異なる。コンデンサCspをインダクタLpに直列接続することで、より大きな負の群遅延時間を得ることができる。
図16は、この発明の実施の形態6における負の群遅延時間を有する回路の構成を示す図である。
図16に示す実施の形態6における負の群遅延時間を有する回路の基本的な構成、動作に関しては、図6に示す実施の形態3と同じであるが、直列共振回路および並列共振回路を構成するインダクタにマイクロストリップ線路や同軸線路等の線路を用いている点が異なる。線路を用いることでインダクタの微調整が行うことができ、共振周波数の設定精度を高めることができる。これにより、帯域内での負の群遅延時間を有する回路の損失平坦性や群遅延時間偏差を抑圧でき、フィードフォワード増幅器の歪み補償量の増加を図ることができる。
図17は、この発明の実施の形態7における負の群遅延時間を有する回路の構成を示す図である。図17ではRF等価回路を示した。
図17に示す実施の形態7の基本的な構成、動作に関しては、図6に示す実施の形態3と同じであるが、直列共振回路および並列共振回路を構成するコンデンサとして、逆バイアスされた可変容量ダイオードを用いた点が異なる。可変容量ダイオードを用いることで共振周波数の微調整が行うことができ、負の群遅延時間を有する回路の帯域内での損失平坦性や群遅延時間偏差を抑圧できる。これにより、フィードフォワード増幅器の歪み補償量の増加を図ることができる。
図18は、この発明の実施の形態8における負の群遅延時間を有する回路の構成を示す図である。図中、10は実施の形態3の負の群遅延時間を有する回路である。
実施の形態9の基本的な構成、動作に関しては、図18に示す実施の形態8と同じであるが、縦続接続する負の群遅延時間を有する回路の共振周波数を、それぞれ異なる周波数に設定した点が異なる。共振周波数をそれぞれ異なる周波数に設定することで、負の群遅延時間を有する回路の帯域内での損失平坦性や群遅延時間偏差を抑圧できる。
図23は、この発明の実施の形態10における負の群遅延時間を有する回路の構成を示す図である。図中、11は増幅器である。
実施の形態11の基本的な構成、動作に関しては、実施の形態9と同じであるが、周波数帯域の両端以外の回路で発生させる負の群遅延時間を周波数帯域両端の回路で発生させる負の群遅延時間より0nsecに近づけた点が異なる。帯域内で発生させる負の群遅延時間を変えることで、負の群遅延時間を有する回路の帯域内での群遅延時間偏差を抑圧できる。
図25は、この発明の実施の形態12における負の群遅延時間を有する回路の構成を示す図である。図25ではRF等価回路を示した。
図25に示す実施の形態12の基本的な構成、動作に関しては、図6に示す実施の形態3と同じであるが、直列共振回路を構成するコンデンサとして、マイクロストリップ線路で構成されたオープンスタブを用いる点が異なる。
Claims (6)
- 歪み抽出部を構成する主増幅器または歪みキャンセル部を構成する誤差増幅器の少なくとも一方に、負の群遅延時間を有する回路または素子を前置または後置し、
前記負の群遅延時間を有する回路として、
コンデンサ、インダクタおよび抵抗を用いた並列共振回路を、信号線路に対して縦続接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路、および
コンデンサ、インダクタおよび抵抗を用いた直列共振回路を、信号線路に対して並列接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路を用い、
前記直列共振回路の1つと前記並列共振回路の2つをT字形に接続し、かつ、前記直列共振回路の共振周波数における抵抗分Rsと前記並列共振回路の共振周波数における抵抗分Rpが、特性インピーダンスZoの時に、Rp×Rp+2×Rs×Rp=Zo×Zoの関係をおおむね満足し、
前記負の群遅延時間を有する回路を複数個縦続接続し、
前記負の群遅延時間を有する回路の共振周波数をそれぞれ異なる周波数に設定し、
前記負の群遅延時間を有する回路において、回路の損失を補う増幅器を前置または後置または段間に配置し、
複数個縦続接続した負の群遅延時間を有する回路において、周波数帯域両端の回路で発生させる負の群遅延時間より、周波数帯域の両端以外の回路で発生させる負の群遅延時間を0nsecに近づけた
ことを特徴とするフィードフォワード増幅器。 - 歪み抽出部を構成する主増幅器または歪みキャンセル部を構成する誤差増幅器の少なくとも一方に、負の群遅延時間を有する回路または素子を前置または後置し、
前記負の群遅延時間を有する回路として、
コンデンサ、インダクタおよび抵抗を用いた並列共振回路を、信号線路に対して縦続接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路、および
コンデンサ、インダクタおよび抵抗を用いた直列共振回路を、信号線路に対して並列接続すると共に、所望の周波数近傍で共振させる負の群遅延時間を有する回路を用い、
前記直列共振回路の2つと前記並列共振回路の1つをπ字形に接続し、かつ、前記直列共振回路の共振周波数における抵抗分Rsと前記並列共振回路の共振周波数における抵抗分Rpが、特性インピーダンスZoの時に、2×Zo×Zo×Rs+Zo×Zo×Rp=Rp×Rs×Rsの関係をおおむね満足し、
前記負の群遅延時間を有する回路を複数個縦続接続し、
前記負の群遅延時間を有する回路の共振周波数をそれぞれ異なる周波数に設定し、
前記負の群遅延時間を有する回路において、回路の損失を補う増幅器を前置または後置または段間に配置し、
複数個縦続接続した負の群遅延時間を有する回路において、周波数帯域両端の回路で発生させる負の群遅延時間より、周波数帯域の両端以外の回路で発生させる負の群遅延時間を0nsecに近づけた
ことを特徴とするフィードフォワード増幅器。 - 請求項1または請求項2に記載のフィードフォワード増幅器において、
前記直列共振回路または前記並列共振回路を構成するインダクタとして、インダクタとコンデンサを直列接続した回路を用いた
ことを特徴とするフィードフォワード増幅器。 - 請求項1または請求項2に記載のフィードフォワード増幅器において、
前記直列共振回路または前記並列共振回路を構成するインダクタとして、マイクロストリップ線路または同軸線路を用いた
ことを特徴とするフィードフォワード増幅器。 - 請求項1または請求項2に記載のフィードフォワード増幅器において、
前記直列共振回路または前記並列共振回路を構成するコンデンサとして、逆バイアスされた可変容量ダイオードを用いた
ことを特徴とするフィードフォワード増幅器。 - 請求項1または請求項2に記載のフィードフォワード増幅器において、
前記直列共振回路を構成するコンデンサとして、マイクロストリップ線路で構成されたオープンスタブで構成した
ことを特徴とするフィードフォワード増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006190524A JP4896609B2 (ja) | 2005-07-15 | 2006-07-11 | フィードフォワード増幅器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005206803 | 2005-07-15 | ||
JP2005206803 | 2005-07-15 | ||
JP2006190524A JP4896609B2 (ja) | 2005-07-15 | 2006-07-11 | フィードフォワード増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007049689A JP2007049689A (ja) | 2007-02-22 |
JP4896609B2 true JP4896609B2 (ja) | 2012-03-14 |
Family
ID=37852115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006190524A Expired - Fee Related JP4896609B2 (ja) | 2005-07-15 | 2006-07-11 | フィードフォワード増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4896609B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101093632B1 (ko) | 2009-05-21 | 2011-12-15 | 세원텔레텍 주식회사 | 음의 군지연 회로를 갖는 피드포워드 선형 전력 증폭기 |
KR101093644B1 (ko) | 2010-07-15 | 2011-12-15 | 전북대학교산학협력단 | 음의 군지연 회로를 갖는 아날로그 피드백 선형 전력 증폭기 |
KR20120037250A (ko) * | 2010-10-11 | 2012-04-19 | 세원텔레텍 주식회사 | 음의 군지연 회로를 갖는 피드포워드 선형 전력 증폭기 |
KR101098231B1 (ko) | 2010-10-19 | 2011-12-27 | (주)알윈 | 공진 상쇄 선형화기, 공진 상쇄 선형화기를 이용한 고전력 증폭 시스템 및 고전력 증폭 방법 |
JP5528626B2 (ja) * | 2011-06-27 | 2014-06-25 | 三菱電機株式会社 | フィードフォワード増幅器、フィードバック増幅器および広帯域増幅器 |
WO2014122738A1 (ja) * | 2013-02-06 | 2014-08-14 | 三菱電機株式会社 | 歪み補償回路 |
CN107453727B (zh) * | 2017-08-07 | 2021-01-15 | 大连海事大学 | 一种低***损耗的负群时延微波电路 |
CN115133248B (zh) * | 2022-05-12 | 2024-02-02 | 大连海事大学 | 一种基于叠层耦合贴片的宽带负群时延微波电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6221061Y2 (ja) * | 1979-07-16 | 1987-05-28 | ||
JP3405286B2 (ja) * | 1999-10-20 | 2003-05-12 | 松下電器産業株式会社 | 誘電体フィルタとそれを用いた歪み補償型増幅器 |
JP3865043B2 (ja) * | 2001-04-06 | 2007-01-10 | 日本電気株式会社 | 反射損失抑圧回路 |
JP2003258562A (ja) * | 2001-12-25 | 2003-09-12 | Matsushita Electric Ind Co Ltd | 歪み補償付き増幅回路 |
CN1643781A (zh) * | 2002-03-15 | 2005-07-20 | 西门子公司 | 降低放大器级的放大器级输出信号的非线性失真的装置 |
JP4279539B2 (ja) * | 2002-11-13 | 2009-06-17 | 島田理化工業株式会社 | 抵抗減衰器 |
JP3850822B2 (ja) * | 2003-07-22 | 2006-11-29 | 島田理化工業株式会社 | 電力増幅装置 |
-
2006
- 2006-07-11 JP JP2006190524A patent/JP4896609B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007049689A (ja) | 2007-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4896609B2 (ja) | フィードフォワード増幅器 | |
KR101758086B1 (ko) | 개선된 선형적 특징을 가지는 전력 증폭기 | |
US7777597B2 (en) | Band reject filters | |
EP3704794B1 (en) | Parametric amplifier system | |
JP4757530B2 (ja) | 高周波増幅器 | |
US8368483B2 (en) | Multiband matching circuit and multiband power amplifier | |
JP2010062614A (ja) | 電圧制御発振器、mmic、および高周波無線装置 | |
US20160197584A1 (en) | Power amplifier and transmission apparatus | |
Zarghami et al. | Continuous class-F power amplifier using quasi-elliptic low-pass filtering matching network | |
JP2007088617A (ja) | フィードフォワード増幅器 | |
JP6513225B2 (ja) | ドハティ増幅器 | |
EP1391987A1 (en) | Reflection loss suppression circuit | |
JP2002368553A (ja) | 高周波増幅器およびそれを用いた無線送信装置 | |
JP2007158803A (ja) | 周波数逓倍器および無線通信装置 | |
JP2006005848A (ja) | 電力増幅器及び高周波通信装置 | |
US20220045654A1 (en) | Power amplifier | |
US11336235B2 (en) | Amplifier | |
JP2009239672A (ja) | 高周波電力増幅器 | |
US7215221B1 (en) | Harmonic termination circuit for medium bandwidth microwave power amplifiers | |
EP3016281B1 (en) | Semiconductor amplifier bias circuit and semiconductor amplifier device | |
KR20180060982A (ko) | 고주파 전력 증폭기 및 무선 통신 장치 | |
JP6332097B2 (ja) | 電力増幅器 | |
US11677367B2 (en) | Power amplifier circuit | |
JP2018142827A (ja) | 半導体装置および電子機器 | |
EP3155720B1 (en) | Wideband impedance transformer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |