JP4893912B2 - 情報記録素子 - Google Patents

情報記録素子 Download PDF

Info

Publication number
JP4893912B2
JP4893912B2 JP2005255665A JP2005255665A JP4893912B2 JP 4893912 B2 JP4893912 B2 JP 4893912B2 JP 2005255665 A JP2005255665 A JP 2005255665A JP 2005255665 A JP2005255665 A JP 2005255665A JP 4893912 B2 JP4893912 B2 JP 4893912B2
Authority
JP
Japan
Prior art keywords
group
information recording
recording element
amino
formula
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005255665A
Other languages
English (en)
Other versions
JP2007073557A (ja
Inventor
俊英 鎌田
聖 植村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2005255665A priority Critical patent/JP4893912B2/ja
Publication of JP2007073557A publication Critical patent/JP2007073557A/ja
Application granted granted Critical
Publication of JP4893912B2 publication Critical patent/JP4893912B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明は、成形・加工性に優れた情報記録素子に関するもので、特に誘電体層に有機材料を用いた優れた不揮発性のメモリー効果を示す素子を低電圧駆動させるための作製技術に関するものである。
不揮発性のメモリー効果を発現する情報記録素子としては、強誘電体の薄膜を対向電極に挟むことにより形成される強誘電体不揮発性メモリーが良く知られている。近年こうした素子が、大量普及型の携帯情報端末への適応がなされるようになってきていることから、より成型・加工性に優れるとともに、耐衝撃性に優れた可塑性を有する素子として提供することが望まれるようになってきている。こうした、要望を満たす素子として、可塑性を備えた有機材料を用い、その溶媒溶解性を活かして、溶液から塗設することにより、素子を作製することが考えられている。なおかつ、プラスチックのような可塑性を有する材料上に形成させ、耐衝撃性の高い素子として形成させるという技術の開発がなされるようになってきている。
有機材料を用いたメモリー効果を示す素子に関しては、ポリアニリンと有機アクセプターとの錯体を活性層に用いた電界効果トランジスタにおいて作製できることが報告されている(特許文献1参照)。この場合、メモリー効果と電流の増幅効果とが同一の活性層で性能発揮されなければならないことから、素子の駆動性能の調整が、メモリー効果と独立には制御できないという問題点を有している。
また、イオン性有機電荷移動錯体を用いたメモリー効果の発現が報告されているが(特許文献2参照)、これは動作させるのに数十Vから数百Vという高い印加電圧を必要とするという難点がある。
これに対して、電流制御層(活性層)とは独立にメモリー効果を発揮させられる構造として、ゲート誘電体層に強誘電体を用い、活性層に有機材料を用いることで、メモリー効果を発現させる電界効果トランジスタ型の情報記録素子の作製については、ゲート誘電体層にRFスパッタリング法で作製したジルコン酸チタン酸鉛(PZT)の薄膜を用いて、メモリー性を発現させた報告がある(非特許文献1参照)。しかし、この場合誘電体層は真空プロセスにより形成されており、成型・加工性に問題点が生じている。
成型・加工性に優位性を発揮させるために、塗設する誘電体層を用いてメモリー効果を発現させる素子としては、ゾルーゲル法を用いたPZT膜でメモリー効果を発現させた報告がある(非特許文献2参照)。しかし、この方法では、加工温度が400℃以上になってしまい、高温成型が必要となってしまうという問題点がある。
特開2004−6863号公報 特開平2−79401号公報 G.Velu, Appl. Phys. Lett., Vol. 79, p659, 2001 T.Kodzasa,Synthetic Metals, Vol. 137, p943, 2003
本発明は、成形・加工性に優れた情報記録素子、特に誘電体層に不揮発性のメモリーとして利用できる誘電特性を示す有機材料を用いた情報記録素子の低電圧駆動化技術を提供するものである。
本発明者らは、溶媒溶解性があり固体状態で柔軟性を有するという特徴を持つ有機化合物を誘電体層に用いた不揮発性メモリーにおいて、誘電体層を構成する有機材料の性質を制御すれば、より低電圧で駆動できる情報記録素子が作製することができるとの予測のもと、種々の溶媒溶解性を有する有機化合物を用いて、メモリー性発現を鋭意検討してきた結果、新たな構成を有する有機材料を見出し、本発明を成すにいたった。
本発明によれば、陽極と陰極の間に少なくとも一層の有機薄膜を含有する情報記録素子において、少なくとも1層が下記一般式(化1)で表される高分子化合物と、それとは異なる少なくとも1種以上の有機高分子化合物の混合物から構成されることを特徴とする情報記録素子が提供される。
また、本発明によれば、上記一般式(化1)で表される高分子化合物に混合する別種の高分子のうち、少なくとも1種が下記一般式(化2)で表される高分子化合物の混合物で構成されることを特徴とする情報記録素子が提供される。
また本発明は、基板上に、ゲート電極、誘電体層、半導体層、ドレイン及びソース電極を有する電界効果型トランジスタであって、上記誘電体層が一般式(化1)で表される高分子化合物と、一般式(化2)で表される高分子化合物の混合物材料で構成されることを特徴とする電界効果型トランジスタにより構成される情報記録素子が提供される。
誘電体層を用いてメモリー素子を作製する場合、多くの場合誘電体材料の分極が外部電界により変化する現象を利用する。特に、可塑性を備えた有機材料を用いる場合、材料としてはポリフッ化ビニリデンなどの強誘電性高分子材料が多く用いられる。これらの材料は、その側鎖に大きな分極を有するが、その側鎖の分極は、電界印加により変化しやすいことを利用するものである。
これに対して、一般式(化1)に示される材料は、固体薄膜中において主査が螺旋状に巻いて柱状となるαへリックス構造をとる。このため、側鎖の分極成分のみならず、その螺旋状の主鎖方向にも大きな分極成分を有する。この高分子材料では、主鎖ならびに側鎖の分極成分が、外部電界の印加により共に変化する現象が得られ、このために大きな電圧−電流曲線においてヒステリシスが発現する。これがメモリー効果として利用できるのである。しかし、こうした分極を引き起こす双極子が、材料内であまり密に存在すると、双極子相互間で静電相互作用が働き、分極の変動を抑制してしまうことになる。すなわち、分極の変動に対して制約的な静電相互作用が働く環境であると、その分極変動に要する外部印加電圧、すなわち情報記録素子の駆動電圧が高くなってしまう。これを避けるためには、適度に分極の濃度を希釈してやることが効果的である。
そこで、本発明においては、メモリー性を発揮させる双極子の材料内の濃度を適度に希釈することによって、阻害的な静電相互作用の効果を弱めるような材料組成にするものである。
本発明の情報記録素子は、低い駆動電圧でメモリー性を発現させられるため、作動させる電力が少なくて済む。有機半導体の固体薄膜および金属電極により構成されているため、製造しやすいとともに、フィルム素子化、大面積素子化、フレキシブル素子化が可能であり、耐衝撃性にも強い。
以下本発明を詳細に説明する。
本発明の典型的な例を示すと、図1に示すような、基板10上に、ゲート電極20、ゲート絶縁層30、ソース又はドレイン40、半導体層50を有する薄膜トランジスタにおいて、ゲート絶縁層30が一般式(化1)で表される高分子化合物と、一般式(化2)で表される高分子化合物の混合物材料で構成されることを特徴とする電界効果型トランジスタにより構成される情報記録素子が提供される。
また、本発明によれば、上記情報記録素子の製造方法において、上記情報記録素子を構成する要素の少なくとも一部が、溶液を塗布するあるいは付着させることによって作製されることを特徴とする情報記録素子の製造方法が提供される。
前記一般式(化1)で示される化合物のR1は、水素原子;ハロゲン原子;ヒドロキシル基;ホルミル基;カルボキシル基;シアノ基;ニトロ基;アミノ基;スルホン酸基;あるいはメチル基、エチル基、n-プロピル基、イソプロピル基、n-ブチル基、tert-ブチル基、sec-ブチル基、n-ペンチル基、n-ヘキシル基等の炭素数1〜20の直鎖又は分岐のアルキル基;ビニル基、プロペニル基、ベテニル基、ペンテニル基、ヘキセニル基等の1〜20の直鎖又は分岐のアルケニル基;メトキシ基、エトキシ基、n-プロポキシ基、イソプロポキシ基、n-ブトキシ基、tert-ブトキシ基、エトキシカルボニルプロポキシ基、sec-ブトキシ基、n-ペンチルオキシ基、n-ヘキシルオキシ基、n-ヘプチルオキシ基等の置換されていてもよい炭素数1〜20の直鎖又は分岐のアルコキシ基;ヒドロキシメチル基、ヒドロキシエチル基等の炭素数1〜20のヒドロキシアルキル基;ベンゼン環、ナフタレン環、アントラセン環、チオフェン環、フラン環、ピロール環、ピラゾール環、ピリジン環、ピラン環等の炭素数6〜12の芳香環又は複素環;カルボキシルメチル基等のカルボキシルアルキル基;メトキシカルボニル基、トリフルオロメトキシカルボニル基、エトキシカルボニル基、n-プロポキシカルボニル基、イソプロポキシカルボニル基、n-ブトキシカルボニル基、tert-ブトキシカルボニル基、sec-ブトキシカルボニル基、n-ペンチルオキシカルボニル基、n-ヘキシルオキシカルボニル基等の置換されていてもよい炭素数2〜21の直鎖又は分岐のアルコキシカルボニル基;メチルカルボニルオキシ基、エチルカルボニルオキシ基、n-プロピルカルボニルオキシ基、イソプロピルカルボニルオキシ基、n-ブチルカルボニルオキシ基、sec-ブチルカルボニルオキシ基、tert-ブチルカルボニルオキシ基、n-ペンチルカルボニルオキシ基等の置換されていてもよい炭素数2〜21の直鎖又は分岐のアルキルカルボニルオキシ基;メトキシカルボニルメチル基、メトキシカルボニルエチル基、エトキシカルボニルメチル基、エトキシカルボニルエチル基、n-プロポキシカルボニルエチル基、n-プロポキシカルボニルプロピル基、イソプロポキシカルボニルメチル基、イソプロポキシカルボニルエチル基等の炭素数3〜22の直鎖又は分岐のアルコキシカルボニルアルキル基からなる群れより選ばれる置換基である。
前記一般式(化1)で示される化合物が、アミノ酸を繰返し単位とし、当該アミノ酸において、Rが同種若しくは異種であっても良い。さらに、そのアミノ酸を1種もしくは複数種ペプチド結合により重合したことで構成されている。この際、アミノ酸としては、グリシン、アラニン、フェニルアラニン、バリン、ロイシン、イソロイシン、プロリン、メチオニン、リシン、アルギニン、セリン、トレオニン、チロシン、ヒスチジン、システイン、アスパラギン、アスパラギン酸、グルタミン、グルタミン酸、トリプトファンの中から選択される。
前記一般式(化1)で示される化合物の末端XおよびYは、特に限定されず、如何なる置換基を用いても構わない。例えば、それぞれ独立に、水素原子、ハロゲン原子、n-ヘキシル基等の炭素数1〜20の直鎖又は分岐のアルキル基、ヒドロキシル基、ホルミル基、カルボキシル基、シアノ基、ニトロ基、アミノ基、スルホン酸基、アルケニル基、アルコキシ基、ヒドロキシアルキル基、カルボキシルアルキル基、アルキルカルボニル基、アルコキシカルボニル基、アルキルカルボニルオキシ基、芳香族炭化水素基、芳香族複素環基などが挙げられる。
前記一般式(化1)で示される化合物の繰り返し単位数nは、10以上であれば薄膜化は可能であり、10以上であれば特に限定されないが、一般に好適に用いられるのは、nが20以上1000以下である。
前記一般式(化2)で示される化合物のR2およびR3は、それぞれ独立に、水素原子;ハロゲン原子;ヒドロキシル基;ホルミル基;カルボキシル基;シアノ基;ニトロ基;アミノ基;スルホン酸基;あるいはメチル基、エチル基、n-プロピル基、イソプロピル基、n-ブチル基、tert-ブチル基、sec-ブチル基、n-ペンチル基、n-ヘキシル基等の炭素数1〜20の直鎖又は分岐のアルキル基;ビニル基、プロペニル基、ベテニル基、ペンテニル基、ヘキセニル基等の1〜20の直鎖又は分岐のアルケニル基;メトキシ基、エトキシ基、n-プロポキシ基、イソプロポキシ基、n-ブトキシ基、tert-ブトキシ基、エトキシカルボニルプロポキシ基、sec-ブトキシ基、n-ペンチルオキシ基、n-ヘキシルオキシ基、n-ヘプチルオキシ基等の置換されていてもよい炭素数1〜20の直鎖又は分岐のアルコキシ基;ヒドロキシメチル基、ヒドロキシエチル基等の炭素数1〜20のヒドロキシアルキル基;ベンゼン環、ナフタレン環、アントラセン環、チオフェン環、フラン環、ピロール環、ピラゾール環、ピリジン環、ピラン環等の炭素数6〜12の芳香環又は複素環;カルボキシルメチル基等のカルボキシルアルキル基;メトキシカルボニル基、トリフルオロメトキシカルボニル基、エトキシカルボニル基、n-プロポキシカルボニル基、イソプロポキシカルボニル基、n-ブトキシカルボニル基、tert-ブトキシカルボニル基、sec-ブトキシカルボニル基、n-ペンチルオキシカルボニル基、n-ヘキシルオキシカルボニル基等の置換されていてもよい炭素数2〜21の直鎖又は分岐のアルコキシカルボニル基;メチルカルボニルオキシ基、エチルカルボニルオキシ基、n-プロピルカルボニルオキシ基、イソプロピルカルボニルオキシ基、n-ブチルカルボニルオキシ基、sec-ブチルカルボニルオキシ基、tert-ブチルカルボニルオキシ基、n-ペンチルカルボニルオキシ基等の置換されていてもよい炭素数2〜21の直鎖又は分岐のアルキルカルボニルオキシ基;メトキシカルボニルメチル基、メトキシカルボニルエチル基、エトキシカルボニルメチル基、エトキシカルボニルエチル基、n-プロポキシカルボニルエチル基、n-プロポキシカルボニルプロピル基、イソプロポキシカルボニルメチル基、イソプロポキシカルボニルエチル基等の炭素数3〜22の直鎖又は分岐のアルコキシカルボニルアルキル基からなる群れより選ばれる置換基である。
前記一般式(化2)で示される化合物の末端XおよびYは、特に限定されず、如何なる置換基を用いても構わない。例えば、それぞれ独立に、水素原子、ハロゲン原子、n-ヘキシル基等の炭素数1〜20の直鎖又は分岐のアルキル基、ヒドロキシル基、ホルミル基、カルボキシル基、シアノ基、ニトロ基、アミノ基、スルホン酸基、アルケニル基、アルコキシ基、ヒドロキシアルキル基、カルボキシルアルキル基、アルキルカルボニル基、アルコキシカルボニル基、アルキルカルボニルオキシ基、芳香族炭化水素基、芳香族複素環基などが挙げられる。
前記一般式(化2)で示される化合物の繰り返し単位数nは、10以上であれば薄膜化は可能であり、10以上であれば特に限定されないが、一般に好適に用いられるのは、nが20以上1000以下である。
本発明において誘電体層30を形成させるのに用いられる一般式(化1)で表される高分子材料と一般式(化2)で表される高分子材料の混合物における両高分子材料の組成比は、特に限定されるものではなく、駆動電圧を低下させつつも、メモリー性能を低下させないよう、その組成は適宜調整することが望ましい。一般に用いられる組成比は、一般式(化1)で表される材料に対する一般式(化2)で表される材料の割合が、重量濃度が0.1%から50%であるが、一般に好適に用いられるのは、1%から20%である。
本発明において用いられる情報記録素子の構造は、その一例として図1に表されるものが挙げられるが、その構造は特に限定されるものではなく、誘電体層30として、一般式(化1)と一般式(化2)で表される高分子材料の混合物材料が用いられていれば如何なる構造を用いても良い。
本発明に用いられる誘電体層30の作製法は、特に限定されず、いかなる方法を用いても良い。簡便には、スピンコート法、ディップコート法、ドロップキャスト法などが用いられることが多いが、パターン制御をするという観点からは、スクリーン印刷、グラビア印刷、オフセット印刷、フレキソ印刷、インクジェット印刷などの印刷技術を用いることもできる。また。マイクロコンタクトプリンティング、マイクロモルディングなどのソフトリソグラフィーと呼ばれる印刷法などを適応することもできる。
本発明に用いられる誘電体層30の厚さは、10nm以上5000nm以下、好ましくは20nm以上1000nm以下である。
本発明において使用される基板10は特に限定されず、いかなる物を用いても良い。一般に好適に用いられる物は、石英などのガラス基板等であるが、ポリカーボネート(PC)、ポリイミド(PI)、ポリエチレンナフタレート(PEN)、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリアリレート(PAR)、ポリエーテルケトン(PEEK)などのプラスチックフィルム基板、グリーンシートなどのセラミックスフィルム、さらには金属箔フィルム等、柔軟性のあるフィルム基板等も用いることが出来る。
本発明において使用される電極20および50の材料は金、銀、白金、パラジウム、アルミニウムや銅などの金属やITOなどの化合物伝導体が用いられることが多いが、これらに限定されるものではない。その作製法は特に限定されず、いかなる方法を用いても良い。一般に用いられる方法は、メッキ配線などであるが、グラビア印刷、スクリーン印刷、インクジェット印刷なの溶液から塗布されるあるいは付着される湿式製造プロセスなども適応される。この場合には、銀ペースト、金ペースト、カーボンペーストの他、チオフェン系導電性ポリマー(PEDOT)やポリアニリン及びそれらの誘導体などの有機材料による電極をゲート20として用いることができる。また、真空蒸着法やスパッタリング法など、上記とは異なる乾式製造プロセスを適応することも可能である。また、素子の安定化、長寿命化、高電荷注入効率化などを図るため、ゲート20が複数の材料の混合もしくは積層で構成されたり、あるいは表面処理を施しておくことも可能である。
本発明における薄膜トランジスタは、半導体層50に有機半導体材料が用いられる。その組成は、特に限定されず、単一物質で構成されても構わないし、また複数の物質の混合によって構成されても構わない。さらに、数種の物質の層状構造によって構成されることもできる。
これまでに優れた特性を示す有機半導体材料としては、以下のようなものが知られている。
アントラセン、テトラセン、ペンタセン又はその末端が置換されたこれらの誘導体。α−セクシチオフェン。ペリレンテトラカルボン酸二無水物(PTCDA)およびその末端が置換された誘導体。ナフタレンテトラカルボン酸二無水物(NTCDA)およびその末端が置換された誘導体。銅フタロシアニン及びその末端がフッ素などで置換された誘導体。銅フタロシアニンの銅が、ニッケル、酸化チタン、フッ素化アルミニウム等で置換された誘導体及びそれぞれの末端がフッ素などで置換された誘導体。フラーレン、ルブレン、コロネン、アントラジチオフェンおよびそれらの末端が置換された誘導体。ポリフェニレンビニレン、ポリチオフェン、ポリフルオレン、ポリフェニレン、ポリアセチレンおよびこれらの末端もしくは側鎖が置換された誘導体のポリマー。
本発明に用いられる半導体層50の作製法は、特に限定されず、いかなる方法を用いても良い。一般に、真空蒸着などの気相成長法が用いられることが多いが、簡便で低コストでの作成という点からは、グラビア印刷、スクリーン印刷、インクジェット印刷など、材料を溶媒と混合させ溶液からの塗布などとして作成する印刷手法が適応される。また。マイクロコンタクトプリンティング、マイクロモルディングなどのソフトリソグラフィーと呼ばれる印刷法などを適応することもできる。
以下に、本発明を実施例によりさらに詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
(参考例1)
ゲート電極20としてパターン化されたITO電極を作製したガラス基板10を、純水にて5倍希釈した中性洗剤(井内盛栄堂社:ピュアソフト)にて15分間超音波洗浄を行い、その後、純水中にて15分間超音波洗浄を行い、洗剤除去を行った。
さらにその後、基板を紫外線-オゾン洗浄器を用いて、酸素雰囲気下において20分間紫外線照射洗浄を行った。このようにして洗浄した基板上に、誘電体層30として、ポリ(γ-メチル-L-グルタメート)(PMLG)を、ジクロロメタンに溶解した溶液(10wt.%)から、1cm/secの速度でディップコートしてPMLG単独の薄膜を作製した。
この際、PMLG薄膜の厚さは、400nmである。次に、この上から半導体活性層40としてペンタセンの薄膜を真空蒸着法で作製した。ペンタセンは、昇華精製を5回繰り返して精製したものを用いた。真空蒸着条件は、基板を蒸着用ボートの上方に固定し、基板温度を約30℃に調整し、真空度を2×10−6Torrにまで減圧した。その後毎分2nmの速度で50nmの厚さに真空蒸着を行った。その後、ソースおよびドレイン電極60として、金を幅100μm、厚さ0.05μmのサイズとなるようニッケル製のマスクを利用して真空蒸着した。
この時のソース−ドレイン間の間隔は、20μmである。このようにして作製した素子において、ITOのゲート電極からゲートバイアスを印加した時に、ソースとドレイン間に流れる電流を測定した。ソースとドレイン間の電圧を-80Vに固定し、ゲート電圧を+100Vまで印加した。その後ゲート電圧を−100Vまでステップで電圧掃印し、その後連続して+100Vまで掃印した。電圧ステップ1秒後にソースとドレイン間に流れる電流IDSを測定した。この時の測定図を図2に示す。電流曲線に履歴が現れ、メモリー性が発現され、大気中での測定に比べ、より大きなメモリー性が得られること事を確認した。
さらに、ソースとドレイン間の電圧を-20Vに固定して、電流履歴の変化を観測した。ゲート電圧は、最初に+100Vまで印加した。その後ゲート電圧を−100Vまでステップで電圧掃印し、その後連続して+100Vまで掃印した。電圧ステップ1秒後にソースとドレイン間に流れる電流IDSを測定した。この時の測定図を図3に示す。電流曲線に履歴が現れ、低電圧下でもメモリー性が発現される事を確認した。
ゲート電極20としてパターン化されたITO電極を作製したガラス基板10を、純水にて5倍希釈した中性洗剤(井内盛栄堂社:ピュアソフト(商標名))にて15分間超音波洗浄を行い、その後、純水中にて15分間超音波洗浄を行い、洗剤除去を行った。
さらにその後、基板を紫外線-オゾン洗浄器を用いて、酸素雰囲気下において20分間紫外線照射洗浄を行った。このようにして洗浄した基板上に、誘電体層30として、ポリ(γ-メチル-L-グルタメート)(PMLG)とポリメタクリル酸メチル(PMMA)との混合物(重量比、PMLG:PMMA=9:1)のジクロロメタンとクロロホルムの混合溶液から、1cm/secの速度でディップコートしてPMLG-PMMA混合物薄膜を形成した。
この際、PMLG-PMMA混合物薄膜の厚さは、400nmである。次に、この上から半導体活性層40としてペンタセンの薄膜を真空蒸着法で作製した。ペンタセンは、昇華精製を5回繰り返して精製したものを用いた。真空蒸着条件は、基板を蒸着用ボートの上方に固定し、基板温度を約30℃に調整し、真空度を2×10−6Torrにまで減圧した。その後毎分2nmの速度で50nmの厚さに真空蒸着を行った。その後、ソースおよびドレイン電極60として、金を幅100μm、厚さ0.05μmのサイズとなるようニッケル製のマスクを利用して真空蒸着した。
この時のソース−ドレイン間の間隔は、20μmである。このようにして作製した素子において、ITOのゲート電極からゲートバイアスを印加した時に、ソースとドレイン間に流れる電流を測定した。ソースとドレイン間の電圧を-80Vに固定し、ゲート電圧を+100Vまで印加した。その後ゲート電圧を−100Vまでステップで電圧掃印し、その後連続して+100Vまで掃印した。電圧ステップ1秒後にソースとドレイン間に流れる電流IDSを測定した。この時の測定図を図4に示す。電流曲線に履歴が現れ、メモリー性が発現され、大気中での測定に比べ、より大きなメモリー性が得られること事を確認した。この際、参考例1で示したPMLG単独薄膜の場合に比べると、オン電流は大きく増大し、オフ電流も大きく減少した。すなわち、より低電圧でメモリー信号のオン/オフ比が大きく取れることが確認できた。
さらに低電圧での駆動を確認するために、ソースとドレイン間の電圧を-20Vに固定して、電流履歴の変化を観測した。ゲート電圧は、最初に+100Vまで印加した。その後ゲート電圧を−100Vまでステップで電圧掃印し、その後連続して+100Vまで掃印した。電圧ステップ1秒後にソースとドレイン間に流れる電流IDSを測定した。この時の測定図を図5に示す。電流曲線に履歴が現れ、低電圧下でもメモリー性が発現される事を確認した。この際、参考例1で示したPMLG単独薄膜の場合に比べると、オン電流が大きく増大し、より低電圧でメモリー信号のオン/オフ比が大きく取れることが確認できた。
ゲート電極20としてパターン化されたITO電極を作製したガラス基板10を、純水にて5倍希釈した中性洗剤(井内盛栄堂社:ピュアソフト(商標名))にて15分間超音波洗浄を行い、その後、純水中にて15分間超音波洗浄を行い、洗剤除去を行った。
さらにその後、基板を紫外線-オゾン洗浄器を用いて、酸素雰囲気下において20分間紫外線照射洗浄を行った。このようにして洗浄した基板上に、誘電体層30として、ポリ(γ-メチル-L-グルタメート)(PMLG)とポリメタクリル酸メチル(PMMA)との混合物(重量比、PMLG:PMMA=8:2)のジクロロエタンとクロロホルムの混合溶液から、1cm/secの速度でディップコートしてPMLG-PMMA混合物薄膜を形成した。
この際、PMLG-PMMA混合物薄膜の厚さは、400nmである。次に、この上から半導体活性層40としてペンタセンの薄膜を真空蒸着法で作製した。ペンタセンは、昇華精製を5回繰り返して精製したものを用いた。真空蒸着条件は、基板を蒸着用ボートの上方に固定し、基板温度を約30℃に調整し、真空度を2×10−6Torrにまで減圧した。その後毎分2nmの速度で50nmの厚さに真空蒸着を行った。その後、ソースおよびドレイン電極60として、金を幅100μm、厚さ0.05μmのサイズとなるようニッケル製のマスクを利用して真空蒸着した。
この時のソース−ドレイン間の間隔は、20μmである。このようにして作製した素子において、ITOのゲート電極からゲートバイアスを印加した時に、ソースとドレイン間に流れる電流を測定した。ソースとドレイン間の電圧を−10Vに固定し、ゲート電圧を+100Vまで印加した。その後ゲート電圧を−100Vまでステップで電圧掃印し、その後連続して+100Vまで掃印した。電圧ステップ1秒後にソースとドレイン間に流れる電流IDSを測定した。この時の測定図を図6に示す。電流曲線に履歴が現れ、メモリー性が発現される事を確認した。
本発明の情報記録素子は、低い駆動電圧でメモリー性を発現させられるため、作動させる電力が少なくて済む。有機半導体の固体薄膜および金属電極により構成されているため、製造しやすい上、フィルム素子化、大面積素子化、フレキシブル素子化が可能であり、大量生産に向いており、産業上の利用価値が高い。
本発明における情報記録素子の構造の一例の模式的断面図。 本発明の参考例1において作製した素子の印加電圧−80Vの時の電流−電圧特性。 本発明の参考例1において作製した素子の印加電圧−20Vの時の電流−電圧特性。 本発明の実施例1において作製した素子の印加電圧−80Vの時の電流−電圧特性。 本発明の実施例1において作製した素子の印加電圧−20Vの時の電流−電圧特性。 本発明の実施例2において作製した素子の印加電圧−10Vの時の電流−電圧特性。
符号の説明
10 本発明の実施例における基板
20 本発明の実施例におけるゲート電極
30 本発明の実施例における誘電体層
40 本発明の実施例のおける半導体活性層
50 本発明の実施例におけるドレインおよびソース電極

Claims (6)

  1. 陽極と陰極の間に少なくとも1層の有機薄膜を含有する情報記録素子において、該薄膜は、下記一般式(化1)で表される構成単位からなるαへリックス構造を含む高分子化合物及び該高分子化合物とは異なる少なくとも1種以上の有機高分子化合物の混合物を包含し、該混合物を溶解した溶液を塗布乾燥させることによって作製されるものであって、前記有機高分子化合物のうち、少なくとも一種は、一般式(化2)で表される構成単位からなることを特徴とする情報記録素子。


    (式中、Rは、水素原子、ハロゲン原子、ヒドロキシル基、ホルミル基、カルボキシル基、シアノ基、ニトロ基、アミノ基、アミド基、スルホン酸基、アルキル基、アルケニル基、アルコキシ基、ヒドロキシアルキル基、アシル基、メルカプト基、アルキルチオ基、カルボキシルアルキル基、アルキルアミノ基、アルキルアミド基、アルキルカルボニル基、アルコキシカルボニル基、アルキルカルボニルオキシ基、脂肪酸基、ベンジル基、芳香族炭化水素基、芳香族複素環基の一つ又は複数からなる群れより選ばれる置換基であり、nは10以上の整数、X及びYは、それぞれ独立に、水素原子、ハロゲン原子、ヒドロキシル基、ホルミル基、カルボキシル基、シアノ基、ニトロ基、アミノ基、アシル基、スルホン酸基、アルキル基、アルケニル基、アルコキシ基、ヒドロキシアルキル基、カルボキシルアルキル基、アルキルカルボニル基、アルコキシカルボニル基、アルキルカルボニルオキシ基、芳香族炭化水素基、芳香族複素環基の一つ又は複数からなる群れより選ばれる置換基を表す。)


    (式中、R2およびR3は、それぞれ独立に、水素原子、ハロゲン原子、ヒドロキシル基、ホルミル基、カルボキシル基、シアノ基、ニトロ基、アミノ基、アミド基、スルホン酸基、アルキル基、アルケニル基、アルコキシ基、ヒドロキシアルキル基、アシル基、メルカプト基、アルキルチオ基、カルボキシルアルキル基、アルキルアミノ基、アルキルアミド基、アルキルカルボニル基、アルコキシカルボニル基、アルキルカルボニルオキシ基、脂肪酸基、ベンジル基、芳香族炭化水素基、芳香族複素環基の一つ又は複数からなる群れより選ばれる置換基であり、nは、10以上の整数、X及びYは、それぞれ独立に、水素原子、ハロゲン原子、ヒドロキシル基、ホルミル基、カルボキシル基、シアノ基、ニトロ基、アミノ基、アシル基、スルホン酸基、アルキル基、アルケニル基、アルコキシ基、ヒドロキシアルキル基、カルボキシルアルキル基、アルキルカルボニル基、アルコキシカルボニル基、アルキルカルボニルオキシ基、芳香族炭化水素基、芳香族複素環基の一つ又は複数からなる群れより選ばれる置換基を表す。)
  2. 請求項1記載の上記一般式(化1)の高分子化合物は、アミノ酸を繰返し単位とし、該アミノ酸において、Rは、同種又は異種であることを特徴とする情報記録素子。
  3. 請求項記載の上記アミノ酸は、グリシン、アラニン、フェニルアラニン、バリン、ロイシン、イソロイシン、プロリン、メチオニン、リシン、アルギニン、セリン、トレオニン、チロシン、ヒスチジン、システイン、アスパラギン、アスパラギン酸、グルタミン、グルタミン酸、トリプトファンの中から選択されることを特徴とする情報記録素子。
  4. 請求項1記載の上記有機高分子化合物は、ポリアクリル酸アルキル又はポリメタクリル酸アルキルであることを特徴とする情報記録素子。
  5. 基板上に、ゲート電極、誘電体層、半導体層、ドレイン及びソース電極を有する電界効果型トランジスタから成る情報記録素子であって、該誘電体層は、請求項1に記載される混合物により構成されることを特徴とする情報記録素子。
  6. 上記請求項に記載の情報記録素子において、上記半導体層は、有機半導体材料で構成されることを特徴とする情報記録素子。
JP2005255665A 2005-09-02 2005-09-02 情報記録素子 Expired - Fee Related JP4893912B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005255665A JP4893912B2 (ja) 2005-09-02 2005-09-02 情報記録素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005255665A JP4893912B2 (ja) 2005-09-02 2005-09-02 情報記録素子

Publications (2)

Publication Number Publication Date
JP2007073557A JP2007073557A (ja) 2007-03-22
JP4893912B2 true JP4893912B2 (ja) 2012-03-07

Family

ID=37934786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005255665A Expired - Fee Related JP4893912B2 (ja) 2005-09-02 2005-09-02 情報記録素子

Country Status (1)

Country Link
JP (1) JP4893912B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140107111A (ko) * 2011-05-12 2014-09-04 아지노모토 가부시키가이샤 폴리α-아미노산 및 그것을 이용한 강유전체 메모리 소자
EP3382751B1 (en) * 2015-11-25 2023-09-13 Toray Industries, Inc. Ferroelectric memory element, method for producing same, memory cell using ferroelectric memory element, and radio communication device using ferroelectric memory element
CN109935700A (zh) * 2017-12-19 2019-06-25 国家纳米科学中心 包含聚氨基酸电子收集层的有机太阳能电池及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748575B2 (ja) * 1986-12-24 1995-05-24 キヤノン株式会社 スイツチング装置
JP2006519483A (ja) * 2003-01-29 2006-08-24 ポリアイシー ゲーエムベーハー ウント コー、 カーゲー 有機メモリ装置及びそのためのドライバ回路
JP4272441B2 (ja) * 2003-02-05 2009-06-03 株式会社リコー 有機能動素子及びそれを有する表示素子

Also Published As

Publication number Publication date
JP2007073557A (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
Facchetti et al. n‐type building blocks for organic electronics: a homologous family of fluorocarbon‐substituted thiophene oligomers with high carrier mobility
JP4893908B2 (ja) 情報記録素子
JP5167560B2 (ja) 電界効果トランジスタ
JP5301130B2 (ja) リン酸エステル系自己組織化単分子膜を含む有機薄膜トランジスタおよびその製造方法
JP5913107B2 (ja) 有機半導体材料、有機半導体組成物、有機薄膜及び電界効果トランジスタ並びにその製造方法
JP5308532B2 (ja) 有機半導体材料、有機半導体薄膜および有機薄膜トランジスタ
JP2007013138A (ja) 有機簿膜トランジスタの製造方法及びこれによって製造された有機薄膜トランジスタ
WO2002009201A1 (en) n-TYPE THIOPHENE SEMICONDUCTORS
JP2003258265A (ja) 有機薄膜トランジスタ
JP2007266285A (ja) 電界効果トランジスタ
JP2010531551A (ja) 電子デバイスのためのヘテロピレン系半導体材料
KR101462526B1 (ko) 유기 반도체 재료 및 전계 효과 트랜지스터 그리고 그의 제조 방법
JP2005072569A (ja) 有機電界効果トランジスタ
KR102073763B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
JP4893912B2 (ja) 情報記録素子
JP2007273594A (ja) 電界効果トランジスタ
JP2007266411A (ja) 電界効果トランジスタ
JP4529571B2 (ja) 電界効果トランジスタ
JP2008094781A (ja) テトラチアフルバレン誘導体、および、それを用いた電子デバイス
JP2008124085A (ja) 有機薄膜トランジスタ
JP2004055649A (ja) 有機薄膜トランジスタ及びその製造方法
JP4831659B2 (ja) 情報記録素子
JP2005158765A (ja) 電界効果型有機トランジスタおよびその製造方法
JP2007188923A (ja) 電界効果型トランジスタおよびそれを用いた画像表示装置
JP2004103638A (ja) 有機トランジスタ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111207

R150 Certificate of patent or registration of utility model

Ref document number: 4893912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees