JP4888753B2 - 非線形コーデックのための事前符号化 - Google Patents
非線形コーデックのための事前符号化 Download PDFInfo
- Publication number
- JP4888753B2 JP4888753B2 JP2001542966A JP2001542966A JP4888753B2 JP 4888753 B2 JP4888753 B2 JP 4888753B2 JP 2001542966 A JP2001542966 A JP 2001542966A JP 2001542966 A JP2001542966 A JP 2001542966A JP 4888753 B2 JP4888753 B2 JP 4888753B2
- Authority
- JP
- Japan
- Prior art keywords
- constellation
- signal
- level
- mapping
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4927—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using levels matched to the quantisation levels of the channel
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Luminescent Compositions (AREA)
Description
[発明の分野]
本発明はアナログモデム技術に関する。特に、アナログモデムからデジタルモデムの方向でより高いレートを達成する新しい事前符号化方式を提案する。
【0002】
[発明の背景]
図8は、公衆交換電話網(以下「PSTN」)内のエンドツーエンド伝送の基本要素を示す。図示のPSTNは、第1および第2のユーザ、第1および第2の中央局、および交換デジタル網を含む。アナログ加入者線路はユーザを各自の中央局に接続し、交換デジタル網は中央局同士を接続する。アナログ加入者線路は、アナログ信号をユーザ機器から関連する市内中央局に伝送する従来の撚り対線である。中央局において、アナログ信号は、帯域制限フィルタを実施した後、非線形符号化規則を用いてアナログ/デジタル変換を共に実施するチャネルユニットフィルタおよびコーデックにより、64kbpsのDS0デジタルデータストリームに変換される。その結果得られるDSOストリームは、交換デジタル網を介して各自の宛先中央局に送信される。
【0003】
中央局1において、ユーザ1の線路信号が最初に帯域制限される。次に、帯域制限されたアナログ信号が8kサンプル/秒でサンプリングされてから、PCM符号化と呼ばれる非線形マッピング規則を用いて8ビットデジタル表現に変換される。この符号化は略対数的であり、その目的は比較的大きなダイナミックレンジの音声信号をサンプル当たり8ビットのみを用いて表現できるようにすることである。
【0004】
ユーザ1および2は、デジタルデータを図8の構成を介して伝送するために、図9に示すような従来のモデムを用いうる。従来のモデムは、ユーザのデジタルデータをシンボルシーケンスに符号化する。それゆえ、エンドツーエンド接続で利用可能な約3.5〜4kHzの帯域幅を介して伝送することのできる適宜帯域制限されたアナログ信号としてシンボルシーケンスを表すことができる。図9の例示的なモデムは、デジタル/アナログコンバータ(すなわちD/A)、アナログ/デジタルコンバータ(すなわちA/D)、およびハイブリッドを備える。A/DおよびD/Aは、PCM符号化および復号化をそれぞれ実行する。
【0005】
アップストリーム方向、すなわちユーザ1から中央局へのPCMベースバンド変調は、特殊な等化問題を呈する。たとえば、アップストリーム方向におけるPCMベースバンド変調の1つの潜在的な用途は、「56k」モデムとの併用である。しかし、「56k」モデムは、当該周波数帯ではゼロを有する。零周波数におけるゼロは、アナログ加入者線路から中央局機器への変成器結合に起因する。したがって、電話回線はDC信号を渡さない。DC付近の低周波数もまた、このチャネルの線形等化を除外するために大幅に減衰される。さらに、中央サイトモデムは、中央局におけるPCMコーデックのサンプリングレートおよび等化レベルを用いるよう制限されているため、初期のV.34モデムの場合のように、通過帯域変調を用いる56kモデムの場合にDCでのゼロの回避は不可能である。
【0006】
このチャネルを等化する1つの考えられうる方法は、線形等化器を用いて、チャネル応答を、依然としてチャネルにゼロを保有するが、最尤系列(MLSE)復号化または判定帰還式等化(DFE)等の非線形技術を用いて対処可能なより単純な「部分」応答に低減するというものである。しかし、これはダウンストリーム方向とも呼ばれるデジタルモデムからアナログモデムへの方向においてのみ可能である。この方法または任意の線形等化方式がアップストリーム方向において功を奏さない理由は、PCMコーデックレベル自体しか無傷の(UNSCATHED)PCMコーデックを通過することができないためである。PCMレベルシーケンスをフィルタリングしたものはすべて、これらレベルの線形的な組み合わせであり、一般に、PCMレベル自体ではない。このような中間レベルがPCMコーデックにより量子化されると量子化雑音が信号に導入され、V.34技術よりも有利なあらゆる利点が消されてしまう。
【0007】
したがって、アナログモデムからの伝送を等化することのできるシステムが必要とされている。
【0008】
[発明の概要]
本発明者は、発明の背景において言及した欠点を克服する1つの方法は、受信器でのMLSEまたはDFEの代わりに、送信器で事前符号化を用い、受信器において復号化を用いることであると気付いた。この方法では、PCMレベルをシンボルコンステレーションとして用いることができる。プリコーダと線形等化器を組み合わせると、チャネルによって導入される符号間干渉(ISI)がなくなる。このように、PCMコーデックで到来する信号にはISIがなく、等化雑音は導入されない。
【0009】
事前符号化を実施する最も単純な方法は、部分応答を等化するフィードバックフィルタを実施することである。しかしこれは、チャネルしたがって部分応答が当該帯域にゼロを保有する場合には実用的ではない。その理由は、フィードバックフィルタが部分応答を等化するため、部分応答がゼロを有する周波数において非常に大きな利得を有するからである。この周波数に対応する伝送された信号の成分は大幅に増幅されることとなり、不安定なフィードバックループになる。
【0010】
当該周波数帯に深刻なチャネルの減衰が存在する際の等化に対する魅力的な解決策として、トムリンソンハラシマ事前符号化(「THP:TOMLINSON HARASHIMA PRECODING」)が現れた。内容を参照により本明細書に援用するM. TOMLINSON “NEW AUTOMATIC EQUALIZER EMPLOYING MODULO ARITHMETIC”(ELECTRONICS LETTERS VOL. 7, PP. 138 139、MARCH 1971)、および内容を参照により本明細書に援用するH. HARASHIMA およびH. MIYAKAWA “MATCHED−TRANSMISSION TECHNIQUE FOR CHANNELS WITH INTERSYMBOL INTERFERENCE”(IEEE TRANS. COMMUN. VOL. COM−20, PP. 774−80、AUGUST 1972)を参照されたい。THPは、潜在的な誤り伝播の問題がない受信器における判定帰還式等化(DFE)に等しい。
【0011】
部分応答がゼロを有する周波数における非常に大きな利得の問題に対する賢い解決策は、以下のようにTHPに提供される。フィードバックループの出力が現行の閾値を越える場合は常に、伝送された信号が、これを範囲内に戻すモジュロ演算を受ける。これは、送信器のフィードバックループにおける不安定性を取り除く。受信器もまた、送信器におけるモジュロ演算を考慮しなければならない。モジュロ演算は定数の引き算として表すことができるため、受信器はその定数を受信した信号に加算することで補償する。送信器が定数を差し引いて送信された値を範囲内に戻す場合は常に、受信器で受信する値は範囲外であることから、受信器はこの補償をいつ行うかわかっている。受信器が定数を加算することによって受信信号を補償すると、受信信号は範囲内に戻る。
【0012】
しかし、標準のTHP方式は、受信器が等化雑音を導入せずにはモジュロ補償を実施することができないため、アップストリーム方向でのPCM符号化には有効ではない。送信器が標準THPモジュロ演算を実施する場合、受信した信号は、定数分だけシフトしたPCM値に相当する値と共にPCMコーデックに到来する。一般に、各PCM値が、定数分だけシフトした場合、別のPCM値であるように、PCM値と定数のセットを見つけることは不可能である。したがって、上記THP方式は、PCMモデムには有効ではない。
【0013】
この発明は、標準THPアルゴリズムを、PCMモデムにおける使用に適合するよう変更する。送信器において実施される算術モジュロ演算の代わりに、本発明は、離散モジュロ演算を利用して、基本コンステレーションレベル外のコンステレーションレベルをレベルの基本コンステレーション内のコンステレーションレベルにマッピングする。本発明によれば、プリコーダが、複数の別個の範囲内の入力信号を、異なる算術規則に従って、基本コンステレーションレベル内の基本レベルにマッピングする。この演算は、送信された信号の振幅を制限するため、PCMコーデックで受信した信号が常に等化雑音のないPCMレベルセット内にあることを保証しながら、フィードバックループの不安定性を取り除く。同様に、デコーダは、受信器が受信したPCM値を正確にシンボルコンステレーションにマッピングするように定義される。
【0014】
本発明の一態様によれば、プリコーダは、入力信号からマッピングコンステレーション信号を生成する。プリコーダは、複数の別個の範囲内の入力信号を基本レベルにマッピングすることでマッピングコンステレーション信号を生成する離散モジュロ加算器を備える。基本レベルへの複数の別個の範囲のマッピングは、少なくとも2つの別個の範囲について異なる算術規則に従う。
【0015】
別の態様において、本発明は、第1の別個の範囲内に含まれる入力信号を第1の算術規則に従って基本レベルにマッピングし、第2の別個の範囲に含まれる入力信号を第2の算術規則に従って基本レベルにマッピングする事前符号化方法を含む。
【0016】
本発明の一態様において、受信モデムのデコーダは、受信信号から復号化信号を生成する。デコーダは、複数の別個の範囲内の受信信号を基本レベルにマッピングすることにより、復号化信号を生成するマッパを備える。基本レベルへの複数の別個の範囲のマッピングは、少なくとも2つの別個の範囲について異なる算術規則に従う。
【0017】
別の態様において、本発明は、第1の別個の範囲内に含まれる受信信号を第1の算術規則に従って基本レベルにマッピングし、第2の別個の範囲に含まれる受信信号を第2の算術規則に従って基本レベルにマッピングする復号化方法を含む。
【0018】
本発明の特徴および利点は、同一の参照符号が別の図を通して同一要素を指す添付の図に示される、以下の説明から明白になろう。
【0019】
[発明の詳細な説明]
図1は、プリコーダ10のブロック図を示す。プリコーダ10は、離散モジュロ加算器14を備える。離散モジュロ加算器14は、入力信号20からマッピングコンステレーション信号18を生成する。離散モジュロ加算器は、複数の別個の範囲内の入力信号を基本レベルにマッピングすることによって、マッピングコンステレーション信号18を生成する。基本レベルへの複数の離散範囲のマッピングは、複数の別個の範囲のうちの少なくとも2つについて異なる算術規則に従う。
【0020】
図2のテーブル30に示すように、各コンステレーション42、44、および46は別個の範囲を含むことができる。たとえば、コンステレーション42は4つの別個の範囲(すなわち、振幅範囲2.5〜1.5、1.5〜0.5、−0.5〜−1.5、−1.5〜−2.5)を含む。これら別個の各範囲の中心点は、1つの振幅の距離によって隔てられる。コンステレーション44もまた4つの別個の振幅範囲8〜10、6〜8、4〜6、および2.5〜4を含むことができ、コンステレーション46は4つの別個の振幅範囲−8〜−10、−6〜−8、−4〜−6、および−2.5〜−4を含むことができる。
【0021】
離散モジュール加算器14は、第1の算術規則を適用して、図2のコンステレーション42内の別個の範囲をコンステレーション42内のインデックス31で識別される信号レベルにマッピングすることができる。離散モジュロ加算器14はまた、第2の算術規則を適用して図2のコンステレーション44内の別個の範囲を、コンステレーション42内のインデックス31で識別される信号レベルにマッピングすることもできる。コンステレーション42内の別個の範囲をコンステレーション42内の信号レベルにマッピングするために必要な算術規則は、コンステレーション44内の別個の範囲をコンステレーション42内の信号レベルにマッピングするために必要な算術規則とは異なる。離散モジュロ加算器14は、各種の算術規則を行うための、デジタル信号プロセッサ等のプロセッサを含むことができる。
【0022】
本発明の一態様において、プリコーダ10は、フィードバックフィルタ12も含むことができる。フィードバックフィルタ12は、マッピングコンステレーション信号18の関数としてフィードバック信号16を生成し、離散モジュロ加算器14は、マッピングコンステレーション信号18をフィードバック信号16の関数として、かつプリコーダ10への入力信号20の関数として生成する。離散モジュロ加算器は、マッピングコンステレーション信号18の振幅が制限されるように、プリコーダ10について選択されるコンステレーションレベルに対する(図2の)インデックス31を利用することができる。
【0023】
離散モジュロ加算器14は、加算器22およびマッパ24も備えることが可能である。加算器22は、フィードバック信号16および入力信号20を共に加算して部分結果26を生成する。マッパ24は、基本コンステレーションレベル外の部分結果26を基本コンステレーションレベルにマッピングすることによって、マッピングコンステレーション信号18を生成する。
【0024】
図1にさらに示すように、マッパ24は、基本コンステレーションレベル内のレベルおよび基本コンステレーションレベル外のレベルの双方を識別するテーブル30を含むことができる。テーブル30はさらに、基本コンステレーション外のレベルから基本コンステレーション内のレベルへのマッピングを、テーブル30内のレベルに関連付けられたインデックス31の関数として識別する。
【0025】
図2は、図1のプリコーダ10および図5のデコーダ110によって利用される例示的なテーブル30のグラフ表現を示す。例示的なテーブル30は全部で12のレベルを有し、各レベルは水平線で識別される。テーブル30は2つの列も含み、一方は振幅とラベルされ、他方はインデックス31とラベルされる。振幅列は、各レベルに1つずつ、12のエントリを有する。インデックス列もまた、各レベルに1つずつ12のエントリを有する。したがって、図2に示すように、振幅9およびインデックス6は双方ともレベル1に関連付けられており、振幅7およびインデックス5は双方ともレベル2に関連付けられており、振幅5およびインデックス4は双方ともレベル3に関連付けられており、(以下同様)、振幅−9およびインデックス−6は双方ともレベル12に関連付けられている。
【0026】
例示的なテーブル30におけるレベルはまた、3つの別個のコンステレーション、すなわち基本コンステレーション42、正コンステレーション44、および負コンステレーション46に細分することも可能である。基本コンステレーション42は、振幅レベルゼロから正負双方の方向に広がる。通常、基本コンステレーションは、振幅ゼロから正負双方の方向に等距離広がる。正コンステレーション44は、基本コンステレーションの最大レベルから上方に広がり、負コンステレーション46は基本コンステレーションの最小レベルから下方に広がる。たとえば、図2に示すように、基本コンステレーションは振幅{2,1,−1,−2}を含むか、またはインデックス{2,1,−1,−2}を含む。正コンステレーションは振幅{3,5,7,9}またはインデックス{3,4,5,6}を含む。負コンステレーションは振幅{−3,−5,−7,−9}またはインデックス{−3,−4,−5,−6}を含む。本発明の好ましい実施形態において、基本コンステレーションは−kからkまで広がるインデックスのセットを含み、正コンステレーションはk+1から3kまで広がるインデックスのセットを含み、負コンステレーションは−k−1から−3kまで広がるインデックスのセットを含む。
【0027】
振幅エントリは、PCMコーデックレベルに見られるように、テーブルにおけるレベル間の隔たりが変化しうることを示している。図2の例示的な基本コンステレーション42内のレベル間の隔たりは1つの振幅に等しいが、その一方で例示的な正コンステレーション44内のレベル間の隔たりは2つの振幅に等しい。したがって、正コンステレーション44は振幅レベル2.5から振幅レベル10までの範囲であり、負コンステレーション46は−2.5から−10の範囲であり、基本コンステレーション42は振幅レベル2.5から−2.5の範囲である。
【0028】
本発明の好ましい実施形態において、インデックス間の隔たりは、コンステレーションに関係なく一定である。図1に示すように、連続したレベル間のインデックスの隔たりは常に1に等しい。したがって、図2に示す連続したレベル間の振幅差が変化する場合があるにもかかわらず、連続したレベル間のインデックスの差は一定である。
【0029】
図2の例示的なテーブル30はまた、第1の矢印セット48を用いて、正コンステレーション44内のレベルから基本コンステレーション42内のレベルへのマッピングを示す。第2の矢印セット50は、負コンステレーション46内のレベルから基本コンステレーション42内のレベルへのマッピングを示す。第1の矢印セット48は、正コンステレーション内のインデックス{3,4,5,6}に関連付けられたレベルがそれぞれ、基本コンステレーション内のインデックス{−2,−1,1,2}に関連付けられたレベルにマッピングされることを識別する。第2の矢印セット50は、負コンステレーション内のインデックス{−3,−4,−5,−6}に関連付けられたレベルがそれぞれ、基本コンステレーション内のインデックス{−2,−1,1,2}に関連付けられたレベルにマッピングされることを識別する。このように、正コンステレーション44内のレベルから基本コンステレーション42内のレベルへの1対1のマッピングがあり、また、負コンステレーション46内のレベルから基本コンステレーション42内のレベルへの別の1対1のマッピングがある。
【0030】
マッピング矢印48および50は、複数の別個の範囲を基本レベルにマッピング可能なことも示す。たとえば、コンステレーション44内の別個の振幅範囲8〜10(すなわち、インデックスレベル6)はコンステレーション42内のインデックスレベル2にマッピングされ、別個の振幅範囲−2.5〜−4(インデックスレベル−3)もまたインデックスレベル2にマッピングされ、別個の振幅範囲1.5〜2.5もまたインデックスレベル2にマッピングされる。換言すれば、別個の信号範囲8〜10、−2.5〜−4、および1.5〜2.5はすべて同じ基本インデックスレベル2にマッピングされる。
【0031】
インデックスレベル2へのこれら別個の範囲のマッピングは、異なる算術規則に従ってマッピングされる。第1の算術規則は、別個の振幅範囲8〜10を基本インデックスレベル2にマッピングし、第2の算術規則は別個の振幅範囲1.5〜2.5を基本インデックスレベルにマッピングする。
【0032】
図2に示すように、例示的な第1の算術規則は、基本コンステレーション42を1つの振幅の距離で隔てられた4つの異なる信号レベルに区分けする。第1の算術規則はまた、区分けされた基本コンステレーション42にインデックス2、1、−1、−2を付すこともできる。次に、定数ゼロをインデックスに加算することで、基本コンステレーション42内の振幅範囲が信号レベルにマッピングされる。
【0033】
例示的な第2の算術規則は、正コンステレーション44を2つの振幅の距離で隔てられた4つの異なる信号レベルに区分けする。第2の算術規則はまた、区分けされた正コンステレーション44にインデックス3、4、5、6を付すこともできる。次に、定数をインデックスに加算することで、正コンステレーション44内の振幅範囲が信号レベルにマッピングされる。基本コンステレーション42への正コンステレーション44および負コンステレーション46のマッピングの詳細を以下に述べる。
【0034】
本発明の別の態様によれば、正コンステレーション内の各レベルは、選択されたインデックス付けシステムに基づいて基本コンステレーション内のレベルにマッピングされる。コンステレーション内のインデックスに基づいた、基本コンステレーションと基本コンステレーション外のレベルの間でのこの形態のマッピングを離散モジュロ演算と呼ぶことにする。好ましくは、離散モジュロ演算は、基本コンステレーション内のインデックスと基本コンステレーション外(すなわち正コンステレーション44および負コンステレーション46)のインデックスの間でのシフト演算として定義される。シフト演算は、定数Jを基本コンステレーション外のレベルに関連付けられたインデックスに加算することで実施することができる。
【0035】
例示的なシフト演算は次のようなものである。
基本コンステレーション内のインデックスがBASIC_CONST(ただし、BASIC_CONSTは−k〜k)とラベルされ、
正コンステレーション内のインデックスがPOSITIVE_CONST(ただし、POSITIVE_CONSTはk+1〜3k)とラベルされる場合、
正コンステレーション44内のレベルは、以下の式に従って基本コンステレーション42内のレベルにマッピングされる。
POSITIVE_CONST>2kの場合、インデックスPOSITIVE_CONST→POSITIVE_CONST−(2*K)
POSITIVE_CONST≦2Kの場合、インデックスPOSITIVE_CONST→POSITIVE_CONST−(2*k)−1
式中、→はマッピング関数を識別する。
【0036】
たとえば、基本コンステレーションはインデックス{−2,−1,1,2}を含み、正コンステレーションはインデックス{3,4,5,6}を含む。このコンステレーションのセットが与えられると、マッピングは次のように計算される。
インデックス6は6−(2*k)=6−4=2にマッピングされ、
インデックス5は5−(2*k)=5−4=1にマッピングされ、
インデックス4は4−(2*k)−1=4−4−1=−1にマッピングされ、
インデックス3は3−(2*k)−1=3−4−1=−2にマッピングされる。
この例では、レベルサブセット{5,6}についての定数はJ=2*kであり、レベルサブセット{3,4}についての定数はJ=2*k−1である。
【0037】
同様にして、負コンステレーション内のインデックスを基本コンステレーション内のレベルにマッピングすることができる。
基本コンステレーション内のインデックスがBASIC_CONST(ただし、BASIC_CONSTは−k〜k)とラベルされ、
負コンステレーション内のインデックスがNEGATIVE_CONST(ただし、NEGATIVE_CONSTは−k−1〜−3k)とラベルされる場合、
負コンステレーション46内のレベルは、以下の式に従って基本コンステレーション42内のレベルにマッピングされる。
NEGATIVE_CONST<−(2k)の場合、インデックスNEGATIVE_CONST→NEGATIVE_CONST+(2*K)
negative_const≧−(2k)の場合、インデックスNEGATIVE_CONST→NEGATIVE_CONST+(2*K)+1
式中、→はマッピング関数を識別する。
この離散モジュロ演算は、基本コンステレーション外のテーブルにおける信号を基本コンステレーション内の信号にマッピングすることで、信号の振幅を制限する関数を実施する。このマッピング関数により、プリコーダ10(および図5のデコーダ110)は、フィードバックフィルタ12によって生じる潜在的な不安定性を取り除くことができる。以上で、図1および図2に示すテーブル30の基本要素の説明を終える。
【0038】
さらに図1を参照すると、マッパ24は、コンパレータ32および出力ブロック34も含むことができる。コンパレータ32は、部分結果26をテーブル30内のレベルと比較する。たとえば、コンパレータは、部分結果26に最も近いテーブル30内のレベルを識別することができる。
【0039】
出力ブロック34は、マッピングコンステレーション信号18を生成する。マッピングコンステレーション信号18は、部分結果が基本コンステレーション外のレベルであった場合でも、基本コンステレーションの範囲内にある。特に、ブロック34によって出力されるマッピングコンステレーション信号18は、識別されたレベルが基本コンステレーション内にある場合には部分結果26に等しい。代替として、識別されたレベルが基本コンステレーション外にある場合には、マッピングコンステレーション信号18は部分結果とマッピング距離信号とを足したものに等しくセットされる。マッピング距離信号は、入力信号の基本コンステレーションレベルに関連付けられたインデックスBASIC_CONSTと、受信器において予期される基本コンステレーション外のレベルに関連付けられたインデックスPOSITIVE_CONSTとの間の距離に等しい。マッピング距離の決定についてのさらなる詳細は、図4の説明の下で考察する。
【0040】
図1はまたフィードバックフィルタ12の詳細も示している。フィードバックフィルタは、1つまたは複数の遅延素子D1、D2、...、DNと、1つまたは複数の加重素子a1、a2、...、aNとを備えることができる。したがって、フィードバックフィルタ12は、加重係数がa1、a2、...、aNであるフィードバックコネクションを提供する。フィードバックフィルタ12を用いて、入力信号20が送信される通信チャネルの部分応答をモデリングすることが可能である。
【0041】
図3は、モデム70における図1のプリコーダ10を示す略ブロック図である。モデム70は、プリコーダ10、デジタル/アナログコンバータ60(D/A)、ハイブリッド62、およびアナログ/デジタルコンバータ64(A/D)を備える。アナログ加入者線路68は、モデム70をPSTNに動作可能に接続する。
【0042】
ハイブリッド62は、モデム70をアナログ加入者線路68に動作可能に接続する。ハイブリッドは、一対の導体(すなわちアナログ加入者線路)で搬送される二重アナログ信号を2対の導体で搬送される別個のアナログ信号に変換するために用いられる受動装置として一般に説明することができる。当業者はハイブリッド装置の使用および動作に精通していることから、当業者が本発明を製造または実施できるようにするためにその詳細な説明は必要ない。
【0043】
D/Aは、デジタル信号をアナログ加入者線路を介して送信するためにアナログ信号に変換し、A/Dは、アナログ加入者線路から受信したアナログ信号をデジタル信号に変換する。A/DコンバータおよびD/Aコンバータは、CODEC(コーダ/デコーダ)機能を実施可能なものとしても説明することができる。本発明の一実施形態において、A/DはMu−law(ミューロー)CODECを実施する。当業者は非線形Mu−lawおよびA−law信号圧縮アルゴリズムに精通している。Mu−lawアルゴリズムは255の別個の信号変換値を含み、A−lawは256の値を用いる。しかし、本発明の広義の原理は、特定の量子化方式に制限されない。
【0044】
図4は、入力信号を事前符号化してマッピングコンステレーション信号を生成する本発明による方法を示すフローチャートである。本方法は、第1の別個の範囲に含まれる入力信号を第1の算術規則に従って基本レベルにマッピングするステップ(ステップ86、88、98、100)と、第2の別個の範囲に含まれる受信信号を第2の算術規則に従って基本レベルにマッピングするステップ(ステップ89〜100)とを含む。
【0045】
本方法は、ステップ82においてマッピングコンステレーション信号からフィードバック信号を生成するステップ、およびステップ86〜100においてフィードバック信号および入力信号に対して離散モジュロ演算を行うステップも含むことができる。離散モジュロ演算は、マッピングコンステレーション信号の振幅が制限されるように、プリコーダに選択されるコンステレーションレベルに対するインデックスに基づくことができる。
【0046】
図4はまた、離散モジュロ演算が、ステップ84において入力信号とフィードバック信号を共に加算して部分結果を生成するステップと、ステップ86において、生成された部分結果が基本コンステレーションレベル内に含まれるか否かを判断するステップと、ステップ89〜100において、基本コンステレーションレベル外の部分結果をレベルに対するインデックスの関数として基本コンステレーションレベル内のレベルにマッピングすることによって、マッピングコンステレーション信号を生成するステップとを含むことができることも示す。
【0047】
特に、ステップ86において、本方法は、ステップ84において計算された部分結果が基本コンステレーション42の範囲内にあるか否かを判断する。これは、部分結果をテーブル30のエントリと比較することによって実施することができる。部分結果が基本コンステレーション42の範囲内にある場合、処理はステップ88に進み、範囲内にない場合、処理はステップ89に進む。
【0048】
ステップ88において、マッピングコンステレーション信号が部分結果88に等しくセットされる。たとえば、部分結果が基本コンステレーション内にある場合には、フィードバックにより部分結果は範囲外にされず、したがってマッピングは要求されない。ステップ88の後、処理はステップ98に進む。
【0049】
ステップ89において、本方法は、部分結果が基本コンステレーションの最小値未満であるか否か、または部分結果が基本コンステレーションの最大値よりも大きいか否かを判断する。部分結果が基本コンステレーションの最小値未満である場合、本方法はステップ90に分岐する。部分結果が基本コンステレーションの最大値よりも大きい場合、本方法はステップ94に分岐する。
【0050】
ステップ90において、本方法はマッピング距離pjを決定する。マッピング距離pj=インデックスPOSITIVE_CONSTとインデックスBASIC_CONSTとの間の振幅差である。インデックスBASIC_CONSTは、入力信号の基本コンステレーションレベルに関連付けられたインデックスであり、インデックスPOSITIVE_CONSTは、図2の正コンステレーション44に見られるレベルに関連付けられたインデックスである。特に、インデックスPOSITIVE_CONSTは、入力信号の基本コンステレーションレベルにマッピングされる正コンステレーション44内のインデックスである。インデックスPOSITIVE_CONSTはテーブル30から得ることができる。ステップ90の後、処理はステップ92に進む。
【0051】
ステップ92において、マッピングコンステレーション信号が、マッピング距離pjと部分結果との和に等しくセットされる。ステップ92の後、処理はステップ98に進む。
【0052】
ステップ89から続くステップ94において、本方法はマッピング距離njを決定する。マッピング距離nj=インデックスNEGATIVE_CONSTとインデックスBASIC_CONSTとの間の振幅差である。インデックスBASIC_CONSTは、入力信号の基本コンステレーションレベルに関連付けられたインデックスであり、インデックスNEGATIVE_CONSTは、図2の負コンステレーション46に見られるレベルに関連付けられたインデックスである。特に、インデックスNEGATIVE_CONSTは、入力信号の基本コンステレーションレベルにマッピングされる負コンステレーション46内のインデックスである。インデックスNEGATIVE_CONSTはテーブル30から得ることができる。ステップ94の後、処理はステップ96に進む。
【0053】
ステップ96において、マッピングコンステレーション信号が、負の量であるマッピング距離njと部分結果との和に等しくセットされる。ステップ96の後、処理はステップ98に進む。
【0054】
ステップ98において、プリコーダ10はマッピングコンステレーション信号18を出力する。ステップ100において、本方法が終了する。
【0055】
図5は、受信信号114から復号化信号112を生成するデコーダ110のブロック図を示す。デコーダ110はマッパ116を備える。マッパは、複数の別個の範囲(すなわち振幅範囲8〜10、−2.5〜−4、および1.5〜2.5)内の受信信号を基本レベル(すなわち、図2のインデックスレベル2)にマッピングすることによって復号化信号112を生成する。基本レベルへの複数の別個の範囲のマッピングは、複数の別個の範囲のうちの少なくとも2つについて異なる算術規則に従う。デコーダ110はデジタルモデム内に配置することができ、好ましくは、デジタルモデムは通信サービスプロバイダの中心ロケーションにある。
【0056】
図2のテーブル30に見られるように、各コンステレーション42、44、および46は別個の範囲を含むことができる。たとえば、コンステレーション42は4つの別個の範囲(すなわち、振幅範囲2.5〜1.5、1.5〜0.5、−0.5〜−1.5、−1.5〜−2.5)を含む。これら別個の範囲の中心点は、1つの振幅の距離によって隔てられる。コンステレーション44は4つの別個の振幅範囲8〜10、6〜8、4〜6、および2.5〜4を含み、コンステレーション46は4つの別個の振幅範囲−8〜−10、−6〜−8、−4〜−6、および−2.5〜−4を含む。
【0057】
マッパ116は、第1の算術規則を適用して、コンステレーション42内の別個の範囲をコンステレーション42内のインデックス31で識別される信号レベルにマッピングすることができる。マッパ116はまた、第2の算術規則を適用して、コンステレーション44内の別個の範囲を、コンステレーション42内のインデックス31で識別される信号レベルにマッピングすることもできる。コンステレーション42内の別個の範囲をコンステレーション42内の信号レベルにマッピングするために必要な算術規則は、コンステレーション44内の別個の範囲をコンステレーション42内の信号レベルにマッピングするために必要な算術規則とは異なる。1つのコンステレーション(たとえばコンステレーション42)についての受信信号レベルへの振幅範囲の区分けが、別のコンステレーション(たとえばコンステレーション44)についての受信信号レベルへの振幅範囲の区分けとは異なりうるため、これら算術規則が異なりうる。マッパは、コンステレーションの区分け、および様々な算術規則に従っての基本コンステレーション42内レベルへの受信レベルのマッピングに必要な演算を行うための、デジタル信号プロセッサ等のプロセッサを含むことができる。
【0058】
マッパ116は、基本コンステレーション外のレベルのサブセットに関連付けられた図2のインデックス31に定数Jを加算することで、少なくとも基本コンステレーション外のレベル(すなわち、コンステレーション44、46)のサブセットを基本コンステレーション42内のレベルにマッピングすることができる。
【0059】
定数Jのインデックス31への加算に基づいたマッピング関数の説明的な例を図2に示す。例示的な正コンステレーション44はインデックス{3,4,5,6}を有する信号レベルを含み、図示の基本コンステレーション42は、インデックス{−2,−1,1,2}を有する信号レベルを含む。正コンステレーション44は、2つのインデックスサブセット{3,4}および{5,6}に分割することができる。第1のサブセット{3,4}の場合、定数J=2*k−1であり、第2のサブセット{5,6}の場合、定数J=2*kである。ただし、kもまた定数である。kが−2に等しくセットされる場合:
第1のサブセットについては、J=2*(−2)−1=−5
第2のサブセットについては、J=2*(−2)=−4
【0060】
したがって、第1のサブセットの場合、3が3+(−5)=−2にマッピングされ、4は4+(−5)=−1にマッピングされる。第2のサブセットの場合、5は5+(−4)=1にマッピングされ、6は6+(−4)=2にマッピングされる。よって、定数J=−5を加算することで、インデックス{3,4}→{−2,−1}、定数J=−4を加算することで、インデックス{5,6}→{1,2}。ただし、「→」はマッピング関数を表す。
【0061】
定数Jは、受信信号のレベルが受信信号レベルの基本コンステレーション42内にあるか、または外にあるかに依存する定数として特徴付けることができる。たとえば、受信信号レベルが基本コンステレーション内にある場合、J=0である。すなわち、受信信号レベルのインデックスは、定数Jの加算によって変更されない。対して、受信信号レベルが基本コンステレーション外である場合、Jを−4に等しくセットしうる。これは、基本コンステレーション外の受信信号レベルのインデックスを、信号レベルの基本コンステレーション内の信号レベルインデックスにマッピングさせる。
【0062】
本発明の別の特徴は、基本コンステレーションレベル外の各レベル44、46を基本コンステレーションレベル42内の1つのレベルのみにマッピングするマッパ116を提供する。図2は、基本コンステレーションレベル外のレベルから基本コンステレーションレベル内のレベルへのこのような1対1のマッピングを提供するテーブル30を示し説明する。
【0063】
図5にさらに示すように、デコーダ110は、マッパ116と動作可能に連結された図2のテーブル30を含むことができる。テーブル30は、受信信号レベルの基本コンステレーションを識別し、基本コンステレーション外の受信信号レベルから基本コンステレーション内の受信信号レベルにマッピングする。テーブル30におけるマッピングは、受信信号レベルの基本コンステレーション外のレベルに関連付けられたインデックス31をベースとすることができる。
【0064】
図5のマッパ116はまた、テーブル30に動作可能に連結されたコンパレータ120も備えることができる。コンパレータは、受信信号レベル114に最も近いインデックス13を識別する出力信号を生成する。
【0065】
マッパ116はまた、コンパレータ120およびテーブル30に動作可能に連結された出力ブロック122も備えることができる。受信信号レベル114のインデックスが受信信号レベルの基本コンステレーション42内にある場合、出力ブロックは、受信信号レベルに最も近いインデックス31に対応する復号化信号112を生成する。受信信号レベル114のインデックスが受信信号レベルの基本コンステレーション42外にある場合、出力ブロック122は、受信信号レベルに関連付けられているインデックスと定数Jの和に対応する復号化信号112を生成する。すなわち、出力ブロックは、定数Jを受信信号レベル114に関連付けられたインデックスに加算して、マッピングインデックス信号を生成する。次に、出力ブロックはマッピングインデックス信号に対応する受信信号レベルを出力する。
【0066】
図6は、受信信号114を復号化して復号化信号112を生成する本発明による方法を示すフローチャートである。本方法は、第1の算術規則に従って、第1の別個の範囲内に含まれる受信信号を基本レベルにマッピングするステップ(ステップ125)と、第2の算術規則に従って、第2の別個の範囲内に含まれる受信信号を基本レベルにマッピングするステップ(ステップ127)とを含む。
【0067】
特に、本方法はステップ121において開始される。ステップ122において、デジタルネットワークから受信信号114が得られる。その後、ステップ123において、デコーダ110が、受信信号114を含むコンステレーションレベルを識別する。たとえば、デコーダ110は、受信信号が第1、第2、または第3のコンステレーションレベルのいずれにあるかを決定する。ステップ123の後、処理はステップ124に進む。
【0068】
ステップ124において、受信信号が識別された第1のコンステレーションにある場合、デコーダ110は受信信号処理をステップ125に分岐する。ステップ126において、受信信号が識別された第2のコンステレーションにある場合、デコーダ110は受信信号処理をステップ127に分岐し、ステップ128において、受信信号が識別された第Nのコンステレーションにある場合、デコーダ110は受信信号処理をステップ129に分岐する。デコーダ110は、受信信号レベルを図2のテーブル30と比較することで、受信信号レベルがいずれのコンステレーションに含まれるかを判断することができる。
【0069】
ステップ125において、デコーダ110は、第1の算術規則に従って、第1の別個の振幅範囲内の受信信号を基本レベルにマッピングする。基本レベルは、たとえば、図2の基本コンステレーション42に含まれることができる。ステップ127において、デコーダ110は、第2の算術規則に従って、第2の別個の範囲内の受信信号を基本レベルにマッピングし、ステップ129において、第Nの算術規則に従って、第Nの別個の範囲内の受信信号を基本レベルにマッピングする。ステップ125、127、および129の後、処理はステップ131において終了する。
【0070】
図7は、本発明により、受信信号114を復号化して復号化信号112を生成する、より具体的な方法を示すフローチャートである。本方法は、受信信号レベルの基本コンステレーション外の受信信号を受信信号レベルの基本コンステレーション内のレベルにマッピングすることを含む。本発明の一態様において、受信信号レベルの基本コンステレーション外のレベルの少なくともサブセットが、レベルのサブセットに関連付けられたインデックスの関数として基本コンステレーション内のレベルにマッピングされる。特に、定数Jを基本コンステレーションレベル外の受信信号レベルに関連付けられたインデックスに加算することで、基本コンステレーション外のレベルのサブセットをマッピングすることができる。
【0071】
特に、本方法はステップ130において開始される。ステップ132において、デジタル網から受信信号114が得られる。ステップ132の後、処理はステップ134に進む。
【0072】
ステップ134において、デコーダ110はインデックス31に受信信号を関連付ける。デコーダ110は、インデックス31を受信信号に関連付けるために、コンパレータ120およびテーブル30を用いることができる。コンパレータ120は、テーブル30にアクセスして、受信信号に最も近いテーブル内の振幅レベルを識別することが可能である。次に、テーブル30内で識別された振幅レベルに関連付けられたインデックスを受信信号114に関連付けることができる。
【0073】
ステップ136において、デコーダ110は、受信信号114が基本コンステレーションまたはレベル内にあるか外にあるかを判断する。受信信号114が基本コンステレーションレベル内にある場合、処理はステップ140に進む。受信信号114が基本コンステレーションレベル外にある場合、処理はステップ138に進む。
【0074】
ステップ138において、デコーダ110は、受信信号を基本コンステレーション42レベルにマッピングする。受信信号114は、定数Jを受信信号レベルに関連付けられたインデックスに加算することで、基本コンステレーションにマッピングされる。定数Jと、受信信号レベルに関連付けられたインデックスとの和は、マッピングインデックス信号と呼ばれる。ステップ138において、処理はステップ139に進む。
【0075】
ステップ139において、デコーダは、マッピングインデックス信号に対応する復号化信号112を出力する。ステップ139の後、処理はステップ142に進む。
【0076】
ステップ140において、デコーダは、受信信号のインデックスに対応する復号化信号112を出力する。ステップ140の後、処理はステップ142において終了する。
【0077】
事前符号化方法の例示的な動作
A)送信したいシーケンスを以下とする。
2,−2,−2,2,1,−1,−2,2
B)また、フィードバックフィルタ係数は1および−1であるものと想定する。よって、送信されるのは、現行の入力信号から先に送信されたサンプルを差し引いたものである。ゆえに、
C)最初の入力信号=2の場合、加算器22の最初の出力(すなわち、部分結果信号26)は、
2−0=2
であり、これは範囲内にあるため、2として送信される。
D)2番目の入力信号=−2の場合、加算器22の2番目の出力(すなわち、部分結果信号26)は、
−2−2=−4
である。
【0078】
この値は基本コンステレーション42の範囲外であるため、図4のステップ89〜96において略述した離散モジュロ演算を行わなければならない。図2に示すテーブルを用いて、入力信号=−2の場合に、正コンステレーション44内の対応するインデックスは3であることを識別することができる。それゆえ、
pj=入力信号の基本コンステレーションレベルにマッピングされる正コンステレーション内のレベルに関連付けられたインデックスと入力信号のインデックスとの間の振幅差であり、したがって、
pj=[(3)−(−2)]の絶対値=5
ゆえに、ステップ92に従って、マッピングコンステレーション信号=pj+部分結果=5+(−4)=1である。
よって、2番目に送信される値は1である。
E)3番目の入力信号=−2の場合、加算器22の1番目の出力(すなわち部分結果信号26)は、
−2−1=−3
である。
この値は基本コンステレーション42の範囲外であるため、図4のステップ89〜96において略述した離散モジュロ演算を行わなければならない。図2に示すテーブルを用いて、入力信号=−2の場合に、正コンステレーション44内の対応するインデックスは3であることを識別することができる。それゆえ、
pj=入力信号の基本コンステレーションレベルにマッピングされる正コンステレーション内のレベルに関連付けられたインデックスと入力信号のインデックスとの間の振幅差であり、したがって、
pj=[(3)−(−2)]の絶対値=5
ゆえに、ステップ92に従って、マッピングコンステレーション信号=pj+部分結果=5+(−3)=2である。
よって、3番目に送信される値は2である。
F)4番目の入力信号は2であり、加算器22の出力(すなわち、部分結果信号26)は、
2−2=0
であり、これは範囲内にあるため、0として送信される。
G)5番目の入力信号は1であり、加算器22の出力(すなわち、部分結果信号26)は、
1−0=1
であり、これは範囲内にあるため、1として送信される。
H)6番目の入力信号は−1であり、加算器22の出力(すなわち、部分結果信号26)は、
−1−1=−2
であり、これは範囲内にあるため、−2として送信される。
【0079】
デジタルモデム内の受信器は、正または負のコンステレーション内のレベルを受信するときは常に、テーブル30において識別されるように、その対応するレベルを基本コンステレーション内のレベルにマッピングする。受信器におけるこのマッピングは、送信されているレベルに依存するシフト演算として定式化することができる。基本コンステレーション内のレベルと、負コンステレーション内の対応するレベルとの間の差をnjとすると、受信器における負コンステレーションからのマッピングを、受信値へのオフセットnjの加算として考えることができる。したがって、受信器における応答を示すことで上記例を完了すれば、以下が得られる。
【0080】
【表】
【0081】
本発明の少数の特定の実施形態を説明したが、当業者には様々な代替、変更、および改良が容易に思い浮かぶであろう。本開示により自明なかかる代替、変更、および改良は、本明細書に特に述べられていなくとも本開示の一部であるものであり、本発明の精神および範囲内にあるものである。したがって、上記説明は例としてのものであり、制限するのものではない。
【図面の簡単な説明】
【図1】 本発明によるプリコーダのブロック図である。
【図2】 図1のプリコーダによって利用される例示的なテーブルの図的表現である。
【図3】 モデム内の図1のプリコーダを示す略ブロック図である。
【図4】 本発明による事前符号化方法を示すフローチャートである。
【図5】 本発明によるデコーダのブロック図である。
【図6】 本発明による復号化方法を示すフローチャートである。
【図7】 本発明によるより具体的な復号化方法を示すフローチャートである。
【図8】 従来の公衆交換電話網のブロック図である。
【図9】 従来のモデムのブロック図である。
Claims (10)
- 入力信号からマッピングコンステレーション信号を生成するプリコーダであって、
第1の算術規則及び第2の算術規則に従って、複数の別個の範囲内の入力信号を基本レベルにマッピングすることで、該入力信号から該マッピングコンステレーション信号を生成する離散モジュロ加算器を備え、
該複数の別個の範囲は、第1の別個の範囲及び第2の別個の範囲を含み、該第1の別個の範囲は、いくつかが距離D1で隔てられた複数の信号レベルを有する第1のコンステレーションの一部を形成し、該第2の別個の範囲は、いくつかが該距離D1とは異なる距離D2で隔てられた複数の信号レベルを有する第2のコンステレーションの一部を形成し、
該第1の算術規則は、いくつかが該距離D1で隔てられる複数の信号レベルに該第1のコンステレーションを区分けすることで、該第1の別個の範囲を該基本レベルにマッピングし、該第2の算術規則は、いくつかが該距離D2で隔てられる複数の信号レベルに該第2のコンステレーションを区分けすることで、該第2の別個の範囲を該基本レベルにマッピングするプリコーダ。 - 該基本レベルは基本コンステレーションレベル内の1つのレベルであり、該離散モジュロ加算器は、多対一のマッピングが別個の各範囲から該基本コンステレーションレベル内のレベルに行われるように、該別個の各範囲を該基本コンステレーションレベル内の1つのレベルのみにマッピングする、請求項1記載のプリコーダ。
- 該マッピングコンステレーション信号の関数としてフィードバック信号を生成するフィードバックフィルタをさらに備え、
該離散モジュロ加算器は、該入力信号と該フィードバック信号を加算して部分結果を生成する加算器と、該部分結果から該マッピングコンステレーション信号を生成するマッパと、を備える、請求項1記載のプリコーダ。 - 入力信号を事前符号化してマッピングコンステレーション信号を生成する方法であって、
該マッピングコンステレーション信号の振幅を制限するために、第1の算術規則に従って、第1の別個の範囲に含まれる入力信号を基本レベルにマッピングするステップを含み、該第1の算術規則は、該第1の別個の範囲内にある該入力信号に基づいて選択され、該方法は、さらに、
該第1の算術規則とは異なる第2の算術規則に従って、第2の別個の範囲に含まれる入力信号を該基本レベルにマッピングするステップと、を含み、該第2の算術規則は、該第2の別個の範囲内にある該入力信号に基づいて選択され、該第1の別個の範囲は、第1のコンステレーションの部分を形成し、該第1の別個の範囲に含まれる入力信号を該基本レベルにマッピングするステップは、複数の信号レベルに第1のコンステレーションを区分けするステップと含み、該複数の信号レベルのいくつかは距離D1で隔てられており、該第2の別個の範囲は、いくつかが該距離D1とは異なる距離D2で隔てられた複数の信号レベルを有する第2のコンステレーションの一部を形成する方法。 - 該第1のコンステレーションにインデックスを付け、該区分けされた第1のコンステレーションを該インデックスの関数として基本コンステレーションレベルにマッピングするステップをさらに含む、請求項4記載の方法。
- 複数の命令を格納したコンピュータ読み取り可能媒体であって、該複数の命令は、プロセッサによって実行されると、プロセッサに入力信号を事前符号化してマッピングコンステレーション信号を生成する方法を実行させ、該方法は、
該マッピングコンステレーション信号の振幅を制限するために、第1の算術規則に従って、第1の別個の範囲に含まれる入力信号を基本レベルにマッピングするステップを含み、該第1の算術規則は、該第1の別個の範囲内にある入力信号に基づいて選択され、該方法は、さらに、
該第1の算術規則とは異なる第2の算術規則に従って、第2の別個の範囲に含まれる入力信号を該基本レベルにマッピングするステップと、を含み、該第2の算術規則は、該第2の別個の範囲内にある該入力信号に基づいて選択され、該第1の別個の範囲は、第1のコンステレーションの部分を形成し、該第1の別個の範囲に含まれる入力信号を該基本レベルにマッピングするステップは、複数の信号レベルに第1のコンステレーションを区分けするステップと含み、該複数の信号レベルのいくつかは距離D1で隔てられており、該第2の別個の範囲は、いくつかが該距離D1とは異なる距離D2で隔てられた複数の信号レベルを有する第2のコンステレーションの一部を形成するコンピュータ読み取り可能媒体。 - 受信信号から復号化信号を生成するデコーダであって、
複数の別個の範囲内の受信信号を基本レベルにマッピングすることで、該復号化信号を生成するマッパを備え、
該基本レベルへの該複数の別個の範囲のマッピングは、該複数の別個の範囲のうちの少なくとも2つについて異なる算術規則に従う、デコーダ。 - 該複数の別個の範囲は第1の別個の範囲及び第2の別個の範囲を含み、該第1の別個の範囲は、いくつかが距離D1で隔てられた複数の信号レベルを有する第1のコンステレーションの一部を形成し、該第2の別個の範囲は、いくつかが該距離D1とは異なる距離D2で隔てられた複数の信号レベルを有する第2のコンステレーションの一部を形成する、請求項7記載のデコーダ。
- 1つの入力信号から1つのマッピングコンステレーション信号を生成するプリコーダであって、
通信チャネルのインパルス応答のモデルに基づいて、該マッピングコンステレーション信号の関数として1つのフィードバック信号を生成するフィードバックフィルタと、
該入力信号と該フィードバック信号とから該マッピングコンステレーション信号を生成するプロセッシング素子を含み、該プロセッシング素子は、該プリコーダのために選択されたコンステレーションの複数のレベルに対してインデックスを使用し、該コンステレーションの複数のレベルは、マッピングコンステレーション信号の振幅が制限されるように、基本コンステレーションの複数のレベルと該基本コンステレーションの複数のレベルの外側にある1組の複数のレベルを含むプリコーダ。 - 該第1の別個の範囲は、いくつかが距離D1で隔てられた複数の信号レベルを有する第1のコンステレーションの一部を形成し、該第2の別個の範囲は、いくつかが該距離D1とは異なる距離D2で隔てられた複数の信号レベルを有する第2のコンステレーションの一部を形成する、請求項9記載のプリコーダ。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16989699P | 1999-12-09 | 1999-12-09 | |
US60/169,896 | 1999-12-09 | ||
US09/540,475 US7292648B1 (en) | 1999-12-09 | 2000-03-31 | Precoding for a non-linear codec |
US09/540,475 | 2000-03-31 | ||
US09/621,116 US7099403B1 (en) | 1999-12-09 | 2000-07-21 | Precoding for a non-linear codec |
US09/620,938 US6798851B1 (en) | 1999-12-09 | 2000-07-21 | Decoding for a non-linear codec |
US09/620,938 | 2000-07-21 | ||
US09/621,116 | 2000-07-21 | ||
PCT/US2000/033314 WO2001043382A1 (en) | 1999-12-09 | 2000-12-08 | Precoding for a non-linear codec |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004506345A JP2004506345A (ja) | 2004-02-26 |
JP4888753B2 true JP4888753B2 (ja) | 2012-02-29 |
Family
ID=27496886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001542966A Expired - Fee Related JP4888753B2 (ja) | 1999-12-09 | 2000-12-08 | 非線形コーデックのための事前符号化 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1236322B1 (ja) |
JP (1) | JP4888753B2 (ja) |
KR (1) | KR100733013B1 (ja) |
AT (1) | ATE303693T1 (ja) |
AU (1) | AU1954701A (ja) |
DE (1) | DE60022384T2 (ja) |
WO (1) | WO2001043382A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100845498B1 (ko) | 2006-09-29 | 2008-07-10 | 한국전자통신연구원 | 다중사용자 다중안테나 통신 시스템에서 전처리 장치 및전처리 방법 |
KR102656362B1 (ko) * | 2021-03-17 | 2024-04-12 | 한국전자통신연구원 | 비선형 왜곡을 완화하기 위한 프리코딩 방법 및 이를 수행하는 프리코더 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH682929A5 (de) * | 1991-02-22 | 1993-12-15 | Zellweger Uster Ag | Vorrichtung zum Einziehen von Kettfäden in ein Webblatt. |
US5311547A (en) * | 1992-02-03 | 1994-05-10 | At&T Bell Laboratories | Partial-response-channel precoding |
US5809033A (en) * | 1995-08-18 | 1998-09-15 | Adtran, Inc. | Use of modified line encoding and low signal-to-noise ratio based signal processing to extend range of digital data transmission over repeaterless two-wire telephone link |
US6065030A (en) * | 1998-03-30 | 2000-05-16 | Conexant Systems, Inc. | Method and apparatus for implementing short-word division techniques in a multiple modulus conversion context |
-
2000
- 2000-12-08 WO PCT/US2000/033314 patent/WO2001043382A1/en active IP Right Grant
- 2000-12-08 JP JP2001542966A patent/JP4888753B2/ja not_active Expired - Fee Related
- 2000-12-08 AT AT00982525T patent/ATE303693T1/de not_active IP Right Cessation
- 2000-12-08 AU AU19547/01A patent/AU1954701A/en not_active Abandoned
- 2000-12-08 KR KR1020027007399A patent/KR100733013B1/ko not_active IP Right Cessation
- 2000-12-08 DE DE60022384T patent/DE60022384T2/de not_active Expired - Lifetime
- 2000-12-08 EP EP00982525A patent/EP1236322B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100733013B1 (ko) | 2007-06-28 |
EP1236322B1 (en) | 2005-08-31 |
AU1954701A (en) | 2001-06-18 |
WO2001043382A1 (en) | 2001-06-14 |
KR20020081221A (ko) | 2002-10-26 |
DE60022384D1 (de) | 2005-10-06 |
EP1236322A1 (en) | 2002-09-04 |
DE60022384T2 (de) | 2006-06-14 |
ATE303693T1 (de) | 2005-09-15 |
JP2004506345A (ja) | 2004-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4223683B2 (ja) | Pcm伝送のためのデータ信号をプリコードするための装置および方法 | |
US6487243B1 (en) | Modems, methods, and computer program products for recovering from errors in a tone reversal sequence between two modems | |
US6341360B1 (en) | Decision feedback equalizers, methods, and computer program products for detecting severe error events and preserving equalizer filter characteristics in response thereto | |
CA2167746C (en) | Multilevel coding for fractional bits | |
JP2952316B2 (ja) | データ信号伝送システム | |
US6505222B1 (en) | Systems methods and computer program products for controlling undesirable bias in an equalizer | |
US6665336B2 (en) | Modems, methods, and computer program products for selecting an optimum data rate using error signals representing the difference between the output of an equalizer and the output of a slicer or detector | |
US7003030B2 (en) | Receivers, methods, and computer program products for an analog modem that receives data signals from a digital modem | |
EP1049300B1 (en) | PCM modem with pre-equalisation | |
US6553518B1 (en) | Severe error detectors, methods and computer program products that use constellation specific error event thresholds to detect severe error events during demodulation of a signal comprising symbols from a plurality of symbol constellations | |
TWI234955B (en) | Receiver having baseline offset compensation function | |
US6134265A (en) | Precoding coefficient training in a V.34 modem | |
JPS6285536A (ja) | Ami信号受信器とそのプロセス | |
KR100416888B1 (ko) | 최적화 전송 컨스텔레이션을 이용한 pcm 업스트림 전송시스템, 장치 및 방법 | |
US6792040B1 (en) | Modems having a dual power mode capability and methods of operating same | |
US6434190B1 (en) | Generalized precoder for the upstream voiceband modem channel | |
US6389064B1 (en) | Modems, methods, and computer program products for identifying a signaling alphabet in variance with an ideal alphabet due to digital impairments | |
JP4888753B2 (ja) | 非線形コーデックのための事前符号化 | |
US6381267B1 (en) | Modems, methods, and computer program products for falling back to a lower data rate protocol upon detecting abnormal line conditions during startup | |
US6798851B1 (en) | Decoding for a non-linear codec | |
US7099403B1 (en) | Precoding for a non-linear codec | |
US7593479B2 (en) | Precoding for a non-linear codec | |
US6414989B1 (en) | Upstream PCM transmission for a modem system | |
JP7328581B2 (ja) | 光伝送システム、光送信機及び光受信機 | |
US6901107B1 (en) | Systems, methods, and computer program products for generating a digital impairment learning signal having low energy content at direct current and Nyquist frequencies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100817 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111201 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |