JP4888276B2 - 半導体ウエハ装置 - Google Patents

半導体ウエハ装置 Download PDF

Info

Publication number
JP4888276B2
JP4888276B2 JP2007208497A JP2007208497A JP4888276B2 JP 4888276 B2 JP4888276 B2 JP 4888276B2 JP 2007208497 A JP2007208497 A JP 2007208497A JP 2007208497 A JP2007208497 A JP 2007208497A JP 4888276 B2 JP4888276 B2 JP 4888276B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
wafer
wafers
back surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007208497A
Other languages
English (en)
Other versions
JP2009040639A (ja
Inventor
利夫 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007208497A priority Critical patent/JP4888276B2/ja
Publication of JP2009040639A publication Critical patent/JP2009040639A/ja
Application granted granted Critical
Publication of JP4888276B2 publication Critical patent/JP4888276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

この発明は、ウエハプロセス工程中に発生する半導体ウエハの割れを防止することを目的としたウエハ貼り合わせ技術を応用した半導体ウエハ装置に関するものである。
半導体結晶は、原子間結合力の弱い結晶方位がある。特に、GaAs、InP等のIII-V族化合物半導体は<110>方向に対して結合力が弱く、<110>方向に非常に割れ易い特徴を持っている。半導体レーザでは、この<110>方向への割れ易さを利用してヘキ開共振器端面を形成している。しかしながら、この<110>方向へのヘキ開性の為、ウエハプロセス中に半導体ウエハが割れてしまい歩留まりを低下させるという大きな問題があった。以下、半導体ウエハの割れについて説明する。
図5は従来のGaAsウエハからなる半導体ウエハの斜視図である。半導体ウエハ9表面は(100)面であり、マスクパターンを合わせる為のオリフラ9aが形成されている。このオリフラ9aは、結晶の<110>方向に形成されている。GaAs結晶の場合、上述の様に<110>方向に非常に割れ易い。ここで、半導体ウエハ9周辺にわずかなカケやキズ等のマイクロクラック4がある場合がある。かかる場合、半導体ウエハ9にかかる応力がマイクロクラック4の部分に集中する。この応力が所定以上の大きさになると、マイクロクラック4を起点として<110>方向にひび割れ10が進む。そして、ついには、半導体ウエハ9が割れてしまう場合がある。
また、エピタキシャルウエハの場合は、GaAs基板とエピタキシャル層とのわずかな格子不整合により発生するクロスハッチパターン等の格子欠陥5がある。ここで、クロスハッチパターンは、エピタキシャル層内で<110>方向に平行及び直交方向に線上に走るものである。このクロスハッチパターンは、特にウエハ周辺に発生しやすい。そして、マイクロクラック4の場合と同様に半導体ウエハ9にかかる応力が結晶欠陥5の部分に集中する。この応力が所定以上の大きさになると、結晶欠陥5を起点にして<110>方向にひび割れ11が進む。そして、ついには半導体ウエハ9が割れてしまう場合がある。
上述の半導体ウエハ9にかかる応力は種々の要因がある。例えば、エピタキシャルウエハでは、基板とエピタキシャル層との格子不整合や熱膨張係数の違い等がある。これにより、半導体ウエハ9そのものに常に大きな応力がかかっている。また、ウエハプロセス中の拡散や熱処理等による熱的応力や、SiO、SiN膜等の成膜や電極メタル等によっても半導体ウエハ9に大きな応力がかかっている。さらに、ウエハ搬送時やピンセットでのウエハハンドリング時の外部応力によるもの等の場合には瞬間的に大きな応力がかかる。これらの半導体ウエハ9にかかる応力は、マイクロクラック4あるいは結晶欠陥5等、結晶の弱い部分に集中する。そして、結晶の割れ易い<110>方向にひび割れが進む。そして、ついには半導体ウエハ9が割れてしまう場合がある。
そこで、半導体ウエハの割れを防止するため、二枚の半導体ウエハを互いに貼り合わせ、双方の半導体ウエハの割れ易い<110>方向からなるヘキ開方向をずらした半導体ウエハ装置が提案されている。半導体ウエハの一方のひび割れの進行を半導体ウエハの他方が阻止する構成である(例えば、特許文献1参照)。
一方、半導体生産上、大きなメリットとなる半導体ウエハ9の大口径化も盛んに検討されている。例えば、ウエハ径を2倍にできれば、ウエハ面積は4倍になる。また、ウエハ径を4インチから6インチにするだけでもウエハ面積は略2.2倍にもなる。即ち、半導体ウエハ9の大口径化に伴い、一枚の半導体ウエハ9に形成できるデバイス数も増加させることができる。
特開平9−320912号公報
しかしながら、半導体ウエハ9の大口径化に伴い、半導体ウエハ9周辺のカケやキズ等のマイクロクラック4や、結晶欠陥5等が増加する。これにより、半導体ウエハ9にかかる応力も大きくなる。かかる場合、特許文献1に記載のものでも、半導体ウエハが割れる場合があった。即ち、半導体ウエハ9の一方のひび割れの進行を阻止する半導体ウエハ9の他方の部位にマイクロクラック4等がある場合がある。かかる場合、当該部位から半導体ウエハ9の他方のひび割れが進行する。そして、順次、同様の現象が繰り返される。そして、ついには貼り合わせた半導体ウエハ装置全体が割れてしまうという問題があった。
この発明は、上述のような課題を解決するためになされたもので、その目的は、ウエハ歩留まりの低下や大口径化の妨げとなる半導体ウエハの割れを防止する半導体ウエハ装置を提供することである。
この発明に係る半導体ウエハ装置は、第一の半導体ウエハと、前記第一の半導体ウエハと互いのヘキ開方向がずれた状態で、表面が前記第一の半導体ウエハ裏面に貼り合わされる第二の半導体ウエハと、前記第二の半導体ウエハと互いのヘキ開方向がずれた状態で、表面が前記第三の半導体ウエハ裏面に貼り合わされる第三の半導体ウエハとを備え、前記第一の半導体ウエハは、100面の結晶面方位の表裏面を備え、前記第二の半導体ウエハは、前記第一の半導体ウエハ表裏面と結晶面方位が異なる表裏面を備え、前記第三の半導体ウエハは、前記第二の半導体ウエハ表裏面と結晶面方位が異なる表裏面を備えたものである。
この発明は、第一の半導体ウエハと、前記第一の半導体ウエハと互いのヘキ開方向がずれた状態で、表面が前記第一の半導体ウエハ裏面に貼り合わされる第二の半導体ウエハと、前記第二の半導体ウエハと互いのヘキ開方向がずれた状態で、表面が前記第三の半導体ウエハ裏面に貼り合わされる第三の半導体ウエハとを備え、前記第一の半導体ウエハは、100面の結晶面方位の表裏面を備え、前記第二の半導体ウエハは、前記第一の半導体ウエハ表裏面と結晶面方位が異なる表裏面を備え、前記第三の半導体ウエハは、前記第二の半導体ウエハ表裏面と結晶面方位が異なる表裏面を備える構成としたことで、ウエハ歩留まりの低下や大口径化の妨げとなる半導体ウエハの割れを防止することができる。
この発明をより詳細に説明するため、添付の図面に従ってこれを説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。
実施の形態1.
図1はこの発明の実施の形態1における半導体ウエハ装置のウエハ貼り合わせ前の斜視図である。図2はこの発明の実施の形態1における半導体ウエハ装置のウエハ貼り合わせ後の斜視図である。なお、以後の(100)、<110>等の記載は、x、y、z軸で規定された面方位、方向を示している。
図において、1〜3は、GaAsウエハからなる第一ないし第三の半導体ウエハである。これらの半導体ウエハ1〜3は、(100)面からなる同一の結晶面方位の表裏面を備えている。これらの半導体ウエハ1〜3の一側部には、オリフラ1a〜3aが形成されている。これらのオリフラ1a〜3aは、ヘキ開が容易なヘキ開方向に沿って形成される。このヘキ開方向とは、<110>方向のことである。
ここで、図1に示すように、第二の半導体ウエハ2のオリフラ2aは、第一の半導体ウエハ1のオリフラ1aに対してウエハ中心を軸にして第一の所定角度でずれている。図1では、第一の所定角度は30°である。また、第三の半導体ウエハ3のオリフラ3aは、第二の半導体ウエハ2のオリフラ2aに対してウエハ中心を軸にして第二の所定角度でずれている。図1では、第二の所定角度は、第一の所定角度と同方向の30°である。
即ち、第一及び第二の半導体ウエハ1、2は、互いのヘキ開方向が第一の所定角度でずれた配置構成となる。また、第二及び第三の半導体ウエハ2、3も、互いのヘキ開方向が第二の所定角度でずれた配置構成となる。その結果、第一及び第三の半導体ウエハ1、3も、互いのヘキ開方向が第三の所定角度でずれた配置構成となる。
そして、これらの半導体ウエハ1〜3は、第一及び第三の半導体ウエハ1、3で第二の半導体ウエハ2を挟み込むようにして絶縁膜等を介さずに直接貼り合わされる(図2参照)。即ち、第一の半導体ウエハ1裏面と第二の半導体ウエハ2表面が直接貼り合わされるとともに、第二の半導体ウエハ2裏面と第三の半導体ウエハ3表面が直接貼り合わされる。
なお、半導体ウエハ1〜3を直接貼り合わせる方法は色々ある。その中で比較的簡便な方法を説明する。まず、半導体ウエハ1〜3の貼り合わせ面となる表裏面がミラーポリッシュされる。その後、真空度1E-8Pa台の真空中でイオンガンによりイオンビームが照射される。これにより、半導体ウエハ1〜3の貼り合わせ面は、酸化・吸着層が除去され、表面活性化される。そして、これらの半導体ウエハ1〜3は、密着加圧されて直接貼り合わされる。
上記構成の半導体ウエハ装置は、各種ウエハプロセスを経て第一の半導体ウエハ1表面のみにデバイスが形成される。このとき、第二及び第三の半導体ウエハ2、3は、第一の半導体ウエハ1の割れを防止するために機能する。即ち、第二及び第三の半導体ウエハ2、3は表面にデバイスが形成されるものではない。
次に、半導体ウエハの割れの防止方法について説明する。図2において、4、5は第一の半導体ウエハ1表面に発生したマイクロクラック、クロスハッチパターン等の結晶欠陥である。マイクロクラック4、結晶欠陥5に所定以上の応力がかかると、これらを起点として原子間結合力が非常に弱い<110>方向にひび割れが進行しようとする。
しかし、第一の半導体ウエハ1と第二の半導体ウエハ2は<110>方向がずれている。即ち、第一の半導体ウエハ1の割れの進行方向は、第二の半導体ウエハ2の<110>方向以外で原子間結合力が強い方向である。従って、第一の半導体ウエハ1の割れの進行は、第二の半導体ウエハ2に阻止される。
さらに、第二の半導体ウエハ2と第三の半導体ウエハ3は<110>方向がずれている。このため、仮に、第一の半導体ウエハ1のひび割れを阻止した第二の半導体ウエハ2の部位にマイクロクラック4等が発生した場合でも、第二の半導体ウエハ2の割れの進行は、第三の半導体ウエハ3に阻止される。
以上で説明した実施の形態1によれば、三枚の半導体ウエハ1〜3を貼り合わせることにより、二枚の半導体ウエハを貼り合わせた場合に比べて、半導体ウエハ装置の割れに対する強度が向上する。即ち、この発明の半導体ウエハ装置は、ちょうど木目をずらせて何枚も貼り合わせたベニヤ板のように割れ難くなる。
また、第二の半導体ウエハ2は、第一及び第三の半導体ウエハ1、3に挟み込まれるため、ウエハハンドリング時にピンセット等により直接触れられることがない。このため、特に第二の半導体ウエハ2には、マイクロクラック4等が発生しにくく、より安定してひび割れを防止する半導体ウエハ装置が提供される。
なお、実施の形態1では、第一〜第三の半導体ウエハ1〜3のヘキ開方向が第一及び第二の所定角度でずれている場合で説明した。ここで、(001)面の結晶面方位の表裏面に直交するヘキ開方向は2方向ある。そして、これらのヘキ開方向は互いに直交している。従って、第一及び第二の所定角度は、90°の整数倍でない角度であれば、同様の効果が得られるのはいうまでもない。
実施の形態2.
図3はこの発明の実施の形態2における半導体ウエハ装置のウエハ貼り合わせ前の斜視図である。図4はこの発明の実施の形態2における半導体ウエハ装置のウエハ貼り合わせ後の斜視図である。なお、実施の形態1と同一又は相当部分には同一符号を付して説明を省略する。
実施の形態1では、第一〜第三の半導体ウエハ1〜3は、同一の結晶面方位の表裏面を備えていた。一方、実施の形態2では、第一〜第三の半導体ウエハ6〜8は互いに異なる結晶面方位の表裏面を備えている。以下、実施の形態2について、詳細に説明する。
図において、第一〜第三の半導体ウエハ6〜8は、それぞれ、(100)面、(110)面、(111)面と異なる結晶面方位の表裏面を備えている。
第一の半導体ウエハ6の一側部には、オリフラ6aが形成されている。このオリフラ6aは、ヘキ開が容易なヘキ開方向に沿って形成される。このヘキ開方向とは、<110>方向である。第二の半導体ウエハ7の一側部にも、オリフラ7aが形成されている。このオリフラ7aは、(111)面の結晶面方位を備えている。この(111)面は、GaAs結晶の幾何学的構造からヘキ開面たる(110)面と第一の所定角度でずれている。この第一の所定角度は、54.7°である。第三の半導体ウエハ8の一側部にも、(011)面の結晶面方位を備えたオリフラ8aが形成されている。
ここで、第一の半導体ウエハ6の(100)面からなる表裏面に直交するヘキ開方向は<011>(平行方向として<0−1−1>)と<0−11>(平行方向として<01−1>)の二方向ある。一方、第二の半導体ウエハ7の(110)面からなる表裏面に直交するヘキ開方向は<1−10>(平行方向として<−110>)の一方向しかない。
また、第三の半導体ウエハ8の(111)面からなる表裏面に直交するヘキ開方向は<1−10>(平行方向として<−110>)、<0−11>(平行方向として<01−1>)、<10−1>(平行方向として<−101>)の三方向ある。
そして、各オリフラ6a〜8aの方位が合せられる。その結果、各半導体ウエハ6〜8の結晶方位が調整される。これにより、第一及び第二の半導体ウエハ6、7は、互いのヘキ開方向が第一の所定角度でずれた配置構成となる。また、詳細は図示しないが、第二及び第三の半導体ウエハ7、8も、互いのヘキ開方向が第二の所定角度でずれた配置構成となる。その結果、第一及び第三の半導体ウエハ6、8も、互いのヘキ開方向が第三の所定角度でずれた配置構成となる。
そして、これらの半導体ウエハ6〜8は、第一及び第三の半導体ウエハ6、8で第二の半導体ウエハ7を挟み込むようにして絶縁膜等を介さずに直接貼り合わされる(図4参照)。即ち、第一の半導体ウエハ6裏面と第二の半導体ウエハ7表面が直接貼り合わされるとともに、第二の半導体ウエハ7裏面と第三の半導体ウエハ8表面が直接貼り合わされる。なお、これらの半導体ウエハ6〜8を直接貼り合わせる方法は、実施の形態1と同様である。
上記構成の半導体ウエハ装置は、各種ウエハプロセスを経て第一の半導体ウエハ6表面のみにデバイスが形成される。このとき、第二及び第三の半導体ウエハ7、8は、第一の半導体ウエハ6の割れを防止するために機能する。即ち、第二及び第三の半導体ウエハ7、8は表面にデバイスが形成されるものではない。
次に、半導体ウエハの割れの防止方法について説明する。図4において、第一の半導体ウエハ6のマイクロクラック4、結晶欠陥5に所定以上の応力がかかると、これらを起点として原子間結合力が非常に弱い<110>方向にひび割れが進行しようとする。
しかし、第一の半導体ウエハ6と第二の半導体ウエハ7はヘキ開面たる(110)面が54.7°ずれている。即ち、第一の半導体ウエハ6の割れの進行方向は、第二の半導体ウエハ7の<110>方向以外で原子間結合力が強い方向である。従って、第一の半導体ウエハ6の割れの進行は、第二の半導体ウエハ7に阻止される。
さらに、第一の半導体ウエハ6にかかる<110>方向の応力は、第二の半導体ウエハ7を介して第三の半導体ウエハ8に伝達される。そして、この応力は、第一の半導体ウエハ6と結晶面方位の異なる第三の半導体ウエハ8により分散される。
以上で説明した実施の形態2によれば、実施の形態1と同様に半導体ウエハ装置の割れに対する強度が向上する。また、(110)面の結晶面方位の表裏面を備えた第二の半導体ウエハ7は、原子間結合力が非常に弱い<110>方向が一方向しかない。即ち、第二の半導体ウエハ7が(100)面や(111)面等の結晶面方位の表裏面を備えた場合に比べ、より確実に第一の半導体ウエハ6の割れが防止される。
さらに、第一の半導体ウエハ6にかかる<110>方向の応力は、結晶面方位の異なる第三の半導体ウエハ8により分散される。これにより、半導体ウエハ装置の割れがより確実に防止される。
即ち、第二及び第三の半導体ウエハ7、8は、ヘキ開方向がより少なく、かつ、互いの表裏面の結晶面方位が異なるようにして貼り合わされることにより、効果的に半導体ウエハ装置の割れが防止される。
実施の形態3.
図示しないが、実施の形態3では、第一の半導体ウエハ1の性質と、第二及び第三の半導体ウエハ2、3の性質が異なるものである。なお、実施の形態1と同一又は相当部分には同一符号を付して説明を省略する。
ここで、第一の半導体ウエハ1は、デバイスを形成するためのものである。一方、第二及第三の半導体ウエハ2、3は、第一の半導体ウエハ1の割れを防止するためのものである。従って、第一の半導体ウエハ1にはデバイス形成に適した結晶性の良いウエハを使用する必要がある。一方、第二及び第三の半導体ウエハ2、3には、結晶性の良いウエハを使用する必要はない。
より具体的には、第二及び第三の半導体ウエハ2、3の少なくとも一方には、第一の半導体ウエハ1よりも転位密度が高い半導体ウエハが使用されてもよい。これにより、安価な半導体ウエハを第二及び第三の半導体ウエハ2、3に使用できる。また、第一の半導体ウエハ1は単結晶からなり、第二及び第三の半導体ウエハ2、3の少なくとも一方は、多結晶からなるようにしてもよい。これにより、安価な半導体ウエハを第二及び第三の半導体ウエハ2、3に使用できる。
さらに、第二及び第三の半導体ウエハ2、3の少なくとも一方が、第一の半導体ウエハ1よりも厚く形成されるようにしてもよい。これにより、半導体ウエハ装置の強度を向上させることができる。なお、上述のように安価な半導体ウエハで形成された第二及び第三の半導体ウエハ2、3を使用すれば、半導体ウエハ装置のコストアップには繋がらない。
加えて、第二及び第三の半導体ウエハ2、3の少なくとも一方は、第一の半導体ウエハ1とキャリア濃度が異なるようにしてもよい。これにより、半導体ウエハ装置としてより適切な特性を備えるための自由度が向上する。
なお、実施の形態1〜実施の形態3では、第一〜第三の半導体ウエハ1〜3をGaAsウエハとして説明した。しかし、本発明はGaAsウエハに限定されるものではない。即ち、Si、Ge等IV族元素半導体やInP、AlAs、GaN、Al等の化合物半導体及びその混晶、あるいはこれらの異種組み合わせであってもよい。
また、実施の形態1〜実施の形態3では、第一及び第二の半導体ウエハ1、2等の貼り合わせにおいては、(100)面同士、(100)面及び(110)面について詳細に説明した。しかし、第一及び第二の半導体ウエハ1、2等がヘキ開方向を一致させないで貼り合わされれば、同様の効果が得られるのはいうまでもない。また、第二及び第三の半導体ウエハ2、3等の貼り合わせについても同様である。
さらに、実施の形態1〜実施の形態3では、三枚の半導体ウエハ1〜3等が貼り合わされる場合で説明した。しかし、同様の趣旨で四枚以上の半導体ウエハが貼り合わされてもよい。これにより、割れに対してより強度が向上した半導体ウエハ装置が提供されるのはいうまでもない。
この発明の実施の形態1における半導体ウエハ装置のウエハ貼り合わせ前の斜視図である。 この発明の実施の形態1における半導体ウエハ装置のウエハ貼り合わせ後の斜視図である。 この発明の実施の形態2における半導体ウエハ装置のウエハ貼り合わせ前の斜視図である。 この発明の実施の形態2における半導体ウエハ装置のウエハ貼り合わせ後の斜視図である。 従来の半導体ウエハの斜視図である。
符号の説明
1 第一の半導体ウエハ
1a オリフラ
2 第二の半導体ウエハ
2a オリフラ
3 第三の半導体ウエハ
3a オリフラ
4 マイクロクラック
5 結晶欠陥
6 第一の半導体ウエハ
6a オリフラ
7 第二の半導体ウエハ
7a オリフラ
8 第三の半導体ウエハ
8a オリフラ
9 半導体ウエハ
9a オリフラ
10、11 ひび割れ

Claims (6)

  1. 第一の半導体ウエハと、
    前記第一の半導体ウエハと互いのヘキ開方向がずれた状態で、表面が前記第一の半導体ウエハ裏面に貼り合わされる第二の半導体ウエハと、
    前記第二の半導体ウエハと互いのヘキ開方向がずれた状態で、表面が前記第二の半導体ウエハ裏面に貼り合わされる第三の半導体ウエハと、
    を備え
    前記第一の半導体ウエハは、100面の結晶面方位の表裏面を備え、
    前記第二の半導体ウエハは、前記第一の半導体ウエハ表裏面と結晶面方位が異なる表裏面を備え、
    前記第三の半導体ウエハは、前記第二の半導体ウエハ表裏面と結晶面方位が異なる表裏面を備えたことを特徴とする半導体ウエハ装置。
  2. 前記第二の半導体ウエハは、前記第一の半導体ウエハと互いのヘキ開方向が90°の整数倍でない角度でずれており、
    前記第三の半導体ウエハは、前記第二の半導体ウエハと互いのヘキ開方向が90°の整数倍でない角度でずれていることを特徴とする請求項記載の半導体ウエハ装置。
  3. 前記第二の半導体ウエハ及び前記第三の半導体ウエハの少なくとも一方は、前記第一の半導体ウエハよりも転位密度が高いことを特徴とする請求項1又は請求項に記載の半導体ウエハ装置。
  4. 前記第一の半導体ウエハは、単結晶からなり、
    前記第二の半導体ウエハ及び前記第三の半導体ウエハの少なくとも一方は、多結晶からなることを特徴とする請求項1〜請求項のいずれかに記載の半導体ウエハ装置。
  5. 前記第二の半導体ウエハ及び前記第三の半導体ウエハの少なくとも一方は、前記第一の半導体ウエハよりも厚く形成されることを特徴とする請求項又は請求項に記載の半導体ウエハ装置。
  6. 前記第二の半導体ウエハ及び前記第三の半導体ウエハの少なくとも一方は、前記第一の半導体ウエハとキャリア濃度が異なることを特徴とする請求項1〜請求項のいずれかに記載の半導体ウエハ装置。
JP2007208497A 2007-08-09 2007-08-09 半導体ウエハ装置 Active JP4888276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007208497A JP4888276B2 (ja) 2007-08-09 2007-08-09 半導体ウエハ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007208497A JP4888276B2 (ja) 2007-08-09 2007-08-09 半導体ウエハ装置

Publications (2)

Publication Number Publication Date
JP2009040639A JP2009040639A (ja) 2009-02-26
JP4888276B2 true JP4888276B2 (ja) 2012-02-29

Family

ID=40441791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007208497A Active JP4888276B2 (ja) 2007-08-09 2007-08-09 半導体ウエハ装置

Country Status (1)

Country Link
JP (1) JP4888276B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011198962A (ja) * 2010-03-18 2011-10-06 Toshiba Corp 半導体発光素子の製造方法
CN101914813A (zh) * 2010-09-04 2010-12-15 山西天能科技有限公司 一种晶棒拼接缝粘接方法
US10052848B2 (en) * 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
CN103681992A (zh) 2014-01-07 2014-03-26 苏州晶湛半导体有限公司 半导体衬底、半导体器件及半导体衬底制造方法
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components
JP2017114694A (ja) * 2015-12-21 2017-06-29 信越化学工業株式会社 化合物半導体積層基板及びその製造方法、並びに半導体素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283608A (ja) * 1990-03-30 1991-12-13 Fujitsu Ltd 半導体基板
JPH07335511A (ja) * 1994-06-13 1995-12-22 Nippon Telegr & Teleph Corp <Ntt> 張り合わせウエハ
JPWO2003049189A1 (ja) * 2001-12-04 2005-04-21 信越半導体株式会社 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
JP2003347522A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置およびその製造方法
JP4952883B2 (ja) * 2006-01-17 2012-06-13 ソニー株式会社 半導体発光素子

Also Published As

Publication number Publication date
JP2009040639A (ja) 2009-02-26

Similar Documents

Publication Publication Date Title
JP4888276B2 (ja) 半導体ウエハ装置
US11342727B1 (en) Semiconductor laser diode on tiled gallium containing material
CN1893134B (zh) 半导体发光器件及其制造方法
JP4854925B2 (ja) 分離可能な半導体組立体の調整方法、とくにエレクトロニクスおよびオプティクス用の基板を形成するための方法
US8697564B2 (en) Method of manufacturing GaN-based film
JPH0888201A (ja) サファイアを基板とする半導体素子
JP2008303137A (ja) エピタキシー用の複合構造の製造方法及び複合構造を含む多層構造
US8841204B2 (en) High yield substrate assembly
KR102533932B1 (ko) 사전 패터닝된 메사들을 통한 스트레인 경감 에피택셜 리프트-오프
EP3093891B1 (en) Semiconductor substrate, semiconductor device and manufacturing method for semiconductor substrate
US11670514B2 (en) Method for manufacturing semiconductor device and semiconductor substrate
JPH05217970A (ja) ジョー式劈開装置
CN113767452A (zh) 使用支撑板移除一条的一个或多个装置的方法
EP2157602A1 (en) A method of manufacturing a plurality of fabrication wafers
Aida et al. Reduction of bowing in GaN-on-sapphire and GaN-on-silicon substrates by stress implantation by internally focused laser processing
US8263984B2 (en) Process for making a GaN substrate
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
Kästner et al. Large-area wafer bonding of GaAs using hydrogen and ultrahigh vacuum atmospheres
JP5348075B2 (ja) 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法
JP5441094B2 (ja) 半導体基板の製造方法および半導体基板
US10242915B2 (en) Method for transferring at least one thin film
JPS62171112A (ja) 半導体基体の製造方法
CN110350020B (zh) 外延基板
JP4552470B2 (ja) 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法
JP2002217113A (ja) 窒化物半導体層の製造方法および窒化物半導体基板の製造方法ならびに窒化物半導体基板製造用基体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Ref document number: 4888276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250