JP4888242B2 - Manufacturing method of silicon epitaxial wafer - Google Patents
Manufacturing method of silicon epitaxial wafer Download PDFInfo
- Publication number
- JP4888242B2 JP4888242B2 JP2007161213A JP2007161213A JP4888242B2 JP 4888242 B2 JP4888242 B2 JP 4888242B2 JP 2007161213 A JP2007161213 A JP 2007161213A JP 2007161213 A JP2007161213 A JP 2007161213A JP 4888242 B2 JP4888242 B2 JP 4888242B2
- Authority
- JP
- Japan
- Prior art keywords
- gas flow
- flow rate
- silicon
- wafer
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 94
- 229910052710 silicon Inorganic materials 0.000 title claims description 94
- 239000010703 silicon Substances 0.000 title claims description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 239000007789 gas Substances 0.000 claims description 143
- 238000011109 contamination Methods 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 46
- 239000012808 vapor phase Substances 0.000 claims description 14
- 239000012159 carrier gas Substances 0.000 claims description 12
- 238000010926 purge Methods 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 238000012360 testing method Methods 0.000 claims description 4
- 239000012071 phase Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 77
- 238000001947 vapour-phase growth Methods 0.000 description 14
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910002804 graphite Inorganic materials 0.000 description 5
- 239000010439 graphite Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、シリコンウェーハ上にシリコンエピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法に関するものである。 The present invention relates to a method for manufacturing a silicon epitaxial wafer in which a silicon epitaxial layer is vapor-phase grown on a silicon wafer.
半導体製造分野において、シリコン単結晶基板（以下、シリコンウェーハと称することがある。）上にシリコンピタキシャル層（以下、エピタキシャル層と略称することがある。）を成長させたシリコンエピタキシャルウェーハ（以下、エピタキシャルウェーハと略称することがある。）が従来から知られている。エピタキシャルウェーハはシリコン単結晶基板上に任意の厚さ、抵抗をもったエピタキシャル層を形成でき、デバイス製作の障害となるｇｒｏｗ−ｉｎ欠陥問題の解消もできるため、その使用範囲は広がっており、特にバイポーラ回路やＣＭＯＳ回路に用いられている。 In the field of semiconductor manufacturing, a silicon epitaxial wafer (hereinafter referred to as epitaxial) in which a silicon epitaxial layer (hereinafter also referred to as epitaxial layer) is grown on a silicon single crystal substrate (hereinafter also referred to as silicon wafer). Conventionally known as “wafer”. An epitaxial wafer can form an epitaxial layer having an arbitrary thickness and resistance on a silicon single crystal substrate, and can also eliminate the grow-in defect problem that hinders device fabrication. It is used for bipolar circuits and CMOS circuits.
また、近年半導体デバイスは微細化の要求が高くなっており、それに伴い使用されるエピタキシャルウェーハの品質向上も求められている。特に、エピタキシャル層の厚みの均一性は重要な要求事項であり、フォトリソグラフィー工程等に大きな影響を与えるものである。また、シリコンウェーハのエピタキシャル成長には気相成長法が一般的に用いられており、シリコン原料ガス（以下、原料ガスと略称することがある。）としてシラン系ガス、キャリアガスとしてＨ２ガスを使用することが多い。 In recent years, the demand for miniaturization of semiconductor devices has increased, and the quality of epitaxial wafers used has been demanded accordingly. In particular, the uniformity of the thickness of the epitaxial layer is an important requirement and greatly affects the photolithography process and the like. Vapor phase epitaxy is generally used for epitaxial growth of silicon wafers, and a silane-based gas is used as a silicon source gas (hereinafter sometimes referred to as source gas), and H 2 gas is used as a carrier gas. Often to do.
前記エピタキシャルウェーハの製造は、より具体的には、以下のような工程により行う。 More specifically, the epitaxial wafer is manufactured by the following process.
例えば図１に示すように、先ず、投入温度（例えば６５０℃程度）に設定した反応容器内にシリコン単結晶基板を投入する（投入工程Ｓ７）。
次に、反応容器内を水素熱処理温度（例えば１１００℃〜１１８０℃程度）に加熱（昇温）し（昇温工程Ｓ８）、水素熱処理を行うことによりシリコン基板表面の酸化膜を水素によりエッチングして除去する（水素処理工程Ｓ９）。
次に、反応容器内を成長温度（例えば、１０６０℃〜１１５０℃程度）に設定し、シリコン単結晶基板の主表面上にシリコン原料ガス（例えばトリクロロシラン等）を供給する。これにより、シリコン単結晶基板の主表面上にエピタキシャル層を気相成長させてエピタキシャルウェーハを製造する（気相成長工程Ｓ１０）。なお、水素熱処理は、具体的には、気相成長の開始直前まで行われることとなる。
次に、反応容器内を取出温度（例えば上記の投入温度と同じく６５０℃程度）に冷却（降温）し（降温工程Ｓ１１）、該反応容器内からエピタキシャルウェーハを取り出す（取り出し工程Ｓ１２）。
For example, as shown in FIG. 1, first, a silicon single crystal substrate is charged into a reaction vessel set to a charging temperature (for example, about 650 ° C.) (charging step S7).
Next, the inside of the reaction vessel is heated (heated) to a hydrogen heat treatment temperature (for example, about 1100 ° C. to 1180 ° C.) (temperature raising step S8), and the hydrogen heat treatment is performed to etch the oxide film on the silicon substrate surface with hydrogen. (Hydrogen treatment step S9).
Next, the inside of the reaction vessel is set to a growth temperature (for example, about 1060 ° C. to 1150 ° C.), and a silicon source gas (for example, trichlorosilane) is supplied onto the main surface of the silicon single crystal substrate. Thus, an epitaxial layer is vapor-grown on the main surface of the silicon single crystal substrate to manufacture an epitaxial wafer (vapor-phase growth step S10). Specifically, the hydrogen heat treatment is performed until just before the start of vapor phase growth.
Next, the inside of the reaction vessel is cooled (cooled down) to a take-out temperature (for example, about 650 ° C. as in the above-described charging temperature) (temperature drop step S11), and the epitaxial wafer is taken out from the reaction vessel (take-out step S12).
また、上記のような各工程（Ｓ７〜Ｓ１２）を繰り返すことにより、順次エピタキシャルウェーハを製造することができる。 Moreover, an epitaxial wafer can be manufactured sequentially by repeating the above steps (S7 to S12).
シリコンウェーハ上にエピタキシャル層を気相成長させる装置として、図２に枚葉式気相薄膜成長装置１０の一構成例を示す。この装置は、透明石英からなる反応容器１内に１枚ずつ載置されたシリコンウェーハＷを上下より赤外線ランプ９ａ，９ｂを用いて輻射加熱しながら、薄膜の気相成長を行わせるものである。この赤外線ランプ９ａ，９ｂは二重の同心円状に配列されており、赤外線ランプ９ａが外側の一組、赤外線ランプ９ｂが内側の一組を構成している。上記反応容器１内は、シリコンウェーハＷを載置するためのサセプタ５によって上部空間１ａと下部空間１ｂとに分割されている。この上部空間１ａでは、上部ガス供給口２からキャリアガスであるＨ２ガスと共に導入されたシリコン原料ガスがシリコンウェーハＷの表面をほぼ層流を形成しながら図中矢印Ａ方向に流れ、反対側の排気口４から排出される。下部空間１ｂには、下部ガス供給口３から上記シリコン原料ガスよりも高圧にてパージガスであるＨ２ガスが供給されている。パージガスを高圧とするのは、反応容器１とサセプタ５との間の隙間から下部空間１ｂへの原料ガスの進入を防止するためである。
As an apparatus for vapor-phase growing an epitaxial layer on a silicon wafer, FIG. In this apparatus, the silicon wafers W placed one by one in a reaction vessel 1 made of transparent quartz are subjected to vapor deposition of a thin film while being radiatively heated from above and below using infrared lamps 9a and 9b. . The infrared lamps 9a and 9b are arranged in a double concentric shape, and the infrared lamp 9a constitutes one set on the outside and the infrared lamp 9b constitutes one set on the inside. The inside of the reaction vessel 1 is divided into an upper space 1a and a lower space 1b by a
上記下部空間１ｂには、上記サセプタ５をその裏面から支えるための石英からなるサポート手段と、サセプタ５上でシリコンウェーハＷを着脱するためのリフトピン８が内蔵されている。上記サポート手段は、図中矢印Ｂに示されるように昇降可能とされており、回転軸６と、該回転軸６から放射状に分岐される複数のスポーク７とから構成される。上記スポーク７の末端には垂直ピン７ｂが設けられ、該垂直ピン７ｂの先端が上記サセプタ５の裏面に設けられた凹部５ｃ，５ｄにそれぞれ嵌合されることによりこれを支えるようになされている。上記回転軸６は、図示されない駆動手段によって図中矢印Ｃ方向に回転可能とされている。
The lower space 1b incorporates support means made of quartz for supporting the
上記リフトピン８は頭部が拡径され、この頭部がシリコンウェーハＷを載置するためのサセプタ５の座繰り部５ａの底面に設けられた貫通孔５ｂのテーパ状側壁部に懸吊されている。リフトピン８の軸部はスポーク７の中途部に穿設された貫通孔７ａに挿通され、該リフトピン８が安定に垂下されるようになされている。
The
サセプタ５上におけるシリコンウェーハＷの着脱は、サポート手段の昇降により行う。例えば、シリコンウェーハＷをサセプタ５から取り外す場合、サポート手段を下降させ、リフトピン８の下端部を反応容器１の下部空間１ｂの内壁に当接させる。これによって付勢されたリフトピン８が、その頭部においてシリコンウェーハＷの裏面に衝合し、該シリコンウェーハＷを座繰り部５ａの上方へ浮上させる。この後、サセプタ５とシリコンウェーハＷとの間の空間に図示されないハンドを挿入し、シリコンウェーハＷの受け渡しおよび搬送を行う。
The silicon wafer W is attached to and detached from the
上記サセプタ５の構成材料としては通常、黒鉛基材をＳｉＣ（炭化珪素）の被膜でコーティングしたものが用いられている。基材として黒鉛が選択されているのは、開発当初の気相薄膜成長装置の加熱方式の主流が高周波誘導加熱であったことと関連しているが、その他にも高純度品が得やすいこと、加工が容易であること、熱伝導率に優れていること、破損しにくい等のメリットがあるからである。
As the constituent material of the
しかし、黒鉛は多孔質体であるが故にプロセス中に吸蔵ガスを放出する可能性があること、また、気相薄膜成長の過程では黒鉛と原料ガスが反応してサセプタの表面がＳｉＣに変化すること等の問題があり、その表面を最初からＳｉＣ被膜で覆う構成が一般化されている。ＳｉＣ被膜は通常、ＣＶＤ（化学的気相成長法）により形成されている。上記リフトピン８の構成材料もサセプタ５と同様、黒鉛基材のＳｉＣ被覆物とされている。前記気相成長装置は例えば特開２０００−１０３６９６に開示されている。
However, because graphite is a porous material, there is a possibility of releasing occluded gas during the process, and in the course of vapor phase thin film growth, the surface of the susceptor changes to SiC due to the reaction of graphite and source gas. The structure which covers the surface with a SiC film from the beginning is generalized. The SiC film is usually formed by CVD (Chemical Vapor Deposition). Similarly to the
しかしながら、上記気相成長装置を使用して、シリコンウェーハ上にエピタキシャル層を成長させる際に、下部チャンバー内壁又はサセプタ回転機構等から発生したと思われる金属が成長面に付着し、結晶欠陥、金属汚染を発生させるという問題があった。 However, when an epitaxial layer is grown on a silicon wafer using the above vapor phase growth apparatus, the metal that appears to have been generated from the inner wall of the lower chamber or the susceptor rotation mechanism adheres to the growth surface, and crystal defects, metal There was a problem of causing contamination.
本発明は、上述の問題点を解決するために、ウェーハ上に金属汚染の少ないエピタキシャルウェーハの製造方法を提供することを目的とする。 In order to solve the above-described problems, an object of the present invention is to provide an epitaxial wafer manufacturing method with less metal contamination on a wafer.
上記目的を達成するための本発明は、反応容器内に水平に支持された回転式のサセプタ上にシリコンウェーハを載置し、該シリコンウェーハを加熱しながらシリコンウェーハ上にシリコンエピタキシャル層を気相成長させるシリコンエピタキシャルウェーハの製造方法であって、前記反応容器の前記サセプタに対して上部の空間には上部ガス供給口から原料ガスと共にキャリアガスであるＨ２ガスが供給され、前記サセプタに対して下部の空間には下部ガス供給口からパージガスであるＨ２ガスが供給されてシリコンエピタキシャル層を気相成長する方法において、製品の製造前にあらかじめ実際の製品製造条件のうち前記上部ガス供給口から供給されるキャリアガス流量と前記下部ガス供給口から供給されるパージガス流量との比率を変更して、シリコンエピタキシャル層を気相成長させる流量変更試験を行い、該シリコンエピタキシャル層における金属汚染レベルを測定して、前記ガス流量の比率と金属汚染レベルの関係を求め、その結果により、前記シリコンウェーハ上への金属汚染が相対的に汚染レベルの低い範囲となる前記ガス流量の比率の条件を求め、求められたガス流量の比率の範囲内の条件で前記シリコンウェーハ上にシリコンエピタキシャル層を気相成長させて製品となるシリコンエピタキシャルウェーハを製造することを特徴とするシリコンエピタキシャルウェーハの製造方法である（請求項１）。 In order to achieve the above object, the present invention provides a silicon wafer placed on a rotating susceptor horizontally supported in a reaction vessel, and a silicon epitaxial layer is vapor-phased on the silicon wafer while heating the silicon wafer. A method for producing a silicon epitaxial wafer to be grown, wherein an H 2 gas that is a carrier gas is supplied from an upper gas supply port together with a raw material gas into an upper space with respect to the susceptor of the reaction vessel. In a method of vapor-growing a silicon epitaxial layer by supplying H 2 gas as a purge gas from a lower gas supply port to a lower space, before the production of a product, the upper gas supply port is used in advance of actual product manufacturing conditions. The ratio of the supplied carrier gas flow rate to the purge gas flow rate supplied from the lower gas supply port is changed. Then, a flow rate change test for vapor-phase growth of the silicon epitaxial layer is performed, and a metal contamination level in the silicon epitaxial layer is measured to obtain a relationship between the ratio of the gas flow rate and the metal contamination level. The gas flow rate ratio condition in which the metal contamination on the wafer is in a relatively low contamination level is determined, and the silicon epitaxial layer is evaporated on the silicon wafer under the condition within the determined gas flow rate ratio range. A silicon epitaxial wafer manufacturing method characterized by manufacturing a silicon epitaxial wafer as a product by phase growth.
このように、製品となるシリコンエピタキシャルウェーハを製造する前に、あらかじめ実際の製品製造条件のうち、シリコンウェーハを載置した反応容器のサセプタに対して上部のガス供給口から供給されるキャリアガス流量と、前記サセプタに対して下部のガス供給口から供給されるパージガス流量との比率を変更して、シリコンエピタキシャル層を気相成長させる流量変更試験を行い、該シリコンエピタキシャル層における金属汚染レベルを測定して、前記ガス流量の比率と金属汚染レベルの関係を求めることによって、前記シリコンウェーハ上への金属汚染が相対的に汚染レベルの低い範囲となる前記ガス流量の比率の条件を求めることができる。そして、この求めた条件に基づき、実際に製品を製造する際に、その見出した範囲内に上下ガス流量の比率をコントロールし、製品を製造する操業をすれば金属汚染レベルの低いシリコンエピタキシャル層を気相成長させることが可能となり、その結果金属汚染レベルの低いシリコンエピタキシャルウェーハを得ることができる。 Thus, before manufacturing a silicon epitaxial wafer as a product, among actual product manufacturing conditions, the carrier gas flow rate supplied from the upper gas supply port to the susceptor of the reaction vessel on which the silicon wafer is placed in advance. And a flow rate change test for vapor phase growth of the silicon epitaxial layer by changing the ratio of the flow rate of the purge gas supplied from the lower gas supply port to the susceptor, and measuring the metal contamination level in the silicon epitaxial layer Then, by obtaining the relationship between the ratio of the gas flow rate and the metal contamination level, the condition of the gas flow rate ratio in which the metal contamination on the silicon wafer falls within a relatively low contamination level can be obtained. . Based on the obtained conditions, when actually manufacturing the product, the ratio of the upper and lower gas flow rate is controlled within the found range, and if the operation for manufacturing the product is performed, a silicon epitaxial layer with a low metal contamination level can be formed. Vapor phase growth is possible, and as a result, a silicon epitaxial wafer with a low metal contamination level can be obtained.
また、前記ガス流量の比率の変更は、下部ガス流量のみを変更して行うのが好ましい（請求項２）。 Further, it is preferable that the ratio of the gas flow rate is changed by changing only the lower gas flow rate.
このように、上部ガス流量は変更せずに、下部ガス流量のみを変更して上下ガス流量の比率を変更することによって、シリコンウェーハ上に金属汚染レベルが相対的に低いエピタキシャル層を厚みの均一性を損なうことなく気相成長させることができる上下ガス流量比の範囲を見出すことができる。 Thus, by changing only the lower gas flow rate and changing the ratio of the upper and lower gas flow rates without changing the upper gas flow rate, an epitaxial layer with a relatively low metal contamination level on the silicon wafer has a uniform thickness. Thus, it is possible to find a range of the upper and lower gas flow ratios that can be vapor-phase grown without impairing the properties.
本発明に係るシリコンエピタキシャルウェーハの製造方法は、シリコンウェーハ上にシリコンエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハを製造する場合に、確実にシリコンウェーハ上に金属汚染の少ないエピタキシャル層を気相成長させることが可能となり、厚み均一性を損なわずに金属汚染レベルが十分に低減されたシリコンエピタキシャルウェーハを得ることができ、製品品質レベル、生産性の向上を図ることができるシリコンエピタキシャルウェーハの製造方法を提供することができる。 The method for producing a silicon epitaxial wafer according to the present invention is a method for producing a silicon epitaxial wafer obtained by vapor-phase-growing a silicon epitaxial layer on the silicon wafer. A silicon epitaxial wafer manufacturing method capable of obtaining a silicon epitaxial wafer having a sufficiently reduced metal contamination level without impairing thickness uniformity and improving product quality level and productivity. Can be provided.
前述のように、従来の技術では、シリコンウェーハ上にエピタキシャル層を成長させる際に、下部チャンバー内壁又はサセプタ回転機構等から発生したと思われる金属が成長面に付着し、結晶欠陥、金属汚染を発生させるという問題があった。 As described above, in the conventional technique, when an epitaxial layer is grown on a silicon wafer, metal that appears to be generated from the inner wall of the lower chamber or the susceptor rotation mechanism adheres to the growth surface, causing crystal defects and metal contamination. There was a problem of generating.
本発明者は上記課題を解決するため鋭意研究を重ねた結果、前記の枚葉式気相成長装置において、シリコンウェーハを載置した反応容器のサセプタに対して上部のガス供給口から供給される上部Ｈ２ガス流量（キャリアガス流量）と、前記サセプタに対して下部のガス供給口から供給される下部Ｈ２ガス流量（パージガス流量）との比率（以下、上下ガス流量比という）が、金属汚染に重要な係わりを持つことを見出した。そこで、製品製造前にあらかじめ実験により上下ガス流量比と金属汚染レベルの関係を求め、シリコンウェーハ上に発生する金属汚染のレベルが相対的に低くなる上下ガス流量比の範囲を見出しておき、実際に製品を作製する際に上下ガス流量比をこの範囲にコントロールして操業すれば、金属汚染の少ないエピタキシャル層を気相成長させることができ、シリコンウェーハ上への金属汚染の発生は低減されることになる。 As a result of intensive studies to solve the above problems, the present inventor is supplied from the upper gas supply port to the susceptor of the reaction vessel on which the silicon wafer is placed in the single wafer vapor phase growth apparatus. The ratio of the upper H 2 gas flow rate (carrier gas flow rate) and the lower H 2 gas flow rate (purge gas flow rate) supplied from the lower gas supply port to the susceptor (hereinafter referred to as the upper and lower gas flow rate ratio) is metal. It has been found that it has an important role in pollution. Therefore, the relationship between the upper and lower gas flow rate ratio and the metal contamination level is obtained in advance by experiments before manufacturing the product, and the range of the upper and lower gas flow rate ratio where the level of metal contamination generated on the silicon wafer is relatively low is found. If the gas flow ratio in the upper and lower gas flow ratio is controlled within this range when the product is manufactured, an epitaxial layer with less metal contamination can be vapor-phase grown, and the occurrence of metal contamination on the silicon wafer is reduced. It will be.
しかし、この上下ガス流量比は、エピタキシャル層を積む条件、すなわちシリコンウェーハの口径、導電型、成長温度、成長速度、反応容器、サセプタ形状などで異なるので、製品製造前に予め上下ガス流量比を変更する以外は実際と同じ条件で実験し、金属汚染の発生しにくい前記上下ガス流量比の範囲を個別に見出す必要がある。しかるのちに、その見出した範囲内に上下ガス流量比をコントロールし、操業すればシリコンウェーハ上への金属汚染の発生を確実に低減することができる。 However, this upper and lower gas flow ratio varies depending on the conditions for stacking the epitaxial layer, that is, the diameter of the silicon wafer, conductivity type, growth temperature, growth rate, reaction vessel, susceptor shape, etc. Except for changing, it is necessary to conduct experiments under the same conditions as the actual one and to individually find the range of the upper and lower gas flow rate ratios in which metal contamination hardly occurs. After that, if the upper and lower gas flow ratios are controlled and operated within the found range, the occurrence of metal contamination on the silicon wafer can be surely reduced.
また、前記上下ガス流量比を変更する場合、上部Ｈ２ガス流量は変更せずに、下部Ｈ２ガス流量のみを変更して上下ガス流量比を調整するのが好ましい。この理由は、上部Ｈ２ガス流量はエピタキシャル層の厚みの均一性を調整するために条件が特定される場合があるためである。このような上下ガス流量比の変更を行うことで、シリコンウェーハ上に金属汚染レベルが相対的に低いエピタキシャル層を厚みの均一性を損なうことなく気相成長させることができる上下ガス流量比の範囲を見出すことができる。 In addition, when changing the upper and lower gas flow ratio, it is preferable to adjust the upper and lower gas flow ratio by changing only the lower H 2 gas flow without changing the upper H 2 gas flow. This is because the upper H 2 gas flow rate may be specified in order to adjust the uniformity of the epitaxial layer thickness. By changing the upper and lower gas flow ratios, the range of the upper and lower gas flow ratios allows vapor phase growth of an epitaxial layer having a relatively low metal contamination level on a silicon wafer without impairing the thickness uniformity. Can be found.
上述のように、前記上下ガス流量比は製造条件に依存している。すなわち、事前にシリコンウェーハ上に発生する金属汚染のレベルが相対的に低くなる上下ガス流量比の範囲を見出しておけば、同一の製造条件において前記上下ガス流量比を適用することで同じようにシリコンウェーハ上に金属汚染レベルが相対的に低いエピタキシャル層を厚みの均一性を損なうことなく気相成長させることが可能となり、金属汚染レベルが十分に低減されたシリコンエピタキシャルウェーハを得ることができ、製品品質レベル、生産性の向上を図ることができる。 As described above, the upper and lower gas flow ratios depend on manufacturing conditions. That is, if the range of the upper and lower gas flow ratio in which the level of metal contamination generated on the silicon wafer is relatively low is found in advance, the same applies by applying the upper and lower gas flow ratio in the same manufacturing conditions. An epitaxial layer having a relatively low metal contamination level can be vapor-phase grown on the silicon wafer without impairing the uniformity of the thickness, and a silicon epitaxial wafer with a sufficiently reduced metal contamination level can be obtained. Product quality level and productivity can be improved.
以下、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。 Hereinafter, embodiments of the present invention will be described in detail, but the present invention is not limited thereto.
図２に示す枚葉式気相薄膜成長装置１０を用い、シリコンウェーハＷを載置した反応容器１のサセプタ５に対して上側の上部空間１ａにおける上部ガス供給口２から供給されるガス流量のうちＨ２ガスからなるキャリアガス流量（上部Ｈ２ガス流量）と、前記サセプタ５に対して下側の下部空間１ｂにおける下部ガス供給口３から供給されるガス流量であるＨ２ガスからなるパージガス流量（下部Ｈ２ガス流量）の比率、すなわち上下のＨ２ガス流量比（上部Ｈ２ガス流量／下部Ｈ２ガス流量）を０．５〜５の間で５水準程度設定する。また、上部Ｈ２ガス流量、原料ガス流量、反応温度は実際の製品製造条件と同じ条件を使用する。
Using the single-wafer vapor phase thin
次に基板となるシリコンウェーハＷを７００〜９５０℃の反応容器１に入れ、設定した５水準のうちひとつの水準を用いて以下のようにエピタキシャル層の気相成長を行う。この場合、反応温度は１０６０〜１１８０℃の間で変動させ、エピタキシャル層膜厚は２〜２０μｍ程度とする。 Next, a silicon wafer W to be a substrate is placed in the reaction vessel 1 at 700 to 950 ° C., and vapor phase growth of the epitaxial layer is performed as follows using one of the set five levels. In this case, the reaction temperature is varied between 1060 and 1180 ° C., and the epitaxial layer thickness is about 2 to 20 μm.
反応容器１内を水素熱処理温度（例えば１１００℃〜１１８０℃程度）に加熱（昇温）し、水素熱処理を行うことによりシリコン基板表面の酸化膜を水素によりエッチングして除去する。次に、反応容器内を成長温度（例えば、１０６０℃〜１１５０℃程度）に設定し、上部空間１ａにあるガス供給口２からシリコンウェーハＷの主表面上にシリコン原料ガスと共にキャリアガスであるＨ２ガスを供給する。また、下部空間１ｂにおけるガス供給口３からは上記シリコン原料ガスよりも高圧にてパージガスであるＨ２ガスを供給する。この時、下部ガス供給口３から供給されるパージガスのガス流量を、上部ガス供給口２から供給されるキャリアガスのガス流量に対して設定した水準の比率となるよう調節する。このようにして、シリコンウェーハＷの主表面上にエピタキシャル層を気相成長させてエピタキシャルウェーハを製造する。次に、反応容器１内を取出温度（例えば上記の投入温度と同じく７００℃程度）に冷却（降温）し、該反応容器１内からエピタキシャルウェーハを取り出す。次に、新しいシリコンウェーハＷを反応容器１に入れ、前記上下ガス流量比を変更して設定した全ての水準を用いてエピタキシャル成長を行う。
The inside of the reaction vessel 1 is heated (heated up) to a hydrogen heat treatment temperature (for example, about 1100 ° C. to 1180 ° C.), and the hydrogen oxide heat treatment is performed to remove the oxide film on the silicon substrate surface by etching with hydrogen. Next, the inside of the reaction vessel is set to a growth temperature (for example, about 1060 ° C. to 1150 ° C.), and H is a carrier gas together with a silicon source gas from the
その後、作製された全てのエピタキシャルウェーハにおいて金属汚染レベルを測定し、金属汚染レベルと上下ガス流量比をグラフ化して相対的に金属汚染レベルが低い上下ガス流量比を見つける。 Thereafter, the metal contamination level is measured in all the produced epitaxial wafers, and the metal contamination level and the upper and lower gas flow ratio are graphed to find the upper and lower gas flow ratio with a relatively low metal contamination level.
上記の金属汚染レベルが低い上下ガス流量比の範囲を実際の製品を製造する条件に適用して製品となるエピタキシャルウェーハの製造を行う。この場合、当然最も金属汚染レベルが低くなる上下ガス流量比で製品を製造するのが好ましい。この適切な上下ガス流量比はその他の製造条件に依存する。従って、製造条件毎に、上記の関係は求める必要がある。一方、他の製造条件が変わらなければこの上下ガス流量比と金属汚染レベルの関係は変わらないので、製品製造前に一度この比率を明らかにすれば再度実験を行う必要は無い。 The above-described upper and lower gas flow ratio range where the metal contamination level is low is applied to the conditions for manufacturing an actual product to manufacture an epitaxial wafer as a product. In this case, it is naturally preferable to manufacture the product at the ratio of the upper and lower gas flow rates at which the metal contamination level is lowest. This appropriate upper and lower gas flow ratio depends on other manufacturing conditions. Therefore, the above relationship needs to be obtained for each manufacturing condition. On the other hand, if the other manufacturing conditions do not change, the relationship between the upper and lower gas flow ratio and the metal contamination level does not change. Therefore, once this ratio is clarified before manufacturing the product, it is not necessary to conduct an experiment again.
以下に本発明の実施例をあげてさらに具体的に説明するが、本発明はこれらに限定されるものではない。 Examples of the present invention will be described in more detail below, but the present invention is not limited thereto.
（実施例）
上述のように、図２に示す枚葉式気相薄膜成長装置１０を用いて、シリコンウェーハＷを載置した反応容器１のサセプタ５に対して上側の上部空間１ａにおけるガス流量のうちＨ２ガスからなるキャリアガス流量（上部Ｈ２ガス流量）と、前記サセプタ５に対して下側の下部空間１ｂにおけるガス流量であるＨ２ガスからなるパージガス流量（下部Ｈ２ガス流量）の比率、すなわち上下ガス流量比（上部Ｈ２ガス流量／下部Ｈ２ガス流量）を０．５〜５の間で８水準設定した。この場合、上部Ｈ２ガス流量は製品製造条件から変更せずに、下部Ｈ２ガス流量のみを変更して、設定したそれぞれの水準の比率となるよう調節することとした。
(Example)
As described above, H 2 out of the gas flow rate in the upper space 1a above the
次に基板となるシリコンウェーハＷを９００℃の反応容器１に入れ、設定した８水準全ての水準をそれぞれ用いて上述のようにエピタキシャル層の気相成長を行い、合計８つのエピタキシャルウェーハを得た。この場合、上部Ｈ２ガス流量は５０リットル／分とし、原料ガスとしてはトリクロシランを用いて流量は１２リットル／分とした。また、反応温度は水素熱処理温度１１３０℃、成長温度１１３０℃、取出温度９００℃とし、気相成長させるエピタキシャル層の膜厚は１０μｍ程度とした。その後、これらの水準をそれぞれ用いて作製された８つのエピタキシャルウェーハ全てにおいて金属汚染レベルを測定し、金属汚染レベルと上下ガス流量比をグラフ化した（図３）。なお、ここで金属汚染レベルは、Ｆｅ濃度（ａｔｏｍｓ／ｃｍ３）で代表させ、測定方法としてはＳＰＶ法の拡散長測定値から計算で求める方法を用いた。 Next, the silicon wafer W to be the substrate was put into the reaction vessel 1 at 900 ° C., and vapor phase growth of the epitaxial layer was performed as described above using all of the set eight levels to obtain a total of eight epitaxial wafers. . In this case, the upper H 2 gas flow rate was 50 liters / minute, trichlorosilane was used as the source gas, and the flow rate was 12 liters / minute. The reaction temperature was 1130.degree. C. for hydrogen heat treatment, 1130.degree. C. for growth, and 900.degree. C. for extraction. The film thickness of the epitaxial layer for vapor phase growth was about 10 .mu.m. Thereafter, the metal contamination level was measured in all eight epitaxial wafers fabricated using these levels, respectively, and the metal contamination level and the upper and lower gas flow ratio were graphed (FIG. 3). Here, the metal contamination level is represented by the Fe concentration (atoms / cm 3 ), and as a measurement method, a method obtained by calculation from a diffusion length measurement value of the SPV method was used.
図３に示されたように、上下ガス流量比≧３であれば金属汚染レベルは安定していた。しかし、上下ガス流量比≦２の条件で製造した場合、エピタキシャル層における金属汚染レベルは上下ガス流量比≧３で製造した時に比べて悪いことが判った。そこで、製品製造条件を３≦上下ガス流量比≦５の範囲で設定し、その範囲内の上下ガス流量比条件で実際に製品となるエピタキシャルウェーハを製造したところ、金属汚染レベルが低く、且つ厚みが均一であるエピタキシャル層を気相成長させることができ、十分に金属汚染レベルの低いエピタキシャルウェーハを得ることできた。 As shown in FIG. 3, the metal contamination level was stable when the upper and lower gas flow ratio ≧ 3. However, it was found that the metal contamination level in the epitaxial layer was worse when manufactured under the condition of the upper and lower gas flow rate ratio ≦ 2, compared with the case where the upper and lower gas flow rate ratio ≧ 3. Therefore, when the product manufacturing conditions are set in the range of 3 ≦ upper and lower gas flow ratio ≦ 5, and an epitaxial wafer that is actually a product is manufactured under the upper and lower gas flow ratio conditions, the metal contamination level is low and the thickness is reduced. It was possible to vapor-phase grow an epitaxial layer having a uniform thickness, and to obtain an epitaxial wafer having a sufficiently low metal contamination level.
以上の結果から、本発明に係る製造方法において、製品製造前に、あらかじめ実際の製品製造条件のうち上下ガス流量比のみを変更して設定した複数の水準値に調整し、それぞれの水準を用いてシリコンエピタキシャル層を気相成長させる流量変更試験を行い、前記上下ガス流量比と金属汚染レベルの関係を求め、その結果により、シリコンウェーハ上への金属汚染が相対的に汚染レベルの低い範囲となる上下ガス流量比の条件の範囲を明確にすることで、製造現場でも金属汚染を良いレベルに保ちつつ、厚み均一性を損なわずに製品となるシリコンエピタキシャルウェーハを製造することが可能となることが判った。 From the above results, in the manufacturing method according to the present invention, before manufacturing the product, the actual product manufacturing conditions are adjusted to a plurality of level values set by changing only the upper and lower gas flow rate ratios, and the respective levels are used. Then, a flow rate change test for vapor phase growth of the silicon epitaxial layer is performed, and the relationship between the upper and lower gas flow rate ratio and the metal contamination level is obtained, and as a result, the metal contamination on the silicon wafer has a relatively low contamination level. By clarifying the range of the upper and lower gas flow ratio conditions, it becomes possible to produce silicon epitaxial wafers as products without sacrificing thickness uniformity while maintaining metal contamination at a good level even at the production site. I understood.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な効果を奏するいかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above embodiment is an exemplification, and the technical scope of the present invention is anything that has substantially the same configuration as the technical idea described in the claims of the present invention and has the same effect. Is included.
例えば、上記では、上下ガス流量比を変更するために、下部ガス流量のみを変更して流量比を変更したが、これはエピタキシャル層の膜厚均一性のため、上部ガス流量を仕様により変更できない場合のことであって、本発明はこれに限定されるものではない。厚み均一性が劣化しない場合等、上部ガス流量を変更できる場合は、これを変更することにより、前記ガス流量比を変更するようにしてもよいし、上下共にガス流量を変更して流量比を調整するようにしてもよい。 For example, in the above, in order to change the upper and lower gas flow rate ratio, only the lower gas flow rate is changed to change the flow rate ratio, but this is because the upper gas flow rate cannot be changed due to the uniformity of the epitaxial layer thickness. In other words, the present invention is not limited to this. When the upper gas flow rate can be changed, such as when the thickness uniformity does not deteriorate, the gas flow rate ratio may be changed by changing the upper gas flow rate, or the gas flow rate may be changed both in the upper and lower directions. You may make it adjust.
Ｓ７…投入工程、 Ｓ８…昇温工程、 Ｓ９…水素熱処理工程、
Ｓ１０…気相成長工程、 Ｓ１１…降温工程、 Ｓ１２…取り出し工程、
１０…枚葉式気相薄膜成長装置、 １…反応容器、 １ａ…上部空間、
１ｂ…下部空間、 ２…上部ガス供給口、 ３…下部ガス供給口、
４…排気口、 ５…サセプタ、 ５ａ…座繰り部、 ５ｂ…貫通孔、
５ｃ…（サセプタ裏面の）凹部、 ５ｄ…（サセプタ裏面の）凹部、
６…回転軸、 ７…スポーク、 ７ａ…貫通孔、 ７ｂ…垂直ピン、
８…リフトピン、 ９ａ…赤外線ランプ（外側）、
９ｂ…赤外線ランプ（内側）、 Ｗ…シリコンウェーハ、
Ａ…上部ガスの流動方向、 Ｂ…サポート手段の動作方向、 Ｃ…回転軸６の回転方向。
S7 ... charging step, S8 ... temperature rising step, S9 ... hydrogen heat treatment step,
S10: Vapor phase growth step, S11: Temperature lowering step, S12 ... Extraction step,
DESCRIPTION OF
1b ... lower space, 2 ... upper gas supply port, 3 ... lower gas supply port,
4 ... exhaust port, 5 ... susceptor, 5a ... counterbore part, 5b ... through hole,
5c ... (recessed on the back side of the susceptor), 5d ... (recessed on the back side of the susceptor),
6 ... Rotating shaft, 7 ... Spoke, 7a ... Through hole, 7b ... Vertical pin,
8 ... Lift pin, 9a ... Infrared lamp (outside),
9b: Infrared lamp (inside) W: Silicon wafer,
A: Flow direction of the upper gas, B: Operation direction of the support means, C: Direction of rotation of the rotating shaft 6.
Claims (2)
2. The method of manufacturing a silicon epitaxial wafer according to claim 1, wherein the change of the gas flow rate ratio is performed by changing only the lower gas flow rate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007161213A JP4888242B2 (en) | 2007-06-19 | 2007-06-19 | Manufacturing method of silicon epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007161213A JP4888242B2 (en) | 2007-06-19 | 2007-06-19 | Manufacturing method of silicon epitaxial wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009004424A JP2009004424A (en) | 2009-01-08 |
| JP4888242B2 true JP4888242B2 (en) | 2012-02-29 |
Family
ID=40320522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007161213A Active JP4888242B2 (en) | 2007-06-19 | 2007-06-19 | Manufacturing method of silicon epitaxial wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4888242B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6998839B2 (en) * | 2018-06-25 | 2022-01-18 | グローバルウェーハズ・ジャパン株式会社 | Manufacturing method of epitaxial silicon wafer |
| JP2020038937A (en) * | 2018-09-05 | 2020-03-12 | 信越半導体株式会社 | Method for manufacturing epitaxial wafer |
| CN110484896B (en) * | 2019-06-06 | 2021-05-28 | 西安唐晶量子科技有限公司 | Method for improving epitaxial film thickness uniformity of VCSEL (vertical Cavity surface emitting laser) grown by MOCVD (Metal organic chemical vapor deposition) |
-
2007
- 2007-06-19 JP JP2007161213A patent/JP4888242B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009004424A (en) | 2009-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5158093B2 (en) | Vapor growth susceptor and vapor growth apparatus | |
| JP5092975B2 (en) | Epitaxial wafer manufacturing method | |
| JP6311384B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| TWI625781B (en) | Method for epitaxially coating semiconductor wafers, and semiconductor wafer | |
| JP2015529015A (en) | SiC substrate having SiC epitaxial film | |
| JP6424726B2 (en) | Susceptor and epitaxial growth apparatus | |
| WO2011033752A1 (en) | Production method and production device for epitaxial wafer | |
| JP3092801B2 (en) | Thin film growth equipment | |
| US8038793B2 (en) | Epitaxial growth method | |
| JP4888242B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP5996406B2 (en) | Method for manufacturing silicon carbide epitaxial wafer | |
| JP2010147080A (en) | Susceptor for vapor deposition, vapor deposition apparatus, and manufacturing method of epitaxial wafer | |
| JP2000012470A (en) | Vapor-phase growth system | |
| TWI626730B (en) | Method of manufacturing epitaxial wafer | |
| JP6447960B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP2010040574A (en) | Production process of epitaxial wafer, and epitaxial wafer | |
| JP2018067736A (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
| TWI802616B (en) | Manufacturing method of silicon carbide single crystal | |
| JP2012094615A (en) | Deposition method for silicon oxide film and manufacturing method for silicon epitaxial wafer | |
| JP5316487B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP5140990B2 (en) | Epitaxial silicon wafer manufacturing method | |
| US9269572B2 (en) | Method for manufacturing silicon carbide semiconductor substrate | |
| JP5942939B2 (en) | Epitaxial wafer manufacturing method | |
| JP4600086B2 (en) | Multilayer epitaxial silicon single crystal wafer manufacturing method and multilayer epitaxial silicon single crystal wafer | |
| US20230044686A1 (en) | Method for producing epitaxial silicon wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4888242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |