JP4888056B2 - 電源回路、電源制御回路および電源制御方法 - Google Patents

電源回路、電源制御回路および電源制御方法 Download PDF

Info

Publication number
JP4888056B2
JP4888056B2 JP2006294392A JP2006294392A JP4888056B2 JP 4888056 B2 JP4888056 B2 JP 4888056B2 JP 2006294392 A JP2006294392 A JP 2006294392A JP 2006294392 A JP2006294392 A JP 2006294392A JP 4888056 B2 JP4888056 B2 JP 4888056B2
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
input terminal
switch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006294392A
Other languages
English (en)
Other versions
JP2008113499A (ja
Inventor
俊之 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006294392A priority Critical patent/JP4888056B2/ja
Priority to TW096137981A priority patent/TWI340319B/zh
Priority to US11/976,507 priority patent/US7683598B2/en
Priority to KR1020070108565A priority patent/KR100932723B1/ko
Priority to CNB2007101643677A priority patent/CN100550588C/zh
Publication of JP2008113499A publication Critical patent/JP2008113499A/ja
Application granted granted Critical
Publication of JP4888056B2 publication Critical patent/JP4888056B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、電源回路、電源制御回路および電源制御方法に関する。
近時、携帯型電子機器（デジタルカメラや携帯電話など）のデータ記録媒体としてメモリカードが普及している。メモリカードの動作電圧は、メモリカードに搭載される不揮発性メモリ（フラッシュメモリなど）の動作電圧に合わせて決められている。例えば、不揮発性メモリには、動作電圧が３．３Ｖであるものと動作電圧が１．８Ｖであるものとが存在する。従って、メモリカードにも、動作電圧が３．３Ｖであるものと動作電圧が１．８Ｖであるものとが存在する。
メモリカードの動作電圧が内部の不揮発性メモリの動作電圧に依存しないようにするためには、メモリカードにＤＣ−ＤＣコンバータを搭載すればよい。メモリカードには、不揮発性メモリに加えて、不揮発性メモリを制御するための論理回路が搭載されている必要があるが、不揮発性メモリの動作電圧に合わせて２種類の論理回路（３．３Ｖ用の論理回路および１．８Ｖ用の論理回路）をメモリカードに搭載することは非効率的であり、論理回路を構成する半導体装置が微細化に合わせて定電圧化されていることを考えると、１．８Ｖ用の論理回路のみをメモリカードに搭載することが望ましい。しかしながら、論理回路用のＤＣ−ＤＣコンバータと不揮発性メモリ用のＤＣ−ＤＣコンバータとの両方をメモリカードに搭載しなければならない。なお、ＤＣ−ＤＣコンバータに関連する技術は、特許文献１〜３などに開示されている。
特開平７−２１７９１号公報 特開平９−１５４２７５号公報 特開平９−２９４３６８号公報
メモリカードの動作電圧が内部の不揮発性メモリの動作電圧に依存しないようにすることは、メモリカードへのＤＣ−ＤＣコンバータの搭載により実現可能であるが、メモリカードに複数のＤＣ−ＤＣコンバータを単純に搭載するだけでは効率が非常に悪い。また、メモリカードは電子機器に活性挿抜されるため、メモリカードの内部で必要とされる電圧を昇圧型ＤＣ−ＤＣコンバータにより生成する場合、電子機器へのメモリカードの挿入時に入力電圧が出力側に突き抜けて突入電流が発生するという問題がある。更に、不揮発性メモリの電源電圧と論理回路の電源電圧との立ち上がりタイミングを考慮しないと、不揮発性メモリや論理回路を構成する半導体装置がラッチアップを起こして焼損する危険性がある。
本発明の目的は、メモリカードの動作電圧が内部の不揮発性メモリの動作電圧に依存しないようにすることを効率性および安全性を確保したうえで実現することにある。
本発明の一形態では、電源回路は、入力端子、第１出力端子、第２出力端子、ＤＣ−ＤＣコンバータ、第１バイパススイッチ回路、第２バイパススイッチ回路、起動制御回路、出力傾斜制御回路を備えて構成される。入力端子は、第１所定値または第１所定値より小さい第２所定値のいずれかの電圧を受ける。第１出力端子は、第１または第２所定値のいずれかの電圧の出力が要求される。第２出力端子は、第２所定値の電圧の出力が要求される。例えば、電源回路は、不揮発性メモリと不揮発性メモリを制御するメモリ制御回路とを有するメモリカードに搭載される。第１出力端子の電圧は不揮発性メモリの電源電圧として用いられ、第２出力端子の電圧はメモリ制御回路の電源電圧として用いられる。
ＤＣ−ＤＣコンバータは、入力端子の電圧値と第１出力端子に要求される電圧値との組み合わせに応じて、降圧モードまたは昇圧モードのいずれかで入力端子の電圧から出力電圧を生成して第１または第２出力端子の少なくともいずれかに出力する。第１バイパススイッチ回路は、ＤＣ−ＤＣコンバータから第１出力端子に電圧が出力されないときにオンして入力端子の電圧を第１出力端子に出力する。第２バイパススイッチ回路は、ＤＣ−ＤＣコンバータから第２出力端子に電圧が出力されないときにオンして入力端子の電圧を第２出力端子に出力する。
起動制御回路は、ＤＣ−ＤＣコンバータが起動されてからＤＣ−ＤＣコンバータの出力電圧が入力端子の電圧と等しくなるまでの期間、入力端子の電圧値と第１出力端子に要求される電圧値との組み合わせに拘わらずＤＣ−ＤＣコンバータを降圧モードで動作させる。出力傾斜制御回路は、第１バイパススイッチ回路のオン時に第１バイパススイッチ回路の出力電圧の立ち上がり傾斜をＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させ、第２バイパススイッチ回路のオン時に第２バイパススイッチ回路の出力電圧の立ち上がり傾斜をＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させる。
例えば、ＤＣ−ＤＣコンバータ回路は、入力端子の電圧値が第１所定値であり、且つ第１出力端子に要求される電圧値が第１所定値である場合、降圧モードで入力端子の電圧から第２所定値の出力電圧を生成して第２出力端子に出力する。起動制御回路は、入力端子の電圧値が第１所定値であり、且つ第１出力端子に要求される電圧値が第２所定値である場合、降圧モードで入力端子の電圧から第２所定値の出力電圧を生成して第１および第２出力端子に出力する。起動制御回路は、入力端子の電圧値が第２所定値であり、且つ第１出力端子に要求される電圧値が第１所定値である場合、昇圧モードで入力端子の電圧から第１所定値の出力電圧を生成して第１出力端子に出力する。起動制御回路は、入力端子の電圧値が第２所定値であり、且つ第１出力端子に要求される電圧値が第２所定値である場合、昇圧モードで入力端子の電圧から第２所定値の出力電圧を生成して第１および第２出力端子に出力する。
好ましくは、出力傾斜制御回路は、第１オン抵抗制御回路および第２オン抵抗制御回路を備えて構成される。第１オン抵抗制御回路は、第１バイパススイッチ回路のオン時に、第１出力端子の電圧に追従する電圧と第２出力端子の電圧との電圧差を検出し、検出結果に応じて第１バイパススイッチ回路のオン抵抗を制御する。第２オン抵抗制御回路は、第２バイパススイッチ回路のオン時に、第２出力端子の電圧と第１出力端子の電圧に追従する電圧との電圧差を検出し、検出結果に応じて第２バイパススイッチ回路のオン抵抗を制御する。
以上のような本発明の一形態では、入力電圧の電圧値と第１出力端子に要求される電圧値との組み合わせに応じてＤＣ−ＤＣコンバータ、第１および第２バイパススイッチ回路を動作させることで、不揮発性メモリとメモリ制御回路とでＤＣ−ＤＣコンバータを共有することができ、ＤＣ−ＤＣコンバータの個数を減らすことができる。また、起動制御回路を設けることで、ＤＣ−ＤＣコンバータが昇圧モードで動作する際の突入電流を確実に防止できる。更に、出力傾斜制御回路を設けて第１および第２バイパススイッチ回路をＤＣ−ＤＣコンバータに連動して動作させることで、第１出力端子の電圧と第２出力端子の電圧との同時立ち上げを実現できる。従って、不揮発性メモリやメモリ制御回路を構成する半導体装置がラッチアップを起こして焼損する危険性を回避できる。このように、メモリカードの動作電圧が内部の不揮発性メモリの動作電圧に依存しないようにすることを効率性および安全性を確保したうえで実現できる。
本発明によれば、メモリカードの動作電圧が内部の不揮発性メモリの動作電圧に依存しないようにすることを効率性および安全性を確保したうえで実現できる。
以下、本発明の実施形態について図面を用いて説明する。図１は、本発明の一実施形態を示している。本発明が適用されたメモリカード１は、電源回路２、不揮発性メモリ３およびメモリカード制御回路４を備えて構成されている。例えば、電源回路２、不揮発性メモリ３およびメモリカード制御回路４は、別々の半導体装置で構成され、プリント基板上で相互に接続されている。電源回路２は、入力電圧Ｖｉ（３．３Ｖまたは１．８Ｖ）から第１出力電圧Ｖｏ１（３．３Ｖまたは１．８Ｖ）および第２出力電圧Ｖｏ２（１．８Ｖ）を生成する。不揮発性メモリ３は、電源回路２の第１出力電圧Ｖｏ１を電源電圧として使用する。メモリカード制御回路４は、電源回路２の第２出力電圧Ｖｏ２を電源電圧として使用する。但し、メモリカード制御回路４において、外部インタフェース回路４ａ（アドレス信号やデータ信号などを外部との間で授受する回路）は入力電圧Ｖｉを電源電圧として使用し、メモリインタフェース回路４ｂ（アドレス信号やデータ信号などを不揮発性メモリ３との間で授受する回路）は電源回路２の第１出力電圧Ｖｏ１を電源電圧として使用する。
図２は、電源回路２の構成を示している。電源回路２は、第１バイパススイッチ回路Ｔ６、第２バイパススイッチ回路Ｔ７、第１平滑用コンデンサＣ１、第２平滑用コンデンサＣ２およびＤＣ−ＤＣコンバータＣＮＶを備えて構成されている。第１バイパススイッチ回路Ｔ６は、入力電圧Ｖｉ（電源回路２の入力端子ＩＮの電圧）を第１出力電圧Ｖｏ１（電源回路２の第１出力端子ＯＵＴ１の電圧）として出力するために設けられ、ｎ型トランジスタで構成されている。第１バイパススイッチ回路Ｔ６の入力端子は、電源回路２の入力端子ＩＮに接続されている。第１バイパススイッチ回路Ｔ６の出力端子は、電源回路２の第１出力端子ＯＵＴ１に接続されている。第１バイパススイッチ回路Ｔ６の制御端子は、ＤＣ−ＤＣコンバータＣＮＶにおける制御回路ＣＴＬのデコーダＤＥＣから供給される制御信号Ｄ６を受けている。
第２バイパススイッチ回路Ｔ７は、入力電圧Ｖｉを第２出力電圧Ｖｏ２（電源回路２の第２出力端子ＯＵＴ２の電圧）として出力するために設けられ、ｐ型トランジスタで構成されている。第２バイパススイッチ回路Ｔ７の入力端子は、電源回路２の入力端子ＩＮに接続されている。第２バイパススイッチ回路Ｔ７の出力端子は、電源回路２の第２出力端子ＯＵＴ２に接続されている。第２バイパススイッチ回路Ｔ７の制御端子は、ＤＣ−ＤＣコンバータＣＮＶにおける制御回路ＣＴＬのデコーダＤＥＣから供給される制御信号Ｄ７を受けている。第１平滑用コンデンサＣ１は、第１出力電圧Ｖｏ１を平滑化するために設けられ、電源回路２の第１出力端子ＯＵＴ１と接地線との間に接続されている。第２平滑用コンデンサＣ２は、第２出力電圧Ｖｏ２を平滑化するために設けられ、電源回路２の第２出力端子ＯＵＴ２と接地線との間に接続されている。
ＤＣ−ＤＣコンバータＣＮＶは、入力電圧Ｖｉの電圧値と不揮発性メモリ３の動作電圧の電圧値（第１出力電圧Ｖｏ１の電圧値）との組み合わせに応じて降圧型ＤＣ−ＤＣコンバータまたは昇圧型ＤＣ−ＤＣコンバータのいずれかとして動作する。ＤＣ−ＤＣコンバータＣＮＶは、降圧用メインスイッチングトランジスタＴ１、降圧用同期整流回路Ｔ２、チョークコイルＬ１、昇圧用メインスイッチングトランジスタＴ３、昇圧用同期整流回路Ｔ４、Ｔ５、ソフトスタート用コンデンサＣＳ、スイッチ回路ＳＷＭおよび制御回路ＣＴＬを備えて構成されている。
降圧用メインスイッチングトランジスタＴ１は、ｎ型トランジスタで構成されている。降圧用メインスイッチングトランジスタＴ１の入力端子は、電源回路２の入力端子ＩＮに接続されている。降圧用メインスイッチングトランジスタＴ１の出力端子は、チョークコイルＬ１の一端に接続されている。降圧用メインスイッチングトランジスタＴ１の制御端子は、制御回路ＣＴＬのデコーダＤＥＣから供給される制御信号Ｄ１を受けている。降圧用同期整流回路Ｔ２は、ｎ型トランジスタで構成されている。降圧用同期整流回路Ｔ２の入力端子は、接地線に接続されている。降圧用同期整流回路Ｔ２の出力端子は、チョークコイルＬ１の一端に接続されている。降圧用同期整流回路Ｔ２の制御端子は、制御回路ＣＴＬのデコーダＤＥＣから供給される制御信号Ｄ２を受けている。
昇圧用メインスイッチングトランジスタＴ３は、ｎ型トランジスタで構成されている。昇圧用メインスイッチングトランジスタＴ３の入力端子は、チョークコイルＬ１の他端に接続されている。昇圧用メインスイッチングトランジスタＴ３の出力端子は、接地線に接続されている。昇圧用メインスイッチングトランジスタＴ３の制御端子は、制御回路ＣＴＬのデコーダＤＥＣから供給される制御信号Ｄ３を受けている。昇圧用同期整流回路Ｔ４は、ｎ型トランジスタで構成されている。昇圧用同期整流回路Ｔ４の入力端子は、チョークコイルＬ１の他端に接続されている。昇圧用同期整流回路Ｔ４の出力端子は、電源回路２の第１出力端子ＯＵＴ１に接続されている。昇圧用同期整流回路Ｔ４の制御端子は、制御回路ＣＴＬのデコーダＤＥＣから供給される制御信号Ｄ４を受けている。昇圧用同期整流回路Ｔ５は、ｎ型トランジスタで構成されている。昇圧用同期整流回路Ｔ５の入力端子は、チョークコイルＬ１の他端に接続されている。昇圧用同期整流回路Ｔ５の出力端子は、電源回路２の第２出力端子ＯＵＴ２に接続されている。昇圧用同期整流回路Ｔ５の制御端子は、制御回路ＣＴＬのデコーダＤＥＣから供給される制御信号Ｄ５を受けている。
ソフトスタート用コンデンサＣＳの一端は、制御回路ＣＴＬにおける誤差増幅器ＥＲＡ１の第１および第２非反転入力端子のうち第２非反転入力端子に接続されている。ソフトスタート用コンデンサＣＳの他端は、接地線に接続されている。ソフトスタート用コンデンサＣＳは、ＤＣ−ＤＣコンバータＣＮＶの起動に伴って定電流回路（図示せず）を介して徐々に充電され、ＤＣ−ＤＣコンバータＣＮＶの停止に伴って放電抵抗（図示せず）を介して徐々に放電される。
スイッチ回路ＳＷＭは、不揮発性メモリ３の動作電圧として３．３Ｖまたは１．８Ｖのいずれが要求されているのかを示すメモリ電圧要求信号ＭＥＭを生成するために設けられている。スイッチ回路ＳＷＭは、不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき、メモリ電圧要求信号ＭＥＭを高レベルに設定するためにオフ状態になる。スイッチ回路ＳＷＭは、不揮発性メモリ３の動作電圧として１．８Ｖが要求されているとき、メモリ電圧要求信号ＭＥＭを低レベルに設定するためにオン状態になる。
制御回路ＣＴＬは、抵抗Ｒ１〜Ｒ６、スイッチ回路ＳＷ１、ＳＷ２、電圧発生器Ｅ１〜Ｅ４、誤差増幅器ＥＲＡ１、三角波発振器ＯＳＣ、降圧用ＰＷＭ比較器ＰＷＭ１、昇圧用ＰＷＭ２およびデコーダＤＥＣを備えて構成されている。抵抗Ｒ１の一端は、電源回路２の第１出力端子ＯＵＴ１に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、接地線に接続されている。抵抗Ｒ３の一端は、電源回路２の第２出力端子ＯＵＴ２に接続されている。抵抗Ｒ３の他端は、抵抗Ｒ４の一端に接続されている。抵抗Ｒ４の他端は、接地線に接続されている。電圧発生器Ｅ１は、基準電圧Ｖｅ１を発生させる。電圧発生器Ｅ２は、基準電圧Ｖｅ２を発生させる。
スイッチ回路ＳＷ１は、デコーダＤＥＣから供給される制御信号ＳＷＤ１が高レベルを示すときに抵抗Ｒ１、Ｒ２の接続ノードを誤差増幅器ＥＲＡ１の反転入力端子に接続し、制御信号ＳＷＤ１が低レベルを示すときに抵抗Ｒ３、Ｒ４の接続ノードを誤差増幅器ＥＲＡ１の反転入力端子に接続する。スイッチ回路ＳＷ２は、デコーダＤＥＣから供給される制御信号ＳＷＤ２が高レベルを示すときに電圧発生器Ｅ１の出力端子を誤差増幅器ＥＲＡ１の第１非反転入力端子に接続し、制御信号ＳＷＤ２が低レベルを示すときに電圧発生器Ｅ２の出力端子を誤差増幅器ＥＲＡ１の第１非反転入力端子に接続する。
誤差増幅器ＥＲＡ１は、スイッチ回路ＳＷ１を介して供給される電圧を反転入力端子で受け、スイッチ回路ＳＷ２を介して供給される電圧を第１非反転入力端子で受け、ソフトスタート用コンデンサＣＳにより生成される電圧を第２非反転入力端子で受けている。誤差増幅器ＥＲＡ１は、反転入力端子の電圧と第１非反転入力端子の電圧および第２非反転入力端子の電圧の中で低い方との電圧差を増幅して出力信号ＤＦ１を生成する。三角波発振器ＯＳＣは、所定周期の三角波信号ＴＷを発生させる。電圧発生器Ｅ３は、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧からオフセット電圧Ｖｅ３を減じて出力信号ＤＦ２を生成する。なお、オフセット電圧Ｖｅ３は、三角波発振器ＯＳＣから供給される三角波信号ＴＷの波高値と等しい電圧値に設定されている。
降圧用ＰＷＭ比較器ＰＷＭ１は、誤差増幅器ＥＲＡ１の出力信号ＤＦ１を反転入力端子で受け、三角波発振器ＯＳＣから供給される三角波信号ＴＷを非反転入力端子で受けている。降圧用ＰＷＭ比較器ＰＷＭ１は、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧が三角波信号ＴＷの電圧より高いとき、出力信号Ｑ１を高レベルに設定するとともに、出力信号／Ｑ１を低レベルに設定する。降圧用ＰＷＭ比較器ＰＷＭ１は、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧が三角波信号ＴＷの電圧より低いとき、出力信号Ｑ１を低レベルに設定するとともに、出力信号／Ｑ１を高レベルに設定する。
昇圧用ＰＷＭ比較器ＰＷＭ２は、電圧発生器Ｅ３の出力信号ＤＦ２を反転入力端子で受け、三角波発振器ＯＳＣから供給される三角波信号ＴＷを非反転入力端子で受けている。昇圧用ＰＷＭ比較器ＰＷＭ２は、電圧発生器Ｅ３の出力信号ＤＦ２の電圧が三角波信号ＴＷの電圧より高いとき、出力信号Ｑ２を高レベルに設定するとともに、出力信号／Ｑ２を低レベルに設定する。昇圧用ＰＷＭ比較器ＰＷＭ２は、電圧発生器Ｅ３の出力信号ＤＦ２の電圧が三角波信号ＴＷの電圧より低いとき、出力信号Ｑ２を低レベルに設定するとともに、出力信号／Ｑ２を高レベルに設定する。
抵抗Ｒ５の一端は、電源回路２の入力端子ＩＮに接続されている。抵抗Ｒ５の他端は、抵抗Ｒ６の一端に接続されている。抵抗Ｒ６の他端は、接地線に接続されている。電圧発生器Ｅ４は、基準電圧Ｖｅ４を発生させる。電圧比較器ＣＭＰは、入力電圧Ｖｉが３．３Ｖまたは１．８Ｖのいずれであるかを判定するために設けられている。電圧比較器ＣＭＰは、抵抗Ｒ５、Ｒ６の接続ノードの電圧（抵抗Ｒ５、Ｒ６により入力電圧Ｖｉを分圧した電圧）を反転入力端子で受け、電圧発生器Ｅ４から供給される基準電圧Ｖｅ４を非反転入力端子で受けている。電圧比較器ＣＭＰは、抵抗Ｒ５、Ｒ６の接続ノードの電圧が基準電圧Ｖｅ４より高いときに出力信号ＪＤＧを高レベルに設定し、抵抗Ｒ５、Ｒ６の接続ノードの電圧が基準電圧Ｖｅ４より低いときに出力信号ＪＤＧを低レベルに設定する。デコーダＤＥＣは、電圧比較器ＣＭＰの出力信号ＪＤＧ、メモリ電圧要求信号ＭＥＭ、降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１、／Ｑ１および昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２、／Ｑ２に基づいて、制御信号ＳＷＤ１、ＳＷＤ２、Ｄ１〜Ｄ７を生成する。
図３は、デコーダＤＥＣの動作を示している。電圧比較器ＣＭＰの出力信号ＪＤＧが高レベルに設定され、且つスイッチ回路ＳＷＭにより生成されるメモリ電圧要求信号ＭＥＭが高レベルに設定されているとき（入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき）、デコーダＤＥＣは、制御信号ＳＷＤ１、ＳＷＤ２、Ｄ４を低レベルに設定するとともに、制御信号Ｄ６、Ｄ７を高レベルに設定する。また、デコーダＤＥＣは、降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１、／Ｑ１を制御信号Ｄ１、Ｄ２として出力するとともに、昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２、／Ｑ２を制御信号Ｄ３、Ｄ５として出力する。
電圧比較器ＣＭＰの出力信号ＪＤＧが高レベルに設定され、且つスイッチ回路ＳＷＭにより生成されるメモリ電圧要求信号ＭＥＭが低レベルに設定されているとき（入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として１．８Ｖが要求されているとき）、デコーダＤＥＣは、制御信号ＳＷＤ１、Ｄ７を高レベルに設定するとともに、制御信号ＳＷＤ２、Ｄ６を低レベルに設定する。また、デコーダＤＥＣは、降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１、／Ｑ１を制御信号Ｄ１、Ｄ２として出力するとともに、昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２を制御信号Ｄ３として出力し、昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号／Ｑ２を制御信号Ｄ４、Ｄ５として出力する。
電圧比較器ＣＭＰの出力信号ＪＤＧが低レベルに設定され、且つスイッチ回路ＳＷＭにより生成されるメモリ電圧要求信号ＭＥＭが高レベルに設定されているとき（入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき）、デコーダＤＥＣは、制御信号ＳＷＤ１、ＳＷＤ２を高レベルに設定するとともに、制御信号Ｄ５、Ｄ６、Ｄ７を低レベルに設定する。また、デコーダＤＥＣは、降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１、／Ｑ１を制御信号Ｄ１、Ｄ２として出力するとともに、昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２、／Ｑ２を制御信号Ｄ３、Ｄ４として出力する。
電圧比較器ＣＭＰの出力信号ＪＤＧが低レベルに設定され、且つスイッチ回路ＳＷＭにより生成されるメモリ電圧要求信号ＭＥＭが低レベルに設定されているとき（入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として１．８Ｖが要求されているとき）、デコーダＤＥＣは、制御信号ＳＷＤ１、Ｄ７を高レベルに設定するとともに、制御信号ＳＷＤ２、Ｄ６を低レベルに設定する。また、デコーダＤＥＣは、降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１、／Ｑ１を制御信号Ｄ１、Ｄ２として出力するとともに、昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２を制御信号Ｄ３として出力し、昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号／Ｑ２を制御信号Ｄ４、Ｄ５として出力する。
ここで、電源回路２の動作について、入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されている場合（第１モード）と、入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として１．８Ｖが要求されている場合（第２モード）と、入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されている場合（第３モード）と、入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として１．８Ｖが要求されている場合（第４モード）とに分けて説明する。
図４は、電源回路２の動作（第１モード）を示している。入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき、制御信号Ｄ４は低レベルに設定され、制御信号Ｄ６は高レベルに設定される。これにより、昇圧用同期整流回路Ｔ４は常にオフ状態となり、第１バイパススイッチ回路Ｔ６は常にオン状態になる。従って、入力電圧Ｖｉが第１出力電圧Ｖｏ１として出力される。また、制御信号Ｄ７は高レベルに固定される。これにより、第２バイパススイッチ回路Ｔ７は、常にオフ状態になる。
制御信号ＳＷＤ１、ＳＷＤ２は、低レベルに設定される。従って、スイッチ回路ＳＷ１は抵抗Ｒ３、Ｒ４の接続ノードを誤差増幅器ＥＲＡ１の反転入力端子に接続し、スイッチ回路ＳＷ２は電圧発生器Ｅ２の出力端子を誤差増幅器ＥＲＡ１の第１非反転入力端子に接続する。ソフトスタート用コンデンサＣＳはＤＣ−ＤＣコンバータＣＮＶの動作中に定電流回路により充電されているため、誤差増幅器ＥＲＡ１において、第２非反転入力端子の電圧は第１非反転入力端子の電圧より高い。従って、ＤＣ−ＤＣコンバータＣＮＶの動作中に、誤差増幅器ＥＲＡ１は、抵抗Ｒ３、Ｒ４により第２出力電圧Ｖｏ２を分圧した電圧と基準電圧Ｖｅ２との電圧差を増幅して出力信号ＤＦ１を生成する。
降圧用ＰＷＭ比較器ＰＷＭ１は、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧が三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧より高いとき、出力信号Ｑ１を高レベルに設定するとともに出力信号／Ｑ１を低レベルに設定し、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧が三角波信号ＴＷの電圧より低いとき、出力信号Ｑ１を低レベルに設定するとともに出力信号／Ｑ１を高レベルに設定する。降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１、／Ｑ１は、制御信号Ｄ１、Ｄ２として出力される。
昇圧用ＰＷＭ比較器ＰＷＭ２は、電圧発生器Ｅ３の出力信号ＤＦ２の電圧（誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧からオフセット電圧Ｖｅ３を減じた電圧）が三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧より高いとき、出力信号Ｑ２を高レベルに設定するとともに出力信号／Ｑ２を低レベルに設定し、電圧発生器Ｅ３の出力信号ＤＦ２の電圧が三角波信号ＴＷの電圧より低いとき、出力信号Ｑ２を低レベルに設定するとともに出力信号／Ｑ２を高レベルに設定する。昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２、／Ｑ２は、制御信号Ｄ３、Ｄ５として出力される。
図５は、降圧用ＰＷＭ比較器ＰＷＭ１および昇圧用ＰＷＭ比較器ＰＷＭ２の動作（第１モード）を示している。入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき、昇圧用ＰＷＭ比較器ＰＷＭ２において、反転入力端子の電圧（電圧発生器Ｅ３の出力信号ＤＦ２の電圧）は非反転入力端子の電圧（三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧）より常に低いため、出力信号Ｑ２は常に低レベルに設定され、出力信号／Ｑ２は常に高レベルに設定される（０％デューティ状態）。昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２は制御信号Ｄ３として出力されるため、昇圧用メインスイッチングトランジスタＴ３は常にオフ状態になる。また、昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号／Ｑ２は制御信号Ｄ５として出力されるため、昇圧用同期整流回路Ｔ５は常にオン状態になる。
一方、降圧用ＰＷＭ比較器ＰＷＭ１において、反転入力端子の電圧（誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧）が非反転入力端子の電圧（三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧）より高いとき、出力信号Ｑ１が高レベルに設定されるとともに、出力信号／Ｑ１が低レベルに設定される。降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１、／Ｑ１は制御信号Ｄ１、Ｄ２として出力されるため、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧が三角波信号ＴＷの電圧より高いとき、降圧用メインスイッチングトランジスタＴ１がオン状態になるとともに、降圧用同期整流回路Ｔ２がオフ状態になる。
降圧用ＰＷＭ比較器ＰＷＭ１において、非反転入力端子の電圧（誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧）が非反転入力端子の電圧（三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧）より低いとき、出力信号Ｑ１が低レベルに設定されるとともに、出力信号／Ｑ１が高レベルに設定される。降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１、／Ｑ１は制御信号Ｄ１、Ｄ２として出力されるため、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧が三角波信号ＴＷの電圧より低いとき、降圧用メインスイッチングトランジスタＴ１がオフ状態になるとともに、降圧用同期整流回路Ｔ２がオン状態になる。
降圧用メインスイッチングトランジスタＴ１がオン状態になると、降圧用同期整流回路Ｔ２がオフ状態になり、入力側からチョークコイルＬ１を介して負荷に電流が供給される。チョークコイルＬ１の両端には入力電圧Ｖｉと第２出力電圧Ｖｏ２との電圧差が印可されるため、チョークコイルＬ１を流れる電流は時間の経過に伴って増加し、負荷に供給される電流も時間の経過に伴って増加する。また、チョークコイルＬ１を電流が流れることで、チョークコイルＬ１にはエネルギーが蓄積される。そして、降圧用メインスイッチングトランジスタＴ１がオフ状態になると、昇圧用同期整流回路Ｔ２がオン状態になり、チョークコイルＬ１に蓄積されたエネルギーが放電される。このとき、第２出力電圧Ｖｏ２は、入力電圧Ｖｉ、降圧用メインスイッチングトランジスタＴ１のオン期間Ｔｏｎおよび降圧用メインスイッチングトランジスタＴ１のオフ期間Ｔｏｆｆを用いて式（１）で表される。
Ｖｏ２＝｛Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）｝×Ｖｉ・・・（１）
また、チョークコイルＬ１を流れる電流は、降圧用メインスイッチングトランジスタＴ１のオン期間では入力側から出力側に流れ、降圧用メインスイッチングトランジスタＴ１のオフ期間では降圧用同期整流回路Ｔ２を介して供給される。従って、平均入力電流Ｉｉは、出力電流Ｉｏ、降圧用メインスイッチングトランジスタＴ１のオン期間Ｔｏｎおよび降圧用メインスイッチングトランジスタＴ１のオン期間Ｔｏｆｆを用いて式（２）で表される。
Ｉｉ＝｛Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）｝×Ｉｏ・・・（２）
従って、入力電圧Ｖｉの変動に起因して第２出力電圧Ｖｏ２が変動する場合、第２出力電圧Ｖｏ２の変動を検出して降圧用メインスイッチングトランジスタＴ１のオン期間／オフ期間の比率を制御することで、第２出力電圧Ｖｏ２を一定に保つことができる。同様に、負荷の変動に起因して第２出力電圧Ｖｏ２が変動する場合も、第２出力電圧Ｖｏ２の変動を検出して降圧用メインスイッチングトランジスタＴ１のオン期間／オフ期間の比率を制御することで、第２出力電圧Ｖｏ２を一定に保つことができる。このように、ＰＷＭ制御方式のＤＣ−ＤＣコンバータＣＮＶでは、降圧用メインスイッチングトランジスタＴ１のオン期間／オフ期間の比率を制御することにより、第２出力電圧Ｖｏ２を制御することが可能である。
ところで、ＤＣ−ＤＣコンバータＣＮＶの起動時には、第２出力電圧Ｖｏ２は０Ｖであるため、入力電圧Ｖｉと第２出力電圧Ｖｏ２との電圧差が最大になり、誤差増幅器ＥＲＡ１において第１非反転入力端子の電圧が第２非反転入力端子の電圧より低いと仮定した場合、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧も最大になる。この場合、降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１のパルス幅（高レベル期間）が最大になり、降圧用メインスイッチングトランジスタＴ１のオン期間が最大になる。また、チョークコイルＬ１を流れる最大電流Ｉｐｅａｋは、入力電圧Ｖｉ、第２出力電圧Ｖｏ２、チョークコイルＬ１のインダクタンスＬおよび降圧用メインスイッチングトランジスタＴ１のオン期間Ｔｏｎを用いて式（３）で表される。
Ｉｐｅａｋ＝｛（Ｖｉ−Ｖｏ２）／Ｌ｝×Ｔｏｎ・・・（３）
ＤＣ−ＤＣコンバータＣＮＶの起動時には、第２出力電圧Ｖｏ２は０Ｖであるため、チョークコイルＬ１に印可される電圧が最大になるとともに、降圧用メインスイッチングトランジスタＴ１のオン期間が最大になり、チョークコイルＬ１や降圧用メインスイッチングトランジスタＴ１に過大な突入電流が発生することが分かる。これは、ＤＣ−ＤＣコンバータＣＮＶが第２出力電圧Ｖｏ２を０Ｖから定格値（１．８Ｖ）まで一気に上昇させようとするために発生する。
しかしながら、ＤＣ−ＤＣコンバータＣＮＶの起動時には、ソフトスタート用コンデンサＣＳが定電流回路により徐々に充電されることで、ソフトスタート用コンデンサＣＳにより生成される電圧（誤差増幅器ＥＲＡ１の第２非反転入力端子の電圧）は、０Ｖから徐々に上昇する。従って、ＤＣ−ＤＣコンバータＣＮＶの起動時には、誤差増幅器ＥＲＡ１は、抵抗Ｒ３、Ｒ４により第２出力電圧Ｖｏ２を分圧した電圧とソフトスタート用コンデンサＣＳにより生成される電圧との電圧差を増幅して出力信号ＤＦ１を生成する。ＤＣ−ＤＣコンバータＣＮＶの起動時には、第２出力電圧Ｖｏ２は０Ｖであるため、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧は最小になり、降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１のパルス幅も最小になる。このため、降圧用メインスイッチングトランジスタＴ１のオン期間が最小になり、突入電流が防止される。
また、ソフトスタート用コンデンサＣＳにより生成される電圧は、第２出力電圧Ｖｏ２を規定する電圧であり、所定の立ち上がり傾斜で徐々に上昇する。このため、第２出力電圧Ｖｏ２もそれに比例して上昇する。従って、第２出力電圧Ｖｏ２の立ち上がり傾斜は、ソフトスタート用コンデンサＣＳにより生成される電圧の立ち上がり傾斜により規定される。ソフトスタート用コンデンサＣＳにより生成される電圧が上昇して基準電圧Ｖｅ２より高くなると、誤差増幅器ＥＲＡ１は、抵抗Ｒ３、Ｒ４により第２出力電圧Ｖｏ２を分圧した電圧と基準電圧Ｖｅ２との電圧差を増幅して出力電圧ＤＦ１を生成する。従って、ソフトスタート用コンデンサＣＳにより生成される電圧が基準電圧Ｖｅ２に到達した後には、第２出力電圧Ｖｏ２は基準電圧Ｖｅ２により規定される。なお、ＤＣ−ＤＣコンバータＣＮＶの停止時には、ソフトスタート用コンデンサＣＳが放電抵抗により徐々に放電され、ソフトスタート用コンデンサＣＳにより生成される電圧が徐々に下降するため、第２出力電圧Ｖｏ２を徐々に下降させることができる。
図６は、第２出力電圧Ｖｏ２の立ち上がり特性（第１モード）を示している。時刻ｔ１において、ＤＣ−ＤＣコンバータＣＮＶが起動されると、ソフトスタート用コンデンサＣＳが定電流回路により徐々に充電される。これにより、ソフトスタート用コンデンサＣＳにより生成される電圧が時間の経過とともに上昇する。これに伴って、第２出力電圧Ｖｏ２も時間の経過とともに上昇する。時刻ｔ２において、ソフトスタート用コンデンサＣＳにより生成される電圧が基準電圧Ｖｅ２に到達すると、それ以降、第２出力電圧Ｖｏ２は基準電圧Ｖｅ２により制御されて一定に保たれる。
図７は、電源回路２の動作（第２モード）を示している。入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として１．８Ｖが要求されているとき、制御信号Ｄ６は、低レベルに設定される。これにより、第１バイパススイッチ回路Ｔ６は、常にオフ状態になる。また、制御信号ＳＷＤ１は、高レベルに設定される。このため、スイッチ回路ＳＷ１は、抵抗Ｒ１、Ｒ２の接続ノードを誤差増幅器ＥＲＡ１の反転入力端子に接続する。昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号／Ｑ２は、制御信号Ｄ５として出力されるだけでなく、制御信号Ｄ４としても出力される。これら以外の動作は、電源回路２の第１モード時の動作と同一であるため、ここでの重複した説明は省略する。
図８は、電源回路２の動作（第３モード）を示している。入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき、制御信号Ｄ５、Ｄ７は低レベルに設定される。これにより、昇圧用同期整流回路Ｔ５は常にオフ状態となり、第２バイパススイッチ回路Ｔ７は常にオン状態になる。従って、入力電圧Ｖｉが第２出力電圧Ｖｏ２として出力される。また、制御信号Ｄ６は、低レベルに設定される。これにより、第１バイパススイッチ回路Ｔ６は、常にオフ状態になる。
制御信号ＳＷＤ１、ＳＷＤ２は、高レベルに設定される。従って、スイッチ回路ＳＷ１は抵抗Ｒ１、Ｒ２の接続ノードを誤差増幅器ＥＲＡ１の反転入力端子に接続し、スイッチ回路ＳＷ２は電圧発生器Ｅ１の出力端子を誤差増幅器ＥＲＡ１の第１非反転入力端子に接続する。ソフトスタート用コンデンサＣＳはＤＣ−ＤＣコンバータＣＮＶの動作中に定電流回路により充電されているため、誤差増幅器ＥＲＡ１において、第２非反転入力端子の電圧は第１非反転入力端子の電圧より高い。従って、誤差増幅器ＥＲＡ１は、抵抗Ｒ１、Ｒ２により第１出力電圧Ｖｏ１を分圧した電圧と基準電圧Ｖｅ１との電圧差を増幅して出力信号ＤＦ１を生成する。
降圧用ＰＷＭ比較器ＰＷＭ１は、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧が三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧より高いとき、出力信号Ｑ１を高レベルに設定するとともに出力信号／Ｑ１を低レベルに設定し、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧が三角波信号ＴＷの電圧より低いとき、出力信号Ｑ１を低レベルに設定するとともに出力信号／Ｑ１を高レベルに設定する。降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１、／Ｑ１は、制御信号Ｄ１、Ｄ２として出力される。
昇圧用ＰＷＭ比較器ＰＷＭ２は、電圧発生器Ｅ３の出力信号ＤＦ２の電圧（誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧からオフセット電圧Ｖｅ３を減じた電圧）が三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧より高いとき、出力信号Ｑ２を高レベルに設定するとともに出力信号／Ｑ２を低レベルに設定し、電圧発生器Ｅ３の出力信号ＤＦ２の電圧が三角波信号ＴＷの電圧より低いとき、出力信号Ｑ２を低レベルに設定するとともに出力信号／Ｑ２を高レベルに設定する。昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２、／Ｑ２は、制御信号Ｄ３、Ｄ４として出力される。
図９は、降圧用ＰＷＭ比較器ＰＷＭ１および昇圧用ＰＷＭ比較器ＰＷＭ２の動作（第３モード）を示している。入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき、降圧用ＰＷＭ比較器ＰＷＭ１において、反転入力端子の電圧（誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧）は非反転入力端子の電圧（三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧））より常に高いため、出力信号Ｑ１は常に高レベルに設定され、出力信号／Ｑ１は常に低レベルに設定される（１００％デューティ状態）。降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１は制御信号Ｄ１として出力されるため、降圧用メインスイッチングトランジスタＴ１は常にオン状態になる。また、降圧用ＰＷＭ比較器ＰＷＭ１の出力信号／Ｑ１は制御信号Ｄ２として出力されるため、降圧用同期整流回路Ｔ２は常にオフ状態になる。
一方、昇圧用ＰＷＭ比較器ＰＷＭ２において、反転入力端子の電圧（電圧発生器Ｅ３の出力信号ＤＦ２の電圧）が非反転入力端子の電圧（三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧）より高いとき、出力信号Ｑ２が高レベルに設定されるとともに、出力信号／Ｑ２が低レベルに設定される。昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２、／Ｑ２は制御信号Ｄ３、Ｄ４として出力されるため、電圧発生器Ｅ３の出力信号ＤＦ２の電圧が三角波信号ＴＷの電圧より高いとき、昇圧用メインスイッチングトランジスタＴ３がオン状態になるとともに、昇圧用同期整流回路Ｔ４がオフ状態になる。
昇圧用ＰＷＭ比較器ＰＷＭ２において、反転入力端子の電圧（電圧発生器Ｅ３の出力信号ＤＦ２の電圧）が非反転入力端子の電圧（三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧）より低いとき、出力信号Ｑ２が低レベルに設定されるとともに、出力信号／Ｑ２が高レベルに設定される。昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２、／Ｑ２は制御信号Ｄ３、Ｄ４として出力されるため、電圧発生器Ｅ３の出力信号ＤＦ２の電圧が三角波信号ＴＷの電圧より低いとき、昇圧用メインスイッチングトランジスタＴ３がオフ状態になるとともに、昇圧用同期整流回路Ｔ４がオン状態になる。
昇圧用メインスイッチングトランジスタＴ３がオン状態になると、昇圧用同期整流回路Ｔ４がオフ状態になり、入力側からチョークコイルＬ１に電流が供給される。チョークコイルＬの両端には入力電圧Ｖｉが印可されるため、チョークコイルＬ１を流れる電流は時間の経過に伴って増加し、負荷に供給される電流も時間の経過に伴って増加する。また、チョークコイルＬ１を電流が流れることで、チョークコイルＬ１にはエネルギーが蓄積される。そして、昇圧用メインスイッチングトランジスタＴ３がオフ状態になると、昇圧用同期整流回路Ｔ４がオン状態になり、チョークコイルＬ１に蓄積されたエネルギーが放電される。
昇圧用メインスイッチングトランジスタＴ３のオン期間において、チョークコイルＬ１を流れる電流ＩＬは、入力電圧Ｖｉ、チョークコイルＬ１のインダクタンスＬ、昇圧用メインスイッチングトランジスタＴ３のオン期間Ｔｏｎを用いて式（４）で表され、時間の経過に伴って増加する。
ＩＬ＝（Ｖｉ／Ｌ）×Ｔｏｎ・・・（４）
また、昇圧用メインスイッチングトランジスタＴ３のオフ期間において、チョークコイルＬ１を流れる電流ＩＬは、入力電圧Ｖｉ、第１出力電圧Ｖｏ１、チョークコイルＬ１のインダクタンスＬ、昇圧用メインスイッチングトランジスタＴ３のオフ期間Ｔｏｆｆを用いて式（５）で表され、時間の経過に伴って減少する。
ＩＬ＝｛（Ｖｏ１−Ｖｉ）／Ｌ｝×Ｔｏｆｆ・・・（５）
式（４）、（５）における電流ＩＬは等しいため、第１出力電圧Ｖｏ１は、入力電圧Ｖｉ、昇圧用メインスイッチングトランジスタＴ３のオン期間Ｔｏｎおよび昇圧用メインスイッチングトランジスタＴ３のオフ期間Ｔｏｆｆを用いて式（６）で表される。
Ｖｏ１＝｛（Ｔｏｎ＋Ｔｏｆｆ）／Ｔｏｆｆ｝×Ｖｉ・・・（６）
従って、入力電圧Ｖｉの変動に起因して第１出力電圧Ｖｏ１が変動する場合、第１出力電圧Ｖｏ１の変動を検出して昇圧用メインスイッチングトランジスタＴ３のオン期間／オフ期間の比率を制御することで、第１出力電圧Ｖｏ１を一定に保つことができる。同様に、負荷の変動に起因して第１出力電圧Ｖｏ１が変動する場合も、第１出力電圧Ｖｏ１の変動を検出して昇圧用メインスイッチングトランジスタＴ３のオン期間／オフ期間の比率を制御することで、第１出力電圧Ｖｏ１を一定に保つことができる。このように、ＰＷＭ制御方式のＤＣ−ＤＣコンバータＣＮＶでは、昇圧用メインスイッチングトランジスタＴ３のオン期間／オフ期間の比率を制御することにより、第１出力電圧Ｖｏ１を制御することが可能である。
ところで、ＤＣ−ＤＣコンバータＣＮＶの起動時に、誤差増幅器ＥＲＡ１において第１非反転入力端子の電圧が第２非反転入力端子の電圧より低いと仮定した場合、電源回路２の入力端子ＩＮと第１出力端子ＯＵＴ１とが昇圧用同期整流回路Ｔ４を介して接続されるため、入力電圧Ｖｉが第１出力電圧Ｖｏ１として突き抜けて、過大な突入電流が発生する。また、入力電圧Ｖｉが第１出力電圧Ｖｏ１として突き抜けるため、第１出力電圧Ｖｏ１の立ち上がり特性は、図１０に示すような立ち上がり特性になる。従って、第１出力電圧Ｖｏ１を０Ｖから定格値（３．３Ｖ）まで所定時間で立ち上げるような制御は不可能である。
しかしながら、電圧が誤差増幅器ＥＲＡ１の第２非反転入力端子にはソフトスタート用コンデンサＣＳにより生成される電圧が供給されるため、ＤＣ−ＤＣコンバータＣＮＶは、後述するように、降圧型ＤＣ−ＤＣコンバータとして始動し、第１出力電圧Ｖｏ１が入力電圧Ｖｉと等しくなると昇圧型ＤＣ−ＤＣコンバータに遷移する。これにより、突入電流の防止と第１出力電圧Ｖｏ１の立ち上がり傾斜の制御とが可能になる。
図１１は、ＤＣ−ＤＣコンバータＣＮＶの起動時における降圧用ＰＷＭ比較器ＰＷＭ１および昇圧用ＰＷＭ比較器ＰＷＭ２の動作（第３モード）を示している。ＤＣ−ＤＣコンバータＣＮＶの起動時には、ソフトスタート用コンデンサＣＳが定電流回路により徐々に充電されることで、ソフトスタート用コンデンサＣＳにより生成される電圧（誤差増幅器ＥＲＡ１の第２非反転入力端子の電圧）は、０Ｖから徐々に上昇する。従って、ＤＣ−ＤＣコンバータＣＮＶの起動時には、誤差増幅器ＥＲＡ１は、抵抗Ｒ１、Ｒ２により第１出力電圧Ｖｏ１を分圧した電圧とソフトスタート用コンデンサＣＳにより生成される電圧との電圧差を増幅して出力信号ＤＦ１を生成する。
このとき、昇圧用ＰＷＭ比較器ＰＷＭ２において、反転入力端子の電圧（電圧発生器Ｅ３の出力信号ＤＦ２の電圧）は非反転入力端子の電圧（三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧）より常に低いため、出力信号Ｑ２は常に低レベルに設定され、出力信号／Ｑ２は常に高レベルに設定される（０％デューティ状態）。昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２は制御信号Ｄ３として出力されるため、昇圧用メインスイッチングトランジスタＴ３は常にオフ状態になる。また、昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号／Ｑ２は制御信号Ｄ５として出力されるため、昇圧用同期整流回路Ｔ５は常にオン状態になる。
一方、降圧用ＰＷＭ比較器ＰＷＭ１において、反転入力端子の電圧（誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧）が非反転入力端子の電圧（三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧）より高いとき、出力信号Ｑ１が高レベルに設定されるとともに、出力信号／Ｑ１が低レベルに設定される。降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１、／Ｑ１は制御信号Ｄ１、Ｄ２として出力されるため、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧が三角波信号ＴＷの電圧より高いとき、降圧用メインスイッチングトランジスタＴ１がオン状態になるとともに、降圧用同期整流回路Ｔ２がオフ状態になる。
降圧用ＰＷＭ比較器ＰＷＭ１において、非反転入力端子の電圧（誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧）が非反転入力端子の電圧（三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧）より低いとき、出力信号Ｑ１が低レベルに設定されるとともに、出力信号／Ｑ１が高レベルに設定される。降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１、／Ｑ１は制御信号Ｄ１、Ｄ２として出力されるため、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧が三角波信号ＴＷの電圧より低いとき、降圧用メインスイッチングトランジスタＴ１がオフ状態になるとともに、降圧用同期整流回路Ｔ２がオン状態になる。
ＤＣ−ＤＣコンバータＣＮＶの起動時には、第１出力電圧Ｖｏ１は０Ｖであるため、誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧は最小になり、降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１のパルス幅も最小になる。このため、降圧用メインスイッチングトランジスタＴ１のオン期間が最小になり、突入電流が防止される。また、ソフトスタート用コンデンサＣＳにより生成される電圧は、第１出力電圧Ｖｏ１を規定する電圧であり、所定の立ち上がり傾斜で徐々に上昇する。このため、第１出力電圧Ｖｏ１もそれに比例して上昇する。従って、第１出力電圧Ｖｏ１の立ち上がり傾斜は、ソフトスタート用コンデンサＣＳにより生成される電圧の立ち上がり傾斜により規定される。
ソフトスタート用コンデンサＣＳにより生成される電圧が、第１出力電圧Ｖｏ１が入力電圧Ｖｉと等しくなる電圧より高くなると、誤差増幅器ＥＲＡ１の出力電圧ＤＦ１の電圧が三角波信号ＴＷの電圧より高くなる。降圧用ＰＷＭ比較器ＰＷＭ１において、反転入力端子の電圧（誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧）は非反転入力端子に供給される電圧（三角波発振器ＯＳＣから三角波信号ＴＷの電圧））より常に高いため、出力信号Ｑ１は常に高レベルに設定され、出力信号／Ｑ１は常に低レベルに設定される（１００％デューティ状態）。降圧用ＰＷＭ比較器ＰＷＭ１の出力信号Ｑ１は制御信号Ｄ１として出力されるため、降圧用メインスイッチングトランジスタＴ１は常にオン状態になる。また、降圧用ＰＷＭ比較器ＰＷＭ１の出力信号／Ｑ１は制御信号Ｄ２として出力されるため、降圧用同期整流回路Ｔ２は常にオフ状態になる。
一方、ソフトスタート用コンデンサＣＳにより生成される電圧が、第１出力電圧Ｖｏ１が入力電圧Ｖｉと等しくなる電圧より高くなると、電圧発生器Ｅ３の出力信号ＤＦ２の電圧（誤差増幅器ＥＲＡ１の出力信号ＤＦ１の電圧からオフセット電圧Ｖｅ３を減じた電圧）と三角波信号ＴＷの電圧とが交差するようになる。昇圧用ＰＷＭ比較器ＰＷＭ２において、反転入力端子の電圧（電圧発生器Ｅ３の出力信号ＤＦ２の電圧）が非反転入力端子の電圧（三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧）より高いとき、出力信号Ｑ２が高レベルに設定されるとともに、出力信号／Ｑ２が低レベルに設定される。昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２、／Ｑ２は制御信号Ｄ３、Ｄ４として出力されるため、電圧発生器Ｅ３の出力信号ＤＦ２の電圧が三角波信号ＴＷの電圧より高いとき、昇圧用メインスイッチングトランジスタＴ３がオン状態になるとともに、昇圧用同期整流回路Ｔ４がオフ状態になる。
昇圧用ＰＷＭ比較器ＰＷＭ２において、反転入力端子の電圧（電圧発生器Ｅ３の出力信号ＤＦ２の電圧）が非反転入力端子の電圧（三角波発振器ＯＳＣから供給される三角波信号ＴＷの電圧）より低いとき、出力信号Ｑ２が低レベルに設定されるとともに、出力信号／Ｑ２が高レベルに設定される。昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号Ｑ２、／Ｑ２は制御信号Ｄ３、Ｄ４として出力されるため、電圧発生器Ｅ３の出力信号ＤＦ２の電圧が三角波信号ＴＷの電圧より低いとき、昇圧用メインスイッチングトランジスタＴ３がオフ状態になるとともに、昇圧用同期整流回路Ｔ４がオン状態になる。
ソフトスタート用コンデンサＣＳにより生成される電圧が上昇して基準電圧Ｖｅ１より高くなると、誤差増幅器ＥＲＡ１は、抵抗Ｒ１、Ｒ２により第１出力電圧Ｖｏ１を分圧した電圧と基準電圧Ｖｅ１との電圧差を増幅して出力電圧ＤＦ１を生成する。従って、ソフトスタート用コンデンサＣＳにより生成される電圧が基準電圧Ｖｅ１に到達した後には、第１出力電圧Ｖｏ１は基準電圧Ｖｅ１により規定される。なお、ＤＣ−ＤＣコンバータＣＮＶの停止時には、ソフトスタート用コンデンサＣＳが放電抵抗により徐々に放電され、ソフトスタート用コンデンサＣＳにより生成される電圧が徐々に下降するため、第１出力電圧Ｖｏ１を徐々に下降させることができる。
図１２は、第１出力電圧Ｖｏ１の立ち上がり特性（第３モード）を示している。時刻ｔ１において、ＤＣ−ＤＣコンバータＣＮＶが起動されると、ソフトスタート用コンデンサＣＳが定電流回路により徐々に充電される。これにより、ソフトスタート用コンデンサＣＳにより供給される電圧が時間の経過とともに上昇する。これに伴って、第１出力電圧Ｖｏ１も時間の経過とともに上昇する。この間、ＤＣ−ＤＣコンバータＣＮＶは、降圧型ＤＣ−ＤＣコンバータとして動作する。
時刻ｔ２において、ソフトスタート用コンデンサＣＳにより生成される電圧が、第１出力電圧Ｖｏ１が入力電圧Ｖｉと等しくなる電圧より高くなると、ＤＣ−ＤＣコンバータＣＮＶは、降圧型ＤＣ−ＤＣコンバータから昇圧型ＤＣ−ＤＣコンバータに遷移する。第１出力電圧Ｖｏ１は、ソフトスタート用コンデンサＣＳにより生成される電圧の上昇に伴って引き続いて上昇する。時刻ｔ３において、ソフトスタート用コンデンサＣＳにより生成される電圧が基準電圧Ｖｅ１に到達すると、それ以降、第１出力電圧Ｖｏ１は基準電圧Ｖｅ１により制御されて一定に保たれる。
図１３は、電源回路２の動作（第４モード）を示している。入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として１．８Ｖが要求されているとき、制御信号Ｄ７は、高レベルに固定される。これにより、第２バイパススイッチ回路Ｔ７は、常にオフ状態になる。また、制御信号ＳＷＤ２は、低レベルに固定される。このため、スイッチ回路ＳＷ２は、電圧発生器Ｅ２の出力端子を誤差増幅器ＥＲＡ１の第１非反転入力端子に接続する。昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号／Ｑ２は、制御信号Ｄ４として出力されるだけでなく、制御信号Ｄ５としても出力される。これら以外の動作は、電源回路２の第３モード時の動作と同一であるため、ここでの重複した説明は省略する。
図１４は、デコーダＤＥＣの構成を示している。デコーダＤＥＣは、図３に示した動作を具現するために、抵抗Ｒ７、ゲート回路Ｇ１〜Ｇ５および出力傾斜制御回路ＳＣを備えて構成されている。抵抗Ｒ７の一端は、論理回路用電源電圧Ｖｈ（チャージポンプ回路などにより入力電圧Ｖｉを昇圧した電圧）の供給線に接続されている。抵抗Ｒ７の他端は、メモリ電圧要求信号ＭＥＭの信号線を介してスイッチ回路ＳＷＭ（図２）に接続されている。これにより、メモリ電圧要求信号ＭＥＭは、スイッチ回路ＳＷＭがオフ状態であるときに高レベルに設定され、スイッチ回路ＳＷＭがオン状態であるときに低レベルに設定される。
ゲート回路Ｇ１は、電圧比較器ＣＭＰの出力信号ＪＤＧが高レベルに設定され、且つメモリ電圧要求信号ＭＥＭが高レベルに設定されているとき（入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき）、制御信号ＳＷＤ１を低レベルに設定する。ゲート回路Ｇ１は、その他の条件下では、制御信号ＳＷＤ１を高レベルに設定する。
ゲート回路Ｇ２は、電圧比較器ＣＭＰの出力信号ＪＤＧが低レベルに設定され、且つメモリ電圧要求信号ＭＥＭが高レベルに設定されているとき（入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき）、制御信号ＳＷＤ２を高レベルに設定する。ゲート回路Ｇ２は、その他の条件下では、制御信号ＳＷＤ２を低レベルに設定する。
ゲート回路Ｇ３は、ゲート回路Ｇ１の出力信号が低レベルに設定されているとき（入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき）、制御信号Ｄ４を低レベルに設定する。ゲート回路Ｇ３は、ゲート回路Ｇ１の出力信号が高レベルに設定されているとき、昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号／Ｑ２を制御信号Ｄ４として出力する。
ゲート回路Ｇ４は、電圧比較器ＣＭＰの出力信号ＪＤＧが低レベルに設定され、且つメモリ電圧要求信号ＭＥＭが高レベルに設定されているとき（入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき）、出力信号を低レベルに設定する。ゲート回路Ｇ４は、その他の条件下では、出力信号を高レベルに設定する。
ゲート回路Ｇ５は、ゲート回路Ｇ４の出力信号が低レベルに設定されているとき（入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき）、制御信号Ｄ５を低レベルに設定する。ゲート回路Ｇ５は、ゲート回路Ｇ４の出力信号が高レベルに設定されているとき、昇圧用ＰＷＭ比較器ＰＷＭ２の出力信号／Ｑ２を制御信号Ｄ５として出力する。
出力傾斜制御回路ＳＣは、ゲート回路Ｇ１の出力信号（制御信号ＳＷＤ１）が低レベルに設定されているとき（入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき）、制御信号Ｄ６を高レベルに設定する。なお、図１５を用いて後述するように、出力傾斜制御回路ＳＣは、ゲート回路Ｇ１の出力信号が低レベルに設定されているとき、第１出力電圧Ｖｏ１および第２出力電圧Ｖｏ２の同時立ち上げを実現すべく制御信号Ｄ６の電圧を制御する。出力傾斜制御回路ＳＣは、ゲート回路Ｇ１の出力信号が高レベルに設定されているとき、制御信号Ｄ６を低レベルに設定する。
出力傾斜制御回路ＳＣは、ゲート回路Ｇ２の出力信号（制御信号ＳＷＤ２）が高レベルに設定されているとき（入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき）、制御信号Ｄ７を低レベルに設定する。なお、図１５を用いて後述するように、出力傾斜制御回路ＳＣは、ゲート回路Ｇ２の出力信号が高レベルに設定されているとき、第１出力電圧Ｖｏ１および第２出力電圧Ｖｏ２の同時立ち上げを実現すべく制御信号Ｄ７の電圧を制御する。出力傾斜制御回路ＳＣは、ゲート回路Ｇ２の出力信号が低レベルに設定されているとき、制御信号Ｓ７を高レベルに設定する。
図１５は、出力傾斜制御回路ＳＣの構成を示している。図１６は、第１出力電圧Ｖｏ１および第２出力電圧Ｖｏ２の同時立ち上げの様子を示している。出力傾斜制御回路ＳＣは、抵抗Ｒ１１〜Ｒ１５、スイッチ回路ＳＷ１１、ＳＷ１２、誤差増幅器ＥＲＡ１１、ＥＲＡ１２、トランジスタＴ１１〜Ｔ１３を備えて構成されている。抵抗Ｒ１１の一端は、電源回路２の第１出力端子ＯＵＴ１に接続されている。抵抗Ｒ１１の他端は、抵抗Ｒ１２の一端に接続されている。抵抗Ｒ１２の他端は、接地線に接続されている。
スイッチ回路ＳＷ１１は、ゲート回路Ｇ１の出力信号（制御信号ＳＷＤ１）が低レベルに設定されているとき（入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき）、電源回路２の第２出力端子ＯＵＴ２を誤差増幅器ＥＲＡ１１の非反転入力端子に接続する。スイッチ回路ＳＷ１１は、ゲート回路Ｇ１の出力信号が高レベルに設定されているとき、接地線を誤差増幅器ＥＲＡ１１の非反転入力端子に接続する。
誤差増幅器ＥＲＡ１１は、抵抗Ｒ１１、Ｒ１２の接続ノードの電圧（抵抗Ｒ１１、Ｒ１２により第１出力電圧Ｖｏ１を分圧した電圧）を反転入力端子で受け、スイッチ回路ＳＷ１１を介して供給される電圧を受けている。誤差増幅器ＥＲＡ１１は、抵抗Ｒ１１、Ｒ１２の接続ノードの電圧とスイッチ回路ＳＷ１１を介して供給される電圧との電圧差を増幅して出力信号を生成する。抵抗Ｒ１３およびトランジスタＴ１１（ｎ型トランジスタ）は、論理回路用電源電圧Ｖｈの供給線と接地線との間に直列接続されている。トランジスタＴ１１の制御端子は、誤差増幅器ＥＲＡ１１の出力信号を受けている。トランジスタ１２（ｐ型トランジスタ）および抵抗Ｒ１４は、論理回路用電源電圧Ｖｈの供給線と接地線との間に直列接続されている。トランジスタＴ１２の制御端子は、抵抗Ｒ１３およびトランジスタＴ１１の接続ノードに接続されている。トランジスタＴ１２および抵抗Ｒ１４の接続ノードは、第１バイパススイッチ回路Ｔ６の制御端子に接続されている。すなわち、トランジスタＴ１２および抵抗Ｒ１４の接続ノードに生成される信号は、制御信号Ｄ６として第１バイパススイッチ回路Ｔ６の制御端子に供給される。
スイッチ回路ＳＷ１２は、ゲート回路Ｇ２の出力信号（制御信号ＳＷＤ２）が高レベルに設定されているとき（入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき）、抵抗Ｒ１１、Ｒ１２の接続ノードを誤差増幅器ＥＲＡ１２の非反転入力端子に接続する。スイッチ回路ＳＷ１２は、ゲート回路Ｇ２の出力信号が低レベルに設定されているとき、接地線を誤差増幅器ＥＲＡ１２の非反転入力端子に接続する。
誤差増幅器ＥＲＡ１２は、第２出力電圧Ｖｏ２を反転入力端子で受け、スイッチ回路ＳＷ１２を介して供給される電圧を非反転入力端子で受けている。誤差増幅器ＥＲＡ１２は、第２出力電圧Ｖｏ２とスイッチ回路ＳＷ１２を介して供給される電圧との電圧差を増幅して出力信号を生成する。抵抗１５およびトランジスタＴ１３（ｎ型トランジスタ）は、電源回路２の入力端子ＩＮと接地線との間に直列接続されている。トランジスタＴ１３の制御端子は、誤差増幅器ＥＲＡ１２の出力信号を受けている。抵抗Ｒ１５およびトランジスタＴ１３の接続ノードは、第２バイパススイッチ回路Ｔ７の制御端子に接続されている。すなわち、抵抗Ｒ１５およびトランジスタＴ１３の接続ノードに生成される信号は、制御信号Ｄ７として第２バイパススイッチ回路Ｔ７の制御端子に供給される。
以上のような構成の出力傾斜制御回路ＳＣでは、入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき、スイッチ回路ＳＷ１１を介して第２出力電圧Ｖｏ２が誤差増幅器ＥＲＡ１１の非反転入力端子に供給される。このため、誤差増幅器ＥＲＡ１１は、抵抗Ｒ１１、Ｒ１２により第１出力電圧Ｖｏ１を分圧した電圧と第２出力電圧Ｖｏ２との電圧差を増幅して出力信号を生成する。
第２出力電圧Ｖｏ２（誤差増幅器ＥＲＡ１１の非反転入力端子の電圧）が一定であるとき、抵抗Ｒ１１、Ｒ１２により第１出力電圧Ｖｏ１を分圧した電圧（誤差増幅器ＥＲＡ１１の反転入力端子の電圧）が第２出力電圧Ｖｏ２より低くなると、誤差増幅器ＥＲＡ１１の出力信号の電圧が上昇するため、抵抗Ｒ１３およびトランジスタＴ１１の接続ノードの電圧が下降し、その結果、トランジスタＴ１２および抵抗Ｒ１４の接続ノードの電圧（制御信号Ｄ６の電圧）が上昇する。制御信号Ｄ６の電圧が上昇すると、第１バイパススイッチ回路Ｔ６のオン抵抗が小さくなるため、第１出力電圧Ｖｏ１が上昇する。
第１出力電圧Ｖｏ１が上昇することで抵抗Ｒ１１、Ｒ１２により第１出力電圧Ｖｏ１を分圧した電圧が第２出力電圧Ｖｏ２に近づくと、誤差増幅器ＥＲＡ１１の出力信号の電圧が下降するため、抵抗Ｒ１３およびトランジスタＴ１１の接続ノードの電圧が上昇し、その結果、トランジスタＴ１２および抵抗Ｒ１４の接続ノードの電圧（制御信号Ｄ６の電圧）が下降する。制御信号Ｄ６の電圧が下降すると、第１バイパススイッチ回路Ｔ６のオン抵抗が大きくなるため、第１出力電圧Ｖｏ１が下降する。
また、入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき、スイッチ回路ＳＷ１２を介して接地電圧（０Ｖ）が誤差増幅器ＥＲＡ１２の非反転入力端子に供給される。誤差増幅器ＥＲＡ１２において、非反転入力端子の電圧が０Ｖに設定されているとき、反転入力端子の電圧に拘わらず出力信号の電圧は０Ｖに設定される。このため、抵抗Ｒ１５およびトランジスタＴ１３で構成される駆動回路により制御信号Ｄ７が高レベルに設定され、第２バイパススイッチ回路Ｔ７がオフ状態になる。
このように、入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき、第１バイパススイッチ回路Ｔ６は、第２出力電圧Ｖｏ２（誤差増幅器ＥＲＡ１１の非反転入力端子の電圧）に対して第１出力電圧Ｖｏ１が一定になるようにリニアレギュレータとして機能する。従って、ＤＣ−ＤＣコンバータＣＮＶの起動時に、第２出力電圧Ｖｏ２が徐々に上昇すると、誤差増幅器ＥＲＡ１１の非反転入力端子の電圧が上昇するため、第１出力電圧Ｖｏ１も上昇する。この結果、図１６に示すように、第１出力電圧Ｖｏ１および第２出力電圧Ｖｏ２の同時立ち上げが実現される。
入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき、スイッチ回路ＳＷ１１を介して接地電圧（０Ｖ）が誤差増幅器ＥＲＡ１１の非反転入力端子に供給される。誤差増幅器ＥＲＡ１１において、非反転入力端子の電圧が０Ｖに設定されているとき、反転入力端子の電圧に拘わらず出力信号の電圧は０Ｖに設定される。このため、抵抗Ｒ１３、Ｒ１４およびトランジスタＴ１１、Ｔ１２で構成される駆動回路により制御信号Ｄ６が低レベルに設定され、第１バイパススイッチ回路Ｔ６がオフ状態になる。
また、入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき、スイッチ回路ＳＷ１２を介して抵抗Ｒ１１、Ｒ１２の接続ノードの電圧（抵抗Ｒ１１、Ｒ１２により第１出力電圧Ｖｏ１を分圧した電圧）が誤差増幅器ＥＲＡ１２の非反転入力端子に供給される。このため、誤差増幅器ＥＲＡ１２は、第２出力電圧Ｖｏ２と抵抗Ｒ１１、Ｒ１２により第１出力電圧Ｖｏ１を分圧した電圧との電圧差を増幅して出力信号を生成する。
抵抗Ｒ１１、Ｒ１２により第１出力電圧Ｖｏ１を分圧した電圧（誤差増幅器ＥＲＡ１２の非反転入力端子の電圧）が一定であるとき、第２出力電圧Ｖｏ２（誤差増幅器ＥＲＡ１２の反転入力端子の電圧）が抵抗Ｒ１１、Ｒ１２により第１出力電圧Ｖｏ１を分圧した電圧より低くなると、誤差増幅器ＥＲＡ１２の出力信号の電圧が上昇するため、抵抗Ｒ１５およびトランジスタＴ１３の接続ノードの電圧（制御信号Ｄ７の電圧）が下降する。制御信号Ｄ７の電圧が下降すると、第２バイパススイッチ回路Ｔ７のオン抵抗が小さくなるため、第２出力電圧Ｖｏ２が上昇する。
第２出力電圧Ｖｏ２が上昇することで第２出力電圧Ｖｏ２が抵抗Ｒ１１、Ｒ１２により第１出力電圧Ｖｏ１を分圧した電圧に近づくと、誤差増幅器ＥＲＡ１２の出力信号の電圧が下降するため、抵抗Ｒ１５およびトランジスタＴ１３の接続ノードの電圧（制御信号Ｄ７の電圧）が上昇する。制御信号Ｄ７の電圧が上昇すると、第２バイパススイッチ回路Ｔ７のオン抵抗が大きくなるため、第２出力電圧Ｖｏ２が下降する。
このように、入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として３．３Ｖが要求されているとき、第２バイパススイッチ回路Ｔ７は、抵抗Ｒ１１、Ｒ１２により第１出力電圧Ｖｏ１を分圧した電圧（誤差増幅器ＥＲＡ１２の非反転入力端子の電圧）に対して第２出力電圧Ｖｏ２が一定になるようにリニアレギュレータとして機能する。従って、ＤＣ−ＤＣコンバータＣＮＶの起動時に、第１出力電圧Ｖｏ１が徐々に上昇すると、誤差増幅器ＥＲＡ１２の非反転入力端子の電圧が上昇するため、第２出力電圧Ｖｏ２も上昇する。この結果、図１６に示すように、第１出力電圧Ｖｏ１および第２出力電圧Ｖｏ２の同時立ち上げが実現される。
以上のような本発明の一実施形態では、入力電圧Ｖｉの電圧値と第１出力端子ＯＵＴ１に要求される電圧値（不揮発性メモリ３の動作電圧の電圧値）との組み合わせに応じてＤＣ−ＤＣコンバータＣＮＶ、第１バイパススイッチ回路Ｔ６および第２バイパススイッチ回路Ｔ７を動作させることで、不揮発性メモリ３とメモリカード制御回路４とでＤＣ−ＤＣコンバータＣＮＶを共有することができ、ＤＣ−ＤＣコンバータの個数を減らすことができる。
また、ＤＣ−ＤＣコンバータＣＮＶが昇圧型ＤＣ−ＤＣコンバータとして動作する際に、ＤＣ−ＤＣコンバータＣＮＶが起動されてからＤＣ−ＤＣコンバータＣＮＶの出力電圧（第１出力電圧Ｖｏ１）が入力電圧Ｖｉと等しくなるまでの期間、入力電圧Ｖｉの電圧値と第１出力端子ＯＴＵ１に要求される電圧値との組み合わせに拘わらずＤＣ−ＤＣコンバータＣＮＶを降圧型ＤＣ−ＤＣコンバータとして動作させることで、突入電流を確実に防止できるとともに、第１出力電圧Ｖｏ１の０Ｖから３．３Ｖまでの立ち上がり傾斜の制御が可能になる。更に、第１バイパススイッチ回路Ｔ６および第２バイパススイッチ回路Ｔ７をＤＣ−ＤＣコンバータＣＮＶに連動して動作させることで、第１出力電圧Ｖｏ１および第２出力電圧Ｖｏ２の同時立ち上げを実現できる。従って、第１出力電圧Ｖｏ１を電源電圧として使用する不揮発性メモリ３や第２出力電圧Ｖｏ２を電源電圧として使用するメモリカード制御回路４を構成する半導体装置がラッチアップを起こして焼損する危険性を回避できる。このように、メモリカード１の動作電圧が内部の不揮発性メモリ３の動作電圧に依存しないようにすることを効率性および安全性を確保したうえで実現できる。
なお、前述した本発明の一実施形態では、入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として１．８Ｖが要求されているとき（第２モード時）、第１出力電圧Ｖｏ１（不揮発性メモリ３の電源電圧）の変動が第２出力電圧Ｖｏ２（メモリカード制御回路４の電源電圧）の変動より大きくなる場合を考慮して、スイッチ回路ＳＷ１が抵抗Ｒ１、Ｒ２の接続ノードを誤差増幅器ＥＲＡ１の反転入力端子に接続する例について説明したが、本発明はかかる実施形態に限定されるものではない。入力電圧Ｖｉとして３．３Ｖが供給され、且つ不揮発性メモリ３の動作電圧として１．８Ｖが要求されているとき、第１出力電圧Ｖｏ１の変動と第２出力電圧Ｖｏ２の変動とでそれ程の違いがない場合には、スイッチ回路ＳＷ１が抵抗Ｒ３、Ｒ４の接続ノードを誤差増幅器ＥＲＡ１の反転入力端子に接続するようにしてもよい。
同様に、前述した本発明の一実施形態では、入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として１．８Ｖが要求されているとき（第４モード時）、第１出力電圧Ｖｏ１の変動が第２出力電圧Ｖｏ２の変動より大きくなる場合を考慮して、スイッチ回路ＳＷ１が抵抗Ｒ１、Ｒ２の接続ノードを誤差増幅器ＥＲＡ１の反転入力端子に接続する例について説明したが、本発明はかかる実施形態に限定されるものではない。入力電圧Ｖｉとして１．８Ｖが供給され、且つ不揮発性メモリ３の動作電圧として１．８Ｖが要求されているとき、第１出力電圧Ｖｏ１の変動と第２出力電圧Ｖｏ２の変動とでそれ程の違いがない場合には、スイッチ回路ＳＷ１が抵抗Ｒ３、Ｒ４の接続ノードを誤差増幅器ＥＲＡ１の反転入力端子に接続するようにしてもよい。
以上の実施形態において説明した発明を整理して、付記として以下に開示する。
（付記１）
第１所定値または前記第１所定値より小さい第２所定値のいずれかの電圧を受ける入力端子と、
前記第１または第２所定値のいずれかの電圧の出力が要求される第１出力端子と、
前記第２所定値の電圧の出力が要求される第２出力端子と、
前記入力端子の電圧値と前記第１出力端子に要求される電圧値との組み合わせに応じて、降圧モードまたは昇圧モードのいずれかで前記入力端子の電圧から出力電圧を生成して前記第１または第２出力端子の少なくともいずれかに出力するＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータから前記第１出力端子に電圧が出力されないときにオンして前記入力端子の電圧を前記第１出力端子に出力する第１バイパススイッチ回路と、
前記ＤＣ−ＤＣコンバータから前記第２出力端子に電圧が出力されないときにオンして前記入力端子の電圧を前記第２出力端子に出力する第２バイパススイッチ回路と、
前記ＤＣ−ＤＣコンバータが起動されてから前記ＤＣ−ＤＣコンバータの出力電圧が前記入力端子の電圧と等しくなるまでの期間、前記入力端子の電圧値と前記第１出力端子に要求される電圧値との組み合わせに拘わらず前記ＤＣ−ＤＣコンバータを降圧モードで動作させる起動制御回路と、
前記第１バイパススイッチ回路のオン時に前記第１バイパススイッチ回路の出力電圧の立ち上がり傾斜を前記ＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させ、前記第２バイパススイッチ回路のオン時に前記第２バイパススイッチ回路の出力電圧の立ち上がり傾斜を前記ＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させる出力傾斜制御回路とを備えることを特徴とする電源回路。
（付記２）
付記１記載の電源回路において、
前記ＤＣ−ＤＣコンバータは、
前記入力端子の電圧値が前記第１所定値であり、且つ前記第１出力端子に要求される電圧値が前記第１所定値である場合、降圧モードで前記入力端子の電圧から前記第２所定値の出力電圧を生成して前記第２出力端子に出力し、
前記入力端子の電圧値が前記第１所定値であり、且つ前記第１出力端子に要求される電圧値が前記第２所定値である場合、降圧モードで前記入力端子の電圧から前記第２所定値の出力電圧を生成して前記第１および第２出力端子に出力し、
前記入力端子の電圧値が前記第２所定値であり、且つ前記第１出力端子に要求される電圧値が前記第１所定値である場合、昇圧モードで前記入力端子の電圧から前記第１所定値の出力電圧を生成して前記第１出力端子に出力し、
前記入力端子の電圧値が前記第２所定値であり、且つ前記第１出力端子に要求される電圧値が前記第２所定値である場合、昇圧モードで前記入力端子の電圧から前記第２所定値の出力電圧を生成して前記第１および第２出力端子に出力することを特徴とする電源回路。
（付記３）
付記１記載の電源回路において、
前記出力傾斜制御回路は、
前記第１バイパススイッチ回路のオン時に、前記第１出力端子の電圧に追従する電圧と前記第２出力端子の電圧との電圧差を検出し、検出結果に応じて前記第１バイパススイッチ回路のオン抵抗を制御する第１オン抵抗制御回路と、
前記第２バイパススイッチ回路のオン時に、前記第２出力端子の電圧と前記第１出力端子の電圧に追従する電圧との電圧差を検出し、検出結果に応じて前記第２バイパススイッチ回路のオン抵抗を制御する第２オン抵抗制御回路とを備えることを特徴とする電源回路。
（付記４）
付記１記載の電源回路において、
前記電源回路は、不揮発性メモリと前記不揮発性メモリを制御するメモリ制御回路とを有するメモリカードに搭載され、
前記第１出力端子の電圧は、前記不揮発性メモリの電源電圧として用いられ、
前記第２出力端子の電圧は、前記メモリ制御回路の電源電圧として用いられることを特徴とする電源回路。
（付記５）
付記１記載の電源回路において、
前記電源回路は、半導体装置を用いて構成されることを特徴とする電源回路。
（付記６）
第１所定値または前記第１所定値より小さい第２所定値のいずれかの電圧を受ける入力端子と、
前記第１または第２所定値のいずれかの電圧の出力が要求される第１出力端子と、
前記第２所定値の電圧の出力が要求される第２出力端子と、
前記入力端子の電圧値と前記第１出力端子に要求される電圧値との組み合わせに応じて、降圧モードまたは昇圧モードのいずれかで前記入力端子の電圧から出力電圧を生成して前記第１または第２出力端子の少なくともいずれかに出力するＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータから前記第１出力端子に電圧が出力されないときにオンして前記入力端子の電圧を前記第１出力端子に出力する第１バイパススイッチ回路と、
前記ＤＣ−ＤＣコンバータから前記第２出力端子に電圧が出力されないときにオンして前記入力端子の電圧を前記第２出力端子に出力する第２バイパススイッチ回路とを備える電源回路で用いられる電源制御回路であって、
前記ＤＣ−ＤＣコンバータが起動されてから前記ＤＣ−ＤＣコンバータの出力電圧が前記入力端子の電圧と等しくなるまでの期間、前記入力端子の電圧値と前記第１出力端子に要求される電圧値との組み合わせに拘わらず前記ＤＣ−ＤＣコンバータを降圧モードで動作させる起動制御回路と、
前記第１バイパススイッチ回路のオン時に前記第１バイパススイッチ回路の出力電圧の立ち上がり傾斜を前記ＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させ、前記第２バイパススイッチ回路のオン時に前記第２バイパススイッチ回路の出力電圧の立ち上がり傾斜を前記ＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させる出力傾斜制御回路とを備えることを特徴とする電源制御回路。
（付記７）
付記６記載の電源制御回路において、
前記出力傾斜制御回路は、
前記第１バイパススイッチ回路のオン時に、前記第１出力端子の電圧に追従する電圧と前記第２出力端子の電圧との電圧差を検出し、検出結果に応じて前記第１バイパススイッチ回路のオン抵抗を制御する第１オン抵抗制御回路と、
前記第２バイパススイッチ回路のオン時に、前記第２出力端子の電圧と前記第１出力端子の電圧に追従する電圧との電圧差を検出し、検出結果に応じて前記第２バイパススイッチ回路のオン抵抗を制御する第２オン抵抗制御回路とを備えることを特徴とする電源制御回路。
（付記８）
付記６記載の電源制御回路において、
前記電源回路は、不揮発性メモリと前記不揮発性メモリを制御するメモリ制御回路とを有するメモリカードに搭載され、
前記第１出力端子の電圧は、前記不揮発性メモリの電源電圧として用いられ、
前記第２出力端子の電圧は、前記メモリ制御回路の電源電圧として用いられることを特徴とする電源制御回路。
（付記９）
第１所定値または前記第１所定値より小さい第２所定値のいずれかの電圧を受ける入力端子と、
前記第１または第２所定値のいずれかの電圧の出力が要求される第１出力端子と、
前記第２所定値の電圧の出力が要求される第２出力端子と、
前記入力端子の電圧値と前記第１出力端子に要求される電圧値との組み合わせに応じて、降圧モードまたは昇圧モードのいずれかで前記入力端子の電圧から出力電圧を生成して前記第１または第２出力端子の少なくともいずれかに出力するＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータから前記第１出力端子に電圧が出力されないときにオンして前記入力端子の電圧を前記第１出力端子に出力する第１バイパススイッチ回路と、
前記ＤＣ−ＤＣコンバータから前記第２出力端子に電圧が出力されないときにオンして前記入力端子の電圧を前記第２出力端子に出力する第２バイパススイッチ回路とを備える電源回路を制御する電源制御方法であって、
前記ＤＣ−ＤＣコンバータが起動されてから前記ＤＣ−ＤＣコンバータの出力電圧が前記入力端子の電圧と等しくなるまでの期間、前記入力端子の電圧値と前記第１出力端子に要求される電圧値との組み合わせに拘わらず前記ＤＣ−ＤＣコンバータを降圧モードで動作させる起動制御工程と、
前記第１バイパススイッチ回路のオン時に前記第１バイパススイッチ回路の出力電圧の立ち上がり傾斜を前記ＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させ、前記第２バイパススイッチ回路のオン時に前記第２バイパススイッチ回路の出力電圧の立ち上がり傾斜を前記ＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させる出力傾斜制御工程とを含むことを特徴とする電源制御方法。
（付記１０）
付記９記載の電源制御方法において、
前記出力傾斜制御工程は、
前記第１バイパススイッチ回路のオン時に、前記第１出力端子の電圧に追従する電圧と前記第２出力端子の電圧との電圧差を検出し、検出結果に応じて前記第１バイパススイッチ回路のオン抵抗を制御する第１オン抵抗制御工程と、
前記第２バイパススイッチ回路のオン時に、前記第２出力端子の電圧と前記第１出力端子の電圧に追従する電圧との電圧差を検出し、検出結果に応じて前記第２バイパススイッチ回路のオン抵抗を制御する第２オン抵抗制御工程とを含むことを特徴とする電源制御方法。
（付記１１）
付記９記載の電源制御方法において、
前記電源回路は、不揮発性メモリと前記不揮発性メモリを制御するメモリ制御回路とを有するメモリカードに搭載され、
前記第１出力端子の電圧は、前記不揮発性メモリの電源電圧として用いられ、
前記第２出力端子の電圧は、前記メモリ制御回路の電源電圧として用いられることを特徴とする電源制御方法。
以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれらに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
本発明の一実施形態を示す説明図である。 電源回路の構成を示す説明図である。 デコーダの動作を示す説明図である。 電源回路の動作（第１モード）を示す説明図である。 降圧用および昇圧用ＰＷＭ比較器の動作（第１モード）を示す説明図である。 第２出力電圧の立ち上がり特性（第１モード）を示す説明図である。 電源回路の動作（第２モード）を示す説明図である。 電源回路の動作（第３モード）を示す説明図である。 降圧用および昇圧用ＰＷＭ比較器の動作（第３モード）を示す説明図である。 第１出力電圧の立ち上がり特性（第３モード、ソフトスタート制御なし）を示す説明図である。 ＤＣ−ＤＣコンバータの起動時における降圧用および昇圧用ＰＷＭ比較器の動作（第３モード）を示す説明図である。 第１出力電圧の立ち上がり特性（第３モード、ソフトスタート制御あり）を示す説明図である。 電源回路の動作（第４モード）を示す説明図である。 デコーダの構成を示す説明図である。 出力傾斜制御回路の構成を示す説明図である。 第１および第２出力電圧の同時立ち上げの様子を示す説明図である。
符号の説明
１‥メモリカード；２‥電源回路；３‥不揮発性メモリ；４‥メモリカード制御回路；４ａ‥外部インタフェース回路；４ｂ‥メモリインタフェース回路；Ｃ１‥第１平滑用コンデンサ；Ｃ２‥第２平滑用コンデンサ；ＣＭＰ‥電圧比較器；ＣＮＶ‥ＤＣ−ＤＣコンバータ；ＣＳ‥ソフトスタート用コンデンサ；ＣＴＬ‥制御回路ＤＥＣ‥デコーダ；Ｅ１〜Ｅ４‥電圧発生器；ＥＲＡ１、ＥＲＡ１１、ＥＲＡ１２‥誤差増幅器；Ｇ１〜Ｇ５‥ゲート回路；Ｌ１‥チョークコイル；ＯＳＣ‥三角波発振器；ＰＷＭ１‥降圧用ＰＷＭ比較器；ＰＷＭ２‥昇圧用ＰＷＭ比較器；Ｒ１〜Ｒ７、Ｒ１１〜Ｒ１５‥抵抗；ＳＣ‥出力傾斜制御回路；ＳＷ１、ＳＷ２、ＳＷ１１、ＳＷ１２、ＳＷＭ‥スイッチ回路；Ｔ１‥降圧用メインスイッチングトランジスタ；Ｔ２‥降圧用同期整流回路；Ｔ３‥昇圧用メインスイッチングトランジスタ；Ｔ４、Ｔ５‥昇圧用同期整流回路；Ｔ６‥第１バイパススイッチ回路；Ｔ７‥第２バイパススイッチ回路；Ｔ１１〜Ｔ１３‥トランジスタ

Claims (10)

  1. 第１所定値または前記第１所定値より小さい第２所定値のいずれかの電圧を受ける入力端子と、
    前記第１または第２所定値のいずれかの電圧の出力が要求される第１出力端子と、
    前記第２所定値の電圧の出力が要求される第２出力端子と、
    前記入力端子の電圧値と前記第１出力端子に要求される電圧値との組み合わせに応じて、降圧モードまたは昇圧モードのいずれかで前記入力端子の電圧から出力電圧を生成して前記第１または第２出力端子の少なくともいずれかに出力するＤＣ−ＤＣコンバータと、
    前記ＤＣ−ＤＣコンバータから前記第１出力端子に電圧が出力されないときにオンして前記入力端子の電圧を前記第１出力端子に出力する第１バイパススイッチ回路と、
    前記ＤＣ−ＤＣコンバータから前記第２出力端子に電圧が出力されないときにオンして前記入力端子の電圧を前記第２出力端子に出力する第２バイパススイッチ回路と、
    前記ＤＣ−ＤＣコンバータが起動されてから前記ＤＣ−ＤＣコンバータの出力電圧が前記入力端子の電圧と等しくなるまでの期間、前記入力端子の電圧値と前記第１出力端子に要求される電圧値との組み合わせに拘わらず前記ＤＣ−ＤＣコンバータを降圧モードで動作させる起動制御回路と、
    前記第１バイパススイッチ回路のオン時に前記第１バイパススイッチ回路の出力電圧の立ち上がり傾斜を前記ＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させ、前記第２バイパススイッチ回路のオン時に前記第２バイパススイッチ回路の出力電圧の立ち上がり傾斜を前記ＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させる出力傾斜制御回路とを備えることを特徴とする電源回路。
  2. 請求項１記載の電源回路において、
    前記ＤＣ−ＤＣコンバータは、
    前記入力端子の電圧値が前記第１所定値であり、且つ前記第１出力端子に要求される電圧値が前記第１所定値である場合、降圧モードで前記入力端子の電圧から前記第２所定値の出力電圧を生成して前記第２出力端子に出力し、
    前記入力端子の電圧値が前記第１所定値であり、且つ前記第１出力端子に要求される電圧値が前記第２所定値である場合、降圧モードで前記入力端子の電圧から前記第２所定値の出力電圧を生成して前記第１および第２出力端子に出力し、
    前記入力端子の電圧値が前記第２所定値であり、且つ前記第１出力端子に要求される電圧値が前記第１所定値である場合、昇圧モードで前記入力端子の電圧から前記第１所定値の出力電圧を生成して前記第１出力端子に出力し、
    前記入力端子の電圧値が前記第２所定値であり、且つ前記第１出力端子に要求される電圧値が前記第２所定値である場合、昇圧モードで前記入力端子の電圧から前記第２所定値の出力電圧を生成して前記第１および第２出力端子に出力することを特徴とする電源回路。
  3. 請求項１記載の電源回路において、
    前記出力傾斜制御回路は、
    前記第１バイパススイッチ回路のオン時に、前記第１出力端子の電圧に追従する電圧と前記第２出力端子の電圧との電圧差を検出し、検出結果に応じて前記第１バイパススイッチ回路のオン抵抗を制御する第１オン抵抗制御回路と、
    前記第２バイパススイッチ回路のオン時に、前記第２出力端子の電圧と前記第１出力端子の電圧に追従する電圧との電圧差を検出し、検出結果に応じて前記第２バイパススイッチ回路のオン抵抗を制御する第２オン抵抗制御回路とを備えることを特徴とする電源回路。
  4. 請求項１記載の電源回路において、
    前記電源回路は、不揮発性メモリと前記不揮発性メモリを制御するメモリ制御回路とを有するメモリカードに搭載され、
    前記第１出力端子の電圧は、前記不揮発性メモリの電源電圧として用いられ、
    前記第２出力端子の電圧は、前記メモリ制御回路の電源電圧として用いられることを特徴とする電源回路。
  5. 請求項１記載の電源回路において、
    前記電源回路は、半導体装置を用いて構成されることを特徴とする電源回路。
  6. 第１所定値または前記第１所定値より小さい第２所定値のいずれかの電圧を受ける入力端子と、
    前記第１または第２所定値のいずれかの電圧の出力が要求される第１出力端子と、
    前記第２所定値の電圧の出力が要求される第２出力端子と、
    前記入力端子の電圧値と前記第１出力端子に要求される電圧値との組み合わせに応じて、降圧モードまたは昇圧モードのいずれかで前記入力端子の電圧から出力電圧を生成して前記第１または第２出力端子の少なくともいずれかに出力するＤＣ−ＤＣコンバータと、
    前記ＤＣ−ＤＣコンバータから前記第１出力端子に電圧が出力されないときにオンして前記入力端子の電圧を前記第１出力端子に出力する第１バイパススイッチ回路と、
    前記ＤＣ−ＤＣコンバータから前記第２出力端子に電圧が出力されないときにオンして前記入力端子の電圧を前記第２出力端子に出力する第２バイパススイッチ回路とを備える電源回路で用いられる電源制御回路であって、
    前記ＤＣ−ＤＣコンバータが起動されてから前記ＤＣ−ＤＣコンバータの出力電圧が前記入力端子の電圧と等しくなるまでの期間、前記入力端子の電圧値と前記第１出力端子に要求される電圧値との組み合わせに拘わらず前記ＤＣ−ＤＣコンバータを降圧モードで動作させる起動制御回路と、
    前記第１バイパススイッチ回路のオン時に前記第１バイパススイッチ回路の出力電圧の立ち上がり傾斜を前記ＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させ、前記第２バイパススイッチ回路のオン時に前記第２バイパススイッチ回路の出力電圧の立ち上がり傾斜を前記ＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させる出力傾斜制御回路とを備えることを特徴とする電源制御回路。
  7. 請求項６記載の電源制御回路において、
    前記出力傾斜制御回路は、
    前記第１バイパススイッチ回路のオン時に、前記第１出力端子の電圧に追従する電圧と前記第２出力端子の電圧との電圧差を検出し、検出結果に応じて前記第１バイパススイッチ回路のオン抵抗を制御する第１オン抵抗制御回路と、
    前記第２バイパススイッチ回路のオン時に、前記第２出力端子の電圧と前記第１出力端子の電圧に追従する電圧との電圧差を検出し、検出結果に応じて前記第２バイパススイッチ回路のオン抵抗を制御する第２オン抵抗制御回路とを備えることを特徴とする電源制御回路。
  8. 請求項６記載の電源制御回路において、
    前記電源回路は、不揮発性メモリと前記不揮発性メモリを制御するメモリ制御回路とを有するメモリカードに搭載され、
    前記第１出力端子の電圧は、前記不揮発性メモリの電源電圧として用いられ、
    前記第２出力端子の電圧は、前記メモリ制御回路の電源電圧として用いられることを特徴とする電源制御回路。
  9. 第１所定値または前記第１所定値より小さい第２所定値のいずれかの電圧を受ける入力端子と、
    前記第１または第２所定値のいずれかの電圧の出力が要求される第１出力端子と、
    前記第２所定値の電圧の出力が要求される第２出力端子と、
    前記入力端子の電圧値と前記第１出力端子に要求される電圧値との組み合わせに応じて、降圧モードまたは昇圧モードのいずれかで前記入力端子の電圧から出力電圧を生成して前記第１または第２出力端子の少なくともいずれかに出力するＤＣ−ＤＣコンバータと、
    前記ＤＣ−ＤＣコンバータから前記第１出力端子に電圧が出力されないときにオンして前記入力端子の電圧を前記第１出力端子に出力する第１バイパススイッチ回路と、
    前記ＤＣ−ＤＣコンバータから前記第２出力端子に電圧が出力されないときにオンして前記入力端子の電圧を前記第２出力端子に出力する第２バイパススイッチ回路とを備える電源回路を制御する電源制御方法であって、
    前記ＤＣ−ＤＣコンバータが起動されてから前記ＤＣ−ＤＣコンバータの出力電圧が前記入力端子の電圧と等しくなるまでの期間、前記入力端子の電圧値と前記第１出力端子に要求される電圧値との組み合わせに拘わらず前記ＤＣ−ＤＣコンバータを降圧モードで動作させる起動制御工程と、
    前記第１バイパススイッチ回路のオン時に前記第１バイパススイッチ回路の出力電圧の立ち上がり傾斜を前記ＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させ、前記第２バイパススイッチ回路のオン時に前記第２バイパススイッチ回路の出力電圧の立ち上がり傾斜を前記ＤＣ−ＤＣコンバータの出力電圧の立ち上がり傾斜に同期させる出力傾斜制御工程とを含むことを特徴とする電源制御方法。
  10. 請求項９記載の電源制御方法において、
    前記出力傾斜制御工程は、
    前記第１バイパススイッチ回路のオン時に、前記第１出力端子の電圧に追従する電圧と前記第２出力端子の電圧との電圧差を検出し、検出結果に応じて前記第１バイパススイッチ回路のオン抵抗を制御する第１オン抵抗制御工程と、
    前記第２バイパススイッチ回路のオン時に、前記第２出力端子の電圧と前記第１出力端子の電圧に追従する電圧との電圧差を検出し、検出結果に応じて前記第２バイパススイッチ回路のオン抵抗を制御する第２オン抵抗制御工程とを含むことを特徴とする電源制御方法。
JP2006294392A 2006-10-30 2006-10-30 電源回路、電源制御回路および電源制御方法 Active JP4888056B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006294392A JP4888056B2 (ja) 2006-10-30 2006-10-30 電源回路、電源制御回路および電源制御方法
TW096137981A TWI340319B (en) 2006-10-30 2007-10-11 Power supply circuit, power supply control circuit, and power supply control method
US11/976,507 US7683598B2 (en) 2006-10-30 2007-10-25 Power supply circuit, power supply control circuit, and power supply control method
KR1020070108565A KR100932723B1 (ko) 2006-10-30 2007-10-26 전원 회로, 전원 제어 회로 및 전원 제어 방법
CNB2007101643677A CN100550588C (zh) 2006-10-30 2007-10-30 电源电路、电源控制电路和电源控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006294392A JP4888056B2 (ja) 2006-10-30 2006-10-30 電源回路、電源制御回路および電源制御方法

Publications (2)

Publication Number Publication Date
JP2008113499A JP2008113499A (ja) 2008-05-15
JP4888056B2 true JP4888056B2 (ja) 2012-02-29

Family

ID=39329344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006294392A Active JP4888056B2 (ja) 2006-10-30 2006-10-30 電源回路、電源制御回路および電源制御方法

Country Status (5)

Country Link
US (1) US7683598B2 (ja)
JP (1) JP4888056B2 (ja)
KR (1) KR100932723B1 (ja)
CN (1) CN100550588C (ja)
TW (1) TWI340319B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4600583B2 (ja) * 2008-09-10 2010-12-15 東芝ライテック株式会社 調光機能を有する電源装置及び照明器具
US20100185879A1 (en) * 2009-01-22 2010-07-22 Shaver Charles N Load balancing power supplies
CN102005919B (zh) * 2009-09-02 2014-03-12 瑞萨集成电路设计(北京)有限公司 一种升压型dc-dc转换器及方法
JP5604856B2 (ja) * 2009-11-18 2014-10-15 富士通株式会社 制御装置、制御方法および制御プログラム
US8508208B2 (en) * 2010-07-02 2013-08-13 Fairchild Semiconductor Corporation Buck-boost regulator with converter bypass function
JP2012090387A (ja) * 2010-10-18 2012-05-10 Panasonic Corp Ｄｃ−ｄｃコンバータ
JP5865028B2 (ja) 2011-11-17 2016-02-17 ルネサスエレクトロニクス株式会社 Ｄｃーｄｃコンバータ
EP2621068B1 (en) * 2012-01-27 2018-08-22 Dialog Semiconductor GmbH Bypass control in a DC-to-DC converter
US20130249520A1 (en) * 2012-03-23 2013-09-26 Fairchild Semiconductor Corporation Boost regulator with timing controlled inductor bypass
CN102780949B (zh) * 2012-06-13 2013-08-21 天地融科技股份有限公司 自动识别音频接口的麦克管脚和地管脚的方法及装置
US10039002B2 (en) * 2013-11-04 2018-07-31 Microsoft Technology Licensing, Llc Shared Wi-Fi usage
JP2015106370A (ja) * 2013-12-02 2015-06-08 株式会社東芝 半導体記憶装置
US10491117B2 (en) 2015-06-29 2019-11-26 Semiconductor Components Industries, Llc Soft-start circuit for buck converter control
US10122258B2 (en) 2016-01-29 2018-11-06 Mediatek Inc. DC-DC converter with pull-up or pull-down current and associated control method
US9866119B2 (en) 2016-01-29 2018-01-09 Mediatek Inc. DC-DC converter with pull-up and pull-down currents based on inductor current
WO2018068330A1 (zh) * 2016-10-14 2018-04-19 华为技术有限公司 一种整流电路及整流器
TWI612528B (zh) * 2016-12-02 2018-01-21 矽統科技股份有限公司 感測裝置
JP6956553B2 (ja) * 2017-07-21 2021-11-02 新電元工業株式会社 電源装置および電源装置の制御方法
EP4297262A1 (en) * 2022-06-21 2023-12-27 Airbus S.A.S. Multi-functional solid state switching circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0721791A (ja) 1993-03-16 1995-01-24 Toshiba Corp 半導体メモリ及びメモリカード及びｅｅｐｒｏｍの電源駆動方式
US5479090A (en) * 1993-11-24 1995-12-26 Raytheon Company Power converter having optimal dynamic operation
JP3405871B2 (ja) 1995-11-28 2003-05-12 富士通株式会社 直流−直流変換制御回路および直流−直流変換装置
JPH09294368A (ja) 1996-04-25 1997-11-11 Canon Inc 電源回路
ATE338373T1 (de) * 1999-03-23 2006-09-15 Advanced Energy Ind Inc Gleichstromgespeistes rechnersystem mit einem hochfrequenzschaltnetzteil
US6462962B1 (en) * 2000-09-08 2002-10-08 Slobodan Cuk Lossless switching DC-to-DC converter
JP4137528B2 (ja) * 2002-06-13 2008-08-20 セイコーインスツル株式会社 電源変換回路
JP2004129333A (ja) 2002-09-30 2004-04-22 Seiko Epson Corp 電源回路及び電圧生成回路
US6912139B2 (en) * 2002-11-14 2005-06-28 Fyre Storm, Inc. Multi-channel control methods for switched power converters
JP4177412B2 (ja) * 2003-08-05 2008-11-05 松下電器産業株式会社 直流電源装置、及びそれを搭載する電池式電子機器
JP4652726B2 (ja) 2004-06-11 2011-03-16 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ及び電子機器
JP2006006004A (ja) 2004-06-16 2006-01-05 Ricoh Co Ltd 昇降圧型ｄｃ−ｄｃコンバータ
JP2006050888A (ja) 2004-07-02 2006-02-16 Rohm Co Ltd 電源装置、それを用いた電力増幅装置、携帯電話端末
US7595624B2 (en) * 2005-11-30 2009-09-29 Texas Instruments Incorporated Slope compensation for switching regulator

Also Published As

Publication number Publication date
US20080100274A1 (en) 2008-05-01
TW200830092A (en) 2008-07-16
TWI340319B (en) 2011-04-11
CN100550588C (zh) 2009-10-14
KR100932723B1 (ko) 2009-12-21
KR20080039258A (ko) 2008-05-07
JP2008113499A (ja) 2008-05-15
CN101202508A (zh) 2008-06-18
US7683598B2 (en) 2010-03-23

Similar Documents

Publication Publication Date Title
JP4888056B2 (ja) 電源回路、電源制御回路および電源制御方法
US9893622B2 (en) Multi-level step-up converter topologies, control and soft start systems and methods
JP5174390B2 (ja) 電源装置及びこれを備えた電子機器
JP4762722B2 (ja) 電源装置及びこれを備えた電子機器
US8405370B2 (en) Power regulation for large transient loads
JP5297116B2 (ja) 昇圧回路及びこれを用いた電源装置
KR100630855B1 (ko) Ｄｃ-ｄｃ 컨버터의 제어 회로, ｄｃ-ｄｃ 컨버터의 제어 방법, 반도체 장치, ｄｃ-ｄｃ 컨버터 및 전자 기기
KR100756615B1 (ko) 정전압 회로, 정전압 회로를 구비한 반도체 장치 및 정전압회로의 제어 방법
JP2015047017A (ja) Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法
JP2003528559A (ja) 無発振器型ｄｃ−ｄｃ電力コンバータ
JP2008072891A (ja) 任意の等価直列抵抗を伴う出力キャパシタの利用を可能にするための固定オン時間制御利用電圧調整器におけるリプル発生
KR20080076725A (ko) 직류-직류 변환 회로, 직류-직류 변환 제어 회로,직류-직류 변환 제어 방법
US9998009B1 (en) Switch mode power supply supporting both a bi-directional converter of a first configuration and that of a second configuration
JP2014180087A (ja) 昇圧型スイッチングレギュレータおよび半導体装置
JP2012253953A (ja) 昇圧型ｄｃ−ｄｃコンバータ
JP2009022092A (ja) 多出力電源回路
JP5951358B2 (ja) 充電制御回路および充電回路
JP2011182482A (ja) スイッチング昇圧型ｄｃ−ｄｃコンバータおよび半導体集積回路装置
TWI528692B (zh) 動態預充電之電壓轉換裝置
JP2007185066A (ja) 電源装置及びこれを備えた電子機器
CN114257088A (zh) 电压转换电路及电源转换器
JP3697252B2 (ja) 直流−直流変換制御回路および直流−直流変換装置
TWI339323B (en) Feedback and comparison apparatus and dc-dc voltage converter
JP4688559B2 (ja) Ｄｃ／ｄｃコンバータ及びこれを備えた電子機器
KR20080091881A (ko) 고전압 승압 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4888056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250