JP4886441B2 - スケルチ回路の出力判定回路および感度調整回路 - Google Patents
スケルチ回路の出力判定回路および感度調整回路 Download PDFInfo
- Publication number
- JP4886441B2 JP4886441B2 JP2006248601A JP2006248601A JP4886441B2 JP 4886441 B2 JP4886441 B2 JP 4886441B2 JP 2006248601 A JP2006248601 A JP 2006248601A JP 2006248601 A JP2006248601 A JP 2006248601A JP 4886441 B2 JP4886441 B2 JP 4886441B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- level
- squelch circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Noise Elimination (AREA)
- Dc Digital Transmission (AREA)
Description
11、12 フリップフロップ
13 判定部
14、17、134、135 インバータ
15 遅延部
16、131〜133 ANDゲート
2 感度調整回路
21 カウンタ
22 レジスタ
Claims (5)
- クリア信号により出力が初期レベルに設定され、前記クリア信号が解除されたときのスケルチ回路出力が‘High’であるか、または、前記クリア信号の解除後に前記スケルチ回路出力が‘Low’から‘High’に立ち上がったときに、前記出力が前記初期レベルの反転レベルに変化する第1のフリップフロップと、
前記クリア信号により出力が初期レベルに設定され、前記クリア信号の解除後に前記スケルチ回路の出力が‘High’から‘Low’に立ち下がったときに、前記出力が前記初期レベルの反転レベルに変化する第2のフリップフロップと、
前記クリア信号解除後の前記第1のフリップフロップおよび前記第2のフリップフロップの出力レベルにもとづいて前記スケルチ回路の出力状態を判定する判定手段と
を有することを特徴とするスケルチ回路の出力判定回路。 - 前記判定手段は、
前記第1のフリップフロップの出力が前記反転レベルであり、かつ前記第2のフリップフロップの出力レベルが前記初期レベルであるときに、前記スケルチ回路の出力が‘High’レベル状態であると判定し、
前記第1のフリップフロップの出力が前記初期レベルであり、かつ前記第2のフリップフロップの出力レベルが前記初期レベルであるときに、前記スケルチ回路の出力が‘Low’ レベル状態であると判定し、
前記第1のフリップフロップの出力が前記反転レベルであり、かつ前記第2のフリップフロップの出力レベルが前記反転レベルであるときに、前記スケルチ回路の出力が‘Noisy’状態であると判定する
ことを特徴とする請求項1に記載のスケルチ回路の出力判定回路。 - 請求項1に記載のスケルチ回路の出力判定回路と、
前記出力判定回路に対して、クリア信号を周期的に出力するクリア信号発生手段と、
前記出力判定回路が前記スケルチ回路の出力を‘Noisy’状態と判定したときに、前記スケルチ回路の感度を調整する感度調整信号を出力する感度調整手段と
を有することを特徴とするスケルチ回路の感度調整回路。 - 前記クリア信号発生手段は、
予め設定された所定数を繰り返しカウントするカウンタを有し、前記カウンタの値が前記所定数に達するごとに前記クリア信号を出力する
ことを特徴とする請求項3に記載のスケルチ回路の感度調整回路。 - 前記感度調整手段は、
段階的に値の異なる複数の感度調整値を格納したレジスタを有し、前記出力判定回路が前記スケルチ回路の出力を‘Noisy’状態と判定するごとに、前記レジスタから読み出す前記感度調整値を順次変化させて、前記スケルチ回路の感度を段階的に調整する
ことを特徴とする請求項3に記載のスケルチ回路の感度調整回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006248601A JP4886441B2 (ja) | 2006-09-13 | 2006-09-13 | スケルチ回路の出力判定回路および感度調整回路 |
US11/854,923 US7839183B2 (en) | 2006-09-13 | 2007-09-13 | Circuit for discriminating output of squelch circuit and circuit for regulating sensivity of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006248601A JP4886441B2 (ja) | 2006-09-13 | 2006-09-13 | スケルチ回路の出力判定回路および感度調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008072385A JP2008072385A (ja) | 2008-03-27 |
JP4886441B2 true JP4886441B2 (ja) | 2012-02-29 |
Family
ID=39293588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006248601A Expired - Fee Related JP4886441B2 (ja) | 2006-09-13 | 2006-09-13 | スケルチ回路の出力判定回路および感度調整回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7839183B2 (ja) |
JP (1) | JP4886441B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8812878B2 (en) * | 2009-06-30 | 2014-08-19 | Intel Corporation | Limiting false wakeups of computing device components coupled via links |
US8538362B2 (en) | 2010-07-16 | 2013-09-17 | Qualcomm Incorporated | Squelch detection circuit and method |
US9319041B1 (en) * | 2015-04-08 | 2016-04-19 | Global Unichip Corporation | Squelch detector |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5446921A (en) * | 1989-10-25 | 1995-08-29 | General Electric Company | Circuit for detecting noise and producing a squelch signal |
US5436934A (en) * | 1992-08-13 | 1995-07-25 | 3 Com Corporation | Differential high frequency level detector and data restoration circuit including squelch offset and slicing offset |
US6081572A (en) * | 1998-08-27 | 2000-06-27 | Maxim Integrated Products | Lock-in aid frequency detector |
KR100346838B1 (ko) * | 2000-09-21 | 2002-08-03 | 삼성전자 주식회사 | Pll 락 검출기회로 및 락 검출방법 |
US6486710B1 (en) * | 2001-06-29 | 2002-11-26 | Intel Corporation | Differential voltage magnitude comparator |
-
2006
- 2006-09-13 JP JP2006248601A patent/JP4886441B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-13 US US11/854,923 patent/US7839183B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008072385A (ja) | 2008-03-27 |
US7839183B2 (en) | 2010-11-23 |
US20080197886A1 (en) | 2008-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102328014B1 (ko) | 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템 | |
US9418037B2 (en) | SPI interface and method for serial communication via an SPI interface having an SPI protocol handler for evaluating signal transitions of SPI signals | |
US7746131B2 (en) | Reset signal filter | |
US20090108878A1 (en) | High-frequency clock detection circuit | |
CN108139998B (zh) | 耐电快速瞬变输入/输出(i/o)通信*** | |
US10690721B2 (en) | Adaptive glitch detector for system on a chip | |
US8624631B2 (en) | Programmable pulse width discriminator | |
JP4886441B2 (ja) | スケルチ回路の出力判定回路および感度調整回路 | |
US20200212901A1 (en) | Measuring circuit for quantizing variations in circuit operating speed | |
US20080211559A1 (en) | Data holding circuit and signal processing circuit | |
TW201322634A (zh) | 除彈跳裝置及其方法 | |
US8174290B2 (en) | Noise reduction circuit and semiconductor device provided with noise reduction circuit | |
JP4719190B2 (ja) | 2値化回路 | |
US10884448B1 (en) | Clock glitch detection circuit | |
CN111211774B (zh) | 除弹跳电路 | |
US20100109720A1 (en) | Semiconductor integrated circuit and control method of the same | |
JP4908056B2 (ja) | 半導体装置および半導体装置のテスト実行方法 | |
US7962681B2 (en) | System and method of conditional control of latch circuit devices | |
JP5608023B2 (ja) | 半導体集積回路及びノイズ耐性検査方法 | |
JP5117957B2 (ja) | フリップフロップ回路 | |
JP4175982B2 (ja) | レベル比較器 | |
US7574639B2 (en) | Method and apparatus for entering special mode in integrated circuit | |
JP2012023486A (ja) | 半導体装置 | |
JP4660115B2 (ja) | テストモード設定回路 | |
JP2007155659A (ja) | モード設定回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |