JP4885643B2 - ミキサ回路 - Google Patents
ミキサ回路 Download PDFInfo
- Publication number
- JP4885643B2 JP4885643B2 JP2006216519A JP2006216519A JP4885643B2 JP 4885643 B2 JP4885643 B2 JP 4885643B2 JP 2006216519 A JP2006216519 A JP 2006216519A JP 2006216519 A JP2006216519 A JP 2006216519A JP 4885643 B2 JP4885643 B2 JP 4885643B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- resistor
- buffer amplifier
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 102220532634 NEDD8-conjugating enzyme Ubc12_Q10A_mutation Human genes 0.000 description 2
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
このミキサ回路は、バッファ増幅器101Aと2重平行型差動増幅器103Aとに大別されて構成されたものとなっている。
バッファ増幅器101Aは、トランジスタQ11,Q12を入力としてエミッタ結合型差動増幅器が構成されてなるもので、図示されない発振器で生成、出力されたローカル信号が、トランジスタQ11のベースに接続されたローカル信号入力端子Vin1には正相で、トランジスタQ12のベースに接続されたローカル信号入力端子Vin2には、逆相で、それぞれ入力されるものとなっている。
なお、トランジスタQ11のコレクタには、抵抗器R5Aを介して、また、トランジスタQ12のコレクタには、抵抗器R6Aを介して、それぞれ電源電圧Vccが印加されるようになっている。
なお、このような回路例としては、例えば、非特許文献1などに開示されたものがある。
B.Gilbert, "A precision four-quadrantmultiplier with subnanosecond response", IEEE Journal of Solid-State Circuits, nol.SC-3, pp.353-365, December1968.
しかしながら、先に述べたような従来の構成では、高速動作させる場合に、トランジスタQ11,Q12と、その負荷抵抗となる抵抗器R5A,R6Aの寄生容量による時定数の増加により出力波形の鈍りが生じてしまうため、カットオフ周波数が低下し、受信器の正常動作が維持できなくなってしまうという問題が生ずる。
まず、トランジスタQ11のトランスコンダクタンスをgm11、トランジスタQ12のトランスコンダクタンスをgm12とすると、それぞれのトランジスタによる利得は、gm11×R5、gm12×R6と表される。なお、R5、R6は、便宜的に図2における抵抗器R5A、R6Aの抵抗値であるとする。
また、トランジスタQ5A、Q6Aのそれぞれのコレクタ出力をVo3、Vo4とすると、そのカットオフ周波数は、出力に接続された抵抗器R5A、R6AとそれぞれのトランジスタQ5A、Q6Aの寄生容量Cs5、Cs6から、それぞれ、1/(2π×R5×Cs5)、1/(2π×R6×Cs6)と表される。
そこで、利得の低下を生じさせないようにするため、電流量を増やすことが考えられるが、これは消費電流、消費電力の増大を招くため、これもまた得策とは言い難い。
このように、従来回路においてカットオフ周波数を伸ばすことは、何らかのデメリットを伴うため、カットオフ周波数の上昇とデメリットの大きさとの妥協点を探るほかなかった。
正相及び逆相で入力されるローカル信号が差動増幅されるよう構成されてなるバッファ増幅器と、
正相及び逆相で高周波信号が入力される第1の差動対を有すると共に、前記第1の差動対の出力段を構成し、前記バッファ増幅器の正転及び反転出力が入力される第2及び第3の2つの差動対を有してなる2重平衡型差動増幅器と、を具備してなるミキサ回路であって、
前記バッファ増幅器の差動対を構成するトランジスタのコレクタに並列−並列帰還回路により構成される電流−電圧変換回路が負荷として接続されてなり、
前記電流−電圧変換回路は、
前記バッファ増幅器の差動対を構成する第1及び第2のトランジスタの内、第1のトランジスタのコレクタと電源との間に直列接続された第1の抵抗器と、前記第2のトランジスタのコレクタと電源との間に直列接続された第2の抵抗器と、
前記第1の抵抗器の前記電源側の端子とコレクタが接続されると共に、前記第1の抵抗器と前記第1のトランジスタのコレクタとの接続点にベースが接続される一方、エミッタとグランドとの間に定電流源が設けられた第3のトランジスタと、
前記第2の抵抗器の前記電源側の端子とコレクタが接続されると共に、前記第2の抵抗器と前記第2のトランジスタのコレクタとの接続点にベースが接続される一方、エミッタとグランドとの間に定電流源が設けられた第4のトランジスタと、を具備してなり、
前記バッファ増幅器の出力信号が前記第1の抵抗器と第3のトランジスタのコレクタとの接続点と、前記第2の抵抗器と第4のトランジスタのコレクタとの接続点とから、それぞれ出力されるよう構成されてなるものである。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態におけるミキサ回路の構成例について、図1を参照しつつ説明する。
このミキサ回路は、バッファ増幅器101と、I−V(電流−電圧)変換器102と、2重平衡型差動増幅器103とに大別されて構成されたものとなっている。
第1及び第2のトランジスタ1,2は、入力差動対をなすように設けられている。すなわち、第1及び第2のトランジスタ1,2のエミッタは、相互に接続され、このエミッタとグランドとの間には、第1の定電流源(図1においては「I1」と表記)11が設けられている。
また、第1のトランジスタ1のコレクタは、次述するI−V変換器102の第3のトランジスタ3のベースに接続されると共に、第1の抵抗器21を介して、第3のトランジスタ3のコレクタ及び、後述する2重平衡型差動増幅器103の第5及び第8のトランジスタ5,8のベースに接続されたものとなっている。
一方、第3のトランジスタ3のベースは、先に述べたように第1のトランジスタ1のコレクタに、第4のトランジスタ4のベースは、同じく先に述べたように第2のトランジスタのコレクタに、それぞれ接続されている。
さらに、第3のトランジスタ3のコレクタには、先に述べたように第1の抵抗器21を介してバッファ増幅器101の第1のトランジスタ1のコレクタが、第4のトランジスタ4のコレクタには、同じく先に述べたように第2の抵抗器22を介してバッファ増幅器101の第2のトランジスタ2のコレクタが、それぞれ接続されている。このように、I−V変換器102は、バッファ増幅器101の負荷となっており、第3のトランジスタ3のコレクタと第4のトランジスタ4のコレクタには、それぞれバッファ増幅器101の出力信号が得られるものとなっている。
この2重平衡型差動増幅器103において、第5及び第6のトランジスタ5,6が1つの差動対(第2の差動対)を、第7及び第8のトランジスタ7,8が1つの差動対(第3の差動対)を、そして第9及び第10のトランジスタ9,10が1つの差動対(第1の差動対)を、それぞれ構成するものとなっている。
このように、第5及び第6のトランジスタ5,6による差動対と第7及び第8のトランジスタ7,8による差動対は、第9及び第10のトランジスタ9,10による差動対の出力段を構成するものとなっている。
まず、第1及び第2のローカル入力端子31,32には、振幅、周波数が同一で、位相が180度異なるローカル信号が入力されるものとする。
かかる前提条件の下、第1及び第2のトランジスタ1,2には、コレクタ電流Ic1 ,Ic2がそれぞれ交互に流れることとなる。
ここで、第1のトランジスタ1のトランスコンダクタンスをgm1とし、第1の抵抗器21の抵抗値を便宜的にR1とすると、その利得は、gm1×R1と表される。
ここで、第2のトランジスタ2のトランスコンダクタンスをgm2とし、第2の抵抗器22の抵抗値を便宜的にR2すると、その利得は、gm2×R2と表される。
32…第2のローカル入力端子
33…第1のRF信号入力端子
34…第2のRF信号入力端子
101…バッファ増幅器
102…I−V変換器
103…2重平衡型差動増幅器
Claims (1)
- 正相及び逆相で入力されるローカル信号が差動増幅されるよう構成されてなるバッファ増幅器と、
正相及び逆相で高周波信号が入力される第1の差動対を有すると共に、前記第1の差動対の出力段を構成し、前記バッファ増幅器の正転及び反転出力が入力される第2及び第3の2つの差動対を有してなる2重平衡型差動増幅器と、を具備してなるミキサ回路であって、
前記バッファ増幅器の差動対を構成するトランジスタのコレクタに並列−並列帰還回路により構成される電流−電圧変換回路が負荷として接続されてなり、
前記電流−電圧変換回路は、
前記バッファ増幅器の差動対を構成する第1及び第2のトランジスタの内、第1のトランジスタのコレクタと電源との間に直列接続された第1の抵抗器と、前記第2のトランジスタのコレクタと電源との間に直列接続された第2の抵抗器と、
前記第1の抵抗器の前記電源側の端子とコレクタが接続されると共に、前記第1の抵抗器と前記第1のトランジスタのコレクタとの接続点にベースが接続される一方、エミッタとグランドとの間に定電流源が設けられた第3のトランジスタと、
前記第2の抵抗器の前記電源側の端子とコレクタが接続されると共に、前記第2の抵抗器と前記第2のトランジスタのコレクタとの接続点にベースが接続される一方、エミッタとグランドとの間に定電流源が設けられた第4のトランジスタと、を具備してなり、
前記バッファ増幅器の出力信号が前記第1の抵抗器と第3のトランジスタのコレクタとの接続点と、前記第2の抵抗器と第4のトランジスタのコレクタとの接続点とから、それぞれ出力されるよう構成されてなることを特徴とするミキサ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006216519A JP4885643B2 (ja) | 2006-08-09 | 2006-08-09 | ミキサ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006216519A JP4885643B2 (ja) | 2006-08-09 | 2006-08-09 | ミキサ回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008042704A JP2008042704A (ja) | 2008-02-21 |
JP2008042704A5 JP2008042704A5 (ja) | 2009-08-13 |
JP4885643B2 true JP4885643B2 (ja) | 2012-02-29 |
Family
ID=39177217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006216519A Active JP4885643B2 (ja) | 2006-08-09 | 2006-08-09 | ミキサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4885643B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110870707A (zh) * | 2018-08-31 | 2020-03-10 | 九阳股份有限公司 | 一种食品加工机的启动方法及其食品加工机 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04266218A (ja) * | 1991-02-21 | 1992-09-22 | Nec Eng Ltd | 論理和回路 |
JPH08223065A (ja) * | 1995-02-13 | 1996-08-30 | Toshiba Corp | 周波数変換器 |
JP2003283252A (ja) * | 2002-03-27 | 2003-10-03 | Nec Yamagata Ltd | 周波数変換回路 |
-
2006
- 2006-08-09 JP JP2006216519A patent/JP4885643B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110870707A (zh) * | 2018-08-31 | 2020-03-10 | 九阳股份有限公司 | 一种食品加工机的启动方法及其食品加工机 |
Also Published As
Publication number | Publication date |
---|---|
JP2008042704A (ja) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6438365B1 (en) | Balanced mixer with feedback pre-amplifier | |
JP4646856B2 (ja) | 周波数シンセサイザ | |
US8116717B2 (en) | Self-calibrating direct conversion transmitter with converting/steering device | |
US20070024359A1 (en) | Amplifier, filter using the same, and radio communication device | |
US7202741B2 (en) | Highly linear variable gain amplifier | |
US20080233906A1 (en) | Frequency converter, radio receiver | |
EP1636901B1 (en) | Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal | |
US7577418B2 (en) | Sub-harmonic mixer and down converter with the same | |
US20030155959A1 (en) | Class AB differential mixer | |
CN108880482B (zh) | 跨阻放大器电路以及电子设备 | |
JP5128680B2 (ja) | ミキサ回路 | |
CN113572433B (zh) | 射频差分放大电路和射频模组 | |
US6972624B1 (en) | Low-voltage high dynamic range variable-gain amplifier | |
US7274317B2 (en) | Transmitter using vertical BJT | |
JP4885643B2 (ja) | ミキサ回路 | |
CN110120784B (zh) | 混频器、接收机及无线通信设备 | |
US7501860B2 (en) | Differential input driver using current feedback and cross-coupled common base devices | |
US10181868B2 (en) | Apparatus for radio-frequency receiver with reduced power consumption and associated methods | |
US10498299B2 (en) | Baseband amplifier circuit | |
US20030134611A1 (en) | Local oscillator balun using inverting circuit | |
US6429742B1 (en) | Gain-controlled tuned differential adder | |
CN111293983B (zh) | 一种带共模反馈的高线性度有源混频器 | |
US7498861B2 (en) | Mixer | |
US7009450B2 (en) | Low distortion and high slew rate output stage for voltage feedback amplifier | |
KR100378384B1 (ko) | 신호레벨 조정회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4885643 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |