JP4885031B2

JP4885031B2 - 電源装置

Info

Publication number: JP4885031B2
Application number: JP2007090652A
Authority: JP
Inventors: 栄治竹上
Original assignee: Ｔｄｋラムダ株式会社
Priority date: 2007-03-30
Filing date: 2007-03-30
Publication date: 2012-02-29
Anticipated expiration: 2027-03-30
Also published as: JP2008253042A

Description

本発明は、電源部の起動後に基準電圧の電圧レベルが上昇するスタート部を備えた電源装置に関する。

一般にこの種の電源装置は、制御部からのパルス駆動信号により電源部のスイッチング素子をスイッチングして、所定の直流出力電圧を得るようにしているが、電源投入時に例えば出力コンデンサの充電電流によりスイッチング素子が破損したり、出力電圧の立ち上がり波形がオーバーシュートしたりする不具合を防止するために、電源部の起動時に制御部からの駆動信号のパルス導通幅を徐々に広げるように、制御部を制御するソフトスタート部が組み込まれている。制御部に外付けのソフトスタート部を設けたものは、本願出願人が先に特許文献１で提案している。

図５は、こうしたソフトスタート部を備えた電源装置の一例を示す回路構成図である。同図において、１は電源装置の入力端子２Ａ，２Ｂ間に直流入力電圧Ｖｉを供給する直流電源、３はこの入力電圧Ｖｉを出力電圧Ｖｏに変換して、出力端子４Ａ，４Ｂ間から負荷５に供給する電源部である。なお、ここでの負荷５は、一定の出力電流Ｉｏを発生する電流源として等価的に示されている。

ここでの電源部３は、入力電圧Ｖｉよりも低い出力電圧Ｖｏを負荷５に供給する非絶縁の降圧型コンバータとして、整流および転流用の各スイッチング素子１１，１２と、これらの各スイッチング素子１１，１２のスイッチングにより生じる電流を平均化する平滑回路としてのチョークコイル１３および平滑コンデンサ１４と、を備えている。そして、各スイッチング素子１１，１２には後述するＰＷＭ信号発生器２４からのパルス駆動信号が交互に与えられ、整流用スイッチング素子１１がオン，転流用スイッチング素子１２がオフしている時には、入力電圧Ｖｉと出力電圧Ｖｏとの差電圧がチョークコイル１３に印加され、直流電源１から整流用スイッチング素子１１を通してチョークコイル１３や負荷５に電力が供給されると共に、整流用スイッチング素子１１がオフ，転流用スイッチング素子１２がオンしている時には、チョークコイル１３の両端間電圧が出力電圧Ｖｏと等しくなり、それまでチョークコイル１３に蓄えられていたエネルギーが、平滑コンデンサ１４および負荷５に送り出されるようになっている。

２１は、電源部３の動作を制御する制御部としてのディジタルシグナルプロセッサ（ＤＳＰ）である。このＤＳＰ２１は、Ａ／Ｄ変換器２２と、ＰＷＭ（パルス幅変調）制御器２３と、ＰＷＭ信号発生器２４と、キャリア波生成手段２５と、ソフトスタート部２６とを内蔵している。Ａ／Ｄ変換器２２は、アナログ信号である入力端子４Ａ，４Ｂ間に発生する出力電圧Ｖｏを、ＤＳＰ２１の内部で処理可能なディジタル信号に変換するものである。ＰＷＭ制御器２３は、出力電圧Ｖｏに応じたＡ／Ｄ変換器２２からのディジタル検出信号と調整後の基準電圧Ｖrefaとを入力として、電源部３が所望の出力電圧Ｖｏを生成するための操作量ｕを算出するものである。ＰＷＭ信号発生器２４は、前記ＰＷＭ制御器２３からの操作量ｕと、キャリア波生成手段２５で生成される固定周期の鋸波との比較により、操作量ｕに応じたパルス導通幅の駆動信号をそれぞれ生成して、これをスイッチング素子１１，１２のゲートに供給するものである。

ソフトスタート部２６は、電源装置の起動時に、電源部３や負荷５に悪影響を及ぼさないような駆動信号がＰＷＭ信号発生器２４からスイッチング素子１１，１２に供給されるように、前記ＰＷＭ制御器２３に与えられる基準電圧Ｖrefを調整して、これをＰＷＭ制御器２３に調整後の基準電圧Ｖrefaとして出力するものである。これにより、ＤＳＰ２１へのコントロール信号がオンになり、電源装置としての起動が開始すると、所定のソフトスタート時間が経過するまで、ＰＷＭ信号発生器２４からスイッチング素子１１，１２に供給される駆動信号のパルス導通幅が徐々に広がるように、調整後の基準電圧Ｖrefaが時間と共にほぼ直線的に傾斜上昇する。なお、このソフトスタート時間は、ソフトスタート部２６の能力に依存するものである。そして、所定のソフトスタート時間が経過すると、本来の基準電圧ＶrefがＰＷＭ制御器２３に与えられて、定常の出力電圧Ｖｏの安定化が図られるようになっている。
特開平８−３１７６３７号公報

しかし、図５に示す従来の電源装置は、次のような問題点がある。

図６は、電源装置の起動時における各部の動作波形を示している。同図において、ＤＳＰ２１へのコントロール信号がオンし、ＤＳＰ２１としての動作が開始すると、一定の遅れ時間Ｔｄを経て、ソフトスタート部２６から調整後の基準電圧Ｖrefaが発生する。ＰＷＭ制御部２３は、この調整後の基準電圧Ｖrefaと、出力電圧Ｖｏに応じたＡ／Ｄ変換器２２からのディジタル検出信号との偏差に基づき、スイッチング素子１１，１２への駆動信号のパルス導通幅を決定する操作量ｕを算出する。しかし、一定の遅れ時間Ｔｄを経た時点で、出力端子４Ａ，４Ｂ間に所定の出力電圧Ｖｏが発生していると、調整後の基準電圧Ｖrefaがソフトスタート部２６から発生した直後に、当該出力電圧Ｖｏが調整後の基準電圧Ｖrefaに応じた電圧レベルに一旦低下し、そこから調整後の基準電圧Ｖrefaに沿って直線的に傾斜上昇するようになる。このように、電源装置の起動時に出力電圧Ｖｏが単調増加しない場合は、システム（負荷５）に対して悪影響を及ぼす。

また、図７は、図５に示す電源装置を並列運転する際の結線図を示している。同図において、符号３１，３２は、図５に示す電源装置である。こうした電源システムにおける並列運転時には、各電源装置３１，３２の出力端子４Ａ，４Ｂ間に共通する負荷５を接続する。また、ソフトスタート後の定常時において、各電源装置３１，３２から負荷５に出力電流ｉｏ１，ｉｏ２を均等に分担できるように、お互いの出力電流ｉｏ１，ｉｏ２の検出情報を共有するカレントシェアリング端子ＰＣが、各電源装置３１，３２のＤＳＰ２１に設けられており、並列運転時には各電源装置３１，３２のカレントシェアリング端子ＰＣどうしが接続される。

図８は、こうした２台の電源装置３１，３２を並列運転させる際に、各電源装置３１，３２の起動時における各部の動作波形を示している。ここで、Ｖrefa1は一方の電源装置３１における調整後の基準電圧であり、Ｖrefa2は他方の電源装置３２における調整後の基準電圧である。各電源装置３１，３２の定常時における基準電圧Ｖrefは、何れも同じ値に設定されている。

ここで、電源装置３１のソフトスタート部２６における遅れ時間Ｔｄ１と、電源装置３２のソフトスタート部２６における遅れ時間Ｔｄ２に差があるとすると（説明の都合上、Ｔｄ１＜Ｔｄ２とする）、先に調整後の基準電圧Ｖrefa1が発生する電源装置３１から、負荷５に電流ｉｏ１が供給されると共に、調整後の基準電圧Ｖrefa1に沿って、電源装置３１の出力端子４Ａ，４Ｂ間に出力電圧Ｖｏ１が発生し、最終的には定常時の基準電圧Ｖrefに見合う電圧レベルにまで出力電圧Ｖｏ１が上昇する。やがて、他方の電源装置３２のソフトスタート部２６が所定の遅れ時間Ｔｄ２を経て、調整後の基準電圧Ｖrefa2をＰＷＭ制御器２３に供給するようになると、先に一方の電源装置３１から基準電圧Ｖrefに見合う出力電圧Ｖｏ１が負荷５に与えられている関係で、電源装置３１，３２間に出力電圧Ｖｏ１，Ｖｏ２のアンバランスが生じ、一方の電源装置３１からの電流ｉｏ１はさらに増加すると共に、他方の電源装置３２は一時的に吸い込み方向の電流ｉｏ１が発生し、図８の斜線で示す部分で、電源装置３１，３２間で無駄な電流が発生することとなる。

本発明は上記の各問題点に着目してなされたもので、スタート部の動作開始時に出力電圧が単調増加するようにし、また並列運転時に電源装置間で流れる無駄な電流を低減することができる電源装置を提供することを、その目的とする。

本発明は、上記目的を達成するために、スイッチング素子のスイッチングにより、負荷に出力電圧を供給する電源部と、前記出力電圧が基準電圧に追従するように前記スイッチング素子に供給する駆動信号をＰＷＭ制御する制御部と、を備え、前記制御部は、電源装置の起動動作において、前記基準電圧を初期値から定常時の値に達するまで上昇させていく基準電圧調整を行うスタート部を備え、前記スタート部は、前記基準電圧調整を開始する際に前記出力電圧を検出し、その出力電圧の電圧値とほぼ等しい前記基準電圧を初期値として、前記基準電圧調整を開始するものであることを特徴とする。

この場合、前記制御部は、前記出力電圧が前記基準電圧に追従するような操作量を算出する演算処理部と、前記演算処理部で算出された操作量に基づいたパルス幅の駆動信号を、前記スイッチング素子に供給する信号発生部と、を備え、前記演算処理部は、前記スタート部が行う前記基準電圧調整により調整された前記基準電圧に、前記出力電圧が追従するような操作量を算出するものであることが好ましい。

請求項１の発明によれば、電源装置が起動すると、スタート部が出力電圧を検出して、その出力電圧の電圧値とほぼ等しい基準電圧の初期値から、基準電圧調整を開始する。こうすると、スタート部が動作開始した直後から、出力電圧を反映した基準電圧による電源部への制御が行なわれるので、スタート部の動作開始時に、電源部からの出力電圧が一旦落ち込むような不具合を回避でき、出力電圧を単調に増加させることが可能になる。また、電源装置を共通の負荷に複数並列に接続した並列運転時においても、後から起動した電源装置のスタート部は、先に起動した電源装置から負荷に供給される出力電圧に依存して、この出力電圧の電圧値とほぼ等しい基準電圧の初期値から、基準電圧調整を開始する。これにより、並列運転時に電源装置間で流れる無駄な電流を低減できる。

請求項２の発明によれば、スタート部が動作開始した直後に、このスタート部が行う前記基準電圧調整により調整された前記基準電圧に、前記出力電圧が追従するような操作量を算出する。これにより、スイッチング素子への駆動信号の可変制御を、実際の出力電圧に対しより高速に追従させることが可能になる。

以下、本発明における電源装置の好ましい一実施形態について、添付図面を参照しながら詳細に説明する。なお、従来例で示した図５と共通する部分には共通する符号を付し、その共通する箇所の説明は重複を避けるため極力省略する。

図１は、本実施例で提案する電源装置の回路構成を示したものである。本実施例は、ＰＷＭ制御器３３およびソフトスタート部３６の機能的な構成が、従来例におけるＰＷＭ制御器２３およびソフトスタート部２６と異なる。ここでのソフトスタート部３６は、外部からのコントロール信号がオフからオンに転じて、ＤＳＰ２１としての動作が開始すると、ＰＷＭ制御器３３への基準電圧Ｖrefの電圧レベルが徐々に傾斜上昇するように、調整した基準電圧Ｖrefaを発生させる点では従来例と共通しているが、一定の遅れ時間Ｔｄを経て、ソフトスタート部２６から調整後の基準電圧Ｖrefaを発生させようとするときに、先ず出力電圧Ｖｏの値をＡ／Ｄ変換器２２から読取り、その出力電圧Ｖｏに見合う基準電圧Ｖrefa0を初期値としてＰＷＭ制御器３３に出力し、以後はこの基準電圧Ｖrefa0から定常時の基準電圧Ｖrefの電圧レベルになるまで、ＰＷＭ制御器３３に出力する基準電圧Ｖrefaを徐々に傾斜上昇させている点が異なる。

また、ＰＷＭ制御器３３も従来例と同じく、出力電圧Ｖｏに応じたＡ／Ｄ変換器２２からのディジタル検出信号と、調整後の基準電圧Ｖrefaとを入力として、内部の演算に用いるデータを利用して、電源部３が所望の出力電圧Ｖｏを生成するための操作量ｕを算出するが、特にここでは、ソフトスタート部２６から初期の基準電圧Ｖrefa0が出力された時に、この基準電圧Ｖrefa0ひいては一定の遅れ時間Ｔｄを経た時点での出力電圧Ｖｏに見合う値の最初の操作量ｕ0を、ＰＷＭ信号発生器２４に出力すると共に、この操作量ｕ0を算出する際の演算に用いる最初のデータを、出力電圧Ｖｏに見合う値に変更する。それ以外の構成は、従来例で示した図５と共通している。

なお、電源部３の変形例として、ここでは非絶縁の降圧型コンバータの回路構成を示しているが、他の非絶縁または絶縁型のコンバータを採用してもよい。例えば絶縁型のコンバータとして、フォワード型，フライバック型，プッシュ・プル型，ハーフブリッジ型，フルブリッジ型など、各種回路構成の電源部３を代わりに用いることが可能である。

次に、上記構成における作用を説明する。先ず、定常時における電源部３の動作を説明すると、各スイッチング素子１１，１２には後述するＰＷＭ信号発生器２４からのパルス駆動信号が交互に与えられ、整流用スイッチング素子１１がオン，転流用スイッチング素子１２がオフしている時には、入力電圧Ｖｉと出力電圧Ｖｏとの差電圧がチョークコイル１３に印加され、直流電源１から整流用スイッチング素子１１を通してチョークコイル１３や負荷５に電力が供給されると共に、整流用スイッチング素子１１がオフ，転流用スイッチング素子１２がオンしている時には、チョークコイル１３の両端間電圧が出力電圧Ｖｏと等しくなり、それまでチョークコイル１３に蓄えられていたエネルギーが、平滑コンデンサ１４および負荷５に送り出される。電源部３としての動作は、従来と同じである。

一方、電源装置の起動時における動作を、図２に基づき説明する。同図において、電源装置を起動させるために、ＤＳＰ２１へのコントロール信号がオフからオンに転じ、ＤＳＰ２１としての動作が開始すると、一定の遅れ時間Ｔｄを経て、ソフトスタート部３６としての動作が開始する。ここでソフトスタート部３６は、従来例のように基準電圧Ｖrefaの電圧レベルを０から開始させるのではなく、先ず出力電圧Ｖｏの値をＡ／Ｄ変換器２２から読取り、その出力電圧Ｖｏに見合う基準電圧Ｖrefa0を初期値としてＰＷＭ制御器３３に出力する。そして、この初期の基準電圧Ｖrefa0の値から、最終的な目標値である定常時の基準電圧Ｖrefに達するまで、ソフトスタート部３６はＰＷＭ制御器３３に出力する基準電圧Ｖrefaを徐々に傾斜上昇させてゆく。

こうすると、電源部３から発生する出力電圧Ｖｏは、ソフトスタート部３６の動作が開始した時点で、この出力電圧Ｖｏに見合う初期の基準電圧Ｖrefa0が、ソフトスタート部３６からＰＷＭ制御器２３に出力されるので、従来のように一旦落ち込むことなく単調に増加する。

ＰＷＭ制御器３３は、ソフトスタート部３６から初期の基準電圧Ｖrefa0が出力されると、この基準電圧Ｖrefa0ひいては一定の遅れ時間Ｔｄを経た時点での出力電圧Ｖｏに見合う値の最初の操作量ｕ0を、ＰＷＭ信号発生器２４に出力すると共に、この操作量ｕ0を算出する際の演算に用いる最初のデータを、出力電圧Ｖｏに見合う値に変更する。以後、出力電圧Ｖｏに応じたＡ／Ｄ変換器２２からのディジタル検出信号と、ソフトスタート部３６を経て出力される基準電圧Ｖrefaとを入力として、内部の演算に用いるデータを利用して、それ以降の操作量ｕを逐次算出する。こうすると、ソフトスタート部３６の動作開始直後から、実際の出力電圧Ｖｏに対応した操作量ｕ0がＰＷＭ信号発生器２４に供給され、より高速な追従制御が可能になる。

次に、並列運転時の動作について説明する。図３は、図１に示す２台の電源装置４１，４２を並列運転する際の結線図を示している。電源システムとしての構成は、従来例と何等変わりがなく、各電源装置４１，４２の出力端子４Ａ，４Ｂ間に共通する負荷５を接続する。また、ソフトスタート後の定常時において、各電源装置４１，４２から負荷５に出力電流ｉｏ１，ｉｏ２を均等に分担できるように、お互いの出力電流ｉｏ１，ｉｏ２の検出情報を共有するカレントシェアリング端子ＰＣが、各電源装置４１，４２のＤＳＰ２１に設けられており、並列運転時には各電源装置４１，４２のカレントシェアリング端子ＰＣどうしが接続される。

図４は、各電源装置４１，４２の起動時における各部の動作波形を示している。ここで、Ｖrefa1は一方の電源装置４１における調整後の基準電圧であり、Ｖrefa2は他方の電源装置４２における調整後の基準電圧である。各電源装置４１，４２の定常時における基準電圧Ｖrefは、何れも同じ値に設定されている。

ここで、電源装置４１のソフトスタート部３６における遅れ時間Ｔｄ１と、電源装置４２のソフトスタート部３６における遅れ時間Ｔｄ２に差があるとすると（Ｔｄ１＜Ｔｄ２）、先に調整後の基準電圧Ｖrefa1が発生する電源装置４１から、負荷５に電流ｉｏ１が供給されると共に、調整後の基準電圧Ｖrefa1に沿って、電源装置４１の出力端子４Ａ，４Ｂ間に出力電圧Ｖｏ１が発生し、最終的には定常時の基準電圧Ｖrefに見合う電圧レベルにまで出力電圧Ｖｏ１が上昇する。

やがて、他方の電源装置４２のソフトスタート部３６が所定の遅れ時間Ｔｄ２を経て動作開始すると、先に説明した通り、出力電圧Ｖｏに見合う初期の基準電圧Ｖrefa2が当該ソフトスタート部３６で生成され、この出力電圧Ｖｏに応じた初期の操作量ｕ0から、電源装置４２の各スイッチング素子１１，１２に供給される駆動信号のパルス導通幅が決定されるので、電源装置４２から負荷５に電流ｉｏ２が直ちに供給され、各電源装置４１，４２からの電流ｉｏ１，ｉｏ２は、他方の電源装置４２のソフトスタート部３６が動作開始した直後に均等に分担される。そのため、従来のような他方の電源装置４２の起動後における電流ｉｏ１，ｉｏ２のアンバランスは発生しなくなり、電源装置４１，４２間の無駄な電流の発生は殆ど皆無になる。

以上のように、本実施例では、スイッチング素子１１，１２のスイッチングにより、負荷に出力電圧を供給する電源部３と、出力電圧Ｖｏが基準電圧Ｖrefに従うようにスイッチング素子１１，１２に供給する駆動信号のパルス導通幅を可変制御する制御部としてのＤＳＰ２１と、を備え、電源装置の起動後、前記基準電圧Ｖrefの電圧レベルが好ましくは徐々に上昇するように調整した基準電圧Ｖrefaを出力するスタート部としてのソフトスタート部３６を、ＤＳＰ２１が備えている電源装置において、ソフトスタート部３６は、一定の遅れ時間Ｔｄを経て、ソフトスタート部３６としての動作が開始すると、出力電圧Ｖｏの値を読取り、その出力電圧Ｖｏに見合う基準電圧Ｖrefa0を初期値として、当該初期値から基準電圧Ｖrefaの電圧レベルを徐々に上昇させるように構成している。

この場合、電源装置が起動すると、ソフトスタート部３６が出力電圧Ｖｏを読取って、その出力電圧Ｖｏに見合う初期の基準電圧Ｖrefa0の値から、当該基準電圧Ｖrefaの電圧レベルを徐々に上昇させる。こうすると、ソフトスタート部３６が動作開始した直後から、出力電圧Ｖｏを反映した基準電圧Ｖrefaによる電源部３への制御が行なわれるので、ソフトスタート部の動作開始時に、電源部３からの出力電圧Ｖｏが一旦落ち込むような不具合を回避でき、出力電圧Ｖｏを単調に増加させることが可能になる。また、電源装置４１，４２を共通の負荷５に複数並列に接続した並列運転時においても、後から起動した電源装置４２のソフトスタート部３６は、先に起動した電源装置４１から負荷５に供給される出力電圧Ｖｏに依存して、この出力電圧Ｖｏに見合う基準電圧Ｖrefa2の初期値から、当該基準電圧Ｖrefa2の電圧レベルを徐々に上昇させる。これにより、並列運転時に電源装置４１，４２間で流れる無駄な電流を低減できる。

また本実施例では、ＤＳＰ２１が、出力電圧Ｖｏと基準電圧Ｖrefに見合う対応した操作量ｕを算出する演算処理部としてのＰＷＭ制御器３３と、ＰＷＭ制御器３３からの操作量に基づくパルス導通幅の駆動信号を、スイッチング素子１１，１２に供給する信号発生部としてのＰＷＭ信号発生部２４と、を備え、ＰＷＭ制御器３３は、ソフトスタート部３６からの初期値を受けて、ＰＷＭ信号発生部２４に出力する最初の操作量ｕ0と、この操作量ｕ0を算出する際の演算に用いる最初のデータとを、出力電圧Ｖｏに見合う値に変更するものである。

こうすると、ソフトスタート部３６が動作開始した直後に、このソフトスタート部か３６らの初期値の基準電圧Ｖrefa0の値を受けて、ＰＷＭ信号発生部２４に出力する最初の操作量ｕ0と、この操作量ｕ0を算出する際の演算に用いる最初のデータが、出力電圧Ｖｏに見合う値に変更される。これにより、スイッチング素子１１，１２への駆動信号の可変制御を、実際の出力電圧Ｖｏに対しより高速に追従させることが可能になる。

なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。図１に示す電源装置の回路構成はあくまでも一例に過ぎず、同等の機能を実現する別な回路構成を採用してもよいことは勿論である。例えば、ＤＳＰ２１に代わって、アナログ信号をそのまま演算処理する制御部を用いてもよい。また、スイッチング素子１１，１２への駆動信号は、パルス導通幅ではなく周波数を可変させてもよい。

本発明の一実施形態における電源装置の回路構成図である。図１の回路構成において、電源装置の起動時における出力電圧および基準電圧の変化を示した動作波形図である。図１の電源装置を並列運転する際の回路構成図である。図３の回路構成において、電源装置の起動時における出力電圧，基準電圧および出力電流の変化を示した動作波形図である。従来例における電源装置の回路構成図である。図５の回路構成において、電源装置の起動時における出力電圧および基準電圧の変化を示した動作波形図である。図５の電源装置を並列運転する際の回路構成図である。図７の回路構成において、電源装置の起動時における出力電圧，基準電圧および出力電流の変化を示した動作波形図である。

符号の説明

３電源部
１１，１２スイッチング素子
２１ＤＳＰ（制御部）
２４ＰＷＭ信号発生部（信号発生部）
３３ＰＷＭ制御器（演算処理部）
３６ソフトスタート部（スタート部）

Claims

スイッチング素子のスイッチングにより、負荷に出力電圧を供給する電源部と、
前記出力電圧が基準電圧に追従するように前記スイッチング素子に供給する駆動信号をＰＷＭ制御する制御部と、を備え、
前記制御部は、電源装置の起動動作において、前記基準電圧を初期値から定常時の値に達するまで上昇させていく基準電圧調整を行うスタート部を備え、
前記スタート部は、前記基準電圧調整を開始する際に前記出力電圧を検出し、その出力電圧の電圧値とほぼ等しい前記基準電圧を初期値として、前記基準電圧調整を開始することを特徴とする電源装置。
前記制御部は、前記出力電圧が前記基準電圧に追従するような操作量を算出する演算処理部と、
前記演算処理部で算出された操作量に基づいたパルス幅の駆動信号を、前記スイッチング素子に供給する信号発生部と、を備え、
前記演算処理部は、前記スタート部が行う前記基準電圧調整により調整された前記基準電圧に、前記出力電圧が追従するような操作量を算出することを特徴とする請求項１記載の電源装置。