JP4883124B2 - 配線検証システム、配線検証方法、及び配線検証プログラム - Google Patents

Description

この発明は、プリント基板の設計支援を行う配線検証システム、配線検証方法、及び配線検証プログラムに係り、特に、複数枚で一つの機能又はシステムを実現するように構成された配線検証システム、配線検証方法、及び配線検証プログラムに関する。

従来から、プリント基板（以下、単に基板ともいう）を設計する場合は、層数を削減することでコストダウンが図られている。ところが、基板の層数を削減すると、各基板を経由する配線にノイズ干渉等が生じて高速信号の伝送状態が不安定になる等、さまざまな不具合が生じる。すなわち、基板の層数を削減すると、それぞれの基板ごとに配線されている複数本の配線について、安定した高速信号が伝送されるように配線条件を揃えた配線制約を適正に分配することが難しくなる。そのため、基板ごとに複数本で配線されている配線制約が煩雑化してしまう。また、複数の基板を経由する複数本の配線のトータルスキュー（すなわち、複数本の配線を伝送する信号のバラツキ）を解消する必要も生じてくる。

そこで、このような不具合を解消するために、従来の基板設計の手法においては、複数の基板を分割して配線検証を行う分割検証方式と、複数の基板を一括して配線検証を行う一括検証方式との、二種類のスキュー解消方式が採用されている。分割検証方式は、配線制約を基板ごとに分割し、基板単位で配線制約を守ることでトータルの配線制約を満たす方式であり、基板全体の配線制約を簡易に行うことができる。また、一括検証方式は、複数の基板が接続された状態の全データを参照して、システムレベルで配線制約を記述する方式であり、各基板における許容誤差の分割及び配線制約の分割が不要となるメリットある。

また、複数枚で一つの機能又はシステムを構成する基板の設計作業を効率的に行うプリント基板設計支援に関する技術も開示されている（例えば、特許文献１参照）。この技術によれば、複数の基板の各種回路接続情報を一つに合成したり、必要に応じて各種回路接続情報を複数に分割したりすることにより、各基板の配線情報や設計制約情報を一括管理することができる。これによって、機能又はシステムが合成された複合基板の設計作業を効率的に行うことができ、設計期間の短縮化、低コスト化、及び設計品質の向上等を図ることができる。

特開２００６−２５２２８５公報

しかしながら、前述の分割検証方式は、配線制約の許容誤差をそれぞれの基板ごとに均等に分割しているため、一方の基板で配線制約の許容誤差を十分に満足したとしても、他方の基板では配線制約の許容誤差を満足しないことがあるために、基板全体の許容誤差の配線制約が厳しくなるというデメリットが生じる。また、基板ごとに等しい条件の配線制約の分割ができないために、各配線に流れる高速信号ごとに配線制約が異なり、その結果、配線制約が煩雑化したり、基板が品質悪化したりする虞がある。

また、一括検証方式は、許容誤差の分割及び配線制約の分割は不要となるが、複数の基板が接続された状態の全データを参照するために、一度に参照するデータの規模が増大してしまう。その結果、配線検証を行うための検証時間が長くなるので、配線検証のリアルタイム性が悪化する虞がある。また、配線制約の条件を記述する際に、設計対象となる基板以外の外部配線の始点と終点の名称を把握しておく必要があるため、配線検証を行うときの取り扱いが煩雑となる。さらに、配線検証の対象となる基板のパス以外は配線が完了している必要があるので、配線検証によってエラーを検出したときの検証作業の後戻りが大きくなる等のデメリットもある。

この発明は、上述の事情に鑑みてなされたもので、分割検証方式のデメリットである各基板の配線制約の煩雑化と、一括検証法式のデメリットである複数基板を経由した配線のトータルスキューとを同時に解決することができる配線検証システム、配線検証方法、及び配線検証プログラムを提供することを目的としている。

上記目的を達成するために、この発明の第１の構成は、複数の基板を経由する配線を検証する配線検証システムに係り、各基板の配線状態を示す配線定義情報と、各基板間の接続状態を示す基板間接続定義情報とに基づいて、前記各基板間の理論的な接続関係を示すシステムネットリストを生成するシステムネットリスト構築手段と、前記システムネットリスト構築手段が生成したシステムネットリストに基づいて、検証対象となる基板から外部基板への接続関係をトレースして外部接続情報を生成する外部接続トレース手段と、前記外部接続トレース手段が生成した外部接続情報に基づいて、前記検証対象となる基板から前記外部基板への配線長又は配線遅延を定義した外部ダミー負荷を生成する外部負荷生成手段と、前記外部負荷生成手段が生成した外部ダミー負荷に基づいて、前記複数の基板を経由する配線の検証を行う配線検証手段とを備え、前記外部負荷生成手段が、前記外部接続情報に含まれる信号線が配線済みであれば、実配線長の情報を参照し、外部接続情報に含まれる信号線が未配線であれば、理想配線長の情報を参照して前記外部ダミー負荷を生成すると共に、前記配線検証手段が、前記システムネットリストと、配線制約と、内部に配線がある部品を対象に配線長もしくは配線遅延情報を定義する部品内部配線情報と、前記外部ダミー負荷とに基づいて、前記複数の基板を経由する配線の検証を行うことを特徴としている。

この発明の第２の構成は、配線検証プログラムが、コンピュータに、複数の基板を経由する配線を検証させる配線検証方法に係り、前記コンピュータは、前記配線検証プログラムの制御の下に、各基板の配線状態を示す配線定義情報と、各基板間の接続状態を示す基板間接続定義情報とに基づいて、前記各基板間の理論的な接続関係を示すシステムネットリストを生成するシステムネットリスト処理と、前記システムネットリスト処理で生成されたシステムネットリストに基づいて、検証対象となる基板から外部基板への接続関係をトレースして外部接続情報を生成する外部接続トレース処理と、前記外部接続トレース処理で生成された外部接続情報に基づいて、前記検証対象となる基板から前記外部基板への配線長又は配線遅延を定義した外部ダミー負荷を生成する外部負荷生成処理と、前記外部負荷生成処理で生成された外部ダミー負荷に基づいて、前記複数の基板を経由する配線の検証を行う配線検証処理とを実行し、前記外部負荷生成処理では、前記外部接続情報に含まれる信号線が配線済みであれば、実配線長の情報を参照し、前記外部接続情報に含まれる信号線が未配線であれば、理想配線長の情報を参照して前記外部ダミー負荷を生成すると共に、前記配線検証処理では、前記システムネットリストと、配線制約と、内部に配線がある部品を対象に配線長もしくは配線遅延情報を定義する部品内部配線情報と、前記外部ダミー負荷とに基づいて、前記複数の基板を経由する配線の検証を行うことを特徴としている。

この発明の構成によれば、配線制約を基板ごとに分割せずに、各基板における実際の配線の値を利用することにより、基板全体の配線制約が必要以上に厳しくならないようにすることができる。また、配線制約を基板ごとに分割しないことにより、配線制約の記述が容易になる。また、配線制約の指定を配線検証の対象基板とすることにより、この面からも配線制約の記述を容易にすることができる。さらに、配線検証を行うときの外部情報を、配線検証で必要となる外部ダミー負荷のみに限定することにより、配線検証のリアルタイム性を維持することができる。また、基板の中に未配線の部分が存在しても配線検証を行うことができるので、配線検証のエラーを検出したときに検証作業の後戻りを小さくすることができる。

この発明の第１の実施形態である配線検証システムの構成を示すブロック図である。 同配線検証システムの動作の流れを示すフローチャートである。 同配線検証システムの具体的な構成内容を示す図である。 同配線検証システムの具体的な構成内容を示す図である。 同配線検証システムの具体的な構成内容を示す図である。 同配線検証システムの具体的な構成内容を示す図である。

前記外部ダミー負荷には、前記検証対象となる基板の外部接続端子に対する負荷が配線長又は遅延時間として定義され、配線長又は遅延時間のうち、実配線の占める割合が定義されている配線検証システムを実現する。

すなわち、上記構成の配線検証システムは、検証対象となるプリント基板（基板）の外部回路を、配線検証に必要な情報のみ（つまり、外部ダミー負荷）に変換している。これによって、基板ごとに配線制約の分配を行うことなく、かつ、少ないリソースで複数の基板を経由する配線の検証を行うことができる。

すなわち、この発明に係る配線検証システムは、プリント基板の設計において複数の基板を経由する高速信号の配線長を検証するときに、検証対象となる基板に接続される外部パスをダミー負荷に換算してリンクするように構成されている。これによって、基板の配線制約の緩和、基板への情報記述の容易化、基板への情報記述のリアルタイム性、及び複数の基板を経由する高速信号の配線長の事前検証を実現することができる。

実施形態１

以下、図面を参照して、この発明の実施形態について詳細に説明する。
図１は、この発明の第１の実施形態である配線検証システムの構成を示すブロック図である。図１において、この実施形態の配線検証システムは、基板データ１１、外部接続基板データ１２、基板間接続情報１３、配線制約１４、縮退部品ライブラリ１５、部品内部配線情報１６、基板理想線長１７、システムネットリスト構築手段２１、外部接続トレース手段２２、外部負荷生成手段２３、配線検証手段２４、システムネットリスト３１、外部接続情報３２、外部ダミー負荷３３、及び検証結果３４によって構成されている。

基板データ１１は、検証対象となる基板に対して、部品の接続関係を定義したネットリスト情報、部品の配置情報、及び信号の配線情報を定義している。外部接続基板データ１２は、基板を接続して構成される装置のうち、検証対象となる基板データ１１を除いた基板のデータを定義している。そのデータの内容は、基板データ１１と同様、部品の接続関係を定義したネットリスト情報、部品の配置情報、及び信号の配線情報を定義している。

基板間接続情報１３は、基板データ１１及び外部接続基板データ１２によって入力された基板を使用した基板インスタンス（基板要求）に基づく基板間接続関係を定義している。基板間がコネクタで直結接続されている場合には、上位基板の基板種類名とコネクタのロケーション名との対応、及び下位基板の基板種類名と基板インスタンス名とコネクタのロケーション名との対応が複数定義されている。

なお、基板間がコネクタで直結されている場合、上位基板種類と下位基板種類の上位下位関係、及び接続関係は一意に決まる。また、接続されるコネクタのピン名は基板間で相互に一致している。

また、基板間がケーブルで接続されている場合には、一方に基板インスタンス名とコネクタのロケーション名との対応が定義され、他方に基板インスタンス名とコネクタのロケーション名の対応が定義されていると共に、コネクタピンの接続ルールが複数定義されている。

なお、基板間がケーブルで接続されている場合は、一方の基板種類と他方の基板種類の上位下位関係及び接続関係が一意に決まらないため、基板インスタンス名で対応を取る必要がある。また、接続されるコネクタのピン名は、基板間で一致するとは限らないため、ピン名の対応を定義する必要がある。

上記配線制約１４には、複数の基板を経由する高速信号の配線制約と、その他の信号の配線制約を定義する。前者における基板間の高速信号の配線制約は、配線制約を検証対象の基板データ１１専用に分割したものではなく、ＬＳＩ間の配線制約の値そのものを定義する。

また、配線制約の対象信号もしくは始終点ピンペアについても、始点となるＬＳＩのドライバ、もしくは、終点となるＬＳＩのレシーバが、基板データ１１の外部にある外部接続基板データ１２に存在したとしても、基板データ１１内の信号もしくは始終点ピンペアに対して定義する。後者におけるその他の信号の配線制約については、基板内での配線制約を定義する。

なお、配線制約１４には、最長線長制約、最短線長制約、及び等長誤差制約がある。最長線長制約は、始終点ピンペアが最長線長もしくは最長時間以下となることを制約し、最短線長制約は、始終点ピンペアが最短線長もしくは最短時間以上となることを制約し、等長誤差制約は、複数の信号線における各配線のスキュー（バラツキ）が、許容誤差以下もしくは許容時間以下となることを制約する。

縮退部品ライブラリ１５は、縮退対象となる部品名と、縮退するピンの接続関係を定義している。部品内部配線情報１６は、コネクタ部品やパッケージ搭載ＬＳＩ部品等のように、内部に配線がある部品を対象に、配線長、もしくは配線遅延情報を定義している。基板理想線長１７は、検証対象となる基板、及び外部接続する基板の各信号の理想配線長を定義する。また、システムネットリスト３１には、システム全体の接続関係が定義される。

外部接続情報３２には、検証対象基板の外部接続コネクタからの接続関係が定義される。外部ダミー負荷３３には、検証対象基板の外部接続コネクタに対する負荷を配線長もしくは遅延時間として定義し、配線長もしくは遅延時間のうち実配線の占める割合を定義する。また、検証結果３４には配線制約の検証結果が出力される。

システムネットリスト構築手段２１は、基板データ１１と外部接続基板データ１２と基板間接続情報１３から、各基板のネットリストを基板間接続し、システムネットリスト３１を主記憶上に生成する。

外部接続トレース手段２２は、システムネットリスト３１と基板間接続情報１３と縮退部品ライブラリ１５とから、検証対象基板のうち基板間接続対象となるコネクタのピンより、外部接続する基板へと接続関係をトレースし、外部接続情報３２を主記憶上に生成する。

外部負荷生成手段２３は、外部接続情報３２と基板データ１１と外部接続基板データ１２と部品内部配線情報１６と基板理想線長１７とから、主記憶上もしくは外部記憶に外部ダミー負荷３３を生成する。配線検証手段２４は、基板データ１１と配線制約１４と部品内部配線情報１６と外部ダミー負荷３３とから、検証結果３４を生成する。

以上のような構成において、システムネットリスト構築手段２１が各基板のシステムネットリスト３１を生成すると、外部接続トレース手段２２が、そのシステムネットリスト３１に基づいて外部接続情報３２を抽出する。そして、外部負荷生成手段２３が、抽出された外部接続情報３２に基づいて外部ダミー負荷３３を生成する。次に、配線検証手段２４が、生成された外部ダミー負荷３３を使用して配線状態の検証を行う。これによって、各基板の配線制約の適正な分配とトータルスキューの解消とを同時に実現することができる。

次に、フローチャートを参照して、この実施形態の配線検証システムの全体の動作について説明する。図２は、図１に示す配線検証システムの動作の流れを示すフローチャートである。

まず、ステップＡ１乃至Ａ４において、システムネットリスト構築手段２１が各基板のシステムネットリスト３１を生成する処理の流れを説明する。最初に、システムネットリスト構築手段２１の主記憶装置上に、基板データ１１の入力（ステップＡ１）、外部接続基板データ１２の入力（ステップＡ２）、及び基板間接続情報１３の入力を行う（ステップＡ３）。そして、基板間接続情報１３に定義されている接続情報に基づいて、入力した各基板のネットリストのコネクタ間を接続し、システムネットリスト構築手段２１を用いてシステムネットリスト３１を作成する（ステップＡ４）。

次に、ステップＡ５乃至Ａ１０において、外部接続トレース手段２２が、システムネットリスト３１をトレースしていくことで、検証対象となる基板のコネクタから外部の接続関係の情報を抽出して外部接続情報３２を作成する処理の流れを説明する。すなわち、縮退部品ライブラリ１５を主記憶上に入力し（ステップＡ５）、検証対象となる基板データ１１のコネクタのうち、基板間接続対象となっているコネクタのピンが存在するか否かを確認する（ステップＡ６）。

そして、基板間接続対象のコネクタのピンが存在する場合は（ステップＡ６でＹｅｓ）、抽出対象のピンとして、１段目に接続される信号とそこに接続されるピンを抽出する。（ステップＡ７）。一方、ステップＡ６で、基板間接続対象のコネクタのピンが存在しない場合は（ステップＡ６でＮｏ）、抽出対象ではないため、次のピンについて、基板間接続対象となっているコネクタのピンが存在するか否かを確認する（ステップＡ６）。

次に、トレースした接続先のピンが終点か否かを確認する（ステップＡ８）。ここで、縮退部品ライブラリ１５に記載の部品ピン、もしくは、基板間接続コネクタのピンの場合は、終点でないと判断し（ステップＡ８でＮｏ）、ステップＡ７へ戻り、さらにもう１段トレースする。一方、トレースした接続先のピンが終点の場合はトレースを終え（ステップＡ８でＹｅｓ）、トレースした接続情報を外部接続情報３２に登録する（ステップＡ９）。

このようにして、トレースした接続先のピンが終点の場合はトレースを終えて、トレースした接続情報を外部接続情報３２に登録したらステップＡ６に戻って次のピンについてトレースするというように、次のピンを順次トレースして行く。そして、全てのピンについてトレースの処理が完了したか否かを確認し（ステップＡ１０）、全てのピンについてトレースが完了するまでステップＡ６〜Ａ１０の処理を繰り返す。このような処理によって、全てのピンについてトレース処理が完了したら（ステップＡ１０でＹｅｓ）、ステップＡ１１へと進む。

次に、ステップＡ１１乃至Ａ１９において、外部負荷生成手段２３が、外部接続情報３２を外部の配線長もしくは配線遅延に変換した外部ダミー負荷３３を作成する処理の流れを説明する。まず、部品内部配線情報１６を入力する（ステップＡ１１）。ここで、未配線の信号がある状態で先行して検証したい場合は、基板理想線長１７を入力する（ステップＡ１２）。そして、外部接続情報３２を順次参照して行き、外部接続情報３２に含まれる信号が、基板データ１１もしくは外部接続基板データ１２においてネット配線済みであるか否かを確認する（ステップＳ１３）。

ここで、外部接続情報３２に含まれる信号線が基板データ１１もしくは外部接続基板データ１２においてネット配線済みであれば（ステップＳ１３でＹｅｓ）、基板データ１１もしくは外部接続基板データ１２の実配線結果の情報を参照して、配線長もしくは配線遅延に変換する（ステップＡ１４）。

一方、外部接続情報３２に含まれる信号線が基板データ１１もしくは外部接続基板データ１２においてネット配線済みでなければ、すなわち未配線信号については（ステップＳ１３でＮｏ）、基板理想線長１７の配線長もしくは配線遅延を使用する（ステップＡ１５）。

そして、外部接続情報３２内の部品ピンが部品内部配線情報１６で定義される部品ピンである場合は、ピンの線長から配線長もしくは配線遅延を加算する（ステップＡ１６）。さらに、変換した線長もしくは配線遅延の総和に対する実配線長の比率（実配線率）を計算し（ステップＡ１７）、配線長もしくは配線遅延情報、及び実配線率を外部ダミー負荷３３に登録する（ステップＡ１８）。

このようにして、全ての外部接続情報の変換が終わったか否かを確認し（ステップＳ１９）、全ての外部接続情報の変換が未だ終わらなければ（ステップＡ１９でＮｏ）、ステップＡ１３に戻り、次の外部接続情報についてダミー負荷を変えて前述のステップＡ１３乃至Ａ１９までの処理を繰り返す。一方、全ての外部接続情報の変換が終わったらならば（ステップＡ１９でＹｅｓ）、ステップＡ２０に進み次の処理を実行する。

次に、ステップＡ２０乃至Ａ２７において、配線検証手段２４が、部品内部接続情報１６に基づいて外部ダミー負荷３３を優先的に参照しながら、基板データ１１に対して配線検証を行う処理の流れを説明する。最初に配線制約１４を入力し（ステップＡ２０）、検証対象となる基板データ１１の配線について順次検証して行く。そして、基板データ１１はネット配線済みであるか否かを確認し（ステップＡ２１）、ネット配線済みであれば（ステップＡ２１でＹｅｓ）、基板データ１１を参照して、実配線の情報を利用して配線長もしくは配線遅延に変換する（ステップＡ２２）。

一方、ネット配線がない未配線信号については（ステップＡ２１でＮｏ）、基板理想線長１７の配線長もしくは配線遅延の情報を利用する（ステップＡ２３）。そして、検証対象配線に接続される部品ピンが外部ダミー負荷３２で定義されるピンであるか、もしくは、部品内部配線情報１６で定義される部品ピンである場合は、ピン配線長もしくは配線長を加算する（ステップＡ２４）。このとき、外部ダミー負荷３２及び部品内部配線情報１６の両方が定義されている場合は、外部ダミー負荷３２を優先する。

次に、外部ダミー負荷３２に定義されているピンに接続される配線に対しては、外部ダミー負荷３２に定義された実配線率と配線長もしくは配線遅延、及び基板データ１１の配線長もしくは配線遅延から、再度、実配線率を再計算し、配線制約の許容誤差に対して実配線率を掛けた値を許容誤差とする（ステップＡ２５）。

ここで、再計算された配線長もしくは配線遅延が、再計算した許容誤差の制約値を満たしているか否かを検証し、その結果を検証結果３４に登録する（ステップＡ２６）。このようにして、全ての配線制約について検証が完了するまでステップＡ２１乃至Ａ２６の処理を繰り返し、全ての配線制約について検証が完了したならば配線検証の処理を終了する（ステップＡ２７）。

次に、この発明の実施形態に係る配線検証システムの具体的な実施例について説明する。図３は、図１に示す配線検証システムの具体的な構成内容（その１）を示す図、図４は、同配線検証システムの具体的な構成内容（その２）を示す図、図５は、同配線検証システムの具体的な構成内容（その３）を示す図、また、図６は、同配線検証システムの具体的な構成内容（その４）を示す図である。したがって、図３、図４に示す各構成要素の符合は、図１に示す構成要素の符合と対応している。例えば、図１の基板データ１１は図３の符合１１で表示され、図１のシステムネットリスト３１は図４の符合３１で表示されている。

したがって、図１と図３−図６を参照して、配線検証システムの具体的な構成内容について説明する。図３に示すように、基板データ１１の基板Ａには、ＬＳＩ（ＬＳＩ１）が１個、基板外部接続となるコネクタ（ＣＯＮ１）が１個、信号線（ＮＥＴＡ−１及びＮＥＴＡ−２）が２本存在する。なお、信号線は配線済みのものである。

また、外部接続基板データ１２（図３）には、基板（基板Ａ及び基板Ｂ）が２枚、ＬＳＩ（ＬＳＩ２，ＬＳＩ３，ＬＳＩ４，ＬＳＩ５，ＬＳＩ６）が５個、コネクタ（ＣＯＮ２，ＣＯＮ３，ＣＯＮ４）が３個、信号線（ＮＥＴＢ−１，２，３，４及びＮＥＴＣ−１，２，３，４）が８本存在する。なお、信号線は配線済みのものである。

また、図４の基板間接続情報１３には、基板Ａと基板Ｂの接続方法（ＣＯＮ１とＣＯＮ２を接続）、及び基板Ｂと基板Ｃの接続方法（ＣＯＮ３とＣＯＮ４を接続）を定義している。さらに、配線制約１４（図４）には、検証対象となる基板Ａの信号線ＮＥＴＡ−１及びＮＥＴＡ−２に対し、（１）ＮＥＴＡ−１及びＮＥＴＡ−２が等長であって、両者の許容誤差が１ｃｍ、（２）ＮＥＴＡ−１及びＮＥＴＡ−２の最長線長が２０ｃｍである、という２種類の配線制約が定義されている。なお、配線制約の制約値は各基板に分割したものではなく、装置全体の値としている。

また、縮退部品ライブラリ１５（図４）には、縮退対象部品であるRESISTOR（抵抗）とCONDENSER（コンデンサ）について、１番ピンと２番ピンが内部接続されることを定義している。さらに、部品内部配線情報１６（図４）には、部品内部に配線のあるＬＳＩ１の１番ピンの配線長を定義している。ＬＳＩ１の２番ピン、及びコネクタであるＣＯＮ１の１、２番ピンについては配線長は０ｃｍであり、省略可能であるが、この実施形態では明示して定義している。なお、ＬＳＩ１の１番ピンの配線長は０．２ｃｍと定義されている。また、基板理想線長１７（図４）は、基板の全ての信号線は配線済みであるため、理想長の定義はされていない。

図５のシステムネットリスト３１には、基板データ１１の基板Ａと外部接続基板データ１２の基板Ｂ及び基板Ｃとが接続された状態が示されている。また、外部接続情報３２（図５）には、基板データ１１における基板ＡのＣＯＮ１の１番ピンから外部に接続される接続情報と、基板データ１１における基板ＡのＣＯＮ１の２番ピンから外部に接続される接続情報とが示されている。

また、図６の外部ダミー負荷３３には、基板データ１１における基板ＡのＣＯＮ１の１番ピンの外部ダミー負荷線長が１５．５ｃｍ、実配線率が１００％であり、基板ＡのＣＯＮ１の２番ピンの外部ダミー負荷線長が１３ｃｍ、実配線率が１００％であるという情報が記録されている。さらに、検証結果３４（図６）には、配線制約１４に定義されている線長の許容誤差及び最長線長に対する配線検証の判定結果が記録されている。

図２のフローチャートを参照すると、基板データ１１を入力し（ステップＡ１）、外部接続基板データ１２を入力し（ステップＡ２）、さらに基板間接続情報１３を入力（ステップＡ３）する。そして、基板間接続情報１３より、基板Ａ−基板Ｂ間はＣＯＮ１−ＣＯＮ２、基板Ｂ−基板Ｃ間はＣＯＮ３−ＣＯＮ４が接続対象となり、基板Ａ〜基板Ｃを接続した論理的な接続関係をシステムネットリスト３１として作成する（ステップＡ４）。システムネットリスト３１（図５）には、基板データ１１の基板Ａと外部接続基板データ１２の基板Ｂ及び基板Ｃとが、それぞれコネクタで接続された状態が示されている。

次に、縮退部品ライブラリ１５を入力し（ステップＡ５）、基板間接続対象となるパスを順次トレースしていく。基板データ１１の基板Ａでは、ＣＯＮ１の１番ピン、２番ピンが基板間接続ピンの対象となり（ステップＡ６）、まずＣＯＮ１の１番ピンから接続先を抽出する。ＣＯＮ１の１番ピンの一段接続先としては、信号線は外部接続基板データ１２の基板ＢのＮＥＴＢ−１が見つかり、接続先のピンはＣＯＮ３の１番ピンが見つかる（ステップＡ７）。ＣＯＮ３の１番ピンはトレース終点ではなく基板間接続対象であるため（ステップＡ８でＮｏ）、もう一段抽出し、外部接続基板データ１２の基板Ｃの信号線ＮＥＴＣ−１及びＬＳＩ４の１番ピンが見つかる（ステップＡ７）。

ＬＳＩ４の１番ピンは、基板間接続対象でもなく、縮退部品ライブラリ１５にも定義がないため、トレース終点と判断し（ステップＡ８でＹｅｓ）、抽出した経路を外部接続情報３２に登録する（ステップＡ９）。

同様にして、基板データ１１における基板ＡのＣＯＮ１の２番ピンを抽出し、前述と同様の手順で各接続先を接続して行き、トレース終点（ＬＳＩ４の２番ピン）の時点で外部接続情報３２に登録する（ステップＡ６〜ステップＡ９）。外部接続情報３２（図５）には、基板データ１１における基板ＡのＣＯＮ１の１番ピンから外部に接続されるＬＳＩ４の１番ピンまでの接続情報と、基板データ１１における基板ＡのＣＯＮ１の２番ピンから外部に接続されるＬＳＩ４の２番ピンまでの接続情報とが示されている。このようにして、基板間接続対象となる全てのピンの抽出が完了したら（ステップＡ１０）、次のステップＡ１１に進む。

次に、部品内部配線情報１６を入力し（ステップＡ１１）、さらに基板理想線長１７を入力する（ステップＡ１２）。そして、外部接続情報３２に登録されている基板データ１１（基板Ａ）のＣＯＮ１の１番ピンからのパスと、ＣＯＮ２の２番ピンからのパスとを、順次、ダミー負荷に変換して行く。

ここで、基板ＡにおけるＣＯＮ１の１番ピンのパスには、外部接続基板データ１２における基板ＢのＮＥＴＢ−１及び基板ＣのＮＥＴＣ−１が存在する。したがって、これらの配線（ＮＥＴＢ−１及びＮＥＴＣ−１）は配線済みであるので（ステップＡ１３でＹｅｓ）、実配線情報を利用した配線長は、外部接続基板データ１２により、それぞれ１０．１ｃｍ、及び５．２ｃｍである（ステップＡ１４）。

また、ピン配線長は、部品内部配線情報１６により、ＣＯＮ１の１番ピン以外は該当しないために線長なし（０ｃｍ）、ＣＯＮ１の１番ピンは０ｃｍである（ステップＡ１６）。したがって、部品内部配線情報１６としては基板ＡにおけるＬＳＩ１の１番ピンの線長０．２ｃｍのみを考慮し、外部ダミー負荷線長は、パスの総和（０．２ｃｍ＋１０．１ｃｍ＋５．２ｃｍ）の１５．５ｃｍとなり、全て実配線のため実配線率は１００％となる（ステップＡ１７）。このようにして算出されたダミー負荷を外部ダミー負荷３３に登録する（ステップＡ１８）

同様にして、基板データ１１のＣＯＮ１の２番ピンのパスについてもダミー負荷を算出すると、外部ダミー負荷線長はパスの総和（８ｃｍ＋５ｃｍ）の１３ｃｍとなり、全て実配線のため実配線率は１００％となり、これらを外部ダミー負荷３３に登録する（ステップＡ１３〜ステップＡ１８）。外部ダミー負荷３３（図６）には、基板データ１１における基板ＡのＣＯＮ１の１番ピンの外部ダミー負荷線長１５．５ｃｍ、実配線率１００％、基板ＡのＣＯＮ１の２番ピンの外部ダミー負荷線長１３ｃｍ、実配線率１００％の情報が記録されている。このようにして、全ての外部負荷接続情報の変換が完了した後に（ステップＡ１９）、次のステップＡ２０へ進む。

次に、配線制約１４を入力（ステップＡ２０）し、配線制約１４に記述されている２つの制約内容である、（１）ＮＥＴＡ−１及びＮＥＴＡ−２が等長、許容誤差１ｃｍ、及び（２）ＮＥＴＡ−１及びＮＥＴＡ−２の最長線長が２０ｃｍ、について順次検証を行う。

ここで、検証対象基板となる基板データ１１（基板Ａ）について、外部ダミー負荷３３を考慮した配線長を計算する。基板ＡのＮＥＴＡ−１はネット配線済みであるため（ステップＡ２１でＹｅｓ）、実配線情報としてＮＥＴＡ−１の実配線長である５．４ｃｍを利用する（ステップＡ２２）。そして、当該信号（ＮＥＴＡ−１）に接続されるＬＳＩ１の１番ピン及びＣＯＮ１の１番ピンについてピン配線長を加算する（ステップＡ２３）。

ここで、ＬＳＩ１の１番ピンについては、部品内部配線長１６に記録された０．２ｃｍを採用し、ＣＯＮ１の１番ピンについては、外部ダミー負荷３３に定義される１５．５ｃｍの方を優先して採用する。これによって、最終的なＮＥＴＡ−１の線長は、５．４ｃｍ＋１５．５ｃｍ＝２０．９ｃｍと計算され、同様にして、ＮＥＴＡ−２の線長は、７ｃｍ＋１３ｃｍ＝２０ｃｍと計算される（ステップＡ２４）。

ここで、配線制約１４の（１）に記述された等長誤差が１ｃｍに対し、ＮＥＴＡ−１及びＮＥＴＡ−２の実装率を計算すると、いずれも実装率は１００％であるため、そのまま配線制約１４の許容誤差１ｃｍを適用する（ステップＡ２５）。

以上の結果、ＮＥＴＡ−１の線長２０．９ｃｍとＮＥＴＡ−２の線長２０ｃｍの誤差が０．９ｃｍであるのに対して許容誤差が１ｃｍであるため、配線の許容誤差は問題なしと判定し、その結果を検証結果３４として登録する（ステップＡ２６）。

同様にして、配線制約１４の（２）ＮＥＴＡ−１及びＮＥＴＡ−２の最長線長が２０ｃｍについても検証し、その結果を検証結果３４に登録する（ステップＡ２１〜ステップＡ２６）。

以上のようにして、検証結果３４（（図６））には、配線制約１４に定義されている（１）ＮＥＴＡ−１及びＮＥＴＡ−２が等長、許容誤差１ｃｍという記述に対して、検証結果として、ＮＥＴＡ−１＝２０．９ｃｍ、ＮＥＴＡ−２＝２０ｃｍ、誤差＝０．９ｃｍであるのでＯＫという検証結果が記録される。また、配線制約１４に定義されている（２）ＮＥＴＡ−１及びＮＥＴＡ−２の最長線長が２０ｃｍという記述に対して、検証結果３４として、ＮＥＴＡ−１＝２０．９ｃｍのたにエラー、ＮＥＴＡ−２＝２０ｃｍのためにＯＫという検証結果が記録される。

このようにして、基板外部の配線情報をデータ負担の少ないダミー負荷に変換し、且つ、許容誤差の分配を配線状況に合わせて最小限に留めることで、配線制約の分配を不要とし、トータルスキューを無駄無く解消することが可能である。

実施形態２

この発明の第２の実施形態である配線検証システムでは、同一種の基板を複数利用するシステムに対し、同一出願人による先の発明（特許第３９９１２４４号）の基板間接続状態の検証方法を用いることで、基板間接続の抽出を効率的に行う検証システムを実現することができる。

なお、前述した配線検証方法（装置）は、コンピュータがプログラム読み込むことによって実現される。したがって、上述の配線検証方法の各処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、前述した各処理が行われる。ここで、コンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ（Compact Disk−Red Only Memory）、ＤＶＤ−ＲＯＭ（Digital Versatile Disk−Red Only Memory）、半導体メモリ等をいう。

以上、この発明の実施形態を、図面を参照して詳述してきたが、この発明の具体的に構成は、これらの実施形態に限られるものではなく、この発明の趣旨を逸脱しない範囲の設計の変更等があってもそれらはこの発明に含まれる。例えば、このプログラムを通信回線によって外部のコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。また、この発明に係る配線検証システムは、ＩＣ回路基板のみならず、ディスクリートによるハイブリッド回路基板に適用することもできる。

この発明の配線検証システムは、ＩＣ回路及びディスクリート回路からなるプリント基板の設計支援に有効に利用することができる。

１１ 基板データ
１２ 外部接続基板データ
１３ 基板間接続情報
１４ 配線制約
１５ 縮退部品ライブラリ
１６ 部品内部配線情報
１７ 基板理想線長
２１ システムネットリスト構築手段
２２ 外部接続トレース手段
２３ 外部負荷生成手段
２４ 配線検証手段
３１ システムネットリスト
３２ 外部接続情報
３３ 外部ダミー負荷
３４ 検証結果

Claims (12)

1. 複数の基板を経由する配線を検証する配線検証システムであって、
   各基板の配線状態を示す配線定義情報と、各基板間の接続状態を示す基板間接続定義情報とに基づいて、前記各基板間の理論的な接続関係を示すシステムネットリストを生成するシステムネットリスト構築手段と、
   前記システムネットリスト構築手段が生成したシステムネットリストに基づいて、検証対象となる基板から外部基板への接続関係をトレースして外部接続情報を生成する外部接続トレース手段と、
   前記外部接続トレース手段が生成した外部接続情報に基づいて、前記検証対象となる基板から前記外部基板への配線長又は配線遅延を定義した外部ダミー負荷を生成する外部負荷生成手段と、
   前記外部負荷生成手段が生成した外部ダミー負荷に基づいて、前記複数の基板を経由する配線の検証を行う配線検証手段とを備え、
   前記外部負荷生成手段は、
   前記外部接続情報に含まれる信号線が配線済みであれば、実配線長の情報を参照し、前記外部接続情報に含まれる信号線が未配線であれば、理想配線長の情報を参照して前記外部ダミー負荷を生成すると共に、
   前記配線検証手段は、
   前記システムネットリストと、配線制約と、内部に配線がある部品を対象に配線長もしくは配線遅延情報を定義する部品内部配線情報と、前記外部ダミー負荷とに基づいて、前記複数の基板を経由する配線の検証を行うことを特徴とする配線検証システム。
2. 前記外部ダミー負荷には、前記検証対象となる基板の外部接続端子に対する負荷が配線長又は遅延時間として定義され、配線長又は遅延時間のうち、実配線の占める割合が定義されていること特徴とする請求項１記載の配線検証システム。
3. 前記部品内部配線情報には、前記検証対象となる基板の外部接続端子からの接続関係が定義されていること特徴とする請求項１記載の配線検証システム。
4. 前記配線制約には、検証対象となる基板内の信号又は始終点ピンペアに対して、複数の基板を経由する高速信号配線の制約とその他の信号配線の制約が定義されていること特徴とする請求項１記載の配線検証システム。
5. 前記配線制約は、前記始終点ピンペアが最長線長又は最長時間以下となることを制約する最長線長制約と、前記始終点ピンペアが最短線長又は最短時間以上となることを制約する最短線長制約と、複数の信号の配線スキューが許容誤差以下又は許容時間以下となることを制約する等長誤差制約とからなること特徴とする請求項４記載の配線検証システム。
6. 配線検証プログラムが、コンピュータに、複数の基板を経由する配線を検証させる配線検証方法であって、
   前記コンピュータは、
   前記配線検証プログラムの制御の下に、各基板の配線状態を示す配線定義情報と、各基板間の接続状態を示す基板間接続定義情報とに基づいて、前記各基板間の理論的な接続関係を示すシステムネットリストを生成するシステムネットリスト処理と、
   前記システムネットリスト処理で生成されたシステムネットリストに基づいて、検証対象となる基板から外部基板への接続関係をトレースして外部接続情報を生成する外部接続トレース処理と、
   前記外部接続トレース処理で生成された外部接続情報に基づいて、前記検証対象となる基板から前記外部基板への配線長又は配線遅延を定義した外部ダミー負荷を生成する外部負荷生成処理と、
   前記外部負荷生成処理で生成された外部ダミー負荷に基づいて、前記複数の基板を経由する配線の検証を行う配線検証処理とを実行し、
   前記外部負荷生成処理では、
   前記外部接続情報に含まれる信号線が配線済みであれば、実配線長の情報を参照し、前記外部接続情報に含まれる信号線が未配線であれば、理想配線長の情報を参照して前記外部ダミー負荷を生成すると共に、
   前記配線検証処理では、
   前記システムネットリストと、配線制約と、内部に配線がある部品を対象に配線長もしくは配線遅延情報を定義する部品内部配線情報と、前記外部ダミー負荷とに基づいて、前記複数の基板を経由する配線の検証を行うことを特徴とする配線検証方法。
7. 前記外部負荷生成処理では、
   前記コンピュータは、前記検証対象となる基板の外部接続端子に対する負荷を配線長又は遅延時間として定義し、配線長又は遅延時間のうち、実配線の占める割合を定義すること特徴とする請求項６記載の配線検証方法。
8. 前記部品内部配線情報には、前記検証対象となる基板の外部接続端子からの接続関係が定義されていること特徴とする請求項６記載の配線検証方法。
9. 前記配線制約には、検証対象となる基板内の信号又は始終点ピンペアに対して、複数の基板を経由する高速信号配線の制約とその他の信号の制約が定義されていること特徴とする請求項６記載の配線検証方法。
10. 前記配線制約は、前記始終点ピンペアが最長線長又は最長時間以下となることを制約する最長線長制約と、前記始終点ピンペアが最短線長又は最短時間以上となることを制約する最短線長制約と、複数の信号の配線スキューが許容誤差以下又は許容時間以下となることを制約する等長誤差制約とからなること特徴とする請求項９記載の配線検証方法。
11. コンピュータを、請求項１乃至５のいずれか一に記載の配線検証システムとして機能させることを特徴とする配線検証プログラム。
12. コンピュータに、請求項６乃至１０の何れか一に記載の配線検証方法を実行させることを特徴とする配線検証プログラム。

Images