JP4876662B2

JP4876662B2 - メモリダンプ機能を備えたコンピュータシステム、プログラム及びメモリダンプの方法

Info

Publication number: JP4876662B2
Application number: JP2006083267A
Authority: JP
Inventors: 和敏本尾
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2006-03-24
Filing date: 2006-03-24
Publication date: 2012-02-15
Anticipated expiration: 2026-03-24
Also published as: JP2007257486A

Description

本発明は、メモリダンプ機能を備えたコンピュータシステム、プログラム及びメモリダンプの方法に関し、特に、２重化されたメモリを有するコンピュータシステムのメモリダンプ技術に関する。

近年、メモリ容量の増加により、異常発生時にメモリダンプを行った場合におけるシステムの稼働時間の低下が無視できなくなっている。そこで、特開平７−２３４８０８号公報や特開２００４−１０２３９５号公報に、二重化されたメモリを有する構成において、障害発生時に両者を切り離し、一方のメモリのみで再起動を行い、再起動後にメモリダンプを行うことで、システムダウン期間を短縮できる発明が開示されている。

特開平７−２３４８０８号公報特開２００４−１０２３９５号公報

しかしながら、特許文献１に記載の発明では、プロセッサ内の主記憶装置管理情報にて、メモリの二重化／非二重化を管理しており、また、この主記憶装置管理情報は、再立ち上げ時にリセットされ、オペレーティングシステムとともに補助記憶装置からロードされる構成となっているため（同公報段落００２４〜００２５）、上記主記憶装置管理情報がリセットされることまで考慮に入れると、メモリの未採取ダンプ情報を失くしてしまう可能性がある。

また、特許文献２に記載の発明では、メモリ制御装置内にハングアップ判定フラグを格納するレジスタを有しているため上記問題は解消されているが、マスターメモリの連続した未使用領域をサブメモリのアクセスのアドレスとして割り当てて、メモリダンプを実行するようになっているため、マスターメモリに未使用領域がない場合、メモリダンプを実行できないという問題点がある。また、未使用領域があっても十分な容量が確保できないと、マスターメモリの未使用領域をサブメモリアドレスに複数回繰り返して割り当てることになり、それに応じて、メモリダンプ転送の起動も複数回繰り返すことになり、メモリダンプの転送効率が悪くなるという問題点もある。

本発明は、上記した事情に鑑みてなされたものであって、その目的とするところは、上記ダンプ情報を確実に採取することができ、しかもメモリの未使用領域の大小に拘わらずシステム中断期間を短縮化することのできるメモリダンプ機能を提供することにある。

本発明の第１の視点によれば、２以上のメモリを多重化して使用するミラーモードと、前記メモリの記憶内容を補助記憶装置に転送するダンプモードとを切替可能なコンピュータシステムであって、オペレーティングシステムからの指令に応じて、ダンプフラグを第１の値にセットし、ダンプモードに切り替える手段と、前記ダンプモード下で、前記多重化して使用するメモリのうちの一のメモリのみを用いてシステムの再起動を行うとともに、前記多重化して使用した他のメモリの論理アドレスを切り替えてメモリダンプを行う手段と、前記メモリダンプの終了後、前記ダンプフラグを第２の値にセットし、再度メモリを多重化し前記ミラーモードに復帰する手段と、前記各メモリの異常を検出するエラー検出手段と、メモリダンプの対象とするメモリを指定する手段と、を備え、前記メモリのいずれかに異常が検出された場合には、前記多重化して使用した他のメモリをメモリダンプの対象に指定して、論理アドレスを切り替えるとともに、前記メモリダンプの対象に指定されていないメモリを交換し、交換後のメモリにて再起動を行い、前記メモリダンプの対象に指定したメモリのメモリダンプを実行し、該メモリダンプの終了後、前記ミラーモードに復帰可能としたコンピュータシステム及びそのメモリダンプ機能を実現するためのプログラムが提供される。

また、本発明の第２の視点によれば、２以上のメモリを多重化して使用するミラーモードと、前記メモリの記憶内容を補助記憶装置に転送するダンプモードとを切替可能なコンピュータシステムに実行させるメモリダンプの方法であって、前記コンピュータシステムのフラグセット手段（プログラム）が、オペレーティングシステムからの指令に応じて、ダンプフラグを第１の値にセットし、ダンプモードに切り替えるステップと、前記コンピュータシステムのメモリダンプ手段（プログラム）が、前記ダンプモード下で、前記多重化して使用するメモリのうちの一のメモリのみを用いてシステムの再起動を行うとともに、前記多重化して使用した他のメモリの論理アドレスを切り替えてメモリダンプを行うステップと、前記コンピュータシステムのフラグリセット手段（プログラム）が、前記メモリダンプの終了後、前記ダンプフラグを第２の値にセットするステップと、前記コンピュータシステムのメモリコピー制御手段（プログラム）が、再度メモリを多重化し前記ミラーモードに復帰するステップと、を含むメモリダンプの方法であって、さらに、前記各メモリの異常を検出するステップと、前記メモリのいずれかに異常が検出された場合、前記多重化して使用した他のメモリをメモリダンプの対象に指定して、論理アドレスを切り替えるステップと、前記メモリダンプの対象に指定されていないメモリを交換した後の交換後のメモリにて再起動を行い、前記メモリダンプの対象に指定したメモリのメモリダンプを実行するステップと、該メモリダンプの終了後、前記ミラーモードに復帰するステップとを含むメモリダンプの方法が提供される。

本発明によれば、システムの再起動やメモリの未使用領域の確保を待つことなく、速やかかつ確実にメモリダンプを実行することが可能となる。その理由は、他の動作と平行して、別アドレス空間に割り当てられ保護されたメモリから直接メモリダンプを行うようにしたこと、メモリダンプが完了することを条件にミラーモードに復帰するよう構成したことにある。

続いて、本発明を実施するための最良の形態について、図面を参照して詳細に説明する。

［第１の実施形態（参考例）］
図１は、本発明の第１の実施形態に係るコンピュータシステムの構成を表した図である。図１を参照すると、本実施形態に係るコンピュータシステムは、ホスト１０と、補助記憶装置３０で構成され、ホスト１０は、ＣＰＵ１１、オペレーティングシステム（以下、「ＯＳ」という）等により構成されるシステム制御手段１２、２つのメモリ２１、２２、メモリ２１、２２を制御するメモリ制御手段１４、補助記憶装置３０の制御を行うＩ／Ｏ制御手段１３を備えて構成されている。

メモリ制御手段１４には、ダンプの有無を示すダンプフラグ（保持手段）１５と、ダンプフラグ（保持手段）１５の状態によって、メモリ２１、２２のいずれか一方の論理空間を変更することにより、二重化して使用するミラーモードと、メモリダンプを行うダンプモードに切り替えるアドレス切替手段１６と、メモリ２１からメモリ２２へのメモリ内容のコピーを制御し、コピー中のアドレスに対する他のソフトウェア等からの書込みをコピー終了まで待機させるメモリコピー制御手段１７と、が備えられている。

図２は、アドレス切替手段１６によって切り替えられるメモリの動作モード（メモリ構成）と、その論理空間を示した図である。図２を参照すると、ダンプフラグ（保持手段）１５にフラグが立っていない時（ダンプフラグ＝０；第２の値）、メモリ２１、２２はミラーモードとなり、同一論理空間（論理空間Ａ）を有し、同じ内容のデータが書き込まれる。

一方、ダンプフラグ１５が立っている時（ダンプフラグ＝１；第１の値）、メモリ２１、２２はダンプモードとなり、メモリ２１が通常の論理空間（論理空間Ａ）であるのに対して、メモリ２２は通常と異なる論理空間（論理空間Ｂ）となるよう構成変更される。

また図１上、図示省略されているが、本実施形態に係るコンピュータシステムは、システムクラッシュ等によりＯＳがメモリダンプを起動したことを検出してダンプフラグ（保持手段）１５にフラグをセットし、ＯＳに対してダンプ完了を報告するフラグセットプログラム、ＯＳ立上げ後にダンプフラグ１５の内容によってメモリ２２の内容を補助記憶装置３０に書き込むメモリダンププログラム、ダンププログラム終了後にダンプフラグ１５をリセットし、メモリコピー制御手段１７を起動するフラグリセットプログラムを実行可能となっている。

続いて、本実施形態に係るコンピュータシステムの動作について図面を参照して詳細に説明する。図３は、本実施形態に係るコンピュータシステムのシステムクラッシュ発生時から、再起動を行い、通常運用に復帰するまでの一連の流れを表したフローチャートである。

図３を参照すると、まず、ホスト１０においてシステムクラッシュ等が発生すると（ステップ３０１）、ＯＳによるメモリダンプが起動する（ステップ３０２）。

フラグセットプログラムは、上記ＯＳによるメモリダンプ起動を検出すると、ダンプフラグ（保持手段）１５にダンプフラグ＝１をセットし（ステップ３０３）、次いで、ＯＳに対し、ダンプモードへの移行が完了した旨（ダンプ完了）を通知する（ステップ３０４）。

これにより、メモリ２１、２２が同一論理空間のミラーモードから、メモリ２２が異なる論理空間を持つダンプモードとなり、また、後記するシステム再起動後もダンプフラグ（保持手段）１５の値は保持されるため、以後、メモリ２２の内容が保護される（図２参照）。

ダンプ完了通知を受けたＯＳは、システム再起動のため、シャットダウンと再起動を実行する（ステップ３０５、３０６）。その際、メモリ２１に必要なデータをロードしてＯＳが起動される（ステップ３０７）。

ＯＳの立上げ後、メモリ２１単体による通常運用が開始される。従って、この時点でシステムダウン期間は終了する。また、他の動作と平行してメモリダンププログラムが実行され、ダンプフラグ（保持手段）１５にダンプフラグ＝１がセットされているか否かの確認が行われる（ステップ３０８）。

ここで、ダンプフラグ（保持手段）１５にダンプフラグ＝１がセットされていない場合は、そのまま通常運用となる（ステップ３０９）。

一方、ダンプフラグ（保持手段）１５にダンプフラグ＝１がセットされている場合は、メモリダンププログラムによりメモリダンプが開始され、終了アドレスに達するまで、メモリ２２の内容を補助記憶装置（ＨＤＤ）３０に書き込む動作が行われる（ステップ３１０、３１１）。

そして、メモリダンププログラム終了後、フラグリセットプログラムが起動されて、ダンプフラグ（保持手段）１５をリセット（ダンプフラグ＝０）する（ステップ３１２）。

以後、メモリ２１、２２が再び同一論理空間のミラーモードとなって、メモリ２１、２２を二重化して用いる通常運用が開始される。

続いて、フラグリセットプログラムは、ダンプフラグ（保持手段）１５のフラグリセット後、メモリコピー制御手段１７を起動し、メモリ２１のメモリ内容を、ダンプ情報を掃き出したメモリ２２にコピーするよう指示を行う（ステップ３１３）。

前記指示を受けたメモリコピー制御手段１７は、メモリコピー中のアドレスに対して、他のソフトウェアから書込みがあった場合、そのアドレスのコピーが終了するまで、書込みを待つように制御しながら、メモリ２１の内容をメモリ２２にコピーする（ステップ３１４）。これにより、メモリコピー中のデータ書き込みによるデータ化けが防止される。

このようにして、システムクラッシュが発生した時、メモリ２２の内容の保護と、システム再起動とを行うとともに、補助記憶装置（ＨＤＤ）３０にメモリ２２のメモリ内容を直接ダンプすることが可能となり、システムダウン時間を短縮することが可能となる。

また、メモリダンプの際に、ダンプ対象のメモリを別アドレス空間に割り当ることとし、メモリ２２から直接、補助記憶装置（ＨＤＤ）３０にデータをダンプするようにしたので、マスターとなるメモリの未使用領域が少なくとも、メモリダンプを短時間で完了することが可能となっている。

［第２の実施形態］
続いて、上記本発明の第１の実施形態に変更を加えた本発明の第２の実施形態について説明する。図４は、本発明の第２の実施形態に係るコンピュータシステムの構成を表した図である。図４を参照すると、本実施形態に係るコンピュータシステムは、ホスト１０と、補助記憶装置３０で構成され、ホスト１０は、ＣＰＵ１１、システム制御手段１２、２つのメモリ２１、２２、メモリ２１、２２を制御するメモリ制御手段１４、補助記憶装置３０の制御を行うＩ／Ｏ制御手段１３に加えて、メモリ２１、２２のエラーを検出するエラー検出手段１８を備えた構成となっている。

メモリ制御手段１４には、メモリ２１、２２のどちらかのメモリからダンプを行うかを示す２つのダンプフラグ（フラグ０／フラグ１）を格納可能なダンプフラグ（保持手段）１５と、ダンプフラグ（保持手段）１５及びエラー検出手段１８の状態によってメモリ２１、２２の論理空間を同じまたは異なる空間、利用不可の３つの状態に切替えるアドレス切替手段１６と、メモリ２１からメモリ２２へのメモリ内容のコピーあるいはメモリ２２からメモリ２１へのコピーを制御し、コピー中のアドレスに対する他のソフトウェア等からの書込みをコピー終了まで待機させるメモリコピー制御手段１７と、が備えられている。

図５は、アドレス切替手段１６によって切り替えられる、エラー有無に応じたメモリの動作モード（メモリ構成）と、その論理空間を示した図である。まず、メモリ２１、２２のいずれにもエラーが検出されていない状態では（１）エラーなし状態）、第１の実施形態（図２参照）と同様であり、ダンプフラグ（保持手段）１５にフラグが立っていない時（ダンプフラグ＝０）、メモリ２１、２２はミラーモードとなり、同一論理空間（論理空間Ａ）を有し、同じ内容のデータが書き込まれる。一方、ダンプフラグ１５が立っている時（ダンプフラグ（フラグ０又はフラグ１）＝１）、メモリ２１、２２はダンプモードとなり、メモリ２１が通常の論理空間（論理空間Ａ）であるのに対して、メモリ２２は通常と異なる論理空間（論理空間Ｂ）となるよう構成変更される。

一方、メモリ２２にエラーが検出されている場合（２）メモリ２２エラー状態）、メモリ２１は、上記エラーなし状態と同様に、ダンプフラグ１５が立った時（ダンプフラグ（フラグ０）＝１）、通常と異なる論理空間（論理空間Ｂ）となるよう管理されるが、メモリ２２はダンプフラグの値に拘わらず利用不可状態となる。

また、メモリ２１にエラーが検出されている場合（３）メモリ２１エラー状態）、メモリ２２は、上記エラーなし状態と同様に、ダンプフラグ１５が立った時（ダンプフラグ（フラグ１）＝１）、通常と異なる論理空間（論理空間Ｂ）となるよう管理されるが、メモリ２１はダンプフラグの値に拘わらず利用不可状態となる。

また図４においても図示省略されているが、上記した第１の実施形態と同様のフラグセットプログラム、メモリダンププログラム、フラグリセットプログラムを実行可能となっているものとする。

続いて、本実施形態に係るコンピュータシステムの動作について図面を参照して詳細に説明する。以下、メモリ２１、２２にエラーがないときは、上記第１の実施形態と同様の動作となるため説明を省略し、以下、メモリ２１、２２のいずれかにエラーが検出された場合の動作について説明する。

本実施形態に係るコンピュータシステムにおいて、システムクラッシュ等が発生すると、ＯＳによるメモリダンプが起動し、フラグセットプログラムがメモリダンプ起動を検出し、エラー検出手段１８の状態により、ダンプフラグ（保持手段）１５のエラーのないメモリに対応するダンプフラグ（フラグ０／フラグ１）をセットする。

これにより、エラーのないメモリが通常と異なる論理空間になり、データが保護され、システムが停止する。次に、エラーが発生したメモリを交換後の動作について説明する。

図６は、本実施形態に係るコンピュータシステムにおいて、一方のメモリ交換後、再起動を行い、通常運用に復帰するまでの一連の流れを表したフローチャートである。

図６を参照すると、メモリ交換後、再起動を行い、ＯＳを起動すると（ステップ４０１〜４０３）、交換を行った方のメモリ単体による通常運用が開始される。従って、この時点でシステムダウン期間は終了する。また、他の動作と平行してメモリダンププログラムが実行され、ダンプフラグ（保持手段）１５のメモリ２１に対応するダンプフラグ（フラグ０）にフラグが立てられているか否かの確認が行われる（ステップ４０４）。

ここで、ダンプフラグ（保持手段）１５のメモリ２１に対応するダンプフラグ（フラグ０）にフラグが立てられている場合は、メモリダンププログラムによりメモリダンプが開始され、終了アドレスに達するまで、メモリ２１の内容を補助記憶装置（ＨＤＤ）３０に書き込む動作が行われる（ステップ４０６、４０８）。

そして、メモリダンププログラム終了後、フラグリセットプログラムが起動されて、ダンプフラグ（保持手段）１５のメモリ２１に対応するダンプフラグ（フラグ０）がリセット（ダンプフラグ＝０）される（ステップ４１０）。

続いて、フラグリセットプログラムは、ダンプフラグ（保持手段）１５のメモリ２１に対応するダンプフラグ（フラグ０）のフラグリセット後、メモリコピー制御手段１７を起動し、メモリ２２のメモリ内容を、ダンプ情報を掃き出したメモリ２１にコピーするよう指示を行う（ステップ４１２）。

前記指示を受けたメモリコピー制御手段１７は、メモリコピー中のアドレスに対して、他のソフトウェアから書込みがあった場合、そのアドレスのコピーが終了するまで、書込みを待つように制御しながら、メモリ２２の内容をメモリ２１にコピーする（ステップ４１４）。これにより、メモリコピー中のデータ書き込みによるデータ化けが防止される。

このようにして、システムクラッシュが発生した時、エラーの発生していないメモリ２１の内容を保護するとともに、メモリ交換後、メモリ２１のメモリ内容を確実にダンプすることが可能となる。

一方、ステップ４０４にて、メモリ２１に対応するダンプフラグ（フラグ０）にフラグがセットされていない場合は、次いで、ダンプフラグ（保持手段）１５のメモリ２２に対応するダンプフラグ（フラグ１）にフラグが立てられているか否かの確認が行われる（ステップ４０５）。

ここで、ダンプフラグ（保持手段）１５のメモリ２２に対応するダンプフラグ（フラグ１）にフラグが立てられている場合は、メモリダンププログラムによりメモリダンプが開始され、終了アドレスに達するまで、メモリ２２の内容を補助記憶装置（ＨＤＤ）３０に書き込む動作が行われる（ステップ４０７、４０９）。

そして、メモリダンププログラム終了後、フラグリセットプログラムが起動されて、ダンプフラグ（保持手段）１５のメモリ２２に対応するダンプフラグ（フラグ１）がリセット（ダンプフラグ＝０）される（ステップ４１１）。

以後、メモリ２１、２２が再び同一論理空間のミラーモードとなって、以後、メモリ２１、２２を二重化して用いる通常運用が開始される。

続いて、フラグリセットプログラムは、ダンプフラグ（保持手段）１５のメモリ２２に対応するダンプフラグ（フラグ１）のフラグリセット後、メモリコピー制御手段１７を起動し、メモリ２１のメモリ内容を、ダンプ情報を掃き出したメモリ２２にコピーするよう指示を行う（ステップ４１３）。

前記指示を受けたメモリコピー制御手段１７は、メモリコピー中のアドレスに対して、他のソフトウェアから書込みがあった場合、そのアドレスのコピーが終了するまで、書込みを待つように制御しながら、メモリ２１の内容をメモリ２２にコピーする（ステップ４１５）。これにより、メモリコピー中のデータ書き込みによるデータ化けが防止される。

このようにして、システムクラッシュが発生した時、エラーの発生していないメモリ２２の内容を保護するとともに、メモリ交換後、メモリ２２のメモリ内容を確実にダンプすることが可能となる。

また、ステップ４０５においても、メモリ２２に対応するダンプフラグ（フラグ１）にフラグがセットされていない場合は、そのまま通常運用となる（ステップ４１６）。

以上のように本実施形態では、メモリの一方にエラーが生じた場合でも、正常なメモリを利用してシステム運用を継続し、あるいは、そのメモリ内容を保護し、エラーの生じたメモリの交換、再起動後、他の動作と平行して、メモリダンプを行うことが可能となる。

以上本発明の好適な各実施の形態を説明したが、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、適用されるコンピュータシステムの仕様等に応じて、各種の変形を加えることが可能である。例えば、上記した各実施形態では、メモリを二重化したコンピュータシステムを例示して説明したが、その他冗長構成を有するシステムへの適用を排除するものでないことはいうまでもない。

本発明の第１の実施形態に係るコンピュータシステムの構成を表した図である。本発明の第１の実施形態に係るコンピュータシステムにおけるミラーモード（通常運用時）とダンプモードのメモリ構成の相違を説明するための図である。本発明の第１の実施形態に係るコンピュータシステムの動作を表したフローチャートである。本発明の第２の実施形態に係るコンピュータシステムの構成を表した図である。本発明の第２の実施形態に係るコンピュータシステムにおけるミラーモード（通常運用時）とダンプモード及びエラー検出時のメモリ構成の相違を説明するための図である。本発明の第２の実施形態に係るコンピュータシステムの動作を表したフローチャートである。

符号の説明

１０ホスト
１１ＣＰＵ
１２システム制御手段
１３Ｉ／Ｏ制御手段
１４メモリ制御手段
１５ダンプフラグ（保持手段）
１６アドレス切替手段
１７メモリコピー制御手段
１８エラー検出手段
２１、２２メモリ
３０補助記憶装置（ＨＤＤ）

Claims

２以上のメモリを多重化して使用するミラーモードと、前記メモリの記憶内容を補助記憶装置に転送するダンプモードとを切替可能なコンピュータシステムであって、
オペレーティングシステムからの指令に応じて、ダンプフラグを第１の値にセットし、ダンプモードに切り替える手段と、
前記ダンプモード下で、前記多重化して使用するメモリのうちの一のメモリのみを用いてシステムの再起動を行うとともに、前記多重化して使用した他のメモリの論理アドレスを切り替えてメモリダンプを行う手段と、
前記メモリダンプの終了後、前記ダンプフラグを第２の値にセットし、再度メモリを多重化し前記ミラーモードに復帰する手段と、
前記各メモリの異常を検出するエラー検出手段と、
メモリダンプの対象とするメモリを指定する手段と、を備え、
前記メモリのいずれかに異常が検出された場合には、前記多重化して使用した他のメモリをメモリダンプの対象に指定して、論理アドレスを切り替えるとともに、
前記メモリダンプの対象に指定されていないメモリを交換し、交換後のメモリにて再起動を行い、前記メモリダンプの対象に指定したメモリのメモリダンプを実行し、該メモリダンプの終了後、前記ミラーモードに復帰可能としたこと、
を特徴とするコンピュータシステム。
２以上のメモリを多重化して使用するミラーモードと、前記メモリの記憶内容を補助記憶装置に転送するダンプモードとを切替可能なコンピュータシステムに実行させるプログラムであって、
オペレーティングシステムからの指令に応じて、ダンプフラグを第１の値にセットする処理と、
前記ダンプモード下で、前記多重化して使用するメモリのうちの一のメモリのみを用いてシステムの再起動を行うとともに、前記多重化して使用した他のメモリの論理アドレスを切り替えてメモリダンプを行う処理と、
前記メモリダンプの終了後、前記ダンプフラグを第２の値にセットし、再度メモリを多重化し前記ミラーモードに復帰する処理と、を前記コンピュータシステムに実行させるプログラムであって、
さらに、前記各メモリの異常を検出する処理と、
前記メモリのいずれかに異常が検出された場合、前記多重化して使用した他のメモリをメモリダンプの対象に指定して、論理アドレスを切り替える処理と、
前記メモリダンプの対象に指定されていないメモリを交換した後の交換後のメモリにて再起動を行い、前記メモリダンプの対象に指定したメモリのメモリダンプを実行する処理と、
該メモリダンプの終了後、前記ミラーモードに復帰する処理とを実行させるプログラム。
２以上のメモリを多重化して使用するミラーモードと、前記メモリの記憶内容を補助記憶装置に転送するダンプモードとを切替可能なコンピュータシステムに実行させるメモリダンプの方法であって、
前記コンピュータシステムのフラグセット手段が、オペレーティングシステムからの指令に応じて、ダンプフラグを第１の値にセットし、ダンプモードに切り替えるステップと、
前記コンピュータシステムのメモリダンプ手段が、前記ダンプモード下で、前記多重化して使用するメモリのうちの一のメモリのみを用いてシステムの再起動を行うとともに、前記多重化して使用した他のメモリの論理アドレスを切り替えてメモリダンプを行うステップと、
前記コンピュータシステムのフラグリセット手段が、前記メモリダンプの終了後、前記ダンプフラグを第２の値にセットするステップと、
前記コンピュータシステムのメモリコピー制御手段が、再度メモリを多重化し前記ミラーモードに復帰するステップと、を含むメモリダンプの方法であって、
さらに、
前記各メモリの異常を検出するステップと、
前記メモリのいずれかに異常が検出された場合、前記多重化して使用した他のメモリをメモリダンプの対象に指定して、論理アドレスを切り替えるステップと、
前記メモリダンプの対象に指定されていないメモリを交換した後の交換後のメモリにて再起動を行い、前記メモリダンプの対象に指定したメモリのメモリダンプを実行するステップと、
該メモリダンプの終了後、前記ミラーモードに復帰するステップとを含むメモリダンプの方法。