JP4874624B2 - Protection circuit and semiconductor device - Google Patents

Protection circuit and semiconductor device Download PDF

Info

Publication number
JP4874624B2
JP4874624B2 JP2005314378A JP2005314378A JP4874624B2 JP 4874624 B2 JP4874624 B2 JP 4874624B2 JP 2005314378 A JP2005314378 A JP 2005314378A JP 2005314378 A JP2005314378 A JP 2005314378A JP 4874624 B2 JP4874624 B2 JP 4874624B2
Authority
JP
Japan
Prior art keywords
voltage
circuit block
bipolar transistor
terminal
protection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005314378A
Other languages
Japanese (ja)
Other versions
JP2007123590A (en
Inventor
貴之 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai Rika Co Ltd
Original Assignee
Tokai Rika Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai Rika Co Ltd filed Critical Tokai Rika Co Ltd
Priority to JP2005314378A priority Critical patent/JP4874624B2/en
Publication of JP2007123590A publication Critical patent/JP2007123590A/en
Application granted granted Critical
Publication of JP4874624B2 publication Critical patent/JP4874624B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、例えばサージ電圧から回路ブロックを保護する保護回路及び該保護回路を備えた半導体装置に関するものである。   The present invention relates to a protection circuit that protects a circuit block from, for example, a surge voltage, and a semiconductor device including the protection circuit.

従来、例えば図２に示すように、電源電圧精度が必要な回路ブロック５１を駆動する場合、該回路ブロック５１の入力端子に抵抗５２を介して入力電圧Ｖｃｃを印加するように構成することで、該回路ブロック５１に対するサージ保護が可能となる。   Conventionally, for example, as shown in FIG. 2, when driving a circuit block 51 that requires power supply voltage accuracy, the input voltage Vcc is applied to the input terminal of the circuit block 51 via a resistor 52. Surge protection for the circuit block 51 is possible.

ただしこの場合、回路ブロック５１自身の消費電流により電圧降下が生じるため、挿入する抵抗５２の抵抗値を低く設定する必要がある。このため、抵抗５２の抵抗値を低く設定することにより、回路ブロック５１のサージ保護効果が低くなってしまうことから、回路ブロックを構成する各種素子を、高耐圧素子によって構成する必要がある。   However, in this case, since a voltage drop occurs due to the current consumption of the circuit block 51 itself, it is necessary to set the resistance value of the inserted resistor 52 low. For this reason, since the surge protection effect of the circuit block 51 is lowered by setting the resistance value of the resistor 52 low, it is necessary to configure various elements constituting the circuit block with high-voltage elements.

しかしながら、高耐圧素子は低耐圧素子に比べて素子サイズが大きいため、回路ブロック５１を高耐圧素子で構成すると、回路ブロック５１自体のサイズが大きくなってしまうとともに、コスト高にもなってしまう。   However, since the high breakdown voltage element has a larger element size than the low breakdown voltage element, if the circuit block 51 is configured with a high breakdown voltage element, the size of the circuit block 51 itself is increased and the cost is increased.

本発明はこうした実情に鑑みてなされたものであり、その目的は、サージ電圧等の異常電圧から保護しつつ、回路ブロックを低耐圧素子によって構成可能な保護回路及び半導体装置を提供することにある。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a protection circuit and a semiconductor device in which a circuit block can be configured by a low-voltage element while protecting from an abnormal voltage such as a surge voltage. .

上記の課題を解決するために、請求項１に記載の発明では、入力電圧に基づいて安定化した電圧を回路ブロックに印加するとともに、該入力電圧に生じた異常電圧から前記回路ブロックを保護する保護回路であって、第１電源から前記入力電圧がベースに印加されるとともに、第１端子であるエミッタが高電位側に接続され、第２端子であるコレクタが低電位側に接続されるバイポーラトランジスタと、前記入力電圧よりも高電位に設定されるとともに前記第１電源とは独立した第２電源と前記バイポーラトランジスタの第１端子との間に接続された定電流源と、前記第１端子と前記回路ブロックとの間において、該回路ブロックに対して順方向電流が流れるように接続されるダイオード機能素子とを備えたことを要旨とする。 In order to solve the above problem, in the invention according to claim 1, a voltage stabilized based on the input voltage is applied to the circuit block, and the circuit block is protected from an abnormal voltage generated in the input voltage. A bipolar circuit in which the input voltage is applied from the first power source to the base , the emitter as the first terminal is connected to the high potential side, and the collector as the second terminal is connected to the low potential side. A constant current source connected between a transistor, a second power source set to a potential higher than the input voltage and independent of the first power source, and a first terminal of the bipolar transistor; and the first terminal And a circuit block, and a diode functional element connected to the circuit block so that a forward current flows.

上記構成によると、バイポーラトランジスタのベースに入力電圧が印加されると、該バイポーラトランジスタの第１端子であるエミッタの電圧は、その入力電圧に応じた電圧値となる。このため、ダイオード機能素子の下流側の電圧は、該第１端子の電圧からダイオード機能素子のドロップ電圧を引いた電圧値となる。よって、回路ブロックには、第１電源からの入力電圧に応じた電圧が印加されることとなる。しかも、回路ブロックには第１電源からの入力電圧が直接印加されず、第２電源から電圧が印加されるようになり、入力電圧にサージなどの異常電圧が生じた場合においても、バイポーラトランジスタがＯＦＦ状態となったり第１端子の電圧が制限されたりするなどして、その異常電圧が回路ブロックに印加されることはない。このため、回路ブロックを設計するにあたり、該回路ブロックを必ずしも高耐圧素子で構成する必要がなくなる。よって、回路ブロックを異常電圧から保護しつつ、該回路ブロックの小型化・安価化が可能となる。 According to the above configuration, when an input voltage is applied to the base of the bipolar transistor, the voltage of the emitter which is the first terminal of the bipolar transistor becomes a voltage value corresponding to the input voltage. For this reason, the voltage on the downstream side of the diode functional element is a voltage value obtained by subtracting the drop voltage of the diode functional element from the voltage of the first terminal. Therefore, a voltage corresponding to the input voltage from the first power supply is applied to the circuit block. In addition, the input voltage from the first power supply is not directly applied to the circuit block, but the voltage is applied from the second power supply. Even when an abnormal voltage such as a surge occurs in the input voltage, the bipolar transistor is The abnormal voltage is not applied to the circuit block due to the OFF state or the voltage of the first terminal being limited. For this reason, when designing a circuit block, it is not always necessary to configure the circuit block with a high voltage element. Therefore, it is possible to reduce the size and cost of the circuit block while protecting the circuit block from abnormal voltage.

請求項２に記載の発明では、請求項１に記載の保護回路において、前記ダイオード機能素子は、前記バイポーラトランジスタと同じ特性を有するバイポーラトランジスタをダイオード接続したものであることを要旨とする。   The invention according to claim 2 is characterized in that, in the protection circuit according to claim 1, the diode functional element is a diode-connected bipolar transistor having the same characteristics as the bipolar transistor.

上記構成によると、入力電圧とほぼ等電位となる電圧を回路ブロックに印加することが可能となる。
請求項３に記載の発明では、請求項１または請求項２に記載の保護回路において、前記第１電源と前記バイポーラトランジスタのベースとの間には制限抵抗が介在されていることを要旨とする。 According to the above configuration, it is possible to apply a voltage that is substantially equipotential to the input voltage to the circuit block.
The invention according to claim 3 is characterized in that, in the protection circuit according to claim 1 or 2, a limiting resistor is interposed between the first power supply and the base of the bipolar transistor. .

上記構成によると、バイポーラトランジスタのベース電流量が制限されるため、たとえ入力電圧に異常電圧が生じたとしても、ある程度はバイポーラトランジスタを該異常電圧から保護することができる。特に、回路ブロックには第２電源から電流が供給されるため、ベース電流量を少なくしても、回路ブロックに対する電流量を充分に確保することができる。よって、制限抵抗の抵抗値を大きく設定することができ、バイポーラトランジスタの保護性能を高めることができる。   According to the above configuration, since the base current amount of the bipolar transistor is limited, even if an abnormal voltage occurs in the input voltage, the bipolar transistor can be protected from the abnormal voltage to some extent. In particular, since a current is supplied to the circuit block from the second power supply, a sufficient amount of current for the circuit block can be ensured even if the amount of base current is reduced. Therefore, the resistance value of the limiting resistor can be set large, and the protection performance of the bipolar transistor can be improved.

請求項４に記載の発明では、請求項１〜３のいずれか１項に記載の保護回路において、前記回路ブロックの高電位側端子と低電位側端子との間に並列に接続されるツェナダイオードを備えていることを要旨とする。   According to a fourth aspect of the present invention, in the protection circuit according to any one of the first to third aspects, a Zener diode connected in parallel between a high potential side terminal and a low potential side terminal of the circuit block. The main point is that

上記構成によると、入力電圧や第２電源の電圧が変動して高電位となっても、回路ブロックに印加される電圧は、ツェナダイオードのツェナ電圧を超えることはない。このため、回路ブロックに印加される電圧値を制限することができ、回路ブロックを高電圧から確実に保護することができる。   According to the above configuration, the voltage applied to the circuit block does not exceed the Zener voltage of the Zener diode even if the input voltage or the voltage of the second power supply fluctuates to become a high potential. For this reason, the voltage value applied to the circuit block can be limited, and the circuit block can be reliably protected from a high voltage.

請求項５に記載の発明では、請求項１〜４のいずれか１項に記載の保護回路と、その保護回路によって保護される回路ブロックとを備えたことを要旨とする。
上記構成によると、上記作用と同等の作用を得ることができる。 The gist of the invention described in claim 5 is that it comprises the protection circuit according to any one of claims 1 to 4 and a circuit block protected by the protection circuit.
According to the said structure, the effect | action equivalent to the said effect | action can be acquired.

以上詳述したように、本発明によれば、サージ電圧等の異常電圧から保護しつつ、回路ブロックを低耐圧素子によって構成可能な保護回路及び半導体装置を提供することができる。   As described above in detail, according to the present invention, it is possible to provide a protection circuit and a semiconductor device in which a circuit block can be configured by a low voltage element while protecting from an abnormal voltage such as a surge voltage.

以下、本発明を具体化した一実施形態を図１及び図２に基づき詳細に説明する。
図１に示すように、半導体装置１は、複数の外部入力端子（ここでは３つの端子Ｔ１，Ｔ２，Ｔ３を図示）を備えたワンパッケージＩＣであり、その内部には、回路ブロック２と、その回路ブロック２を異常電圧から保護する保護回路３とを備えている。第１入力端子Ｔ１には第１電源（図示略）が接続され、これにより第１入力端子Ｔ１に入力電圧Ｖｃｃ（ここでは５Ｖ）が入力される。また、第２入力端子Ｔ２には該入力電圧Ｖｃｃよりも高電位Ｖｂｂ（ここでは１２Ｖ）に設定された第２電源（図示略）が接続され、第３入力端子Ｔ３は接地される。このため、第２入力端子Ｔ２は第１入力端子Ｔ１よりも高電位となり、第３入力端子Ｔ３は第１入力端子Ｔ１よりも低電位となる。 Hereinafter, an embodiment embodying the present invention will be described in detail with reference to FIGS. 1 and 2.
As shown in FIG. 1, the semiconductor device 1 is a one-package IC having a plurality of external input terminals (here, three terminals T1, T2, and T3 are illustrated). And a protection circuit 3 that protects the circuit block 2 from abnormal voltage. A first power supply (not shown) is connected to the first input terminal T1, and thereby, an input voltage Vcc (here, 5V) is input to the first input terminal T1. The second input terminal T2 is connected to a second power supply (not shown) set to a potential Vbb higher than the input voltage Vcc (here, 12V), and the third input terminal T3 is grounded. Therefore, the second input terminal T2 has a higher potential than the first input terminal T1, and the third input terminal T3 has a lower potential than the first input terminal T1.

回路ブロック２は、高精度な電源電圧を必要とするアナログ回路（例えばセンサ用アンプ）によって構成されている。
保護回路３は、正サージ保護用の第１ダイオード１１、負サージ保護用の第２ダイオード１２、プルダウン抵抗１３、電流制限抵抗（制限抵抗）１４、内部コンデンサ１５、第１バイポーラトランジスタ１６、定電流源１７、第２バイポーラトランジスタ１８、及びツェナダイオード１９を備えている。なお、第１バイポーラトランジスタ１６は、高耐圧ＰＮＰトランジスタによって構成されている。また、第２バイポーラトランジスタ１８は、その第１バイポーラトランジスタ１６とペア性のとれた同等品によって構成されたものであり、ダイオード接続されることにより、ダイオード機能素子として機能するようになっている。 The circuit block 2 is configured by an analog circuit (for example, a sensor amplifier) that requires a highly accurate power supply voltage.
The protection circuit 3 includes a first diode 11 for positive surge protection, a second diode 12 for negative surge protection, a pull-down resistor 13, a current limiting resistor (limiting resistor) 14, an internal capacitor 15, a first bipolar transistor 16, a constant current. A source 17, a second bipolar transistor 18, and a Zener diode 19 are provided. The first bipolar transistor 16 is constituted by a high voltage PNP transistor. The second bipolar transistor 18 is constituted by an equivalent product that is paired with the first bipolar transistor 16, and functions as a diode functional element by being diode-connected.

詳しくは、第１入力端子Ｔ１と第２入力端子Ｔ２との間に第１ダイオード１１が逆接続され、第１入力端子Ｔ１と第３入力端子Ｔ３との間に第２ダイオード１２が逆接続されている。また、第１入力端子Ｔ１と第３入力端子Ｔ３との間には、第２ダイオード１２と並列にプルダウン抵抗１３が接続され、第１入力端子Ｔ１には制限抵抗１４の一端が接続されている。制限抵抗１４の他端は第１バイポーラトランジスタ１６のベースに接続され、該制限抵抗１４の他端と第３入力端子Ｔ３との間には内部コンデンサ１５が接続されている。また、第２入力端子Ｔ２には定電流源１７を介して第１バイポーラトランジスタ１６のエミッタ（第１端子）が接続され、コレクタ（第２端子）は第３入力端子Ｔ３に接続されている。なお、本実施形態において定電流源１７は、回路ブロック２に流れる電流値の２倍の電流値に設定されている。   Specifically, the first diode 11 is reversely connected between the first input terminal T1 and the second input terminal T2, and the second diode 12 is reversely connected between the first input terminal T1 and the third input terminal T3. ing. A pull-down resistor 13 is connected in parallel with the second diode 12 between the first input terminal T1 and the third input terminal T3, and one end of the limiting resistor 14 is connected to the first input terminal T1. . The other end of the limiting resistor 14 is connected to the base of the first bipolar transistor 16, and an internal capacitor 15 is connected between the other end of the limiting resistor 14 and the third input terminal T3. The second input terminal T2 is connected to the emitter (first terminal) of the first bipolar transistor 16 via the constant current source 17, and the collector (second terminal) is connected to the third input terminal T3. In the present embodiment, the constant current source 17 is set to a current value that is twice the current value flowing through the circuit block 2.

さらに、第１バイポーラトランジスタ１６のエミッタには第２バイポーラトランジスタ１８のエミッタが接続され、ベース及びコレクタは回路ブロック２の高電位側端子（電源端子）に接続されている。また、第２バイポーラトランジスタ１８のベース及びコレクタにはツェナダイオード１９のカソードが接続されており、回路ブロック２の低電位側端子（接地端子）及びツェナダイオード１９のアノードは第３入力端子Ｔ３に接続されている。なお、本実施形態においてツェナダイオード１９のツェナ電圧は、第１入力端子Ｔ１に印加される入力電圧Ｖｃｃよりも高く、且つ回路ブロック２を構成する各種素子の耐圧値よりも低い電圧値に設定されている。   Further, the emitter of the first bipolar transistor 16 is connected to the emitter of the second bipolar transistor 18, and the base and collector are connected to the high potential side terminal (power supply terminal) of the circuit block 2. The cathode of the Zener diode 19 is connected to the base and collector of the second bipolar transistor 18, and the low potential side terminal (ground terminal) of the circuit block 2 and the anode of the Zener diode 19 are connected to the third input terminal T3. Has been. In the present embodiment, the Zener voltage of the Zener diode 19 is set to a voltage value that is higher than the input voltage Vcc applied to the first input terminal T1 and lower than the withstand voltage values of various elements constituting the circuit block 2. ing.

また、半導体装置１の外部において、第２入力端子Ｔ２と第３入力端子Ｔ３との間には、ＩＣ保護用のコンデンサ２０が接続されている。
次に、このように構成された半導体装置１の動作を説明する。 Further, outside the semiconductor device 1, an IC protection capacitor 20 is connected between the second input terminal T2 and the third input terminal T3.
Next, the operation of the semiconductor device 1 configured as described above will be described.

（通常動作）
第１入力端子Ｔ１に入力電圧Ｖｃｃが印加され、第２入力端子Ｔ２に高電位Ｖｂｂが印加された状態においては、第１バイポーラトランジスタ１６がＯＮ状態となる。このため、該第１バイポーラトランジスタ１６のエミッタ電圧Ｖ１は、ベース−エミッタ間の降下電圧Ｖbe１を入力電圧Ｖｃｃに加えた電圧値となる（Ｖ１＝Ｖｃｃ＋Ｖbe１）。また、第２バイポーラトランジスタ１８におけるコレクタ電圧（すなわち回路ブロック２に印加される印加電圧）Ｖ２は、ベース−エミッタ間の降下電圧Ｖbe２を前記エミッタ電圧Ｖ１から引いた電圧値となる（Ｖ２＝Ｖ１−Ｖbe２＝Ｖｃｃ＋Ｖbe１−Ｖbe２）。ここで、定電流源１７の電流値が回路ブロック２に流れる電流値の２倍に設定されていること、及び、第１バイポーラトランジスタ１６と第２バイポーラトランジスタ１８とが同等品で構成されていることから「降下電圧Ｖbe１≒降下電圧Ｖbe２」となる。よって、回路ブロック２に印加される印加電圧（Ｖ２）は、第１入力端子Ｔ１に印加される入力電圧Ｖｃｃとほぼ等しくなる。また、第１バイポーラトランジスタ１６のベース電流は制限抵抗１４によって制限されるものの、回路ブロック２に対しては第２電源から電力が供給されるため、該回路ブロック２に対する電流量が制限抵抗１４によって制限されてしまうこともない。 (Normal operation)
In a state where the input voltage Vcc is applied to the first input terminal T1 and the high potential Vbb is applied to the second input terminal T2, the first bipolar transistor 16 is turned on. Therefore, the emitter voltage V1 of the first bipolar transistor 16 becomes a voltage value obtained by adding the base-emitter drop voltage Vbe1 to the input voltage Vcc (V1 = Vcc + Vbe1). The collector voltage (that is, the applied voltage applied to the circuit block 2) V2 of the second bipolar transistor 18 is a voltage value obtained by subtracting the base-emitter drop voltage Vbe2 from the emitter voltage V1 (V2 = V1− Vbe2 = Vcc + Vbe1-Vbe2). Here, the current value of the constant current source 17 is set to be twice the value of the current flowing through the circuit block 2, and the first bipolar transistor 16 and the second bipolar transistor 18 are configured as equivalent products. Therefore, “drop voltage Vbe1≈drop voltage Vbe2”. Therefore, the applied voltage (V2) applied to the circuit block 2 is substantially equal to the input voltage Vcc applied to the first input terminal T1. Although the base current of the first bipolar transistor 16 is limited by the limiting resistor 14, power is supplied to the circuit block 2 from the second power supply. There is no limit.

（異常時における動作）
ところで、第１入力端子Ｔ１に印加される入力電圧Ｖｃｃにサージ電圧等の異常電圧が加わり、該入力電圧Ｖｃｃの電圧値が高電位Ｖｂｂよりもさらに高電位となった場合には、第１バイポーラトランジスタ１６はＯＦＦ状態となる。このため、前記エミッタ電圧Ｖ１及び前記印加電圧（Ｖ２）は、第１バイポーラトランジスタ１６がＯＮ状態となっている場合と比べると高電位となるが、回路ブロック２の電源端子と接地端子との間にはツェナダイオード１９が並列に接続されているため、該印加電圧（Ｖ２）は、ツェナダイオード１９のツェナ電圧を超えることはない。よって、第１入力端子Ｔ１に印加される入力電圧に異常電圧が加わった場合においても、その異常電圧が回路ブロック２に印加されることはなく、回路ブロック２を構成する各種素子を高耐圧素子で構成しなくとも、該異常電圧によって回路ブロック２の素子が破損してしまうことが抑制される。 (Operation at the time of abnormality)
When an abnormal voltage such as a surge voltage is added to the input voltage Vcc applied to the first input terminal T1, and the voltage value of the input voltage Vcc becomes higher than the high potential Vbb, the first bipolar The transistor 16 is turned off. For this reason, the emitter voltage V1 and the applied voltage (V2) are higher in potential than when the first bipolar transistor 16 is in the ON state, but between the power supply terminal of the circuit block 2 and the ground terminal. Since the Zener diode 19 is connected in parallel, the applied voltage (V2) does not exceed the Zener voltage of the Zener diode 19. Therefore, even when an abnormal voltage is applied to the input voltage applied to the first input terminal T1, the abnormal voltage is not applied to the circuit block 2, and the various elements constituting the circuit block 2 are replaced with the high voltage element. Even if it does not comprise, it is suppressed that the element of the circuit block 2 is damaged by this abnormal voltage.

したがって、本実施形態によれば以下のような効果を得ることができる。
（１）第１バイポーラトランジスタ１６のベースに入力電圧Ｖｃｃが印加されると、該第１バイポーラトランジスタ１６のエミッタ電圧Ｖ１は、その入力電圧Ｖｃｃに応じた電圧値（Ｖｃｃ＋Ｖbe１）となる。このため、第２バイポーラトランジスタ１８のコレクタ電圧Ｖ２は、ベース−エミッタ間の降下電圧Ｖbe２を前記エミッタ電圧Ｖ１から引いた電圧値となる（Ｖ２＝Ｖ１−Ｖbe２＝Ｖｃｃ＋Ｖbe１−Ｖbe２）。よって、回路ブロック２には、第１電源からの入力電圧Ｖｃｃに応じた電圧が印加されることとなる。しかも、回路ブロック２には第１電源からの入力電圧Ｖｃｃが直接印加されず、第２電源から電圧が印加されるようになり、入力電圧Ｖｃｃにサージなどの異常電圧が生じた場合においても、その異常電圧が回路ブロック２に印加されることはない。このため、回路ブロック２を設計するにあたり、該回路ブロック２を必ずしも高耐圧素子で構成する必要がなくなる。よって、回路ブロック２を異常電圧から保護しつつ、該回路ブロック２の小型化・安価化が可能となる。 Therefore, according to the present embodiment, the following effects can be obtained.
(1) When the input voltage Vcc is applied to the base of the first bipolar transistor 16, the emitter voltage V1 of the first bipolar transistor 16 becomes a voltage value (Vcc + Vbe1) corresponding to the input voltage Vcc. Therefore, the collector voltage V2 of the second bipolar transistor 18 becomes a voltage value obtained by subtracting the base-emitter drop voltage Vbe2 from the emitter voltage V1 (V2 = V1-Vbe2 = Vcc + Vbe1-Vbe2). Therefore, a voltage corresponding to the input voltage Vcc from the first power supply is applied to the circuit block 2. Moreover, the input voltage Vcc from the first power supply is not directly applied to the circuit block 2, but a voltage is applied from the second power supply, and even when an abnormal voltage such as a surge occurs in the input voltage Vcc, The abnormal voltage is not applied to the circuit block 2. For this reason, when designing the circuit block 2, it is not always necessary to configure the circuit block 2 with a high voltage element. Therefore, it is possible to reduce the size and cost of the circuit block 2 while protecting the circuit block 2 from abnormal voltage.

（２）第２バイポーラトランジスタ１８は、第１バイポーラトランジスタ１６と同じ特性を有するものによって構成されている。このため、第１バイポーラトランジスタ１６のベース−エミッタ間の降下電圧Ｖbe１と、第２バイポーラトランジスタ１８のベース−エミッタ間の降下電圧Ｖbe２とが等しい。よって、回路ブロック２に印加される印加電圧（Ｖ２）は、第１入力端子Ｔ１に印加される入力電圧Ｖｃｃとほぼ等しくなる。それゆえ、入力電圧Ｖｃｃとほぼ等電位となる電圧を回路ブロック２に印加することができる。   (2) The second bipolar transistor 18 is configured with the same characteristics as the first bipolar transistor 16. Therefore, the base-emitter drop voltage Vbe1 of the first bipolar transistor 16 is equal to the base-emitter drop voltage Vbe2 of the second bipolar transistor 18. Therefore, the applied voltage (V2) applied to the circuit block 2 is substantially equal to the input voltage Vcc applied to the first input terminal T1. Therefore, a voltage that is substantially equipotential to the input voltage Vcc can be applied to the circuit block 2.

（３）第１入力端子Ｔ１と第１バイポーラトランジスタ１６のベースとの間には制限抵抗１４が介在されているため、該第１バイポーラトランジスタ１６のベース電流量が制限される。よって、たとえ入力電圧Ｖｃｃに異常電圧が加わったとしても、ある程度は第１バイポーラトランジスタ１６を該異常電圧から保護することができる。特に、回路ブロック２には第２電源から電流が供給されるため、ベース電流量を少なくしても、回路ブロック２に対する電流量を充分に確保することができる。よって、制限抵抗１４の抵抗値を大きく設定することができ、第１バイポーラトランジスタ１６の保護性能を高めることができる。   (3) Since the limiting resistor 14 is interposed between the first input terminal T1 and the base of the first bipolar transistor 16, the amount of base current of the first bipolar transistor 16 is limited. Therefore, even if an abnormal voltage is added to the input voltage Vcc, the first bipolar transistor 16 can be protected from the abnormal voltage to some extent. In particular, since a current is supplied to the circuit block 2 from the second power supply, a sufficient amount of current for the circuit block 2 can be secured even if the amount of base current is reduced. Therefore, the resistance value of the limiting resistor 14 can be set large, and the protection performance of the first bipolar transistor 16 can be improved.

（４）回路ブロック２の高電位側端子と低電位側端子との間には、ツェナダイオード１９が並列接続されている。このため、入力電圧Ｖｃｃや第２電源から印加される高電位Ｖｂｂが変動して高電位となっても、回路ブロック２に印加される電圧は、ツェナダイオード１９のツェナ電圧を超えることはない。このため、回路ブロック２に印加される電圧値を制限することができ、回路ブロック２を高電圧から確実に保護することができる。   (4) A Zener diode 19 is connected in parallel between the high potential side terminal and the low potential side terminal of the circuit block 2. For this reason, even if the input voltage Vcc or the high potential Vbb applied from the second power supply fluctuates and becomes a high potential, the voltage applied to the circuit block 2 does not exceed the Zener voltage of the Zener diode 19. For this reason, the voltage value applied to the circuit block 2 can be limited, and the circuit block 2 can be reliably protected from a high voltage.

なお、本発明の実施形態は以下のように変更してもよい。
・ 制限抵抗１４及びツェナダイオード１９のうちの少なくとも１つを省略してもよい。制限抵抗１４を省略した場合、第１バイポーラトランジスタ１６の耐圧性能は低下するものの、半導体装置１の部品点数を削減することができる。また、ツェナダイオード１９を省略した場合、入力電圧Ｖｃｃに異常電圧が加わると、ツェナダイオード１９を設けた場合に比べて第２バイポーラトランジスタ１８のコレクタ電圧Ｖ２が高電位となるが、第２電源から印加される高電位Ｖｂｂを超えることはない。このため、回路ブロック２は、該高電位Ｖｂｂに対する耐圧さえ有していればよく、従来に比べて低耐圧素子で構成可能となる。よって、回路ブロック２の小型化が可能となる。 In addition, you may change embodiment of this invention as follows.
-At least one of the limiting resistor 14 and the Zener diode 19 may be omitted. When the limiting resistor 14 is omitted, although the withstand voltage performance of the first bipolar transistor 16 is reduced, the number of parts of the semiconductor device 1 can be reduced. When the Zener diode 19 is omitted, if an abnormal voltage is added to the input voltage Vcc, the collector voltage V2 of the second bipolar transistor 18 becomes higher than that when the Zener diode 19 is provided. It does not exceed the applied high potential Vbb. For this reason, the circuit block 2 only needs to have a withstand voltage against the high potential Vbb, and can be configured with a low withstand voltage element as compared with the prior art. Therefore, the circuit block 2 can be downsized.

・ 第１バイポーラトランジスタ１６と第２バイポーラトランジスタ１８とは、必ずしも同じ特性を有するものでなくてもよい。この場合、入力電圧Ｖｃｃと回路ブロック２への印加電圧（第２バイポーラトランジスタ１８のコレクタ電圧Ｖ２）とは異なる電圧値になるが、該印加電圧（コレクタ電圧Ｖ２）は入力電圧Ｖｃｃによって決定されるため、該入力電圧Ｖｃｃが高精度に印加されるのであれば、コレクタ電圧Ｖ２も高精度な電圧値となる。よって、このようにした場合においても、入力電圧Ｖｃｃに応じた電圧を回路ブロック２に安定して印加することができる。   The first bipolar transistor 16 and the second bipolar transistor 18 do not necessarily have the same characteristics. In this case, the input voltage Vcc and the voltage applied to the circuit block 2 (collector voltage V2 of the second bipolar transistor 18) have different voltage values, but the applied voltage (collector voltage V2) is determined by the input voltage Vcc. Therefore, if the input voltage Vcc is applied with high accuracy, the collector voltage V2 also has a high accuracy voltage value. Therefore, even in this case, a voltage corresponding to the input voltage Vcc can be stably applied to the circuit block 2.

・ 第１バイポーラトランジスタ１６及び第２バイポーラトランジスタ１８は、ＮＰＮトランジスタによって構成されてもよい。
・ 第２バイポーラトランジスタ１８を、ダイオードに変更してもよい。この場合、第１バイポーラトランジスタ１６のベース−エミッタ間の降下電圧Ｖbe１と同等の降下電圧となる特性を有していることが好ましい。 The first bipolar transistor 16 and the second bipolar transistor 18 may be configured by NPN transistors.
The second bipolar transistor 18 may be changed to a diode. In this case, it is preferable that the first bipolar transistor 16 has a characteristic of a voltage drop equivalent to the voltage drop Vbe1 between the base and the emitter of the first bipolar transistor 16.

・ 定電流源１７に設定される電流値は、必ずしも回路ブロック２に流れる電流値の２倍である必要はない。
・ 回路ブロック２と保護回路３とは、必ずしもワンパッケージとなったＩＣによって構成されている必要はなく、それぞれ個別に構成されてもよい。 The current value set in the constant current source 17 does not necessarily need to be twice the current value flowing through the circuit block 2.
The circuit block 2 and the protection circuit 3 do not necessarily need to be configured by an IC in a single package, and may be configured individually.

・ 第１ダイオード１１、第２ダイオード１２、プルダウン抵抗１３、内部コンデンサ１５、コンデンサ２０などは、必ず設けられていることに限定されない。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。 The first diode 11, the second diode 12, the pull-down resistor 13, the internal capacitor 15, the capacitor 20, and the like are not necessarily provided.
Next, in addition to the technical ideas described in the claims, the technical ideas grasped by the embodiment described above are listed below.

（１） 保護回路において、前記ツェナダイオードのツェナ電圧は、前記入力電圧以上の値に設定されていること。
（２） 保護回路において、前記バイポーラトランジスタは高耐圧素子によって構成されていること。 (1) In the protection circuit, the Zener voltage of the Zener diode, it is set to a value equal to or greater than the input voltage.
(2) In the protection circuit, the bipolar transistor that is formed by the high-voltage element.

（３） 保護回路において、前記定電流源の電流値は、回路ブロックの消費電流値の２倍の値に設定されていること。 (3) In the protection circuit, the current value of the constant current source, it is set to twice the value of the consumption current value of the circuit blocks.

（４） 保護回路において、前記バイポーラトランジスタはＰＮＰトランジスタであること。
（５） 半導体装置において、当該半導体装置は、前記保護回路及び前記回路ブロックをワンパッケージで構成したＩＣであること。 (4) In the protection circuit, said bipolar transistor is a PNP transistor.
(5) in the semi-conductor device, the said semiconductor device is an IC which constitutes the protection circuit and the circuit block in one package.

本発明の一実施形態を概略的に示す回路図。1 is a circuit diagram schematically showing an embodiment of the present invention. 従来の構成例を概略的に示す回路図。The circuit diagram which shows the example of a conventional structure schematically.

符号の説明Explanation of symbols

１…半導体装置、２…回路ブロック、３…保護回路、１４…制限抵抗、１６…第１バイポーラトランジスタ、１７…定電流源、１８…ダイオード機能素子としての第２バイポーラトランジスタ、１９…ツェナダイオード、Ｔ１…第１入力端子、Ｔ２…第２入力端子、Ｔ３…第３入力端子、Ｖｃｃ…入力電圧、Ｖｂｂ…高電位。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Circuit block, 3 ... Protection circuit, 14 ... Limit resistance, 16 ... 1st bipolar transistor, 17 ... Constant current source, 18 ... 2nd bipolar transistor as a diode functional element, 19 ... Zener diode, T1 ... first input terminal, T2 ... second input terminal, T3 ... third input terminal, Vcc ... input voltage, Vbb ... high potential.

Claims (5)

入力電圧に基づいて安定化した電圧を回路ブロックに印加するとともに、該入力電圧に生じた異常電圧から前記回路ブロックを保護する保護回路であって、
第１電源から前記入力電圧がベースに印加されるとともに、第１端子であるエミッタが高電位側に接続され、第２端子であるコレクタが低電位側に接続されるバイポーラトランジスタと、
前記入力電圧よりも高電位に設定されるとともに前記第１電源とは独立した第２電源と前記バイポーラトランジスタの第１端子との間に接続された定電流源と、
前記第１端子と前記回路ブロックとの間において、該回路ブロックに対して順方向電流が流れるように接続されるダイオード機能素子とを備えたことを特徴とする保護回路。 A protection circuit that applies a stabilized voltage to the circuit block based on the input voltage and protects the circuit block from an abnormal voltage generated in the input voltage,
A bipolar transistor in which the input voltage is applied from the first power source to the base , the emitter as the first terminal is connected to the high potential side, and the collector as the second terminal is connected to the low potential side;
A constant current source connected between a second power source set to a potential higher than the input voltage and independent of the first power source and the first terminal of the bipolar transistor;
A protection circuit comprising: a diode functional element connected between the first terminal and the circuit block so that a forward current flows to the circuit block. 前記ダイオード機能素子は、前記バイポーラトランジスタと同じ特性を有するバイポーラトランジスタをダイオード接続したものであることを特徴とする請求項１に記載の保護回路。   2. The protection circuit according to claim 1, wherein the diode functional element is a diode-connected bipolar transistor having the same characteristics as the bipolar transistor. 前記第１電源と前記バイポーラトランジスタのベースとの間には制限抵抗が介在されていることを特徴とする請求項１または請求項２に記載の保護回路。   The protection circuit according to claim 1, wherein a limiting resistor is interposed between the first power supply and a base of the bipolar transistor. 前記回路ブロックの高電位側端子と低電位側端子との間に並列に接続されるツェナダイオードを備えていることを特徴とする請求項１〜３のいずれか１項に記載の保護回路。   The protection circuit according to claim 1, further comprising a Zener diode connected in parallel between a high potential side terminal and a low potential side terminal of the circuit block. 請求項１〜４のいずれか１項に記載の保護回路と、その保護回路によって保護される回路ブロックとを備えたことを特徴とする半導体装置。   A semiconductor device comprising the protection circuit according to claim 1 and a circuit block protected by the protection circuit.
JP2005314378A 2005-10-28 2005-10-28 Protection circuit and semiconductor device Expired - Fee Related JP4874624B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005314378A JP4874624B2 (en) 2005-10-28 2005-10-28 Protection circuit and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005314378A JP4874624B2 (en) 2005-10-28 2005-10-28 Protection circuit and semiconductor device

Publications (2)

Publication Number Publication Date
JP2007123590A JP2007123590A (en) 2007-05-17
JP4874624B2 true JP4874624B2 (en) 2012-02-15

Family

ID=38147099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005314378A Expired - Fee Related JP4874624B2 (en) 2005-10-28 2005-10-28 Protection circuit and semiconductor device

Country Status (1)

Country Link
JP (1) JP4874624B2 (en)

Also Published As

Publication number Publication date
JP2007123590A (en) 2007-05-17

Similar Documents

Publication Publication Date Title
JP6375618B2 (en) Electrostatic protection circuit and semiconductor integrated circuit device
JP6237183B2 (en) Electrostatic protection circuit and semiconductor integrated circuit device
JP4690915B2 (en) Integrated circuit power protection circuit
JP4788929B2 (en) Load drive circuit
JP2009267072A (en) Protection circuit
US11876089B2 (en) Electrostatic discharge (ESD) protection for CMOS circuits
JP2006080160A (en) Electrostatic protective circuit
JP2014187288A (en) Electrostatic protective circuit
JP2010003982A (en) Electrical circuit
US20160285260A1 (en) Semiconductor device
KR100778203B1 (en) Power supply protection circuit for an in-vehicle eletronic device
WO2006040935A1 (en) Operational amplifier
JP2009302367A (en) Electrostatic protective circuit of semiconductor device
JP4874624B2 (en) Protection circuit and semiconductor device
JP3691123B2 (en) Semiconductor protection circuit
TWI500230B (en) ESD protection circuit
US8102191B2 (en) Window comparator circuit for limiting input voltage applied to object circuit
JP6277151B2 (en) Sensor device
JPH11113169A (en) Protection device for semiconductor circuit
JP6714878B2 (en) Electrostatic protection circuit and semiconductor integrated circuit device
JP7106495B2 (en) input circuit
KR100934249B1 (en) Current limiting circuit
WO2015060095A1 (en) Sensor device
JP3486892B2 (en) Excessive voltage input protection circuit for RTD input
JP3821899B2 (en) BiCMOS / CMOS switching circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4874624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees