JP4870215B2 - 表示装置 - Google Patents

Description

本発明は、表示装置の引き込み現象に関するものである。

アクティブマトリクス型の液晶表示装置では、ゲートバスラインが、各画素の選択素子であるＴＦＴのゲート電極に接続されている。図４に、従来の液晶表示装置におけるゲートバスラインとＴＦＴのゲートとの接続状態例を示す。図４では、互いに隣接する２本のゲートバスラインＧＬと、互いに隣接する２本のソースバスラインＳＬとに囲まれた領域が１つの画素ＰＩＸである。各ゲートバスラインＧＬからは、奇数番目の列の画素ＰＩＸと偶数番目の列の画素ＰＩＸとで互いに逆方向となるように、ＴＦＴのゲート１０１への接続配線１０２が延びている。

ゲート１０１は、ソースバスラインＳＬの下方で、ソースバスラインＳＬとコンタクトホール１０３で接続された半導体層１０４と交差している。半導体層１０４は補助容量電極パッド１０５およびコンタクトホール１０６を介して、透明電極からなる画素電極１０７に接続されている。補助容量電極パッド１０５は、下方の補助容量バスラインＣＳＬとの間で補助容量を形成している。

接続電極１０２の延びる方向が１列ごとに逆向きになることから、ゲートバスライン反転駆動を行いながら、行方向に隣接する画素どうしでデータ信号の極性を互いに逆にすることが可能であり、従って、この液晶表示装置では、特許文献１に開示されているような、いわゆる擬似ドット反転駆動が可能となっている。
日本国特許公報「特許第２９８２８７７号公報（１９９９年９月２４日登録：特開平４−２２３４２８号公報（公開日：１９９２年８月１３日））」

しかしながら、上記従来のアクティブマトリクス型の液晶表示装置では、図４に示したように、ゲートバスラインＧＬからＴＦＴのゲート１０１に至る接続配線１０２が、自画素の画素電極１０７の下方を通って引き回されているため、画素電極１０７と対向することによる大きな容量が発生する。この容量は、画素ＰＩＸにデータ信号を書き込んでＴＦＴをＯＦＦ状態にしたときに画素電極電位を充電終了時の電位から変動させる、いわゆる「引き込み現象」を起こす。引き込み現象による、画素電極電位の充電終了時の電位からの変動分を引き込み電圧ΔＶｄ、ゲート信号の電圧振幅をΔＶｇとすると、
ΔＶｄ＝ΔＶｇ×α
α＝Ｃｇｄ１／（Ｃｌｃ＋Ｃｃｓ＋Ｃｇｄ１＋Ｃｇｄ２＋Ｃｓｄ１＋Ｃｓｄ２＋Ｃｅｔｃ）
・・・・・・・（式１）
と表される。ここで、
Ｃｌｃ：液晶容量
Ｃｃｓ：補助容量
Ｃｇｄ１：自画素を選択・駆動するゲートバスラインと画素電極との間の寄生容量
Ｃｇｄ２：自画素を選択・駆動しないゲートバスラインと画素電極との間の寄生容量
Ｃｓｄ１：自画素にドレイン電位を供給するソースバスラインと画素電極との間の寄生容量
Ｃｓｄ２：自画素にドレイン電位を供給しないソースバスラインと画素電極との間の寄生容量
Ｃｅｔｃ：その他の、画素が備える容量
である。

接続配線１０２と画素電極１０７との間の容量は、上記の寄生容量Ｃｇｄ１の一部であって、当該寄生容量Ｃｇｄ１を増加させる。（式１）から分かるように、寄生容量Ｃｇｄ１の増加は引き込み電圧ΔＶｄの増加を引き起こし、この結果、
（１）ＴＦＴの必要動作電圧範囲の拡大
（２）ゲートバスラインの入力側と終端側といったゲートバスラインＧＬ上の位置に応じて、ゲートオフ時に変動した電位で画素電極に再書き込みする際の電位レベルが異なることに起因する、面内フリッカ特性の悪化
などが生じて、液晶表示装置の性能に悪影響を及ぼすという問題を招来する。

本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、引き込み現象を起こしにくい表示装置を実現することにある。

本発明の表示装置は、上記課題を解決するために、画素の選択素子に３端子素子を用いるアクティブマトリクス型の表示装置であって、前記３端子素子の導通制御端子は、走査信号線から、前記３端子素子が選択を行う画素である自画素とは異なる画素の領域を介して前記自画素に至るように引き回された配線を用いて形成されていることを特徴としている。

上記の発明によれば、３端子素子の導通制御端子は、走査信号線から、自画素とは異なる画素の領域を介して自画素に至るように引き回された配線を用いて形成されている。上記配線を自画素の領域をほとんど通らなくなるようにすることができるので、上記配線と自画素の画素電極との間に形成される容量はほとんど存在しない。従って、自画素を選択する走査信号線と画素電極との間の寄生容量が非常に小さい。これにより、引き込み電圧を非常に小さくすることができる。

以上により、引き込み現象を起こしにくい表示装置を実現することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、前記配線は、前記異なる画素の画素電極とパネルの厚み方向に対向するように引き回されており、前記異なる画素を選択する前記走査信号線は、前記自画素を選択する前記走査信号線とは異なっていることを特徴としている。

上記の発明によれば、前記配線が、自画素とは異なる画素の画素電極とパネルの厚み方向に対向するように引き回されており、当該異なる画素を選択する走査信号線は、自画素を選択する走査信号線とは異なっているので、自画素を選択しない走査信号線と画素電極との間の寄生容量が大きくなる。従って、引き込み電圧をより小さくすることができ、引き込み現象をよりいっそう抑制することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、前記導通制御端子は、前記配線のデータ信号線と交差する領域として形成されていることを特徴としている。

上記の発明によれば、３端子素子の導通制御端子が、前記配線のデータ信号線と交差する領域として形成されているので、前記配線が自画素の領域内に入るのを最小限に抑えることができ、それだけ引き込み現象を抑制することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、前記３端子素子の導通経路の少なくとも一部は、前記データ信号線とパネルの厚み方向に対向する領域に設けられていることを特徴としている。

上記の発明によれば、３端子素子の導通経路の少なくとも一部が、データ信号線とパネルの厚み方向に対向する領域に設けられているので、３端子素子の導通経路により自画素内の開口率を低下させることを回避することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、前記３端子素子の導通経路は、前記データ信号線とパネルの厚み方向に対向する領域と、前記自画素に設けられた遮光領域にパネルの厚み方向に対向する領域とを介して、前記自画素の画素電極に接続されていることを特徴としている。

上記の発明によれば、３端子素子の導通経路が、データ信号線とパネルの厚み方向に対向する領域と、自画素に設けられた遮光領域にパネルの厚み方向に対向する領域とを介して、自画素の画素電極に接続されているので、３端子素子の導通経路により自画素内の開口率を低下させることを特に大きく回避することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、前記遮光領域は補助容量バスラインが設けられている領域であることを特徴としている。

上記の発明によれば、遮光領域が補助容量バスラインが設けられている領域であるので、既存の遮光領域を利用して前記導通経路を配置することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、透過型表示を行う透過領域と反射型表示を行う反射領域とを備えた液晶表示装置であって、前記遮光領域のパネルの厚み方向上方に前記反射領域が形成されていることを特徴としている。

上記の発明によれば、前記導通経路が、自画素に設けられた補助容量配線の領域という遮光領域にパネルの厚み方向に対向する領域とを介して、自画素の反射領域にある画素電極に接続されるので、前記導通経路により自画素内の開口率を低下させることを特に大きく回避することができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、前記自画素に至る前記配線が引き出される前記走査信号線として、前記自画素に対して列方向のいずれに隣接する前記走査信号線が割り当てられているかが、奇数番目の画素列と偶数番目の画素列とで互いに逆の関係となっていることを特徴としている。

上記の発明によれば、自画素に至る前記配線が引き出される走査信号線として、自画素に対して列方向のいずれに隣接する走査信号線が割り当てられているかが、奇数番目の画素列と偶数番目の画素列とで互いに逆の関係となっているので、表示装置は擬似ドット反転駆動を行うことができるという効果を奏する。

本発明の表示装置は、上記課題を解決するために、ゲートバスライン反転駆動を行いながら行方向に隣接する画素どうしでデータ信号の極性を互いに逆にする、擬似ドット反転駆動を行うことを特徴としている。

上記の発明によれば、擬似ドット反転駆動を行う表示装置において、引き込み現象を起こしにくくすることができるという効果を奏する。

本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白になるであろう。

本発明の実施形態を示すものであり、液晶表示装置が備える表示部の構成を示す平面図である。 図１のＡ−Ａ’線断面図である。 本発明の実施形態を示すものであり、液晶表示装置の構成を示すブロック図である。 従来技術を示すものであり、液晶表示装置が備える表示部の構成を示す平面図である。

符号の説明

１ 液晶表示装置（表示装置）
１０ ＴＦＴ（選択素子、３端子素子）
２４ 画素電極
１１ ゲート（導通制御端子）
１２ 接続配線（配線）
ＧＬ ゲートバスライン（走査信号線）
ＳＬ ソースバスライン（データ信号線）
ＣｓＬ 補助容量バスライン
ＰＩＸ 画素

本発明の一実施形態について図１ないし図３に基づいて説明すると以下の通りである。

図３に、本実施形態に係る液晶表示装置（表示装置）１の構成を示す。液晶表示装置１は、データ信号線駆動回路としてのソースドライバ３００と、走査信号線駆動回路としてのゲートドライバ４００と、アクティブマトリクス型の表示部１００と、ソースドライバ３００およびゲートドライバ４００を制御するための表示制御回路２００と、階調電圧源６００とを備えている。

表示部１００は、複数本（ｍ本）の走査信号線としてのゲートバスラインＧＬ１〜ＧＬｍと、ゲートバスラインＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ信号線としてのソースバスラインＳＬ１〜ＳＬｎと、それらのゲートバスラインＧＬ１〜ＧＬｍとソースバスラインＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素ＰＩＸとを含む。これらの画素ＰＩＸはマトリクス状に配置されて画素アレイを構成している。また、後述の図１で図示するが、隣接するゲートバスラインＧＬ間に１本ずつ、補助容量バスラインＣｓＬが設けられている。

各画素ＰＩＸは、ＴＦＴ（選択素子、３端子素子）１０、液晶容量Ｃｌｃ、および、補助容量Ｃｃｓを備えている。ＴＦＴ１０のゲート（導通制御端子）はゲートバスラインＧＬに、ソースはソースバスラインＳＬに、ドレインは画素電極に、それぞれ接続されている。液晶容量Ｃｌｃは画素電極と対向電極との間に液晶層を挟んで形成されている。対向電極には対向電圧Ｖｃｏｍが印加されている。補助容量Ｃｃｓは画素電極と補助容量バスラインＣｓＬとの間で形成されている。補助容量バスラインＣｓＬには補助容量電圧Ｖｃｓが印加されている。

また、奇数番目の列の画素ＰＩＸと、偶数番目の列の画素ＰＩＸとでは、ＴＦＴ１０のゲートが接続されるゲートバスラインＧＬとして、自画素に対して列方向に隣接するいずれのゲートバスラインＧＬが割り当てられているかが、互いに逆の関係となっている。これにより、液晶表示装置１は擬似ドット反転駆動を行うことが可能となっている。図１の＋および−の符号は、データ信号の極性を示している。

表示制御回路２００は、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、および表示データＤＡをソースドライバ３００に供給するとともに、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫをゲートドライバ４００に供給する。

ソースドライバ３００は、表示データＤＡ、ソーススタートパルス信号ＳＳＰ、およびソースクロック信号ＳＣＫに基づき、データ信号Ｓ(１)〜Ｓ(ｎ)を１水平走査期間毎に順次生成し、これらのデータ信号Ｓ(１)〜Ｓ(ｎ)をソースバスラインＳＬ１〜ＳＬｎにそれぞれ出力する。階調電圧源６００は、データ信号Ｓ(１)〜Ｓ(ｎ)として選択するための階調基準電圧として電圧Ｖ０〜Ｖｐを生成してソースドライバ３００に供給する。また、階調電圧源６００は、補助容量電圧Ｖｃｓをも生成して出力する。

ゲートドライバ４００は、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫに基づき、各データ信号Ｓ（１）〜Ｓ（ｎ）を各画素ＰＩＸ（の画素容量）に書き込むためのゲート信号を生成し、各フレーム期間においてゲートバスラインＧＬ１〜ＧＬｍをほぼ１水平走査期間ずつ順次選択する。

次に、図１を用いて、表示部１００の詳細な構造について説明する。

図１に、表示部１００の平面図を示す。表示部１００は半透過型の表示部であり、各画素ＰＩＸは透過領域Ｔ１・Ｔ２および反射領域Ｒを備えている。反射領域Ｒは、隣接する２本のゲートバスラインＧＬ間を通る補助容量バスラインＣｓＬの上方の領域であり、透過領域Ｔ１・Ｔ２は、上記２本のゲートバスラインＧＬのそれぞれと上記補助容量バスラインＣｓＬとの間の領域である。

ＴＦＴ１０のゲート１１はソースバスラインＳＬの下方であって、半導体層１４の上方に、すなわちソースバスラインＳＬとパネルの厚み方向に対向する領域として配置されている。ゲート１１は、ゲートバスラインＧＬから引き出された接続配線１２がソースバスラインＳＬと交差することにより形成されている。接続配線１２は、ゲートバスラインＧＬから、自画素とは異なる、行方向に隣接する画素の画素電極２４の下方を介して、すなわち当該画素電極２４とパネルの厚み方向に対向する領域を介して、ＴＦＴ１０のゲート１１へ至るように引き回されている。半導体層１４は、ソースバスラインＳＬとコンタクトホール１３を介して接続されており、ゲートバスラインＧＬとゲート１１とに順次交差して補助容量配線ＣｓＬの上方まで延び、補助容量配線ＣｓＬの上方を当該画素ＰＩＸの中央部まで引き回されている。また、半導体層１４は当該中央部でコンタクトホール２１を介して上方のドレイン電極２２に接続され、ドレイン電極２２はコンタクトホール２３を介して上方の画素電極２４に接続されている。

このように、ＴＦＴ１０のソースとドレインとを結ぶ導通経路の少なくとも一部が、ソースバスラインＳＬとパネルの厚み方向に対向する領域に設けられていると、当該導通経路により自画素内の開口率を低下させることを回避することができる。特に、上記導通経路が、ソースバスラインＳＬとパネルの厚み方向に対向する領域と、自画素に設けられた補助容量配線ＣｓＬの領域という遮光領域にパネルの厚み方向に対向する領域とを介して、自画素の画素電極２４に接続されているので、上記導通経路により自画素内の開口率を低下させることを特に大きく回避することができる。

このように、本実施形態では、ゲートバスラインＧＬからＴＦＴ１０のゲート１１へ至る接続配線１２は、自画素とは異なる、例えば行方向に隣接する画素の領域である画素電極２４とパネルの厚み方向に対向する領域を介して引き回されて、自画素に至るように設けられている。そして、ゲート１１は上記接続配線１２を用いてその先端領域に形成されている。図１に示すように、自画素に対応する接続配線１２が自画素の領域をほとんど通らなくなるようにすることができるので、接続配線１２と自画素の画素電極２４との間に形成される容量はほとんど存在しない。従って、自画素を選択・駆動するゲートバスラインＧＬと画素電極２４との間の寄生容量Ｃｇｄ１が非常に小さい。また、当該自画素の列方向に隣接する画素の接続配線２４が、自画素の画素電極２４との間で容量を形成するので、自画素を選択・駆動しないゲートバスラインＧＬと画素電極２４との間の寄生容量Ｃｇｄ２が大きくなる。これらの結果、（式１）のα、従って引き込み電圧ΔＶｄは非常に小さくなる。以上により、引き込み現象を起こしにくい表示装置を実現することができる。

次に、図２に、図１のＡ−Ａ’線断面図を示す。

大略的な断面構成は、ＴＦＴ基板２と対向基板３との間に液晶層ＬＣが配置されたものである。

ＴＦＴ基板２は、ガラス基板などの透明基板からなる第１基板３１の上に、Ｓｉを用いた半導体層１４、ゲート絶縁膜３２、ゲートバスラインＧＬ・ＴＦＴ１０のゲート１１・補助容量配線ＣｓＬ、層間絶縁膜３３、ソースバスラインＳＬ・ドレイン電極２２、層間絶縁膜３４、透明電極２４ａ、反射電極２４ｂ、および、液晶配向膜３５が順次形成された構成である。コンタクトホール１３・２１は、ゲート絶縁膜３２および層間絶縁膜３３中に形成されている。コンタクトホール２３は、層間絶縁膜３４中に形成されている。透明電極２４ａと反射電極２４ｂとは画素電極２４を構成しており、透明電極２４ａは画素電極２４の全領域に設けられているとともに、反射電極２４ｂは反射領域Ｒにのみ設けられている。補助容量バスラインＣｓＬは画素電極２４との間で補助容量Ｃｃｓを形成している。

対向基板３は、ガラス基板などの透明基板からなる第２基板４１の上に、ブラックマトリクス４２、色レジスト４３、反射領域セルギャップ調整用膜４４、対向電極４５、および、液晶配向膜４６が順次形成された構成である。反射領域セルギャップ調整用膜４４は反射領域Ｒに設けられており、その厚みは、液晶層ＬＣの厚みを透過領域Ｔ１・Ｔ２の２分の１程度に小さくするように設定されている。

以上、本実施形態について説明した。

なお、画素ＰＩＸの選択素子としての３端子素子には、ＴＦＴなどの電界効果型のトランジスタの他に、バイポーラトランジスタなど、導通制御端子を有するものであれば任意の素子が使用可能である。

また、前記例では、擬似ドット反転駆動を行う表示装置について説明したが、これに限ることなく、本発明は任意の駆動方式に適用可能である。ここで、接続配線１２と自画素とは異なる画素ＰＩＸの画素電極２４とは必ずしも対向している必要はない。ただし、接続配線１２と自画素とは異なる画素ＰＩＸの画素電極２４とが対向することにより、各画素ＰＩＸの寄生容量Ｃｇｄ２が大きくなるため、引き込み電圧ΔＶｄを非常に小さくして引き込み現象をよりいっそう抑制することができる。

また、前記例では半透過型の液晶表示装置を挙げたが、これに限ることなく、透過型、反射型などの利用光による表示タイプは任意である。また、図２で示したＴＦＴ基板２、対向基板３、および液晶層ＬＣの構成についても任意でよい。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の表示装置は、以上のように、画素の選択素子に３端子素子を用いるアクティブマトリクス型の表示装置であって、前記３端子素子の導通制御端子は、走査信号線から、前記３端子素子が選択を行う画素である自画素とは異なる画素の領域を介して前記自画素に至るように引き回された配線を用いて形成されている。

以上により、引き込み現象を起こしにくい表示装置を実現することができるという効果を奏する。

発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内において、いろいろと変更して実施することができるものである。

本発明は、液晶表示装置に好適に使用することができる。

Claims (9)

1. 画素の選択素子に３端子素子を用いるアクティブマトリクス型の表示装置であって、
   前記３端子素子の導通制御端子は、走査信号線から、前記３端子素子が選択を行う画素である自画素とは異なる画素の領域を介して前記自画素に至るように引き回された配線を用いて形成されていることを特徴とする表示装置。
2. 前記配線は、前記異なる画素の画素電極とパネルの厚み方向に対向するように引き回されており、前記異なる画素を選択する前記走査信号線は、前記自画素を選択する前記走査信号線とは異なっていることを特徴とする請求の範囲第１項に記載の表示装置。
3. 前記導通制御端子は、前記配線のデータ信号線と交差する領域として形成されていることを特徴とする請求の範囲第１項または第２項に記載の表示装置。
4. 前記３端子素子の導通経路の少なくとも一部は、前記データ信号線とパネルの厚み方向に対向する領域に設けられていることを特徴とする請求の範囲第３項に記載の表示装置。
5. 前記３端子素子の導通経路は、前記データ信号線とパネルの厚み方向に対向する領域と、前記自画素に設けられた遮光領域にパネルの厚み方向に対向する領域とを介して、前記自画素の画素電極に接続されていることを特徴とする請求の範囲第４項に記載の表示装置。
6. 前記遮光領域は補助容量バスラインが設けられている領域であることを特徴とする請求の範囲第５項に記載の表示装置。
7. 透過型表示を行う透過領域と反射型表示を行う反射領域とを備えた液晶表示装置であって、前記遮光領域のパネルの厚み方向上方に前記反射領域が形成されていることを特徴とする請求の範囲第５項または第６項に記載の表示装置。
8. 前記自画素に至る前記配線が引き出される前記走査信号線として、前記自画素に対して列方向のいずれに隣接する前記走査信号線が割り当てられているかが、奇数番目の画素列と偶数番目の画素列とで互いに逆の関係となっていることを特徴とする請求の範囲第１項から第７項までのいずれか１項に記載の表示装置。
9. ゲートバスライン反転駆動を行いながら行方向に隣接する画素どうしでデータ信号の極性を互いに逆にする、擬似ドット反転駆動を行うことを特徴とする請求の範囲第８項に記載の表示装置。

Images