JP4869217B2 - Excitation control device and excitation control method - Google Patents

Excitation control device and excitation control method Download PDF

Info

Publication number
JP4869217B2
JP4869217B2 JP2007335193A JP2007335193A JP4869217B2 JP 4869217 B2 JP4869217 B2 JP 4869217B2 JP 2007335193 A JP2007335193 A JP 2007335193A JP 2007335193 A JP2007335193 A JP 2007335193A JP 4869217 B2 JP4869217 B2 JP 4869217B2
Authority
JP
Japan
Prior art keywords
control
calculation
thyristor
generator
excitation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007335193A
Other languages
Japanese (ja)
Other versions
JP2008092799A (en
Inventor
陽一 加藤
哲 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007335193A priority Critical patent/JP4869217B2/en
Publication of JP2008092799A publication Critical patent/JP2008092799A/en
Application granted granted Critical
Publication of JP4869217B2 publication Critical patent/JP4869217B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Control Of Eletrric Generators (AREA)

Description

本発明は、発電機の端子電圧を制御する励磁制御装置及び励磁制御方法に関する。 The present invention relates to an excitation control device and an excitation control method for controlling a terminal voltage of a generator.

発電機の励磁装置は、例えば、特許文献1に記載されているように、発電機の界磁巻線をサイリスタ整流器により励磁して、発電機の端子電圧を制御するように形成されている。サイリスタ整流器の電源は発電機の出力端に接続された励磁変圧器から供給される。また、サイリスタ整流器は３相全波整流のサイリスタブリッジを複数並列に接続して構成され、その並列数は発電機の界磁電流値により異なるが、通常１〜１０程度である。   As described in Patent Document 1, for example, the generator excitation device is configured to excite a field winding of a generator with a thyristor rectifier to control a terminal voltage of the generator. The power of the thyristor rectifier is supplied from an excitation transformer connected to the output terminal of the generator. The thyristor rectifier is formed by connecting a plurality of three-phase full-wave rectifier thyristor bridges in parallel. The number of parallel thyristors varies depending on the field current value of the generator, but is usually about 1 to 10.

一方、発電機の励磁制御装置は、計器用変圧器および計器用変流器を介して発電機の出力電圧および出力電流を取り込み、信号変換ユニット等により制御装置の入力に適した信号レベルを変換して、励磁制御に係る制御演算手段に入力するようにしている。制御演算手段は、例えば、演算周期に応じて３種類に分けることができる。第１は、信号変換ユニットにより変換された発電機の出力電圧および出力電流をサンプリングし、制御に必要な発電機電圧や有効電力、無効電力等の信号を所定の高速演算周期（例えば、１．０〜２．０ｍｓ程度)で検出する高速信号検出演算である。第２は、高速信号検出演算の結果を用いて、発電機の出力電圧の制御等の制御演算を所定の高速演算周期(例えば、５．０〜２０．０ｍｓ程度)を実行し、演算結果をサイリスタ整流器を制御するゲートドライブ回路に出力する高速制御演算などが含まれる。第３は、ゲートドライブ回路からサイリスタ整流器へのゲートパルスの出力を制御する低速制御演算(演算周期５０．０〜１００．０ｍｓ程度)などが含まれる。つまり、ゲートドライブ回路は、低速演算結果に基づいて出力される制御入切指令を受信後、高速制御演算の演算結果である出力信号をサイリスタゲートに適正な信号に増幅した後出力し、発電機界磁電流を調整して発電機の出力電圧を制御する。   On the other hand, the generator excitation control device takes in the output voltage and output current of the generator via an instrument transformer and an instrument current transformer, and converts the signal level suitable for the input of the controller by a signal conversion unit or the like. Thus, it is input to the control calculation means related to the excitation control. For example, the control calculation means can be classified into three types according to the calculation cycle. First, the output voltage and output current of the generator converted by the signal conversion unit are sampled, and signals such as the generator voltage, active power, and reactive power necessary for control are output in a predetermined high-speed calculation cycle (for example, 1.. This is a high-speed signal detection calculation that is detected in about 0 to 2.0 ms. Second, using the result of the high-speed signal detection calculation, a control calculation such as control of the output voltage of the generator is executed for a predetermined high-speed calculation cycle (for example, about 5.0 to 20.0 ms), and the calculation result is This includes high-speed control calculations that are output to a gate drive circuit that controls the thyristor rectifier. The third includes a low speed control calculation (calculation cycle of about 50.0 to 100.0 ms) for controlling the output of the gate pulse from the gate drive circuit to the thyristor rectifier. In other words, the gate drive circuit receives the control on / off command output based on the low-speed calculation result, amplifies the output signal that is the calculation result of the high-speed control calculation into an appropriate signal for the thyristor gate, and outputs it. Adjust the field current to control the generator output voltage.

また、サイリスタ整流器は、複数のサイリスタブリッジを並列に接続して構成され、これらブリッジの電流分担はサイリスタ交流ブスのインダクタンスで調整し、微調整にはブスにカットコアを挿入して行っている。   The thyristor rectifier is configured by connecting a plurality of thyristor bridges in parallel, and the current sharing of these bridges is adjusted by the inductance of the thyristor AC bus, and the cut core is inserted into the bus for fine adjustment.

特開２００３−２５０２９７号公報JP 2003-250297 A

上述したように、発電機の励磁制御演算は、演算周期の違いによって３種類に分かれることから、中央演算処理装置（ＣＰＵ）の負荷を考慮すると、高速信号検出演算および高速制御演算を行うための１ＣＰＵを搭載した制御基板、および低速制御演算を行うための１ＣＰＵを搭載した制御基板のように、最低でも２枚の制御基板が必要となる。また、信頼性を高めるために例えば２重系に冗長化すると、制御基板が４枚必要となり、その分コストアップとなる。   As described above, since the excitation control calculation of the generator is divided into three types according to the difference in the calculation cycle, considering the load on the central processing unit (CPU), the high-speed signal detection calculation and the high-speed control calculation are performed. At least two control boards are required, such as a control board equipped with 1 CPU and a control board equipped with 1 CPU for performing low-speed control calculations. Further, for example, if the redundant system is made redundant in order to increase the reliability, four control boards are required, which increases the cost accordingly.

また、サイリスタの電流分担の調整は、サイリスタ交流ブスのインダクタンスで調整した後、ブスにカットコアを挿入して微調整していることから、カットコアを挿入するためにブスを解体して、再度組み立てる作業が必要となる。したがって、作業コストおよびカットコア分がコストアップとなる。   In addition, the current sharing of the thyristor is adjusted with the inductance of the thyristor AC bus, and then the cut core is inserted into the bus to make fine adjustments. Assembly work is required. Therefore, the work cost and the cut core are increased.

これらのことから、安価な励磁制御装置を提供することが困難であり、かつ実装部品の増加から励磁制御装置のコンパクト化が困難であった。   For these reasons, it is difficult to provide an inexpensive excitation control device, and it is difficult to make the excitation control device compact due to an increase in the number of mounted parts.

本発明は、実装部品を減らして励磁制御装置をコンパクト化することを課題とする。 An object of the present invention is to make the excitation control device compact by reducing the number of mounted components .

また、これに加えて、サイリスタの電流分担の調整作業を簡単化することを他の課題とする。 In addition to this, another object is to simplify the work of adjusting the current sharing of the thyristor .

上記の課題を解決するため、本発明の励磁装置は、発電機電圧、発電機有効電力、発電機無効電力等の高速信号検出演算手段と、電圧制御に必要な機能を演算する高速制御演算手段と、プラント運転指令等を受信し制御入切指令等のロジック演算を行なう低速制御演算手段とを備えた励磁制御装置において、上記高速信号検出あるいは上記高速制御演算と、上記低速制御演算とを共通的な制御基板で処理するように構成することを特徴とする。 In order to solve the above-described problems, the excitation device of the present invention includes a high-speed signal detection calculation unit such as a generator voltage, a generator active power, and a generator reactive power, and a high-speed control calculation unit that calculates a function necessary for voltage control. And the low speed control calculation means for receiving a plant operation command and the like and performing a logic calculation such as a control on / off command, the high speed signal detection or the high speed control calculation and the low speed control calculation are shared. The present invention is characterized in that processing is performed with a typical control board.

このように、本発明の励磁装置によれば、高速信号検出あるいは高速制御演算と、低速制御演算とを共通的な制御基板で処理するように構成したことから、実装部品を減らして励磁制御装置をコンパクト化することができる。Thus, according to the excitation device of the present invention, since the high-speed signal detection or the high-speed control calculation and the low-speed control calculation are processed by the common control board, the number of mounted parts is reduced and the excitation control device Can be made compact.

また、他の課題を解決するため、本発明の他の励磁装置は、上記の制御基板の出力はサイリスタゲートドライブ基板に接続され、ゲートドライブ基板上で手動にて制御出力を調整しサイリスタゲートパルスを変えることで励磁用サイリスタ変換器内のサイリスタブリッジの電流分担の微調整ができるように構成したことを特徴とする。In order to solve other problems, another excitation device of the present invention is configured such that the output of the control board is connected to the thyristor gate drive board, and the control output is manually adjusted on the gate drive board to adjust the thyristor gate pulse. It is characterized in that the current sharing of the thyristor bridge in the excitation thyristor converter can be finely adjusted by changing.

このように構成することにより、本発明の他の励磁装置によれば、ゲートドライブ基板上で手動にて制御出力を調整しサイリスタゲートパルスを変えることができるから、サイリスタブリッジの電流分担の微調整を簡単な構成で実現できる。 With this configuration , according to another exciting device of the present invention, the control output can be manually adjusted on the gate drive substrate and the thyristor gate pulse can be changed, so that the current sharing of the thyristor bridge can be finely adjusted. Can be realized with a simple configuration.

本発明によれば、実装部品を減らして励磁制御装置をコンパクト化することができる。また、これに加えて、他の発明によれば、サイリスタの電流分担の調整作業を簡単化することができる。
According to the present invention, the excitation control device can be made compact by reducing the number of mounted parts . In addition to this, according to another invention, the adjustment work of the current sharing of the thyristor can be simplified .

以下、本発明の実施の形態を図面を参照して説明する。図１に、本発明の一実施の形態の励磁制御装置を適用してなる発電機の励磁装置の全体構成図を示す。図示のように、発電機１の出力は、主変圧器５により昇圧された後、並入用遮断器６を介して系統の送電線に供給されるようになっている。発電機１の界磁巻線２は、サイリスタ整流器４から供給される励磁電流によって励磁される。サイリスタ整流器４は、３相全波整流のサイリスタブリッジを複数並列に接続して構成され、その並列数は発電機１の界磁電流値により異なるが、通常は１〜１０程度のサイリスタを並列に接続して構成される。サイリスタ整流器４の電源は、発電機１の出力端に接続された励磁変圧器３から供給される。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows an overall configuration diagram of a generator excitation apparatus to which an excitation control apparatus according to an embodiment of the present invention is applied. As shown in the figure, the output of the generator 1 is boosted by the main transformer 5 and then supplied to the transmission line of the system via the parallel breaker 6. The field winding 2 of the generator 1 is excited by the excitation current supplied from the thyristor rectifier 4. The thyristor rectifier 4 is configured by connecting a plurality of three-phase full-wave rectifier thyristor bridges in parallel, and the number of parallel thyristors 4 differs depending on the field current value of the generator 1, but usually about 1 to 10 thyristors are arranged in parallel. Connected and configured. The power of the thyristor rectifier 4 is supplied from the excitation transformer 3 connected to the output terminal of the generator 1.

一方、励磁制御装置７は、同一の制御演算を実行する２つの制御基板３１（Ａ、Ｂ）が設けられた二重系の励磁制御装置として構成されている。つまり、励磁制御装置７は、２つの計器用変圧器８（Ａ、Ｂ）で降圧した発電機の出力電圧を、それぞれ２つの制御基板３１に入力する。各制御基板３１は、入力信号を比較演算することにより、発電機電圧の制御を行う。ここで、計器用変圧器８の出力電圧は、通常ＡＣ１００Ｖ〜ＡＣ１２０Ｖ程度であり、この信号を制御基板８内のアナログ入力部から取り込むことになる。しかし、アナログ入力部の入力レンジは、通常ＡＣ１０Ｖ程度であるから、計器用変圧器８の出力信号を制御基板３１へ直接入力することはできない。このため、本実施形態の制御基板３１には、電圧レベル変換用として抵抗を実装し、従来のような信号変換ユニットを介さなくても、計器用変圧器８の出力を制御基板３１へ直接入力できるようにしている。同様に、発電機１の出力電流は、２つの計器用変流器９（Ａ、Ｂ）から制御基板３１へ直接入力できるようにしている。このようにしてアナログ入力部から入力された発電機の状態量信号は、Ａ／Ｄ変換されてディジタル信号として制御基板３１に搭載されたＣＰＵにより後述する制御演算等が実行される。また、各制御基板３１（Ａ、Ｂ）には、プラント運転指令などの系統制御指令１０（Ａ、Ｂ）がそれぞれ入力されるようになっている。   On the other hand, the excitation control device 7 is configured as a double-system excitation control device provided with two control boards 31 (A, B) for executing the same control calculation. That is, the excitation control device 7 inputs the output voltages of the generators stepped down by the two instrument transformers 8 (A, B) to the two control boards 31 respectively. Each control board 31 controls the generator voltage by comparing and calculating the input signal. Here, the output voltage of the instrument transformer 8 is normally about AC 100 V to AC 120 V, and this signal is taken from the analog input section in the control board 8. However, since the input range of the analog input unit is usually about AC 10 V, the output signal of the instrument transformer 8 cannot be directly input to the control board 31. Therefore, a resistor is mounted on the control board 31 of this embodiment for voltage level conversion, and the output of the instrument transformer 8 is directly input to the control board 31 without using a conventional signal conversion unit. I can do it. Similarly, the output current of the generator 1 can be directly input to the control board 31 from the two current transformers 9 (A, B). The generator state quantity signal input from the analog input unit in this way is subjected to A / D conversion and a control operation and the like to be described later are executed by a CPU mounted on the control board 31 as a digital signal. Further, system control commands 10 (A, B) such as plant operation commands are input to the control boards 31 (A, B), respectively.

制御基板３１により演算された演算結果であるサイリスタの点弧角などの制御指令は、ゲートドライブ基板３２に出力されるようになっている。ゲートドライブ基板３２は、ゲートドライブ回路３３とゲートパルスの位相調整手段である位相調整スイッチ３４が搭載されている。位相調整スイッチ３４は、サイリスタ整流器４を構成する並列接続された複数のサイリスタブリッジごとに対応して設けられている。なお、図では１相分のみ示しているが、前述したように、サイリスタ整流器４は、例えば、図２に示すように、３相全波整流を行うブリッジ構成のサイリスタ整流器４１を複数並列に接続して構成されている。   A control command such as a firing angle of the thyristor, which is a calculation result calculated by the control board 31, is output to the gate drive board 32. The gate drive substrate 32 is equipped with a gate drive circuit 33 and a phase adjustment switch 34 which is a phase adjustment means for a gate pulse. The phase adjustment switch 34 is provided corresponding to each of a plurality of thyristor bridges connected in parallel that constitute the thyristor rectifier 4. Although only one phase is shown in the figure, as described above, the thyristor rectifier 4 is connected in parallel with a plurality of thyristor rectifiers 41 in a bridge configuration that performs three-phase full-wave rectification, for example, as shown in FIG. Configured.

ここで、制御基板３１により実行される制御演算は、本実施形態では、演算周期に応じて３種類に分けている。第１は、アナログ入力部から取り込まれた発電機の出力電圧および出力電流をサンプリングすると共に、制御に必要な発電機電圧や有効電力、無効電力等の状態量信号を所定の高速演算周期（例えば、１．０〜２．０ｍｓ程度)で検出する高速信号検出演算である。第２は、高速信号検出演算の結果を用いて、発電機電圧制御（ＡＶＲ）や系統安定制御（ＰＳＳ）等の制御演算を所定の高速演算周期(例えば、５．０〜２０．０ｍｓ程度)で実行し、演算結果をサイリスタ整流器４を制御するゲートドライブ回路３３に出力する高速制御演算などが含まれる。第３は、高速制御演算とは非同期で演算する制御演算であり、高速制御演算の制御指令であるサイリスタの点弧角指令をゲートドライブ回路３３に出力する制御入切指令をロジック演算により生成する低速制御演算(演算周期５０．０〜１００．０ｍｓ程度)などが含まれる。つまり、ゲートドライブ回路３３は、低速演算結果に基づいて出力される制御入切指令を受信後、高速制御演算の演算結果である点弧角指令をサイリスタゲートに適正なゲートパルスに増幅した後、サイリスタ整流器４に出力して発電機界磁電流を調整することにより、発電機の出力電圧を制御する。   Here, in the present embodiment, the control calculation executed by the control board 31 is divided into three types according to the calculation cycle. First, the output voltage and output current of the generator captured from the analog input unit are sampled, and state quantity signals such as the generator voltage, active power, and reactive power necessary for control are sampled at a predetermined high-speed calculation cycle (for example, , About 1.0 to 2.0 ms). Second, using the result of the high-speed signal detection calculation, control calculation such as generator voltage control (AVR) and system stability control (PSS) is performed at a predetermined high-speed calculation cycle (for example, about 5.0 to 20.0 ms). And a high-speed control calculation that outputs the calculation result to the gate drive circuit 33 that controls the thyristor rectifier 4 is included. The third is a control calculation that is performed asynchronously with the high-speed control calculation, and generates a control on / off command that outputs a thyristor firing angle command, which is a control command for the high-speed control calculation, to the gate drive circuit 33 by logic calculation. Low-speed control calculation (calculation cycle of about 50.0 to 100.0 ms) is included. That is, after receiving the control on / off command output based on the low speed calculation result, the gate drive circuit 33 amplifies the firing angle command, which is the calculation result of the high speed control calculation, into an appropriate gate pulse for the thyristor gate, The output voltage of the generator is controlled by adjusting the generator field current by outputting to the thyristor rectifier 4.

上述したように、本実施形態の制御基板３１は、１つのＣＰＵにより高速信号検出演算と高速制御演算と低速制御演算とを実行することを特徴とする。これらの演算周期は、前述のごとく高速信号検出演算は１．０ｍｓ程度、高速制御演算は５．０ｍｓ程度、低速制御演算は５０．０ｍｓ〜１００ｍｓ程度が要求される。そのため、１つのＣＰＵでそれらの演算を行うと、ＣＰＵの負荷率オーバーの危険性があり制御不能に陥ることとなる。これを回避するため、本実施形態では、次のような工夫がされている。
（１）各演算で使用する共通メモリを制御基板３１内に設けることにより、高速信号検出演算、高速制御演算、および低速制御演算の共通メモリへのアクセス時間を短縮し、ＣＰＵ内での各演算の動作時間を短縮している。
（２）発電機電圧制御で必要とされていた制御機能を見直して簡素化し、必要最低限の機能のみを演算することで、高速制御演算処理の負荷を最小限にしている。 As described above, the control board 31 of the present embodiment is characterized in that one CPU executes a high-speed signal detection calculation, a high-speed control calculation, and a low-speed control calculation. As described above, these calculation cycles are required to be about 1.0 ms for the high-speed signal detection calculation, about 5.0 ms for the high-speed control calculation, and about 50.0 ms to 100 ms for the low-speed control calculation. Therefore, if these calculations are performed by one CPU, there is a risk that the load factor of the CPU will be over and control will be lost. In order to avoid this, the following device is devised in this embodiment.
(1) By providing a common memory used in each calculation in the control board 31, the access time to the common memory for high-speed signal detection calculation, high-speed control calculation, and low-speed control calculation is shortened, and each calculation in the CPU Has shortened the operation time.
(2) The control function required for generator voltage control is reviewed and simplified, and only the minimum necessary functions are calculated, thereby minimizing the load of high-speed control calculation processing.

本実施形態は、演算処理の最適化により１つのＣＰＵで上述の３種類の演算を処理しても、負荷率オーバーすることなく制御不能となる危険性を回避していることを特徴とする。   The present embodiment is characterized by avoiding the risk of being uncontrollable without exceeding the load factor even if the above three types of calculations are processed by one CPU by optimizing the calculation process.

次に、本発明の他の特徴であるゲートドライブ基板３２について説明する。本実施形態のサイリスタ整流器４は、３相全波整流サイリスタブリッジが並列接続されてる。そして、サイリスタブリッジは各々の通電電流が均等配分されるよう交流ブスのインダクタンスが調整されている。ゲートドライブ基板３２にはサイリスタを点弧するゲートパルスの位相を手動で微調整可能な位相調整スイッチ３４が設けられている。位相調整スイッチ３４は、ゲートドライブ回路３３から出力される各々のサイリスタブリッジについて、ゲートパルスの位相を調整可能になっている。例えば、サイリスタ整流器４の定格電流が３，０００Ａ、サイリスタブリッジの並列数が３の場合、各サイリスタブリッジに流れる電流が、ほぼ１，０００Ａに均等配分されるように調整する。ここで、各サイリスタブリッジの通電電流を微調整する必要がある場合、例えば、あるサイリスタブリッジにおいて１，０００Ａを超えた電流が流れている場合は、そのサイリスタブリッジのゲートパルスを位相調整スイッチ３４で遅れ位相方向に操作する。これにより、当該サイリスタブリッジの電流は絞り込まれて減少方向に調整され、各サイリスタブリッジ間の電流バランスが保たれる。本実施形態によれば、サイリスタブリッジ数が増加しても、ゲートドライブ基板３２上の位相調整スイッチ３４を操作することで、ブリッジに流れる電流の微調整が可能となり、従来必要であった調整用のカットコアは不要となる。   Next, the gate drive substrate 32 which is another feature of the present invention will be described. In the thyristor rectifier 4 of this embodiment, a three-phase full-wave rectifying thyristor bridge is connected in parallel. In the thyristor bridge, the inductance of the AC bus is adjusted so that the respective energization currents are evenly distributed. The gate drive substrate 32 is provided with a phase adjustment switch 34 capable of manually fine-tuning the phase of the gate pulse for firing the thyristor. The phase adjustment switch 34 can adjust the phase of the gate pulse for each thyristor bridge output from the gate drive circuit 33. For example, when the rated current of the thyristor rectifier 4 is 3,000 A and the number of parallel thyristor bridges is 3, the current flowing through each thyristor bridge is adjusted to be evenly distributed to approximately 1,000 A. Here, when it is necessary to finely adjust the energization current of each thyristor bridge, for example, when a current exceeding 1,000 A flows in a certain thyristor bridge, the gate pulse of the thyristor bridge is changed by the phase adjustment switch 34. Operate in the delayed phase direction. As a result, the current of the thyristor bridge is narrowed down and adjusted in a decreasing direction, and the current balance between the thyristor bridges is maintained. According to the present embodiment, even if the number of thyristor bridges is increased, by operating the phase adjustment switch 34 on the gate drive substrate 32, it is possible to finely adjust the current flowing through the bridge. No cut core is required.

本発明の一実施の形態の励磁制御装置を適用してなる発電機の励磁装置の全体構成図である。1 is an overall configuration diagram of a generator excitation device to which an excitation control device according to an embodiment of the present invention is applied. FIG. 図１の実施の形態のサイリスタ整流器の詳細構成図である。It is a detailed block diagram of the thyristor rectifier of embodiment of FIG.

符号の説明Explanation of symbols

１ 発電機
２ 界磁巻線
３ 励磁変圧器
４ サイリスタ整流器
５ 主変圧器
６ 並入用遮断器
７ 励磁制御装置
８ 計器用変圧器
９ 計器用変流器
３１ 制御基板
３２ ゲートドライブ基板
３３ ゲートドライブ回路
３４ 位相調整スイッチ DESCRIPTION OF SYMBOLS 1 Generator 2 Field winding 3 Excitation transformer 4 Thyristor rectifier 5 Main transformer 6 Parallel circuit breaker 7 Excitation control device 8 Instrument transformer 9 Instrument current transformer 31 Control board 32 Gate drive board 33 Gate drive Circuit 34 Phase adjustment switch

Claims (2)

発電機電圧、発電機有効電力、発電機無効電力等の高速信号検出演算手段と、電圧制御に必要な機能を演算する高速制御演算手段と、プラント運転指令等を受信し制御入切指令等のロジック演算を行なう低速制御演算手段とを備えた励磁制御装置において、上記高速信号検出あるいは上記高速制御演算と、上記低速制御演算とを共通的な制御基板で処理し、前記制御基板の出力はサイリスタゲートドライブ基板に接続され、ゲートドライブ基板上で手動にて制御出力を調整しサイリスタゲートパルスを変えることで励磁用サイリスタ変換器内のサイリスタブリッジの電流分担の微調整ができるように構成した励磁制御装置。 High-speed signal detection calculation means such as generator voltage, generator active power, generator reactive power, etc., high-speed control calculation means for calculating functions necessary for voltage control, plant operation commands, etc. In an excitation control apparatus comprising low speed control calculation means for performing logic calculation, the high speed signal detection or the high speed control calculation and the low speed control calculation are processed by a common control board, and the output of the control board is a thyristor. Excitation control connected to the gate drive board and configured to allow fine adjustment of the current sharing of the thyristor bridge in the excitation thyristor converter by manually adjusting the control output on the gate drive board and changing the thyristor gate pulse. apparatus. 発電機電圧、発電機有効電力、発電機無効電力等の高速信号検出演算を行い、電圧制御に必要な機能を演算する高速制御演算を行い、プラント運転指令等を受信し制御入切指令等のロジック演算の低速制御演算を行うものにおいて、上記高速信号検出あるいは上記高速制御演算と、上記低速制御演算とを共通的な制御基板で処理し、前記制御基板の出力はサイリスタゲートドライブ基板に接続され、ゲートドライブ基板上で手動にて制御出力を調整しサイリスタゲートパルスを変えることで励磁用サイリスタ変換器内のサイリスタブリッジの電流分担の微調整ができるようにした励磁制御方法。 Performs high-speed signal detection calculation such as generator voltage, generator active power, generator reactive power, etc., performs high-speed control calculation to calculate functions necessary for voltage control, receives plant operation commands, etc. In the logic calculation low-speed control calculation, the high-speed signal detection or the high-speed control calculation and the low-speed control calculation are processed by a common control board, and the output of the control board is connected to the thyristor gate drive board. An excitation control method in which the current sharing of the thyristor bridge in the excitation thyristor converter can be finely adjusted by manually adjusting the control output on the gate drive substrate and changing the thyristor gate pulse .
JP2007335193A 2007-12-26 2007-12-26 Excitation control device and excitation control method Active JP4869217B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007335193A JP4869217B2 (en) 2007-12-26 2007-12-26 Excitation control device and excitation control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335193A JP4869217B2 (en) 2007-12-26 2007-12-26 Excitation control device and excitation control method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004315400A Division JP4633441B2 (en) 2004-10-29 2004-10-29 Generator excitation control device

Publications (2)

Publication Number Publication Date
JP2008092799A JP2008092799A (en) 2008-04-17
JP4869217B2 true JP4869217B2 (en) 2012-02-08

Family

ID=39376332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335193A Active JP4869217B2 (en) 2007-12-26 2007-12-26 Excitation control device and excitation control method

Country Status (1)

Country Link
JP (1) JP4869217B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111371345A (en) * 2019-10-08 2020-07-03 九江赛晶科技股份有限公司 Current control method of thyristor rectifying device in special track motor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0270300A (en) * 1988-09-02 1990-03-09 Hitachi Ltd Excitation controller for synchronizer
JPH0297296A (en) * 1988-09-30 1990-04-09 Toshiba Corp Motor controller

Also Published As

Publication number Publication date
JP2008092799A (en) 2008-04-17

Similar Documents

Publication Publication Date Title
JP5124954B2 (en) AC motor system, control method of AC motor system, and power conversion apparatus related thereto
JP2004048885A (en) Power converter
CN111344939A (en) Parallel power supply device
US8178816B2 (en) Power supply for resistance welding units
KR20070048708A (en) Method for operating a two-phase rotary current controller
US8217618B2 (en) Energy-saving controller for three-phase induction motors
WO2018131086A1 (en) Power conversion device
JP6093283B2 (en) Synchronizing device
EP2062347B1 (en) Method and device for reducing the influence of a dc component in a load current of an asynchronous three-phase motor
JP4869217B2 (en) Excitation control device and excitation control method
JP4633441B2 (en) Generator excitation control device
JP2020092483A (en) Cvcf power supply device
JP2016092915A (en) Uninterruptible power supply
EP2011225B1 (en) Motor control
JP5128883B2 (en) Excitation control device
JP2002262597A (en) Excitation control device
JP2001268992A (en) Variable speed controller
JP7388885B2 (en) Current detection device and motor drive device
JP2000125570A (en) Power converter controller
JP2010119248A (en) Power generating system
JP5517666B2 (en) Excitation control device for synchronous machine
JP2002234365A (en) Dc electromotive system and operating method thereof
JP2006149115A (en) Control method for uninterruptible power supply system
JP6598738B2 (en) Power converter
JP2023174020A (en) Electromagnet power supply device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111115

R150 Certificate of patent or registration of utility model

Ref document number: 4869217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3