JP4867146B2 - Microwave distribution circuit - Google Patents

Microwave distribution circuit Download PDF

Info

Publication number
JP4867146B2
JP4867146B2 JP2004249927A JP2004249927A JP4867146B2 JP 4867146 B2 JP4867146 B2 JP 4867146B2 JP 2004249927 A JP2004249927 A JP 2004249927A JP 2004249927 A JP2004249927 A JP 2004249927A JP 4867146 B2 JP4867146 B2 JP 4867146B2
Authority
JP
Japan
Prior art keywords
input
distortion
amplifier
distortion compensation
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004249927A
Other languages
Japanese (ja)
Other versions
JP2006067428A (en
Inventor
和久 山内
正敏 中山
弘晶 中畔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004249927A priority Critical patent/JP4867146B2/en
Publication of JP2006067428A publication Critical patent/JP2006067428A/en
Application granted granted Critical
Publication of JP4867146B2 publication Critical patent/JP4867146B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)

Description

この発明は、出力端に増幅器を有するマイクロ波分配回路における増幅器の非線形歪みを抑圧する技術に関する。   The present invention relates to a technique for suppressing nonlinear distortion of an amplifier in a microwave distribution circuit having an amplifier at an output end.

周波数帯域は有限の資源のため、周波数の利用効率を高めることが望まれている。そのためには、近接周波数への妨害や干渉低減を図る目的で設けられたガードバンドの削減をする必要がある。そのため、増幅器で発生する非線形歪を抑圧することが望まれている。
出力端に増幅器を有するマイクロ波分配回路は、フェーズドアレイアンテナ等でアンテナを構成する素子アンテナに電力を供給するために用いられている。低歪な特性を得るために増幅器の低歪化が盛んに行われてきた。図８に示す従来例では歪み補償回路を増幅器の直近に前置し、増幅器で発生する非線形歪を歪み補償回路で抑圧している。図８中の１０１はアンテナ、１０２は増幅器、１０３は歪み補償回路、１０４は移相器、１０５は増幅器モジュール、１０６は可変遅延回路、１０７は分配器、１０８は入力端子である。増幅器１つにつき１つの歪み補償回路を設けることで増幅器は低歪化され、入力信号によらず低歪な特性を実現することができる（例えば、非特許文献１参照）。 Since the frequency band is a finite resource, it is desired to improve the frequency utilization efficiency. For this purpose, it is necessary to reduce the guard band provided for the purpose of reducing interference and interference with adjacent frequencies. Therefore, it is desired to suppress non-linear distortion generated in the amplifier.
A microwave distribution circuit having an amplifier at an output end is used to supply power to an element antenna that constitutes an antenna using a phased array antenna or the like. In order to obtain low distortion characteristics, amplifiers have been actively reduced in distortion. In the conventional example shown in FIG. 8, a distortion compensation circuit is placed in front of the amplifier, and nonlinear distortion generated by the amplifier is suppressed by the distortion compensation circuit. In FIG. 8, 101 is an antenna, 102 is an amplifier, 103 is a distortion compensation circuit, 104 is a phase shifter, 105 is an amplifier module, 106 is a variable delay circuit, 107 is a distributor, and 108 is an input terminal. By providing one distortion compensation circuit for each amplifier, the distortion of the amplifier can be reduced, and low distortion characteristics can be realized regardless of the input signal (see, for example, Non-Patent Document 1).

高木他、"MMIC Developmet for Millimeter-Wave Space Application、” IEEE Trans．on Microwave Theory and Tech．、 Vol． 49、 No． 11、 pp．2073-2079、 November、 2001Takagi et al., “MMIC Developmet for Millimeter-Wave Space Application,” IEEE Trans. on Microwave Theory and Tech. Vol. 49, No. 11, pp. 2073-2079, November, 2001

出力端に増幅器を有するマイクロ波分配回路は、フェーズドアレイアンテナ等でアンテナを構成する素子アンテナに電力を供給するために用いられている。増幅器は回路損失による電力損を減らす為、通常各素子アンテナ直下に配置される。そのため、素子アンテナ１つにつき、１つの増幅器を必要とし、増幅器を多数必要とする。その結果、フェーズドアレイアンテナの消費電力増加や大型化、発熱量増加、高コスト化等、大きな影響を与える。歪み補償回路を増幅器の直近に前置した従来例の構成では、入力信号によらず低歪な特性を実現することができるものの、増幅器１つにつき１つの歪み補償回路を要するため、フェーズドアレーアンテナ全体の大きさやコストなどに与える影響が大きい問題がある。また、増幅器モジュールの大型化により、モジュールをアレーアンテナの裏面に垂直にして配列する必要が生じ、フェーズドアレーアンテナの薄型化の妨げになる。   A microwave distribution circuit having an amplifier at an output end is used to supply power to an element antenna that constitutes an antenna using a phased array antenna or the like. In order to reduce the power loss due to the circuit loss, the amplifier is usually arranged directly under each element antenna. For this reason, one amplifier is required for each element antenna, and many amplifiers are required. As a result, the power consumption and size of the phased array antenna increase, the amount of heat generation, and the cost increase. In the configuration of the conventional example in which the distortion compensation circuit is placed in the immediate vicinity of the amplifier, although low distortion characteristics can be realized regardless of the input signal, one distortion compensation circuit is required for each amplifier. There is a problem that greatly affects the overall size and cost. In addition, the increase in size of the amplifier module necessitates that the modules be arranged perpendicular to the back surface of the array antenna, which hinders the thinning of the phased array antenna.

この発明は、上述のような課題を解決するためになされたもので、複数の増幅器に対して１つの歪み補償回路で済み、従来と同程度の歪み補償量を実現しつつ、小型化、低消費電力化、低コスト化を可能とする。   The present invention has been made in order to solve the above-described problems. A single distortion compensation circuit is sufficient for a plurality of amplifiers, and while achieving a distortion compensation amount similar to the conventional one, the present invention can be reduced in size and size. Enables power consumption and cost reduction.

この発明は、入力系統ごとの複数の入力端子と上記各入力端子へ入力される入力系統ごとの入力信号に基づき生成される信号を同時にそれぞれから出力する複数の出力端子を有し、マルチビームフェーズドアレーアンテナのビーム形成回路を構成するマイクロ波分配回路であって、各出力端部にそれぞれ設けられた電力増幅器と、各入力端部にそれぞれ設けられ、上記入力系統ごとの入力信号に対応する上記電力増幅器で発生する歪と逆位相の歪を上記入力系統ごとの入力信号に加算する歪み補償回路と、上記各歪み補償回路の出力をそれぞれ上記電力増幅器と同数に分配する分配器と、上記各分配器の上記入力系統ごとの出力を合成して上記各電力増幅器に供給する合成器と、を備え、上記歪み補償回路により上記逆位相の歪が加算された上記入力信号が上記合成器で複数加算されて上記各電力増幅器に入力されることにより、上記歪み補償回路が上記各電力増幅器の歪み補償を行うものである。 The present invention has a plurality of input terminals for each input system and a plurality of output terminals for simultaneously outputting signals generated based on the input signals for each input system input to each of the input terminals. A microwave distribution circuit constituting a beam forming circuit of an array antenna, the power amplifier provided at each output end, and the input corresponding to the input signal for each input system provided at each input end. Distortion compensation circuit for adding distortion generated in power amplifier and distortion in opposite phase to input signal for each input system, distributor for distributing the output of each distortion compensation circuit in the same number as each power amplifier, and each of the above the output of each said input line of the distributor synthesized and and a synthesizer supplied to the respective power amplifier, the distortion of the opposite phase is added by the distortion compensation circuit By filling power signal is input to a plurality summed with each power amplifier in the above synthesizer, said distortion compensation circuit and performs distortion compensation of the respective power amplifier.

この発明によれば、増幅器を有するマイクロ波分配回路の小型化、低消費電力化を可能とする効果がある。   According to the present invention, it is possible to reduce the size and power consumption of the microwave distribution circuit having an amplifier.

実施の形態１．
図1は、この発明の実施の形態１によるマイクロ波分配回路を説明するための、構成説明図である。ここでは、４素子フェーズドアレーアンテナのビーム形成回路に提案のマイクロ波分配回路を適用した場合を例にあげて説明する。図１において、１はフェーズドアレーアンテナのビーム形成回路の入力端子、３はマイクロ波分配回路、４は移相器、５は増幅器、６は出力端子である。また、２は増幅器５と逆の利得位相特性を有し、増幅器５での発生が見込まれる歪みをキャンセルするための歪み補償回路（Linearizer）である。 Embodiment 1 FIG.
FIG. 1 is a configuration explanatory diagram for explaining a microwave distribution circuit according to a first embodiment of the present invention. Here, a case where the proposed microwave distribution circuit is applied to a beam forming circuit of a four-element phased array antenna will be described as an example. In FIG. 1, 1 is an input terminal of a beam forming circuit of a phased array antenna, 3 is a microwave distribution circuit, 4 is a phase shifter, 5 is an amplifier, and 6 is an output terminal. Reference numeral 2 denotes a distortion compensation circuit (Linearizer) having a gain phase characteristic opposite to that of the amplifier 5 and for canceling distortion expected to occur in the amplifier 5.

次に動作について説明する。フェーズドアレーアンテナのビーム形成回路の入力端子1から入力された信号は、増幅器５と入力電力に対して逆の利得・位相特性を有する歪み補償回路２によって、予め増幅器５で発生する歪と逆位相、等振幅の歪が加算される。その後、マイクロ波分配回路３によって信号は分配され、フェーズドアレーアンテナのビームが構成されるように移相器４によって適切な位相が与えられる。そして、増幅器５で増幅され、出力端子６に導かれる。   Next, the operation will be described. The signal input from the input terminal 1 of the beam forming circuit of the phased array antenna is antiphased with the distortion generated in the amplifier 5 in advance by the amplifier 5 and the distortion compensation circuit 2 having a gain / phase characteristic opposite to the input power. , Equal amplitude distortion is added. Thereafter, the signal is distributed by the microwave distribution circuit 3, and an appropriate phase is given by the phase shifter 4 so that the beam of the phased array antenna is formed. Then, it is amplified by the amplifier 5 and guided to the output terminal 6.

次に上記図１で例示した４素子フェーズドアレーアンテナのビーム形成回路に提案のマイクロ波分配回路を適用することで、歪み補償回路の個数を削減できる理由について述べる。増幅器で発生する非線形歪は増幅器の出力電力に応じて増幅器の振幅、位相が変化することで発生する。従来例の構成で示すように、増幅器モジュール１０５は、移相器１０４、増幅器１０２などからなるが、移相器や可変遅延回路１０６は出力電力の変化に対して減衰量は変化しない。また、分配器１０７は増幅器モジュールから見た場合、分配比に応じて電力が減衰し、電力によっては変化しない。よって、歪み補償回路と増幅器モジュール間の損失は増幅器の出力電力によらずほぼ一定となる。ここで、分配器の各ポート間の分配比や移相器の減衰量、増幅器の利得等、個々の部品の個体差がない場合を想定すると、すべてのモジュールは同じ動作をするため、必ずしも歪み補償回路は増幅器の直前である必要はなく、フェーズドアレーアンテナのビーム形成回路の入力端子に歪み補償回路を１つ設ければよいことになる。このように、複数の増幅器に対し１つの歪み補償回路で済むため、従来と同じ歪み補償量を実現しつつ、フェーズドアレーアンテナの小型化、低消費電力化、低コスト化を可能とする。   Next, the reason why the number of distortion compensation circuits can be reduced by applying the proposed microwave distribution circuit to the beam forming circuit of the four-element phased array antenna illustrated in FIG. Nonlinear distortion generated in the amplifier is generated by changing the amplitude and phase of the amplifier in accordance with the output power of the amplifier. As shown in the configuration of the conventional example, the amplifier module 105 includes a phase shifter 104, an amplifier 102, and the like, but the phase shifter and the variable delay circuit 106 do not change the attenuation with respect to changes in output power. Further, when viewed from the amplifier module, the distributor 107 attenuates the power according to the distribution ratio and does not change depending on the power. Therefore, the loss between the distortion compensation circuit and the amplifier module is almost constant regardless of the output power of the amplifier. Here, assuming that there is no individual difference between individual components such as the distribution ratio between each port of the distributor, the amount of attenuation of the phase shifter, the gain of the amplifier, etc. The compensation circuit does not have to be immediately before the amplifier, and one distortion compensation circuit may be provided at the input terminal of the beam forming circuit of the phased array antenna. As described above, since only one distortion compensation circuit is required for a plurality of amplifiers, it is possible to reduce the size, power consumption, and cost of the phased array antenna while realizing the same distortion compensation amount as in the past.

なお、上記図１に例示した４素子フェーズドアレーアンテナのビーム形成回路では、増幅器の出力は１つの素子アンテナに給電している構成を示したが、これに限らず、複数個の素子アンテナに給電しても良い。   In the beam forming circuit of the four-element phased array antenna illustrated in FIG. 1 above, the output of the amplifier is configured to supply power to one element antenna. However, the configuration is not limited to this, and power is supplied to a plurality of element antennas. You may do it.

実施の形態２．
図２は、この発明の実施の形態２によるマイクロ波分配回路を説明するための、構成説明図である。ここでは、４素子フェーズドアレーアンテナにのビーム形成回路に提案のマイクロ波分配回路を適用した場合を例にあげて説明する。図において、１１はフェーズドアレーアンテナのビーム形成回路の入力端子、１３はマイクロ波分配回路、１４は移相器、１５は増幅器、１６は出力端子、１７は電力合成器である。また、１２は増幅器１５と逆の利得位相特性を有し、増幅器１５での発生が見込まれる歪みをキャンセルするための歪み補償回路（Linearizer）である。 Embodiment 2. FIG.
FIG. 2 is a configuration explanatory diagram for explaining a microwave distribution circuit according to a second embodiment of the present invention. Here, a case where the proposed microwave distribution circuit is applied to a beam forming circuit for a four-element phased array antenna will be described as an example. In the figure, 11 is an input terminal of a beam forming circuit of a phased array antenna, 13 is a microwave distribution circuit, 14 is a phase shifter, 15 is an amplifier, 16 is an output terminal, and 17 is a power combiner. Reference numeral 12 denotes a distortion compensation circuit (Linearizer) having a gain phase characteristic opposite to that of the amplifier 15 and for canceling distortion expected to occur in the amplifier 15.

次に動作について説明する。フェーズドアレーアンテナのビーム形成回路の入力端子１１から入力された信号は、増幅器１５と逆の利得位相特性を有する歪み補償回路１２によって、増幅器１５で発生する歪と逆位相の歪が加算される。その後、マイクロ波分配回路１３によって信号は分配され、フェーズドアレーアンテナのビームが構成されるように移相器１４によって適切な位相が与えられる。電力合成器１７によって、複数ビームの信号を合成した後、増幅器１５で共通増幅され、出力端子１６に導かれる。   Next, the operation will be described. A signal input from the input terminal 11 of the beam forming circuit of the phased array antenna is added with distortion generated in the amplifier 15 and distortion having an opposite phase by a distortion compensation circuit 12 having a gain phase characteristic opposite to that of the amplifier 15. Thereafter, the signal is distributed by the microwave distribution circuit 13 and an appropriate phase is given by the phase shifter 14 so that the beam of the phased array antenna is formed. After combining a plurality of beam signals by the power combiner 17, the signals are commonly amplified by the amplifier 15 and guided to the output terminal 16.

実施の形態1ではシングルビームフェーズドアレーアンテナのビーム形成回路の入力端に１つの歪み補償回路を設けた場合の増幅器の非線形性補償について説明した。実施の形態１の構成をマルチビーム化した場合、各ビーム系統の歪み補償回路によって増幅器と逆の歪が予め加算された信号が複数加算されて増幅器に入力される。歪み補償回路では1波動作時に増幅器で発生する歪みを補償するように逆の歪を予め加算しているため、マルチビーム化によって複数信号が加算されると信号波形が変化し、適切に歪み補償できていない可能性がある。その結果、歪み補償効果が得られないばかりか、かえって歪を悪化させる可能性がある。そこで、マルチビーム動作時の歪特性について検討した。ここでは、説明を簡便にするため、マルチビームとして２ビームの場合を例に説明する。   In the first embodiment, the nonlinearity compensation of the amplifier in the case where one distortion compensation circuit is provided at the input end of the beam forming circuit of the single beam phased array antenna has been described. When the configuration of the first embodiment is made into a multi-beam, a plurality of signals in which distortion opposite to the amplifier is added in advance by the distortion compensation circuit of each beam system are added and input to the amplifier. In the distortion compensation circuit, reverse distortion is added in advance so as to compensate for distortion generated by the amplifier during single-wave operation, so when multiple signals are added due to multi-beam conversion, the signal waveform changes and appropriate distortion compensation is performed. It may not be possible. As a result, not only the distortion compensation effect cannot be obtained, but also the distortion may be worsened. Therefore, the distortion characteristics during multi-beam operation were studied. Here, in order to simplify the description, a case where there are two beams as a multi-beam will be described as an example.

図３は、この発明のフェーズドアレーアンテナのビーム形成回路の１つの増幅器に着目した２ビーム動作時の動作を説明する説明図である。図４は、増幅器の直前に歪み補償回路を配置した従来の一般的なフェーズドアレーアンテナのビーム形成回路の構成での２ビーム動作時の動作を説明する説明図である。
図３において、２１は入力端子、２２は歪み補償回路、２３はマイクロ波分配回路、２４は電力合成器、２５は電力増幅器、２６は出力端子である。
図４において、３１は入力端子、３２は電力合成器、３３は歪み補償回路、３４は電力増幅器、３５は出力端子である。 FIG. 3 is an explanatory view for explaining the operation at the time of the two-beam operation focusing on one amplifier of the beam forming circuit of the phased array antenna according to the present invention. FIG. 4 is an explanatory diagram for explaining the operation at the time of the two-beam operation in the configuration of the beam forming circuit of the conventional general phased array antenna in which the distortion compensation circuit is arranged immediately before the amplifier.
In FIG. 3, 21 is an input terminal, 22 is a distortion compensation circuit, 23 is a microwave distribution circuit, 24 is a power combiner, 25 is a power amplifier, and 26 is an output terminal.
In FIG. 4, 31 is an input terminal, 32 is a power combiner, 33 is a distortion compensation circuit, 34 is a power amplifier, and 35 is an output terminal.

図４に示すように、通常の構成では、歪み補償回路３３は増幅器３４の直前に設けられ、増幅器３４に入力された信号の電力に応じ、増幅器と逆方向に信号を歪ませることで増幅器の線形性を確保する。なお、歪み補償回路３３と増幅器３４が直結されているため、増幅器１つに１つの歪み補償回路が必要になる。   As shown in FIG. 4, in a normal configuration, the distortion compensation circuit 33 is provided immediately before the amplifier 34, and the signal of the amplifier is distorted in the opposite direction to the amplifier according to the power of the signal input to the amplifier 34. Ensure linearity. Since the distortion compensation circuit 33 and the amplifier 34 are directly connected, one distortion compensation circuit is required for each amplifier.

図３に示す２波動作では、２波の信号は電力合成器２４で合成される。電力合成器２４では２波の位相関係も含めて加算される。つまり、時間領域において信号が加算される。この場合、２波が同一信号かつ同相の場合は電力は加算されるがエンベローブの形状には変化がない。しかし、２波が異なる信号の場合、時間領域において異なる波形同士を加算するため、合成された信号波形は入力した２波と異なるエンベローブを有する波形になる。   In the two-wave operation shown in FIG. 3, the two-wave signal is synthesized by the power combiner 24. In the power combiner 24, addition is performed including the phase relationship of the two waves. That is, signals are added in the time domain. In this case, when the two waves are the same signal and in phase, power is added, but the shape of the envelope is not changed. However, if the two waves are different signals, different waveforms are added in the time domain, so that the synthesized signal waveform has a different envelope from the two input waves.

ここで、歪み補償回路２２では、シングルビーム動作の時に、増幅器２５で発生する歪を打ち消す歪を加算している。そこで、時間領域における変化の仕方が異なる２波が電力合成器２４に入力された場合、入力された２波とは異なるエンベローブを有する信号が電力合成器２４から出力される。したがって、増幅器２５で発生する歪みは、歪み補償回路２２で予め加算された歪みとは異なるものとなる。その結果、増幅器２５の歪み特性を改善するためにそれぞれの歪み補償回路２２で加算された歪は不適切なものとなり、かえって歪み特性を悪化させる可能性がある。
例えば次のような場合である。大きな電力を持つ入力信号が歪み補償回路に与えられた場合、増幅器では歪が発生することが予想されるため、歪み補償回路ではこの歪を打ち消すような歪を信号に加算する。電力合成器によって他からの信号と電力合成した場合、合成する２つの信号が同相、同振幅でない場合にはエンベローブが変化し、入力した信号の２倍の電力よりも振幅が小さくなる場合がある。歪み補償回路では信号が合成されない場合に発生する歪を打ち消す歪を加算しているため、予測したほどの歪が増幅器では発生しないことになり、大信号入力時に発生する歪を見込んで歪み補償回路で予め加算した歪が原因でキャリア電力に対する歪電力の比がかえって悪化する可能性がある。
しかしながら、上記キャリア電力に対する歪電力の比は悪化するものの、増幅器へ入力される合成電力は２つの信号が同相で加算される場合と比較して小さくなっているため、歪電力の大きさ（絶対量）としてはその影響を無視し得るものになる可能性がある。 Here, the distortion compensation circuit 22 adds distortion that cancels distortion generated in the amplifier 25 during single beam operation. Therefore, when two waves having different changes in the time domain are input to the power combiner 24, a signal having an envelope different from the input two waves is output from the power combiner 24. Therefore, the distortion generated in the amplifier 25 is different from the distortion added in advance in the distortion compensation circuit 22. As a result, the distortion added by the respective distortion compensation circuits 22 in order to improve the distortion characteristics of the amplifier 25 becomes inappropriate, which may deteriorate the distortion characteristics.
For example, this is the case. When an input signal having a large power is applied to the distortion compensation circuit, distortion is expected in the amplifier. Therefore, the distortion compensation circuit adds distortion that cancels this distortion to the signal. When power is combined with other signals by the power combiner, if the two signals to be combined are not in phase and amplitude, the envelope changes, and the amplitude may be smaller than twice the power of the input signal. . The distortion compensation circuit adds distortion that cancels the distortion that occurs when the signal is not synthesized, so the distortion as predicted does not occur in the amplifier, and the distortion compensation circuit expects distortion that occurs when a large signal is input. The ratio of the distortion power to the carrier power may be deteriorated due to the distortion added in advance.
However, although the ratio of the distortion power to the carrier power is deteriorated, the combined power input to the amplifier is smaller than the case where the two signals are added in the same phase. The amount) may be negligible.

そこで、上記可能性について、この発明のフェーズドアレーアンテナにおける歪み補償の効果があることを以下のように検証した。
すなわち、「歪み補償回路で１波動作時に増幅器で発生する歪を打ち消す歪を加算することが不適切なものとなるか。」または「増幅器のキャリア電力に対する歪電力の比は悪化するものの、増幅器への入力電力が分配されて小さくなっているため、歪電力の影響を無視し得るか。」ということを確認するため、市販のシミュレータを使って計算を行った。 Therefore, the above possibility was verified as follows as to the effect of distortion compensation in the phased array antenna of the present invention.
That is, “Is it inappropriate to add distortion that cancels distortion generated in the amplifier during one-wave operation in the distortion compensation circuit?” Or “While the ratio of distortion power to amplifier carrier power deteriorates, the amplifier In order to confirm that the influence of the distortion power can be ignored because the input power to the power supply is distributed and reduced, calculation was performed using a commercially available simulator.

１波動作時の歪み補償量を確認するため、図３の構成において、２つの入力端子に同一の信号を入力した場合の歪み補償特性を計算した。計算結果を図５に示す。図５の横軸は増幅器の出力電力、縦軸は増幅器の歪みを表わしている。歪み補償回路を用いることで、歪が補償され効果があることが確認できる。この歪み補償回路と増幅器を用い、図３の構成で２波入力時の歪特性を計算した。計算では２つの入力端子に周波数が異なる２つの信号波をそれぞれ入力した。計算結果を図６に示す。図６の横軸は増幅器の出力電力、縦軸は増幅器の歪みを表わしている。ここでは２波の位相関係によって合成された場合に発生する信号のエンベローブが変化することに対応させるため、位相を変えて３通りの計算をした。図６では、図５に示した１波動作時より歪み補償量が減少しているものの、２波入力時でも歪み補償が有効に動作して効果があることがわかる。   In order to confirm the distortion compensation amount at the time of one-wave operation, distortion compensation characteristics were calculated when the same signal was input to the two input terminals in the configuration of FIG. The calculation results are shown in FIG. The horizontal axis of FIG. 5 represents the output power of the amplifier, and the vertical axis represents the distortion of the amplifier. By using a distortion compensation circuit, it can be confirmed that the distortion is compensated for and has an effect. Using this distortion compensation circuit and amplifier, the distortion characteristics at the time of two-wave input were calculated with the configuration of FIG. In the calculation, two signal waves having different frequencies were input to the two input terminals, respectively. The calculation results are shown in FIG. The horizontal axis of FIG. 6 represents the output power of the amplifier, and the vertical axis represents the distortion of the amplifier. Here, in order to cope with the change in the envelope of the signal generated when the two waves are combined based on the phase relationship, three kinds of calculations were performed by changing the phase. In FIG. 6, although the distortion compensation amount is reduced compared to the one-wave operation shown in FIG. 5, it can be seen that the distortion compensation operates effectively even when two waves are input.

以上のように、上記図３に例示した複数の増幅器に対し１つの歪み補償回路を設けた構成により歪み補償が有効に動作して効果が得られることをあきらかにできた。
従って、この発明のマイクロ波分配回路によれば、複数の増幅器に対し１つの歪み補償回路で済むため、フェーズドアレーアンテナのビーム形成回路の小型化、薄型化、低消費電力化、低コスト化が可能となる。 As described above, it is apparent that the distortion compensation is effectively operated and the effect can be obtained by the configuration in which one distortion compensation circuit is provided for the plurality of amplifiers illustrated in FIG.
Therefore, according to the microwave distribution circuit of the present invention, since only one distortion compensation circuit is required for a plurality of amplifiers, the beam forming circuit of the phased array antenna can be reduced in size, thickness, power consumption, and cost. It becomes possible.

なお、上記図３では増幅器の出力は１つの素子アンテナに給電している構成を例示したが、複数個の素子アンテナに給電する構成にしても良く、上記同様に効果を奏する。   3 illustrates the configuration in which the output of the amplifier supplies power to one element antenna. However, it may be configured to supply power to a plurality of element antennas, and the same effect as described above can be obtained.

実施の形態３．
図７は、この発明の実施の形態３によるマイクロ波分配回路を説明するための、構成説明図である。この発明の実施の形態３によるシングルビームフェーズドアレーアンテナのビーム形成回路は、実施の形態１または実施の形態２で例示したようなシングルビームフェーズドアレーアンテナのビーム形成回路を複数個組み合わせ、さらに規模の大きいマイクロ波分配回路を構成したものである。図７では、実施の形態１で例示したフェーズドアレーアンテナを４台組み合せた、１６素子フェーズドアレーアンテナを例示して説明する。図において、４１はフェーズドアレーアンテナのビーム形成回路の入力端子、４２はマイクロ波分配回路、４３はフェーズドアレーアンテナを形成するサブブロックである。 Embodiment 3 FIG.
FIG. 7 is a configuration explanatory diagram for explaining a microwave distribution circuit according to a third embodiment of the present invention. The beam forming circuit of the single beam phased array antenna according to the third embodiment of the present invention is a combination of a plurality of beam forming circuits of the single beam phased array antenna as exemplified in the first embodiment or the second embodiment. A large microwave distribution circuit is constructed. FIG. 7 illustrates and describes a 16-element phased array antenna in which four phased array antennas illustrated in Embodiment 1 are combined. In the figure, 41 is an input terminal of a beam forming circuit of a phased array antenna, 42 is a microwave distribution circuit, and 43 is a sub-block forming a phased array antenna.

次に実施の形態３における動作について説明する。
フェーズドアレーアンテナのビーム形成回路の入力端子４１から入力された信号はマイクロ波分配回路４２で分配後、それぞれサブブロック４３に入力され、歪み補償回路を経て電力増幅器で増幅後、出力端子に出力される。サブブロック４３のフェーズドアレーアンテナのビーム形成回路を組み合わせることで容易に大規模なフェーズドアレーアンテナのビーム形成回路を構成することができる。 Next, the operation in the third embodiment will be described.
Signals input from the input terminal 41 of the beam forming circuit of the phased array antenna are distributed by the microwave distribution circuit 42, input to the sub-blocks 43, amplified by the power amplifier through the distortion compensation circuit, and output to the output terminal. The By combining the beam forming circuit of the phased array antenna of the sub-block 43, a beam forming circuit of a large-scale phased array antenna can be easily configured.

また、上記図７に示したフェーズドアレーアンテナのビーム形成回路において、歪み補償回路はマイクロ波分配回路４２の入力端子４１側に１個だけ設ける構成にしてもよい。なお、実施の形態２の図２に示したフェーズドアレーアンテナのビーム形成回路をサブブロックに適用する場合についても、上記同様で、各ビーム系統ごとのマイクロ波分配回路の入力端子側にそれぞれ１個だけ設ける構成にしてもよい。   Further, in the beam forming circuit of the phased array antenna shown in FIG. 7, only one distortion compensation circuit may be provided on the input terminal 41 side of the microwave distribution circuit. In addition, when the beam forming circuit of the phased array antenna shown in FIG. 2 of Embodiment 2 is applied to the sub-block, one is provided on the input terminal side of the microwave distribution circuit for each beam system in the same manner as described above. It is also possible to adopt a configuration in which only this is provided.

以上のように、歪み補償回路の設置位置を選定することにより、分配回路中では２分配されるごとに電力が半分となるため、歪み補償回路を設ける位置により、歪み補償回路への入力電力レベルを所望のレベルに調整でき、適切な歪み補償回路の動作レベルを実現できる。   As described above, by selecting the installation position of the distortion compensation circuit, the power is halved every time two distributions are made in the distribution circuit. Therefore, the input power level to the distortion compensation circuit depends on the position where the distortion compensation circuit is provided. Can be adjusted to a desired level, and an appropriate operation level of the distortion compensation circuit can be realized.

この発明の実施の形態１によるマイクロ波分配回路を説明するための、構成説明図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration explanatory diagram for explaining a microwave distribution circuit according to a first embodiment of the present invention; この発明の実施の形態２によるマイクロ波分配回路を説明するための、構成説明図である。It is a structure explanatory drawing for demonstrating the microwave distribution circuit by Embodiment 2 of this invention. この発明のマイクロ波分配回路の１つの増幅器に着目した２波動作時の動作を説明する説明図である。It is explanatory drawing explaining the operation | movement at the time of 2 wave operation | movement paying attention to one amplifier of the microwave distribution circuit of this invention. 増幅器の直前に歪み補償回路を配置した従来の一般的なフェーズドアレーアンテナで用いられるマイクロ波分配回路での２波動作時の動作を説明する説明図である。It is explanatory drawing explaining the operation | movement at the time of 2 wave operation | movement with the microwave distribution circuit used with the conventional general phased array antenna which has arrange | positioned the distortion compensation circuit just before the amplifier. 図３の構成において、２つの入力端子に同一の信号を入力した場合の歪み補償特性を計算した計算結果を示す図である。FIG. 4 is a diagram illustrating a calculation result of calculating distortion compensation characteristics when the same signal is input to two input terminals in the configuration of FIG. 3. 図３の構成において、２つの入力端子に周波数が異なる２つの信号波をそれぞれ入力した場合の歪み補償特性を計算した計算結果を示す図である。FIG. 4 is a diagram illustrating a calculation result obtained by calculating distortion compensation characteristics when two signal waves having different frequencies are respectively input to two input terminals in the configuration of FIG. 3. この発明の実施の形態３によるマイクロ波分配回路を説明するための、構成説明図である。It is a structure explanatory view for demonstrating the microwave distribution circuit by Embodiment 3 of this invention. 従来のフェーズドアレーアンテナの構成説明図である。It is structure explanatory drawing of the conventional phased array antenna.

符号の説明Explanation of symbols

１ 入力端子、２ 歪み補償回路、３ マイクロ波分配回路、４ 移相器、５ 増幅器、６ 出力端子、１１ 入力端子、１２ 歪み補償回路、１３ マイクロ波分配回路、１４ 移相器、１５ 増幅器、１６ 出力端子、１７ 電力合成器、２１ 入力端子、２２ 歪み補償回路、２３ マイクロ波分配回路、２４ 電力合成器、２５ 電力増幅器、２６ 出力端子、３１ 入力端子、３２ 電力合成器、３３ 歪み補償回路、３４ 電力増幅器、３５ 出力端子、４１ 入力端子、４２ マイクロ波分配回路、４３ サブブロック、１０１ アンテナ、１０２ 増幅器、１０３ 歪み補償回路、１０４ 移相器、１０５ 増幅器モジュール、１０６ 可変遅延回路、１０７ 分配器、１０８ 入力端子。   1 input terminal, 2 distortion compensation circuit, 3 microwave distribution circuit, 4 phase shifter, 5 amplifier, 6 output terminal, 11 input terminal, 12 distortion compensation circuit, 13 microwave distribution circuit, 14 phase shifter, 15 amplifier, 16 output terminal, 17 power combiner, 21 input terminal, 22 distortion compensation circuit, 23 microwave distribution circuit, 24 power combiner, 25 power amplifier, 26 output terminal, 31 input terminal, 32 power combiner, 33 distortion compensation circuit , 34 power amplifier, 35 output terminal, 41 input terminal, 42 microwave distribution circuit, 43 sub-block, 101 antenna, 102 amplifier, 103 distortion compensation circuit, 104 phase shifter, 105 amplifier module, 106 variable delay circuit, 107 distribution 108 input terminal.

Claims (2)

入力系統ごとの複数の入力端子と上記各入力端子へ入力される入力系統ごとの入力信号に基づき生成される信号を同時にそれぞれから出力する複数の出力端子を有し、マルチビームフェーズドアレーアンテナのビーム形成回路を構成するマイクロ波分配回路であって、
各出力端部にそれぞれ設けられた電力増幅器と、
各入力端部にそれぞれ設けられ、上記入力系統ごとの入力信号に対応する上記電力増幅器で発生する歪と逆位相の歪を上記入力系統ごとの入力信号に加算する歪み補償回路と、
上記各歪み補償回路の出力をそれぞれ上記電力増幅器と同数に分配する分配器と、
上記各分配器の上記入力系統ごとの出力を合成して上記各電力増幅器に供給する合成器と、
を備え、
上記歪み補償回路により上記逆位相の歪が加算された上記入力信号が上記合成器で複数加算されて上記各電力増幅器に入力されることにより、上記歪み補償回路が上記各電力増幅器の歪み補償を行うことを特徴とするマイクロ波分配回路。 A beam of a multi-beam phased array antenna having a plurality of input terminals for each input system and a plurality of output terminals for simultaneously outputting signals generated based on the input signals for each input system input to each input terminal. A microwave distribution circuit constituting a forming circuit,
A power amplifier provided at each output end;
A distortion compensation circuit that is provided at each input end, and adds a distortion having an opposite phase to the distortion generated in the power amplifier corresponding to the input signal for each input system to the input signal for each input system;
A distributor for distributing the output of each of the distortion compensation circuits to the same number as the power amplifier;
A combiner that combines the outputs of the input systems of the distributors and supplies the combined power to the power amplifiers;
Equipped with a,
The distortion compensation circuit compensates for distortion of each power amplifier by adding a plurality of the input signals added with the antiphase distortion by the distortion compensation circuit and inputting them to the power amplifiers. A microwave distribution circuit characterized by performing . 請求項１記載のマイクロ波分配回路をサブブロックとして複数個配置し、上記サブブロックのそれぞれの各入力系統ごとの入力端子に各系統ごとの入力信号をそれぞれ分配して入力する分配器を設けたことを特徴とするマイクロ波分配回路。   A plurality of microwave distribution circuits according to claim 1 are arranged as sub-blocks, and a distributor for distributing and inputting input signals for each system to input terminals for each input system of each of the sub-blocks is provided. A microwave distribution circuit characterized by that.
JP2004249927A 2004-08-30 2004-08-30 Microwave distribution circuit Active JP4867146B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004249927A JP4867146B2 (en) 2004-08-30 2004-08-30 Microwave distribution circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004249927A JP4867146B2 (en) 2004-08-30 2004-08-30 Microwave distribution circuit

Publications (2)

Publication Number Publication Date
JP2006067428A JP2006067428A (en) 2006-03-09
JP4867146B2 true JP4867146B2 (en) 2012-02-01

Family

ID=36113474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004249927A Active JP4867146B2 (en) 2004-08-30 2004-08-30 Microwave distribution circuit

Country Status (1)

Country Link
JP (1) JP4867146B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2904897B1 (en) * 2006-08-10 2008-09-26 Alcatel Sa BROADBAND AMPLIFICATION DEVICE
CN107534454B (en) 2015-04-13 2019-11-08 三菱电机株式会社 Phased array antenna

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190411A (en) * 1987-02-02 1988-08-08 Nippon Telegr & Teleph Corp <Ntt> Power amplifier
JP3345767B2 (en) * 1996-02-21 2002-11-18 日本電信電話株式会社 Multi-beam antenna feed circuit
JP3665165B2 (en) * 1997-01-21 2005-06-29 日本電信電話株式会社 Amplifier
JP2000174537A (en) * 1998-12-03 2000-06-23 Mitsubishi Electric Corp Phased array antenna
JP2004120674A (en) * 2002-09-30 2004-04-15 Hitachi Kokusai Electric Inc Distortion compensation apparatus

Also Published As

Publication number Publication date
JP2006067428A (en) 2006-03-09

Similar Documents

Publication Publication Date Title
US10256899B2 (en) Flexible multi-channel amplifiers via wavefront muxing techniques
JP4199144B2 (en) Weight function generation device, reference signal generation device, transmission signal generation device, signal processing device, and antenna device
KR102666910B1 (en) Digital displacement compensation device and method
JP3502348B2 (en) Adaptive array antenna, calibration amount calculation method and calibration method for adaptive array antenna receiving system
US7626455B2 (en) Distortion compensation apparatus
JP4421487B2 (en) Transmission signal generating device, signal processing device, and antenna device
US6661376B2 (en) Tiled antenna with overlapping subarrays
JP4401055B2 (en) Deviation compensation device
EP1829205B1 (en) Power amplifier system
WO2020238208A1 (en) Digital predistortion structure for hybrid large-scale mimo array based on spatial domain feedback
US6710742B1 (en) Active antenna roof top system and method
US20120177143A1 (en) Composite amplifier, transmitter, and composite amplifier control method
JP4867146B2 (en) Microwave distribution circuit
US7741997B1 (en) Multiple-beam phased array with switchable element areas
Braithwaite Amplifier nonlinearities in an antenna array during spatially-multiplexed transmissions
JP2006345066A (en) Hybrid distortion compensation apparatus, transmitter, mobile communication terminal, and hybrid distortion compensation method
US6255990B1 (en) Processor for two-dimensional array antenna
JP4521440B2 (en) Array antenna device and transmission / reception module thereof
JP4361501B2 (en) Circular array antenna
JP2019071644A (en) Beam forming using antenna arrangement
WO2014087637A1 (en) Amplifying apparatus
JP2014239371A (en) Array antenna and antenna aperture expansion method of array antenna
US20230134123A1 (en) Cross-coupling modeling and compensation for antenna apparatus
JP3937399B2 (en) Adaptive predistortion type multi-port amplifier and transmission apparatus having the same
Guo A New Circuit-Type Multibem Antenna Array Employing Generalized Joined Coupler Matrix

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

R151 Written notification of patent or utility model registration

Ref document number: 4867146

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250