JP4865783B2 - スイッチング電力変換器の電力損失低減 - Google Patents

スイッチング電力変換器の電力損失低減 Download PDF

Info

Publication number
JP4865783B2
JP4865783B2 JP2008500881A JP2008500881A JP4865783B2 JP 4865783 B2 JP4865783 B2 JP 4865783B2 JP 2008500881 A JP2008500881 A JP 2008500881A JP 2008500881 A JP2008500881 A JP 2008500881A JP 4865783 B2 JP4865783 B2 JP 4865783B2
Authority
JP
Japan
Prior art keywords
voltage
switching
switching device
loss
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008500881A
Other languages
English (en)
Other versions
JP2008533962A5 (ja
JP2008533962A (ja
Inventor
パートリッジ、ドン、エフ．
Original Assignee
ワン モア タイム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ワン モア タイム filed Critical ワン モア タイム
Publication of JP2008533962A publication Critical patent/JP2008533962A/ja
Publication of JP2008533962A5 publication Critical patent/JP2008533962A5/ja
Application granted granted Critical
Publication of JP4865783B2 publication Critical patent/JP4865783B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

本願は、２００５年３月７日出願の「スイッチング電力変換器の電力損失を低減する方法および装置」という名称の米国仮出願第６０／６５９，５９９号の権利を主張する。これは、その全体が参照によって本明細書に組み込まれる。
本発明は一般に、電力変換器に関する。詳しくは、本発明はスイッチング電力変換器の電力損失低減に関する。
電力変換器は、様々な負荷に送られる電力を制御する電子機器で使用される。電力入力は、１１０Ｖ，２２０Ｖ，４４０Ｖ，２．４ｋＶ，３．３ｋＶ等のような標準電圧において典型的には５０または６０Ｈｚである。電力変換器は、入力電圧をＤＣレベルに整流するべく使用され、次にインバータがＤＣ電圧をＡＣ電圧に反転させるべく使用される。工業的な使用には、周波数および電圧の振幅を変化させることが含まれる。
ＤＣ電圧を反転させるべく使用される回路には、所定の変調パターンでターンオンおよびオフされるスイッチングデバイスが使用される。これにより、望みの周波数および振幅を有する出力信号が得られる。例えば、使用される典型的な変調パターンはパルス幅変調（ＰＷＭ）である。ＰＷＭは、スイッチングデバイスの導通波形の幅を変化させる。その結果、フィルタリング後、出力電圧は正のピーク電圧から０ボルトを経由して負のピーク電圧に変化し、それによって交流電圧出力が発生する。
インバータ回路に使用される典型的なスイッチング回路には、とりわけ、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ゲートターンオフサイリスタ（ＧＴＯ）、シリコン制御整流デバイス（ＳＣＲ）および集積ゲート転流サイリスタ（ＩＧＣＴ）が含まれる。かかるスイッチング回路には、スイッチングデバイス損失および（誘導性インバータ回路のための）還流ダイオード損失を含むいくつかのタイプの損失が生じる。
スイッチングデバイス損失
スイッチングデバイス損失には、２つの主要源がある。スイッチング損失および導電損失である。導電損失は、飽和状態での動作時に電流が導通している間のスイッチングデバイスの通常の損失である。スイッチング損失は、能動スイッチングデバイスをターンオンおよびオフにする動作に関する損失である。スイッチング損失は、デバイスにかかる高電圧とそれを流れる電流とが、オンオフ間の遷移中に同時に存在する場合に生じる。典型的には、電力変換器はいわゆる「ハードスイッチング」モード（ＨＳＭ）で使用されるスイッチングデバイスとともにＰＷＭを使用する。ＨＳＭとは、オンオフ間の遷移中にインバータスイッチングデバイスが電圧をブロックするのと同時に電流を流すスイッチングのことである。電力損失は、デバイスにかかる電圧とデバイスを流れる電流とが同時にあるこの期間中に生じる。この電力損失は、ＶＩターンオン損失およびＶＩターンオフ損失と呼ばれ、ＨＳＭに対しては、スイッチングデバイスのオンおよびオフの間の各スイッチングサイクルに電力損失が生じることを示す。スイッチング損失は、デバイスのターンオンおよびオフのたびに生じるので、デバイス周波数が高いほどスイッチング損失は大きくなる。
スイッチングデバイスをターンオンにすることに関連する損失には、ＶＩターンオン損失、（バイポーラデバイスのための）導電率変調損失およびキャパシタンス放電損失が含まれる一方で、スイッチングデバイスをターンオフにすることに関連する損失には、ＶＩターンオフ損失および（所定条件下のいくつかのデバイスにおける）テール電流損失が含まれる。
ダイオード損失
誘導性インバータ回路のダイオードに生じるのは、導電損失（典型的にはデバイス設計と電流との関数）、導電変調損失（スイッチングデバイスがターンオンのときに生じる）、および逆回復損失（スイッチングデバイスがターンオフのときに生じる）である。
典型的な損失は、従来技術に関連するハードスイッチング回路を示す図１を参照して以下にさらに詳しく説明する。図１に示すスイッチング回路１００は、スイッチング損失の著名な源を説明するために使用されるＨＳＭ回路である。スイッチング回路１００はＩＧＢＴスイッチングデバイス１０５を含み、そのコレクタ１０６は、Ｅボルトの電圧値を有するＤＣ電源電圧１１０の正端部１１１に接続される。ＩＧＢＴスイッチングデバイス１０５のエミッタ１０７は、ＩＧＢＴスイッチングデバイス１０５に直列のリードインダクタンスを表すインダクタ１１５に接続される。そして、インダクタ１１５は、インダクタ１２０およびインダクタ１３０に接続される。
インダクタ１２０は、ダイオード１２５のリードインダクタンスを表し、ダイオード１２０のカソード１２６に引き続き接続される。インダクタ１３０は、大きなフィルタインダクタであり、フィルタキャパシタ１３５の正端部１３６および負荷１４０の正側１４１に引き続き接続される。
ＩＧＢＴスイッチングデバイス１０５のベース１０８にはトランジスタ駆動回路１４５が接続される。ＤＣ電源電圧１１０の負端部１１２、ダイオード１２５のアノード１２７、キャパシタ１３５の負端部１３７、および負荷１４０の負側１４２はアース１５０に接続される。
図２Ａ−２Ｆは、従来技術に係る図１のスイッチング回路１００に関連する、様々な電力損失が生じる時間、および損失の振幅を示す。
ＶＩターンオフ損失
図２ＡはＶＩターンオフ損失を示す。ＩＧＢＴスイッチングデバイス１００（スイッチ）をスイッチオフすると、電流および電流経路（大きなフィルタインダクタが存在すると仮定）は、スイッチにかかる電圧がＤＣ電源電圧１１０よりも高くなって初めて変化し、その時点で電流が降下し始める。図２Ａに示すように、実線２０５で表されるスイッチを流れる電流は、時刻ｔ０からｔ１までは一定であり、その間、破線２１０で表されるスイッチにかかる電圧がＤＣ電源電圧１１０のレベルまで上昇する。スイッチにかかる電圧がＤＣ電源電圧１１０のレベル（例えば時刻ｔ１）に到達すると、電流はゼロに達する（時刻ｔ２）まで降下する。なお、図２Ａは、スイッチ内にテール電流（以下に説明する）がないものと仮定する。
スイッチがターンオフされると、電流は以下のようにしてダイオード１２５に向かって転流する。電流は、インダクタ１１５および１２０のサイズならびにＤＣ電源電圧１１０よりも上の電圧レベルによって決まる速度で減衰する。すなわち、スイッチにかかる電圧がＤＣ電源電圧１１０よりも高いと、ＤＣ電源電圧１１０を超えて上にある電圧量がインダクタ１１５と１２０との間で分割される。このとき、インダクタ１１５の端部１１７とインダクタ１２０の端部１２１とは正である。電圧はインダクタ１１５および１２０のサイズの割合で、インダクタ１１５の−ｄｉ／ｄｔがインダクタ１２０の＋ｄｉ／ｄｔに等しくなるように分割される。このプロセスは、電流がスイッチにおいてゼロとなるまで続く。電流がゼロに達すると、スイッチにかかる電圧は、ほぼＤＣ電源電圧１１０の電圧レベルまで降下する。
図２Ａに示すように、ＶＩターンオフ電力損失は、斜線領域２１５によって表され、スイッチにかかる電圧が上昇し始めて電流がゼロまで降下する前の期間中（例えば時刻ｔ０から時刻ｔ２まで）に生じる。ＶＩターンオフ損失は典型的には、スイッチング損失のうち最も高いものであり、特にＨＳＭを使用する回路において重要となり得る。例えば、電流が１，０００アンペア（Ａ）および電圧が６００ボルト（Ｖ）である典型的なシステムにおいて、ピーク電力点（例えば時刻ｔ１）における電力損失は６００キロワット（ｋＷ）であり、平均電力損失は時刻ｔ０からｔ２までの間でほぼ３００ｋＷになる。この時間は典型的にはスイッチング周期の１０％に近づき、３０ｋＷのＶＩターンオフ損失になる。
テール電流損失
ＶＩターンオフ損失がバイポーラデバイスを実装する回路および電界効果トランジスタ（ＦＥＴ）を実装する回路に当てはまる一方で、バイポーラスイッチングデバイスを実装するほとんどの回路に特有の付加的なターンオフ損失は、テール電流ターンオフ損失（テール電流損失）である。
図２Ｂはテール電流損失を示す。図２Ｂに示すように、破線２２５で表される電圧は図２Ａに示すものと同じであり、実線２２０で表される電流は図２Ａに示すものと同様に時刻ｔ１から時刻ｔ２までの期間中に降下する。インダクタ１１５および１２０のサイズならびにＤＣ電源電圧１１０より上のスイッチにわたる電圧レベルが、時刻ｔ２まで電流が減衰する速度を決定する。ほとんどのバイポーラデバイスにとって、スイッチングデバイス自体が電流減衰速度を決定する点（例えば時刻ｔ２）に達すると、電流は遅い速度で減衰するため電力損失が増加する。時刻ｔ２と時刻ｔ３との間の電力損失がテール電流損失である。テール電流損失の原因および程度は複雑であるが、一般には、ほとんどのバイポーラデバイスを流れる電流導通に伴って生じる少数キャリアの注入によってデバイスに蓄えられる電荷に起因し、電圧および電流のターンオフ条件ならびにスイッチング時間によって決まる。例えば、ＩＧＢＴを実装するスイッチングデバイスにおいては、ターンオフの所定電圧に対するスイッチングデバイスの定格電圧が低いほど低いテール電流となる。これは、デバイスに蓄えられる電荷がその飽和したオン状態においては少ないからである。
テール電流損失は典型的には、時刻ｔ０から時刻ｔ２までのＶＩターンオフ損失よりも著しく低い。ＶＩターンオフ損失が低減し、かつ、回路が実質的に高い周波数でスイッチングされる場合でも、かかる高いスイッチング周波数におけるテール電流損失は、低い周波数における典型的なＶＩターンオフ損失よりも実質的に大きい。この理由ゆえに、テール電流損失は、典型的な従来技術スキームの著しい欠点とみなされている。
ＶＩターンオン損失
図２ＣはＶＩターンオン損失を示す。スイッチがターンオンされて、スイッチにかかる電圧が降下し始めるとすぐに、スイッチを流れる電流は上昇し始める。図２Ｃに示すように、実線２３５で表されるスイッチを流れる電流は、破線２４０で表される電圧が降下し始めて（すなわち時刻ｔ１にて）初めて上昇し始める。したがって、時刻ｔ０から時刻ｔ１まではＶＩターンオン損失は存在しない。ＶＩターンオン電力損失は、斜線領域２４５によって表され、スイッチを流れる電流が上昇し始めて電圧がゼロまで降下する前の期間中（例えば時刻ｔ１から時刻ｔ２まで）に生じる。ＶＩターンオン損失は、電圧が降下する速度および電流が上昇する速度に依存する。電流が上昇するのと同じ期間中に電圧が降下する場合は、ＶＩターンオン損失は図２Ａに示すものと同様になる（ただし、大きくはならない。スイッチをターンオフすると電流は電圧がＤＣ電源電圧よりも上に上昇した後になって初めて降下し始めるからである）。電流が上昇するのに必要な時間が電圧が降下するのに必要な時間よりも大きいと、ＶＩターンオン損失はそれに比例して減少する。
スイッチをターンオンすると、電流が上昇する前に電圧が実質的に０Ｖまで降下する場合は、スイッチにはＶＩターンオン損失が全く存在しない（または無視できる）。いくつかのソフトスイッチングトポロジ（１つ以上のスイッチング損失は存在しない）においては、この状態は、以下にさらに詳しく説明するように、回路トポロジの電圧および電流タイミング効果（例えばソフトスイッチングを達成するべく回路に追加されるインダクタおよびキャパシタ）の結果である。これは図２Ｅに示される。ここで、破線２７０で表される電圧は、実線２６５で表される電流が上昇し始める時刻（例えばｔ２）に先行する時刻（例えば時刻ｔ１）において０ボルト近くまで降下する。
導電率変調損失
ＶＩターンオン損失がバイポーラデバイスを実装する回路および電界効果トランジスタ（ＦＥＴ）を実装する回路に当てはまる一方で、バイポーラスイッチングデバイスを実装する回路に特有の付加的なターンオン損失は、導電率変調損失（ＣＭ損失）である。これはまた、導電変調損失とも呼ばれる。
図２Ｄは、バイポーラデバイスを実装するスイッチに対するＣＭ損失を示す。図２Ｄに示すように、実線２５０で表されるスイッチを流れる電流は、図２Ｃに示すものと同じである。破線２５５で表されるスイッチにかかる電圧は、図２Ｃに示すものと同様に時刻ｔ１から時刻ｔ２までの期間中に降下する。時刻ｔ２から時刻ｔ３までは、導電率変調はターンオン損失の増加をもたらす。この期間は、導電率変調時間と呼ばれる。
バイポーラデバイスでは、電流が導通し始めた直後のデバイスのｎ領域（これはオフ状態でのブロック電圧を主に担う）は、電流が所定時間流れた後と比べて高い実効抵抗値を有する。電流が流れるとｎ領域の実効抵抗値は下がる。これは、（初期の電流の流れによって）ｎ領域に注入された少数キャリアがｎ領域の抵抗率を低減させることにより伝導度を変調するからである。数マイクロ秒後（図２Ｄの時刻ｔ２に開始）、バイポーラデバイスの順方向電圧降下は、その電流の流れに対するＤＣ順方向降下電圧に（図２Ｄの時刻ｔ３において）達する。例えば、全負荷（例えば１００Ａ）におけるバイポーラトランジスタデバイスの順方向降下は４０Ｖである。電流が所定時間（例えば１０マイクロ秒）流れた後、順方向負荷は２Ｖまで降下する。抵抗値は、０．４オームから０．０２オームまで変化する（例えば、デバイスの抵抗値はデバイスに電流が導通するときに変調されている）。
バイポーラデバイスを実装するスイッチのターンオン損失は、斜線領域２６０で表され、スイッチを流れる電流が上昇し始めて電圧がゼロまで降下する前の期間中（例えば時刻ｔ１から時刻ｔ３まで）に生じる。ＣＭ損失は、時刻ｔ２と時刻ｔ３との間の損失である。
ＣＭ損失は、典型的にはＶＩターンオン損失よりも著しく低い。例えば、ＣＭ損失は、典型的にはＶＩターンオン損失の約２０％である。ＶＩターンオン損失が低減し、かつ、回路が実質的に高い周波数でスイッチングされる場合でも、かかる高いスイッチング周波数におけるＣＭ損失は、低い周波数における典型的なＶＩターンオン損失よりも実質的に大きい。この理由ゆえに、ＣＭ損失は、上述のテール電流損失と同様に、典型的な従来技術スキームの著しい欠点とみなされている。
バイポーラデバイスを実装し、かつ、電流が上昇し始める前に０ボルト近くまで電圧が降下する結果となるトポロジを有する回路は、依然としてＣＭ損失を有する。かかるＣＭ損失は図２Ｆに示される。ここで、破線２８５で表される電圧は、実線２８０で表される電流が時刻ｔ１において上昇し始めるまでに０ボルトまたはその近くになる。導電変調ゆえに、電流が時刻ｔ１から時刻ｔ２まで上昇すると電圧は上昇する。そして、電圧は時刻ｔ３において低電圧まで降下する。斜線領域２９０で表される導電率変調損失は、時刻ｔ１から時刻ｔ３までで生じる。
容量性損失
すべてのスイッチングデバイスは、その電力端子にわたるキャパシタンスを有する。キャパシタンスは、ＩＧＢＴおよびバイポーラトランジスタにおいては、コレクタからエミッタまでに存在する。スイッチングデバイスがターンオンされると、キャパシタンスはスイッチングデバイス内へ放電される。キャパシタに蓄えられたエネルギーはスイッチングデバイス自体に吸収されて、ターンオンスイッチング損失の一部となる。典型的には、高い周波数においてでさえも、吸収されるエネルギーは小さい。スイッチングデバイスが付加的回路なしでターンオンされる前にキャパシタンスを自然に放電するソフトスイッチングトポロジが存在する。
還流ダイオードスイッチング損失
上述のスイッチング損失は、ターンオン時の図１の還流ダイオード１２５のスイープアウト電流を考慮していなかった。すなわち、スイッチがオフの場合、電流はフィルタインダクタを通って還流する。スイッチがターンオンされると、ダイオードの電流はダイオードがブロックし始めるまで逆流する。この時点で、ダイオードにかかる電圧は劇的に増加し、スイッチングデバイス１０５内の電流における対応する電流オーバーシュートに伴う実質的な損失がダイオード内に生じる。これは、スイッチングデバイス１０５内の著しく大きなスイッチング損失であるが、図２Ｃには示されていない。
ソフトスイッチングトポロジ
ダイオードターンオンスイッチング損失を持たない（例えば、ダイオードがターンオンに先立って電圧をブロックしている）ソフトスイッチングトポロジが存在する。ＨＳＭに対しては、特に高電圧条件下でスイープアウト電流は非常に高く、ターンオン時において図２Ａおよび図２Ｂに示すよりも損失を数倍増加させる。
いわゆる「ソフトスイッチング」モード（ＳＳＭ）を使用するインバータ回路を作る試みがいくつかなされている。ここで、デバイスを流れる電流がゼロの場合に電圧がスイッチングされるか、または、デバイスにかかる電圧がゼロの場合に電流がスイッチングされる。ＳＳＭで動作する回路に対しては、１つ以上の主要なスイッチング損失は存在しない。ソフトスイッチングは、電流および／または電圧の変化を遅延させるべくインダクタおよびキャパシタを使用することによって達成される。これは、コストの増大を招く可能性があり、望ましくない回路条件および故障要求を生じさせる。さらに、ＳＳＭアプリケーションは、ＶＩターンオンスイッチング損失またはＶＩターンオフスイッチング損失のどちらかを低減するが、通常は両方の損失への対処とはならない。
様々な回路トポロジまたは変調スキームを通じてのスイッチング損失に対する他の試みが行われているが、これらは１つの回路のすべてのスイッチング損失への対処となっていない。例えば、いくつかのスキームは、主要な導電デバイスにおけるＶＩターンオフ損失を低減すべくスイッチング中に電流または電圧を補助および／または共有する損失低減スナバ、フィルタ、または付加的な電力デバイスを含んできたが、還流ダイオードに起因するＶＩターンオン損失に対処していない。例えば、金属酸化膜半導体（ＭＯＳ）デバイスを使用する低電力アプリケーションが電圧源インバータのスイッチングを制御することは、高速なスイッチングおよびスナバリングを使用してＶＩターンオフ損失を低減するが、ＶＩターンオン損失および還流ダイオード損失が残る。ＣＭ損失は、デバイス設計の関数であり、典型的にはデバイス設計を変更することによって低減されるが、これはスイッチング損失の増加につながる。
ＶＩターンオン損失に対処するべく他の努力がなされているが、高電力アプリケーションにおいて典型的に使用されるバイポーラデバイスに関して生じるＶＩターンオフ損失、ダイオード損失、または、ＣＭ損失およびテール電流損失のようなその他の損失への対処はない。かかるデバイスに対しては、スイッチング損失は電力処理限界および周波数限界の決定的要因となるのが典型的である。
なお、本出願に対応する外国の特許出願においては下記の文献が発見または提出されている。
米国特許第５，３９９，９０８号明細書 米国特許第５，４４８，４６５号明細書 米国特許第５，５７０，２７６号明細書 米国特許第６，０５１，８９３号明細書 米国特許第６，７５７，１８４号明細書 米国特許第７，１１３，５７５号明細書 米国特許第７，１４８，６６２号明細書
発明の開示
スイッチング損失を低減するためのインバータスイッチング回路である。回路は、スイッチングデバイスと、スイッチングデバイスに電気的に接続された電圧源とを有する。電圧源は、インバータスイッチング回路に通常動作電圧を与える。スイッチングデバイスはまた、スイッチングデバイスのターンオフ時間の間に、スイッチングデバイスにかかる電圧を通常動作電圧に対して実質的に低減させるためのスイッチング電圧低減機構を含む。スイッチング電圧低減機構は、スイッチングデバイスのテール電流損失時間の少なくとも一部の間はスイッチングデバイスにかかる実質的に低減された電圧を維持する。スイッチング電圧低減機構はまた、スイッチングデバイスのターンオン時にも使用されて一実施例に係るターンオンスイッチング損失を低減する。
本願は、各実施例の著しいスイッチング損失のすべてに対処する。これは付加的な回路および時にはソフトスイッチングトポロジとの併用によって行われる。これはまた、マルチスイッチＰＷＭインバータのみにおけるロジック変更によってスイッチング損失が著しく（例えば、約５０％）低減される変調技術にも対処する。これは、各ＰＷＭサイクル中に最大電流を搬送するどのスイッチをもターンオフしない変調技術を使用して行われる。
本発明の他の特徴も、以下の添付の図面および詳細な説明から明らかとなろう。
本発明は例示によって説明されるが、添付図面の図において限定されない。図面では同じ参照番号は同様の要素を示す。
詳細な説明
スイッチング電力変換器の電力損失低減がここで説明される。本発明の実施例により、インバータスイッチング回路における２つ以上のスイッチング損失を実質的に同時に除去するかまたは実質的に低減する方法および装置が与えられる。本発明の実施例により、能動スイッチングデバイスおよびダイオードのためのＨＳＭおよびＳＳＭのもとで複数のタイプのスイッチング損失が実質的に同時に低減される。
本発明の実施例によって、スイッチング損失が実質的に低減または除去される。これにより、効率が改善し、所定サイズの機器に対して高い定格電力が可能となり、損失を管理するために必要なヒートシンクのサイズが低減され、さらに、使用されるスイッチング周波数を著しく高くすることが可能となる。
本発明の一実施例によって、スイッチング損失源のすべてまたはほとんどは実質的に同時に低減されるので、既存のデバイスタイプを有するスイッチングが事実上無損失となる。さらに、かかる損失低減スイッチングを備えることで、システム損失およびハードウェアコストは、従来技術スキームで必要だったスイッチング損失のトレードオフを考慮せずにスイッチングデバイスのＤＣ順方向降下設計を最適化して、大きく低減することができる。
本発明の一実施例において、高速スイッチングデバイス（例えばＦＥＴ）が、ＶＩターンオフ損失を実質的に低減するべくスイッチング回路のバイポーラスイッチングデバイスと並列に実装される。一実施例において、ＦＥＴは、テール電流損失を実質的に低減するのに十分長くターンオンのまま放置される。
本発明の一実施例において、可飽和リアクトル回路が、ＶＩターンオン損失を実質的に低減するべくバイポーラスイッチングデバイスと直列に実装される。また、他の実施例として、抵抗器が、ＣＭ損失を実質的に低減するべく可飽和リアクトルと並列に実装される。
本発明の一実施例において、スイッチングデバイスターンオン損失、スイッチングデバイスターンオフ損失およびダイオード損失が実質的に同時に対処されて、付加的な故障条件を発生させることなく損失低減スイッチングが与えられる（例えば、従来回路の故障条件が現実に著しく低減される）。一実施例において、ターンオン損失は、デバイスを流れる電流を、デバイスが何らかの形で飽和する予備調整期間とも呼ばれる所定時間が経過するまでずっと遅延させることによって低減される。その結果デバイスは、電流上昇損失および／またはＣＭ損失なしに電流を導通させることができる。一実施例において、ターンオフ損失は全電圧が適用される前に、例えば蓄えられた電荷を除去することおよび／またはデバイスを回復させることによりデバイスが損失を発生させることなく電圧をブロックする準備ができるまで電圧の適用を遅延させることによって低減される。一実施例において、ダイオード損失は、ターンオンに先立つスイッチングデバイスの予備調整期間中にダイオードをスイッチングすることによって低減される。もう一つの実施例において、ダイオードスイッチング損失は、ダイオードにかかる電圧が相対的に高い値になる前（例えば、ダイオードに逆スイープアウト電流がほとんどまたは全く存在しない）の電圧をダイオードがサポートしているトポロジを使用することによって低減される。
以下の説明において、数多くの具体的詳細が記載される。しかし、本発明の実施例はこれらの具体的詳細なしで実施してもよいことを理解されたい。他の例において、周知の回路、構造および技術は、この説明の理解があいまいになることを避けるべく、詳細には示されない。
本明細書を通して「一実施例」または「実施例」として言及することは、実施例に関連して説明される具体的な特徴、構造、または特性が本発明の少なくとも一つの実施例に含まれることを意味する。したがって、本明細書を通して様々な箇所で「一実施例において」または「実施例において」というフレーズが登場するが、必ずしもすべてが同じ実施例を言及しているわけではない。さらに、具体的な特徴、構造、または特性は、一つ以上の実施例において任意の所定態様で組み合わせてよい。
さらに、本発明の態様は決して、単一の開示実施例の特徴のすべてにあるわけではない。すなわち、詳細な説明に続く請求項は、本明細書においてこの詳細な説明に明示的に組み込まれる。各請求項はそれ自体が本発明の別々の実施例として成立する。
プロセス
図３は、本発明の一実施例に係る、スイッチングデバイスの複数の損失が実質的に低減されるプロセスを示す。図３に示すプロセス３００は、スイッチにかかる電圧がスイッチのターンオフ時間の間に実質的に低減される動作３０５を含む。例えば、スイッチにかかる電圧は、通常のスイッチング電圧の１０分の１まで低減される。スイッチにかかる電圧は、ＶＩターンオフ損失時間の間、低いまま維持される。すなわち、スイッチを流れる電流がほぼゼロアンペアまで降下する時間（例えば、図２Ａの時刻ｔ２まで）である。スイッチにかかる電圧が実質的に低減されるので、ＶＩターンオフ損失も同様に実質的に低減される。
動作３１０において、バイポーラスイッチングデバイスを実装する回路に対して、スイッチにかかる実質的に低減された電圧は、テール電流時間にわたり（例えば、図２Ｂの時刻ｔ３まで）維持される。スイッチにかかる実質的に低減された電圧を維持することによって、実質的に低減されたＶＩターンオフ損失に加えて、実質的に低減されたテール電流損失も得られる。
本発明の様々な実施例によると、ＶＩターンオフ損失時間および／またテール電流損失時間の間にスイッチにかかる電圧を実質的に低減する様々な回路トポロジを実装してよい。かかるいくつかの回路トポロジは、様々な詳細な実施例に関連して以下により詳細に説明する。当業者にとって、かかる回路トポロジの多くが可能なことは明らかである。
動作３１５において、スイッチにかかる電圧は、通常のスイッチング電圧（例えば、図１のＤＣ電源電圧１１０程度）まで戻ることができる。動作３２０において、スイッチにかかる電圧は、スイッチターンオン時間に先立って実質的に低減される。すなわち、電流が上昇し始める時刻（図２Ｃの時刻ｔ１）に先立つ。
上述のように、電流が上昇し始めるのに先立ってスイッチにかかる実質的に低減された電圧を与えるＳＳＭトポロジが存在する。しかし、本発明の実施例は、以下に説明するが、ＳＳＭトポロジの著名な欠点を有しないＨＳＭトポロジを使用して、スイッチターンオン時間に先立ってスイッチにかかる電圧を実質的に低減する。スイッチにかかる電圧が実質的に低減されるので、ＶＩターンオン損失も同様に実質的に低減される。
容量性損失もまた実質的に低減される。容量性損失すなわちスイッチがターンオンされたときデバイスに吸収されるエネルギーは、式１によって近似される。
電力損失＝１／２＊Ｃ＊Ｖ２＊ｆ（１）
ここで、Ｃはスイッチ全体の実効容量、Ｖはスイッチにかかる電圧、およびｆはスイッチング周波数である。したがって、デバイスにかかる電圧の実質的低減は、容量性損失のさらに大きな実質的低減となる。
さらに、ダイオードスイッチング損失も同様に実質的に低減される。すなわち、ターンオン時間においてスイッチにかかる電圧を実質的に低減することにより、還流ダイオードスイッチング損失につながるダイオードにかかる電圧の劇的上昇を回避することができる。したがって、スイッチオン時間においてデバイスにかかる低減された電圧によれば、ダイオードのスイープアウトに起因するスイッチングデバイス２２の損失は、ＶＩターンオン損失およびＣＭ損失が全電圧で存在する場合と比べて非常に小さい。これは、所定周波数（例えば３ＫＨｚ）において低損失で動作するように設計されたシステム、またはその代わりに著しく高い周波数（例えば３０ＫＨｚから３００ＫＨｚ）で動作するように設計されたシステム、に当てはまる。
こうして、本発明の実施例はスイッチにかかる電圧を、所定回数および所定間隔で実質的に低減するので、ＶＩターンオフ損失、ＶＩターンオン損失、テール電流損失、容量性損失、および還流ダイオードスイッチング損失のいくつかまたはすべてを実質的かつ同時に低減する。低減される損失の量は、電圧の低減に比例する。この説明の目的上、実質的な電圧の低減とは、デバイスの通常スイッチングの５０％以下をいう。
導電率変調損失
図３を参照して上述したプロセス３００によれば、実質的に低減されたＶＩターンオフ損失、ＶＩターンオン損失、テール電流損失、容量性損失、および還流ダイオードスイッチング損失が得られたが、ＣＭ損失への対処はない。すなわち、ＣＭ損失は電流の関数であり、スイッチにかかる電圧の関数ではないので、ターンオフ時間およびターンオン時間における電圧の実質的低減は、ＣＭ損失への対処とはならない。ＣＭ損失は典型的にはＶＩターンオン損失の約２０％である一方、ＶＩターンオン損失はＶＩターンオフ損失の約５０％である。したがって、ＣＭ損失は、プロセス３００によって対処される他の損失の総計と比べて有意というわけではない。しかし、ひとたびＶＩターンオフ損失、ＶＩターンオン損失、テール電流損失、容量性損失、および／または還流ダイオードスイッチング損失が対処されると、高周波数でスイッチすることが実用的となる。高周波数においては、ＣＭ損失は相当な量になり、多くの場合無視できない。
したがって、本発明の実施例は、導電率変調時間中（図２Ｄの時刻ｔ１から時刻ｔ３）に電流を実質的に低減することによってＣＭ損失に対処する。全スイッチング電流がスイッチの実効抵抗値を低下させるために必要となるわけではない。したがって、本発明の一実施例によれば、実質的に低減された電流（例えば、通常のスイッチング電流の１０％）が、実効抵抗値を低下させるスイッチターンオンに先立って使用される。低減された電流は、導電率変調が有効となるまで維持される。実質的に低減された電流は、それに比例して低減されたＣＭ損失となる。
図３Ａは、本発明の一実施例に係る、ＣＭ損失を低減すべくスイッチターンオン中にスイッチの電流を実質的に低減することを含むプロセスを示す。図３Ａに示すプロセス３００Ａは、図３のプロセス３００を参照して上述した動作３０５−３２０を含む。プロセス３００Ａはまた、スイッチターンオンに先立ってデバイスを流れる電流が実質的に低減される動作３２５を含む。電流は、導電率変調が有効になるのに十分なレベルまで低減されて、導電率変調が有効になるまで維持される。
回路トポロジの例
本発明の一実施例において、ＶＩターンオフ損失および／またテール電流損失は、スイッチングデバイスのＶＩターンオフ損失時間およびテール電流損失時間の間にスイッチングデバイスにかかる電圧を相対的に（スイッチング電圧と比べて）低く保持することによって実質的に低減される。
図４は、一実施例に係る、スイッチングデバイスの電力損失を低減するために使用される回路の例を示す概略図である。この回路の例においては、スイッチング回路は、バイポーラスイッチングデバイスと並列する高速スイッチングデバイスを含む。図４を参照すると、回路４００は、図１を参照して上述した回路１００と同様に動作する。同じ回路要素を特定するために同じ参照番号が使用される。図４に示すように、一実施例によれば、ＦＥＴ４５５は、ＩＧＢＴスイッチングデバイス（ＩＧＢＴ）１０５と並列して実装される。ＦＥＴのソース４５６はＩＧＢＴのエミッタ１０７に接続され、ＦＥＴのドレイン４５７はＩＧＢＴのコレクタ１０６に接続される。ＩＧＢＴは例示的であり、他の実施例においてはバイポーラデバイス（例えば、ＧＴＯ、ＩＧＣＴ、バイポーラトランジスタ等）で置換してよい。同様に、他の実施例において、ＦＥＴ４５５は任意の高速スイッチングデバイスとして実装されてよい。
ＦＥＴ４５５は一般にＩＧＢＴ１０５よりもはるかに高速にスイッチングを行い、典型的にはＦＥＴはＩＧＢＴの１０−１００倍高速にスイッチングを行う。なお、ＦＥＴにかかる電圧は、ターンオンされる前は相対的に低い。高速なスイッチングと相対的に低い電圧により、ＶＩターンオフスイッチング損失が低減される。例えば、ＦＥＴのＶＩターンオフ損失は、ＩＧＢＴのＶＩターンオフ損失の０．５％−５％にすぎない。したがって、一実施例において、望みのターンオフ時間に先立っていつか（例えば、所定の時間周期）は、ＩＧＢＴ１０５がターンオフされてＦＥＴ４５５がターンオンされる。電流は、ＩＧＢＴ１０５ではなくＦＥＴ４５５を流れる。その結果、ＩＧＢＴ１０５に関連するＶＩターンオフ損失は全くまたはほとんどなくなる。ＦＥＴ４５５に関連する大きく低減されたＶＩターンオフ損失は、ＩＧＢＴ１０５に関連するそれと比べてはるかに小さい。
さらに、本質的にＦＥＴは、テール電流損失が全くまたはほとんどない。よって、一実施例によると、ＦＥＴが十分な期間ターンオンのままであれば、ＩＧＢＴに関連するテール電流損失は大幅に低減されるかまたは除去される。ＦＥＴ４５５は、ＦＥＴ４５５のゲートで受信される制御信号によってターンオンおよび／またはターンオフされてよい。ＦＥＴ４５５のゲートは、別々の駆動回路または同じ駆動回路１４５にそこに中間要素を介在させてまたはさせないで接続されてよい。
ＶＩターンオフ損失およびテール電流損失を低減するべく、ＩＧＢＴ１０５およびＦＥＴ４５５は以下のように動作する。望みのスイッチング回路のターンオフ時間に先立つ所定の時間周期中にＦＥＴ４５５はターンオンされ、それと同時にＩＧＢＴ１０５はターンオフされる。典型的なＩＧＢＴに対しては、この時間周期は、約３−６ミリ秒である。ＦＥＴ４５５がターンオンされると、ＦＥＴ４５５にかかる電圧は相対的に低くなり、ＣＭ損失が事実上ない相対的に低いＶＩターンオン損失を有する。
ＦＥＴ４５５はＩＧＢＴ１０５がターンオフするのにかかる時間のすべてまたはほとんどの間オンに維持される。ここでオフは、電圧がＩＧＢＴ１０５に現れるときにＩＧＢＴ１０５がテール電流を無視できるほどまたは全く有しない場合として定義される。これは、ＶＩターンオフ損失時間およびテール電流損失時間中、ＩＧＢＴ１０５にかかる電圧を低い値に維持する。したがって、ＩＧＢＴ１０５のＶＩターンオフ損失は、従来スキーム（例えば回路１００）と比べて実質的に低減される。
ＩＧＢＴ１０５がその順方向ブロッキング性能を取り戻し、テール電流時間が経過すると、ＦＥＴ４５５はターンオフされる。残りのターンオフプロセスは、図１を参照して上述した回路１００のプロセスと同じである。電流は、以下のようにしてダイオード１２５へ転流する。ＩＧＢＴ１０５にかかる電圧がＤＣ電源電圧１１０よりも高い場合、ＤＣ電源電圧１１０よりも高い電圧の量は、インダクタ１１５と１２０との間でそれに比例して分割される。このプロセスは、電流がＦＥＴ４５５において０Ａに達するまで続く。電流が０Ａに達すると、ＦＥＴ４５５にかかる電圧は、ＤＣ電源電圧１１０のレベル程度まで降下する。よって、ＩＧＢＴ１０５のターンオフスイッチング損失が実質的に低減する。
図５は、もう一つの実施例に係るスイッチングデバイスの電力損失を低減するべく使用される回路の例を示す概略図である。この例では、スイッチング回路は、バイポーラスイッチングデバイスと直列な可飽和リアクトル回路を含む。なお、回路５００は、図４を参照して上述した回路４００と同様に動作する。同じ回路要素を特定するために同じ参照番号が使用される。図５を参照すると、一実施例によれば、可飽和リアクトル５６０がＩＧＢＴ１０５と直列に実装される。例えば、近「方形ループ」可飽和リアクトルである可飽和リアクトル５６０は、スイッチングデバイスにかかる電圧がターンオンされた後約０Ｖまで降下するまで電源電圧１１０をオフに維持するのに十分な飽和時間を有するように構成される。これは、例えば図２Ｅに示される。
一実施例によると、ＩＧＢＴ１０５がターンオンされると、ＩＧＢＴ１０５にかかる電圧は降下するが、可飽和リアクトル５６０の高インピーダンスに起因して最小電流（約０．５Ａ−５Ａ）のみが流れる。可飽和リアクトル５６０が飽和した後、電流は通常のスイッチング電流まで上昇する。したがって、可飽和リアクトル５６０は、その飽和時間が、電流が上昇し始める前にスイッチングデバイス（例えばＩＧＢＴ１０５）にかかる電圧をゼロ付近まで降下させるのに十分となるように選択される。これにより、ＶＩターンオン損失は実質的に低減される。
使用上、可飽和リアクトル５６０時間は、可飽和リアクトルが使用されていないとした場合のスイッチングデバイスの望みのターンオン時間に先立って始まる。例えば、可飽和リアクトルの飽和時間が３ミリ秒の場合、スイッチングデバイスはスイッチング回路の望みのターンオン時間に３ミリ秒先立ってターンオンされる。この時間中、スイッチにかかる電圧は、最小電流（例えば、可飽和リアクトルの強制電流のみ）を伴って約０Ｖまで降下する。
リセット回路５６１が使用され、全負荷電流がＩＧＢＴ１０５を通って流れる方向の反対方向で可飽和リアクトル５６０を飽和させるのに十分な期間可飽和リアクトル５６０の端部５６２に正電圧を適用することによって可飽和リアクトル５６０がリセットされる。リセットは、ＩＧＢＴ１０５およびＦＥＴ４５５がオフの場合に達成される。
図６は、もう一つの実施例に係るスイッチングデバイスの電力損失を低減するための回路の例を示す概略図である。この例では、スイッチング回路は、本発明の一実施例に係るバイポーラスイッチングデバイスと直列の、可飽和リアクトル回路および並列抵抗器を含む。図６に示す回路６００は、図５を参照して上述した回路５００と同様に動作する。同じ回路要素を特定するために同じ参照番号が使用される。
図６に示すように、一実施例によると、抵抗器６６５は、可飽和リアクトル回路５６０と並列、かつ、ＩＧＢＴ１０５と直列に実装される。抵抗器６６５により、全スイッチング電流よりも実質的に低い一方で導電率変調を有効にするのに十分な電流が可能となる。すなわち、典型的には約１Ａの可飽和リアクトル５６０の強制電流は、スイッチを介する抵抗値を下げるには十分ではない。抵抗器６６５によって、導電率変調を有効にするのに十分な電流が流れ得る。すなわち、電流は導電率変調を有効にするのに十分なレベルまで低減されて、導電率変調が有効になるまで維持される。したがって、可飽和リアクトル５６０が飽和し、かつ、電流が全スイッチング電流まで上昇するときには、導電率変調はすでに生じている。所定の実施例において、スイッチングデバイス１０７が非バイポーラデバイスである場合には抵抗器６６５は不要であってよい。ＦＥＴのような非バイポーラデバイスはＣＭ損失が相対的に低いか全くないからである。
抵抗器６６５の値は、ＣＭ損失低減の程度、ＣＭ効果を克服するのに要する時間、ならびに可飽和リアクトルのサイズおよびコストを含む様々な配慮に基づいて決定される。例えば、高い電流ほど大きなＣＭ損失が得られるが、可飽和時間が低減されるので可飽和リアクトルのコストは低減される。
したがって、本発明の様々な実施例によれば、上述の回路４００、５００、および／または６００は、同時にかつ実質的に、複数のスイッチング損失を低減または除去する。様々な実施例に係る本発明のコンセプトにより、電力システムのサイズおよびコストの著しい低減、ならびに高電力システムにおける損失の著しい低減が可能となる。かかる回路により実現される低減された損失によって、電力が節約され、稼動コストが低減される。そして、以下にさらに詳しく説明するように、高周波数でのスイッチングおよび／または高電力での動作が可能となる。
回路６００は、主要なターンオン損失およびターンオフ損失のすべてが実質的に低減されるＨＳＭ回路の一実施例を実証する。説明上、回路６００の動作が与えられる。スイッチングデバイスがオンであり、電流が導通しており、および可飽和リアクトルが飽和している初期条件に対しては、回路６００の動作の記述は以下のようになる。
スイッチング回路がターンオフされる前の短時間（例えば０．３から６ミリ秒）は、ＦＥＴ４５５（または他の高速スイッチングデバイス）がターンオンされ、かつ、ＩＧＢＴ１０５がターンオフされる。
この時間は、使用されるＩＧＢＴ（または他のバイポーラデバイス）の定格電圧および製造プロセスの関数である。この時間は、多くの回路パラメータに依存するが、一般には、ＦＥＴ４５５は十分長い時間オンに維持される。その結果、ＩＧＢＴ１０５は、ターンオフされると完全にオフとなり、ＩＧＢＴ１０５およびＦＥＴ４５５の並列結合にかかる電圧が上昇してもテール電流が全くない。このようにして、ＶＩターンオフ損失およびテール電流損失が実質的に低減される。ＦＥＴにおけるスイッチング損失はＩＧＢＴ（または他のバイポーラデバイス）のそれよりもはるかに低く、ＦＥＴにはテール電流が全くないからである。
スイッチング回路のターンオフ完了後、リセット回路５６１がターンオンされて可飽和リアクトル５６０がリセットされる。可飽和リアクトル５６０がリセットされた後の任意のときに、ＩＧＢＴ１０５は再びターンオンされる。トランジスタ駆動回路１４５がターンオン（例えば、論理的に高）すると、ＩＧＢＴ１０５にかかる電圧は非常に短時間に低い電圧まで降下する。可飽和リアクトル５６０にかかる電圧は、電源電圧１１０よりもわずかに低い。ＩＧＢＴ１０５における電流は、抵抗器６６５によって分割される電源電圧１１０よりもわずかに低い。この電流は、可飽和リアクトル５６０が飽和して初めて変化する。このとき電流は、フィルタインダクタ１３０で流れる値にまで急激に上昇する。なお、ダイオード１２５におけるスイッチング損失は相対的に高いので、かかる回路の最大スイッチング周波数を制限する。
可飽和リアクトル５６０は、ＩＧＢＴ１０５を流れる電流がｎ領域の抵抗値をその飽和値付近まで低減させるように設定される。ＣＭ損失は、ＩＧＢＴ１０５がターンオンされてすぐに電流が全負荷電流まで上昇するとしたら存在するであろうＣＭ損失よりも著しく低くなる。このようにして、ＩＧＢＴ１０５のＣＭ損失が著しく低減されてＶＩターンオン損失はゼロに非常に近いところまで低減される。こうして、回路６００の動作の１サイクルが完了する。
上述のように、ＶＩターンオフ損失およびテール電流損失の低減を有効にするべくスイッチにかかる電圧を実質的に低減されるようにＦＥＴが使用される。ＦＥＴの使用はかかる態様であるが欠点がないわけではない。例えば、市販のＦＥＴは相対的に高価であり、高電力アプリケーションへのその実装は現実的ではない。述べたように、本発明の実施例は、ＦＥＴを任意の高速スイッチングデバイスで代用できる。スイッチングデバイスがバイポーラトランジスタである一つの他の実施例では、高速な上昇時間／高いターンオフ電流が使用される場合、一実施例によればＦＥＴは、例えば図７Ａ−図７Ｂに示す小さなキャパシタで置換することができる。かかるアプローチは、はるかに高い損失を有し得るが、高価なＦＥＴの必要性を除去する。
図７Ａは、もう一つの実施例に係る電力損失を低減するべく使用される回路の例を示す概略図である。この例では、スイッチング回路は、本発明の一実施例に係るスイッチングデバイスと並列のキャパシタを含む。一実施例に係る図７Ａに示す回路７００は、図６を参照して上述した回路６００と同様に動作する。同じ回路要素を特定するために同じ参照番号が使用される。
図７Ａに示すように、ＦＥＴ４５５の代用として、回路７００はキャパシタ７８０を実装する。キャパシタ７８０は、スイッチターンオフにおいて０Ｖ付近にある。そして、ＩＧＢＴ１０５における電流はキャパシタ７８０へ移動する。キャパシタ電圧は、所定の時間周期（例えば、キャパシタ充電時間）にわたり上昇する。キャパシタ値は、テール電流損失時間のいくらかまたはすべてを越えるキャパシタ充電時間を与えるように選択することができる。これにより、ＶＩターンオフ損失およびテール電流損失が低減または除去される。ターンオフにおいて、電流はキャパシタ７８０に流れる。したがって、スイッチングデバイス１０５を流れる電流は直ちにバイパスされてキャパシタ７８０を流れるので、ＶＩターンオフ損失が実質的に低減される。キャパシタ７８０の充電時間が十分な長さである場合は、テール電流損失も同様に実質的に低減される。
一実施例によると、キャパシタ７８０の代わりに無損失フィルタを使用してよい。図７Ｂは、もう一つの実施例に係る電力損失を低減するべく使用される回路の例を示す概略図である。この例では、スイッチング回路は、図７Ａのキャパシタ７８０の代わりに、スイッチングデバイスと並列する無損失フィルタ１８０Ａを含む。さらに、無損失フィルタ１８０Ａの例示的実施例は、図７Ｃに含まれる。なお、図７Ｃに示す無損失フィルタ１８０Ａは、説明のためにのみ示す。他のタイプの無損失フィルタもまた実装できることに留意されたい。
本発明の所定の実施例によると、電流をバイパスさせることとは別のスイッチにおけるスイッチング損失を低減するもう一つの方法は、スイッチング中に電源電圧を実質的に低減することである。図８は、もう一つの実施例に係る電力損失を低減するべく使用される回路の例を示す概略図である。この例では、スイッチング回路は、本発明の一実施例に係る低減電圧スイッチングを可能にする低減電圧源を含む。図８に示す回路８００は、図７Ａを参照して上述した回路７００と同様に動作する。同じ回路要素を特定するために同じ参照番号が使用される。単極双投（ＳＰＤＴ）スイッチを有効にする回路８８５が回路８００に実装されて、電圧源８８６の実質的に低減された電圧ＶＲ（例えば、第１電圧源１１０に追加された第２電圧源）をスイッチング中に使用することができる。
低減電圧ＶＲは、電源電圧１１０のいくらかの部分であってよい。回路８００は、ＩＧＢＴ１０５を流れる電流をバイパスさせるＦＥＴ、キャパシタ、または他の任意の機構を実装せずに電流を流すことができる。しかし、スイッチング中、およびテール電流損失時間の少なくとも一部にわたって、回路８８５のＳＰＤＴスイッチは電圧源８８６に切り替えられる。スイッチのターンオンにおいて、可飽和リアクトル５６０のコアは上述のように飽和し、ＩＧＢＴ１０５にかかる電圧はＶＲ、すなわち実質的に低減された電圧となる。そして、低減された電圧においてスイッチングが有効になる（例えば、スイッチングがターンオフする開始電圧もまた実質的に低減される）。したがって、損失のすべてが低減される。スイッチングはＶＲにおいて有効となるので、ＶＩターンオフ損失、テール電流損失、ＶＩターンオン損失、容量性損失、およびＣＭ損失は、電源電圧（Ｖ）１１０によって分割されるＶＲのファクタ分だけ著しく低減される。かかる実施例の利点は、ダイオード１２７のスイッチング損失もまた、この量の数倍（例えば、ＶＲが電圧源１１０の１０％の場合９９％のオーダで）低減されることである。なお、第１電圧源１１０および第２電圧源８８６の比は、説明のためにのみ記載される。他の設定が適用できることに留意されたい。
回路８００に対しては、可飽和リアクトル５６０のコアのサイズは、電圧の低減に比例して（例えば、ＶＲ／Ｖのファクタ分だけ）低減されて、ほぼ同じ飽和時間が得られる。例えば、ＶＲが電源電圧１１０の１０％である場合、可飽和リアクトル５６０のコアは、通常のスイッチング電圧のコアの約１０％になる。さらに、抵抗器６６５の値が、ＶＲ／Ｖのファクタ分だけ同様に低減されて、導電率変調を有効にする電流が得られる。
かかる実施例は、低コストのコアを含むいくつかの利点を与える。すなわち、コアサイズが１０のファクタ分だけ低減することは、コアのコストが数倍もの大きなファクタ分だけ低減することに相関する（例えば、コスト低減は３０のファクタとなる）。
本発明の様々な実施例によると、回路８８５は、当業者には明らかな多くの方法で実装される。さらに、スイッチング電圧の低減は、様々な方法で有効にすることができる。例えば、独立の、低減電圧源（例えば低減電圧バッテリ）を実装することである。回路８８５は、回路８００の動作サイクル中に２回、短時間動作する。１回目はスイッチ１０５のターンオフ直前であり、２回目はスイッチ１０５のターンオン前である。低周波数で動作する場合、回路８８５はスイッチ１０５のターンオン前は動作する必要がない。しかし、可飽和リアクトル回路が使用されないとすれば（例えば、ＣＭ損失が低減されない場合は）動作する。
図８Ａ−図８Ｅは、本発明の所定実施例に係るスイッチング電力変換器の電力損失を低減するべく使用される様々な回路構成を示す概略図である。これらの例では、図８の端子ＡＢ間の変圧器回路８８５に関する様々な構成が示されるが、他の構成も適用できる。
図８Ａを参照すると、この実施例では、回路８８５Ａが図８の回路８８５の代わりに使用される。一実施例によると、回路８８５Ａは、第２端部がインダクタ８２４の第１端部と直列に接続された抵抗器８２２の第１端部に接続された正端子を有する第１電圧源１１０を含むがこれに限られない。ダイオード８２０は、抵抗器８２２およびインダクタ８２４と並列に接続される。ダイオード８２０のカソードは、電圧源１１０の正端子に接続される。ダイオード８２０のアノードは、端子Ａのノードを形成するインダクタ８２４の第２端部に接続される。
さらに、端子Ａに接続された正端子を有する第２電圧源８８６は、スイッチングデバイス８３０と直列に接続される。この実施例では、第１および第２電圧源１１０および８８６の比は約１０：１である。しかし、かかる比は説明のためにのみ選択されるものであり、他の設定もまた行うことができる。さらに、この例では、トランジスタは、説明のためにのみスイッチングデバイス８３０の例として使用される。他のタイプのスイッチングデバイスもまた利用できる。この例では、第２電圧源８８６の負端子がトランジスタ８３０のコレクタに接続される一方で、トランジスタ８３０のエミッタは第１電圧源１１０の負端子に接続される。第１電圧源１１０の負端子は端子Ｂを形成するアースに接続される。
一実施例によると、スイッチ８３０がターンオンされている時間中、端子ＡＢ間の電圧は、第２電圧源８８６の出力とほぼ等しくなる。この例では、端子ＡＢ間の電圧は、第１電圧源１１０の出力ＶのＶ／１０または１／１０となる。スイッチ８３０は、図８に示す構成と同様に、スイッチングデバイス（例えば、図８のスイッチングデバイス１０５）を必要とする電力回路（例えば、図８の回路８００）が端子ＡおよびＢに接続されるときであればいつでもターンオンされる。
図８Ａを参照すると、一実施例によれば、スイッチ８３０が所定時間周期の間に一定速度で（例えば、端子ＡＢ間を流れる負荷電流なしで）ターンオンし始めると、インダクタ８２４における電流は、インダクタ８２４にわたる負電圧の時間積分（スイッチ８３０がオフのとき）が、スイッチ８３０がオンになってインダクタ８２４にわたる正電圧の時間積分と等しくなるまで、徐々に増え続ける。端子ＡＢ間の基本波形の例を図８Ｆに示す。
徐々に増える電流は、抵抗器８２２のサイズによって決まる。抵抗器８２２が大きければ大きいほど、徐々に増えるのはより低い電流までとなる。抵抗器８２２を調整することによって、電流は最大負荷電流と比べて高い、等しい、または低い値に設定される。所定条件下では、所定実施例によれば、電流は最大負荷電流よりも著しく低く設定される。この設定では、スイッチ８３０の定格（例えば、最大取扱負荷）が著しく低減される。スイッチ８３０および抵抗器８２２における電流は、負荷電流が上下に変化するにつれて変化する。また、インダクタ８２４の正味ボルト秒をゼロに維持するために負荷が再生する場合にも変化する。
ここで図８Ｂを参照すると、他の実施例によれば、図８の回路８８５の代わりに回路８８５Ｂが実装される。回路８８５Ｂの動作は、図８Ａの回路８８５Ａのそれと同様である。この実施例では、図８Ａのインダクタ８２４の代わりに変圧器（単巻変圧器ともいう）８３４が使用される。変圧器８３４の第１端子が抵抗器８２２に接続される一方で、第２端子はトランジスタ８３０（スイッチングデバイスの例として使用される）のコレクタに接続される。さらに、変圧器８３４は、第１および第２端子間に第３端子を含み、第１巻線８２６および第２巻線８２８を形成する。第３端子は、ダイオード８２０のアノードに接続されて端子Ａを形成する。この例では、第１巻線８２６および第２巻線８２８は９：１であるが、他の巻線比を実装してよい。
回路８８５Ｂは、図８Ａの回路８８５Ａと同様に動作するが、もう一つの実施例に係る異なる方法でＶ／１０電圧を得る。電流は、図８Ａと同様に徐々に増えて変化する。インダクタの代わりに変圧器８３４を使用することによってＶ／１０電圧が得られる。８２６と８２８との巻線比が例えばほぼ９：１の場合、スイッチ８３０がターンオンされると、端子ＡＢ間の（例えば巻線８２８にわたる）電圧は、ほぼＶ／１０になる。
ここで図８Ｃを参照すると、他の実施例によれば、図８の回路８８５の代わりに回路８８５Ｃが実装される。回路８８５Ｃは図８Ｂの回路８８５Ｂと同様に動作するが、図８Ｂの抵抗器８２２で損失されたエネルギーがここで電圧源１１０へフィードバックされる。変圧器８３５における電流は、スイッチ８３０がターンオフのときの負電圧の時間積分が、スイッチ８３０がターンオンのときの正電圧の時間積分と等しくなるまで徐々に増える。電流がどれほど高くまで徐々に増えるかを制限する機構は、抵抗器（例えば、図８Ｂの抵抗器８２２）が使用される場合とは異なる。
変圧器の所定巻線比に対しては、無損失フィルタ８３８のキャパシタのサイズが電流がどれほど高くまで徐々に増えるかを決定する。なお、無損失フィルタ８３８の具体的な構成は、例としてのみ示される。無損失フィルタの他のタイプおよび構成もまた利用できる。典型的には、正ボルト時間積分の２つの部分が存在する。第１の部分は、スイッチ８３０が保持される時間である。これは電流に関してそれほど変化しないので、ほとんどまたはいつもほぼ同一である。電流がどれほど高くまで徐々に増えるかを決めるのは第２の部分である。
一実施例によると、電流が設計より低いと、無損失フィルタ８３８のキャパシタは電圧をゆっくり変化させる。そして、これは変圧器８３５の正ボルト秒を高い値にするので、電流が徐々に増える。電流が高すぎる場合、無損失フィルタ８３８のキャパシタは電圧を高速に変化させる。そして、これは正ボルト秒の値を低くするので、変圧器における電流が徐々に減る。どちらの場合でも、電流は、正味のボルト秒がほぼゼロに達するまで必要な方向に変化する。
そして、負ボルト秒は変圧器８３５の巻線比、および無損失フィルタ８３８のキャパシタが電圧を変化させるのに要する時間で決まる。電流が高すぎると、キャパシタは電圧を急速に変化させる。変圧器８３５の巻線比で決まる変圧器の固定された負電圧が、相対的に長い時間変圧器８３５に適用される。これにより、電流は徐々に減る。
電流が高すぎると、正ボルト秒が少なくなり、かつ、負ボルト秒が多くなるので、電流は徐々に減る。電流が低すぎると、正ボルト秒が多くなり、かつ、負ボルト秒が少なくなるので、電流は徐々に増える。電流は、正味のボルト秒がほぼゼロに維持されるのに必要なことを行う。
一実施例によると、このプロセスの少なくとも一部は図８Ｇに示される。図８Ｇを参照すると、示される電圧は、変圧器の一次巻線（例えば、図８Ｃに示す変圧器の９：１の巻線側）にかかる電圧である。ゼロボルトより上の斜線領域８７１は正ボルト秒であり、ゼロボルトより下の斜線領域８７２は負ボルト秒である。これは、正味のボルト秒がほぼゼロの場合（例えば、斜線領域の正ボルト電圧が斜線領域の負ボルト電圧と等しい場合）の典型的な波形である。
破線８７３は、電流が低すぎる場合の波形を表す。なお、電流が低すぎると、正ボルト秒が多くなり負ボルト秒が少なくなる。破線８７４は、電流が高すぎる場合の波形を表す。ここで、正ボルト秒は少なくなり、負ボルト秒は多くなる。
一実施例では、変数「Ｎ」が、図８Ｈに示す公式によって近似的に決定される。なお、変数「Ｎ」はまた、他の機構によっても決まる。例えば、図８Ｃおよび図８Ｈを参照すると、スイッチ８３０がターンオンの場合、端子ＡＢ間の電圧はＥ／１０にほぼ等しくなる。なお、繰り返しになるが、かかる比は、説明のためにのみ、図８Ｃおよび図８Ｈに関連する例として使用される。図８Ｃの変圧器８３５において「９」と表示されている巻線の数は１であると仮定する。さらに、変数「Ｃ」は、無損失フィルタ８３８における複数のキャパシタの少なくとも一つを近似的に表す。変数「Ｅ」は、電圧源１１０の入力ＤＣ電圧を近似的に表す。変数「ｆ０」は、端子ＡＢ間の電圧がＥ／１０まで低減される場合の周波数を近似的に表す。変数「ｔ１」は、スイッチ８３０がターンオンである時間を近似的に表す。変数「Ｉ０」は、負荷が端子ＡおよびＢに接続される（例えば、電流が全く導通しない）場合にターンオフされるスイッチ８３０内を流れる最大負荷電流を近似的に表す。なお、これは、端子ＡおよびＢ内を流れる最大電流よりも著しく低くなり得る。他の構成が存在してもよい。
ここで、図８Ｄを参照すると、他の実施例によれば、図８の回路８８５の代わりに回路８８５Ｄが実装される。回路８８５Ｄは、図８Ａ−図８Ｃの回路８８５Ａ−８８５Ｃと同様に動作するが、磁気要素を使用しない。端子ＡＢ間にＶ／１０ボルトが要求される場合、スイッチ８４０は（図示しないベースで受信される制御信号によって）ターンオフされる。端子ＡＢ間に全電圧が要求される場合、スイッチ８４０はターンオンされる。オプションとして、第４象限動作が必要な場合は、スイッチ８４６がダイオード８４４と並列に接続される。それ以外に、負荷が電圧源１１０に戻る電力を発生しそうな場合は、スイッチ８４６が必要となる。
ここで図８Ｅを参照すると、一実施例によれば、図８の回路８８５の代わりに回路８８５Ｅが実装される。具体的には、回路８８５Ｅは、電流源システムにおいてスイッチング損失を低減するという基本コンセプトの一つのバージョンを示す。一実施例において、端子ＡおよびＢは、３相電流源ＰＷＭシステムに接続される。回路８８５Ｅの動作は、図８Ａ−図８Ｄに関連するそれと同様であるが、今度は電流（電圧ではなく）が、端子ＡおよびＢに接続されたスイッチがターンオン／オフする場合に低い値まで低減される。そして、これにより、端子ＡおよびＢに接続された電流源システムにおけるスイッチング損失が低減される。
図８Ｅを参照すると、一実施例では、回路８８５Ｅは、２つの電流源８５２および８５４に接続されたＤＣ電圧源１１０を含むがそれに限られない。電流源８５２および８５４は、互いに関連して例えば９：１のような所定のファクタすなわち比を有するように設計される。スイッチ８６０および８６２がターンオフになると、電流源８５２および８５４は、端子Ａにおいてダイオード８５６および８５８を介して加算される。
端子ＡおよびＢに接続された電力スイッチ（例えば、図９Ｃの複数のスイッチの一つ）がターンオフされると、スイッチ８６０および８６２の両方がターンオンされる。このようにして、電流源８５２および８５４の両方はアース（例えば端子Ｂ）にシャントされる。端子ＡおよびＢに接続された電力スイッチがターンオフされる場合、電力スイッチには電流が存在しないので、ＶＩターンオフ損失は実質的に、例えばほぼゼロまで、低減される。
端子ＡおよびＢに接続された電力スイッチがターンオフされるのに先立ち、スイッチ８６０および８６２の両方はターンオンされる。電力スイッチがターンオンされる場合、スイッチ８６２がまずターンオフされて、所定時間周期の後にスイッチ８６０がターンオフされる。スイッチ８６２のみがターンオフされる場合、端子ＡおよびＢに接続されたデバイスのターンオンスイッチング損失は相対的に低くなる。スイッチ８６０がターンオフされる場合は、付加的なスイッチング損失は相対的に小さい。なお、ターンオンされた電力スイッチにおけるＶＩ損失およびＣＭ損失は相対的に低い。これは、この例において、ＶＩ損失時間およびＣＭ時間中に１０％（２つの電流源８５２および８５４の関係によって部分的に決まる）の電流しか流れなかったからである。
なお、電流源８５２および８５４は、例えば図８Ｉに示す例示的回路のような様々な技術を使用して実装される。さらに、図８−図８Ｅは、端子ＡおよびＢにおいて必要な条件を達成するために必要な要素のみを示すことに留意されたい。上述してきた付加的な部品は、本発明の実施例をあいまいにすることがないよう示さない。
一実施例では、相対的に短絡した回路が端子ＡＢ間に配置された場合、図８Ａ−図８Ｃにおいて受動電流制限が固有となる。または、端子ＡＢ間に相対的に短絡した回路が現れる場合、その相対的に短絡した回路における電流は急速に上昇して磁気要素における電流値まで達する。そして、電流のｄｉ／ｄｔは、磁気要素のインダクタンスのサイズによって制限される。これは、図８Ａ−図８Ｃのスイッチ８３０が逆ブロックすることを仮定している。逆ブロックでない場合は、ダイオード（図示せず）がスイッチ８３０と直列してコレクタに付加的に接続される。一実施例では、図８Ｂおよび図８Ｃに示すように、端子ＡＢ間で相対的に短絡した回路において電流を制限すべく電流制限変圧器として単巻変圧器／変圧器が使用される。他の構成も適用してよい。
図９Ａ−図９Ｃは、本発明の所定実施例に係る上述の一つ以上の技術とともに使用される様々な負荷構成を示す概略図である。例えば、図９Ａおよび図９Ｂは、図８Ａ−図８Ｄに示す回路の例のいずれか一つの端子ＡおよびＢに接続される２つの異なる種類の負荷の例である。
具体的には、図９Ａは、典型的な３相ＰＷＭタイプの負荷である。一実施例では、ＣＭ損失が問題となる場合、可飽和リアクトル回路が、図６に記載されるのと同様に各コレクタと直列に接続される。図９Ｂは、例えば誘導加熱負荷のような直列共振負荷である。繰り返すが、ＣＭ損失が問題となる場合、可飽和リアクトルが負荷回路に追加される。
図９Ｃは、図８Ｅの端子ＡおよびＢに接続される典型的な電流源３相ＰＷＭ負荷である。なお、図９Ｃに示すスイッチには電流が存在しない。その結果ＶＩターンオフ損失が、例えばほぼゼロまで低減される。
なお、図９Ａ−図９Ｃに示す負荷回路の例は、説明のためにのみ記載される。他のタイプの負荷も実装できることに留意されたい。
ソフトスイッチングトポロジの実施例
図１０は、ソフトスイッチングトポロジを有する従来的な回路を示す概略図である。この回路は、１９７０年代に開発されたＮｅｖｅｌｌｅ Ｍａｐｈａｍ回路（ＮＭＣ）ともいわれ、１／４ブリッジ回路といわれることもある。この回路には様々な異なるバージョンが存在する。いくつかのバージョンは複数のスイッチングデバイスを含む。ＮＭＣ回路は、多くのソフトスイッチング回路の一つである。この回路は事実上、ＶＩターンオフ損失を持たない（例えば、スイッチ１００１がターンオフされると、スイッチ１００１には事実上電流が存在しないので、ターンオフ損失がない）。図１０Ａおよび図１０Ｂは、図１０に示す回路のいくつかの動作を示す波形である。
図１０および図１０Ａ−図１０Ｂを参照すると、スイッチ１００１がターンオンされると、図１０Ａに示すように、ほぼサイン波の電流が流れる。スイッチ１００１は、電流が方向を逆にした直後（例えば、図１０Ａに示す時刻ｔ１）にターンオフされる。図１０Ａに示す電流は、スイッチ１００１、およびスイッチ１００１と並列するダイオード１００２との並列的組み合わせと直列する電流である。サイン波電流の正半分はスイッチ１００１を通って流れ、負半分は、スイッチ１００１と並列するダイオード１００２を通って流れる。共振負荷１００３（少なくともインダクタおよびキャパシタによって表される）への電力は、スイッチ１００１と並列に接続されてスイッチ１００１がターンオンになる頻度によって制御される。
電力を増加させる場合、ＮＭＣ回路の動作には２つのモードがある。第１のモードを図１０Ａに示す。回路が低い電力レベル（例えば低スイッチング周波数）で動作する場合に電流波形１０１１および１０１３が示される一方、回路が高い電力レベル（例えば高スイッチング周波数）で動作する場合に電流波形１０１１および１０１２が示される。図１０Ａに示すように、スイッチ１００１のスイッチング周波数が増加してもサイン波のピーク値は増加しないので、負荷１００３によって引き出される電力は増加する。
第２のモードを図１０Ｂに示す。この例では、回路が低い電力レベルで動作する場合に波形１０２１および１０２２が示される一方、回路が高い電力レベルで動作する場合に波形１０２３および１０２４が示される。なお、スイッチ１００１のスイッチング周波数が増加するにつれて、波形は頻度が高まるのみならず振幅も増加する。図１０のインダクタ１００４における電流が連続的になると、スイッチング周波数が増加するにつれてピーク電流が増加する。
図１０の回路においてＶＩターンオフ損失が存在しない（例えば、ソフトスイッチングの一つの可能な利益）が、他のすべてのスイッチング損失は存在する。それらには、例えば、以下の一つ以上が含まれる。
１．スイッチ１００１のターンオフテール損失
２．スイッチ１００１のＶＩターンオン損失
３．スイッチ１００１のＣＭ損失
４．ダイオードスイッチング損失
５．ダイオードＣＭ損失
６．スイッチ１００１の１／２ＣＶ２損失
図１０に示す回路への非常に低コストな追加により、上で列挙した最初の５つの損失のすべてまたはほとんどが除去または著しく低減される。
図１０Ｃは、本発明の一実施例に係るソフトスイッチングトポロジを備える回路の例を示す概略図である。図１０Ｃを参照すると、回路１０２０は、図１０に示す回路と同様に動作する。実質的に同じ機能を有するいくつかの要素には、同じ参照番号が維持される。この実施例では、図１０に示す要素のほかに、抵抗器１０２１および可飽和リアクトル１０２２が追加されてスイッチ１００１と直列に接続される。
追加された抵抗器１０２１および可飽和リアクトル１０２２によって、図１０の回路の著しいスイッチング損失のすべてまたはほとんどが除去または実質的に低減される。抵抗器１０２１および可飽和リアクトル１０２２は、図５に示すものと同様に動作する。一実施例では、抵抗器１０２１および可飽和リアクトル１０２２または同様のタイプの回路が一つの回路で同時に使用されて、ＶＩターンオン損失を低減し、さらに他の損失のすべてまたはほとんどを低減する。具体的には、可飽和リアクトル１０２２および抵抗器１０２１の組み合わせをソフトスイッチングトポロジ（例えば、ソフトスイッチングインバータ）とともに使用して、スイッチング損失のすべてまたはほとんどを著しく低減することが新規である。
なお、本明細書で説明される様々な実施例において、主要なスイッチング損失のすべてまたはほとんどが、使用される回路によってかまたは使用されるインバータトポロジにより自然に、実質的に同時に著しく低減される。いくつかの実施例では、１／２ＣＶ２スイッチング損失でさえ著しく低減される。
図１０Ｄ−図１０Ｇは、所定の実施例による、図１０Ｃのいくつかの要素の電圧および／または電流の様々な状態を示すタイミング図である。例えば、図１０Ｄは、図１０Ｃの可飽和リアクトル１０２２を流れる電流を示す。図１０Ｄと図１０Ａ−図１０Ｂとの主要な差異は、電流がゼロに戻るときと電流が負になるときとの間に時間遅延が存在するということである（例えば、図１０Ｅに示す時刻Ｔ４およびＴ５）。
図１０Ｅは、図Ｃのスイッチ１００１にかかる電圧波形を示す。以下に述べる説明では、可飽和リアクトル１０２２が方形ループ材料で作られており時刻Ｔ１の直前の時刻においてほぼゼロの磁束密度を有すると仮定されているが、これが必要というわけではない。時刻Ｔ１においてスイッチ１００１がターンオンされる。時刻Ｔ２までは、可飽和リアクトル１０２２には電流が存在しない。可飽和リアクトル１０２２の強制電流はほぼゼロであるものと仮定する。時刻Ｔ１からＴ２の間に、電流は抵抗器１０２１を流れる。スイッチ１００１のＶＩターンオン損失は、可飽和リアクトル１０２２の使用により著しく低減される。これは、スイッチ１００１にかかる電圧が、スイッチ１００１に著しい電流が流れ込む前にほぼゼロまで降下するからである。その結果、上で列挙した第２番目のスイッチング損失が著しく低減される。
ターンオン動作のＣＭ損失がまだ克服されるべく残っている。一実施例によれば、スイッチ１００１の予備調整と称するものによって、ＣＭ損失もまた低減される。これは抵抗器１０２１の使用によって行われる。可飽和リアクトル１０２２が正に飽和する前に、電流は、図６に関連して上述したように抵抗器１０２１へ流れる。抵抗器を流れる電流の振幅、および、可飽和リアクトルが正に飽和するのにかかる時間は、ＣＭ損失のほとんどまたはすべてを克服するべく調整する必要がある。その結果、上で列挙した第３番目のスイッチング損失が著しく低減される。
一実施例では、時刻Ｔ２において、可飽和リアクトル１０２２が飽和して主要なサイン波電流が流れ始める。時刻Ｔ２において、共振負荷１００３に示されるキャパシタは、図１０Ｃに示される極性で充電される。時刻Ｔ４において、キャパシタは、時刻Ｔ２のときとほぼ同じ振幅までその極性を反転させる。時刻Ｔ４において、共振負荷１００３における電流は方向を反転させようとする。可飽和リアクトル１０２２が負に飽和するまで電流はほとんど流れない。可飽和リアクトル１０２２が飽和するのに係る時間中、電流は再び図１０Ｃの抵抗器１０２１を流れる。この逆電流は、スイッチ１００１と並列にダイオード１００２を流れ、ダイオード１００２のＣＭ損失をスイッチ１００１のそれと同様に克服する。その結果、上で列挙した第５番目のスイッチング損失が著しく低減される。
一実施例では、逆すなわち負のサイン波電流が、その後時刻Ｔ７においてゼロに戻るまで流れる。その時刻において、電流は再び正に流れようとする。可飽和リアクトル１０２２があると、今度は、スイッチ１００１にはテール電流損失が存在し（共振負荷１００３の共振周波数が非常に低くなるまで）、スイッチ１００１と並列するダイオード１００２のターンオフスイッチング損失が存在する。可飽和リアクトル１０２２および抵抗器１０２１により、上で列挙された第１番目および第４番目のスイッチング損失が著しく低減される。
繰り返すが、これは抵抗器１０２１の使用によって達成される。並列するスイッチ１００１およびダイオードが電圧をブロックし始めるまで、可飽和リアクトル１０２２は再び、共振負荷１００３のキャパシタにかかる正電圧をサポートしている。抵抗器１０２１はその後再びそれを流れる電流を有する。この電流はダイオードがスイープアウトされるまで流れ続ける。スイッチ１００１のキャパシタンスが十分に充電され、スイッチ１００１におけるテール電流（もしあれば）は流れるのをやめる。３つのことを達成するのに必要な時間は、可飽和リアクトル１０２２が負方向に飽和するのにかかる時間のほぼ半分であることが好ましい。こうして、スイッチ１００１が再びターンオンされるときに可飽和リアクトル１０２２が再び飽和するのに利用可能な正確な時間、Ｔ１からＴ２まで、が存在する。
一実施例では、時刻Ｔ１からＴ２までに必要な動作およびＴ７からＴ８までに必要な動作を得るべくこの時間を調整するのに問題がある場合は、この必要な動作を得るための多くの方法を行うことができる。一つは、図５のリセット回路５６１に対して説明したように、サイン波電流が流れていない時間中に可飽和リアクトル１０２２がリセットできることである。もう一つの方法は、ダイオードとともに２つの抵抗器１０２１を使用して、他方の抵抗器がその中に電流を有する負飽和サイクルとなるように構成することである。
図１０Ｆおよび図１０Ｇを参照すると、図１０Ｆは、所定回数記録された図１０ＣにおけるポイントＢからアースまでの電圧を示す。図１０Ｇは、所定回数記録された図１０Ｃの可飽和リアクトル１０２２にかかる電圧を示す。誘導加熱アプリケーションでは、所定の実施例によれば、有効加熱周波数（図１０Ｅの時刻を使用する）は以下のように決定される。
Ｆ０＝０．５／（Ｔ６−Ｔ３）
なお、Ｔ４からＴ５までの遅延時間が、Ｔ２およびＴ４間の時間のＴ２倍と比べて相対的に小さい場合は、誘導加熱アプリケーションで使用されるときの有効加熱時間は、共振負荷（例えば負荷１００３）の自然共振周波数にほぼ等しい。
要約すると、所定実施例によれば、ＶＩターンオフスイッチング損失が本来全くまたはほとんどない図１０Ｃに示すソフトスイッチング回路については、残りのスイッチング損失のすべてまたはほとんどは、相対的に低コストな可飽和リアクトル１０２２および抵抗器１０２１を使用して著しく低減される。これにより、設計者は、既存のＩＧＢＴ（および他のデバイス）を従来の使用と比べて１０倍から１００倍高い周波数で動作させることが可能となる。これにより、インバータ設計者は、１００個のＦＥＴをほんの一つのＩＧＢＴで置換することが可能となる。上述の技術のいくつかまたはすべてを使用して、コスト低減および信頼性が著しく向上する。
変調スキームの実施例
所定の実施例によれば、３相ＰＷＭアプリケーションにおいてスイッチング損失を下げるもう一つの方法は、変調スキームを開発することである。ここで、デバイスはマルチスイッチのシステムにおいて最大の電流を搬送し、図９Ａに示すデバイスに類似する（例えば、それはオンのままであり、搬送サイクル中にターンオフされることがない）。こうして、ハードウェアを追加することなく（例えば、ロジック内の変更のみで）スイッチング損失を著しく低減することができる。同様に、変調スキームは、最大電流を搬送するスイッチングデバイスが搬送サイクル中にスイッチングされず、全スイッチング損失がほぼ５０％低減される（例えば、ダイオードスイッチング損失は７５から８５％程度低減される）場合に、行うことができる。
なお、３相ＰＷＭアプリケーションでの通常のレール電圧のほぼ１０％までレール電圧を低減する場合、スイッチング損失低減は９０％のオーダで達成することができる。上述の変調スキームの記載がレール低減アプローチとともに利用される場合、スイッチング損失のほぼ９５％の低減が達成できる。
一実施例では、ボルト秒制御を備えるドエル（ｄｗｅｌｌ）スイッチングアプローチが利用される。具体的な実施例において、ドエルスイッチングアプローチでは、３相インバータの３足すべては、各搬送サイクルの終了において正または負のいずれかのＤＣレールに接続される必要があり、ボルト秒制御が次の搬送サイクルを開始する命令をするまでそのまま維持される。
一実施例では、各搬送サイクルの終了において３相がどのレール（＋または−）に接続されるかは、最大電流を有する次の搬送サイクルの開始においてボルト秒回路が２つの足のどちらを最初に制御するかによって決定される。これは、電力フローの方向にかかわらず（例えばモータ制御において）、再生（ｒｅｇｅｎｅｒａｔｉｎｇ）がモニタされているか否かにかかわらず行われる。３番目の足が、搬送サイクルの終了において３つの足がどのレールに接続されるのかを決定するための制御足となり得る条件がいくつか存在する。
このように、最大電流を備える位相が次の搬送サイクル中にスイッチングされる必要がないので、スイッチング損失は全くないかまたは低い。これは、例えば、Ａ相にある電流が電圧ＶＡＢを備える位相にある場合、電流サイン波のピーク中に（例えば、６０度から１２０度まで）、多くの搬送サイクルに対して生じる。なお、これは、スイッチング損失が最も高いのが典型的な場合である。このコンセプトはまた非対称負荷についても当てはまる。
ボルト秒制御が、図１１および図１１Ａに関連して説明される。図１１は、一実施例に係るドエル型スイッチングアプローチを使用した、３相インバータの２足間（例えば図９Ａの足ＲとＳとの間）の典型的なＰＷＭ波形を示す概略図である。なお、適用可能な他の多くの変調スキームが存在する。３つだけ挙げると、それらがマルチレベルの波形を有し得ること、および／または、波形が正および負の両方で進行し得ることである。図１１では、ドエルアプローチを使用して、電圧は１つのレベルまで進行するのみであり、その後ゼロボルトに戻る（例えば、同じ搬送サイクル内では正および負の両方とはならない）。
図１１Ａは、３つの搬送サイクル（例えば、図９ＡのサイクルＸ、ＹおよびＺ、３つのパルスの合計に対する最大パルスの各側に１つの搬送サイクル）について図９Ａに示す回路に類似する回路に見られる３つのＰＷＭ波形（例えば、位相ＲからＳまで、位相ＳからＴまで、および位相ＴからＲまで）を示す。ピーク電圧は最大電圧の７５％であり、さらに搬送周波数２４Ｘは図１１に示す生成周波数であると仮定する。
なお、３相システムの３つの電圧の合計はほぼゼロになる。これはまた、任意の搬送サイクル中の３つのボルト秒の合計にも当てはまる。７５°（０．７２４）における図１１Ａの正のボルト秒（ＶＲＳ）は、２つの負のボルト秒の合計（０．５３＋０．１９４）に等しい。一つの位相がそのピーク電圧にある場合、他の２つの位相はそれぞれ半分の電圧にあり、反対の極性となる。繰り返しになるが、正味のボルト秒はほぼゼロである。これは図１１Ａの中央のＰＷＭ波形に示す。例えば、正のボルト秒（０．７５）は、負のボルト秒の合計（０．３７５＋０．３７５）に等しい。
この事実により、ドエルスイッチングアプローチとボルト秒制御との組み合わせが上手く行く一方で、搬送サイクル毎に３回だけレール電圧を１０％低減することが必要となる。レール電圧がほぼ１０％低減される必要がある３回とは、図１１ＡにおいてＶＳＴに対する電圧波形で示すＴ１、Ｔ２およびＴ３である。他の変調スキームであれば、レール電圧が搬送サイクル毎に６回も多く負に進行することが必要となる。
図９Ａ、図１１、および図１１Ａを参照すると、搬送サイクルの終了すなわち図１１ＡのＴ４において、上位スイッチングデバイス（例えば、図９Ａの端子Ａに接続されるデバイス）すべてまたは下位スイッチングデバイス（例えば、図９Ａの端子Ｂに接続されるデバイス）すべてのいずれかがターンオンされる。このように、３相すべてにわたる電圧は、図１１Ａの時刻Ｔ４からＴ１の間でほぼゼロである。これはまた、ドエル時間として知られる。
最高電圧にある位相が、その位相に必要なボルト秒が搬送サイクルの終了までに訂正されるべくターンオンされる必要があることを検知するまで、ボルト秒制御ロジックはこれら３つのデバイスをターンオンに維持する。図１１Ａでは、これはＲ−Ｓ相である。
このとき、上位スイッチングデバイスすべてがターンオンされると、下位のＳ相スイッチングデバイスがターンオンされて、搬送サイクルの終了までターンオンのままにされる。なお、これらの条件下では、上位のＲ相スイッチングデバイスは搬送サイクルの開始においてターンオンされており、少なくとも搬送サイクルの終了までターンオンのままにされる（例えば、搬送サイクル中、上位Ｒ相スイッチングデバイスにはスイッチング損失は存在しない）。なお、下位Ｒ相スイッチングデバイスにのスイッチング損失が存在しない。すべての下位デバイスがオンであれば、プロセスは反転されるが電圧波形ＶＲＳは実質的に同じである（例えば、すべての上位または下位スイッチングデバイスが搬送サイクルの終了においてターンオンされていればＰＷＭの観点からはなんら差異がない）。図１１Ａは、すべての上位スイッチングデバイスがターンオンされていることを仮定している。
時刻Ｔ２において、ボルト秒ロジックは、ＳＴ相へのボルト秒が正しいか否かを決定する。このとき、下位スイッチングデバイス相Ｔは、搬送サイクルの終了までターンオンのままである。３相すべてに対する正味のボルト秒がゼロである必要があるので、ＴＣ相に適用される正しいボルト秒が自動的に存在する。搬送サイクルの終了すなわち時刻Ｔ３において、３相すべてが再び下位または上位のレールのいずれかに（例えば、端子Ａまたは端子Ｂのすべてのいずれかに）接続される。これで１搬送サイクルが完了する。
なお、ボルト秒回路において電圧フィードフォワード制御を使用して、生成された波形の包絡線におけるＤＣバスリップルを除去または低減してもよい。このように、パルスに要求される正確なボルト秒が、パルス基準で得られる。そして、これにより、ＤＣリップル電圧が出力波形包絡線に現れないので、ＤＣレールフィルタのコストを著しく低減することができる。
本制御の利点の一つは、他の従来型システムと比べてほぼ１５．５％大きな電圧が３相システムのライン間で利用できるということである。そして、これにより、低コストのロジック変更だけで既存のインバータからほぼ１５．５％大きな電力を得ることができる。他の従来的なシステムからも１５．５％および時にはそれ以上が得られるが、そうする場合には著しい高調波、すなわち第５、第７、第１１等の高調波が発生する。
本願にさらに含まれるのは、ほぼ１５．５％の余分な電圧を得る第２の全く異なる方法である。これはまた、異なるドエル型スイッチングアプローチによってスイッチング損失を著しく低減するべく適用することができる。第２のシステムには、第１のそれよりもほぼ１０％頻繁に低減するためのレールが必要である。このため、１０％レールアプローチを使用する場合には第１のシステムが好ましい。
一実施例によりスイッチング損失を著しく低減するためには、所定の実施例により、搬送サイクルの終了において最大電流を中に（電流の極性とは独立に）有する位相を、搬送サイクルの非ドエル時間中にレールに接続する必要がある。一般に、最大電流を備える位相は、最高電圧を備える位相である。一実施例では、最高電圧を備える相が正の場合、３相すべては搬送サイクルの終了において正のレールに接続される。一実施例では、最高電圧を備える相が負電圧を有する場合、３相すべては搬送サイクルの終了において負のレールに接続される。
スイッチング損失低減を最適化するべく、負荷が作用する力率の範囲および負荷が再生可能か否かを考慮する必要がある。ほとんどの条件下では、最大電流は、最大電圧相に含まれる２つの足のうちの一つに存在する。例えば、最大電圧がＲＳ相に存在する場合、最大電流はＲ足またはＳ足のいずれかに存在する。ＲＳ相の最大電圧が正であり、かつ、最大電流がＲ足に存在する場合、３相すべては正のレールに接続される。最大電流がＳ足に存在する場合、３相すべては搬送サイクルの終了において負のレールに接続される。このように、最大電流を備える足にあるスイッチングデバイスは、次の搬送サイクル中はスイッチング損失が全くないか低くなる。スイッチング損失低減は、１０％アプローチが使用されるか否かにかかわらず、ロジックの変更だけによって５０％のオーダとなる。１０％レールアプローチが使用されない場合であっても、これは、それ自体でのスイッチング損失の著しい低減である。そして、これにより設計者は、既存のインバータの電力および／または周波数を著しく増加させ、当然に著しい値を持たせることができる。
第３高調波法と呼ばれるもう一つの変調方法を、ロジック変更だけでスイッチング損失を低減するべく使用することができる。この方法によっても、ライン間電圧のほぼ１５．５％の増加が得られる。これ自体が著しい値である。すべてではないにしてもほとんどの変調スキームは、３相インバータの各足の電圧を独立して制御する。サイン波のアプリケーションでは、最大出力電圧にある場合、図９ＡのＲ、ＳおよびＴポイントにおける電圧は本質的に端子Ｂにおける電圧から変化するように制御される。正弦曲線上を端子Ａの電圧まで増加し、再び正弦曲線上を負レール（端子Ｂ）まで戻る。このプロセスは、最大出力電圧が必要とされる限り続く。
これは図１２にグラフで示される。示される３つの電圧は、３相正弦波システムのライン・中性点間電圧である。ここで、Ｒ端子とＤＣ電圧の中央値との間の電圧はＶＲＮと呼ばれる。同様に、電圧ＶＳＮおよびＶＴＮは各々１２０°および２４０°位相シフトされて示される。２足間のピーク電圧は図１２に示され、時刻ＸにおいてＶＲＳピークというラベル付けがされている。
この方法を使用すると、ライン間の最大電圧は、ＤＣ入力電圧の０．８６６となる。ライン間の電圧は、示される３相電圧のうちの任意の２つの間の電圧差である。例えば、ＲおよびＳ足間の電圧は、
ＶＲＳ＝ＶＲＮ−ＶＳＮ
となる。
数値的には、ＶＲＳ＝０．８６６＊Ｖ＊Ｓｉｎ（Ａ＋３０°）となる。
ここで、ＡはＶＲＮの角度である。
以下に、Ｖ＊Ｓｉｎ（Ａ＋３０°）に対する電圧ＶＲＳを得る方法を示す。これは上記よりも１５．４７％大きな電圧である。なお、これは、すべての既存インバータにおいては、低コストのロジック変更だけによって電力を１５．４７％増加させることができるということを意味する。上述のドエル法もまた、同じ１５．４７％の電圧増加が得られる。
図１２Ａに示すように、サイン波はピーク電圧が０．５として示される。この０．５は、ＤＣバス電圧の半分を表す。同様に、中性点に関しては、サイン波のピーク電圧はＤＣバス電圧の０．５倍である。これは、最大電圧が、波形をゆがめることなくライン・中性点間で得られるということである。例えば、サイン波が少しでも高くなると、サイン波は頂部が平坦になって高調波を含むことになる。
図１２Ａにはまた、振幅０．５のサイン波の３倍の周波数におけるＤＣバス電圧の振幅０．０８２５の正弦電圧波形も示される。これら２つの波形を加算すると、図１２Ａに示す第３波形が得られる。第３波形の式は、
０．５＊Ｓｉｎ（Ａ）＋０．０８２５＊Ｓｉｎ（３＊Ａ）
となる。
なお、第３波形だけが、最初に説明した波形の８６．６％（例えば０．４３３）のピーク電圧を有する。また、図１２に示す３つの正弦波形の代わりに第３波形を３回使用したとすれば、全く同じライン間ピーク電圧が得られる。これは、まるで第３高調波が波形には存在しない（例えば、ライン間電圧に第３高調波が存在しない）かのようである。これは、３相システムにおいては、第３高調波がライン・中性点間電圧に存在しても、ライン間電圧においては第３高調波を得ることができないからである。
第３波形のピーク電圧は、ゆがみなしに使用できる最大電圧には存在しないことに留意すると、１．１５４７（例えば１／０．８６６）のファクタで値を増加させることができる。この波形は図１２Ｂに示される。図１２Ｂの波形は０．５よりも上に進行することがないので、ゆがめられることなく、図１２に示すサイン波電圧よりも１５．４７％大きな基本波を含む。ライン間電圧は、第３高調波が全くないままで１５．４７％大きな電圧を含む。
図１２Ｃは、図１２に示す３つのサイン波形に対して図１２Ｂに示すのと同様の波形を使用することのグラフ表現である。なお、サイン波のピーク電圧は１であり、第３高調波をなんら含まない。
無損失フィルタの動作
本願において無損失フィルタが何度か言及されている。無損失のフィルタ回路には多くの異なるものがある。これは、それらのほんの一例である。図１３は、典型的な無損失フィルタを示す概略図である。図１３に示すこの例では、無損失フィルタ（破線領域で表される）は図８Ｃの無損失フィルタ８３８と同様に動作する。図１３に示すのは標準のＤＣ／ＤＣチョッパである。ここで、スイッチＳ１が固定周波数および可変パルス幅でターンオンおよびオフされて出力電圧を制御する。以下の説明は、ＤＣ／ＤＣチョッパの１つのフルサイクル動作に関する。
２つのキャパシタＣ１およびＣ２は同じ値を有する。スイッチＳ１がターンオンされる初期条件で開始し、負荷電流が流れ、キャパシタＣ２がＥボルトまで充電され、キャパシタＣ１はゼロボルトであり、スイッチＳ１はターンオフされる。負荷電流は非常に急速にフィルタ回路まで移動する。負荷電流の半分はダイオードＤ１およびキャパシタＣ１を流れる。電流の他の半分はキャパシタＣ２およびダイオードＤ３を流れる。なお、電流が無損失フィルタまで急速に移動するのでＶ／Ｉターンオフ損失は小さい。
電流がフィルタに流れ込むにつれ、スイッチＳ１にかかる電圧は増加してＥボルトに達する。そのとき、ダイオードＤ４は負荷電流をクランプし、ターンオフサイクルが終了する。ターンオフサイクルの終了において、キャパシタＣ１はＥボルトまで充電され、キャパシタＣ２はゼロボルトまで放電される。２つのキャパシタの電圧は、スイッチＳ１が再びターンオンされるまで同じままである。
スイッチＳ１がターンオンされると２つのことが起こる。一つは、ダイオードＤ４がブロックし、その後負荷電流がスイッチＳ１に流れるということである。起こる二つ目のことは、キャパシタＣ１に蓄えられたエネルギーがキャパシタＣ２まで移動されるということである。
エネルギーは以下のようにして移動される。スイッチＳ１がターンオンされると、共振電流がキャパシタＣ１、インダクタＬ１、ダイオードＤ２、キャパシタＣ２、スイッチＳ１を流れてキャパシタＣ１に戻る。共振期間の終了において、キャパシタＣ２はＥボルトまで充電されて、キャパシタＣ１はゼロボルトまで放電される。共振期間が終了した後はいつでも、スイッチＳ１を再びターンオフできる。
なお、無損失フィルタが正しく動作し続けるためには、スイッチＳ１がターンオンされる必要がある最小限の共振時間が存在する。このバージョンにおいては、フィルタエネルギーはＤＣ電源に戻される。他のバージョンにおいては、フィルタエネルギーは負荷へ移動される。
他の実施例
一般に、スイッチングデバイスは、ハードスイッチング回路で使用される場合、導電損失およびスイッチング損失の組み合わせを最小化するように設計される。スイッチング損失があるので、スイッチングデバイスの設計者は、ＤＣ順方向降下をスイッチング損失への影響にかかわらず最小化することによって導電損失を最小化するべく、そのデバイスを再設計する場合がある。少数キャリアが高寿命のデバイスを使用することによって、順方向導電降下を既存レベルよりも著しく低減することができる。少数キャリアの高寿命は、従来的な回路において高いスイッチング損失を含み、低減されたスイッチング損失への影響は最小限となる。ＶＩターンオン損失、ＶＩターンオフ損失、およびテール電流損失はもはや第一の関心事ではないからである。
ＤＣ順方向降下が最小化または低減されるので、既存のデバイスは相当多くの電流を扱うことができるようになる。これにより、デバイス製造業者は、特に新しいコンセプトを有する有利な位置にある場合は、新しいデバイスもまた相当に高い周波数（例えば、１０から１００倍）で動作することができるので、販売上の大きな利点が得られる。
設計最適化プロセスは、定格電圧および基本デバイス設計に応じて変わる。所定の実施例によれば、最適化が異なる場合、可能な電圧は、０−６００、６００＋から１８００Ｖまで、２５００Ｖ−４５００Ｖ、および６０００Ｖ、および／またはそれ以上にわたる。６０００Ｖ以上の定格電圧を備えるデバイスは、インバータ機能を実装するために必要な回路のレベル数を低減することができるので、特に実用的となる。テール期間を除去または低減することが可能ではあるがハードスイッチング回路に関する他のトレードオフ効果を有するデバイスはここで、実用的、かつ、かなり著しく有利となる。スイッチング損失を管理するために必要な設計トレードオフはもはや関心事ではないからである。
また、重要なのは、シリコン以外の材料で作られた新しいスイッチングデバイスである。過去においてはスイッチング損失を理由に拒絶されていた材料を、新しいスイッチングデバイス材料として相対的に強力な候補にすることができる。さらに、最適化プロセスは、スイッチングデバイスがどのトポロジで使用されるかによって変わる。
一般的事項
本発明の実施例は、インバータスイッチング回路における複数のスイッチング損失を同時に除去または実質的に低減するための方法および装置を与える。
本発明の一実施例では、ＶＩターンオフ損失およびテール電流損失は、スイッチングデバイスにかかる電圧を、スイッチングデバイスのＶ／Ｉターンオフ損失時間およびテール電流損失時間中に低く維持することによって実質的に低減される。本発明の他の実施例に対しては、付加的な損失が実質的に低減される。当業者にとっては、特定された損失の様々な組み合わせを低減するべく本発明の実施例を用いてよいことが明らかである。
本発明の実施例には、インバータ回路に追加される回路も含まれる。本発明の様々な他の実施例に対しては、スイッチングデバイスのコストと比べて付加的回路は相対的に安価である。さらに、本発明の実施例により、同じアプリケーションに対するインバータのコストを実質的に低減することができる。例えば、本発明の実施例により、フィルタのコストを押し下げる高周波数スイッチングが可能となる。また、実質的に低減されたスイッチング損失により、インバータを著しく高い電力で使用することができる。
スイッチおよびフィルタはインバータのコストの実質的部分を含む。したがって、スイッチが扱える電力を倍増し、さらに、フィルタのコストを実質的に低減する（動作周波数の増加を可能にすることにより）本発明の実施例は、実質的な経済的利点を与える。
例えば、多くのタイプのバイポーラデバイスにとっては、スイッチングデバイス損失（スイッチングデバイスをターンオンおよびターンオフすることによって生じる）は、３ＫＨｚの導電損失に等しい。したがって、かかる損失を除去することによりセミコンダクタおよびヒートシンクのサイズが低減するので、ほぼ３ＫＨｚの動作周波数を備えるインバータのコストを著しく低減することができる。または、インバータは、インバータ内の他の回路に対するコストを低減しつつはるかに高い周波数（すなわち３０から３００ＫＨｚまで）で動作することもできる。さらに、実質的に低減されたスイッチング損失により、デバイスは低導電降下を有するように設計することができる。これは、設計上の考慮としてスイッチング損失が最小化されているからである。したがって、コストをさらに低減することができる。
本発明の実施例は、電圧源インバータおよび電流源インバータの両方を備える、ならびにＭＯＳデバイスおよびバイポーラデバイスの両方を備えるＨＳＭまたはＳＳＭにおいて動作する回路に適用することができる。本発明の多くの実施例が説明されてきたが、本発明の範囲内の他の実施例も当業者にとっては明らかである。低減損失スイッチを達成するための本発明の所定の実施例は、アプリケーション要求、電力レベル、入力電圧レベルおよび出力電圧範囲、再生の必要性、ならびに他のシステムパラメータに依存する。
さらに、本発明の他の実施例によって説明される様々な技術および回路は、特定された対応損失の低減を有効にするべく独立して使用してよい。かかる技術および回路はまた、所定の損失の低減を有効にするべく一つをもう一つと組み合わせて使用してもよい。
したがって、スイッチング電力変換器における電力損失低減が低減される。上述の明細書において、本発明の実施例が、具体的な例示的実施例を参照して説明されてきた。それに対する様々な修正例を、以下の請求項に記載された本発明の広い要旨および範囲から逸脱することなく行えることは明らかである。したがって、明細書および図面は、制限という意味ではなく説明という意味とみなすべきである。
従来的なスイッチング回路を示す概略図である。 電力損失が発生する時間、および典型的なスイッチング回路の損失の振幅を示す図である。 電力損失が発生する時間、および典型的なスイッチング回路の損失の振幅を示す図である。 電力損失が発生する時間、および典型的なスイッチング回路の損失の振幅を示す図である。 電力損失が発生する時間、および典型的なスイッチング回路の損失の振幅を示す図である。 電力損失が発生する時間、および典型的なスイッチング回路の損失の振幅を示す図である。 電力損失が発生する時間、および典型的なスイッチング回路の損失の振幅を示す図である。 本発明の所定の実施例に係るスイッチングデバイスの複数の損失を低減するためのプロセスを示すフロー図である。 本発明の所定の実施例に係るスイッチングデバイスの複数の損失を低減するためのプロセスを示すフロー図である。 一実施例に係るスイッチングデバイスの電力損失を低減するべく使用される回路の例を示す概略図である。 もう一つの実施例に係るスイッチングデバイスの電力損失を低減するべく使用される回路の例を示す概略図である。 もう一つの実施例に係るスイッチングデバイスの電力損失を低減するための回路の例を示す概略図である。 所定の実施例に係る電力損失を低減するべく使用される回路の例を示す概略図である。 所定の実施例に係る電力損失を低減するべく使用される回路の例を示す概略図である。 所定の実施例に係る電力損失を低減するべく使用される回路の例を示す概略図である。 一実施例に係るスイッチング電力変換器の電力損失を低減するためのスイッチング回路を示す概略図である。 所定の実施例に係るスイッチング電力変換器の電力損失を低減するための回路の様々な構成を示す概略図である。 所定の実施例に係るスイッチング電力変換器の電力損失を低減するための回路の様々な構成を示す概略図である。 所定の実施例に係るスイッチング電力変換器の電力損失を低減するための回路の様々な構成を示す概略図である。 所定の実施例に係るスイッチング電力変換器の電力損失を低減するための回路の様々な構成を示す概略図である。 所定の実施例に係るスイッチング電力変換器の電力損失を低減するための回路の様々な構成を示す概略図である。 所定の実施例に係るスイッチング電力変換器の電力損失を低減するための回路の様々な構成を示す概略図である。 所定の実施例に係るスイッチング電力変換器の電力損失を低減するための回路の様々な構成を示す概略図である。 所定の実施例に係るスイッチング電力変換器の電力損失を低減するための回路の様々な構成を示す概略図である。 所定の実施例に係るスイッチング電力変換器の電力損失を低減するための回路の様々な構成を示す概略図である。 他の実施例に係るスイッチング電力変換器の電力損失を低減するための回路の様々な構成を示す概略図である。 他の実施例に係るスイッチング電力変換器の電力損失を低減するための回路の様々な構成を示す概略図である。 他の実施例に係るスイッチング電力変換器の電力損失を低減するための回路の様々な構成を示す概略図である。 典型的なソフトスイッチングトポロジを示す図である。 典型的なソフトスイッチングトポロジを示す図である。 典型的なソフトスイッチングトポロジを示す図である。 本発明の一実施例に係るソフトスイッチングトポロジの例を示す図である。 本発明の一実施例に係るソフトスイッチングトポロジの例を示す図である。 本発明の一実施例に係るソフトスイッチングトポロジの例を示す図である。 本発明の一実施例に係るソフトスイッチングトポロジの例を示す図である。 本発明の一実施例に係るソフトスイッチングトポロジの例を示す図である。 本発明の一実施例に係る変調スキームの例を示す図である。 本発明の一実施例に係る変調スキームの例を示す図である。 本発明のもう一つの実施例に係る変調スキームの例を示す図である。 本発明のもう一つの実施例に係る変調スキームの例を示す図である。 本発明のもう一つの実施例に係る変調スキームの例を示す図である。 本発明のもう一つの実施例に係る変調スキームの例を示す図である。 無損失フィルタの例を示す概略図である。

Claims (15)

  1. 電力スイッチング回路であって、
    第１のスイッチングデバイスと、
    前記第１のスイッチングデバイスに電気的に接続される第１の電圧源であって、前記電力スイッチング回路に通常動作電圧を与える電圧源と、
    前記第１のスイッチングデバイスと前記第１の電圧源に接続され、前記第１のスイッチングデバイスにかかる電圧を、前記第１のスイッチングデバイスのターンオン時間中の少なくとも一部の間及びターンオン時間に先立って、前記通常動作電圧と比べて実質的に低減するためのスイッチング電圧低減機構とを備え、
    前記スイッチング電圧低減機構は、
    前記電圧源と前記第１のスイッチングデバイスとの間に直列に接続される可飽和リアクトルと、
    前記可飽和リアクトルと並列に接続される抵抗器と、
    を有し、
    前記スイッチング電圧低減機構は、
    前記第１のスイッチングデバイスのターンオフ時間中に前記第１のスイッチングデバイスにかかる前記電圧を低減し、
    前記第１のスイッチングデバイスのテール電流損失時間の少なくとも一部の間、前記第１のスイッチングデバイスにかかる実質的に低減された電圧を維持する、
    電力スイッチング回路。
  2. 前記可飽和リアクトルは、前記第１のスイッチングデバイスの前記ターンオン時間中に前記第１のスイッチングデバイスにかかる前記実質的に低減された電圧を有効にする、
    請求項１に記載の電力スイッチング回路。
  3. 前記抵抗器は、前記第１のスイッチングデバイスの導電率変調損失時間中に前記第１のスイッチングデバイスを流れる電流を制限する、
    請求項２に記載の電力スイッチング回路。
  4. 前記スイッチング電圧低減機構は、前記第１のスイッチングデバイスを流れる電流をバイパスすることによって、前記第１のスイッチングデバイスにかかる実質的に低減された電圧を有効にする、
    請求項１から請求項３までの何れか一項に記載の電力スイッチング回路。
  5. 前記スイッチング電圧低減機構は、前記第１のスイッチングデバイスと並列する第２のスイッチングデバイスとして実装される、
    請求項４に記載の電力スイッチング回路。
  6. 前記第１のスイッチングデバイスの望みのスイッチング回路のターンオフ時間に先立つ所定の時間中に、前記第１のスイッチングデバイスをターンオフしながら、前記第２のスイッチングデバイスをターンオンして、前記第１のスイッチングデバイスにかかる電圧を低減する、
    請求項５に記載の電力スイッチング回路。
  7. 前記第２のスイッチングデバイスは電界効果トランジスタである、
    請求項５または請求項６に記載の電力スイッチング回路。
  8. 前記スイッチング電圧低減機構は、前記第１のスイッチングデバイスと並列するキャパシタとして実装される、
    請求項４から請求項７までの何れか一項に記載の電力スイッチング回路。
  9. 前記電圧低減機構は、前記第１のスイッチングデバイスのスイッチングが実質的に低減された電圧において有効となるように実質的に低減された電圧源を与える、
    請求項３から請求項８までの何れか一項に記載の電力スイッチング回路。
  10. 前記実質的に低減された電圧源は、前記第１の電圧源と別個の独立した電圧源として実装される第２の電圧源である、
    請求項９に記載の電力スイッチング回路。
  11. 前記電圧低減機構は、前記電圧源と前記スイッチングデバイスとの間に電気的に直列に実装される変圧器回路として実装される、
    請求項９に記載の電力スイッチング回路。
  12. 前記変圧器回路は、変圧器の一次巻線への第一電流、および前記スイッチング回路の負荷への第二電流を参照し、短絡回路電流が前記第一電流までに制限される、
    請求項１１に記載の電力スイッチング回路。
  13. 前記電圧低減機構は、前記電圧源と前記スイッチングデバイスとの間に電気的に直列に実装される並列抵抗器キャパシタ回路として実装される、
    請求項９に記載の電力スイッチング回路。
  14. 電力スイッチング回路の第１のスイッチングデバイスに直列に接続され、前記第１のスイッチングデバイスのターンオン時間中に前記第１のスイッチングデバイスにかかる実質的に低減された電圧を有効にする可飽和リアクトルと、前記可飽和リアクトルに並列に接続され、前記第１のスイッチングデバイスの導電率変調損失時間中に前記第１のスイッチングデバイスを流れる電流を制限する抵抗器とを用いて、前記第１のスイッチングデバイスにかかる電圧を、前記第１のスイッチングデバイスのターンオン時間中の少なくとも一部の間及びターンオン時間に先立って、前記電力スイッチング回路のための通常動作電圧と比べて実質的に低減する段階と、
    前記第１のスイッチングデバイスのターンオフ時間中に、前記可飽和リアクトルおよび前記抵抗器を介して前記電力スイッチング回路の前記第１のスイッチングデバイスにかかる前記電圧を、前記電力スイッチング回路のための通常動作電圧と比べて実質的に低減する段階と、
    前記第１のスイッチングデバイスのテール電流損失時間の少なくとも一部の間、前記第１のスイッチングデバイスにかかる前記電圧を実質的に低減されたレベルに維持する段階と、
    を含む、
    方法。
  15. 電力スイッチング回路の第１のスイッチングデバイスに直列に接続され、前記第１のスイッチングデバイスのターンオン時間中に前記第１のスイッチングデバイスにかかる実質的に低減された電圧を有効にする可飽和リアクトルと、前記可飽和リアクトルに並列に接続され、前記第１のスイッチングデバイスの導電率変調損失時間中に前記第１のスイッチングデバイスを流れる電流を制限する抵抗器とを用いて、前記第１のスイッチングデバイスにかかる電圧を、前記第１のスイッチングデバイスのターンオン時間中の少なくとも一部の間及びターンオン時間に先立って、前記電力スイッチング回路のための通常動作電圧と比べて実質的に低減するための手段と、
    前記第１のスイッチングデバイスのターンオフ時間中に、前記可飽和リアクトルおよび前記抵抗器を介して前記電力スイッチング回路の前記第１のスイッチングデバイスにかかる前記電圧を前記電力スイッチング回路のための通常動作電圧と比べて実質的に低減する手段と、
    前記第１のスイッチングデバイスのテール電流損失時間の少なくとも一部の間、前記第１のスイッチングデバイスにかかる前記電圧を実質的に低減されたレベルに維持するための手段と、
    を含む、
    装置。
JP2008500881A 2005-03-07 2006-03-07 スイッチング電力変換器の電力損失低減 Expired - Fee Related JP4865783B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US65959905P 2005-03-07 2005-03-07
US60/659,599 2005-03-07
US11/369,445 2006-03-06
US11/369,445 US7417409B2 (en) 2005-03-07 2006-03-06 Power losses reduction in switching power converters
PCT/US2006/008292 WO2006096781A2 (en) 2005-03-07 2006-03-07 Power losses reduction in switching power converters

Publications (3)

Publication Number Publication Date
JP2008533962A JP2008533962A (ja) 2008-08-21
JP2008533962A5 JP2008533962A5 (ja) 2009-04-09
JP4865783B2 true JP4865783B2 (ja) 2012-02-01

Family

ID=36954013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008500881A Expired - Fee Related JP4865783B2 (ja) 2005-03-07 2006-03-07 スイッチング電力変換器の電力損失低減

Country Status (6)

Country Link
US (2) US7417409B2 (ja)
EP (1) EP1856791A2 (ja)
JP (1) JP4865783B2 (ja)
KR (1) KR20080016538A (ja)
CA (1) CA2600477A1 (ja)
WO (1) WO2006096781A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7741883B2 (en) * 2008-05-21 2010-06-22 Honeywell International Inc. Method of switching and switching device for solid state power controller applications
DE102009030740A1 (de) * 2009-06-26 2010-12-30 Siemens Aktiengesellschaft Kommutierungsverfahren einer Stromrichterphase mit rückwärts leitfähigen IGBTs
US9059644B2 (en) * 2009-07-21 2015-06-16 Herbert S Kobayashi Automatic blade leveler right tilt-left tilt-null control and method
US8830711B2 (en) * 2010-08-10 2014-09-09 Virginia Tech Intellectual Properties, Inc. Hybrid switch for resonant power converters
US8432212B2 (en) 2011-04-29 2013-04-30 Clean Energy Labs, Llc Switching element having an electromechanical switch and methods for making and using same
JP5755197B2 (ja) * 2012-07-27 2015-07-29 三菱電機株式会社 電力変換装置
CN103795248B (zh) * 2014-01-26 2016-08-10 广东美的制冷设备有限公司 功耗控制电路和智能功率模块、变频家电
CN103888012B (zh) * 2014-03-13 2016-08-17 广东美的制冷设备有限公司 功耗控制电路、智能功率模块和变频家电
US9628917B2 (en) * 2014-07-23 2017-04-18 Bose Corporation Sound producing system
CN109983697B (zh) * 2016-11-14 2023-03-21 日立能源瑞士股份公司 并联反向导通igbt和宽带隙开关的切换
KR102445886B1 (ko) * 2017-12-20 2022-09-22 현대자동차주식회사 온도센서 고장 판단방법 및 판단시스템
JP6609687B1 (ja) * 2018-12-27 2019-11-20 日本たばこ産業株式会社 エアロゾル吸引器用の電源ユニット、その制御方法及び制御プログラム
US10998843B2 (en) * 2019-09-23 2021-05-04 Power Integrations, Inc. External adjustment of a drive control of a switch
CN111130514B (zh) * 2019-12-30 2022-04-29 华为数字能源技术有限公司 开关装置的控制方法及控制装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369456A (ja) * 1986-09-11 1988-03-29 Fuji Electric Co Ltd 電力変換装置
JP2000116120A (ja) * 1998-10-07 2000-04-21 Fuji Electric Co Ltd 電力変換装置
JP2001016083A (ja) * 1999-06-29 2001-01-19 Taiyo Yuden Co Ltd スイッチング制御方法及びスイッチング回路並びにスイッチング用電子部品及びスイッチング制御用電子部品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652874A (en) 1970-07-30 1972-03-28 Donald F Partridge Circuit for controlling the conduction of a switching device
US5399908A (en) * 1992-06-26 1995-03-21 Kollmorgen Corporation Apparatus and method for forced sharing of parallel MOSFET switching losses
DE4328458B4 (de) * 1992-08-25 2005-09-22 Matsushita Electric Industrial Co., Ltd., Kadoma Schalt-Spannungsversorgung
US5570276A (en) * 1993-11-15 1996-10-29 Optimun Power Conversion, Inc. Switching converter with open-loop input voltage regulation on primary side and closed-loop load regulation on secondary side
JP3512540B2 (ja) 1995-11-22 2004-03-29 オリジン電気株式会社 スイッチング電源及びその制御方法
US6115273A (en) * 1998-07-09 2000-09-05 Illinois Tool Works Inc. Power converter with low loss switching
US6051893A (en) * 1998-10-29 2000-04-18 Mitsubishi Denki Kabushiki Kaisha Electric power supply system for load
AU5401499A (en) * 1999-10-14 2001-04-26 Alcatel ADSL filter
SE520419C2 (sv) 2000-03-24 2003-07-08 Emerson Energy Systems Ab Kapningskrets för nollspänningsomkopplare
US6847196B2 (en) * 2002-08-28 2005-01-25 Xantrex Technology Inc. Method and apparatus for reducing switching losses in a switching circuit
US6757184B2 (en) * 2002-11-21 2004-06-29 Virginia Tech Intellectual Properties, Inc. Step-down buck converter with full bridge circuit
JP3699082B2 (ja) * 2002-12-16 2005-09-28 エヌイーシーコンピュータテクノ株式会社 スイッチング電源回路
US7002323B2 (en) * 2003-05-07 2006-02-21 Nec Corporation Switching power supply circuit capable of reducing switching loss and control method used therein

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6369456A (ja) * 1986-09-11 1988-03-29 Fuji Electric Co Ltd 電力変換装置
JP2000116120A (ja) * 1998-10-07 2000-04-21 Fuji Electric Co Ltd 電力変換装置
JP2001016083A (ja) * 1999-06-29 2001-01-19 Taiyo Yuden Co Ltd スイッチング制御方法及びスイッチング回路並びにスイッチング用電子部品及びスイッチング制御用電子部品

Also Published As

Publication number Publication date
WO2006096781A2 (en) 2006-09-14
WO2006096781A3 (en) 2006-12-28
US7417409B2 (en) 2008-08-26
US20060220626A1 (en) 2006-10-05
KR20080016538A (ko) 2008-02-21
JP2008533962A (ja) 2008-08-21
EP1856791A2 (en) 2007-11-21
US7646180B2 (en) 2010-01-12
US20080297123A1 (en) 2008-12-04
CA2600477A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
JP4865783B2 (ja) スイッチング電力変換器の電力損失低減
US5047913A (en) Method for controlling a power converter using an auxiliary resonant commutation circuit
US6256214B1 (en) General self-driven synchronous rectification scheme for synchronous rectifiers having a floating gate
JP4534007B2 (ja) ソフトスイッチング電力変換装置
US6603675B1 (en) Apparatus and a method for voltage conversion
JP2674341B2 (ja) 電力変換装置のスナバ回路
JP2711315B2 (ja) スイッチング電源装置
JP2005509388A (ja) 電圧変換装置及び方法
Fujiwara et al. A novel lossless passive snubber for soft-switching boost-type converters
Gurunathan et al. Zero-voltage switching DC link single-phase pulsewidth-modulated voltage source inverter
EP0698961A2 (en) Low-loss clamp circuit
JP2006136125A (ja) 電荷蓄積素子の電力制御回路
JPH03103079A (ja) Ｇｔｏサイリスタを用いた電力変換回路に於けるエネルギの回生装置及びその方法
KR101256032B1 (ko) 솔리드 스테이트 스위칭 회로
De et al. Characterization and performance comparison of reverse blocking SiC and Si based switch
JP6582175B2 (ja) Ｄｃ−ｄｃコンバータ装置
CA1151239A (en) Commutation circuits for thyristor inverters
US20050063124A1 (en) Electrical apparatus and a limiting method
JPH06284749A (ja) スナバレス・インバータ
JP4123508B2 (ja) スイッチング電源装置
CN215733441U (zh) 混合式直流断路器
JP2555621B2 (ja) インバ−タのエネルギ−回収回路
JPH0965656A (ja) 高周波インバータ
JPS62250874A (ja) 直列共振負荷用電圧形インバ−タ
Shi Active Controlled Primary Current Cutting-Off ZVZCS PWM Three-Level DC-DC Converter

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111110

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees