JP4865694B2 - プロセッサ装置 - Google Patents
プロセッサ装置 Download PDFInfo
- Publication number
- JP4865694B2 JP4865694B2 JP2007339040A JP2007339040A JP4865694B2 JP 4865694 B2 JP4865694 B2 JP 4865694B2 JP 2007339040 A JP2007339040 A JP 2007339040A JP 2007339040 A JP2007339040 A JP 2007339040A JP 4865694 B2 JP4865694 B2 JP 4865694B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- encryption
- write
- designated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Description
2 外部ROM
3 外部RAM
11 CPU
13 暗号化/復号化制御部
14 鍵保持部
Claims (6)
- 外部メモリが接続された制御ユニットを有し、その外部メモリに対して前記制御ユニットによって暗号化されたデータを書き込み又はその暗号化データの読み出しを行なうプロセッサ装置であって、
前記制御ユニットは、
前記外部メモリに対して書き込み又は読み出しのためのアクセス信号を発生するCPUと、
前記アクセス信号の指定アドレスが第1アドレス領域でありかつ前記アクセス信号が書き込み用のとき前記CPUによって指定されたアドレスを暗号化して前記第1アドレス領域とは異なりかつ前記外部メモリに割り当てられた第2アドレス領域の書き込みアドレスを生成しかつ前記アクセス信号に含まれる書き込みデータを暗号化して書き込み用暗号化データを生成し、前記アクセス信号の指定アドレスが第1アドレス領域でありかつ前記アクセス信号が読み出し用のとき前記CPUによって指定されたアドレスを暗号化して前記第2アドレス領域のアドレスを生成しかつ前記外部メモリから読み出された暗号化データを復号して平文データを生成する暗号化及び復号化手段と、
前記第2アドレス領域の前記書き込みアドレスで指定される前記外部メモリの位置に前記書き込み用暗号化データの書き込みを行い、前記第2アドレス領域の前記読み出しアドレスで指定される前記外部メモリの位置から前記暗号化データを読み出してそれを復号のために前記暗号化及び復号化手段に供給する外部制御手段と、を備え、
前記CPUによって発生された前記アクセス信号の指定アドレスが前記第2アドレス領域であるとき前記アクセス信号は前記暗号化及び復号化手段に供給されることなく前記外部制御手段に直接供給されて前記第2アドレス領域の指定アドレスで指定される前記外部メモリの位置に前記アクセス信号に含まれる書き込みデータが書き込まれ、又は前記第2アドレス領域の指定アドレスで指定される前記外部メモリの位置からデータが読み出され、これにより前記CPUは前記第1アドレス領域と前記第2アドレス領域とのいずれか一方を選択して前記外部メモリの暗号化データ格納領域にアクセス可能にされていることを特徴とするプロセッサ装置。 - 前記暗号化及び復号化手段は、鍵をデータとして保持する鍵保持部を有し、前記書き込みデータをブロック毎に前記鍵を使用して暗号化して前記書き込み用暗号化データを生成し、前記外部メモリから読み出された暗号化データをブロック毎に前記鍵を使用して暗号化して復号して平文データを生成することを特徴とする請求項1記載のプロセッサ装置。
- 前記外部メモリは不揮発性ROMを備え、
前記不揮発性ROMへのデータ書き込み用のアクセス信号が前記CPUによって発生されたときには、前記暗号化及び復号化手段は前記データ書き込み用のアクセス信号に応じて前記CPUによって指定されたアドレスを暗号化して書き込みアドレスを生成しかつ前記データ書き込み命令に含まれる書き込みデータを暗号化して書き込み用暗号化データを生成し、その書き込みアドレス及び書き込み用暗号化データを前記CPUに供給し、
前記CPUは前記暗号化及び復号化手段から得た前記書き込みアドレス及び書き込み用暗号化データを含むアクセス信号を前記暗号化及び復号化手段を介することなく前記外部制御手段に供給して前記不揮発性ROMの前記書き込みアドレスで指定される位置に書き込み用暗号化データを書き込ませることを特徴とする請求項1記載のプロセッサ装置。 - 前記暗号化及び復号化手段によるデータの暗号化においては、1ブロック分の平文データと、そのブロックの先頭アドレスとのXOR(排他的論理和)を演算し、その演算結果にブロック暗号のためのECBモード暗号化を実施し、データの復号化においては、前記暗号化データの1ブロックに対して、ブロック暗号のためのECBモード復号を実施し、その復号結果と該ブロックの先頭アドレスとのXORを演算することにより、平文データを得ることを特徴とする請求項1記載のプロセッサ装置。
- 前記暗号化及び復号化手段によるアドレスの暗号化においては、前記CPUによって指定されたアドレスを1対1の所定の対応関係で前記外部メモリに割り当てられたアドレス範囲内のアドレスに変換し、その変換後のアドレスを前記書き込みアドレス又は前記読み出しアドレスとすることを特徴とする請求項1記載のプロセッサ装置。
- 前記データはプログラムを含むことを特徴とする請求項1記載のプロセッサ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339040A JP4865694B2 (ja) | 2007-12-28 | 2007-12-28 | プロセッサ装置 |
US12/331,587 US8170205B2 (en) | 2007-12-28 | 2008-12-10 | Processor apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339040A JP4865694B2 (ja) | 2007-12-28 | 2007-12-28 | プロセッサ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009163284A JP2009163284A (ja) | 2009-07-23 |
JP4865694B2 true JP4865694B2 (ja) | 2012-02-01 |
Family
ID=40800101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007339040A Active JP4865694B2 (ja) | 2007-12-28 | 2007-12-28 | プロセッサ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8170205B2 (ja) |
JP (1) | JP4865694B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7002759B2 (ja) | 2019-07-12 | 2022-01-20 | 株式会社ノムラテック | 操作部用カバー |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9846789B2 (en) * | 2011-09-06 | 2017-12-19 | International Business Machines Corporation | Protecting application programs from malicious software or malware |
US8578175B2 (en) | 2011-02-23 | 2013-11-05 | International Business Machines Corporation | Secure object having protected region, integrity tree, and unprotected region |
US9298894B2 (en) | 2009-06-26 | 2016-03-29 | International Business Machines Corporation | Cache structure for a computer system providing support for secure objects |
US9773431B2 (en) * | 2009-11-10 | 2017-09-26 | Maxim Integrated Products, Inc. | Block encryption security for integrated microcontroller and external memory system |
CN103154963A (zh) | 2010-10-05 | 2013-06-12 | 惠普发展公司,有限责任合伙企业 | 对地址的加扰和对需存储于存储设备中的写入数据的加密 |
US20130198528A1 (en) * | 2010-10-05 | 2013-08-01 | Craig A. Walrath | Modifying a Length of an Element to Form an Encryption Key |
US9864853B2 (en) | 2011-02-23 | 2018-01-09 | International Business Machines Corporation | Enhanced security mechanism for authentication of users of a system |
JP5225414B2 (ja) * | 2011-03-08 | 2013-07-03 | 株式会社東芝 | 暗号演算装置 |
US9304944B2 (en) * | 2012-03-29 | 2016-04-05 | Broadcom Corporation | Secure memory access controller |
KR20140073384A (ko) * | 2012-12-06 | 2014-06-16 | 삼성전자주식회사 | 보안 부팅을 수행하는 칩 시스템과 이를 이용하는 화상형성장치 및 그 보안 부팅 방법 |
US10192062B2 (en) * | 2014-06-20 | 2019-01-29 | Cypress Semiconductor Corporation | Encryption for XIP and MMIO external memories |
US10691838B2 (en) | 2014-06-20 | 2020-06-23 | Cypress Semiconductor Corporation | Encryption for XIP and MMIO external memories |
US10169618B2 (en) * | 2014-06-20 | 2019-01-01 | Cypress Semiconductor Corporation | Encryption method for execute-in-place memories |
US20160048457A1 (en) * | 2014-08-13 | 2016-02-18 | The Boeing Company | Dynamic memory address remapping in computing systems |
KR20190075363A (ko) * | 2017-12-21 | 2019-07-01 | 삼성전자주식회사 | 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 모듈 |
US10983711B2 (en) * | 2018-01-04 | 2021-04-20 | Montage Technology Co., Ltd. | Memory controller, method for performing access control to memory module |
US10936212B2 (en) * | 2018-01-04 | 2021-03-02 | Montage Technology Co., Ltd. | Memory controller, method for performing access control to memory module |
US11797717B2 (en) * | 2019-05-21 | 2023-10-24 | Micron Technology, Inc. | Bus encryption for non-volatile memories |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5987572A (en) * | 1997-09-29 | 1999-11-16 | Intel Corporation | Method and apparatus employing a dynamic encryption interface between a processor and a memory |
JP3801833B2 (ja) | 2000-02-14 | 2006-07-26 | 株式会社東芝 | マイクロプロセッサ |
JP2003298569A (ja) * | 2002-01-29 | 2003-10-17 | Matsushita Electric Ind Co Ltd | アドレス暗号化装置、アドレス暗号化方法及びアドレス暗号化プログラム |
KR100474526B1 (ko) * | 2002-07-19 | 2005-03-10 | 매그나칩 반도체 유한회사 | 외부 프로그램 코드를 보호할 수 있는 컨트롤 시스템 |
JP4574994B2 (ja) * | 2004-01-26 | 2010-11-04 | 東芝マイクロエレクトロニクス株式会社 | メモリ外付けマイコン |
US20070067644A1 (en) * | 2005-08-26 | 2007-03-22 | International Business Machines Corporation | Memory control unit implementing a rotating-key encryption algorithm |
JP4336690B2 (ja) | 2006-03-15 | 2009-09-30 | パナソニック株式会社 | 外部インターフェースを有する半導体装置 |
JP2007328619A (ja) * | 2006-06-08 | 2007-12-20 | Toshiba Corp | メモリシステム |
JP2008299611A (ja) * | 2007-05-31 | 2008-12-11 | Toshiba Corp | メモリセキュリティ装置 |
-
2007
- 2007-12-28 JP JP2007339040A patent/JP4865694B2/ja active Active
-
2008
- 2008-12-10 US US12/331,587 patent/US8170205B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7002759B2 (ja) | 2019-07-12 | 2022-01-20 | 株式会社ノムラテック | 操作部用カバー |
Also Published As
Publication number | Publication date |
---|---|
US8170205B2 (en) | 2012-05-01 |
JP2009163284A (ja) | 2009-07-23 |
US20090172415A1 (en) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4865694B2 (ja) | プロセッサ装置 | |
US20190384938A1 (en) | Storage apparatus and method for address scrambling | |
US20040172538A1 (en) | Information processing with data storage | |
US8000467B2 (en) | Data parallelized encryption and integrity checking method and device | |
JP6265783B2 (ja) | 暗号化/復号化システム及びその制御方法、並びにプログラム | |
JP2006507583A (ja) | 不揮発性メモリモジュールを有する回路構成および不揮発性メモリモジュールにおけるデータの暗号化/暗号解読の方法 | |
WO2006033347A1 (ja) | 機密情報処理方法、機密情報処理装置、およびコンテンツデータ再生装置 | |
CN111488630A (zh) | 可配置安全存储区域的存储装置及其操作方法 | |
CN110311780A (zh) | 信息处理装置以及信息处理方法 | |
CN114785503B (zh) | 密码卡及其根密钥保护方法、计算机可读存储介质 | |
US10291402B2 (en) | Method for cryptographically processing data | |
JP5532198B2 (ja) | 電子デバイスにおけるセキュリティ・フィーチャー | |
JP4119882B2 (ja) | メモリ情報保護システム、メモリ情報の保護方法、および半導体メモリ | |
KR20180059217A (ko) | 메모리 데이터 보안 처리 장치 및 방법 | |
JP2007336446A (ja) | データ暗号化装置 | |
JP2007193800A (ja) | カード認証システムのセキュリティレベルを向上させる装置及び方法 | |
US20080019506A1 (en) | Encryption/Decryption Apparatus, System and Method | |
CN113297546A (zh) | 一种复合加密的代码保护方法及装置 | |
JP6636006B2 (ja) | 暗号化/復号化システム及びその制御方法、並びにプログラム | |
JP2002305515A5 (ja) | ||
CN201655334U (zh) | 非易失性存储器保护*** | |
JP2008003774A (ja) | マイクロコンピュータ | |
JP2006351160A (ja) | コンピュータシステム、及びディスク装置 | |
JP7063628B2 (ja) | 暗号化装置、暗号化方法およびプログラム | |
JP3797531B2 (ja) | ディジタルデータの不正コピー防止システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101214 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101220 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4865694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |