JP4864402B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4864402B2 JP4864402B2 JP2005283227A JP2005283227A JP4864402B2 JP 4864402 B2 JP4864402 B2 JP 4864402B2 JP 2005283227 A JP2005283227 A JP 2005283227A JP 2005283227 A JP2005283227 A JP 2005283227A JP 4864402 B2 JP4864402 B2 JP 4864402B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- film
- substrate
- copper
- polishing cloth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F3/00—Brightening metals by chemical means
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
- B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/02—Polishing compositions containing abrasives or grinding agents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Description
本発明は、半導体装置の製造方法及び研磨方法に係り、例えば、銅（Ｃｕ）膜を研磨する工程を有する半導体装置の製造方法に関する。
近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はＬＳＩの高速化を達成するために、配線材料を従来のアルミ（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ＣＭＰ）により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である。さらに、多層Ｃｕ配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール（孔）及び上層配線用のトレンチ（配線溝）を形成した後に、ヴィアホールとトレンチに配線材料となるＣｕを同時に埋め込み、さらに、上層の不要なＣｕをＣＭＰにより除去し平坦化することにより埋め込み配線を形成する。
ここで、最近は層間絶縁膜として比誘電率の低い低誘電率材料膜（ｌｏｗ−ｋ膜）を用いることが検討されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ２膜）から比誘電率ｋが例えば３．５以下のｌｏｗ−ｋ膜を用いることにより、配線間の寄生容量を低減することが試みられている。
しかしながら、ｌｏｗ−ｋ膜は、低誘電率を達成するために多孔質構造であることが多く、機械的な強度が乏しいため、Ｃｕ膜のＣＭＰ加工中に、Ｃｕ膜の膜剥れが生じてしまうことがある。Ｃｕ膜の膜剥れが生じてしまっては、配線を形成することができない。
以上のように、特に次世代の高性能ＬＳＩでは、ＲＣ遅延を緩和するためｌｏｗ−ｋ膜が用いられるため、膜剥れや、膜自体の破壊に注意する必要がある。そのためには、低摩擦で安定（好ましくは温度上昇なく）した研磨が要求される。
しかしながら、ｌｏｗ−ｋ膜は、低誘電率を達成するために多孔質構造であることが多く、機械的な強度が乏しいため、Ｃｕ膜のＣＭＰ加工中に、Ｃｕ膜の膜剥れが生じてしまうことがある。Ｃｕ膜の膜剥れが生じてしまっては、配線を形成することができない。
以上のように、特に次世代の高性能ＬＳＩでは、ＲＣ遅延を緩和するためｌｏｗ−ｋ膜が用いられるため、膜剥れや、膜自体の破壊に注意する必要がある。そのためには、低摩擦で安定（好ましくは温度上昇なく）した研磨が要求される。
そして、スループット向上のためには、Ｃｕ研磨速度を向上させることが望ましいが、Ｃｕ研磨速度を向上させれば、研磨布とＣｕ膜との摩擦も大きくなり、Ｃｕ膜の膜剥れの可能性もより大きくなってしまう。
また、ｌｏｗ−ｋ膜へのＣｕの拡散を防止するために、Ｃｕ膜とｌｏｗ−ｋ膜との間には、タンタル（Ｔａ）等のバリアメタル膜を形成することが一般的である。そして、かかるバリアメタル膜も不要な部分をＣＭＰにより除去し平坦化される。ここで、バリアメタル膜の研磨に関連する技術として、バリアメタル膜の研磨速度を向上させるために、スラリーと共にＣｕイオン溶液を滴下しながらバリアメタル膜を研磨するという技術が文献に記載されている（例えば、特許文献１参照）。
特開２００１−２０３１７８号公報
本発明は、上述した問題点を克服し、基板上の膜に対し、膜の膜剥れを防止する研磨方法、或いは半導体装置の製造方法を提供することを目的とする。
本発明の一態様の半導体装置の製造方法は、
表面に銅膜を含まない基板を用いて、銅水溶液と所定の薬液とを研磨布上に供給し、前記研磨布上に銅含有物質を形成し、前記研磨布の表面のくぼみに、形成された銅含有物質を沈降させる銅含有物質形成工程と、
前記研磨布上に前記銅含有物質が形成された後に、前記研磨布を用いて、表面に銅膜を含む複数の基板をダミー研磨を行わずに順に研磨する研磨工程と、
を備えたことを特徴とする。
或いは、本発明の他の態様の半導体装置の製造方法は、
表面に銅膜を含まない基板を用いて、銅を含む研磨布上に所定の薬液を供給し、前記研磨布上に銅含有物質を形成し、前記研磨布の表面のくぼみに、形成された銅含有物質を沈降させる銅含有物質形成工程と、
前記研磨布上に前記銅含有物質が形成された後に、前記研磨布を用いて、表面に銅膜を含む複数の基板をダミー研磨を行わずに順に研磨する研磨工程と、
を備えたことを特徴とする。
表面に銅膜を含まない基板を用いて、銅水溶液と所定の薬液とを研磨布上に供給し、前記研磨布上に銅含有物質を形成し、前記研磨布の表面のくぼみに、形成された銅含有物質を沈降させる銅含有物質形成工程と、
前記研磨布上に前記銅含有物質が形成された後に、前記研磨布を用いて、表面に銅膜を含む複数の基板をダミー研磨を行わずに順に研磨する研磨工程と、
を備えたことを特徴とする。
或いは、本発明の他の態様の半導体装置の製造方法は、
表面に銅膜を含まない基板を用いて、銅を含む研磨布上に所定の薬液を供給し、前記研磨布上に銅含有物質を形成し、前記研磨布の表面のくぼみに、形成された銅含有物質を沈降させる銅含有物質形成工程と、
前記研磨布上に前記銅含有物質が形成された後に、前記研磨布を用いて、表面に銅膜を含む複数の基板をダミー研磨を行わずに順に研磨する研磨工程と、
を備えたことを特徴とする。
また、本発明の他の態様の半導体装置の製造方法は、
銅含有めっき液を用いて基板の表面に銅膜をめっきするめっき工程と、
前記銅含有めっき液と所定の薬液とを研磨布上に供給する供給工程と、
前記供給工程の後、前記研磨布を用いて前記基板の表面にめっきされた前記銅膜を研磨する研磨工程と、
を備えたことを特徴とする。
銅含有めっき液を用いて基板の表面に銅膜をめっきするめっき工程と、
前記銅含有めっき液と所定の薬液とを研磨布上に供給する供給工程と、
前記供給工程の後、前記研磨布を用いて前記基板の表面にめっきされた前記銅膜を研磨する研磨工程と、
を備えたことを特徴とする。
また、本発明の一態様の研磨方法は、
表面に銅膜が形成された複数の基板を研磨する研磨方法において、
研磨布上に銅含有物質を形成する銅含有物質形成工程と、
前記研磨布上に前記銅含有物質が形成された後、前記研磨布を用いて前記複数の基板の表面を順に研磨する研磨工程と、
を備えたことを特徴とする。
表面に銅膜が形成された複数の基板を研磨する研磨方法において、
研磨布上に銅含有物質を形成する銅含有物質形成工程と、
前記研磨布上に前記銅含有物質が形成された後、前記研磨布を用いて前記複数の基板の表面を順に研磨する研磨工程と、
を備えたことを特徴とする。
本発明によれば、基板と研磨布との摩擦抵抗を小さくすることができる。その結果、基板上の膜に対し、膜剥れを防止することができる。
実施の形態１．
Ｃｕ配線の実用化に当たって、Ｃｕ研磨速度が例えば１０００ｎｍ／ｍｉｎ以上で、Ｃｕのディッシング（ｄｉｓｈｉｎｇ）を２０ｎｍ以下に抑制しつつ、バリアメタル膜で研磨をストップするような第１の金属研磨と、Ｃｕのディッシングと絶縁膜のエロージョン（ｅｒｏｓｉｏｎ）を例えば２０ｎｍ以下に抑えつつ、バリアメタル膜をタッチアップ研磨する第２の金属研磨が要求されている。以下、実施の形態１では、特に、第１の金属研磨について重点をおいて説明する。
Ｃｕ配線の実用化に当たって、Ｃｕ研磨速度が例えば１０００ｎｍ／ｍｉｎ以上で、Ｃｕのディッシング（ｄｉｓｈｉｎｇ）を２０ｎｍ以下に抑制しつつ、バリアメタル膜で研磨をストップするような第１の金属研磨と、Ｃｕのディッシングと絶縁膜のエロージョン（ｅｒｏｓｉｏｎ）を例えば２０ｎｍ以下に抑えつつ、バリアメタル膜をタッチアップ研磨する第２の金属研磨が要求されている。以下、実施の形態１では、特に、第１の金属研磨について重点をおいて説明する。
以下、図面を用いて、実施の形態１について説明する。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、ＳｉＯ２膜の薄膜を形成するＳｉＯ２膜形成工程（Ｓ１０２）、タングステン（Ｗ）膜の薄膜を形成するＷ膜形成工程（Ｓ１０４）、低誘電率の絶縁性材料からなるｌｏｗ−ｋ膜の薄膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０６）、キャップ膜の薄膜を形成するキャップ膜形成工程（Ｓ１０８）、開口部を形成する開口部形成工程（Ｓ１１０）、導電性材料を用いた導電性材料膜の薄膜を形成する導電性材料膜形成工程として、バリアメタル膜形成工程（Ｓ１１２）、シード膜形成工程（Ｓ１１４）、Ｃｕ膜を形成する銅膜形成工程の一例となるめっき工程（Ｓ１１６）と、供給工程或いは銅含有物質形成工程の一例となる研磨前処理工程（Ｓ１１８）と、研磨工程（Ｓ１２０）という一連の工程を実施する。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、ＳｉＯ２膜の薄膜を形成するＳｉＯ２膜形成工程（Ｓ１０２）、タングステン（Ｗ）膜の薄膜を形成するＷ膜形成工程（Ｓ１０４）、低誘電率の絶縁性材料からなるｌｏｗ−ｋ膜の薄膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０６）、キャップ膜の薄膜を形成するキャップ膜形成工程（Ｓ１０８）、開口部を形成する開口部形成工程（Ｓ１１０）、導電性材料を用いた導電性材料膜の薄膜を形成する導電性材料膜形成工程として、バリアメタル膜形成工程（Ｓ１１２）、シード膜形成工程（Ｓ１１４）、Ｃｕ膜を形成する銅膜形成工程の一例となるめっき工程（Ｓ１１６）と、供給工程或いは銅含有物質形成工程の一例となる研磨前処理工程（Ｓ１１８）と、研磨工程（Ｓ１２０）という一連の工程を実施する。
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のＳｉＯ２膜形成工程（Ｓ１０２）からｌｏｗ−ｋ膜形成工程（Ｓ１０６）までを示している。それ以降の工程は後述する。
図２では、図１のＳｉＯ２膜形成工程（Ｓ１０２）からｌｏｗ−ｋ膜形成工程（Ｓ１０６）までを示している。それ以降の工程は後述する。
図２（ａ）において、ＳｉＯ２膜形成工程として、基板２００の表面にＣＶＤ（化学気相成長）法によって、例えば、膜厚５００ｎｍのＳｉＯ２膜の薄膜を堆積し、絶縁膜となるＳｉＯ２膜２１０を形成する。また、基板２００として、例えば、直径２００ミリのシリコンウェハを用いる。ここでは、デバイス部分の形成を省略している。
図２（ｂ）において、Ｗ膜形成工程として、ＳｉＯ２膜２１０に選択的にデバイス部分に到達する開口部となるホール（孔）を形成し、バリアメタルとして例えば窒化チタン（ＴｉＮ）膜２１４の薄膜をホールの側面および底面に堆積させた後、タングステン（Ｗ）膜２１６の薄膜でホールを埋め込み、プラグを形成する。例えば、開口部の形成はエッチングにより形成し、ＴｉＮ膜２１４やＷ膜２１６はＣＶＤ法によって成膜した後、ＣＭＰにより開口部以外に堆積したＴｉＮ膜２１４やＷ膜２１６を除去すればよい。
図２（ｃ）において、ｌｏｗ−ｋ膜形成工程として、基板２００の上に形成されたＳｉＯ２膜２１０の上に多孔質の低誘電率絶縁性材料を用いたｌｏｗ−ｋ膜２２０の薄膜を例えば８０ｎｍの厚さで形成する。ｌｏｗ−ｋ膜２２０を形成することで、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。ここでは、一例として、比誘電率が２．５未満の低誘電率絶縁材料となるポリメチルシロキサンを用いたＬＫＤ（Ｌｏｗ−Ｋ Ｄｉｅｌｅｃｔｒｉｃ ｍａｔｅｒｉａｌ：ＪＳＲ製）を用いてｌｏｗ−ｋ膜２２０を形成する。ｌｏｗ−ｋ膜２２０の材料としては、ポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるｌｏｗ−ｋ膜２２０の材料では、比誘電率が２．５未満の低誘電率を得ることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ ｏｎ ｄｉｅｌｅｃｔｒｉｃ ｃｏａｔｉｎｇ）法を用いることができる。例えば、スピナーで成膜し、このウエハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。ｌｏｗ−ｋ材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１のキャップ膜形成工程（Ｓ１０８）からバリアメタル膜形成工程（Ｓ１１２）までを示している。それ以降の工程は後述する。
図３では、図１のキャップ膜形成工程（Ｓ１０８）からバリアメタル膜形成工程（Ｓ１１２）までを示している。それ以降の工程は後述する。
図３（ａ）において、キャップ膜形成工程として、ｌｏｗ−ｋ膜２２０上にＣＶＤ法によってキャップ絶縁膜として炭酸化シリコン（ＳｉＯＣ）を例えば膜厚１６０ｎｍ堆積することで、ＳｉＯＣ膜２２２の薄膜を形成する。ＳｉＯＣ膜２２２を形成することで、直接リソグラフィーを行うことが困難なｌｏｗ−ｋ膜２２０を保護し、ｌｏｗ−ｋ膜２２０にパターンを形成することができる。キャップ絶縁膜の材料として、ＳｉＯＣの他に、ＴＥＯＳ（テトラエトキシシラン）、ＳｉＣ、炭水化シリコン（ＳｉＣＨ）、炭窒化シリコン（ＳｉＣＮ）、ＳｉＯＣＨからなる群から選択される少なくとも一種の比誘電率２．５以上の絶縁材料を用いて形成しても構わない。ここでは、ＣＶＤ法によって成膜しているが、その他の方法を用いても構わない。
図３（ｂ）において、開口部形成工程として、リソグラフィー工程とドライエッチング工程でダマシン配線を作製するための配線溝構造である開口部１５０をＳｉＯＣ膜２２２とｌｏｗ−ｋ膜２２０内に形成する。開口部は、ＳｉＯＣ膜２２２とｌｏｗ−ｋ膜２２０との膜厚合計の例えば２４０ｎｍの深さで形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経てＳｉＯＣ膜２２２の上にレジスト膜が形成された基板２００に対し、露出したＳｉＯＣ膜２２２とその下層に位置するｌｏｗ−ｋ膜２２０をＳｉＯ２膜２１０をエッチングストッパとして異方性エッチング法により除去して開口部１５０を形成すればよい。異方性エッチング法を用いることで、基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。
図３（ｃ）において、バリアメタル膜形成工程として、開口部形成工程により形成された開口部１５０及びＳｉＯＣ膜２２２表面にバリアメタル材料を用いたバリアメタル膜２４０を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内でチタン（Ｔｉ）膜の薄膜を例えば膜厚１０ｎｍ堆積し、バリアメタル膜２４０を形成する。バリアメタル材料の堆積方法としては、ＰＶＤ法に限らず、原子層気相成長（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ法、あるいは、ａｔｏｍｉｃ ｌａｙｅｒ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ法）やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。また、バリアメタル膜の材料としては、Ｔｉの他、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）もしくはＴａとＴａＮ等これらを組合せて用いた積層膜であっても構わない。
図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図４では、図１のシード膜形成工程（Ｓ１１４）から研磨工程（Ｓ１２０）までを示している。
図４では、図１のシード膜形成工程（Ｓ１１４）から研磨工程（Ｓ１２０）までを示している。
図４（ａ）において、シード膜形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４０が形成された開口部１５０内壁及び基板２００表面に堆積（形成）させる。ここでは、シード膜２５０を例えば膜厚５０ｎｍ堆積させる。
図４（ｂ）において、めっき工程として、シード膜２５０をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６０の薄膜を開口部１５０及び基板２００表面に堆積させる。ここでは、膜厚１２００ｎｍのＣｕ膜２６０を堆積させ、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。
ここでは、複数の基板２００（例えば、２５枚）を１つのロットとして、上述した各工程を経た同様の複数の基板２００を作製しておく。
図５は、研磨前処理工程とロット生産する基板の研磨工程の流れを説明するための図である。
各基板２００の開口部１５０からはみ出た余分なＣｕ膜２６０をＣＭＰにより研磨する前に、研磨前処理工程（Ｓ１１８）として、例えば、準備が簡単で、繰り返し使用可能なシリコン（Ｓｉ）ウエハやシリコン酸化膜が表面に形成されたウエハ等のダミー基板となる基板を用いてダミー研磨するダミー研磨工程と、研磨布の目立てをするためのコンディショニング工程とを行なう。そして、ロット品となる複数のサンプル基板２００の先頭（第１番目）の基板２００の研磨を行なう基板研磨工程と研磨布の目立てをするためのコンディショニング工程とを行なう。続いて、第２番目の基板２００の基板研磨工程とコンディショニング工程、第３番目の基板２００の基板研磨工程とコンディショニング工程、・・・と連続してロット品の各基板を研磨する。
各基板２００の開口部１５０からはみ出た余分なＣｕ膜２６０をＣＭＰにより研磨する前に、研磨前処理工程（Ｓ１１８）として、例えば、準備が簡単で、繰り返し使用可能なシリコン（Ｓｉ）ウエハやシリコン酸化膜が表面に形成されたウエハ等のダミー基板となる基板を用いてダミー研磨するダミー研磨工程と、研磨布の目立てをするためのコンディショニング工程とを行なう。そして、ロット品となる複数のサンプル基板２００の先頭（第１番目）の基板２００の研磨を行なう基板研磨工程と研磨布の目立てをするためのコンディショニング工程とを行なう。続いて、第２番目の基板２００の基板研磨工程とコンディショニング工程、第３番目の基板２００の基板研磨工程とコンディショニング工程、・・・と連続してロット品の各基板を研磨する。
研磨前処理工程（Ｓ１１８）では、ＣＭＰ装置の研磨布上に銅含有物質を形成する。
図６は、ＣＭＰ装置の構成を示す概念図である。
図６において、研磨装置の一例となるロータリ型のＣＭＰ装置では、ターンテーブル５２０上に配置された研磨布５２５上に、研磨面を下に向けてダミー基板となる基板３００をキャリア５１０が保持する。そして、図示していない供給ノズルから供給される純水にて研磨布５２５上を流したのち、供給工程として、供給ノズル５３０から薬液の一例となる研磨液５４０を供給すると共に、供給ノズル５３２からＣｕ水溶液５４２を供給する。キャリア５１０を回転することで基板３００を回転させ、ターンテーブル５２０も回転させる。ターンテーブル５２０の回転方向先に位置する基板３００の手前に研磨液５４０とＣｕ水溶液５４２とを供給することで、研磨液５４０とＣｕ水溶液５４２とが基板３００面内に供給される。研磨液５４０とＣｕ水溶液５４２とを用いたダミー研磨工程が終了後、研磨布５２５上の研磨液５４０とＣｕ水溶液５４２とを図示していない供給ノズルから供給される純水にて流し、置換する。
図６は、ＣＭＰ装置の構成を示す概念図である。
図６において、研磨装置の一例となるロータリ型のＣＭＰ装置では、ターンテーブル５２０上に配置された研磨布５２５上に、研磨面を下に向けてダミー基板となる基板３００をキャリア５１０が保持する。そして、図示していない供給ノズルから供給される純水にて研磨布５２５上を流したのち、供給工程として、供給ノズル５３０から薬液の一例となる研磨液５４０を供給すると共に、供給ノズル５３２からＣｕ水溶液５４２を供給する。キャリア５１０を回転することで基板３００を回転させ、ターンテーブル５２０も回転させる。ターンテーブル５２０の回転方向先に位置する基板３００の手前に研磨液５４０とＣｕ水溶液５４２とを供給することで、研磨液５４０とＣｕ水溶液５４２とが基板３００面内に供給される。研磨液５４０とＣｕ水溶液５４２とを用いたダミー研磨工程が終了後、研磨布５２５上の研磨液５４０とＣｕ水溶液５４２とを図示していない供給ノズルから供給される純水にて流し、置換する。
図７は、コンディショニングの様子を説明するための概念図である。
研磨液５４０とＣｕ水溶液５４２とを用いたダミー研磨工程が終了後、コンディショニング工程として、ＣＭＰ装置のドレッサ３１０を回転させながら、回転する研磨布５２５上に押し当てて、ダミー研磨により目が詰まった研磨布５２５の目立てを行なうことでコンディショニングを行なう。
研磨液５４０とＣｕ水溶液５４２とを用いたダミー研磨工程が終了後、コンディショニング工程として、ＣＭＰ装置のドレッサ３１０を回転させながら、回転する研磨布５２５上に押し当てて、ダミー研磨により目が詰まった研磨布５２５の目立てを行なうことでコンディショニングを行なう。
図８は、図６に示すＣＭＰ装置の断面構成を示す概念図である。
研磨布５２５が貼付されたターンテーブル５２０を１０〜１５０ｍｉｎ−１（１０〜１５０ｒｐｍ）で回転させつつ、基板３００を保持したキャリア５１０により基板３００を研磨布５２５に９．８×１０３〜６．９×１０４Ｐａ（１００〜７００ｇｆ／ｃｍ２）の研磨荷重Ｐで当接させた。キャリア５１０の回転数は１０〜１２０ｍｉｎ−１（１０〜１２０ｒｐｍ）とし、研磨布５２５上には、供給ノズル５３０から０．０５〜０．３Ｌ／ｍｉｎ（５０〜３００ｃｃ／ｍｉｎ）の流量で研磨液５４０を供給した。そして、供給ノズル５３２から０．００５〜０．２Ｌ／ｍｉｎ（５〜２００ｃｃ／ｍｉｎ）の流量でＣｕ水溶液５４２を供給した。研磨布５２５としてはＩＣ１０００（ＲＯＤＥＬ社）を用いた。研磨時間は、後の第１の金属研磨工程において基板２００の表面のＣｕ膜２６０，２５０を全て研磨除去できる時間に、さらに＋３０％のオーバーポリッシュをおこなった。
研磨布５２５が貼付されたターンテーブル５２０を１０〜１５０ｍｉｎ−１（１０〜１５０ｒｐｍ）で回転させつつ、基板３００を保持したキャリア５１０により基板３００を研磨布５２５に９．８×１０３〜６．９×１０４Ｐａ（１００〜７００ｇｆ／ｃｍ２）の研磨荷重Ｐで当接させた。キャリア５１０の回転数は１０〜１２０ｍｉｎ−１（１０〜１２０ｒｐｍ）とし、研磨布５２５上には、供給ノズル５３０から０．０５〜０．３Ｌ／ｍｉｎ（５０〜３００ｃｃ／ｍｉｎ）の流量で研磨液５４０を供給した。そして、供給ノズル５３２から０．００５〜０．２Ｌ／ｍｉｎ（５〜２００ｃｃ／ｍｉｎ）の流量でＣｕ水溶液５４２を供給した。研磨布５２５としてはＩＣ１０００（ＲＯＤＥＬ社）を用いた。研磨時間は、後の第１の金属研磨工程において基板２００の表面のＣｕ膜２６０，２５０を全て研磨除去できる時間に、さらに＋３０％のオーバーポリッシュをおこなった。
研磨液５４０は、錯体形成剤となるキナルジン酸（０．３ｗｔ％）、有機酸となるシュウ酸（０．１ｗｔ％）、砥粒となるコロイダルシリカ（０．６ｗｔ％）、界面活性剤となるポリオキシエチレンアルキルエーテル（０．０５ｗｔ％）、酸化剤となる過硫酸アンモニウム（１．５ｗｔ％）をそれぞれ純水に配合し、水酸化カリウム（ＫＯＨ）でｐＨ９に調整した。Ｃｕ水溶液５４２は、０．２ｗｔ％の硫酸銅水溶液を用いた。
図９は、研磨布の断面を示す概念図である。
Ｃｕ研磨用の研磨布５２５は、例えば、ポリウレタン等の材料が使用され、断面として見ると内部に例えば、５０〜１００μｍの大きさの気泡５２６が存在している。そして、ある面でカットされた研磨布５２５の表面にも気泡５２６による開口部ｈ（くぼみ）が形成されている。研磨液５４０とＣｕ水溶液５４２とが研磨布５２５上に供給され、キャリア５１０とターンテーブル５２０が回転すると、基板３００により研磨布５２５上に研磨液５４０とＣｕ水溶液５４２とがまんべんなく供給される。そして、硫酸銅水溶液中のＣｕと研磨液５４０中の錯体形成剤となるキナルジン酸とが反応し、図９に示すように研磨布５２５上に銅含有物質の一例である水に不溶性のＣｕ錯体（Ｃｕ−Ｒ）が適度に形成される。
Ｃｕ研磨用の研磨布５２５は、例えば、ポリウレタン等の材料が使用され、断面として見ると内部に例えば、５０〜１００μｍの大きさの気泡５２６が存在している。そして、ある面でカットされた研磨布５２５の表面にも気泡５２６による開口部ｈ（くぼみ）が形成されている。研磨液５４０とＣｕ水溶液５４２とが研磨布５２５上に供給され、キャリア５１０とターンテーブル５２０が回転すると、基板３００により研磨布５２５上に研磨液５４０とＣｕ水溶液５４２とがまんべんなく供給される。そして、硫酸銅水溶液中のＣｕと研磨液５４０中の錯体形成剤となるキナルジン酸とが反応し、図９に示すように研磨布５２５上に銅含有物質の一例である水に不溶性のＣｕ錯体（Ｃｕ−Ｒ）が適度に形成される。
図１０は、コンディショニング後の研磨布の断面を示す概念図である。
ダミー研磨後のコンディショニング工程により銅含有物質であるＣｕ錯体（Ｃｕ−Ｒ）のほとんどは、研磨布５２５の表面から除去されるが、図１０に示すように、一部は研磨布５２５の表面の開口部ｈ（くぼみ）に沈降して残っている。かかる状態で、ロット品のサンプルとなる基板２００表面を研磨する。
ダミー研磨後のコンディショニング工程により銅含有物質であるＣｕ錯体（Ｃｕ−Ｒ）のほとんどは、研磨布５２５の表面から除去されるが、図１０に示すように、一部は研磨布５２５の表面の開口部ｈ（くぼみ）に沈降して残っている。かかる状態で、ロット品のサンプルとなる基板２００表面を研磨する。
図４（ｃ）において、研磨工程の一部となる第１の金属研磨工程として、ＣＭＰ法によって、Ｃｕ研磨速度が例えば１０００ｎｍ／ｍｉｎ以上で、Ｃｕのディッシング（ｄｉｓｈｉｎｇ）を２０ｎｍ以下に抑制しつつ、バリアメタル膜でストップするように基板２００の表面を研磨して、開口部以外にＳｉＯＣ膜２２２の表面に堆積されたＣｕ膜２６０及びシード膜２５０を研磨除去する。ロット品のサンプルとなる基板２００表面の研磨条件は、供給ノズル５３２からＣｕ水溶液５４２を供給しない点以外は、ダミー研磨における研磨条件と同様であるため説明を省略する。
ここで、Ｃｕ水溶液５４２を供給せずにダミー基板として酸化膜を研磨し、連続してＣｕ付きのサンプル基板を研磨する研磨方法では、ダミー直後のサンプルで膜剥がれが多く発生していた。すなわち、半導体装置をロット生産する場合には、特に第１番目の基板について研磨する際にＣｕの膜剥がれが生じる場合が多く、状況を調査したところ、２４．２％の確率で膜剥がれが生じていることが分かった。かかるダミー直後のサンプルとなる基板２００と研磨布５２５との摩擦抵抗値を、ターンテーブル５２０を回転させるための電流値として測定したところ１０Ａであった。これに対し、本実施の形態のようにＣｕ水溶液５４２を供給してダミー基板上の酸化膜を研磨し、連続してＣｕ付きのサンプル基板を研磨する研磨方法では、膜剥がれが生じなかった。そして、かかる場合のターンテーブル５２０を回転させるための電流値を測定したところ８Ａであった。すなわち、ロット品のサンプルとなる基板２００上のＣｕを研磨する前にＣｕ水溶液５４２と研磨液５４０とを供給して、研磨布５２５上に銅含有物質であるＣｕ錯体（Ｃｕ−Ｒ）を形成しておくことにより、基板２００と研磨布５２５との摩擦抵抗を下げることができる。そして、基板２００と研磨布５２５との摩擦抵抗を下げることにより膜剥がれを抑制することができる。しかも、研磨荷重を下げる手法により基板２００と研磨布５２５との摩擦抵抗を下げた場合とは異なりＣｕ研磨速度を落とさずに膜剥がれを抑制することができる。
そして、第１番目の基板２００の研磨を行なう基板研磨工程と研磨布５２５の目立てをするためのコンディショニング工程との終了後、続いて、第２番目の基板２００の基板研磨工程とコンディショニング工程、第３番目の基板２００の基板研磨工程とコンディショニング工程、・・・と連続してロット品の各基板を研磨する。第２番目以降の基板２００の研磨工程でも、研磨布５２５の表面の開口部ｈ（くぼみ）に沈降したＣｕ錯体（Ｃｕ−Ｒ）が残っているので、あえてＣｕ水溶液５４２と研磨液５４０とを供給したダミー研磨をしなくても膜剥がれを抑制することができる。
ここで、ダミー研磨終了後、第１番目の基板２００の研磨は、生成したＣｕ錯体の変質を回避する観点から所定の時間内に開始することが望ましい。例えば、４〜６分以内に開始することが望ましい。また、それ以上の時間が経過した場合は、再度、Ｃｕ水溶液５４２と研磨液５４０とを供給したダミー研磨を行なってから所定の時間内に第１番目の基板２００の研磨を開始することが望ましい。また、第２番目以降の基板２００の研磨も、前回の基板２００の研磨終了後、同様の理由で所定の時間内に開始することが望ましい。例えば、４〜６分以内に開始することが望ましい。それ以上の時間が経過した場合は、再度、Ｃｕ水溶液５４２と研磨液５４０とを供給したダミー研磨を行なってから所定の時間内に研磨を開始することが望ましい。
また、Ｃｕ水溶液５４２は、硫酸銅水溶液の他に、シアン化銅水溶液、ピロリン酸銅水溶液、銅をアンモニアに溶かした水溶液等であっても構わない。また研磨液５４０において、錯体形成剤として、キナルジン酸の他に、ベンゾトリアゾール、アラニン、グリシン、マレイン酸、シュウ酸、クエン酸、リンゴ酸、マロン酸等であっても構わない。酸化剤として、過硫化アンモニウムの他に、過硫化カリウム、過酸化水素、硝酸第二鉄、硝酸ニアンモニウムセリウム、硫酸鉄、オゾン、過ヨウ素酸カリウム等であっても構わない。さらに、本実施の形態では、研磨前処理工程として、研磨液を供給しているが、これに限るものではなく、Ｃｕ水溶液５４２と錯体形成剤の水溶液とを供給することでも好適である。
また、直径２００ｍｍのシリコンウェハを研磨する場合に用いられる直径が６００ｍｍの研磨布５２５に対し、０．０３ｇ以上のＣｕが供給されていれば構わない。そして、かかる量のＣｕと錯体を構成するだけの量の錯体形成剤が供給されていれば構わない。Ｃｕと錯体形成剤の供給量は、研磨布５２５の表面積に比例して増減させれば良い。
ここで、上述した例では、ロット品のサンプルとなる基板２００の研磨の際には、Ｃｕ水溶液５４２を供給していないが、供給しても構わない。
図１１は、洗浄装置の構成の一例を示す概念図である。
研磨工程後、洗浄工程として、ＣＭＰ後洗浄プロセスのステップの一部として、図示していない保持具にて研磨された研磨面を上にして基板２００を保持する。そして、図示していない回転軸の回転により基板２００を回転させながら、図１１に示す供給口７３０から供給液７４０を供給し、自転するブラシ７５０とブラシ７５２とで挟持されブラシスクラブされる。
研磨工程後、洗浄工程として、ＣＭＰ後洗浄プロセスのステップの一部として、図示していない保持具にて研磨された研磨面を上にして基板２００を保持する。そして、図示していない回転軸の回転により基板２００を回転させながら、図１１に示す供給口７３０から供給液７４０を供給し、自転するブラシ７５０とブラシ７５２とで挟持されブラシスクラブされる。
図１２は、別の洗浄装置の構成の一例を示す概念図である。
図１１に示したブラシスクラブ洗浄（或いは、ロールブラシ洗浄ともいう）後のリンスプロセスのステップとして、図１２において、回転テーブル８２０上に配置された４つの保持具８１０にて基板２００を保持する。そして、回転軸８６０の回転により回転テーブル８２０が回転することで、基板２００を回転させながら供給口８３０から純水８４０を供給することで、リンス洗浄を行なう。ここでは、上面のみリンス洗浄を行なっているが、両面リンス洗浄しても構わない。
図１１に示したブラシスクラブ洗浄（或いは、ロールブラシ洗浄ともいう）後のリンスプロセスのステップとして、図１２において、回転テーブル８２０上に配置された４つの保持具８１０にて基板２００を保持する。そして、回転軸８６０の回転により回転テーブル８２０が回転することで、基板２００を回転させながら供給口８３０から純水８４０を供給することで、リンス洗浄を行なう。ここでは、上面のみリンス洗浄を行なっているが、両面リンス洗浄しても構わない。
そして、研磨工程の一部となる第２の金属研磨工程として、ＣＭＰ法によって、Ｃｕのディッシングと絶縁膜のエロージョン（ｅｒｏｓｉｏｎ）を例えば２０ｎｍ以下に抑えつつ基板２００の表面をタッチアップ研磨して、開口部以外にＳｉＯＣ膜２２２の表面に堆積されたバリアメタル膜２４０を研磨除去することにより、平坦化し、図４（ｃ）に表したようなＣｕ配線となる埋め込み構造を形成する。
ここで、研磨前処理工程において、Ｃｕ水溶液５４２を供給せずにダミー基板として酸化膜を研磨し、研磨工程の一部となる第１の金属研磨工程として、連続してＣｕ付きのサンプル基板を研磨する研磨方法では、ダミー直後のサンプルの形状を評価すると被覆率９０％の７０μｍ配線部のエロージョンは３０ｎｍであった。これに対し、本実施の形態のように、研磨前処理工程においてＣｕ水溶液５４２と研磨液５４０とを供給してダミー基板として酸化膜を研磨し、研磨工程の一部となる第１の金属研磨工程として、連続してＣｕ付きのサンプル基板を研磨する研磨方法では、ダミー直後のサンプルの形状を評価すると被覆率９０％の７０μｍ配線部のエロージョンは１５ｎｍとなった。すなわち、本実施の形態によりエロージョンを抑制することができる。
以上の説明において、ダミー基板となる基板３００を用いて、Ｃｕ水溶液５４２と研磨液５４０とを研磨布５２５上に広げているが、これに限るものではない。
図１３は、研磨前処理工程におけるＣｕ水溶液と研磨液とを研磨布上に広げるための他の手法を説明するための図である。
図１３に示すように、ここでは、基板３００を用いずに、キャリア５１０のリング状に形成されたリテーナリング５１２のみを研磨布５２５に押し付けながら、研磨布５２５上にＣｕ水溶液５４２と研磨液５４０とを供給するように構成しても好適である。かかる構成により、リテーナリング５１２の外周面或いは底面等でＣｕ水溶液５４２と研磨液５４０とを研磨布５２５全体に広げることができる。その結果、Ｃｕ錯体（Ｃｕ−Ｒ）が研磨布５２５全体で形成され、研磨布５２５全体を均一な状態にすることができる。リテーナリング５１２を用いることで、ダミー基板を用意しなくても済ますことができる。
図１３は、研磨前処理工程におけるＣｕ水溶液と研磨液とを研磨布上に広げるための他の手法を説明するための図である。
図１３に示すように、ここでは、基板３００を用いずに、キャリア５１０のリング状に形成されたリテーナリング５１２のみを研磨布５２５に押し付けながら、研磨布５２５上にＣｕ水溶液５４２と研磨液５４０とを供給するように構成しても好適である。かかる構成により、リテーナリング５１２の外周面或いは底面等でＣｕ水溶液５４２と研磨液５４０とを研磨布５２５全体に広げることができる。その結果、Ｃｕ錯体（Ｃｕ−Ｒ）が研磨布５２５全体で形成され、研磨布５２５全体を均一な状態にすることができる。リテーナリング５１２を用いることで、ダミー基板を用意しなくても済ますことができる。
実施の形態２．
実施の形態１では、研磨前処理工程において、Ｃｕ水溶液５４２を供給することで、Ｃｕ錯体（Ｃｕ−Ｒ）を形成していたが、実施の形態２では、別の手法によりＣｕ錯体（Ｃｕ−Ｒ）を形成する構成について説明する。研磨前処理工程以外は、実施の形態１と同様であるため説明を省略する。
実施の形態１では、研磨前処理工程において、Ｃｕ水溶液５４２を供給することで、Ｃｕ錯体（Ｃｕ−Ｒ）を形成していたが、実施の形態２では、別の手法によりＣｕ錯体（Ｃｕ−Ｒ）を形成する構成について説明する。研磨前処理工程以外は、実施の形態１と同様であるため説明を省略する。
図１４は、実施の形態２における研磨布の断面構成を示す概念図である。
図１４に示すように、研磨布５２５にあらかじめＣｕ粒子５２７を含有させておく。Ｃｕ粒子５２７の濃度は、０．１〜１００ｋｇ／ｍ３（０．１〜１００ｍｇ／ｃｍ３）が望ましい。また、Ｃｕ粒子５２７は、気泡５２６の大きさ（５０〜１００μｍ）より十分小さい大きさが望ましい。例えば、１μｍ以下の粒子が望ましい。十分小さい大きさにすることにより研磨時のスクラッチを防止することができる。
図１４に示すように、研磨布５２５にあらかじめＣｕ粒子５２７を含有させておく。Ｃｕ粒子５２７の濃度は、０．１〜１００ｋｇ／ｍ３（０．１〜１００ｍｇ／ｃｍ３）が望ましい。また、Ｃｕ粒子５２７は、気泡５２６の大きさ（５０〜１００μｍ）より十分小さい大きさが望ましい。例えば、１μｍ以下の粒子が望ましい。十分小さい大きさにすることにより研磨時のスクラッチを防止することができる。
図１５は、ＣＭＰ装置の構成の一例を示す概念図である。
図１５において、研磨装置の一例となるロータリ型のＣＭＰ装置では、ターンテーブル５２０上に配置された研磨布５２５上に、研磨面を下に向けて例えばシリコン酸化膜が表面に形成されたダミー基板となる基板３００をキャリア５１０が保持する。そして、図示していない供給ノズルから供給される純水にて研磨布５２５上を流したのち、供給工程として、供給ノズル５３０から薬液の一例となる研磨液５４０を供給する。キャリア５１０を回転することで基板３００を回転させ、ターンテーブル５２０も回転させる。ターンテーブル５２０の回転方向先に位置する基板３００の手前に研磨液５４０を供給することで、研磨液５４０が基板３００面内に供給される。研磨液５４０を用いたダミー研磨工程が終了後、研磨布５２５上の研磨液５４０を図示していない供給ノズルから供給される純水にて流し、置換する。実施の形態１とは、Ｃｕ水溶液５４２を供給しないこと以外は同様である。そして、研磨液５４０を用いたダミー研磨工程が終了後、コンディショニング工程として、図７に示したＣＭＰ装置のドレッサ３１０を回転させながら、回転する研磨布５２５上に押し当てて、ダミー研磨により目が詰まった研磨布５２５の目立てを行なうことでコンディショニングを行なう点は実施の形態１と同様である。
図１５において、研磨装置の一例となるロータリ型のＣＭＰ装置では、ターンテーブル５２０上に配置された研磨布５２５上に、研磨面を下に向けて例えばシリコン酸化膜が表面に形成されたダミー基板となる基板３００をキャリア５１０が保持する。そして、図示していない供給ノズルから供給される純水にて研磨布５２５上を流したのち、供給工程として、供給ノズル５３０から薬液の一例となる研磨液５４０を供給する。キャリア５１０を回転することで基板３００を回転させ、ターンテーブル５２０も回転させる。ターンテーブル５２０の回転方向先に位置する基板３００の手前に研磨液５４０を供給することで、研磨液５４０が基板３００面内に供給される。研磨液５４０を用いたダミー研磨工程が終了後、研磨布５２５上の研磨液５４０を図示していない供給ノズルから供給される純水にて流し、置換する。実施の形態１とは、Ｃｕ水溶液５４２を供給しないこと以外は同様である。そして、研磨液５４０を用いたダミー研磨工程が終了後、コンディショニング工程として、図７に示したＣＭＰ装置のドレッサ３１０を回転させながら、回転する研磨布５２５上に押し当てて、ダミー研磨により目が詰まった研磨布５２５の目立てを行なうことでコンディショニングを行なう点は実施の形態１と同様である。
図１６は、図１５に示すＣＭＰ装置の断面構成を示す概念図である。
Ｃｕ粒子５２７が含まれた研磨布５２５が貼付されたターンテーブル５２０を１０〜１５０ｍｉｎ−１（１０〜１５０ｒｐｍ）で回転させつつ、基板３００を保持したキャリア５１０により基板３００を研磨布５２５に９．８×１０３〜６．９×１０４Ｐａ（１００〜７００ｇｆ／ｃｍ２）の研磨荷重Ｐで当接させた。キャリア５１０の回転数は１０〜１２０ｍｉｎ−１（１０〜１２０ｒｐｍ）とし、研磨布５２５上には、供給ノズル５３０から０．０５〜０．３Ｌ／ｍｉｎ（５０〜３００ｃｃ／ｍｉｎ）の流量で研磨液５４０を供給した。研磨布５２５としてはＩＣ１０００（ＲＯＤＥＬ社）を用いた。研磨時間は、後の第１の金属研磨工程において基板２００表面のＣｕ膜２６０，２５０を全て研磨除去できる時間に、さらに＋３０％のオーバーポリッシュをおこなった。
Ｃｕ粒子５２７が含まれた研磨布５２５が貼付されたターンテーブル５２０を１０〜１５０ｍｉｎ−１（１０〜１５０ｒｐｍ）で回転させつつ、基板３００を保持したキャリア５１０により基板３００を研磨布５２５に９．８×１０３〜６．９×１０４Ｐａ（１００〜７００ｇｆ／ｃｍ２）の研磨荷重Ｐで当接させた。キャリア５１０の回転数は１０〜１２０ｍｉｎ−１（１０〜１２０ｒｐｍ）とし、研磨布５２５上には、供給ノズル５３０から０．０５〜０．３Ｌ／ｍｉｎ（５０〜３００ｃｃ／ｍｉｎ）の流量で研磨液５４０を供給した。研磨布５２５としてはＩＣ１０００（ＲＯＤＥＬ社）を用いた。研磨時間は、後の第１の金属研磨工程において基板２００表面のＣｕ膜２６０，２５０を全て研磨除去できる時間に、さらに＋３０％のオーバーポリッシュをおこなった。
研磨液５４０は、実施の形態１と同様、錯体形成剤となるキナルジン酸（０．３ｗｔ％）、有機酸となるシュウ酸（０．１ｗｔ％）、砥粒となるコロイダルシリカ（０．６ｗｔ％）、界面活性剤となるポリオキシエチレンアルキルエーテル（０．０５ｗｔ％）、酸化剤となる過硫酸アンモニウム（１．５ｗｔ％）をそれぞれ純水に配合し、水酸化カリウム（ＫＯＨ）でｐＨ９に調整した。
図１７は、研磨布の断面を示す概念図である。
Ｃｕ粒子５２７が含まれた研磨布５２５は、例えば、ポリウレタン等の材料が使用され、断面として見ると内部に例えば、５０〜１００μｍの大きさの気泡５２６が存在している。そして、ある面でカットされた研磨布５２５の表面にも気泡５２６による開口部ｈ（くぼみ）が形成されている。研磨液５４０が研磨布５２５上に供給され、キャリア５１０とターンテーブル５２０が回転すると基板３００により研磨布５２５上に研磨液５４０がまんべんなく供給される。そして、研磨布５２５表面のＣｕ粒子５２７が研磨液５４０中の酸化剤となる過硫酸アンモニウムにより酸化され、酸化されたＣｕ粒子５２７と研磨液５４０中の錯体形成剤となるキナルジン酸とが反応し、図１７に示すように研磨布５２５上に銅含有物質の一例であるＣｕ錯体（Ｃｕ−Ｒ）が適度に形成される。
Ｃｕ粒子５２７が含まれた研磨布５２５は、例えば、ポリウレタン等の材料が使用され、断面として見ると内部に例えば、５０〜１００μｍの大きさの気泡５２６が存在している。そして、ある面でカットされた研磨布５２５の表面にも気泡５２６による開口部ｈ（くぼみ）が形成されている。研磨液５４０が研磨布５２５上に供給され、キャリア５１０とターンテーブル５２０が回転すると基板３００により研磨布５２５上に研磨液５４０がまんべんなく供給される。そして、研磨布５２５表面のＣｕ粒子５２７が研磨液５４０中の酸化剤となる過硫酸アンモニウムにより酸化され、酸化されたＣｕ粒子５２７と研磨液５４０中の錯体形成剤となるキナルジン酸とが反応し、図１７に示すように研磨布５２５上に銅含有物質の一例であるＣｕ錯体（Ｃｕ−Ｒ）が適度に形成される。
図１８は、コンディショニング後の研磨布の断面を示す概念図である。
ダミー研磨後のコンディショニング工程により銅含有物質であるＣｕ錯体（Ｃｕ−Ｒ）のほとんどは、研磨布５２５の表面から除去されるが、図１８に示すように、一部は研磨布５２５の表面の開口部ｈ（くぼみ）に沈降して残っている。かかる状態で、ロット品のサンプルとなる基板２００表面を研磨する。
ダミー研磨後のコンディショニング工程により銅含有物質であるＣｕ錯体（Ｃｕ−Ｒ）のほとんどは、研磨布５２５の表面から除去されるが、図１８に示すように、一部は研磨布５２５の表面の開口部ｈ（くぼみ）に沈降して残っている。かかる状態で、ロット品のサンプルとなる基板２００表面を研磨する。
まず、研磨工程の一部となる第１の金属研磨工程として、ＣＭＰ法によって、Ｃｕ研磨速度が例えば１０００ｎｍ／ｍｉｎ以上で、Ｃｕのディッシング（ｄｉｓｈｉｎｇ）を２０ｎｍ以下に抑制しつつ、バリアメタル膜でストップするように基板２００の表面を研磨して、開口部以外にＳｉＯＣ膜２２２の表面に堆積されたＣｕ膜２６０及びシード膜２５０を研磨除去する。ロット品のサンプルとなる基板２００表面の研磨条件は、ダミー研磨における研磨条件と同様であるため説明を省略する。
そして、第１番目の基板２００の研磨を行なう基板研磨工程と研磨布５２５の目立てをするためのコンディショニング工程との終了後、続いて、第２番目の基板２００の基板研磨工程とコンディショニング工程、第３番目の基板２００の基板研磨工程とコンディショニング工程、・・・と連続してロット品の各基板を研磨する。第２番目以降の基板２００の研磨工程でも、研磨布５２５の表面の開口部ｈ（くぼみ）に、ダミー研磨或いはＣｕ研磨の際に形成されたＣｕ錯体（Ｃｕ−Ｒ）が沈降して残っているので、第１番目の基板２００と同様、膜剥がれを抑制することができる。
そして、第１の金属研磨工程及び洗浄工程の終了後、研磨工程の一部となる第２の金属研磨工程として、ＣＭＰ法によって、Ｃｕのディッシングと絶縁膜のエロージョン（ｅｒｏｓｉｏｎ）を例えば２０ｎｍ以下に抑えつつ、基板２００の表面をタッチアップ研磨して、開口部以外にＳｉＯＣ膜２２２の表面に堆積されたバリアメタル膜２４０を研磨除去することにより、平坦化し、図４（ｃ）に表したようなＣｕ配線となる埋め込み構造を形成する。
以上のように、Ｃｕ水溶液５４２を供給する代わりに研磨布５２５にあらかじめＣｕ粒子５２７を含有させておくことで、Ｃｕ錯体（Ｃｕ−Ｒ）を形成しても実施の形態１と同様の効果を得ることができる。なお、研磨液５４０の代わりに、酸化剤と錯体形成剤を配合した水溶液をＣｕ粒子５２７を含有した研磨布５２５上に供給することで、Ｃｕ錯体（Ｃｕ−Ｒ）を形成することもできる。
以上の説明において、ダミー基板となる基板３００を用いて、研磨液５４０を研磨布５２５上に広げているが、これに限るものではない。
図１９は、研磨前処理工程における研磨液を研磨布上に広げるための他の手法を説明するための図である。
図１９に示すように、実施の形態１と同様、基板３００を用いずに、キャリア５１０のリング状に形成されたリテーナリング５１２のみを研磨布５２５に押し付けながら、研磨布５２５上に研磨液５４０を供給するように構成しても好適である。かかる構成により、リテーナリング５１２の外周面或いは底面等で研磨液５４０を研磨布５２５全体に広げることができる。その結果、Ｃｕ錯体（Ｃｕ−Ｒ）が研磨布５２５全体で形成され、研磨布５２５全体を均一な状態にすることができる。リテーナリング５１２を用いることで、ダミー基板を用意しなくても済ますことができる。
図１９は、研磨前処理工程における研磨液を研磨布上に広げるための他の手法を説明するための図である。
図１９に示すように、実施の形態１と同様、基板３００を用いずに、キャリア５１０のリング状に形成されたリテーナリング５１２のみを研磨布５２５に押し付けながら、研磨布５２５上に研磨液５４０を供給するように構成しても好適である。かかる構成により、リテーナリング５１２の外周面或いは底面等で研磨液５４０を研磨布５２５全体に広げることができる。その結果、Ｃｕ錯体（Ｃｕ−Ｒ）が研磨布５２５全体で形成され、研磨布５２５全体を均一な状態にすることができる。リテーナリング５１２を用いることで、ダミー基板を用意しなくても済ますことができる。
実施の形態３．
実施の形態３における半導体装置の製造方法および装置構成は、以下の点を除いて、実施の形態１と同様であるため、以下、実施の形態１と異なる事項について説明する。
図２０は、実施の形態３における装置構成を示す概念図である。
図２０において、めっき装置６００は、めっき工程として、めっき液供給装置６１０から配管６２０を介して供給された銅含有めっき液に基板２００表面を浸漬させ、シード膜２５０をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６０の薄膜を開口部１５０及び基板２００表面に堆積させる。そして、使用済みのめっき液を配管６２２を介してめっき液供給装置６１０に戻して、めっき液供給装置６１０においてめっき液の成分調整を行なう。めっき液としては、Ｃｕめっき用の液であればよい。例えば、硫酸銅水溶液を主とした液が好適であるがこれに限るものではない。
実施の形態３における半導体装置の製造方法および装置構成は、以下の点を除いて、実施の形態１と同様であるため、以下、実施の形態１と異なる事項について説明する。
図２０は、実施の形態３における装置構成を示す概念図である。
図２０において、めっき装置６００は、めっき工程として、めっき液供給装置６１０から配管６２０を介して供給された銅含有めっき液に基板２００表面を浸漬させ、シード膜２５０をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６０の薄膜を開口部１５０及び基板２００表面に堆積させる。そして、使用済みのめっき液を配管６２２を介してめっき液供給装置６１０に戻して、めっき液供給装置６１０においてめっき液の成分調整を行なう。めっき液としては、Ｃｕめっき用の液であればよい。例えば、硫酸銅水溶液を主とした液が好適であるがこれに限るものではない。
そして、ＣＭＰ装置５００は、研磨前処理工程として、めっき液供給装置６１０から配管６２４を介して供給された銅含有めっき液を研磨布５２５上に供給すると共に研磨液５４０を供給して（供給工程）、シリコン酸化膜が表面に形成されたダミー基板となる基板３００を用いてダミー研磨する（ダミー研磨工程）。そして、研磨布の目立てをするためのコンディショニング工程を行なう。その後に、研磨工程として、Ｃｕ錯体（Ｃｕ−Ｒ）が全体で形成された研磨布５２５を用いてロット品となる複数のサンプル基板２００の先頭（第１番目）の基板２００の表面にめっきされたＣｕ膜２６０等のＣｕ薄膜の研磨を行なう基板研磨工程と研磨布５２５の目立てをするためのコンディショニング工程とを行なう。続いて、第２番目の基板２００の基板研磨工程とコンディショニング工程、第３番目の基板２００の基板研磨工程とコンディショニング工程、・・・と連続してロット品の各基板を研磨する。
以上のように、ＣＭＰ装置５００で用いるためのＣｕ水溶液５４２を供給する銅イオン供給ラインをめっき装置６００のめっき液供給ラインと共有したラインとしても好適である。さらに、図２０に示すように、ＣＭＰ装置５００で使用済みの研磨液５４０と混合しためっき液をめっき液供給装置６１０に配管６２６を介して戻して廃液処理するように構成しても好適である。さらに、ＣＭＰ装置５００で研磨前処理工程において必要となるめっき液中のＣｕの量は、めっき装置６００で使用済みのめっき液中のＣｕ量で十分まかなうことができるので、めっき装置６００で使用済みのめっき液をＣＭＰ装置５００に供給するように構成しても好適である。
以上のように、基板表面の研磨加工前に、研磨布５２５上にＣｕ錯体（Ｃｕ−Ｒ）を形成しておくことで、研磨摩擦が小さくなり、機械的強度が弱い低誘電率材料上にＣｕ配線を形成する場合であっても、基板表面の研磨加工時の膜剥がれを防止することができる。
ここで、ダミー基板となる基板３００にＣｕ付きの基板を用いて研磨液５４０を供給しながらダミー研磨しても研磨布５２５上にＣｕ錯体（Ｃｕ−Ｒ）を形成することができる。しかしながら、実際にダミー基板にＣｕ付き基板を用いるには、運用的にも、コスト的にも大きな弊害となる。上述した各実施の形態の構成によれば、かかるＣｕ付きのダミー基板を用いることなく研磨布５２５上にＣｕ錯体（Ｃｕ−Ｒ）を形成することができる。その結果、ダミーウエハにＣｕ付き基板を用いずに、Ｃｕ配線を有し信頼性の高い半導体装置を簡便な方法でしかも安価に製造することができる。
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
２００，３００ 基板
２１０ ＳｉＯ２膜
２２０ ｌｏｗ−ｋ膜
２４０ バリアメタル膜
２５０ シード膜
２６０ Ｃｕ膜
５００ ＣＭＰ装置
５１２ リテーナリング
５２５ 研磨布
５２７ Ｃｕ粒子
５４０ 研磨液
５４２ Ｃｕ水溶液
６００ めっき装置
６１０ めっき液供給装置
２１０ ＳｉＯ２膜
２２０ ｌｏｗ−ｋ膜
２４０ バリアメタル膜
２５０ シード膜
２６０ Ｃｕ膜
５００ ＣＭＰ装置
５１２ リテーナリング
５２５ 研磨布
５２７ Ｃｕ粒子
５４０ 研磨液
５４２ Ｃｕ水溶液
６００ めっき装置
６１０ めっき液供給装置
Claims (2)
- 表面に銅膜を含まない基板を用いて、銅水溶液と所定の薬液とを研磨布上に供給し、前記研磨布上に銅含有物質を形成し、前記研磨布の表面のくぼみに、形成された銅含有物質を沈降させる銅含有物質形成工程と、
前記研磨布上に前記銅含有物質が形成された後に、前記研磨布を用いて、表面に銅膜を含む複数の基板をダミー研磨を行わずに順に研磨する研磨工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 表面に銅膜を含まない基板を用いて、銅を含む研磨布上に所定の薬液を供給し、前記研磨布上に銅含有物質を形成し、前記研磨布の表面のくぼみに、形成された銅含有物質を沈降させる銅含有物質形成工程と、
前記研磨布上に前記銅含有物質が形成された後に、前記研磨布を用いて、表面に銅膜を含む複数の基板をダミー研磨を行わずに順に研磨する研磨工程と、
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005283227A JP4864402B2 (ja) | 2005-09-29 | 2005-09-29 | 半導体装置の製造方法 |
| US11/526,671 US7494931B2 (en) | 2005-09-29 | 2006-09-26 | Method for fabricating semiconductor device and polishing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005283227A JP4864402B2 (ja) | 2005-09-29 | 2005-09-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007095981A JP2007095981A (ja) | 2007-04-12 |
| JP4864402B2 true JP4864402B2 (ja) | 2012-02-01 |
Family
ID=37894659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005283227A Expired - Fee Related JP4864402B2 (ja) | 2005-09-29 | 2005-09-29 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7494931B2 (ja) |
| JP (1) | JP4864402B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110117696A1 (en) * | 2009-11-19 | 2011-05-19 | Air Liquide Electronics U.S. Lp | CdTe SURFACE TREATMENT FOR STABLE BACK CONTACTS |
| US20110284990A1 (en) * | 2010-04-30 | 2011-11-24 | Silterra Malaysia Sdn Bhd | Process for making an alignment structure in the fabrication of a semiconductor device |
| US20130017762A1 (en) * | 2011-07-15 | 2013-01-17 | Infineon Technologies Ag | Method and Apparatus for Determining a Measure of a Thickness of a Polishing Pad of a Polishing Machine |
| US9786491B2 (en) | 2015-11-12 | 2017-10-10 | Asm Ip Holding B.V. | Formation of SiOCN thin films |
| KR102378021B1 (ko) | 2016-05-06 | 2022-03-23 | 에이에스엠 아이피 홀딩 비.브이. | SiOC 박막의 형성 |
| US10847529B2 (en) | 2017-04-13 | 2020-11-24 | Asm Ip Holding B.V. | Substrate processing method and device manufactured by the same |
| KR20240010760A (ko) | 2017-05-05 | 2024-01-24 | 에이에스엠 아이피 홀딩 비.브이. | 산소 함유 박막의 형성을 제어하기 위한 플라즈마 강화 증착 공정 |
| US10991573B2 (en) * | 2017-12-04 | 2021-04-27 | Asm Ip Holding B.V. | Uniform deposition of SiOC on dielectric and metal surfaces |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6004196A (en) * | 1998-02-27 | 1999-12-21 | Micron Technology, Inc. | Polishing pad refurbisher for in situ, real-time conditioning and cleaning of a polishing pad used in chemical-mechanical polishing of microelectronic substrates |
| US6387188B1 (en) * | 1999-03-03 | 2002-05-14 | Speedfam-Ipec Corporation | Pad conditioning for copper-based semiconductor wafers |
| US6300248B1 (en) * | 1999-08-03 | 2001-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd | On-chip pad conditioning for chemical mechanical polishing |
| JP3356126B2 (ja) * | 1999-08-10 | 2002-12-09 | 日本電気株式会社 | 半導体装置の製造方法及び化学的機械研磨装置 |
| US6341998B1 (en) * | 1999-11-04 | 2002-01-29 | Vlsi Technology, Inc. | Integrated circuit (IC) plating deposition system and method |
| JP2001203178A (ja) * | 2000-01-18 | 2001-07-27 | Nec Corp | 化学機械研磨方法及び化学機械研磨装置 |
| JP2001217248A (ja) * | 2000-02-04 | 2001-08-10 | Nec Corp | 半導体装置の配線形成方法 |
| US6773337B1 (en) * | 2000-11-07 | 2004-08-10 | Planar Labs Corporation | Method and apparatus to recondition an ion exchange polish pad |
| US6383065B1 (en) * | 2001-01-22 | 2002-05-07 | Cabot Microelectronics Corporation | Catalytic reactive pad for metal CMP |
| US6736952B2 (en) * | 2001-02-12 | 2004-05-18 | Speedfam-Ipec Corporation | Method and apparatus for electrochemical planarization of a workpiece |
| JPWO2003005431A1 (ja) * | 2001-07-04 | 2004-10-28 | セイミケミカル株式会社 | 半導体集積回路用化学機械的研磨スラリー、研磨方法、及び半導体集積回路 |
| JP3692067B2 (ja) | 2001-11-30 | 2005-09-07 | 株式会社東芝 | 銅のｃｍｐ用研磨スラリーおよびそれを用いた半導体装置の製造方法 |
| US6793797B2 (en) * | 2002-03-26 | 2004-09-21 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for integrating an electrodeposition and electro-mechanical polishing process |
| JP2004006628A (ja) * | 2002-03-27 | 2004-01-08 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2004319574A (ja) * | 2003-04-11 | 2004-11-11 | Trecenti Technologies Inc | 半導体装置の製造方法、半導体製造装置の自動運転方法および自動運転システム、並びにｃｍｐ装置の自動運転方法 |
-
2005
- 2005-09-29 JP JP2005283227A patent/JP4864402B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-26 US US11/526,671 patent/US7494931B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007095981A (ja) | 2007-04-12 |
| US20070072427A1 (en) | 2007-03-29 |
| US7494931B2 (en) | 2009-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2539411B1 (en) | Chemical-mechanical planarization of substrates containing copper, ruthenium, and tantalum layers | |
| JP4864402B2 (ja) | 半導体装置の製造方法 | |
| TWI240297B (en) | Method of forming a raised contact for a substrate | |
| US6861010B2 (en) | Copper-based metal polishing composition, method for manufacturing a semiconductor device, polishing composition, aluminum-based metal polishing composition, and tungsten-based metal polishing composition | |
| JP5329786B2 (ja) | 研磨液および半導体装置の製造方法 | |
| JP4901301B2 (ja) | 研磨方法及び半導体装置の製造方法 | |
| US6858540B2 (en) | Selective removal of tantalum-containing barrier layer during metal CMP | |
| KR100783223B1 (ko) | 반도체 장치 제조 방법 | |
| JP3033574B1 (ja) | 研磨方法 | |
| US8991042B2 (en) | Method for fabricating semiconductor device | |
| CN101009240A (zh) | 半导体器件制造方法和抛光装置 | |
| WO2002099164A2 (en) | Electroless-plating solution and semiconductor device | |
| JP2010108985A (ja) | 研磨方法 | |
| JP2004022855A (ja) | 半導体装置の製造方法 | |
| US20080020683A1 (en) | Polishing method and polishing pad | |
| JP2006120664A (ja) | 半導体装置の製造方法 | |
| JP2009246228A (ja) | 研磨方法及び半導体装置の製造方法 | |
| JP2004152785A (ja) | 銅拡散防止膜用研磨組成物および半導体装置の製造方法 | |
| JP2006156519A (ja) | 半導体装置の製造方法 | |
| JP2006147653A (ja) | 半導体装置の製造方法 | |
| WO2017147768A1 (en) | Method of chemical mechanical polishing a substrate | |
| JP2005340602A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001326198A (ja) | 銅系金属用研磨組成物、銅拡散防止材料用研磨組成物および半導体装置の製造方法 | |
| JP2004123930A (ja) | 研磨液及び研磨方法 | |
| JP2005340600A (ja) | 研磨装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080724 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |