JP4863865B2 - 情報処理装置,記憶部誤書込み防止方法,および情報処理システム - Google Patents
情報処理装置,記憶部誤書込み防止方法,および情報処理システム Download PDFInfo
- Publication number
- JP4863865B2 JP4863865B2 JP2006355103A JP2006355103A JP4863865B2 JP 4863865 B2 JP4863865 B2 JP 4863865B2 JP 2006355103 A JP2006355103 A JP 2006355103A JP 2006355103 A JP2006355103 A JP 2006355103A JP 4863865 B2 JP4863865 B2 JP 4863865B2
- Authority
- JP
- Japan
- Prior art keywords
- write request
- voltage
- unit
- power supply
- issuing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
Description
図5に従来の情報処理装置100を示す。この情報処理装置100は、電圧変換回路101,メモリ102,バッテリ103,演算部(例えばCPU)104,メモリ制御部105,および電圧監視部106をそなえて構成されている。
具体的には、電圧変換回路101は、電源供給部110からの例えば5.0Vの電源電圧を例えば3.3Vに変換してメモリ102に供給する。さらに、電圧変換回路101は、電源供給部110からの例えば5.0Vの電源電圧を例えば3.3Vに変換してメモリ制御部105に供給する。
なお、メモリ102は、例えば、3.0〜3.6Vの電源電圧で書込み処理および読出処理等の動作可能で、例えば、2.2〜3.6Vの電源電圧でデータ保持が可能である。
演算部104は、メモリ102に対するデータの書込み処理を行なうべく書込み要求を発行するものであり、外部の電源供給部110から供給された例えば5.0Vの電源電圧で動作する。なお、演算部104は、例えば4.5〜5.5Vの電源電圧で動作可能である。
図5に示すように、メモリ102,演算部104,およびメモリ制御部105は、アドレス/データバス107を介してそれぞれ接続されており、例えば、情報処理装置100において、演算部104からの書込み要求(図中“ライト”と表記)をメモリ制御部105が受けると、メモリ制御部105がチップセレクト信号およびライトイネーブル信号(図中“セレクト/ライトイネーブル信号”と表記)をメモリ102に送信する。これによりメモリ102に対するデータの書込みが可能な状態となり、アドレス/データバス107を介したメモリ102へのデータの書込みが行なわれる。
なお、図5に示した従来技術と同等の技術として、電源電圧が所定電圧以下に低下したことを検出すると、CPUにNMI(Non-Maskable Interrupt)信号を発し、RAM(Random Access Memory)へのアクセスを禁じてRAMに保持されたデータの保護を図る技術や(例えば、下記特許文献1参照)、入力電圧が所定電圧まで降下するとマイクロプロセッサにリセット信号を与え、マイクロプロセッサによる書き込みや消去の不当な信号の生成を禁止してメモリを保護する技術がある(例えば、下記特許文献2参照)。
具体的には、図7(a)に示すごとく、電源供給部110からの電源電圧が低下し、電圧監視回路106が、電源電圧が基準電圧4.2V以下に低下したことを検出すると(図中破線で示す範囲x参照)、図7(b)に示すごとく、演算部104からの書込み要求にかかるバスサイクルとは非同期に、演算部104およびメモリ制御部105にリセット信号(図中“-RESET”と表記)をアサートする(タイミングt1参照;図中破線で示す範囲y参照)。
特に、情報処理装置100が、メモリ102の内容を参照し、その内容に基づいて起動(立ち上げ)するものであった場合、電源電圧降下によるリセット時にメモリ102に誤書込みが発生してしまうと、次回の情報処理装置100の起動時に起動できなくなるおそれが生じる他、起動したとしてもエラー状態で起動するおそれが生じる。
さらに、前記記憶部が、第2電源電圧によりデータを保持することが好ましい。
また、リセット制御部が、電圧監視部が発行抑止信号を出力すると、書込み要求発行部が書込み要求の発行を停止したか否かを判断し、書込み要求発行部が書込み要求の発行を停止したと判断した場合に、書込み要求発行部をリセットする(リセット制御ステップ)ので、電源電圧が低下した場合に、記憶部への誤書込みを抑止しながら書込み要求発行部を確実にリセットできる。
また、第1電源電圧が書込み要求発行部の動作可能電圧よりも高いので、第1電源電圧が低下しても、電圧変換部による書込み要求発行部への電圧供給がすぐに止まることがない。
また、電圧監視部が、第1電源電圧が所定時間基準電圧よりも低い電圧に低下した場合に発行抑止信号を出力するので、電源電圧が基準電圧以下に低下したことを確実に検出してから発行抑止信号を出力することができる。
また、リセット制御部が書込み制御部をリセットするので、記憶部への誤書込みをより確実に抑止できる。
〔1〕本発明の一実施形態について
まず、図1に示すブロック図を参照しながら、本発明の一実施形態としての情報処理システム1の構成について説明する。この図1に示すように、本情報処理システム1は、情報処理装置10と、この情報処理装置10に電力供給を行なう電源供給部20とをそなえて構成されている。
したがって、電圧変換回路11は、本実施形態では、12Vの電源電圧を演算部14の動作可能電圧として例えば5.0Vの電圧に変換(降圧)して演算部14に供給するとともに、例えば12Vの電源電圧をメモリ12およびメモリ制御部15の動作可能電圧として例えば3.3Vに変換(降圧)してメモリ12およびメモリ制御部15にそれぞれ供給する。なお、電圧変換回路11はバッテリ13を充電すべくバッテリ13にも電圧を供給する。
つまり、電圧変換回路11は、動作可能電圧よりも高い電源電圧が入力されている場合は、その電源電圧の値に係わらず電源電圧を動作可能電圧に降圧できる。
演算部14は、メモリ12に対するデータの書込みを行なうものであり、メモリ12に対するデータの書込み要求を発行する書込み要求発行部14aと、電圧監視回路16から出力されたホルト(HALT)信号(発行抑止信号)を受信すると、メモリ12に対する書込み要求毎の書込みが完了してから、書込み要求発行部14aによる書込み要求の発行を抑止する発行抑止制御部14bとをそなえて構成されている。
なお、詳細は後述の図3(a),(b)および図4を参照しながら説明するが、発行抑止制御部14bは、ホルト信号を受信するとすぐに書込み要求発行部14aの書込み要求の発行を抑止するのではなく、バスサイクルの境界で書込み要求の発行を停止すべく、書込み要求毎の書込みが完了してから、つまり、書込み要求にかかる書込み処理の一単位が終了した時点で、書込み要求発行部14aの書込み要求の発行を抑止する。
なお、本情報処理装置10は、メモリ12の他に複数の記憶部(図示略)をそなえていてもよく、さらには、本情報処理装置10に他の記憶装置(図示略)が接続されていてもよく、その場合、メモリ制御部15は各記憶部や記憶装置に対するアクセス制御を行なう。
また、基準電圧は、演算部14の動作可能電圧よりも高く設定されている。
リセット制御回路17は、演算部14およびメモリ制御部15をリセットするものである。ここでリセットとは、例えば、演算部14およびメモリ制御部15がそれぞれ保持する演算途中や処理途中のデータを消去するとともに、演算部14およびメモリ制御部15を停止することをいう。
次に、図3(a),(b)および図4に示すフローチャート(ステップS1〜S7)を参照しながら、本発明の一実施形態としての記憶部誤書込み防止方法の動作手順(本情報処理装置10の電源電圧低下時の動作手順)について説明する。
図3(b)において“-12V-UVA(Under Voltage Alarm)”は電源電圧が基準電圧より低くなった場合にオン(アサート)されるアラーム信号を示し、このアラーム信号は例えば電源監視回路16の電源電圧と基準電圧とを比較するコンパレータ(図示略)から出力される信号であり、“CPU-CLK”は演算部14に入力されるクロック信号(例えば25MHz)を示し、“CPU-ADD”はアドレスバス18上のデータの書込みを行なうメモリ12のアドレスを示し、“-CPU-AS”はアドレスバス18上のアドレスが有効であるか否かを示すアドレスストローブ信号を示し、“-BBRAM-CS”はメモリ制御部15からメモリ12に出力されるチップセレクト信号を示し、“-BBRAM-WE”はメモリ制御部15からメモリ12に出力されるライトイネーブル信号を示し、“CPU-DATA”はデータバス18上のメモリ12に書き込むデータを示している。
まず、電源供給部20が情報処理装置10に演算部14の動作可能電圧よりも高い電源電圧を供給し(電源電圧供給ステップ;図4のステップS1参照)、電源供給部20からの電源電圧を電圧変換回路11が演算部14の動作可能電圧(ここでは5.0V)に変換して演算部14に供給するとともに、メモリ12およびメモリ制御部15に対しても電源電圧をそれぞれの動作可能電圧(ここでは3.3V)に変換して供給する(電圧変換ステップ;図4のステップS2参照)。
そして、電源電圧が基準電圧よりも低い電圧になると(図3(b)中破線で示す範囲A参照)、電圧監視回路16の内部でアラーム信号がアサートされ(図3(b)のタイミングT3参照)、電圧監視回路16によって電源電圧が所定時間連続して基準電圧よりも低い電圧に低下したか否かが判断される(図4のステップS3参照)。
なお、電圧監視回路16は、電源電圧が所定時間連続して基準電圧よりも低い電圧に低下しなければ(図4のステップS3のNoルート)、上記ステップS4の処理には移行しない。
なお、バスサイクルとは、演算部14から発行された書込み要求毎の書込み処理単位であり、図3(b)に示すタイミングT2〜T5までの間の、アドレスストローブ信号およびチップセレクト信号が連続してオンになっている一つの期間のことをいう。
このように、図4における上記ステップS6,S7が、発行抑止信号が出力されると、書込み要求発行部14aが書込み要求の発行を停止したか否かを判断し、書込み要求発行部14aが書込み要求の発行を停止したと判断した場合に、書込み要求発行部14aおよびメモリ制御部15をリセットするリセット制御ステップとして機能する。
また、リセット制御回路17が、アドレスストローブ信号がネゲートであることを確認する上記所定時間(ここでは2μs)は、メモリ12に対する最大アクセス時間、仮にメモリ12以外にもメモリを備える場合は、すべてのメモリに対する最大アクセス時間、もしくは、バスサイクルよりも長い時間に設定されており、これにより、リセット制御回路17は書込み要求発行部14aが書込み要求の発行を停止してバスサイクルが停止したことを確実に検出(判断)することができる。
換言すると、基準電圧は、電源電圧が当該基準電圧よりも低い電圧に低下してからリセット処理が行なわれるまでの数μsの間に、演算部14の動作可能電圧以下にならないように、動作可能電圧よりも高く設定されている。
さらに、電圧変換回路11は電源電圧が低下した場合でも動作可能電圧を演算部14に供給するので、演算部14は電源電圧が低下してもリセット制御回路17によってリセットされるまでの間、確実に処理を実行できる。
なお、リセット制御回路17が、電圧監視回路16がホルト信号を出力すると(ホルト信号を受信すると)、書込み要求発行部14aが書込み要求の発行を停止したか否かを判断し、書込み要求発行部14aが書込み要求の発行を停止したと判断した場合に、書込み要求発行部14aをリセットする(リセット制御ステップ)ので、電源電圧が低下した場合に、記憶部への誤書込みを抑止しながら書込み要求発行部14aを確実にリセットできる。
具体的には、アドレスストローブ信号が所定時間連続して書込み要求のアドレスが無効であることを示すと、書込み要求発行部14aが書込み要求の発行を停止したと判断するので、リセット制御回路17は書込み要求発行部14aが書込み要求の発行を停止したことを正確に判断することができる。
また、リセット制御回路17がメモリ制御部15をリセットするので、メモリ12への誤書込みをより確実に抑止できる。
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
例えば、上述した実施形態では、電圧変換回路11が動作可能電圧よりも高い電源電圧を降圧してかかる動作可能電圧を演算部14等に供給する場合を例にあげて説明したが、本発明はこれに限定されるものではなく、例えば電圧変換回路11が電源電圧を降圧するとともに、動作可能電圧よりも低い電源電圧を昇圧することもできるように構成してもよく、この場合、電圧監視回路16に入力される基準電圧は、電圧変換回路11が演算部14の動作可能電圧まで昇圧できる最小の電圧よりも高い電圧に設定する。これにより、上述した実施形態と同様の作用効果を得ることができる。
また、本発明において、メモリ12への書込み処理における、アドレスデータや書込みデータの経路は限定されるものではなく、アドレスデータや書込みデータがバス18を経由して演算部14からメモリ12へ直接送られてもいいし、これらがメモリ制御部15を経由してメモリ12へ送られてもよい。
(付記1)
書込み要求毎にデータが書込まれる記憶部と、
前記書込み要求を発行する書込み要求発行部と、
第1電源電圧を前記書込み要求発行部が動作可能な第1動作可能電圧に変換して前記書込み要求発行部に供給する電圧変換部と、
前記第1動作可能電圧よりも高い基準電圧が入力され、前記第1電源電圧が前記基準電圧よりも低い電圧に低下した場合に、前記書込み要求発行部による前記書込み要求の発行を抑止する発行抑止信号を出力する電圧監視部と、
前記電圧監視部から出力された前記発行抑止信号を受信した場合、前記記憶部に対する前記書込み要求毎の書込みが完了してから、前記書込み要求発行部による前記書込み要求の発行を抑止する発行抑止制御部とを有することを特徴とする、情報処理装置。
前記第1電源電圧が前記第1動作可能電圧よりも高いことを特徴とする、付記1記載の情報処理装置。
(付記3)
前記電圧変換部は、前記第1電源電圧が低下した場合においても前記第1動作可能電圧を前記書込み要求発行部に供給することを特徴とする、付記1または付記2記載の情報処理装置。
前記電圧監視部が、前記第1電源電圧が所定時間前記基準電圧よりも低い電圧に低下した場合に、前記発行抑止信号を出力することを特徴とする、付記1〜3のいずれか1項に記載の情報処理装置。
(付記5)
前記電圧監視部が前記発行抑止信号を出力すると、前記書込み要求発行部が前記書込み要求の発行を停止したか否かを判断し、前記書込み要求発行部が前記書込み要求の発行を停止したと判断した場合に、前記書込み要求発行部をリセットするリセット制御部を有することを特徴とする、付記1〜4のいずれか1項に記載の情報処理装置。
前記リセット制御部が、前記書込み要求発行部から発行された前記書込み要求に含まれるアドレスが有効であるか否かを示すアドレス有効信号に基づいて、前記書込み要求発行部が前記書込み要求の発行を停止したか否かを判断することを特徴とする、付記5記載の情報処理装置。
前記リセット制御部が、前記書込み要求発行部からの前記アドレス有効信号が所定時間アドレスが無効であることを示すと、前記書込み要求発行部が前記書込み要求の発行を停止したと判断することを特徴とする、付記6記載の情報処理装置。
(付記8)
前記書込み要求発行部からの前記書込み要求に応じて前記記憶部へのデータの書込みを制御する書込み制御部を有し、
前記リセット制御部が、前記書込み要求発行部が前記書込み要求の発行を停止したと判断した場合に、前記書込み要求発行部および前記書込み制御部をリセットすることを特徴とする、付記5〜7のいずれか1項に記載の情報処理装置。
前記書込み制御部が、前記書込み要求発行部の前記第1動作可能電圧よりも低い第2動作可能電圧で動作可能に構成され、
前記電圧変換部が、前記第1電源電圧を前記第2動作可能電圧に変換して前記書込み制御部に供給することを特徴とする、付記8記載の情報処理装置。
前記記憶部が、第2電源電圧によりデータを保持することを特徴とする、付記1〜9のいずれか1項に記載の情報処理装置。
(付記11)
前記記憶部が前記書込み要求発行部の前記第1動作可能電圧よりも低い第3動作可能電圧で動作可能に構成され、
前記電圧変換部が、前記第1電源電圧を前記第3動作可能電圧に変換して前記記憶部に供給することを特徴とする、付記1〜10のいずれか1項に記載の情報処理装置。
書込み要求毎にデータが書き込まれる記憶部と、前記書込み要求を発行する書込み要求発行部とを有する情報処理装置の前記記憶部に対するデータの誤書込みを防止する誤書込み方法であって、
電源電圧を前記書込み要求発行部が動作可能な第1動作可能電圧に変換して前記書込み要求発行部に供給する電圧変換ステップと、
前記電源電圧が、前記第1動作可能電圧よりも高い基準電圧よりも低い電圧に低下した場合に、前記書込み要求発行部による前記書込み要求の発行を抑止する発行抑止信号を出力する電圧監視ステップと、
前記電圧監視ステップにおいて出力された前記発行抑止信号を受信した場合、前記記憶部に対する前記書込み要求毎の書込みが完了してから、前記書込み要求発行部による前記書込み要求の発行を抑止する発行抑止制御ステップとを含んでいることを特徴とする、記憶部誤書込み防止方法。
前記電源電圧として前記第1動作可能電圧よりも高い電圧を供給する電源電圧供給ステップを含んでいることを特徴とする、付記12記載の記憶部誤書込み防止方法。
(付記14)
前記電圧変換ステップにおいて、前記電源電圧が低下した場合においても前記第1動作可能電圧が前記書込み要求発行部に供給されることを特徴とする、付記12または付記13記載の記憶部誤書込み防止方法。
前記電圧監視ステップにおいて、前記電源電圧が所定時間前記基準電圧よりも低い電圧に低下した場合に、前記発行抑止信号が出力されることを特徴とする、付記12〜14のいずれか1項に記載の記憶部誤書込み防止方法。
(付記16)
前記電圧監視ステップにおいて前記発行抑止信号が出力されると、前記書込み要求発行部が前記書込み要求の発行を停止したか否かを判断し、前記書込み要求発行部が前記書込み要求の発行を停止したと判断した場合に、前記書込み要求発行部をリセットするリセット制御ステップを含んでいることを特徴とする、付記12〜15のいずれか1項に記載の記憶部誤書込み防止方法。
前記リセット制御ステップにおいて、前記書込み要求発行部から発行された前記書込み要求に含まれるアドレスが有効であるか否かを示すアドレス有効信号に基づいて、前記書込み要求発行部が前記書込み要求の発行を停止したか否かが判断されることを特徴とする、付記16記載の記憶部誤書込み防止方法。
前記リセット制御ステップにおいて、前記書込み要求発行部からの前記アドレス有効信号が所定時間アドレスが無効であることを示すと、前記書込み要求発行部が前記書込み要求の発行を停止したと判断されることを特徴とする、付記17記載の記憶部誤書込み防止方法。
前記情報処理装置が、前記書込み要求発行部からの前記書込み要求に応じて前記記憶部へのデータの書込みを制御する書込み制御部を有し、
前記リセット制御ステップにおいて、前記書込み要求発行部が前記書込み要求の発行を停止したと判断した場合に、前記書込み要求発行部および前記書込み制御部がリセットされることを特徴とする、付記16〜18のいずれか1項に記載の記憶部誤書込み防止方法。
書込み要求毎にデータを書込まれる記憶部と、
前記書込み要求を発行する書込み要求発行部と、
電源電圧を供給する電源供給部と、
前記電源供給部から供給された電源電圧を前記書込み要求発行部が動作可能な動作可能電圧に変換して前記書込み要求発行部に供給する電圧変換部と、
前記動作可能電圧よりも高い基準電圧が入力され、前記電源電圧が前記基準電圧よりも低い電圧に低下した場合に、前記書込み要求発行部による前記書込み要求の発行を抑止する発行抑止信号を出力する電圧監視部と、
前記電圧監視部から出力された前記発行抑止信号を受信した場合、前記記憶部に対する前記書込み要求毎の書込みが完了してから、前記書込み要求発行部による前記書込み要求の発行を抑止する発行抑止制御部とを有することを特徴とする、情報処理システム。
10,100 情報処理装置
11,101 電圧変換回路(電圧変換部)
12,102 メモリ(記憶部)
13,103 バッテリ
14,104 演算部
14a 書込み要求発行部
14b 発行抑止制御部
15,105 メモリ制御部(書込み制御部)
16,106 電圧監視回路(電圧監視部)
17 リセット制御回路(リセット制御部)
18,107 アドレス/データバス
20,110 電源供給部
Claims (8)
- 書込み要求毎にデータが書込まれる記憶部と、
前記書込み要求を発行する書込み要求発行部と、
第1電源電圧を前記書込み要求発行部が動作可能な動作可能電圧に変換して前記書込み要求発行部に供給する電圧変換部と、
前記動作可能電圧よりも高い基準電圧が入力され、前記第1電源電圧が前記基準電圧よりも低い電圧に低下した場合に、前記書込み要求発行部による前記書込み要求の発行を抑止する発行抑止信号を出力する電圧監視部と、
前記電圧監視部から出力された前記発行抑止信号を受信した場合、前記記憶部に対する前記書込み要求毎の書込みが完了してから、前記書込み要求発行部による前記書込み要求の発行を抑止する発行抑止制御部と、
前記電圧監視部が前記発行抑止信号を出力すると、前記書込み要求発行部が前記書込み要求の発行を停止したか否かを判断し、前記書込み要求発行部が前記書込み要求の発行を停止したと判断した場合に、前記書込み要求発行部をリセットするリセット制御部とを有し、
前記第1電源電圧が前記動作可能電圧よりも高く、
前記電圧変換部は、前記第1電源電圧が前記基準電圧よりも低い電圧に低下した場合においても前記動作可能電圧を前記書込み要求発行部に供給することを特徴とする、情報処理装置。 - 前記電圧監視部が、前記第1電源電圧が所定時間前記基準電圧よりも低い電圧に低下した場合に、前記発行抑止信号を出力することを特徴とする、請求項1記載の情報処理装置。
- 前記リセット制御部が、前記書込み要求発行部から発行された前記書込み要求に含まれるアドレスが有効であるか否かを示すアドレス有効信号に基づいて、前記書込み要求発行部が前記書込み要求の発行を停止したか否かを判断することを特徴とする、請求項1または請求項2記載の情報処理装置。
- 前記リセット制御部が、前記書込み要求発行部からの前記アドレス有効信号が所定時間アドレスが無効であることを示すと、前記書込み要求発行部が前記書込み要求の発行を停止したと判断することを特徴とする、請求項3記載の情報処理装置。
- 前記書込み要求発行部からの前記書込み要求に応じて前記記憶部へのデータの書込みを制御する書込み制御部を有し、
前記リセット制御部が、前記書込み要求発行部が前記書込み要求の発行を停止したと判断した場合に、前記書込み要求発行部および前記書込み制御部をリセットすることを特徴とする、請求項1〜4のいずれか1項に記載の情報処理装置。 - 前記記憶部が、第2電源電圧によりデータを保持することを特徴とする、請求項1〜5のいずれか1項に記載の情報処理装置。
- 書込み要求毎にデータが書き込まれる記憶部と、前記書込み要求を発行する書込み要求発行部とを有する情報処理装置の前記記憶部に対するデータの誤書込みを防止する誤書込み防止方法であって、
電源電圧を前記書込み要求発行部が動作可能な動作可能電圧に変換して前記書込み要求発行部に供給する電圧変換ステップと、
前記電源電圧が、前記動作可能電圧よりも高い基準電圧よりも低い電圧に低下した場合に、前記書込み要求発行部による前記書込み要求の発行を抑止する発行抑止信号を出力する電圧監視ステップと、
前記電圧監視ステップにおいて出力された前記発行抑止信号を受信した場合、前記記憶部に対する前記書込み要求毎の書込みが完了してから、前記書込み要求発行部による前記書込み要求の発行を抑止する発行抑止制御ステップと、
前記電圧監視ステップにおいて前記発行抑止信号が出力されると、前記書込み要求発行部が前記書込み要求の発行を停止したか否かを判断し、前記書込み要求発行部が前記書込み要求の発行を停止したと判断した場合に、前記書込み要求発行部をリセットするリセット制御ステップとを含むとともに、
前記電源電圧として前記動作可能電圧よりも高い電圧を供給する電源電圧供給ステップを含み、
前記電圧変換ステップは、前記電源電圧が前記基準電圧よりも低い電圧に低下した場合においても前記動作可能電圧を前記書込み要求発行部に供給することを特徴とする、記憶部誤書込み防止方法。 - 書込み要求毎にデータが書込まれる記憶部と、
前記書込み要求を発行する書込み要求発行部と、
電源電圧を供給する電源供給部と、
前記電源供給部から供給された電源電圧を前記書込み要求発行部が動作可能な動作可能電圧に変換して前記書込み要求発行部に供給する電圧変換部と、
前記動作可能電圧よりも高い基準電圧が入力され、前記電源電圧が前記基準電圧よりも低い電圧に低下した場合に、前記書込み要求発行部による前記書込み要求の発行を抑止する発行抑止信号を出力する電圧監視部と、
前記電圧監視部から出力された前記発行抑止信号を受信した場合、前記記憶部に対する前記書込み要求毎の書込みが完了してから、前記書込み要求発行部による前記書込み要求の発行を抑止する発行抑止制御部と、
前記電圧監視部が前記発行抑止信号を出力すると、前記書込み要求発行部が前記書込み要求の発行を停止したか否かを判断し、前記書込み要求発行部が前記書込み要求の発行を停止したと判断した場合に、前記書込み要求発行部をリセットするリセット制御部とを有し、
前記電源供給部は、前記電源電圧として前記動作可能電圧よりも高い電圧を供給し、
前記電圧変換部は、前記電源電圧が前記基準電圧よりも低い電圧に低下した場合においても前記動作可能電圧を前記書込み要求発行部に供給することを特徴とする、情報処理システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006355103A JP4863865B2 (ja) | 2006-12-28 | 2006-12-28 | 情報処理装置,記憶部誤書込み防止方法,および情報処理システム |
US11/907,394 US7643369B2 (en) | 2006-12-28 | 2007-10-11 | Information processing apparatus, memory unit erroneous write preventing method, and information processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006355103A JP4863865B2 (ja) | 2006-12-28 | 2006-12-28 | 情報処理装置,記憶部誤書込み防止方法,および情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008165536A JP2008165536A (ja) | 2008-07-17 |
JP4863865B2 true JP4863865B2 (ja) | 2012-01-25 |
Family
ID=39694940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006355103A Expired - Fee Related JP4863865B2 (ja) | 2006-12-28 | 2006-12-28 | 情報処理装置,記憶部誤書込み防止方法,および情報処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7643369B2 (ja) |
JP (1) | JP4863865B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4938893B2 (ja) * | 2007-08-06 | 2012-05-23 | サンディスク コーポレイション | 不揮発性メモリのための改良された書き込み中断機構 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5345618B2 (ja) | 2008-06-25 | 2013-11-20 | パナソニック株式会社 | 無線基地局装置、無線中継局装置、及び無線端末装置 |
JP5348541B2 (ja) * | 2009-05-20 | 2013-11-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2012032938A1 (ja) * | 2010-09-10 | 2012-03-15 | 日本電気株式会社 | 処理装置および処理方法 |
JP5623882B2 (ja) * | 2010-11-26 | 2014-11-12 | 株式会社日立製作所 | ディジタル装置 |
JP5865036B2 (ja) * | 2011-11-25 | 2016-02-17 | 三菱電機株式会社 | 制御装置、記憶装置、及び表示装置 |
US9813080B1 (en) | 2013-03-05 | 2017-11-07 | Microsemi Solutions (U.S.), Inc. | Layer specific LDPC decoder |
US10230396B1 (en) | 2013-03-05 | 2019-03-12 | Microsemi Solutions (Us), Inc. | Method and apparatus for layer-specific LDPC decoding |
US10332613B1 (en) | 2015-05-18 | 2019-06-25 | Microsemi Solutions (Us), Inc. | Nonvolatile memory system with retention monitor |
US9799405B1 (en) | 2015-07-29 | 2017-10-24 | Ip Gem Group, Llc | Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction |
US9886214B2 (en) | 2015-12-11 | 2018-02-06 | Ip Gem Group, Llc | Nonvolatile memory system with erase suspend circuit and method for erase suspend management |
US9892794B2 (en) | 2016-01-04 | 2018-02-13 | Ip Gem Group, Llc | Method and apparatus with program suspend using test mode |
US9899092B2 (en) | 2016-01-27 | 2018-02-20 | Ip Gem Group, Llc | Nonvolatile memory system with program step manager and method for program step management |
US10283215B2 (en) | 2016-07-28 | 2019-05-07 | Ip Gem Group, Llc | Nonvolatile memory system with background reference positioning and local reference positioning |
US10291263B2 (en) | 2016-07-28 | 2019-05-14 | Ip Gem Group, Llc | Auto-learning log likelihood ratio |
US10236915B2 (en) | 2016-07-29 | 2019-03-19 | Microsemi Solutions (U.S.), Inc. | Variable T BCH encoding |
JP7218598B2 (ja) | 2019-02-05 | 2023-02-07 | 株式会社リコー | 画像記録装置、画像記録方法およびプログラム |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4534018A (en) | 1983-04-29 | 1985-08-06 | Pitney Bowes Inc. | Non-volatile memory protection circuit with microprocessor interaction |
US5199032A (en) * | 1990-09-04 | 1993-03-30 | Motorola, Inc. | Microcontroller having an EPROM with a low voltage program inhibit circuit |
JP4299890B2 (ja) * | 1996-10-30 | 2009-07-22 | 株式会社東芝 | 半導体メモリ応用装置の電源供給回路 |
US5943263A (en) * | 1997-01-08 | 1999-08-24 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
KR100255956B1 (ko) * | 1997-07-16 | 2000-05-01 | 윤종용 | 강유전체 메모리 장치 및 그것의 데이터 보호 방법 |
JP3763192B2 (ja) * | 1997-08-04 | 2006-04-05 | 富士電機システムズ株式会社 | 瞬停電時積算値保存回路 |
JP2000122813A (ja) * | 1998-10-13 | 2000-04-28 | Toshiba Corp | ディスクアレイ装置 |
JP2000172575A (ja) * | 1998-12-07 | 2000-06-23 | Nec Eng Ltd | メモリーバックアップシステム |
JP2001187252A (ja) | 1999-12-28 | 2001-07-10 | Maruhon Ind Co Ltd | パチンコ機および記録媒体 |
JP2002014947A (ja) * | 2000-06-29 | 2002-01-18 | Toshiba Corp | マイクロコンピュータ |
JP2003002132A (ja) * | 2001-06-19 | 2003-01-08 | Koyo Seiko Co Ltd | 車両用制御装置 |
JP2003050647A (ja) * | 2001-08-08 | 2003-02-21 | Mitsubishi Electric Corp | メモリ装置及びその保護方法 |
JP2003330627A (ja) * | 2002-05-16 | 2003-11-21 | Mitsubishi Electric Corp | 記憶装置 |
JP4201629B2 (ja) * | 2003-03-26 | 2008-12-24 | 三洋電機株式会社 | 誤書込み防止回路および該誤書込み防止回路を含む半導体装置 |
CN1764909A (zh) * | 2003-04-17 | 2006-04-26 | 富士通株式会社 | 半导体装置、复位控制***以及存储器复位方法 |
JP2005286502A (ja) * | 2004-03-29 | 2005-10-13 | Casio Comput Co Ltd | 携帯情報機器、プログラム書き換え方法、及びプログラム |
JP2006146461A (ja) * | 2004-11-18 | 2006-06-08 | Sharp Corp | データ処理装置 |
WO2009020845A1 (en) * | 2007-08-06 | 2009-02-12 | Sandisk Corporation | Enhanced write abort mechanism for non-volatile memory |
-
2006
- 2006-12-28 JP JP2006355103A patent/JP4863865B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-11 US US11/907,394 patent/US7643369B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4938893B2 (ja) * | 2007-08-06 | 2012-05-23 | サンディスク コーポレイション | 不揮発性メモリのための改良された書き込み中断機構 |
Also Published As
Publication number | Publication date |
---|---|
US7643369B2 (en) | 2010-01-05 |
US20090027991A1 (en) | 2009-01-29 |
JP2008165536A (ja) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4863865B2 (ja) | 情報処理装置,記憶部誤書込み防止方法,および情報処理システム | |
US10474217B2 (en) | Control apparatus, control method of control apparatus, and storage medium | |
JP4938893B2 (ja) | 不揮発性メモリのための改良された書き込み中断機構 | |
US7103738B2 (en) | Semiconductor integrated circuit having improving program recovery capabilities | |
US8151130B2 (en) | Plural voltage level detection upon power drop for switching to standby mode with or without complete state saving interrupt processing | |
KR20060103883A (ko) | 반도체 장치 | |
JP2012038305A (ja) | 周辺装置の設定情報のエラー検出を有するデータ処理システム | |
US11294442B2 (en) | Delay of power off to write data from volatile to non-volatile memory of a solid state drive | |
US20030131307A1 (en) | System and method of recovering from soft memory errors | |
JP2008225929A (ja) | 情報処理装置 | |
JP2006201948A (ja) | 割込み信号受け付け装置および割込み信号受け付け方法 | |
US10866771B2 (en) | Information processing apparatus and control method for information processing apparatus | |
KR20080059049A (ko) | 반도체 메모리 장치의 파워 온 시스템 리셋 회로 및 그것의파워 온 리셋 방법 | |
KR102553275B1 (ko) | 전원 오동작시 메모리의 안정적인 동작을 보장하는 반도체 장치 및 그 방법 | |
JP2006323293A (ja) | 画像形成装置 | |
JP2008234358A (ja) | 記憶装置、情報処理装置及び不正書込検出方法 | |
JP4647276B2 (ja) | 半導体回路装置 | |
US20180018131A1 (en) | Memory controller for performing write transaction | |
JP2003006056A (ja) | メモリバックアップ回路 | |
JP2007034508A (ja) | リセット回路及びそのリセット回路の動作方法 | |
CN117724938A (zh) | 存储器的控制方法 | |
JPH10254512A (ja) | プログラマブルコントローラ、プログラマブルコントローラの電源供給装置、プログラマブルコントローラの再起動装置、計算機 | |
JP2008158636A (ja) | フラッシュメモリを有するプログラム実行装置 | |
JP2005010995A (ja) | マルチプロセッサシステム及びそのライトバックの障害処理方法 | |
JP2007148467A (ja) | 情報処理装置およびそのエラー処理方法ならびに制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110412 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110921 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |