JP4857487B2 - トレンチ型半導体装置の製造方法 - Google Patents
トレンチ型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4857487B2 JP4857487B2 JP2001162062A JP2001162062A JP4857487B2 JP 4857487 B2 JP4857487 B2 JP 4857487B2 JP 2001162062 A JP2001162062 A JP 2001162062A JP 2001162062 A JP2001162062 A JP 2001162062A JP 4857487 B2 JP4857487 B2 JP 4857487B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide film
- drain region
- tlpm
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体基板上にトレンチ（深溝）を形成し、そのトレンチ内部或いはその側壁、底部付近に電流経路を配設したトレンチ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図７は従来の横型ＭＩＳＦＥＴの一例の断面図である。
ｐ- 基板10の表面層にｐべ−ス領域12とｎ+ ドレイン領域14とが配設されている。そしてこのＭＩＳＦＥＴでは、ｐべ−ス領域12とｎ+ ドレイン領域14との間に、高抵抗のｎ- 拡張ドレイン11を配設することにより、ｎ+ ソース領域16とｎ+ ドレイン領域14間の電界を緩和し、高耐圧化を図っている。
【０００３】
横型ＭＩＳＦＥＴでは一般的に、図７に示すように、ソース領域（領域長L1）、チヤネル領域（領域長L2）、拡張ドレイン領域（領域長L3）、ドレイン領域（領域長L4）によって構成され、デバイスピッチはL1＋L2＋L3＋L4の総和によって決まる。デバイスピッチが小さい程、デバイスの集積度が上がり、オン抵抗を低下させることができる。しかしながら、耐圧は拡張ドレイン領域（領域長L3）によって決まり、L3が長い程高耐圧となる為、耐圧と集積度とがトレードオフの関係にあった。
【０００４】
そこで、拡張ドレイン領域をトレンチ内に形成することにより、高集積度と高耐圧を同時に可能とする、Trench Lateral Power MISFET （以下ＴＬＰＭと記す）が提案されている。
図８はＴＬＰＭの一例の断面図である。
ｎ+ ドレイン領域107 はｐ- 基板101 の表面層に配設されているが、ｐべ−ス領域102 とｎ+ ソース領域103 とは、ｐ- 基板101 の表面から掘り下げられた第二トレンチ105 の底部に形成されている。そしてこのＴＬＰＭでは、電界を緩和する高抵抗ｎ- 拡張ドレイン領域106 が第一トレンチ104 の側壁に沿って設けられている。120 はｎ+ ソース領域102 とソース電極118 とを接続するソース導体である。トレンチ104 、105 内にはゲート電極110 とｎ- 拡張ドレイン領域106 との間のキャパシタンスＣg を低減するための厚い酸化膜112 が形成されている。108 は電流の制御がおこなわれるチャネルである。
【０００５】
ＴＬＰＭは第二トレンチ105 の底部に位置するソース領域103 のためのコンタクトホールをセルフアラインで形成することができる為、デバイスピッチを極めて小さくすることができる。実際に耐圧８０V、４μmピッチ、オン抵抗０．８m Ω・cm2 程度のＴＬＰＭが製造されている。
図１０は、別のタイプのＴＬＰＭの断面図である。このＴＬＰＭは、トレンチが一段であり、トレンチ204 内に厚い酸化膜がないが、トレンチ204 の側壁部が耐圧維持のためのｎ- 拡張ドレイン領域206 となつていることは同じである。
【０００６】
【発明が解決しようとする課題】
しかしながら、製造したチップに於いて耐圧にバラツキがみられた。その原因を調査したところ、図８に示すように、厚い酸化膜112がSi基板101とフラットではなく、階段状に接している為、ゲート酸化膜109 の形状に特異点ができ、そこに電界集中し、素子が破壊していたことが明らかになった。
【０００７】
図９(a) 〜（e）は従来のＴＬＰＭの製造方法のうち、トレンチ104 、105 のエッチング工程部分の工程順の断面図である。以下この図に従って従来の製造方法を説明する。
先ず、基板101上にマスク酸化膜121を選択的に形成し、ドライエッチングによって第一トレンチ104 を形成した後、ＣＶＤ酸化膜（以下ＨＴＯ膜と記す）122を形成する［図９(a) ］。
【０００８】
次にＨＴＯ膜122のエッチバックをおこなう［同図(b) ］。トレンチの側面に残ったＨＴＯ膜122が厚い酸化膜112となる。
次に前記エッチバックされたＨＴＯ膜122をマスクとして第二トレンチ105 を形成する。このとき、反応生成物123 がトレンチ側壁に付着する［同図(c) ］。
トレンチ側壁に付着する反応生成物123 を除去する為、ふっ酸を含む薬液洗浄等を行う。その際、マスクに用いた厚い酸化膜112も同時にエッチングされてしまう［同図(d) ］。
【０００９】
ゲート酸化膜109を形成した［同図(e) ］後、ゲート電極 の形成以降のプロセスがおこなわれる。
このトレンチエッチングの際に、拡張ドレイン領域106となるSi基板部分と、厚い酸化膜112とが階段状に接し、その上に薄く形成されるゲート酸化膜109、ゲート電極110もその形状を継承して、階段形状になり、特異点124 が生じる。
【００１０】
すなわち、従来のTLPM製造方法では、この特異点124 部分のゲート酸化膜109 に電界集中が起こり、素子が壊され、耐圧不良が起きると考えられる。
図１０のＴＬＰＭにおいても事情は同じであり、基板表面の酸化膜221 がエツチングで後退し、トレンチ204 の側壁と基板表面の酸化膜221 の端とがずれた後に薄いゲート酸化膜209 が形成されて、ゲート酸化膜209 の形状に特異点224 ができ、そこに電界集中して素子が破壊していた。
【００１１】
本発明は、上記のような問題点を解決するためになされたものであり、その目的は十分な耐圧のＴＬＰＭを得ると共に、オン抵抗を低減し、且つ耐圧低下不良を低減することができる半導体装置とその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、半導体基板表面から掘り下げられたトレンチと、前記半導体基板表面上に設けられたマスク絶縁膜と、を有し、トレンチの側壁および前記マスク絶縁膜の側面とゲート絶縁膜を介してトレンチ内にゲート電極が設けられ、少なくとも前記トレンチに隣接する半導体基板の表面層に拡張ドレイン領域が設けられ、該拡張ドレイン領域の表面層に前記拡張ドレイン領域よりも不純物濃度が高いドレイン領域が設けられ、前記トレンチの底部にソース領域が設けられるトレンチ型半導体装置の製造方法において、前記半導体基板表面から前記マスク絶縁膜をマスクとしてエッチングをおこない前記トレンチを形成する工程と、ふっ酸を含む溶液で処理する工程と、前記ゲート絶縁膜を形成する工程と、前記トレンチ底面および側壁の一部に沿ってゲート電極を形成する工程と、をこの順に有し、前記ふっ酸を含む溶液で処理する工程と前記ゲート絶縁膜を形成する工程との間に、前記トレンチ内部を等方性エッチングするものとする。そのように、ゲート酸化膜、ゲート電極の形状に特異点をなくすことによって、十分な耐圧を得ることができる。
【００１５】
等方性エッチングをおこなうことにより、トレンチの側壁と、厚い絶縁膜の表面とを面一にし、その後に形成するゲート酸化膜の特異点を回避することができる。
【００１６】
【発明の実施の形態】
以下実施例をもとに、本発明の実施の形態を説明する。
［実施例１］
図２は、本発明にかかる第一の実施例のＴＬＰＭの断面図である。
ｎ+ ドレイン領域307 はｐ- 基板301 の表面層に配設されているが、ｐべ−ス領域302 とｎ+ ソース領域303 とは、ｐ- 基板301 の表面から掘り下げられた第二トレンチ305 の底部に形成されている。そしてこのＴＬＰＭでは、電界を緩和する高抵抗ｎ- 拡張ドレイン306 が第一トレンチ304 の側壁に沿って設けられている。320 はｎ+ ソース領域303 とソース電極318 とを接続するソース導体である。トレンチ304 、305 内にはゲート電極310 とｎ- 拡張ドレイン領域306 との間のキャパシタンスＣg を低減するための厚い酸化膜312 が形成されている。
【００１７】
図８の従来のＴＬＰＭの断面図と異なる点は、ゲート酸化膜309 に特異点が無く、厚い酸化膜312 の表面とゲート酸化膜309 の表面とがほぼ面一に接している点である。
このようにすることによって、耐圧低下による不良が半減した。
［実施例２］
図１は、本発明にかかる第一の実施例のＴＬＰＭの断面図である。
【００１８】
厚い酸化膜412 の表面とゲート酸化膜409 の表面とがほぼ面一に接している点は上記の実施例１のＴＬＰＭと同様であるが、更に第二トレンチ405 の底部の角が丸くなっている点が特徴である。
図３（ａ）〜（ｆ）は実施例２のＴＬＰＭの製造方法のうち、トレンチ形成工程部分の工程順の断面図である。以下この図に従って本発明の製造方法を説明する。
【００１９】
先ず、熱酸化により基板401上に厚さ１μm のマスク酸化膜421を形成し、パターニングの後、酸化膜421をマスクとしてドライエッチングによって、幅約６μm、深さ４μm の第一トレンチ404 を形成する。エッチングガスとしては、臭化水素（ＨＢｒ）と三ふっ化窒素（ＮＦ3 ）、ヘリウム（Ｈｅ）、酸素（Ｏ2 ）の混合ガスであり、圧力２．６Pa、印加電力４５０W とした。その後、モラシラン( ＳｉＨ4 ）と酸素とを用いた減圧ＣＶＤにより、厚さ約０．８μm のＨＴＯ膜422を堆積する［図３(a) ］。
【００２０】
次にＨＴＯ膜422を異方性エッチングし（エッチバックと言う）第一トレンチ404 の底面を露出させる［同図(b) ］。ＨＴＯ膜422 の トレンチの側面に残った部分が厚い酸化膜412 となる。
このエッチバックされた厚い酸化膜412をマスクとして、幅約４μm 、深さ２μm の第二トレンチ405 をエッチングする。その際にトレンチ側壁に反応生成物423が付着する［同図(c) ］ので、その反応生成物423 をふっ酸を含む薬液洗浄などで除去する。その際厚い酸化膜412 も少しエッチングされてしまう。その結果、階段形状ができる［同図(d) ］。なお図示していないがこの段階で不純物を導入拡散してｐベース領域、ｎ+ ソース領域の形成をおこなう。
【００２１】
次に、上記の階段形状を解消し、フラットにする為、ふっ硝酢酸によるウェットエッチングや、ＣＤＥ（ChemicalDryEtch）法などの等方性エッチング方法を用いて、トレンチ内部をエッチングすることにより、第二トレンチ405 の底部のコーナーに曲率を持たせ、曲率半径を大きくする［同図（e）］。
その後、例えばＨＴＯ膜の堆積により、厚さ１００nmのゲート酸化膜409を形成する［同図(f) ］。
【００２２】
この後、多結晶シリコンの堆積、エッチバックによるゲート電極の形成以降のプロセスがおこなわれる。
上記のような製造方法により、トレンチ405 の側壁と厚い酸化膜412 の表面とが面一になり、従来見られた図１０における階段状の特異点124 をなくすことができた。
【００２３】
更に、トレンチのコーナーが角張っていると、角部分のゲート酸化膜厚さが薄くなってしまい、そこを特異点として電界集中し、素子を壊す懸念があるが、等方性エッチングを実施することにより、コーナーが丸められているため、耐圧低下が防止された。
実際に、耐圧不良は１／１０に減少した。
【００２４】
なお、ゲート酸化膜409は、ＨＴＯ膜の堆積に限らず、熱酸化により形成しても良いことは勿論である。
［実施例３］
図４は、本発明にかかる第３の実施例のＴＬＰＭの断面図である。
実施例１、２のＴＬＰＭのトレンチは２段になっていたが、本実施例３のトレンチは１段であり、ゲート電極510 とｎ- 拡張ドレイン領域506 との間のキャパシタンスＣg を低減するための厚い酸化膜が形成されていない。
【００２５】
ｎ+ ドレイン領域507 はｐ- 基板501 の表面層に配設されているが、ｐべ−ス領域502 とｎ+ ソース領域503 とは、ｐ- 基板501 の表面から掘り下げられたトレンチ504 の底部に形成されている。そしてこのＴＬＰＭでは、電界を緩和する高抵抗ｎ- 拡張ドレイン領域506 がトレンチ504 の側壁に沿って設けられている。520 はｎ+ ソース領域502 とソース電極518 とを接続するソース導体である。
【００２６】
図１０の従来のＴＬＰＭの断面図と異なる点は、ゲート酸化膜509 に特異点が無く、基板表面の酸化膜521 の側面とトレンチ504 の側壁表面とがほぼ面一に接している点である。
このようにすることによって、耐圧低下による不良が半減した。
［実施例４］
図５は、本発明にかかる第４の実施例のＴＬＰＭの断面図である。
【００２７】
基板表面の酸化膜621 の端面とトレンチ604 の側壁表面とがほぼ面一に接している点は上記の実施例３のＴＬＰＭと同様であるが、更にトレンチ604 の底部の角が丸くなっている点が特徴である。
図６（ａ）〜（ｄ）は実施例４の製造方法のうち、トレンチ形成工程部分の工程順の断面図である。以下この図に従って本発明の製造方法を説明する。
【００２８】
Ｓｉ基板601上にマスク酸化膜621を選択的に形成し、異方性エッチングによりトレンチエッチングを行う。その際、その際にトレンチ側壁に反応生成物623 が付着する［図６(a) ］
その反応生成物623 をふっ酸を含む薬液洗浄などで除去するが、その際マスク酸化膜621の上面及び側面もエッチングされてしまい、マスク酸化膜621 の側面とトレンチ604 の側面がフラットでなく、階段状に接することになる［同図(b) ］。
【００２９】
次に、上記の階段形状を解消し、フラットにする為、ふっ硝酢酸によるウェットエツチングや、ＣＤＥ（ChemicalDryEtch）法などの等方性エッチング方法を用いて、トレンチ内部をエッチングすることにより、トレンチ604 の底部のコーナーに曲率を持たせ、曲率半径を大きくする［同図（d）］。例えば、ＣＤＥの条件としては、酸素：１５０ml/min、四フッ化炭素：６０ml/min、電力：３５０W 、ベース圧力：２Pa、エッチング圧力：２３Paとすることにより、マスク酸化膜621 とトレンチ側壁とのフラット性と、トレンチコーナーの丸みの両方を満足することができる。
【００３０】
その後、厚さ１００nmのゲート酸化膜609を形成する［同図(e) ］。
この後、多結晶シリコンの堆積、エッチバックによるゲート電極の形成以降のプロセスがおこなわれる。
上記のような製造方法により、トレンチ側壁と表面の酸化膜621 の端面とが面一になり、従来見られた図１０における階段状の特異点224 をなくすことができた。
【００３１】
更に、トレンチのコーナーが角張っていると、角部分のゲート酸化膜厚さが薄くなってしまい、そこを特異点として電界集中し、素子を壊す懸念があるが、等方性エッチングを実施することにより、コーナーが丸められているため、耐圧低下が防止された。
実際に、耐圧不良は１／１０に減少した。
【００３２】
以上の実施例ではトレンチが２段まで形成された素子について記したが、本原理と機能を果たす３段以上のトレンチ構造の場合においても適用可能である。
又、本実施例ではトレンチエッチングのマスク材として酸化膜を例にあげているが、トレンチエッチングのマスク材となり、且つ電気的絶縁膜、又は高抵抗膜としての機能を果たす物質であれば、酸化膜に限らず、その物質を含むものとする。又、ゲート絶縁膜としても同様である。
【００３３】
更に半導体基板としてＳｉについてのみ記述したが、本発明は炭化けい素などの化合物半導体を含む全ての半導体に適用可能である。
【００３４】
【発明の効果】
以上説明したように本発明によれば、ゲート酸化膜、ゲート電極の形状に特異点をなくすことによって、十分な耐圧を得ると共に、オン抵抗を低減し、且つ耐圧低下不良を低減することができる半導体装置とすることができる。
本発明により耐庄低下の問題が解決されるので特に有効であり、高密度に集積した大電流のパワーＭＯＳＦＥＴ等の高効率化およびその普及に貢献するところが大きい。
【図面の簡単な説明】
【図１】本発明実施例２のＴＬＰＭの要部断面図
【図２】本発明実施例１のＴＬＰＭの要部断面図
【図３】（ａ）〜（ｆ）は本発明実施例２のＴＬＰＭの製造方法を示す工程順の要部断面図
【図４】本発明実施例３のＴＬＰＭの要部断面図
【図５】本発明実施例４のＴＬＰＭの要部断面図
【図６】（ａ）〜（ｆ）は本発明実施例４のＴＬＰＭの製造方法を示す工程順の要部断面図
【図７】従来の横型ＭＩＳＦＥＴの断面図
【図８】従来のＴＬＰＭの要部断面図
【図９】（ａ）〜（ｆ）は従来のＴＬＰＭの製造方法を示す工程順の要部断面図
【図１０】従来のＴＬＰＭの要部断面図
【符号の説明】
10 、n01 ｐ- 基板
12 、n02 ｐベース領域
13 、n03 ｎ+ ソース領域
14 、n06 ｎ- 拡張ドレイン領域
15 、n07 ｎ+ ドレイン領域
16 、n09 ゲート酸化膜
17 、n10 ゲート電極
18 、n18 ソース電極
19 、n19 ドレイン電極
n04 第一トレンチまたはトレンチ
n05 第二トレンチ
n08 チャネル
n11 酸化膜
n12 厚い酸化膜
n13 層間絶縁膜
n20 ソース導体
n21 マスク酸化膜
n22 ＨＴＯ酸化膜
n23 反応生成物
n20 厚い酸化膜
(nは正の整数)
【発明の属する技術分野】
本発明は半導体基板上にトレンチ（深溝）を形成し、そのトレンチ内部或いはその側壁、底部付近に電流経路を配設したトレンチ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図７は従来の横型ＭＩＳＦＥＴの一例の断面図である。
ｐ- 基板10の表面層にｐべ−ス領域12とｎ+ ドレイン領域14とが配設されている。そしてこのＭＩＳＦＥＴでは、ｐべ−ス領域12とｎ+ ドレイン領域14との間に、高抵抗のｎ- 拡張ドレイン11を配設することにより、ｎ+ ソース領域16とｎ+ ドレイン領域14間の電界を緩和し、高耐圧化を図っている。
【０００３】
横型ＭＩＳＦＥＴでは一般的に、図７に示すように、ソース領域（領域長L1）、チヤネル領域（領域長L2）、拡張ドレイン領域（領域長L3）、ドレイン領域（領域長L4）によって構成され、デバイスピッチはL1＋L2＋L3＋L4の総和によって決まる。デバイスピッチが小さい程、デバイスの集積度が上がり、オン抵抗を低下させることができる。しかしながら、耐圧は拡張ドレイン領域（領域長L3）によって決まり、L3が長い程高耐圧となる為、耐圧と集積度とがトレードオフの関係にあった。
【０００４】
そこで、拡張ドレイン領域をトレンチ内に形成することにより、高集積度と高耐圧を同時に可能とする、Trench Lateral Power MISFET （以下ＴＬＰＭと記す）が提案されている。
図８はＴＬＰＭの一例の断面図である。
ｎ+ ドレイン領域107 はｐ- 基板101 の表面層に配設されているが、ｐべ−ス領域102 とｎ+ ソース領域103 とは、ｐ- 基板101 の表面から掘り下げられた第二トレンチ105 の底部に形成されている。そしてこのＴＬＰＭでは、電界を緩和する高抵抗ｎ- 拡張ドレイン領域106 が第一トレンチ104 の側壁に沿って設けられている。120 はｎ+ ソース領域102 とソース電極118 とを接続するソース導体である。トレンチ104 、105 内にはゲート電極110 とｎ- 拡張ドレイン領域106 との間のキャパシタンスＣg を低減するための厚い酸化膜112 が形成されている。108 は電流の制御がおこなわれるチャネルである。
【０００５】
ＴＬＰＭは第二トレンチ105 の底部に位置するソース領域103 のためのコンタクトホールをセルフアラインで形成することができる為、デバイスピッチを極めて小さくすることができる。実際に耐圧８０V、４μmピッチ、オン抵抗０．８m Ω・cm2 程度のＴＬＰＭが製造されている。
図１０は、別のタイプのＴＬＰＭの断面図である。このＴＬＰＭは、トレンチが一段であり、トレンチ204 内に厚い酸化膜がないが、トレンチ204 の側壁部が耐圧維持のためのｎ- 拡張ドレイン領域206 となつていることは同じである。
【０００６】
【発明が解決しようとする課題】
しかしながら、製造したチップに於いて耐圧にバラツキがみられた。その原因を調査したところ、図８に示すように、厚い酸化膜112がSi基板101とフラットではなく、階段状に接している為、ゲート酸化膜109 の形状に特異点ができ、そこに電界集中し、素子が破壊していたことが明らかになった。
【０００７】
図９(a) 〜（e）は従来のＴＬＰＭの製造方法のうち、トレンチ104 、105 のエッチング工程部分の工程順の断面図である。以下この図に従って従来の製造方法を説明する。
先ず、基板101上にマスク酸化膜121を選択的に形成し、ドライエッチングによって第一トレンチ104 を形成した後、ＣＶＤ酸化膜（以下ＨＴＯ膜と記す）122を形成する［図９(a) ］。
【０００８】
次にＨＴＯ膜122のエッチバックをおこなう［同図(b) ］。トレンチの側面に残ったＨＴＯ膜122が厚い酸化膜112となる。
次に前記エッチバックされたＨＴＯ膜122をマスクとして第二トレンチ105 を形成する。このとき、反応生成物123 がトレンチ側壁に付着する［同図(c) ］。
トレンチ側壁に付着する反応生成物123 を除去する為、ふっ酸を含む薬液洗浄等を行う。その際、マスクに用いた厚い酸化膜112も同時にエッチングされてしまう［同図(d) ］。
【０００９】
ゲート酸化膜109を形成した［同図(e) ］後、ゲート電極 の形成以降のプロセスがおこなわれる。
このトレンチエッチングの際に、拡張ドレイン領域106となるSi基板部分と、厚い酸化膜112とが階段状に接し、その上に薄く形成されるゲート酸化膜109、ゲート電極110もその形状を継承して、階段形状になり、特異点124 が生じる。
【００１０】
すなわち、従来のTLPM製造方法では、この特異点124 部分のゲート酸化膜109 に電界集中が起こり、素子が壊され、耐圧不良が起きると考えられる。
図１０のＴＬＰＭにおいても事情は同じであり、基板表面の酸化膜221 がエツチングで後退し、トレンチ204 の側壁と基板表面の酸化膜221 の端とがずれた後に薄いゲート酸化膜209 が形成されて、ゲート酸化膜209 の形状に特異点224 ができ、そこに電界集中して素子が破壊していた。
【００１１】
本発明は、上記のような問題点を解決するためになされたものであり、その目的は十分な耐圧のＴＬＰＭを得ると共に、オン抵抗を低減し、且つ耐圧低下不良を低減することができる半導体装置とその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、半導体基板表面から掘り下げられたトレンチと、前記半導体基板表面上に設けられたマスク絶縁膜と、を有し、トレンチの側壁および前記マスク絶縁膜の側面とゲート絶縁膜を介してトレンチ内にゲート電極が設けられ、少なくとも前記トレンチに隣接する半導体基板の表面層に拡張ドレイン領域が設けられ、該拡張ドレイン領域の表面層に前記拡張ドレイン領域よりも不純物濃度が高いドレイン領域が設けられ、前記トレンチの底部にソース領域が設けられるトレンチ型半導体装置の製造方法において、前記半導体基板表面から前記マスク絶縁膜をマスクとしてエッチングをおこない前記トレンチを形成する工程と、ふっ酸を含む溶液で処理する工程と、前記ゲート絶縁膜を形成する工程と、前記トレンチ底面および側壁の一部に沿ってゲート電極を形成する工程と、をこの順に有し、前記ふっ酸を含む溶液で処理する工程と前記ゲート絶縁膜を形成する工程との間に、前記トレンチ内部を等方性エッチングするものとする。そのように、ゲート酸化膜、ゲート電極の形状に特異点をなくすことによって、十分な耐圧を得ることができる。
【００１５】
等方性エッチングをおこなうことにより、トレンチの側壁と、厚い絶縁膜の表面とを面一にし、その後に形成するゲート酸化膜の特異点を回避することができる。
【００１６】
【発明の実施の形態】
以下実施例をもとに、本発明の実施の形態を説明する。
［実施例１］
図２は、本発明にかかる第一の実施例のＴＬＰＭの断面図である。
ｎ+ ドレイン領域307 はｐ- 基板301 の表面層に配設されているが、ｐべ−ス領域302 とｎ+ ソース領域303 とは、ｐ- 基板301 の表面から掘り下げられた第二トレンチ305 の底部に形成されている。そしてこのＴＬＰＭでは、電界を緩和する高抵抗ｎ- 拡張ドレイン306 が第一トレンチ304 の側壁に沿って設けられている。320 はｎ+ ソース領域303 とソース電極318 とを接続するソース導体である。トレンチ304 、305 内にはゲート電極310 とｎ- 拡張ドレイン領域306 との間のキャパシタンスＣg を低減するための厚い酸化膜312 が形成されている。
【００１７】
図８の従来のＴＬＰＭの断面図と異なる点は、ゲート酸化膜309 に特異点が無く、厚い酸化膜312 の表面とゲート酸化膜309 の表面とがほぼ面一に接している点である。
このようにすることによって、耐圧低下による不良が半減した。
［実施例２］
図１は、本発明にかかる第一の実施例のＴＬＰＭの断面図である。
【００１８】
厚い酸化膜412 の表面とゲート酸化膜409 の表面とがほぼ面一に接している点は上記の実施例１のＴＬＰＭと同様であるが、更に第二トレンチ405 の底部の角が丸くなっている点が特徴である。
図３（ａ）〜（ｆ）は実施例２のＴＬＰＭの製造方法のうち、トレンチ形成工程部分の工程順の断面図である。以下この図に従って本発明の製造方法を説明する。
【００１９】
先ず、熱酸化により基板401上に厚さ１μm のマスク酸化膜421を形成し、パターニングの後、酸化膜421をマスクとしてドライエッチングによって、幅約６μm、深さ４μm の第一トレンチ404 を形成する。エッチングガスとしては、臭化水素（ＨＢｒ）と三ふっ化窒素（ＮＦ3 ）、ヘリウム（Ｈｅ）、酸素（Ｏ2 ）の混合ガスであり、圧力２．６Pa、印加電力４５０W とした。その後、モラシラン( ＳｉＨ4 ）と酸素とを用いた減圧ＣＶＤにより、厚さ約０．８μm のＨＴＯ膜422を堆積する［図３(a) ］。
【００２０】
次にＨＴＯ膜422を異方性エッチングし（エッチバックと言う）第一トレンチ404 の底面を露出させる［同図(b) ］。ＨＴＯ膜422 の トレンチの側面に残った部分が厚い酸化膜412 となる。
このエッチバックされた厚い酸化膜412をマスクとして、幅約４μm 、深さ２μm の第二トレンチ405 をエッチングする。その際にトレンチ側壁に反応生成物423が付着する［同図(c) ］ので、その反応生成物423 をふっ酸を含む薬液洗浄などで除去する。その際厚い酸化膜412 も少しエッチングされてしまう。その結果、階段形状ができる［同図(d) ］。なお図示していないがこの段階で不純物を導入拡散してｐベース領域、ｎ+ ソース領域の形成をおこなう。
【００２１】
次に、上記の階段形状を解消し、フラットにする為、ふっ硝酢酸によるウェットエッチングや、ＣＤＥ（ChemicalDryEtch）法などの等方性エッチング方法を用いて、トレンチ内部をエッチングすることにより、第二トレンチ405 の底部のコーナーに曲率を持たせ、曲率半径を大きくする［同図（e）］。
その後、例えばＨＴＯ膜の堆積により、厚さ１００nmのゲート酸化膜409を形成する［同図(f) ］。
【００２２】
この後、多結晶シリコンの堆積、エッチバックによるゲート電極の形成以降のプロセスがおこなわれる。
上記のような製造方法により、トレンチ405 の側壁と厚い酸化膜412 の表面とが面一になり、従来見られた図１０における階段状の特異点124 をなくすことができた。
【００２３】
更に、トレンチのコーナーが角張っていると、角部分のゲート酸化膜厚さが薄くなってしまい、そこを特異点として電界集中し、素子を壊す懸念があるが、等方性エッチングを実施することにより、コーナーが丸められているため、耐圧低下が防止された。
実際に、耐圧不良は１／１０に減少した。
【００２４】
なお、ゲート酸化膜409は、ＨＴＯ膜の堆積に限らず、熱酸化により形成しても良いことは勿論である。
［実施例３］
図４は、本発明にかかる第３の実施例のＴＬＰＭの断面図である。
実施例１、２のＴＬＰＭのトレンチは２段になっていたが、本実施例３のトレンチは１段であり、ゲート電極510 とｎ- 拡張ドレイン領域506 との間のキャパシタンスＣg を低減するための厚い酸化膜が形成されていない。
【００２５】
ｎ+ ドレイン領域507 はｐ- 基板501 の表面層に配設されているが、ｐべ−ス領域502 とｎ+ ソース領域503 とは、ｐ- 基板501 の表面から掘り下げられたトレンチ504 の底部に形成されている。そしてこのＴＬＰＭでは、電界を緩和する高抵抗ｎ- 拡張ドレイン領域506 がトレンチ504 の側壁に沿って設けられている。520 はｎ+ ソース領域502 とソース電極518 とを接続するソース導体である。
【００２６】
図１０の従来のＴＬＰＭの断面図と異なる点は、ゲート酸化膜509 に特異点が無く、基板表面の酸化膜521 の側面とトレンチ504 の側壁表面とがほぼ面一に接している点である。
このようにすることによって、耐圧低下による不良が半減した。
［実施例４］
図５は、本発明にかかる第４の実施例のＴＬＰＭの断面図である。
【００２７】
基板表面の酸化膜621 の端面とトレンチ604 の側壁表面とがほぼ面一に接している点は上記の実施例３のＴＬＰＭと同様であるが、更にトレンチ604 の底部の角が丸くなっている点が特徴である。
図６（ａ）〜（ｄ）は実施例４の製造方法のうち、トレンチ形成工程部分の工程順の断面図である。以下この図に従って本発明の製造方法を説明する。
【００２８】
Ｓｉ基板601上にマスク酸化膜621を選択的に形成し、異方性エッチングによりトレンチエッチングを行う。その際、その際にトレンチ側壁に反応生成物623 が付着する［図６(a) ］
その反応生成物623 をふっ酸を含む薬液洗浄などで除去するが、その際マスク酸化膜621の上面及び側面もエッチングされてしまい、マスク酸化膜621 の側面とトレンチ604 の側面がフラットでなく、階段状に接することになる［同図(b) ］。
【００２９】
次に、上記の階段形状を解消し、フラットにする為、ふっ硝酢酸によるウェットエツチングや、ＣＤＥ（ChemicalDryEtch）法などの等方性エッチング方法を用いて、トレンチ内部をエッチングすることにより、トレンチ604 の底部のコーナーに曲率を持たせ、曲率半径を大きくする［同図（d）］。例えば、ＣＤＥの条件としては、酸素：１５０ml/min、四フッ化炭素：６０ml/min、電力：３５０W 、ベース圧力：２Pa、エッチング圧力：２３Paとすることにより、マスク酸化膜621 とトレンチ側壁とのフラット性と、トレンチコーナーの丸みの両方を満足することができる。
【００３０】
その後、厚さ１００nmのゲート酸化膜609を形成する［同図(e) ］。
この後、多結晶シリコンの堆積、エッチバックによるゲート電極の形成以降のプロセスがおこなわれる。
上記のような製造方法により、トレンチ側壁と表面の酸化膜621 の端面とが面一になり、従来見られた図１０における階段状の特異点224 をなくすことができた。
【００３１】
更に、トレンチのコーナーが角張っていると、角部分のゲート酸化膜厚さが薄くなってしまい、そこを特異点として電界集中し、素子を壊す懸念があるが、等方性エッチングを実施することにより、コーナーが丸められているため、耐圧低下が防止された。
実際に、耐圧不良は１／１０に減少した。
【００３２】
以上の実施例ではトレンチが２段まで形成された素子について記したが、本原理と機能を果たす３段以上のトレンチ構造の場合においても適用可能である。
又、本実施例ではトレンチエッチングのマスク材として酸化膜を例にあげているが、トレンチエッチングのマスク材となり、且つ電気的絶縁膜、又は高抵抗膜としての機能を果たす物質であれば、酸化膜に限らず、その物質を含むものとする。又、ゲート絶縁膜としても同様である。
【００３３】
更に半導体基板としてＳｉについてのみ記述したが、本発明は炭化けい素などの化合物半導体を含む全ての半導体に適用可能である。
【００３４】
【発明の効果】
以上説明したように本発明によれば、ゲート酸化膜、ゲート電極の形状に特異点をなくすことによって、十分な耐圧を得ると共に、オン抵抗を低減し、且つ耐圧低下不良を低減することができる半導体装置とすることができる。
本発明により耐庄低下の問題が解決されるので特に有効であり、高密度に集積した大電流のパワーＭＯＳＦＥＴ等の高効率化およびその普及に貢献するところが大きい。
【図面の簡単な説明】
【図１】本発明実施例２のＴＬＰＭの要部断面図
【図２】本発明実施例１のＴＬＰＭの要部断面図
【図３】（ａ）〜（ｆ）は本発明実施例２のＴＬＰＭの製造方法を示す工程順の要部断面図
【図４】本発明実施例３のＴＬＰＭの要部断面図
【図５】本発明実施例４のＴＬＰＭの要部断面図
【図６】（ａ）〜（ｆ）は本発明実施例４のＴＬＰＭの製造方法を示す工程順の要部断面図
【図７】従来の横型ＭＩＳＦＥＴの断面図
【図８】従来のＴＬＰＭの要部断面図
【図９】（ａ）〜（ｆ）は従来のＴＬＰＭの製造方法を示す工程順の要部断面図
【図１０】従来のＴＬＰＭの要部断面図
【符号の説明】
10 、n01 ｐ- 基板
12 、n02 ｐベース領域
13 、n03 ｎ+ ソース領域
14 、n06 ｎ- 拡張ドレイン領域
15 、n07 ｎ+ ドレイン領域
16 、n09 ゲート酸化膜
17 、n10 ゲート電極
18 、n18 ソース電極
19 、n19 ドレイン電極
n04 第一トレンチまたはトレンチ
n05 第二トレンチ
n08 チャネル
n11 酸化膜
n12 厚い酸化膜
n13 層間絶縁膜
n20 ソース導体
n21 マスク酸化膜
n22 ＨＴＯ酸化膜
n23 反応生成物
n20 厚い酸化膜
(nは正の整数)
Claims (1)
- 半導体基板表面から掘り下げられたトレンチと、前記半導体基板表面上に設けられたマスク絶縁膜と、を有し、トレンチの側壁および前記マスク絶縁膜の側面とゲート絶縁膜を介してトレンチ内にゲート電極が設けられ、前記トレンチ側壁に隣接する半導体基板の表面層に拡張ドレイン領域が設けられ、該拡張ドレイン領域の表面層に選択的に前記拡張ドレイン領域よりも不純物濃度が高いドレイン領域が設けられ、前記トレンチの底部にソース領域が設けられるトレンチ型半導体装置の製造方法において、
前記半導体基板表面から前記マスク絶縁膜をマスクとしてエッチングをおこない前記トレンチを形成する工程と、ふっ酸を含む溶液で処理する工程と、前記ゲート絶縁膜を形成する工程と、前記トレンチ底面および側壁の一部に沿ってゲート電極を形成する工程と、をこの順に有し、前記ふっ酸を含む溶液で処理する工程と前記ゲート絶縁膜を形成する工程との間に、前記トレンチ内部を等方性エッチングすることを特徴とするトレンチ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162062A JP4857487B2 (ja) | 2001-05-30 | 2001-05-30 | トレンチ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001162062A JP4857487B2 (ja) | 2001-05-30 | 2001-05-30 | トレンチ型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353446A JP2002353446A (ja) | 2002-12-06 |
| JP4857487B2 true JP4857487B2 (ja) | 2012-01-18 |
Family
ID=19005245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001162062A Expired - Fee Related JP4857487B2 (ja) | 2001-05-30 | 2001-05-30 | トレンチ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4857487B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207706A (ja) * | 2002-12-10 | 2004-07-22 | Fuji Electric Device Technology Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP4423460B2 (ja) * | 2003-04-16 | 2010-03-03 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
| JP4720307B2 (ja) * | 2005-06-15 | 2011-07-13 | 富士電機システムズ株式会社 | 半導体装置の製造方法 |
| JP5002920B2 (ja) * | 2005-07-20 | 2012-08-15 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP4899425B2 (ja) * | 2005-11-04 | 2012-03-21 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP2008130896A (ja) * | 2006-11-22 | 2008-06-05 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP5303839B2 (ja) * | 2007-01-29 | 2013-10-02 | 富士電機株式会社 | 絶縁ゲート炭化珪素半導体装置とその製造方法 |
| JP6136571B2 (ja) | 2013-05-24 | 2017-05-31 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2023013200A1 (ja) * | 2021-08-05 | 2023-02-09 | ローム株式会社 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0225073A (ja) * | 1988-07-13 | 1990-01-26 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JP3182768B2 (ja) * | 1990-12-28 | 2001-07-03 | 日本電気株式会社 | スタティック型半導体記憶装置 |
| JP3396553B2 (ja) * | 1994-02-04 | 2003-04-14 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| KR100297738B1 (ko) * | 1999-10-07 | 2001-11-02 | 윤종용 | 챔퍼가 형성된 금속 실리사이드층을 갖춘 반도체소자의 제조방법 |
| JP4200626B2 (ja) * | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
-
2001
- 2001-05-30 JP JP2001162062A patent/JP4857487B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353446A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861296B2 (en) | Method for creating thick oxide on the bottom surface of a trench structure in silicon | |
| US6469345B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6524931B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| JPH07115124A (ja) | 集積回路内のトレンチ分離構造および作成方法 | |
| JP2009130357A (ja) | トレンチｍｏｓｆｅｔ及びその製造方法 | |
| JP4735414B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP4221420B2 (ja) | 半導体装置の製造方法 | |
| US20050082614A1 (en) | Semiconductor device and fabrication method with etch stop film below active layer | |
| JP4857487B2 (ja) | トレンチ型半導体装置の製造方法 | |
| US5225356A (en) | Method of making field-effect semiconductor device on sot | |
| JP2001358338A (ja) | トレンチゲート型半導体装置 | |
| JP5522907B2 (ja) | ＳｉＣ膜の加工方法、半導体装置およびその製造方法 | |
| JP2003068751A (ja) | 半導体装置及びその製造方法 | |
| JPH0661487A (ja) | 半導体装置及びその製造方法 | |
| JP4655351B2 (ja) | トレンチ型半導体装置の製造方法 | |
| JP4192381B2 (ja) | 半導体装置およびその製造方法 | |
| JP2021082689A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2002299618A (ja) | 半導体装置とその製造方法 | |
| WO2006006424A1 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US20040145012A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPWO2003026018A1 (ja) | 半導体装置及びその製造方法 | |
| US5459347A (en) | Method of making field-effect semiconductor device on SOI | |
| US9543427B2 (en) | Semiconductor device and method for fabricating the same | |
| US20030157759A1 (en) | Method for forming semiconductor substrate with convex shaped active region | |
| EP0495562B1 (en) | Field-effect semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |