JP4857190B2

JP4857190B2 - Frequency sweep oscillation circuit

Info

Publication number: JP4857190B2
Application number: JP2007131718A
Authority: JP
Inventors: 俊彦笹原
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2007-05-17
Filing date: 2007-05-17
Publication date: 2012-01-18
Anticipated expiration: 2027-05-17
Also published as: JP2008288866A

Description

本発明は周波数掃引発振回路、特に２４ＧＨｚ帯のマイクロ波を用いて距離計測等を行うレーダや各種センサに採用され、周波数掃引を高速にて実行する周波数掃引発振回路の構成に関する。 The present invention relates to a frequency sweep oscillation circuit, and more particularly to a configuration of a frequency sweep oscillation circuit that is employed in a radar and various sensors that perform distance measurement using a microwave of 24 GHz band and performs frequency sweep at high speed.

従来から、マイクロ波を用いて距離計測等を実行するレーダ、各種センサ（距離計測装置等）では、ＦＭ−ＣＷ方式、パルス変調方式等が採用されており、このような装置に用いられている周波数掃引発振回路としては、主に図７〜図１０に示される従来例が存在する（例えば特許文献１）。
特開２００５−１５０８５６号公報 Conventionally, radar and various sensors (distance measuring devices, etc.) that perform distance measurement using microwaves have adopted FM-CW method, pulse modulation method, etc., and are used in such devices. As the frequency sweep oscillation circuit, there is a conventional example mainly shown in FIGS. 7 to 10 (for example, Patent Document 1).
JP-A-2005-150856

まず、第１の従来例は、図７（Ｂ）のように、基準周波数を発振する発振器１、２４．０５〜２４．２５ＧＨｚで動作するＶＣＯ（電圧制御発振器）２及び増幅器３を有し、図７（Ａ）に示すノコギリ波状の電子同調電圧ＶｔをＶＣＯ２に与えることにより、図７（Ｃ）のように、周波数Ｆがノコギリ波状に変化する掃引が行われる。このような構成では、時間で変化させた電圧Ｖｔで周波数を変化させることができ、図７（Ｄ）のように、電圧Ｖｔの制御によって掃引周波数が制御される。 First, as shown in FIG. 7B, the first conventional example includes an oscillator 1, 24.05 to 24.25 GHz that oscillates a reference frequency, and an amplifier 3 that operates at a frequency of 24.25 to 24.25 GHz. By applying the sawtooth wave-shaped electronic tuning voltage Vt shown in FIG. 7A to the VCO 2, as shown in FIG. 7C, a sweep in which the frequency F changes in a sawtooth wave shape is performed. In such a configuration, the frequency can be changed with the voltage Vt changed with time, and the sweep frequency is controlled by controlling the voltage Vt as shown in FIG.

しかし、このような第１の従来例の場合は、構成がシンプルとなるが、ＶＣＯ２に加えられる電圧Ｖｔと出力周波数は非同期であり、ＶＣＯ２の特性が温度変化等の環境条件により変化したり、デバイス自体に特性変動要因があったりすると、出力周波数も変動するという問題がある。 However, in the case of the first conventional example, the configuration is simple, but the voltage Vt applied to the VCO 2 and the output frequency are asynchronous, and the characteristics of the VCO 2 change due to environmental conditions such as a temperature change, If there is a characteristic variation factor in the device itself, there is a problem that the output frequency also varies.

近年、マイクロ波を用いた距離計測装置等では、無線局免許を省略した顧客使用のために、２４ＧＨｚ帯が開放され、屋外使用が許可されており、この２４ＧＨｚ帯の使用では、電波法により占有周波数帯域幅が７６ＭＨｚと規定されている。しかし、図７の技術では、環境条件等で出力周波数が変動することから、占有周波数帯域幅を厳密に維持することができず、この帯域幅を狭く設定する等の対策が必要となり、７６ＭＨｚの帯域幅を最大限に利用することができない。 In recent years, distance measuring devices using microwaves have been open to the 24 GHz band for use by customers without a radio station license, and are allowed to be used outdoors. The use of the 24 GHz band is occupied by the Radio Law. The frequency bandwidth is defined as 76 MHz. However, since the output frequency fluctuates due to environmental conditions and the like in the technique of FIG. 7, the occupied frequency bandwidth cannot be strictly maintained, and measures such as setting this bandwidth narrowly are required. The bandwidth cannot be fully utilized.

図８の第２の従来例は、ＰＬＬ（Phase-locked loop）シンセサイザーを用いて周波数を掃引するものであり、（２４．０５〜２４．２５ＧＨｚ）／Ｎ１で動作するＶＣＯ４、増幅器５、分配器６、分周器（÷Ｎ）７、ＰＬＬ回路８及びループフィルタ９でループを形成すると共に、ＣＰＵ１０とＮ倍器（×Ｎ１）１１を備えた構成となる。このような構成によれば、ＶＣＯ４に電子同調電圧Ｖｔを与えると、ＰＬＬ回路の応答時間により発振周波数Ｆは、図９（Ａ）のように、階段状の波形となる。 The second conventional example shown in FIG. 8 uses a PLL (Phase-locked loop) synthesizer to sweep the frequency, and operates at (24.05 to 24.25 GHz) / N1, VCO 4, amplifier 5, and distributor. 6, the frequency divider (÷ N) 7, the PLL circuit 8 and the loop filter 9 form a loop, and the CPU 10 and the N multiplier (× N1) 11 are provided. According to such a configuration, when the electronic tuning voltage Vt is applied to the VCO 4, the oscillation frequency F becomes a stepped waveform as shown in FIG. 9A due to the response time of the PLL circuit.

しかし、この第２の従来例では、ＰＬＬシンセサイザーを用いることから、高い周波数確度にて掃引を行うことができる反面、周波数が階段状に切り替えられるため、高速ロック（高速周波数切替え）が困難であり、掃引速度の高速化に限界がある。この周波数切替えを高速に行う方式として、ＰＬＬに似たＤＤＳ（ダイレクトデジタルシンセサイザー）方式等があるが、この方式は非整数倍（又は非整数分の１）のカウンタ設定時における不要波（スプリアス）の発生が大きいという欠点がある。 However, in the second conventional example, since a PLL synthesizer is used, sweeping can be performed with high frequency accuracy. However, since the frequency is switched stepwise, high-speed lock (high-speed frequency switching) is difficult. There is a limit to increasing the sweep speed. There is a DDS (direct digital synthesizer) method similar to PLL as a method for performing this frequency switching at high speed, but this method is an unnecessary wave (spurious) when setting a counter of a non-integer multiple (or a fraction of a non-integer). There is a disadvantage that the occurrence of is large.

また、図９（Ｂ）は、図９（Ａ）の特性線ｂ部分の一部を拡大した波形であるが、この図に示されるように、周波数の切替え点でトランジェントな周波数の変動特性である周波数のオーバーシュート１００が顕著に現れるという問題がある。従って、このようなトランジェントな周波数特性で占有周波数帯域幅を超えないようにするため、実際の掃引帯域幅を狭くしなければならない。 FIG. 9B is a waveform obtained by enlarging a part of the characteristic line b in FIG. 9A. As shown in FIG. 9, the transient frequency fluctuation characteristic at the frequency switching point is shown. There is a problem that an overshoot 100 of a certain frequency appears remarkably. Therefore, in order not to exceed the occupied frequency bandwidth with such transient frequency characteristics, the actual sweep bandwidth must be narrowed.

図１０の第３の従来例は、上記特許文献に記載された掃引発振装置であり、この装置は、ＶＣＯ１３、分周器（÷Ｎ）１４、基準周波数を発振する水晶発振器１５、ＰＤ（位相比較器）１６、ループフィルタ１７及び切換えスイッチ１８を用いてＰＬＬを形成すると共に、ＶＣＯ制御（入力）電圧を記憶するメモリ１９、ＣＰＵ２０、上記ＶＣＯ制御電圧をメモリ１９へ記録させるＡＤＣ（アナログデジタルコンバータ）２１、ＤＡＣ（デジタルアナログコンバータ）２２を備え、上記切換えスイッチ１８がａ端子に接続されているとき、１０個の周波数ポイントの電圧で位相ロックをかけると共に、ｂ端子に接続されているとき、上記１０個のポイント電圧間に入る４０の内挿ポイント電圧を上記ＤＡＣ２２からＶＣＯ１３へ供給する構成となっている。このような構成によれば、掃引周波数の発生時には、位相ロックが行われず、ＶＣＯ１３が単独で動作するので、高速な掃引が行われる。 The third conventional example of FIG. 10 is a sweep oscillation device described in the above-mentioned patent document. This device includes a VCO 13, a frequency divider (÷ N) 14, a crystal oscillator 15 that oscillates a reference frequency, and a PD (phase). Comparator) 16, loop filter 17 and changeover switch 18 form a PLL, memory 19 for storing VCO control (input) voltage, CPU 20, and ADC (analog / digital converter) for recording VCO control voltage in memory 19 ) 21, DAC (digital analog converter) 22, when the changeover switch 18 is connected to the terminal a, phase lock is applied at the voltage of 10 frequency points, and when the switch 18 is connected to the terminal b, Configuration for supplying 40 interpolated point voltages between the 10 point voltages from the DAC 22 to the VCO 13 Going on. According to such a configuration, when the sweep frequency is generated, phase lock is not performed, and the VCO 13 operates alone, so that high-speed sweep is performed.

しかし、この第３の従来例では、ＶＣＯ制御電圧の制御のみに依存することから、上記ＶＣＯ１３の制御電圧対発振周波数特性のレンジが広い場合、制御電圧の重み付けが大きくなり、所望の分解能の周波数制御が困難となる。また、所望の分解能の掃引周波数を得るためには、ＡＤＣ２１及びＤＡＣ２２として高分解能のものが必要となり、構成が大型化すると共に、コスト高にもなる。 However, since the third conventional example depends only on the control of the VCO control voltage, when the range of the control voltage vs. oscillation frequency characteristic of the VCO 13 is wide, the weight of the control voltage is increased, and the frequency of the desired resolution is obtained. Control becomes difficult. In addition, in order to obtain a sweep frequency having a desired resolution, ADCs 21 and DACs 22 having high resolution are required, which increases the size and cost.

本発明は上記問題点に鑑みてなされたものであり、その目的は、ＰＬＬを構成することなく、２４ＧＨｚ帯の占有周波数帯域幅内で、温度変化等の環境条件の変化やデバイス自体の特性変動要因があっても、掃引される周波数の安定度が高く、また高速な周波数掃引ができると共に占有周波数帯域幅を狭くすることもなく、更には高分解能のＡＤＣ等を用いずに、所望の分解能の周波数制御が可能となる周波数掃引発振回路を提供することにある。 The present invention has been made in view of the above problems, and its purpose is to change environmental conditions such as temperature changes and device characteristic variations within the occupied frequency bandwidth of 24 GHz band without configuring a PLL. Even if there is a factor, the stability of the frequency to be swept is high, the frequency can be swept at high speed, the occupied frequency bandwidth is not narrowed, and the desired resolution can be obtained without using a high-resolution ADC or the like. It is an object of the present invention to provide a frequency sweep oscillation circuit that can control the frequency of the frequency.

上記目的を達成するために、請求項１に係る発明は、電圧制御発振器に電子同調電圧（制御電圧）を入力することにより、所定幅の周波数を掃引発生する周波数掃引発振回路において、上記電圧制御発振器に上昇及び下降掃引の電子同調電圧を出力するアップダウンカウンタと、上記電圧制御発振器の出力周波数を分周する分周器（周波数カウンタ）と、基準周波数（絶対周波数）信号を発振する基準信号源と、この基準信号源からの基準周波数信号と上記分周器からの出力周波数（分周周波数）信号との位相及び周波数を比較し、差信号を出力する位相周波数検出回路と、この位相周波数検出回路の出力に基づき、上記出力周波数信号の周波数が上記基準周波数信号の周波数と一致したときの上記電圧制御発振器の電子同調電圧を求め、この電子同調電圧を上記アップダウンカウンタを介して上記電圧制御発振器へ供給し、上昇及び下降の１掃引毎に掃引周波数の校正を実行可能にする（ＣＰＵ）と、を備えたことを特徴とする。上記位相周波数検出回路としては、位相周波数検波器（Phase Frequency Detector）、位相周波数比較器（Phase Frequency Comparator）が用いられる。
請求項２に係る発明は、周波数の上昇及び下降掃引のための所定のサンプリングポイント数の電子同調電圧を出力するアップダウンカウンタとしてのデジタルアナログコンバータと、周波数掃引幅を可変設定する幅設定回路と、を設け、周波数掃引幅を変化させても、同一のサンプリングポイント数が維持できるようにしたようにしたことを特徴とする。
請求項３に係る発明は、上記掃引周波数の校正中に、レーダ信号処理、例えば妨害波を抑制ためのＦＦＴ（高速フーリエ変換）等、又はセンサ信号処理を実行することを特徴とする。 To achieve the above object, the invention according to claim 1, by inputting the electronic tuning voltage (control voltage) to the voltage controlled oscillator, the frequency sweep oscillator for sweeping generates a frequency of a predetermined width, said voltage control Up / down counter that outputs up and down sweep electronic tuning voltage to the oscillator, frequency divider that divides the output frequency of the voltage controlled oscillator, and reference signal that oscillates the reference frequency (absolute frequency) signal A phase frequency detection circuit that compares a phase and a frequency of a source, a reference frequency signal from the reference signal source, and an output frequency (divided frequency) signal from the frequency divider and outputs a difference signal, and the phase frequency based on the output of the detection circuit obtains an electronic tuning voltage of the voltage controlled oscillator when the frequency of the output frequency signal coincides with the frequency of the reference frequency signal, this The electronic tuning voltage supplied to said voltage controlled oscillator via said up-down counter, allowing perform the calibration of the sweep frequency for each rising and one sweep of lowering the (CPU), characterized by comprising a. As the phase frequency detection circuit, a phase frequency detector and a phase frequency comparator are used.
According to a second aspect of the present invention, there is provided a digital-analog converter as an up / down counter that outputs an electronic tuning voltage having a predetermined number of sampling points for frequency rising and falling sweeps , and a width setting circuit that variably sets a frequency sweep width; Are provided so that the same number of sampling points can be maintained even if the frequency sweep width is changed.
The invention according to claim 3 is characterized in that radar signal processing, for example, FFT (Fast Fourier Transform) for suppressing interference waves, or sensor signal processing is executed during calibration of the sweep frequency.

上記請求項１の構成によれば、例えば周波数掃引の下降時に、周波数カウンタとしての分周器から基準周波数に近い周波数（基準周波数より低い周波数）を出力すると、位相周波数検出回路では、例えばＬレベルからＨレベルへ変化する出力が得られ、この変化時の電圧制御発振器の電子同調電圧を求めれば、基準信号源の基準周波数（絶対周波数）と一致する周波数を出力するための電子同調電圧が得られ、これによって電圧制御発振器の出力周波数（例えば中心周波数）の校正ができる。 According to the first aspect of the present invention, when a frequency close to the reference frequency (frequency lower than the reference frequency) is output from the frequency divider as a frequency counter, for example, when the frequency sweep is lowered, the phase frequency detection circuit, for example, at L level An output that changes from H to H level is obtained, and by obtaining the electronic tuning voltage of the voltage controlled oscillator at the time of this change, an electronic tuning voltage for outputting a frequency that matches the reference frequency (absolute frequency) of the reference signal source is obtained. As a result, the output frequency (for example, the center frequency) of the voltage controlled oscillator can be calibrated.

上記請求項２の構成によれば、例えばデジタルアナログコンバータの出力電圧を幅設定回路（割り算器）で割ることにより、サンプリングポイント数は同一として、周波数掃引幅（振れ幅）を変えることができ、例えば１／２にすれば、周波数の掃引幅が１／２となる。 According to the configuration of the second aspect, for example, by dividing the output voltage of the digital-analog converter by the width setting circuit (divider), the frequency sweep width (vibration width) can be changed with the same number of sampling points, For example, if the frequency is 1/2, the frequency sweep width is 1/2.

本発明によれば、位相周波数検出回路を用いて基準信号源の基準周波数による校正を行うので、２４ＧＨｚ帯の占有周波数帯域幅内で、温度変化等の環境条件の変化やデバイス自体の特性変動要因があっても、安定度の高い周波数掃引を実行することができる。しかも、この校正は、１掃引毎に行うことができるので、急激な環境変化に対応したリアルタイムの処理が可能になる。
また、周波数が階段状に切り替えられるＰＬＬシンセサイザーを用いないので、高速な周波数掃引ができ、トランジェントな周波数特性もないので、占有周波数帯域幅を狭くせずに、最大限に利用することが可能になる。
更に、掃引のための電子同調電圧を出力するためのデジタルアナログコンバータのみの使用とすることができ、第３の従来例で示した高分解能のアナログデジタルコンバータを用いずに、所望の分解能の周波数制御が可能となり、構成の簡略化、低コスト化も図ることができるという効果がある。 According to the present invention, since the calibration is performed using the reference frequency of the reference signal source using the phase frequency detection circuit, the environmental condition change such as temperature change or the characteristic variation factor of the device itself within the occupied frequency bandwidth of 24 GHz band. Even with this, a highly stable frequency sweep can be performed. In addition, since this calibration can be performed for each sweep, real-time processing corresponding to a rapid environmental change is possible.
In addition, since a PLL synthesizer whose frequency is switched stepwise is not used, high-speed frequency sweeping is possible, and there is no transient frequency characteristic, so it is possible to make maximum use without reducing the occupied frequency bandwidth. Become.
Further, only a digital-to-analog converter for outputting an electronic tuning voltage for sweeping can be used, and a frequency with a desired resolution can be used without using the high-resolution analog-to-digital converter shown in the third conventional example. Control is possible, and there is an effect that the configuration can be simplified and the cost can be reduced.

請求項２の発明によれば、掃引幅を変えた場合でも、同一のサンプリングポイント数を用いることができるので、周波数分解能を一定に保つことが可能になる。
請求項３の発明によれば、本発明をレーダに適用したときのＦＦＴ等のレーダ信号処理（演算処理）や各種センサに適用したときのセンサ信号処理が効率よく行われるという利点がある。 According to the second aspect of the present invention, even when the sweep width is changed, the same number of sampling points can be used, so that the frequency resolution can be kept constant.
According to the invention of claim 3, there is an advantage that radar signal processing (arithmetic processing) such as FFT when the present invention is applied to radar and sensor signal processing when applied to various sensors are efficiently performed.

図１には、本発明の第１実施例に係る周波数掃引発振回路の構成が示されており、この周波数掃引発振回路は、制御回路としてのＣＰＵ２４、例えば０〜１０２４（１０ＢＩＴの場合）のサンプリングポイントの電子同調電圧を出力し、アップカウンタ及びダウンカウンタとして機能するＤＡＣ（デジタルアナログコンバータ）２５、ＶＣＯ（電圧制御発振器）２６、分配器２７、増幅器２８を有し、上記ＤＡＣ２５から出力されるサンプリングポイント電圧を上記ＶＣＯ２６へ与えることにより、所定掃引幅（占有周波数帯域幅）を掃引した周波数信号が得られる。 FIG. 1 shows the configuration of a frequency sweep oscillation circuit according to a first embodiment of the present invention. This frequency sweep oscillation circuit is a sampling of a CPU 24 as a control circuit, for example, 0 to 1024 (in the case of 10 BIT). Sampling output from the DAC 25, which has a digital (analog-to-analog converter) 25, a VCO (voltage controlled oscillator) 26, a distributor 27, and an amplifier 28 that outputs an electronic tuning voltage at a point and functions as an up counter and a down counter By applying the point voltage to the VCO 26, a frequency signal obtained by sweeping a predetermined sweep width (occupied frequency bandwidth) is obtained.

一方、周波数の上昇掃引（アップカウント）と下降掃引（ダウンカウント）の切替えと周波数校正のために、上記分配器２７を介して、ＶＣＯ出力をＮ分周する分周器（プログラムで設定した周波数カウンタ）３１、基準（絶対）周波数Ｆrefを発振する水晶発振器（ＯＳＣ）からなる基準信号源（高安定の発振源）３２、基準周波数信号（Ｆref）と分周器３１の出力周波数信号（Ｆvco／Ｎ）の位相と周波数を比較し、その差電圧を出力するＰＦＤ（位相周波数検波器）３３、このＰＦＤ３３の出力をＣＰＵ２４へ入力するローパスフィルタ３４が設けられる。上記ＰＦＤ３３の代わりにＰＦＣを用いてもよい。 On the other hand, a frequency divider (frequency set by a program) that divides the VCO output by N through the distributor 27 for switching between frequency up sweep (up count) and down sweep (down count) and frequency calibration. Counter) 31, a reference signal source (highly stable oscillation source) 32 comprising a crystal oscillator (OSC) that oscillates a reference (absolute) frequency Fref, a reference frequency signal (Fref) and an output frequency signal (Fvco / A phase frequency detector (PFD) 33 that compares the phase and frequency of N) and outputs a difference voltage thereof, and a low-pass filter 34 that inputs the output of the PFD 33 to the CPU 24 are provided. A PFC may be used instead of the PFD 33.

即ち、上昇掃引時に、ＣＰＵ２４から分周器３１に対し掃引の最大周波数に相当する設定値を送ると、最大周波数に達したことがＰＦＤ３３の出力の変化で捉えられ、また下降掃引時に、分周器３１に対し掃引の最小周波数に相当する設定値を送ると、最小周波数に達したことがＰＦＤ３３の出力の変化で捉えられることになり、これによって上昇掃引と下降掃引の切替えが可能となる。 That is, when a set value corresponding to the maximum frequency of sweep is sent from the CPU 24 to the frequency divider 31 during the upward sweep, the fact that the maximum frequency has been reached is detected by a change in the output of the PFD 33, and during the downward sweep, the frequency division is performed. When a set value corresponding to the minimum frequency of the sweep is sent to the device 31, the fact that the minimum frequency has been reached is captured by the change in the output of the PFD 33, thereby enabling switching between the upward sweep and the downward sweep.

一方、実施例では、例えば基準信号源３２の基準周波数が掃引の中心周波数に設定され、下降掃引時に、ＣＰＵ２４から分周器３１に対し基準周波数に近い周波数に相当する設定値を送ると、基準周波数を通過する際に、ＰＦＤ３３の出力が例えばＬ（Low）レベルからＨ（High）レベルに変化する。そして、この変化時の電子同調電圧がＣＰＵ２４で求められ、この電子同調電圧を掃引の中心周波数の電子同調電圧に置き換えることで、周波数の校正が行われる。なお、実施例では、レーダ装置や各種センサに適用したとき、外部の回路又は機器との接続をするための外部インターフェース３５も設けられる。 On the other hand, in the embodiment, for example, when the reference frequency of the reference signal source 32 is set to the center frequency of the sweep, and a set value corresponding to a frequency close to the reference frequency is sent from the CPU 24 to the frequency divider 31 during the downward sweep, When passing through the frequency, the output of the PFD 33 changes from, for example, an L (Low) level to an H (High) level. Then, the electronic tuning voltage at the time of this change is obtained by the CPU 24, and the electronic calibration voltage is replaced with the electronic tuning voltage of the center frequency of the sweep, thereby correcting the frequency. In the embodiment, when applied to a radar apparatus or various sensors, an external interface 35 for connecting to an external circuit or device is also provided.

第１実施例は以上の構成からなり、その作用を図２及び図３を参照しながら説明する。この第１実施例は、固定の掃引幅（例えば２４ＧＨｚ帯では７６ＭＨｚの占有周波数帯域幅）で周波数掃引を行うものであり、まずＣＰＵ２４の制御に基づき、アップカウンタとして機能するＤＡＣ２５からＶＣＯ２６に対し、低い電圧から高い電圧に変化する直線状の電子同調電圧（０〜１０２４ポイント）を与えることにより、図２（Ａ）のＵのように、周波数の上昇掃引が行われる。このとき、分周器３１には、掃引の最大周波数に相当する設定値が送られており、電子同調電圧の上昇に従い掃引周波数が最大に達すると、図２（Ｂ）のようにＰＦＤ３３の出力がＨ（High）からＬ（Low）に変化する。このとき、変化を検出したＣＰＵ２４により、上記分周器３１には、掃引の最小周波数に相当する設定値が送られ、上記ＤＡＣ２５がダウンカウンタに切り替えられることになり、ＶＣＯ２６に対し高い電圧から低い電圧に変化する電子同調電圧（０〜１０２４ポイント）を与えることにより、図２（Ａ）のＤのように、周波数の下降掃引が行われる。この後、掃引周波数が最小に達すると、ＰＦＤ３３の出力がＬからＨに変化し、これを受けてＤＡＣ２５がアップカウンタに切り替えられる。このようにして、最小周波数と最大周波数との間の上昇及び下降の掃引が繰り返されることになり、この場合の掃引周波数は、分周器３１で決められた範囲を超えることはなく、２４ＧＨｚ帯では７６ＭＨｚの占有周波数帯域幅に近い帯域幅における周波数掃引が良好に行われる。 1st Example consists of the above structure, The effect | action is demonstrated referring FIG.2 and FIG.3. In the first embodiment, frequency sweep is performed with a fixed sweep width (for example, an occupied frequency bandwidth of 76 MHz in the 24 GHz band). First, based on the control of the CPU 24, the DAC 25 functioning as an up-counter is connected to the VCO 26. By applying a linear electronic tuning voltage (0 to 1024 points) that changes from a low voltage to a high voltage, the frequency is swept up as indicated by U in FIG. At this time, a setting value corresponding to the maximum frequency of the sweep is sent to the frequency divider 31, and when the sweep frequency reaches the maximum as the electronic tuning voltage increases, the output of the PFD 33 is as shown in FIG. Changes from H (High) to L (Low). At this time, the CPU 24 that has detected the change sends a setting value corresponding to the minimum frequency of the sweep to the frequency divider 31, and the DAC 25 is switched to the down counter. By applying an electronic tuning voltage (0 to 1024 points) that changes to a voltage, a downward sweep of the frequency is performed as indicated by D in FIG. Thereafter, when the sweep frequency reaches the minimum, the output of the PFD 33 changes from L to H, and in response to this, the DAC 25 is switched to the up counter. In this way, the rising and falling sweeps between the minimum frequency and the maximum frequency are repeated, and the sweep frequency in this case does not exceed the range determined by the frequency divider 31 and is in the 24 GHz band. Then, a frequency sweep in a bandwidth close to the occupied frequency bandwidth of 76 MHz is satisfactorily performed.

次に、掃引時の周波数校正について説明する。実施例では、図３のＤのように、ＶＣＯ２６の出力周波数Ｆvcoが下降する下降掃引時に、ＣＰＵ２４から分周器３１に対し基準周波数に近い周波数に相当する設定値が送られており、分周器３１から出力され、時間的に変化する周波数Ｆvco／Ｎは、いずれかの電子同調電圧において、基準信号源３２の基準周波数Ｆrefを通過する。この通過時に、Ｆvco／Ｎ＝Ｆrefとなって、ＰＦＤ３３の出力がＬレベルからＨレベルに変化する。ＣＰＵ２４では、このときの電子同調電圧が検出され、この電子同調電圧が掃引の中心周波数Ｆｃの電子同調電圧として設定されることになり、これによって中心周波数Ｆｃの校正、即ち掃引周波数の校正が行われる。即ち、ＶＣＯ２６で設定しようとする中心周波数Ｆｃが基準信号源３２の基準周波数Ｆrefと同じになる点を検出し、このときの電子同調電圧を中心周波数Ｆｃの電子同調電圧とすることにより、周波数の校正が行われる。なお、この校正のための周波数は、上記の中心周波数以外の周波数であってもよい。 Next, frequency calibration at the time of sweep will be described. In the embodiment, as shown in FIG. 3D, the set value corresponding to the frequency close to the reference frequency is sent from the CPU 24 to the frequency divider 31 during the downward sweep in which the output frequency Fvco of the VCO 26 decreases. The time-varying frequency Fvco / N output from the device 31 passes the reference frequency Fref of the reference signal source 32 at any electronic tuning voltage. During this passage, Fvco / N = Fref, and the output of the PFD 33 changes from the L level to the H level. In the CPU 24, the electronic tuning voltage at this time is detected, and this electronic tuning voltage is set as the electronic tuning voltage of the center frequency Fc of the sweep, thereby calibrating the center frequency Fc, that is, the sweep frequency. Is called. That is, a point where the center frequency Fc to be set by the VCO 26 is the same as the reference frequency Fref of the reference signal source 32 is detected, and the electronic tuning voltage at this time is used as the electronic tuning voltage of the center frequency Fc. Calibration is performed. The frequency for this calibration may be a frequency other than the above center frequency.

上記の周波数校正によれば、温度等の環境条件の変化、デバイス自体の特性変動がある場合でも安定した周波数掃引を行うことができ、しかもこの校正は、下降掃引時に毎回（１掃引毎に）行うことができるので、環境条件の急激に変化にも良好に対応することが可能となる。 According to the above frequency calibration, a stable frequency sweep can be performed even when there is a change in environmental conditions such as temperature, or a characteristic variation of the device itself. Moreover, this calibration is performed every time during the downward sweep (every sweep). Therefore, it is possible to cope with a sudden change in environmental conditions.

また、実施例は、ＰＬＬを用いておらず、分周器３１の切替え速度だけで、周波数の判定が可能となり、アップカウントとダウンカウントの切替え及び周波数校正等の動作を高速で行うことができる。 Further, in the embodiment, the PLL can be used, and the frequency can be determined only by the switching speed of the frequency divider 31, and operations such as switching between up-counting and down-counting and frequency calibration can be performed at high speed. .

更に、実施例の周波数掃引発振回路をレーダ装置に適用する場合、掃引周波数を校正する下降掃引の期間Ｔｄに、例えば妨害波を抑制ためのＦＦＴ（高速フーリエ変換）等のレーダ信号処理（ＣＰＵ演算）が実行されており、これにより、レーダ信号処理（ＣＰＵ演算処理）が効率よく行われるようになっている。各種センサに適用する場合も、上記期間Ｔｄにセンサ信号処理を実行することにより、同様の効果が得られる。 Further, when the frequency sweep oscillation circuit of the embodiment is applied to a radar apparatus, radar signal processing (CPU calculation) such as FFT (Fast Fourier Transform) for suppressing an interfering wave is performed during a downward sweep period Td for calibrating the sweep frequency. As a result, radar signal processing (CPU arithmetic processing) is efficiently performed. Also when applied to various sensors, the same effect can be obtained by executing sensor signal processing in the period Td.

図４には、周波数掃引幅を任意に選択設定できる第２実施例の周波数掃引発振回路の構成が示されており、この周波数掃引発振回路では、０〜１０２４のサンプリングポイントの電圧を発生する第１ＤＡＣ（デジタルアナログコンバータ）３７ａと中心周波数に対応する電圧を発生する第２ＤＡＣ３７ｂを有するＤＡＣ部３７、掃引幅を設定するための割り算器（÷）からなる幅設定回路３８、この幅設定回路３８の出力と上記第２ＤＡＣ３７ｂの出力を加算する足し算器（＋）３９、掃引幅を選択するための選択スイッチ４０、この選択スイッチ４０の出力に基づき、掃引幅の制御を行うと共に、各種の制御をするＣＰＵ４１が設けられる。なお、他の構成は第１実施例と同様となる。 FIG. 4 shows the configuration of the frequency sweep oscillation circuit of the second embodiment in which the frequency sweep width can be arbitrarily selected and set. In this frequency sweep oscillation circuit, the voltage at the sampling point of 0 to 1024 is generated. A DAC 37 having a 1 DAC (digital analog converter) 37a and a second DAC 37b for generating a voltage corresponding to the center frequency, a width setting circuit 38 comprising a divider (÷) for setting a sweep width, and the width setting circuit 38 An adder (+) 39 for adding the output and the output of the second DAC 37b, a selection switch 40 for selecting the sweep width, and controlling the sweep width and various controls based on the output of the selection switch 40 A CPU 41 is provided. Other configurations are the same as those of the first embodiment.

第２実施例は以上の構成からなり、この第２実施例では、上記第１ＤＡＣ３７ａから、掃引幅（周波数振れ幅）を設定するために直線状に変化する０〜１０２４（例えば１０ＢＩＴの場合）のサンプリングポイントの電圧が出力され、上記第２ＤＡＣ３７ｂから、中心周波数を設定する電圧が出力され、これらの電圧が上記足し算器３９で加算されることにより、ＶＣＯ２６を制御する電子同調電圧が形成される。例えば、図５に示されるように、０〜１０２４のポイントの所定掃引幅の電圧と中心周波数設定電圧ａが加算されると、Ｃ_１０１に示される電子同調電圧が得られ、同じ掃引幅の電圧と中心周波数設定電圧ｂが加算されると、Ｃ_２０１に示される電子同調電圧が得られる。そして、幅設定回路３８で、所定掃引幅が１／２に設定されると、０〜１０２４のサンプリングポイント電圧が１／２となり、中心周波数設定電圧がａの場合はＣ_１０２、ｂの場合はＣ_２０２の電子同調電圧が形成される。 The second embodiment has the above-described configuration. In the second embodiment, the first DAC 37a has a range of 0 to 1024 (for example, 10 BIT) that changes linearly in order to set the sweep width (frequency fluctuation width). A voltage at the sampling point is output, a voltage for setting the center frequency is output from the second DAC 37b, and these voltages are added by the adder 39, thereby forming an electronic tuning voltage for controlling the VCO 26. For example, as shown in FIG. 5, when the voltage having a predetermined sweep width of 0 to 1024 points and the center frequency setting voltage a are added, the electronic tuning voltage shown in C ₁₀₁ is obtained, and the voltage having the same sweep width is obtained. And the center frequency setting voltage b are added, the electronic tuning voltage indicated by C ₂₀₁ is obtained. Then, the width setting circuit 38, when a predetermined sweep width is set to 1/2, halved sampling point voltage of 0 to 1024, when the center frequency setting voltage is _{C 102,} b in the case of a An electronic tuning voltage of C ₂₀₂ is formed.

上記幅設定回路３８の掃引幅の値は、例えば整数分の１に設定することができ、この値は、選択スイッチ４０で選択することができる。例えば、１／２、１／４，１／８，１／１６…を選択、設定した場合に得られる掃引幅は、フルスケール（最大周波数掃引幅）を１とすると、１／２、１／４，１／８，１／１６…となる。このとき、掃引幅が変わっても、０〜１０２４のサンプリングポイント数は変わることはなく、例えば、クロックを１μｓとした場合、上昇掃引又は下降掃引の時間は、１．０２４ｍｓとなるが、この時間は周波数掃引幅を変化させても変わらない。 The value of the sweep width of the width setting circuit 38 can be set to, for example, 1 / integer, and this value can be selected by the selection switch 40. For example, the sweep width obtained when 1/2, 1/4, 1/8, 1/16... Is selected and set, and the full scale (maximum frequency sweep width) is 1. 4, 1/8, 1/16... At this time, even if the sweep width is changed, the number of sampling points from 0 to 1024 is not changed. For example, when the clock is set to 1 μs, the time of the upward sweep or the downward sweep is 1.024 ms. Does not change even if the frequency sweep width is changed.

このような第２実施例によれば、周波数掃引幅が変わっても、サンプリングポイント数が変わらず、特に本発明をレーダ等に適用する場合、掃引の分解能を一定に維持することができ、検出精度を良好に保つことができるという利点がある。上記図１０の第３の従来例では、掃引幅を変化させると、これに連動してポイント数も変化し、掃引幅が大きくなればポイント数は増加し、逆に小さくなればポイントは減少する。 According to the second embodiment, even if the frequency sweep width changes, the number of sampling points does not change. Especially when the present invention is applied to a radar or the like, the resolution of the sweep can be kept constant, There is an advantage that the accuracy can be kept good. In the third conventional example shown in FIG. 10, when the sweep width is changed, the number of points also changes in conjunction with this, and when the sweep width increases, the number of points increases, and conversely, the point decreases when it decreases. .

また、この第２実施例においても、基準信号源３２の基準周波数を掃引の中心周波数に合わせることにより、中心周波数が校正され、この校正された中心周波数を中心とした周波数掃引が行われる。 Also in the second embodiment, the center frequency is calibrated by adjusting the reference frequency of the reference signal source 32 to the center frequency of the sweep, and the frequency sweep around the calibrated center frequency is performed.

図６には、温度変化時のＶＣＯ２６の周波数特性の変化が示されており、例えば常温の特性Ｔ_１０に対し、低温では、周波数が高くなる特性Ｔ_１１、高温では、周波数が低くなる特性Ｔ_１２となるが、電圧に対する周波数の変動幅はいずれの温度でも同様な傾き（変化）を示している。このことから、温度変化に対しては、周波数掃引幅（振れ幅）に対する温度補償は必須ではなく、掃引の基準となる周波数に対する補償が重要であるといえる。実施例では、掃引の基準となる周波数としての中心周波数を校正することで、温度変化に対する補償が可能になる。 FIG. 6 shows a change in the frequency characteristic of the VCO 26 when the temperature changes. For example, a characteristic T ₁₁ that increases the frequency at a low temperature and a characteristic T that decreases the frequency at a high temperature compared to the characteristic T _{10 at} room temperature. Although the ₁₂ shows a similar slope (change) the variation width of the frequency for the voltage at either temperature. From this, it can be said that temperature compensation for the frequency sweep width (vibration width) is not essential for temperature change, and compensation for the frequency serving as a reference for sweeping is important. In the embodiment, it is possible to compensate for the temperature change by calibrating the center frequency as the frequency used as the reference of the sweep.

実施例では、基準信号源３２の周波数を掃引の中心周波数に合わせて校正を行うようにしたが、中心周波数以外の周波数に合わせて校正を行うこともできる。 In the embodiment, the calibration is performed by adjusting the frequency of the reference signal source 32 to the center frequency of the sweep, but the calibration can also be performed according to a frequency other than the center frequency.

本発明の第１実施例に係る周波数掃引発振回路の構成を示す図である。It is a figure which shows the structure of the frequency sweep oscillation circuit which concerns on 1st Example of this invention. 実施例における周波数掃引の状態［図（Ａ）］とＰＦＤの出力状態［図（Ｂ）］を示す図である。It is a figure which shows the state (figure (A)) of the frequency sweep in an Example, and the output state [figure (B)] of PFD. 実施例における周波数掃引波形及び校正等の処理を示す説明図である。It is explanatory drawing which shows processes, such as a frequency sweep waveform and a calibration, in an Example. 第２実施例に係る周波数掃引発振回路の構成を示す図である。It is a figure which shows the structure of the frequency sweep oscillation circuit which concerns on 2nd Example. 第２実施例の装置で掃引の際にＶＣＯに与えられる電子同調電圧の幾つかの例を示す図である。It is a figure which shows some examples of the electronic tuning voltage given to VCO in the case of sweeping with the apparatus of 2nd Example. 温度が変化したときのＶＣＯの周波数特性（電子同調電圧対出力周波数）を示す図である。It is a figure which shows the frequency characteristic (electronic tuning voltage versus output frequency) of VCO when temperature changes. 従来の第１例の周波数掃引発振回路の構成及び作用を示す説明図である。It is explanatory drawing which shows the structure and effect | action of the frequency sweep oscillation circuit of the conventional 1st example. 従来の第２例の周波数掃引発振回路の構成を示す図である。It is a figure which shows the structure of the frequency sweep oscillation circuit of the conventional 2nd example. 従来の第２例で得られる発振周波数の特性［図（Ａ）］とこの図（Ａ）のｂ部分のオーバーシュート波形［図（Ｂ）］を示す図である。It is a figure which shows the characteristic [FIG. (A)] of the oscillation frequency obtained in the conventional 2nd example, and the overshoot waveform [figure (B)] of b part of this figure (A). 従来の第３例の周波数掃引発振回路の構成を示す図である。It is a figure which shows the structure of the frequency sweep oscillation circuit of the conventional 3rd example.

符号の説明Explanation of symbols

２，４，１３，２６…ＶＣＯ、６，２７…分配器、
７，１４，３１…分周器（周波数カウンタ）、
１０，２０，２４，４１…ＣＰＵ、
２１…ＡＤＣ（アナログデジタルコンバータ）、
２２，２５…ＤＡＣ（デジタルアナログコンバータ）、
３７…ＤＡＣ部、３７ａ…第１ＤＡＣ、３７ｂ…第２ＤＡＣ、
３２…基準信号源（水晶発振器）、３３…ＰＦＤ（位相周波数検波器）、
３４…ＬＰＦ。 2, 4, 13, 26 ... VCO, 6,27 ... distributor,
7, 14, 31 ... frequency divider (frequency counter),
10, 20, 24, 41 ... CPU,
21 ... ADC (analog-digital converter),
22, 25 ... DAC (digital analog converter),
37 ... DAC section, 37a ... 1st DAC, 37b ... 2nd DAC,
32 ... Reference signal source (crystal oscillator), 33 ... PFD (phase frequency detector),
34 ... LPF.

Claims

電圧制御発振器に電子同調電圧を入力することにより、所定幅の周波数を掃引発生する周波数掃引発振回路において、
上記電圧制御発振器に上昇及び下降掃引の電子同調電圧を出力するアップダウンカウンタと、
上記電圧制御発振器の出力周波数を分周する分周器と、
基準周波数信号を発振する基準信号源と、
この基準信号源からの基準周波数信号と上記分周器からの出力周波数信号との位相及び周波数を比較し、差信号を出力する位相周波数検出回路と、
この位相周波数検出回路の出力に基づき、上記出力周波数信号の周波数が上記基準周波数信号の周波数と一致したときの上記電圧制御発振器の電子同調電圧を求め、この電子同調電圧を上記アップダウンカウンタを介して上記電圧制御発振器へ供給し、上昇及び下降の１掃引毎に掃引周波数の校正を実行可能にする制御回路と、を備えたことを特徴とする周波数掃引発振回路。 In a frequency sweep oscillation circuit that generates a frequency of a predetermined width by inputting an electronic tuning voltage to a voltage controlled oscillator,
An up / down counter for outputting an electronic tuning voltage for rising and falling sweeps to the voltage controlled oscillator;
A frequency divider for dividing the output frequency of the voltage controlled oscillator;
A reference signal source for oscillating a reference frequency signal;
A phase frequency detection circuit that compares the phase and frequency of the reference frequency signal from the reference signal source and the output frequency signal from the frequency divider, and outputs a difference signal;
Based on the output of the phase frequency detector, obtains the electronic tuning voltage of the voltage controlled oscillator when the frequency of the output frequency signal coincides with the frequency of the reference frequency signal, the electronic tuning voltage through the up-down counter And a control circuit that supplies the voltage-controlled oscillator and enables the calibration of the sweep frequency for each rising and falling sweep.

周波数の上昇及び下降掃引のための所定のサンプリングポイント数の電子同調電圧を出力するアップダウンカウンタとしてのデジタルアナログコンバータと、
周波数掃引幅を可変設定する幅設定回路と、を設け、
周波数掃引幅を変化させても、同一のサンプリングポイント数が維持できるようにしたことを特徴とする請求項１記載の周波数掃引発振回路。 A digital-to-analog converter as an up-down counter that outputs an electronic tuning voltage of a predetermined number of sampling points for frequency rising and falling sweeps ;
A width setting circuit for variably setting the frequency sweep width,
2. The frequency sweep oscillation circuit according to claim 1, wherein the same number of sampling points can be maintained even if the frequency sweep width is changed.

上記掃引周波数の校正中に、レーダ信号処理又はセンサ信号処理を実行することを特徴とする請求項１又は２に記載の周波数掃引発振回路。 3. The frequency sweep oscillation circuit according to claim 1, wherein radar signal processing or sensor signal processing is executed during calibration of the sweep frequency.