JP4857190B2 - Frequency sweep oscillation circuit - Google Patents
Frequency sweep oscillation circuit Download PDFInfo
- Publication number
- JP4857190B2 JP4857190B2 JP2007131718A JP2007131718A JP4857190B2 JP 4857190 B2 JP4857190 B2 JP 4857190B2 JP 2007131718 A JP2007131718 A JP 2007131718A JP 2007131718 A JP2007131718 A JP 2007131718A JP 4857190 B2 JP4857190 B2 JP 4857190B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- sweep
- voltage
- electronic tuning
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010355 oscillation Effects 0.000 title claims description 23
- 238000005070 sampling Methods 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 description 19
- 230000007613 environmental effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000010408 sweeping Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229920005994 diacetyl cellulose Polymers 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は周波数掃引発振回路、特に24GHz帯のマイクロ波を用いて距離計測等を行うレーダや各種センサに採用され、周波数掃引を高速にて実行する周波数掃引発振回路の構成に関する。 The present invention relates to a frequency sweep oscillation circuit, and more particularly to a configuration of a frequency sweep oscillation circuit that is employed in a radar and various sensors that perform distance measurement using a microwave of 24 GHz band and performs frequency sweep at high speed.
従来から、マイクロ波を用いて距離計測等を実行するレーダ、各種センサ(距離計測装置等)では、FM−CW方式、パルス変調方式等が採用されており、このような装置に用いられている周波数掃引発振回路としては、主に図7〜図10に示される従来例が存在する(例えば特許文献1)。
まず、第1の従来例は、図7(B)のように、基準周波数を発振する発振器1、24.05〜24.25GHzで動作するVCO(電圧制御発振器)2及び増幅器3を有し、図7(A)に示すノコギリ波状の電子同調電圧VtをVCO2に与えることにより、図7(C)のように、周波数Fがノコギリ波状に変化する掃引が行われる。このような構成では、時間で変化させた電圧Vtで周波数を変化させることができ、図7(D)のように、電圧Vtの制御によって掃引周波数が制御される。
First, as shown in FIG. 7B, the first conventional example includes an
しかし、このような第1の従来例の場合は、構成がシンプルとなるが、VCO2に加えられる電圧Vtと出力周波数は非同期であり、VCO2の特性が温度変化等の環境条件により変化したり、デバイス自体に特性変動要因があったりすると、出力周波数も変動するという問題がある。
However, in the case of the first conventional example, the configuration is simple, but the voltage Vt applied to the
近年、マイクロ波を用いた距離計測装置等では、無線局免許を省略した顧客使用のために、24GHz帯が開放され、屋外使用が許可されており、この24GHz帯の使用では、電波法により占有周波数帯域幅が76MHzと規定されている。しかし、図7の技術では、環境条件等で出力周波数が変動することから、占有周波数帯域幅を厳密に維持することができず、この帯域幅を狭く設定する等の対策が必要となり、76MHzの帯域幅を最大限に利用することができない。 In recent years, distance measuring devices using microwaves have been open to the 24 GHz band for use by customers without a radio station license, and are allowed to be used outdoors. The use of the 24 GHz band is occupied by the Radio Law. The frequency bandwidth is defined as 76 MHz. However, since the output frequency fluctuates due to environmental conditions and the like in the technique of FIG. 7, the occupied frequency bandwidth cannot be strictly maintained, and measures such as setting this bandwidth narrowly are required. The bandwidth cannot be fully utilized.
図8の第2の従来例は、PLL(Phase-locked loop)シンセサイザーを用いて周波数を掃引するものであり、(24.05〜24.25GHz)/N1で動作するVCO4、増幅器5、分配器6、分周器(÷N)7、PLL回路8及びループフィルタ9でループを形成すると共に、CPU10とN倍器(×N1)11を備えた構成となる。このような構成によれば、VCO4に電子同調電圧Vtを与えると、PLL回路の応答時間により発振周波数Fは、図9(A)のように、階段状の波形となる。
The second conventional example shown in FIG. 8 uses a PLL (Phase-locked loop) synthesizer to sweep the frequency, and operates at (24.05 to 24.25 GHz) / N1, VCO 4,
しかし、この第2の従来例では、PLLシンセサイザーを用いることから、高い周波数確度にて掃引を行うことができる反面、周波数が階段状に切り替えられるため、高速ロック(高速周波数切替え)が困難であり、掃引速度の高速化に限界がある。この周波数切替えを高速に行う方式として、PLLに似たDDS(ダイレクトデジタルシンセサイザー)方式等があるが、この方式は非整数倍(又は非整数分の1)のカウンタ設定時における不要波(スプリアス)の発生が大きいという欠点がある。 However, in the second conventional example, since a PLL synthesizer is used, sweeping can be performed with high frequency accuracy. However, since the frequency is switched stepwise, high-speed lock (high-speed frequency switching) is difficult. There is a limit to increasing the sweep speed. There is a DDS (direct digital synthesizer) method similar to PLL as a method for performing this frequency switching at high speed, but this method is an unnecessary wave (spurious) when setting a counter of a non-integer multiple (or a fraction of a non-integer). There is a disadvantage that the occurrence of is large.
また、図9(B)は、図9(A)の特性線b部分の一部を拡大した波形であるが、この図に示されるように、周波数の切替え点でトランジェントな周波数の変動特性である周波数のオーバーシュート100が顕著に現れるという問題がある。従って、このようなトランジェントな周波数特性で占有周波数帯域幅を超えないようにするため、実際の掃引帯域幅を狭くしなければならない。 FIG. 9B is a waveform obtained by enlarging a part of the characteristic line b in FIG. 9A. As shown in FIG. 9, the transient frequency fluctuation characteristic at the frequency switching point is shown. There is a problem that an overshoot 100 of a certain frequency appears remarkably. Therefore, in order not to exceed the occupied frequency bandwidth with such transient frequency characteristics, the actual sweep bandwidth must be narrowed.
図10の第3の従来例は、上記特許文献に記載された掃引発振装置であり、この装置は、VCO13、分周器(÷N)14、基準周波数を発振する水晶発振器15、PD(位相比較器)16、ループフィルタ17及び切換えスイッチ18を用いてPLLを形成すると共に、VCO制御(入力)電圧を記憶するメモリ19、CPU20、上記VCO制御電圧をメモリ19へ記録させるADC(アナログデジタルコンバータ)21、DAC(デジタルアナログコンバータ)22を備え、上記切換えスイッチ18がa端子に接続されているとき、10個の周波数ポイントの電圧で位相ロックをかけると共に、b端子に接続されているとき、上記10個のポイント電圧間に入る40の内挿ポイント電圧を上記DAC22からVCO13へ供給する構成となっている。このような構成によれば、掃引周波数の発生時には、位相ロックが行われず、VCO13が単独で動作するので、高速な掃引が行われる。
The third conventional example of FIG. 10 is a sweep oscillation device described in the above-mentioned patent document. This device includes a
しかし、この第3の従来例では、VCO制御電圧の制御のみに依存することから、上記VCO13の制御電圧対発振周波数特性のレンジが広い場合、制御電圧の重み付けが大きくなり、所望の分解能の周波数制御が困難となる。また、所望の分解能の掃引周波数を得るためには、ADC21及びDAC22として高分解能のものが必要となり、構成が大型化すると共に、コスト高にもなる。
However, since the third conventional example depends only on the control of the VCO control voltage, when the range of the control voltage vs. oscillation frequency characteristic of the
本発明は上記問題点に鑑みてなされたものであり、その目的は、PLLを構成することなく、24GHz帯の占有周波数帯域幅内で、温度変化等の環境条件の変化やデバイス自体の特性変動要因があっても、掃引される周波数の安定度が高く、また高速な周波数掃引ができると共に占有周波数帯域幅を狭くすることもなく、更には高分解能のADC等を用いずに、所望の分解能の周波数制御が可能となる周波数掃引発振回路を提供することにある。 The present invention has been made in view of the above problems, and its purpose is to change environmental conditions such as temperature changes and device characteristic variations within the occupied frequency bandwidth of 24 GHz band without configuring a PLL. Even if there is a factor, the stability of the frequency to be swept is high, the frequency can be swept at high speed, the occupied frequency bandwidth is not narrowed, and the desired resolution can be obtained without using a high-resolution ADC or the like. It is an object of the present invention to provide a frequency sweep oscillation circuit that can control the frequency of the frequency.
上記目的を達成するために、請求項1に係る発明は、電圧制御発振器に電子同調電圧(制御電圧)を入力することにより、所定幅の周波数を掃引発生する周波数掃引発振回路において、 上記電圧制御発振器に上昇及び下降掃引の電子同調電圧を出力するアップダウンカウンタと、上記電圧制御発振器の出力周波数を分周する分周器(周波数カウンタ)と、基準周波数(絶対周波数)信号を発振する基準信号源と、この基準信号源からの基準周波数信号と上記分周器からの出力周波数(分周周波数)信号との位相及び周波数を比較し、差信号を出力する位相周波数検出回路と、この位相周波数検出回路の出力に基づき、上記出力周波数信号の周波数が上記基準周波数信号の周波数と一致したときの上記電圧制御発振器の電子同調電圧を求め、この電子同調電圧を上記アップダウンカウンタを介して上記電圧制御発振器へ供給し、上昇及び下降の1掃引毎に掃引周波数の校正を実行可能にする(CPU)と、を備えたことを特徴とする。上記位相周波数検出回路としては、位相周波数検波器(Phase Frequency Detector)、位相周波数比較器(Phase Frequency Comparator)が用いられる。
請求項2に係る発明は、周波数の上昇及び下降掃引のための所定のサンプリングポイント数の電子同調電圧を出力するアップダウンカウンタとしてのデジタルアナログコンバータと、周波数掃引幅を可変設定する幅設定回路と、を設け、周波数掃引幅を変化させても、同一のサンプリングポイント数が維持できるようにしたようにしたことを特徴とする。
請求項3に係る発明は、上記掃引周波数の校正中に、レーダ信号処理、例えば妨害波を抑制ためのFFT(高速フーリエ変換)等、又はセンサ信号処理を実行することを特徴とする。
To achieve the above object, the invention according to
According to a second aspect of the present invention, there is provided a digital-analog converter as an up / down counter that outputs an electronic tuning voltage having a predetermined number of sampling points for frequency rising and falling sweeps , and a width setting circuit that variably sets a frequency sweep width; Are provided so that the same number of sampling points can be maintained even if the frequency sweep width is changed.
The invention according to
上記請求項1の構成によれば、例えば周波数掃引の下降時に、周波数カウンタとしての分周器から基準周波数に近い周波数(基準周波数より低い周波数)を出力すると、位相周波数検出回路では、例えばLレベルからHレベルへ変化する出力が得られ、この変化時の電圧制御発振器の電子同調電圧を求めれば、基準信号源の基準周波数(絶対周波数)と一致する周波数を出力するための電子同調電圧が得られ、これによって電圧制御発振器の出力周波数(例えば中心周波数)の校正ができる。 According to the first aspect of the present invention, when a frequency close to the reference frequency (frequency lower than the reference frequency) is output from the frequency divider as a frequency counter, for example, when the frequency sweep is lowered, the phase frequency detection circuit, for example, at L level An output that changes from H to H level is obtained, and by obtaining the electronic tuning voltage of the voltage controlled oscillator at the time of this change, an electronic tuning voltage for outputting a frequency that matches the reference frequency (absolute frequency) of the reference signal source is obtained. As a result, the output frequency (for example, the center frequency) of the voltage controlled oscillator can be calibrated.
上記請求項2の構成によれば、例えばデジタルアナログコンバータの出力電圧を幅設定回路(割り算器)で割ることにより、サンプリングポイント数は同一として、周波数掃引幅(振れ幅)を変えることができ、例えば1/2にすれば、周波数の掃引幅が1/2となる。 According to the configuration of the second aspect, for example, by dividing the output voltage of the digital-analog converter by the width setting circuit (divider), the frequency sweep width (vibration width) can be changed with the same number of sampling points, For example, if the frequency is 1/2, the frequency sweep width is 1/2.
本発明によれば、位相周波数検出回路を用いて基準信号源の基準周波数による校正を行うので、24GHz帯の占有周波数帯域幅内で、温度変化等の環境条件の変化やデバイス自体の特性変動要因があっても、安定度の高い周波数掃引を実行することができる。しかも、この校正は、1掃引毎に行うことができるので、急激な環境変化に対応したリアルタイムの処理が可能になる。
また、周波数が階段状に切り替えられるPLLシンセサイザーを用いないので、高速な周波数掃引ができ、トランジェントな周波数特性もないので、占有周波数帯域幅を狭くせずに、最大限に利用することが可能になる。
更に、掃引のための電子同調電圧を出力するためのデジタルアナログコンバータのみの使用とすることができ、第3の従来例で示した高分解能のアナログデジタルコンバータを用いずに、所望の分解能の周波数制御が可能となり、構成の簡略化、低コスト化も図ることができるという効果がある。
According to the present invention, since the calibration is performed using the reference frequency of the reference signal source using the phase frequency detection circuit, the environmental condition change such as temperature change or the characteristic variation factor of the device itself within the occupied frequency bandwidth of 24 GHz band. Even with this, a highly stable frequency sweep can be performed. In addition, since this calibration can be performed for each sweep, real-time processing corresponding to a rapid environmental change is possible.
In addition, since a PLL synthesizer whose frequency is switched stepwise is not used, high-speed frequency sweeping is possible, and there is no transient frequency characteristic, so it is possible to make maximum use without reducing the occupied frequency bandwidth. Become.
Further, only a digital-to-analog converter for outputting an electronic tuning voltage for sweeping can be used, and a frequency with a desired resolution can be used without using the high-resolution analog-to-digital converter shown in the third conventional example. Control is possible, and there is an effect that the configuration can be simplified and the cost can be reduced.
請求項2の発明によれば、掃引幅を変えた場合でも、同一のサンプリングポイント数を用いることができるので、周波数分解能を一定に保つことが可能になる。
請求項3の発明によれば、本発明をレーダに適用したときのFFT等のレーダ信号処理(演算処理)や各種センサに適用したときのセンサ信号処理が効率よく行われるという利点がある。
According to the second aspect of the present invention, even when the sweep width is changed, the same number of sampling points can be used, so that the frequency resolution can be kept constant.
According to the invention of
図1には、本発明の第1実施例に係る周波数掃引発振回路の構成が示されており、この周波数掃引発振回路は、制御回路としてのCPU24、例えば0〜1024(10BITの場合)のサンプリングポイントの電子同調電圧を出力し、アップカウンタ及びダウンカウンタとして機能するDAC(デジタルアナログコンバータ)25、VCO(電圧制御発振器)26、分配器27、増幅器28を有し、上記DAC25から出力されるサンプリングポイント電圧を上記VCO26へ与えることにより、所定掃引幅(占有周波数帯域幅)を掃引した周波数信号が得られる。
FIG. 1 shows the configuration of a frequency sweep oscillation circuit according to a first embodiment of the present invention. This frequency sweep oscillation circuit is a sampling of a
一方、周波数の上昇掃引(アップカウント)と下降掃引(ダウンカウント)の切替えと周波数校正のために、上記分配器27を介して、VCO出力をN分周する分周器(プログラムで設定した周波数カウンタ)31、基準(絶対)周波数Frefを発振する水晶発振器(OSC)からなる基準信号源(高安定の発振源)32、基準周波数信号(Fref)と分周器31の出力周波数信号(Fvco/N)の位相と周波数を比較し、その差電圧を出力するPFD(位相周波数検波器)33、このPFD33の出力をCPU24へ入力するローパスフィルタ34が設けられる。上記PFD33の代わりにPFCを用いてもよい。
On the other hand, a frequency divider (frequency set by a program) that divides the VCO output by N through the
即ち、上昇掃引時に、CPU24から分周器31に対し掃引の最大周波数に相当する設定値を送ると、最大周波数に達したことがPFD33の出力の変化で捉えられ、また下降掃引時に、分周器31に対し掃引の最小周波数に相当する設定値を送ると、最小周波数に達したことがPFD33の出力の変化で捉えられることになり、これによって上昇掃引と下降掃引の切替えが可能となる。
That is, when a set value corresponding to the maximum frequency of sweep is sent from the
一方、実施例では、例えば基準信号源32の基準周波数が掃引の中心周波数に設定され、下降掃引時に、CPU24から分周器31に対し基準周波数に近い周波数に相当する設定値を送ると、基準周波数を通過する際に、PFD33の出力が例えばL(Low)レベルからH(High)レベルに変化する。そして、この変化時の電子同調電圧がCPU24で求められ、この電子同調電圧を掃引の中心周波数の電子同調電圧に置き換えることで、周波数の校正が行われる。なお、実施例では、レーダ装置や各種センサに適用したとき、外部の回路又は機器との接続をするための外部インターフェース35も設けられる。
On the other hand, in the embodiment, for example, when the reference frequency of the
第1実施例は以上の構成からなり、その作用を図2及び図3を参照しながら説明する。この第1実施例は、固定の掃引幅(例えば24GHz帯では76MHzの占有周波数帯域幅)で周波数掃引を行うものであり、まずCPU24の制御に基づき、アップカウンタとして機能するDAC25からVCO26に対し、低い電圧から高い電圧に変化する直線状の電子同調電圧(0〜1024ポイント)を与えることにより、図2(A)のUのように、周波数の上昇掃引が行われる。このとき、分周器31には、掃引の最大周波数に相当する設定値が送られており、電子同調電圧の上昇に従い掃引周波数が最大に達すると、図2(B)のようにPFD33の出力がH(High)からL(Low)に変化する。このとき、変化を検出したCPU24により、上記分周器31には、掃引の最小周波数に相当する設定値が送られ、上記DAC25がダウンカウンタに切り替えられることになり、VCO26に対し高い電圧から低い電圧に変化する電子同調電圧(0〜1024ポイント)を与えることにより、図2(A)のDのように、周波数の下降掃引が行われる。この後、掃引周波数が最小に達すると、PFD33の出力がLからHに変化し、これを受けてDAC25がアップカウンタに切り替えられる。このようにして、最小周波数と最大周波数との間の上昇及び下降の掃引が繰り返されることになり、この場合の掃引周波数は、分周器31で決められた範囲を超えることはなく、24GHz帯では76MHzの占有周波数帯域幅に近い帯域幅における周波数掃引が良好に行われる。
1st Example consists of the above structure, The effect | action is demonstrated referring FIG.2 and FIG.3. In the first embodiment, frequency sweep is performed with a fixed sweep width (for example, an occupied frequency bandwidth of 76 MHz in the 24 GHz band). First, based on the control of the
次に、掃引時の周波数校正について説明する。実施例では、図3のDのように、VCO26の出力周波数Fvcoが下降する下降掃引時に、CPU24から分周器31に対し基準周波数に近い周波数に相当する設定値が送られており、分周器31から出力され、時間的に変化する周波数Fvco/Nは、いずれかの電子同調電圧において、基準信号源32の基準周波数Frefを通過する。この通過時に、Fvco/N=Frefとなって、PFD33の出力がLレベルからHレベルに変化する。CPU24では、このときの電子同調電圧が検出され、この電子同調電圧が掃引の中心周波数Fcの電子同調電圧として設定されることになり、これによって中心周波数Fcの校正、即ち掃引周波数の校正が行われる。即ち、VCO26で設定しようとする中心周波数Fcが基準信号源32の基準周波数Frefと同じになる点を検出し、このときの電子同調電圧を中心周波数Fcの電子同調電圧とすることにより、周波数の校正が行われる。なお、この校正のための周波数は、上記の中心周波数以外の周波数であってもよい。
Next, frequency calibration at the time of sweep will be described. In the embodiment, as shown in FIG. 3D, the set value corresponding to the frequency close to the reference frequency is sent from the
上記の周波数校正によれば、温度等の環境条件の変化、デバイス自体の特性変動がある場合でも安定した周波数掃引を行うことができ、しかもこの校正は、下降掃引時に毎回(1掃引毎に)行うことができるので、環境条件の急激に変化にも良好に対応することが可能となる。 According to the above frequency calibration, a stable frequency sweep can be performed even when there is a change in environmental conditions such as temperature, or a characteristic variation of the device itself. Moreover, this calibration is performed every time during the downward sweep (every sweep). Therefore, it is possible to cope with a sudden change in environmental conditions.
また、実施例は、PLLを用いておらず、分周器31の切替え速度だけで、周波数の判定が可能となり、アップカウントとダウンカウントの切替え及び周波数校正等の動作を高速で行うことができる。
Further, in the embodiment, the PLL can be used, and the frequency can be determined only by the switching speed of the
更に、実施例の周波数掃引発振回路をレーダ装置に適用する場合、掃引周波数を校正する下降掃引の期間Tdに、例えば妨害波を抑制ためのFFT(高速フーリエ変換)等のレーダ信号処理(CPU演算)が実行されており、これにより、レーダ信号処理(CPU演算処理)が効率よく行われるようになっている。各種センサに適用する場合も、上記期間Tdにセンサ信号処理を実行することにより、同様の効果が得られる。 Further, when the frequency sweep oscillation circuit of the embodiment is applied to a radar apparatus, radar signal processing (CPU calculation) such as FFT (Fast Fourier Transform) for suppressing an interfering wave is performed during a downward sweep period Td for calibrating the sweep frequency. As a result, radar signal processing (CPU arithmetic processing) is efficiently performed. Also when applied to various sensors, the same effect can be obtained by executing sensor signal processing in the period Td.
図4には、周波数掃引幅を任意に選択設定できる第2実施例の周波数掃引発振回路の構成が示されており、この周波数掃引発振回路では、0〜1024のサンプリングポイントの電圧を発生する第1DAC(デジタルアナログコンバータ)37aと中心周波数に対応する電圧を発生する第2DAC37bを有するDAC部37、掃引幅を設定するための割り算器(÷)からなる幅設定回路38、この幅設定回路38の出力と上記第2DAC37bの出力を加算する足し算器(+)39、掃引幅を選択するための選択スイッチ40、この選択スイッチ40の出力に基づき、掃引幅の制御を行うと共に、各種の制御をするCPU41が設けられる。なお、他の構成は第1実施例と同様となる。
FIG. 4 shows the configuration of the frequency sweep oscillation circuit of the second embodiment in which the frequency sweep width can be arbitrarily selected and set. In this frequency sweep oscillation circuit, the voltage at the sampling point of 0 to 1024 is generated. A
第2実施例は以上の構成からなり、この第2実施例では、上記第1DAC37aから、掃引幅(周波数振れ幅)を設定するために直線状に変化する0〜1024(例えば10BITの場合)のサンプリングポイントの電圧が出力され、上記第2DAC37bから、中心周波数を設定する電圧が出力され、これらの電圧が上記足し算器39で加算されることにより、VCO26を制御する電子同調電圧が形成される。例えば、図5に示されるように、0〜1024のポイントの所定掃引幅の電圧と中心周波数設定電圧aが加算されると、C101に示される電子同調電圧が得られ、同じ掃引幅の電圧と中心周波数設定電圧bが加算されると、C201に示される電子同調電圧が得られる。そして、幅設定回路38で、所定掃引幅が1/2に設定されると、0〜1024のサンプリングポイント電圧が1/2となり、中心周波数設定電圧がaの場合はC102、bの場合はC202の電子同調電圧が形成される。
The second embodiment has the above-described configuration. In the second embodiment, the
上記幅設定回路38の掃引幅の値は、例えば整数分の1に設定することができ、この値は、選択スイッチ40で選択することができる。例えば、1/2、1/4,1/8,1/16…を選択、設定した場合に得られる掃引幅は、フルスケール(最大周波数掃引幅)を1とすると、1/2、1/4,1/8,1/16…となる。このとき、掃引幅が変わっても、0〜1024のサンプリングポイント数は変わることはなく、例えば、クロックを1μsとした場合、上昇掃引又は下降掃引の時間は、1.024msとなるが、この時間は周波数掃引幅を変化させても変わらない。
The value of the sweep width of the
このような第2実施例によれば、周波数掃引幅が変わっても、サンプリングポイント数が変わらず、特に本発明をレーダ等に適用する場合、掃引の分解能を一定に維持することができ、検出精度を良好に保つことができるという利点がある。上記図10の第3の従来例では、掃引幅を変化させると、これに連動してポイント数も変化し、掃引幅が大きくなればポイント数は増加し、逆に小さくなればポイントは減少する。 According to the second embodiment, even if the frequency sweep width changes, the number of sampling points does not change. Especially when the present invention is applied to a radar or the like, the resolution of the sweep can be kept constant, There is an advantage that the accuracy can be kept good. In the third conventional example shown in FIG. 10, when the sweep width is changed, the number of points also changes in conjunction with this, and when the sweep width increases, the number of points increases, and conversely, the point decreases when it decreases. .
また、この第2実施例においても、基準信号源32の基準周波数を掃引の中心周波数に合わせることにより、中心周波数が校正され、この校正された中心周波数を中心とした周波数掃引が行われる。
Also in the second embodiment, the center frequency is calibrated by adjusting the reference frequency of the
図6には、温度変化時のVCO26の周波数特性の変化が示されており、例えば常温の特性T10に対し、低温では、周波数が高くなる特性T11、高温では、周波数が低くなる特性T12となるが、電圧に対する周波数の変動幅はいずれの温度でも同様な傾き(変化)を示している。このことから、温度変化に対しては、周波数掃引幅(振れ幅)に対する温度補償は必須ではなく、掃引の基準となる周波数に対する補償が重要であるといえる。実施例では、掃引の基準となる周波数としての中心周波数を校正することで、温度変化に対する補償が可能になる。
FIG. 6 shows a change in the frequency characteristic of the
実施例では、基準信号源32の周波数を掃引の中心周波数に合わせて校正を行うようにしたが、中心周波数以外の周波数に合わせて校正を行うこともできる。
In the embodiment, the calibration is performed by adjusting the frequency of the
2,4,13,26…VCO、 6,27…分配器、
7,14,31…分周器(周波数カウンタ)、
10,20,24,41…CPU、
21…ADC(アナログデジタルコンバータ)、
22,25…DAC(デジタルアナログコンバータ)、
37…DAC部、 37a…第1DAC、 37b…第2DAC、
32…基準信号源(水晶発振器)、 33…PFD(位相周波数検波器)、
34…LPF。
2, 4, 13, 26 ... VCO, 6,27 ... distributor,
7, 14, 31 ... frequency divider (frequency counter),
10, 20, 24, 41 ... CPU,
21 ... ADC (analog-digital converter),
22, 25 ... DAC (digital analog converter),
37 ... DAC section, 37a ... 1st DAC, 37b ... 2nd DAC,
32 ... Reference signal source (crystal oscillator), 33 ... PFD (phase frequency detector),
34 ... LPF.
Claims (3)
上記電圧制御発振器に上昇及び下降掃引の電子同調電圧を出力するアップダウンカウンタと、
上記電圧制御発振器の出力周波数を分周する分周器と、
基準周波数信号を発振する基準信号源と、
この基準信号源からの基準周波数信号と上記分周器からの出力周波数信号との位相及び周波数を比較し、差信号を出力する位相周波数検出回路と、
この位相周波数検出回路の出力に基づき、上記出力周波数信号の周波数が上記基準周波数信号の周波数と一致したときの上記電圧制御発振器の電子同調電圧を求め、この電子同調電圧を上記アップダウンカウンタを介して上記電圧制御発振器へ供給し、上昇及び下降の1掃引毎に掃引周波数の校正を実行可能にする制御回路と、を備えたことを特徴とする周波数掃引発振回路。 In a frequency sweep oscillation circuit that generates a frequency of a predetermined width by inputting an electronic tuning voltage to a voltage controlled oscillator,
An up / down counter for outputting an electronic tuning voltage for rising and falling sweeps to the voltage controlled oscillator;
A frequency divider for dividing the output frequency of the voltage controlled oscillator;
A reference signal source for oscillating a reference frequency signal;
A phase frequency detection circuit that compares the phase and frequency of the reference frequency signal from the reference signal source and the output frequency signal from the frequency divider, and outputs a difference signal;
Based on the output of the phase frequency detector, obtains the electronic tuning voltage of the voltage controlled oscillator when the frequency of the output frequency signal coincides with the frequency of the reference frequency signal, the electronic tuning voltage through the up-down counter And a control circuit that supplies the voltage-controlled oscillator and enables the calibration of the sweep frequency for each rising and falling sweep.
周波数掃引幅を可変設定する幅設定回路と、を設け、
周波数掃引幅を変化させても、同一のサンプリングポイント数が維持できるようにしたことを特徴とする請求項1記載の周波数掃引発振回路。 A digital-to-analog converter as an up-down counter that outputs an electronic tuning voltage of a predetermined number of sampling points for frequency rising and falling sweeps ;
A width setting circuit for variably setting the frequency sweep width,
2. The frequency sweep oscillation circuit according to claim 1, wherein the same number of sampling points can be maintained even if the frequency sweep width is changed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007131718A JP4857190B2 (en) | 2007-05-17 | 2007-05-17 | Frequency sweep oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007131718A JP4857190B2 (en) | 2007-05-17 | 2007-05-17 | Frequency sweep oscillation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008288866A JP2008288866A (en) | 2008-11-27 |
JP4857190B2 true JP4857190B2 (en) | 2012-01-18 |
Family
ID=40148177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007131718A Active JP4857190B2 (en) | 2007-05-17 | 2007-05-17 | Frequency sweep oscillation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4857190B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011112447A (en) * | 2009-11-25 | 2011-06-09 | Tdk Corp | Sweep oscillation circuit and powder sensor |
CN107942296A (en) * | 2017-11-29 | 2018-04-20 | 北方通用电子集团有限公司 | A kind of ultra wide band swept-frequency signal generating means |
KR101979403B1 (en) * | 2018-09-05 | 2019-05-16 | 주식회사 뉴이스트원테크 | Method for controlling radar output frequency and radar system implementing the method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5597707A (en) * | 1979-01-19 | 1980-07-25 | Saginomiya Seisakusho Inc | Digital frequency sweep oscillator |
JPH0732221B2 (en) * | 1988-10-06 | 1995-04-10 | 日本電気株式会社 | Integrated circuit cooling structure |
US4998217A (en) * | 1989-05-01 | 1991-03-05 | Motorola, Inc. | Sweep generator linearization system and method |
JP3158502B2 (en) * | 1991-07-22 | 2001-04-23 | 日本電気株式会社 | Swept oscillator |
JPH11298325A (en) * | 1998-03-05 | 1999-10-29 | Texas Instr Inc <Ti> | Device for sweeping phase locked loop until synchronization by automatic activation and stoppage |
JP2005150856A (en) * | 2003-11-11 | 2005-06-09 | Kikusui Electr0Nics Corp | Sweep oscillation device, sweep oscillating method and sweep frequency control program |
-
2007
- 2007-05-17 JP JP2007131718A patent/JP4857190B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008288866A (en) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106341122B (en) | Phase locked loop with multi-band oscillator and method of calibrating the same | |
JP6647396B2 (en) | FM-CW radar | |
US10630299B2 (en) | Systems and methods for frequency domain calibration and characterization | |
US20100123488A1 (en) | Digital pll with known noise source and known loop bandwidth | |
JP5011440B2 (en) | FM modulator | |
CN108139472A (en) | Linear chrip signal generator | |
JP4742219B2 (en) | Voltage controlled oscillator preset circuit | |
US9698807B1 (en) | Time signal conversion using dual time-based digital-to-analog converters | |
US6429796B1 (en) | Method and device for spectrally pure, programmable signal generation | |
JP5436332B2 (en) | Frequency modulation circuit of FMCW radar device | |
US20130069699A1 (en) | Microwave Synthesizer | |
JP5317851B2 (en) | Frequency sweep circuit | |
JP3852939B2 (en) | Broadband modulation PLL and modulation degree adjusting method thereof | |
JP4857190B2 (en) | Frequency sweep oscillation circuit | |
US10862487B2 (en) | Locked loop circuit with reference signal provided by un-trimmed oscillator | |
KR102038557B1 (en) | Apparatus and Method for Signal Linearizing of Radar System | |
US20050186929A1 (en) | DDS-PLL method for frequency sweep | |
CN106199184B (en) | Spectrum analyzer with quick phase locking function | |
Kempf et al. | A 12 GHz all-digital PLL with linearized chirps for FMCW radar | |
Rahkonen et al. | A DDS synthesizer with digital time domain interpolator | |
KR100830899B1 (en) | Method Of Gain Estimation For VCO And Frequency Synthesizer Using The Method | |
JP6329196B2 (en) | Oscillation circuit and oscillation method | |
US9083318B2 (en) | Digitally controlled oscillator and output frequency control method | |
JP7379057B2 (en) | oscillation device | |
JP2009188854A (en) | Frequency compensating circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4857190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |